JP5178976B2

JP5178976B2 - 電源

Info

Publication number: JP5178976B2
Application number: JP2001167094A
Authority: JP
Inventors: ジョンテスティンウィリアム
Original assignee: Thomson Licensing SAS
Current assignee: Thomson Licensing SAS
Priority date: 2000-06-02
Filing date: 2001-06-01
Publication date: 2013-04-10
Anticipated expiration: 2021-06-01
Also published as: KR20010110129A; US6838861B2; KR100816966B1; JP2002044562A; US20020024327A1; CN1197360C; MXPA01005526A; CN1328403A; DE10126184B4; DE10126184A1

Description

【０００１】
【発明の属する技術分野】
本発明は、２つの電源が設けられているテレビジョン装置又は同様な装置の電源に関する。２つの電源の調整回路は結合され、源は互いに正確に追従し、それによって、２つの源のうちの１つの源上の回路から駆動される信号線等は、２つの源上の回路に関する仕様内のレベルのままで維持される。
【０００２】
【従来の技術】
テレビジョン、ビデオレコーダ及び、同様なものは、一般的にはテレビジョン装置と呼ばれ、しばしばテレビジョン装置がオフされているときに、即ちラスター表示しないときに、エネルギーが与えられたままでいなければならない回路を含む。例えば、瞬時オン回路、クロック及び、タイマー、電源のオン／オフスイッチング能力を有する遠隔制御装置、高度な制御又は同調機能、ディジタルメモリ等は、全てが、連続して電源を与えられることを必要とする。典型的には、これらの要素はテレビジョン装置がエネルギーの与えられたＡＣ本線に接続されている限りは、電力が与えられ、そして、オプションで、電池により更に時間が制限される。
【０００３】
作動モードでは、テレビジョン装置は、水平走査中に動作可能な、水平偏向回路とフライバックトランスから電源を与えられることができる。スタンバイ電源は、走査していないとき即ち、スタンバイ時に、スタンバイ負荷に電源を供給するために設けられている。作動モードの水平レートで動作することが好ましく、スタンバイ時にはフリーランの、スイッチドモード電源を採用することも可能である。スイッチドモード電源は、スタンバイモードで特定の電圧出力を切ると共に異なる電流要求に合わせるために、作動とスタンバイの間でスイッチされることができる、即ち作動負荷に結合される。
【０００４】
典型的には、スタンバイ電源は、装置の電源プラグにスイッチ可能でないように接続された１次巻線と、全波ブリッジのような整流器の入力端子に接続された２次巻線を有する。整流器の出力端子は、変圧器の巻線比によりＡＣ本線電圧に関連する未調整電圧レベルに充電された蓄積又はフィルタキャパシタに接続されている。電圧調整器は、フィルタキャパシタに接続され、そして、常に電源が与えられたままの負荷、即ちスタンバイ負荷に与えられる供給電圧を調整する。
【０００５】
スタンバイ負荷は典型的には、制御回路でありそして、マイクロプロセッサ、ランダムアクセスメモリ等のような集積回路（ＩＣ）を含む。遠隔制御受信器は、スタンバイモードから作動モードへの切り換えのための、開始信号を常に監視するために設けられうる。作動モードに切り換ったときに、スタンバイ電源を不活性化すること又は、スタンバイ電源からの電流の全部又は一部を阻止することが可能である。しかし、多くのテレビジョン装置は、スタンバイモードと作動モードのときにスタンバイ負荷に電力を供給するためにスタンバイ電源を使用する。そのような場合には、作動モード負荷（即ち、スタンバイ時に電力が供給されていない負荷）は１つ又はそれ以上の別の電源から例えば、水平偏向回路に関連するスイッチドモード電源から、電力が与えられる。
【０００６】
幾つかのアプリケーションでは、大量のデータがＳＤＲＡＭのようなメモリ装置に蓄積されている。このデータは種々のソースから発生され得る。ＴＶ番組は１日に何回か、幾つかの時間期間に亘って集められ得る。ＡＣ電源が失われてから何時間かの間に顧客がデータを利用できなくなるのを防ぐために、典型的なＡＣ線抜けをカバーするために十分長い期間の間メモリ内にデータを蓄積するのが望ましい。
【０００７】
別の電源の与えられた回路は互いに接続されているので、他のもの以外の幾つかの制御回路に異なる電源を供給することは問題を発生する。通常の動作で使用されるディジタル制御回路は、データ保持のための使用されるメモリを共有し、そして、それらは通常動作では、共通の信号線上で互いに通信しなければならない。ディジタルとメモリ保持の調整された電圧は、実質的に等しく維持されることが必要である。しかし、ディジタルとデータメモリ電源の負荷は大きく変化し、そして、データメモリ電源は、ディジタル電源がゼロに落ちても本質的に調整されたままでいなければならないので、これは複雑な問題を発生する。
【０００８】
例えば、５ＶＤＣで、１つの電源は４０ｍＡのみの電流を必要としうる。第２の電源は、同じ電圧で、１Ａまでの電流を必要としうる。両電源に対して等しく調整された電圧を維持するための既知の機構での基本的な問題は、作動電源の調整トランジスタのベース−エミッタ電圧の変化が２００ｍＶのオーダーであることである。
【０００９】
ＣＭＯＳ集積回路のような制御回路は、高速スイッチング特性と信頼ある長期間性能に関して適している。ＣＭＯＳの大規模集積回路と、特にテレビジョン装置のマイクロプロセッサ制御は、広く使用されている。共に接続された回路が異なる電源から電力を供給される場合には、それぞれの電源の電圧調整が微妙になるのがＣＭＯＳ回路の特徴である。ＳＣＲラッチとして知られる問題は、共通の通信経路内の第１のＩＣに接続された供給電圧が、その出力に、第１のＩＣの出力に接続された入力を有する第２のＩＣに接続された供給電圧を超える信号を生じるので、ＩＣのＶＤＤ電源とＳＣＲラッチが発生する入力に与えられる最大電圧の間の差に対してＣＭＯＳ回路の許容値が超えることにより起こる。この問題は、例えば、Ｔｅｓｔｉｎの米国特許番号５，０３６，２６１で開示されている。
【００１０】
Ｔｅｓｔｉｎの米国特許番号５，０３６，２６１は、信号が接続された異なる集積回路に電力を供給する２つの電源電圧の間の変化の問題を認識する。問題は、未調整の作動及びスタンバイ電圧が加算接続で結合されている、ただ１つの電圧調整器を提供することにより取り組まれる。それにより共通の電源電圧が得られ、そして、作動モードでは、作動とスタンバイ負荷の両方に同じ電圧で電力を与える。切り換え手段は、スタンバイ時に調整器から作動モード負荷を切り離すために設けられる。未調整作動電源電圧は、水平偏向回路から得られ、そして、未調整スタンバイ電源電圧よりも高い。未調整作動電源電圧は、作動モードでは順方向にそしてスタンバイモードでは逆方向にバイアスされたダイオードにより加算接続点に接続されている。作動電源は、作動モード時に実効的にスタンバイ電源に過電力を供給し、そして、この結果、水平偏向が始まるときに、作動電源はスタンバイ負荷に（作動負荷に加えて）電力を供給する。
【００１１】
異なる基準電圧で動作するＩＣをレベルシフト回路を介して接続することが可能である。しかしながらそれぞれの入力と出力を直接的に接続するのが更に望ましく、そして、ＩＣに電力を供給するために同じ基準電圧を使用することが望ましい。例えば通信バスを介して、それぞれの入力と出力信号が接続された、スタンバイ電源に接続された幾つかのＩＣと作動電源に接続された他のものを伴なう回路は、電源電圧が等しいことを保証するある準備が必要である。
【００１２】
量産されている大部分のＣＭＯＳ集積回路は、集積回路が仕様通りに動作することを保証するために、ＶＤＤ＋０．３Ｖの最大入力ピン電圧を規定する。ＶＤＤ＋０．３Ｖより高い電圧では、未保護のフリップフロップ、ＲＡＭセル及び、他の集積機能は状態を変え、そして、異常な動作を発生し、又は、電源が遮断されるまで影響された回路の更なる動作を阻止するＳＣＲラッチが発生しうる。
【００１３】
不運にも、部品の変化と状態が、典型的な電圧調整器が公称出力電圧に一致させると期待できない又は、ポテンシオメータ等により手で調整される場合にも、必要な許容値に公称出力電圧を維持することが期待できない場合がある。典型的な直列調整器は、未調整電圧入力に接続されたコレクタと、逆バイアスツェナーダイオードに接続され且つ抵抗により未調整入力に接続されたベースを有する直列電力トランジスタを使用する。ツェナーダイオードを亘った電圧は、ベースエミッタ間電圧降下と共に電力トランジスタのエミッタの調整された出力電圧を定義する基準を定義する。２つのＣＭＯＳ回路が、それぞれ５Ｖの作動電源と５Ｖのスタンバイ電源により駆動されると仮定し、且つ両方が５％の公差のツェナーダイオードを有すると仮定すると、１つの電源は５．２５Ｖに調整し、他は４．７５Ｖに調整する。差即ち、０．５Ｖは、ＶＤＤ＋０．３Ｖの最大入力電圧規則に違反するのに十分である。
【００１４】
１つの電源の調整されたレベルを他の電源の調整を行うのに使用することが可能である。電源を統合する装置が製造される場合には、この種の回路は、電源の間の結合を設定するポテンショメータを必要としうる。ポテンショメータは、高価である。更に、２つの調整器の間の最適な関係は、１つの電源又は他の電源及び、電流負荷により影響される。直列調整器電源の電流負荷が上昇する場合には、調整器内の直列パストランジスタのベース−エミッタ電圧は上昇する。このように、負荷は、エミッタ電圧（即ち、調整出力）と、典型的には基準電圧部品に接続された直列パストランジスタのベース間の負荷依存変化を生じる。
【００１５】
温度ドリフト公差とツェナー公称公差が共に要因となるときには、調整された電源電圧の各々は簡単に１０パーセント変動する。公称５Ｖ電源電圧の例を使用して、高い電源電圧に接続されたＣＭＯＳ回路からの出力により駆動される、低い電源電圧に接続されたＣＭＯＳ回路への入力は、ＶＤＤを１ボルト超えうる（１つの電源は−１０％ｘ５Ｖ＝−０．５Ｖであり、そして、他の電源は＋１０％ｘ５Ｖ＝＋０．５Ｖであるので差は１Ｖとなる）。更に作動電源調整器のベース−エミッタ間電圧の負荷により起こされた変化の結果からの変化を考えるときには、異常な動作又は、潜在的なＳＣＲラッチが非常に問題となる。
【００１６】
スタンバイ電源が作動中に活性化されているときにＳＣＲラッチを避けるために、ＣＭＯＳ集積回路にエネルギーを与えるトラッキング作動及びスタンバイ電源の使用が、１９９４年１０月４日にＤｉｎｗｉｄｄｉｅ他により発行された米国特許番号５，３５３，２１５から知られている。
【００１７】
ＧｅｍｓｔａｒオンスクリーンＴＶ案内は、１日に４回、２−４時間期間に亘り、垂直ブランキング期間中にデータを収集する。ＡＣ電源の損失があると、消費者は、１５分又はそれ以下のドロップアウト後の数字間であろう、次のダウンロードを待たねばならず、経済的にデータを保存する手段が要求される。
【００１８】
【発明が解決しようとする課題】
本発明は、上述の問題を解決した、ただ１つの電圧調整器を提供することにより共通の電源電圧が得られる電源を提供することである。
【００１９】
【課題を解決するための手段】
本発明は、２つのスタンバイ電源に関し、その１つは（比較的）長い期間のデータ保持に使用される。作動及びスタンバイ電源に対してもとの共有された調整器に拡張し、本発明は、共有された調整器の部品が、２つの独立した電源を密に追跡するだけでなく、調整器の１つをメモリキャパシタから引かれている電流を制限するための分離手段として使用することを可能とする。本発明は、１）ＡＣが最初に除去されたときにゼロボルトになる電源に関するトランジスタのベース−エミッタ間ブレークダウン、２）第１の電源が減少した後に残りの電源の調整の損失、３）調整器の部品によるメモリ電源の負荷、４）容量性負荷を駆動するときの調整器トランジスタが発信することを防ぐベース抵抗のような、結合された電源の標準的な多くの問題を解決する。
【００２０】
”セルフリフレッシュモード”を伴なうＳＤＲＡＭＩＣと”スーパーキャップ”の組合せは、この経済的手段を提供する。スーパーキャップの負荷（０．２２ファラッドの電界コンデンサに等価）を最小化するために、マイクロプロセッサとＲＯＭが別の電源から電力を与えられる。ＲＯＭとＧｅｍｓｔａｒ４集積回路で共有されるバス上のＳＤＲＡＭと通信することを可能とするために、ＳＤＲＡＭとＲＯＭ／Ｇｅｍｓｔａｒ４集積回路の電源は、集積回路の仕様に合わせるために０．３Ｖ以内に追跡しなければならない。
【００２１】
必要な近接したトラッキングが、本発明の配置により提供される。発明の配置は高分離を伴なう低コスト３．３Ｖトラッキング電源で実現できる。ＴＬ４３１調整器が２つの直列パス調整器を同じ基準から駆動する。同じ基準から駆動される２つの”一致する”直列パス調整器は、電源が、負荷と温度変動に亘り０．３Ｖ仕様の追跡をすることを可能とする。
【００２２】
本発明の特徴に従って、ディジタル（又は、標準）とメモリ保持スタンバイ電源のような、２つの電源は第１と第２の電源を提供する。第１の制御可能な手段は第１の電源を供給するポテンシャルを与える源に接続されている。第２の制御可能な手段は第２の電源を供給するポテンシャルを与える源に接続されている。基準源は、各々の制御可能な手段の制御端子に接続されている。蓄積キャパシタは抵抗を通して第１の電源に接続されている。
【００２３】
本発明の他の特徴に従って、１つの電源は第１と第２の電源を提供する。第１の制御可能な手段は第１の電源を供給するポテンシャルを与える源に接続されている。第２の制御可能な手段は、第２の電源を供給するポテンシャルを与える源に接続されている。基準源は、各々の制御可能な手段の制御端子に接続されている。基準源は、帰還形式の電圧調整器である。
【００２４】
【発明の実施の形態】
図１は、本発明に従ったトラッキング又は帰還調整器の実施例を示す。部品Ｕ２６４０４はＴＬ４３１調整器である。抵抗Ｒ２６４６４とＲ２６４６５は３．３Ｖ＿ＳＴＢ電源を２．５Ｖに分割する。その２．５Ｖは、２．５Ｖの基準の比較器を有するＴＬ４３１へ送られる。ＴＬ４３１の出力は、オープンコレクタである。ＴＬ４３１への入力が２．５Ｖを超えると、（抵抗Ｒ２６４６７から供給される）トランジスタＱ２６４０３とＱ２６４０４に対するベース駆動が除去される。入力が２．５Ｖより下がると、ベース駆動は回復される。２つのトランジスタＱ２６４０３とＱ２６４０４のベースの２つの１０Ω抵抗Ｒ２６４６３とＲ２６４６６は発振を除去することが可能である。１０オーム抵抗を通して流れるベース電流の差、ベース−エミッタ間電圧の差と真性のベースインピーダンスを除いて、同じ基準から駆動される両方のベースで、エミッタ電圧が互いに一致する。２つの集積回路の間で１００ｍＡ以下の電流変動と、それらの条件下で１００ｍＶ以下のベース−エミッタ間電圧降下で、出力電圧は近接して、典型的には、１００ｍＶ以内で追従する。
【００２５】
３．３Ｖスタンバイ電源は低域通過フィルタへ送られ、それは、低リップル電圧のディジタルＶＤＤとアナログＶＤＤを供給する。キャパシタＣ２６４６０とインダクタＬ２６４０１は低域通過Ｌ−Ｃフィルタとして動作する。並列に接続されたキャパシタＣ２６４６１とＣ２６４７１は更にリップルを除去し、キャパシタＣ２６４６１は低周波数リップルを除去し、一方、Ｃ２６４７１は高周波数リップルを除去する。
【００２６】
ＡＴＥ（自動テスト装置）テストがモジュールレベルで行われる。ＡＴＥテストは、セルフリフレッシュモードの電流が仕様内であることを保証する。提案された構成で、セルフリフレッシュモードの最大電流が２ｍＡを有するＳＤＲＡＭ部品で１５分維持されねばならないＳＤＲＡＭ電源と、１００ｍ秒又はそれ以下内で落ちるマイクロに対する３．３ＶＳＴＢＹ電源の間で良好な分離が得られる。
【００２７】
調整器Ｕ２６４０４は、ＳＤＲＡＭ３．３Ｖ電源でなく、３．３ＶＳＴＢＹ電源に優位に接続され、ＴＬ４３１により使用される抵抗分割器からの漏洩を除去する。このように調整器が構成され、ＡＣ本線電源が除去された時に、調整器への５．２Ｖ電源は降下を開始する。ベース駆動が３．９Ｖ（３．３Ｖに０．６Ｖのベース−エミッタ間電圧降下を加えた値）以下に降下したときに、抵抗Ｒ２６４６７は、もはやトランジスタＱ２６４０３又はＱ２６４０４のいずれかのベース駆動を供給しない。その点で、ＴＬ４３１は遮断される。トランジスタＱ２６４０４とＱ２６４０３のベース−エミッタ間接合がもはや順方向バイアスされていない場合には、両トランジスタは遮断される。スーパーキャップＣ２６４６６により、Ｑ２６４０３のベース−エミッタ間接合が逆方向にバイアスされる。ベース−エミッタ間接合は、電圧が５Ｖ以上となるまでツェナー降伏を行わず、それによりツェナー降伏は問題でない。
【００２８】
抵抗Ｒ２６４６２は、装置が最初に電源が投入されたときに、スーパーキャップＣ２６４６６が充電している間に、ＳＤＲＡＭは完全な３．３Ｖ電源を受けることを保証する。典型的には、充電経路中のインピーダンスにより、スーパーキャップは完全に充電するのに約６分を要する。
【００２９】
【発明の効果】
本発明によって、ただ１つの電圧調整器を提供することにより共通の電源電圧が得られる電源を提供できる。
【図面の簡単な説明】
【図１】本発明の好適な実施例を示す図である。
【符号の説明】
Ｕ２６４０４ＴＬ４３１調整器
Ｒ２６４５４、Ｒ２６４５５抵抗
Ｑ２６４０３、Ｑ２６４０４トランジスタ
Ｒ２６２４３、Ｒ２６４６６１０Ω抵抗
Ｃ２６１６０キャパシタ
Ｌ２６４０１インダクタ
Ｃ２６４６１、Ｃ２６４７１キャパシタ
Ｃ２６４６６スーパーキャップ
Ｒ２６４６２抵抗

Claims

第１の電圧により第１の負荷を駆動する第１の電源と、第２の電圧により第２の負荷を駆動する第２の電源とを提供する電源であって、
エネルギーを与えるポテンシャル源と、
前記エネルギーを与えるポテンシャル源に接続され、前記第１の電源を提供するための第１の制御可能な手段と、
前記エネルギーを与えるポテンシャル源に接続され、前記第２の電源を提供するための第２の制御可能な手段と、
前記第１及び第２の制御可能な手段各々の制御端子に接続され、前記第１及び第２の電圧を共通に制御する基準源と、
前記第１の電源に接続されかつ前記第１の負荷に並列に結合される蓄積キャパシタと
を有し、前記蓄積キャパシタは、通常動作の場合に前記第１の電圧により充電され、前記第２の電圧が除去されると、前記第１の負荷を駆動し続ける前記第１の電源の出力段は、充電された前記蓄積キャパシタから分離される、電源。
前記基準源は帰還形式の電圧調整器である請求項１に記載の電源。
前記第１及び第２の電源はスタンバイ電源である請求項１に記載の電源。
第１の電圧により第１の負荷を駆動する第１の電源と、第２の電圧により第２の負荷を駆動する第２の電源とを提供する電源であって、
エネルギーを与えるポテンシャル源と、
前記エネルギーを与えるポテンシャル源に接続され、前記第１の電源を提供するための第１の制御可能な手段と、
前記エネルギーを与えるポテンシャル源に接続され、前記第２の電源を提供するための第２の制御可能な手段と、
前記第１及び第２の制御可能な手段各々の制御端子に接続された基準源と
を有し、前記基準源は、帰還形式の電圧調整器であり、該電圧調整器は、前記第２の電源に接続され、前記第２の電圧の変動のみに応じて前記第１及び第２の制御可能な手段の動作を制御する、電源。
前記第１の負荷と並列に、抵抗を通して前記第１の電源に接続され、前記第１の電圧により充電される蓄積キャパシタを更に有する請求項４に記載の電源。
前記第１及び第２の電源はスタンバイ電源である請求項４に記載の電源。
前記第２の電源は、低域通過フィルタ及びリップル除去回路の直列配置に接続され、前記第２の負荷に、前記低域通過フィルタ及び前記リップル除去回路を介した前記第２の電圧が供給される、請求項１乃至６のうちいずれか一項に記載の電源。