JP5164024B2 - Manufacturing method of multilayer ceramic electronic component - Google Patents

Manufacturing method of multilayer ceramic electronic component Download PDF

Info

Publication number
JP5164024B2
JP5164024B2 JP2008236215A JP2008236215A JP5164024B2 JP 5164024 B2 JP5164024 B2 JP 5164024B2 JP 2008236215 A JP2008236215 A JP 2008236215A JP 2008236215 A JP2008236215 A JP 2008236215A JP 5164024 B2 JP5164024 B2 JP 5164024B2
Authority
JP
Japan
Prior art keywords
laminate
via hole
multilayer ceramic
forming
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008236215A
Other languages
Japanese (ja)
Other versions
JP2010073723A (en
Inventor
達也 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2008236215A priority Critical patent/JP5164024B2/en
Publication of JP2010073723A publication Critical patent/JP2010073723A/en
Application granted granted Critical
Publication of JP5164024B2 publication Critical patent/JP5164024B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミック電子部品の製造方法に関する。   The present invention relates to a method for manufacturing a multilayer ceramic electronic component.

近年、電子機器の更なる小型化、薄型化、高密度実装化が要求されており、電子機器に用いられるICチップ等の半導体装置といった能動部品や、コンデンサ、インダクタ、サーミスタ、抵抗等の受動部品等の電子部品が実装された回路基板に対しても、同様に小型化や薄型化が熱望されている。   In recent years, there has been a demand for further downsizing, thinning, and high-density mounting of electronic devices. Active components such as semiconductor devices such as IC chips used in electronic devices, and passive components such as capacitors, inductors, thermistors, resistors, etc. Similarly, miniaturization and thinning of circuit boards on which electronic components such as these are mounted are also eagerly desired.

これらの電子部品の中でも、特に、積層(型)セラミック電子部品であるセラミックチップコンデンサについては、小型化や薄型化のみではなく、それらに加えて更なる高容量化が市場から強く求められている。これに対し、高密度実装への要求に応えるには、電子部品の実装面積を広げることができないため、セラミックチップコンデンサでは誘電体と内部電極の薄層化が急速に進められており、現状では、例えば、C2012サイズ(外形2.0mm×1.2mm×1.2mm)でも、800層を超えるような積層数のものも市場に出回っている。また、回路基板上での電子部品の搭載領域が削減される傾向にあり、これに対応すべく、例えば、本体の側壁に外部電極を接続せずに、上壁面と低壁面に外部接続用パッドや端子を設け、積層方向の両側から外部接続するタイプの表面実装型積層セラミックコンデンサが開発されている。   Among these electronic components, especially for ceramic chip capacitors that are multilayer (type) ceramic electronic components, there is a strong demand from the market not only for miniaturization and thinning, but also for higher capacities. . On the other hand, in order to meet the demand for high-density mounting, the mounting area of electronic components cannot be increased, so in ceramic chip capacitors, the dielectric and internal electrodes are rapidly becoming thinner. For example, even in the C2012 size (outer dimensions 2.0 mm × 1.2 mm × 1.2 mm), the number of stacked layers exceeding 800 layers is on the market. In addition, there is a tendency to reduce the mounting area of the electronic component on the circuit board. Surface mount multilayer ceramic capacitors have been developed that have external terminals and terminals and are externally connected from both sides in the stacking direction.

このようなタイプの積層セラミック電子部品として、例えば、特許文献1乃至4には、複数の誘電体セラミック層が積層され、その内部の層間に、導体材料の焼結体からなる内部電極が形成され、さらに、内部電極を接続するように、導体材料の焼結体からなるビア導体が設けられた積層セラミック電子部品(コンデンサ)が提案されている。換言すれば、これらは、誘電体セラミック層と内部電極のパターンが交互に積層され、誘電体セラミック層を介して対向配置された内部電極が、誘電体セラミック層を貫通するビア電極で接続されたものである。
特開2002−359139号公報 特開2005−136231号公報 特開2003−151851号公報 特開2002−344140号公報
As such a type of multilayer ceramic electronic component, for example, in Patent Documents 1 to 4, a plurality of dielectric ceramic layers are stacked, and an internal electrode made of a sintered body of a conductive material is formed between the layers. Furthermore, there has been proposed a multilayer ceramic electronic component (capacitor) provided with a via conductor made of a sintered body of a conductor material so as to connect internal electrodes. In other words, in these, patterns of dielectric ceramic layers and internal electrodes are alternately laminated, and internal electrodes arranged opposite to each other through the dielectric ceramic layers are connected by via electrodes penetrating the dielectric ceramic layers. Is.
JP 2002-359139 A JP 2005-136231 A JP 2003-151851 A JP 2002-344140 A

ところで、上記従来の積層セラミック電子部品は、誘電体セラミック層形成用のセラミックグリーンシートと内部電極形成用の導体材料層を複数交互に積層して積層体を得た後に、その積層体にビア電極形成用のビアホール(スルーホール)を穿設し、そのビアホールにビア電極形成用の導電性ペーストを埋め込んだ(ビアフィル)後、或いは、セラミックグリーンシートと導体材料層を積層する毎に、ビアホールを穿設してビア電極形成用の導電性ペーストを充填し、その工程を繰り返すことにより積層体を形成した後(枚葉方式)、その積層体を焼成することにより、製造される。その際、ビアホールを穿設する方法としては、レーザー加工(レーザーアブレーション)、マイクロドリルやパンチングによる機械加工等が挙げられる。   By the way, the above-mentioned conventional multilayer ceramic electronic component is obtained by laminating a plurality of ceramic green sheets for forming a dielectric ceramic layer and a conductor material layer for forming internal electrodes to obtain a multilayer body, and then via electrodes on the multilayer body. After forming via holes (through holes) for formation and filling the via holes with conductive paste for forming via electrodes (via fill), or whenever a ceramic green sheet and a conductor material layer are laminated, the via holes are formed. It is manufactured by filling the conductive paste for forming the via electrode, forming the laminated body by repeating the process (single-wafer method), and firing the laminated body. In that case, as a method of drilling a via hole, laser processing (laser ablation), machining by micro drilling or punching, and the like can be mentioned.

しかし、マイクロドリルを用いてビアホールを形成する場合、上記従来の積層セラミック電子部品の製造方法においては、積層体形成後にビアホールを穿設する方式、及び、枚葉方式のいずれの場合も、焼成前の軟らかいセラミックグリーンシート及び導体材料層(いずれも、通常、有機バインダ(樹脂)や溶剤等を含んでいる)を掘削することとなるので、グリーン状態のセラミックの一部がドリルかす(マイクロドリルによる削りかす)となってマイクロドリルの外面にまとわりつくように付着し易い。この状態でマイクロドリルを転進させると、そのドリルかすが穿設されるビアホールの内壁に引き伸ばされて誘電体の膜ができてしまい、その結果、そのビアホールに埋め込まれるビア電極と内部電極との導通が阻害され、最終的に製造される積層セラミック電子部品の信頼性や歩留まりが低下するおそれがある。   However, in the case of forming a via hole using a micro drill, in the conventional method for manufacturing a multilayer ceramic electronic component, the method of drilling a via hole after forming the laminate and the single wafer method are both before firing. Soft ceramic green sheets and conductive material layers (both usually containing an organic binder (resin), solvent, etc.) will be drilled, so some of the green ceramic will be drilled (by micro-drill) It is easy to attach to the outer surface of the micro drill. When the microdrill is rolled in this state, the drill residue is stretched to the inner wall of the via hole in which the drill residue is drilled, and a dielectric film is formed. As a result, the conduction between the via electrode embedded in the via hole and the internal electrode is established. There is a risk that the reliability and yield of the multilayer ceramic electronic component to be finally manufactured will be reduced.

そこで、本発明はかかる事情に鑑みてなされたものであり、誘電体セラミック層形成用のセラミックグリーンシート層と内部電極形成用の内部電極グリーンシート層の積層体にマイクロドリルを用いてビアホールを形成する際に、ドリルかすの発生を抑制することができ、これにより、ビアホールに充填されるビア電極と内部電極との導通が阻害されることを防止でき、製品の信頼性や生産性を向上させることが可能な積層セラミック電子部品の製造方法を提供することを目的とする。   Therefore, the present invention has been made in view of such circumstances, and a via hole is formed using a micro drill in a laminate of a ceramic green sheet layer for forming a dielectric ceramic layer and an internal electrode green sheet layer for forming an internal electrode. In this case, the generation of drill debris can be suppressed, thereby preventing the conduction between the via electrode filled in the via hole and the internal electrode can be prevented, thereby improving the reliability and productivity of the product. It is an object of the present invention to provide a method for manufacturing a multilayer ceramic electronic component capable of processing.

上記課題を解決するために、本発明者は積層セラミック電子部品の製造工程のプロセス条件等に着目して鋭意研究を進め、グリーンシートの積層体の状態を制御する簡便な手法により、上記課題を解決できることを見出し、本発明に到達した。すなわち、本発明による積層セラミック電子部品の製造方法は、誘電体層形成用のセラミック材料を含む少なくとも一つのセラミックグリーンシート層と、内部電極形成用の導体材料を含む少なくとも一つの内部電極グリーンシート層とを積層して積層体を形成する第1工程と、その積層体に熱処理を施し、熱処理前の積層体よりも固化乾燥された状態の積層体を形成する第2工程と、その固化乾燥された積層体を貫通するビアホールを、マイクロドリルを用いて形成する第3工程と、ビアホールの内部にビア電極形成用の導体材料を充填する第4工程と、ビアホールが電極形成用の導体材料で充填された積層体を焼成する第5工程とを含む。   In order to solve the above-mentioned problems, the present inventor has eagerly studied paying attention to the process conditions of the production process of the multilayer ceramic electronic component, and has solved the above problems by a simple method for controlling the state of the green sheet laminate. The inventors have found that this can be solved and have reached the present invention. That is, the method for manufacturing a multilayer ceramic electronic component according to the present invention includes at least one ceramic green sheet layer including a ceramic material for forming a dielectric layer and at least one internal electrode green sheet layer including a conductor material for forming an internal electrode. A first step of forming a laminated body, a second step of applying a heat treatment to the laminated body to form a laminated body that is solidified and dried more than the laminated body before the heat treatment, and the solidified and dried A third step of forming a via hole penetrating the laminated body using a micro drill, a fourth step of filling a via hole with a conductive material for forming a via electrode, and filling the via hole with a conductive material for forming an electrode And a fifth step of firing the laminated body.

このような構成の積層セラミック電子部品の製造方法では、第1工程において、誘電体層形成用のセラミックグリーンシート層と、内部電極形成用の導体材料を含む内部電極グリーンシート層とを積層して得られる積層体に、第3工程において、マイクロドリルを用いてビア電極充填用のビアホールが穿設される。その際、ビアホールが形成される前に、第2工程において、グリーンシート層の積層体に熱処理が施される。そして、これにより、グリーンシート層に含まれる有機バインダや溶剤が印加される熱量に応じて除去脱却(脱バインダ)されて固化乾燥され、積層体が熱処理前に比して硬くされるので、マイクロドリルでビアホールの掘削を行うときに、グリーンシート層の一部がドリルかすとなってマイクロドリルの外面にまとわりつくように付着することが抑止される。その結果、ビアホールの内壁にセラミックの膜が被着形成されることが防止され、第4工程及び第5工程を経て得られる積層セラミック電子部品において、ビア電極と内部電極との導通が阻害されることが有効に抑制される。   In the method for manufacturing a multilayer ceramic electronic component having such a structure, in the first step, a ceramic green sheet layer for forming a dielectric layer and an internal electrode green sheet layer containing a conductor material for forming an internal electrode are stacked. In the third step, a via hole for filling a via electrode is drilled in the obtained laminate using a micro drill. At that time, before the via hole is formed, in the second step, the laminate of the green sheet layers is subjected to heat treatment. Thus, the organic binder and solvent contained in the green sheet layer are removed and removed (debinder) according to the amount of heat applied, solidified and dried, and the laminate is hardened as compared to before heat treatment. When drilling a via hole, a part of the green sheet layer is prevented from adhering to the outer surface of the micro drill as a drill residue. As a result, the ceramic film is prevented from being deposited on the inner wall of the via hole, and in the multilayer ceramic electronic component obtained through the fourth and fifth steps, conduction between the via electrode and the internal electrode is hindered. Is effectively suppressed.

また、先述したとおり、ビアホールの形成方法としては、マイクロドリルを用いる他に、レーザー加工やメカニカルパンチを用いた機械加工が存在する。しかし、レーザー加工の場合、積層体の厚さが厚くなる程、レーザー光が散乱し易くなり、積層体の表面に照射されるレーザーの有効ビーム径が、ビアホールの内部(深部)にいくほど小さくなることがあり、こうなると、アスペクト比が十分に大きいビアホールを形成することが困難となってしまう。この点において、マイクロドリルによる機械加工が有利である。   Further, as described above, as a method for forming a via hole, there is a machining process using laser machining or a mechanical punch in addition to using a micro drill. However, in the case of laser processing, the thicker the laminate, the easier it is to scatter the laser light, and the smaller the effective beam diameter of the laser that irradiates the surface of the laminate, the smaller the depth (in the deep part) of the via hole. In this case, it becomes difficult to form a via hole having a sufficiently large aspect ratio. In this respect, machining with a micro drill is advantageous.

一方、メカニカルパンチによる機械加工の場合、上述したレーザー加工における欠点を有しないものの、グリーンシートの積層体が熱処理によって固化乾燥された硬い状態では、熱処理前に比して積層体が脆くなっているので、一時に衝撃荷重を印加されるメカニカルパンチのような機械加工では、積層体にクラックが生じ易くなってしまう。また、積層体やパンチ自体が折れ曲がる等の事象が生じることがあり、これらの点で、実用性に劣ってしまう。これに対し、マイクロドリルによる機械加工は、回転刃による掘削加工であるので、積層体が固化乾燥されてある程度硬くなっていても、メカニカルパンチによるような衝撃荷重が加えられることはないので、積層体にクラックが生じたり、積層体やパンチが折れ曲がったりといった事象の発生を予防できる。   On the other hand, in the case of mechanical processing by mechanical punch, although there is no drawback in the laser processing described above, in a hard state in which the green sheet laminate is solidified and dried by heat treatment, the laminate is more fragile than before heat treatment. Therefore, in machining such as a mechanical punch to which an impact load is applied at a time, cracks are likely to occur in the laminate. In addition, an event such as bending of the laminate or the punch itself may occur, and in this respect, the practicality is inferior. On the other hand, since machining with a micro drill is excavation with a rotary blade, even if the laminated body is solidified and dried and hardened to some extent, an impact load as with a mechanical punch is not applied. Generation | occurrence | production of the phenomenon that a crack arises in a body or a laminated body and a punch bend can be prevented.

また、第2工程において、ビッカース硬さが20HV以上となるように積層体の熱処理を行うと、従来の如く積層体に対して熱処理を施さない場合に比して、ビア電極と内部電極との導通特性を有意に高め易くなるので好ましく、さらに、積層体のビッカース硬さが35HV以上となるように積層体の熱処理を行った場合には、ビア電極と内部電極との導通を略確実に確保できるので、より好適である。   Further, in the second step, if the laminated body is heat-treated so that the Vickers hardness is 20 HV or more, compared to the case where the laminated body is not heat-treated as in the prior art, the via electrode and the internal electrode This is preferable because it makes it easier to significantly improve the conduction characteristics. Further, when the laminated body is heat-treated so that the Vickers hardness of the laminated body is 35 HV or higher, the conduction between the via electrode and the internal electrode is almost certainly ensured. Since it is possible, it is more preferable.

なお、ここで「ビッカース硬さ」とは、ダイヤモンド圧子を用いて試験片にピラミッド型のくぼみ(圧痕)をつけた時の試験荷重を、くぼみの対角線長さから求めた表面積で除した商を用いて算出することができる。その際、試験荷重が変化しても圧痕の形状は相似であるので、算出されるビッカース硬さの値に相違はないが、本明細書におけるビッカース硬さは、50gの試験荷重を印加したときに算出される値を用いた。   Here, “Vickers hardness” is a quotient obtained by dividing the test load when a pyramid-shaped depression (indentation) is made on a test piece using a diamond indenter by the surface area obtained from the diagonal length of the depression. Can be used to calculate. At that time, since the shape of the indentation is similar even if the test load changes, there is no difference in the calculated value of Vickers hardness. However, the Vickers hardness in this specification is obtained when a 50 g test load is applied. The value calculated for was used.

また、第2工程においては、ビッカース硬さが55HV以下となるように積層体の熱処理を行うと一層好適である。   In the second step, it is more preferable to heat-treat the laminate so that the Vickers hardness is 55 HV or less.

前述の如く、マイクロドリルを用いて積層体にビアホールを穿設する際にドリルかすが生じてしまうのは、グリーンシート層の有機バインダや溶剤等を含むことにより積層体が軟らかいことに起因する。よって、例えば、グリーンシート層の積層体を焼結して硬化させた後に、その焼結体をマイクロドリルで掘削してビアホールを形成することが考えられる。しかし、発明者の知見によれば、そのような硬い焼結体を掘削すると、セラミックグリーンシート層から形成された誘電体セラミック層の構造が非常に強固なため、加工速度が制限されるばかりではなく、マイクロドリルの摩耗が激しくなってしまい、実用に十分に耐えることができない。また、焼結体の表面も非常に硬いので、マイクロドリルがその表面で言わば弾かれてしまい、掘削位置がずれることにより、形成されたビアホールの位置精度が低下してしまうことがある。   As described above, when the via hole is drilled in the laminate using a micro drill, the drill debris is caused by the softness of the laminate due to the organic binder, solvent, etc. of the green sheet layer. Therefore, for example, it is conceivable to form a via hole by sintering a sintered body of the green sheet layer and hardening it, and then excavating the sintered body with a micro drill. However, according to the inventor's knowledge, when such a hard sintered body is excavated, the structure of the dielectric ceramic layer formed from the ceramic green sheet layer is very strong, so the processing speed is not limited. However, the wear of the micro drill becomes intense and it cannot withstand practical use sufficiently. In addition, since the surface of the sintered body is very hard, the micro drill is repelled on the surface, and the position accuracy of the formed via hole may be lowered due to the excavation position being shifted.

これに対し、ビッカース硬さが55HV以下となるように積層体の熱処理を行うことにより、上述したようなマイクロドリルの弾かれによると考えられるビアホールの位置ずれを十分に抑制することができることが確認された。   On the other hand, it is confirmed that by performing the heat treatment of the laminated body so that the Vickers hardness is 55 HV or less, it is possible to sufficiently suppress the misalignment of the via hole considered to be due to the micro drill repelling as described above. It was done.

さらに、第3工程を実施する前に実施され、固化乾燥された積層体の最外層に、その積層体よりも硬さが小さいキャップ層を形成する第6工程を含み、第3工程においては、キャップ層が形成され且つ固化乾燥された積層体を貫通するビアホールを、マイクロドリルを用いて形成すると有用である。かかるキャップ層は、ビアホール形成後、適宜に時期に除去することができる。   Furthermore, it includes a sixth step of forming a cap layer having a smaller hardness than that of the laminated body on the outermost layer of the laminated body that has been solidified and dried before the third step, and in the third step, It is useful to use a micro drill to form a via hole that penetrates the laminate on which the cap layer is formed and solidified and dried. Such a cap layer can be appropriately removed after the via hole is formed.

このようにすれば、積層体の表面の硬さをキャップ層によって調整できるので、固化乾燥された積層体のビッカース硬さが55HVよりも大きい場合であっても、キャップ層として、その硬さが積層体よりも小さいものを用いることにより、上述したマイクロドリルの弾かれに起因し得るビアホールの位置ずれを抑止し易くなる。また、積層体の最外層としてキャップ層が形成されていれば、積層体のドリルかすが積層体の表面に付着してしまうことも防止できる。   In this way, since the hardness of the surface of the laminate can be adjusted by the cap layer, even if the Vickers hardness of the solidified and dried laminate is greater than 55 HV, the hardness of the laminate as a cap layer By using a material that is smaller than the laminated body, it becomes easy to suppress the positional deviation of the via hole that may be caused by the above-described microdrilling. Moreover, if the cap layer is formed as the outermost layer of the laminate, it is possible to prevent the drill residue of the laminate from adhering to the surface of the laminate.

なお、積層体とキャップ層の硬さを比較するための「硬さ」は、上述のビッカース硬さを用いてもよく、或いは、他の硬さとして、押し込み硬さ、ひっかき硬さ、反発硬さのいずれで両者を比較してもよく、より具体的には、例えば、塑性変形硬さ、ブリネル硬さ、ヌープ硬さ、ロックウェル硬さ、スーパーフィシャル硬さ、マイヤ硬さ、ジュロメータ硬さ、バーコール硬さ、モノトロン硬さ、マルテンス硬さ、ショア硬さが挙げられる。   The “hardness” for comparing the hardness of the laminate and the cap layer may be the above-mentioned Vickers hardness, or as other hardness, indentation hardness, scratch hardness, rebound hardness Both of them may be compared. More specifically, for example, plastic deformation hardness, Brinell hardness, Knoop hardness, Rockwell hardness, superficial hardness, Meyer hardness, durometer hardness. , Barcol hardness, Monotron hardness, Martens hardness, Shore hardness.

また、キャップ層としては、積層体よりも硬さが小さいものであれば、特に制限されないものの、マイクロドリルの回転巻き込みによる汚れ付着の原因となり得るので、積層体を構成するセラミックグリーンシート層又は内部電極グリーンシート層のマトリックス成分(セラミック、導体)と同種の材料からなるもの、又は、マイクロドリルによる巻き込みが生起され難いもの(例えばベーク板)を用いることが更に好ましい。   Further, the cap layer is not particularly limited as long as it has a hardness smaller than that of the laminated body, but it may cause dirt adhesion due to the rotational entrainment of the micro drill, so the ceramic green sheet layer or the inner part constituting the laminated body It is more preferable to use a material made of the same kind of material as the matrix component (ceramic, conductor) of the electrode green sheet layer, or a material (for example, a bake plate) that is unlikely to be entangled by a micro drill.

或いは、キャップ層として、砥石成分を含む層又は金属成分を含む層を形成するとより一層好適である。   Alternatively, as the cap layer, it is more preferable to form a layer containing a grindstone component or a layer containing a metal component.

通常、積層体の掘削により、マイクロドリルの溝には、削られたセラミックグリーンシート層や内部電極グリーンシート層の一部が溜まってしまい、連続使用する際の掘削性能が変化してしまうことがある。これに対し、キャップ層として、砥石成分(砥粒分)を含む層又は金属成分を含む層を形成すると、それらのドレッシング効果により、マイクロドリルの溝に溜まったドリルかすが欠き出されて除去され易くなる。   Usually, due to the excavation of the laminated body, a portion of the cut ceramic green sheet layer or internal electrode green sheet layer is accumulated in the groove of the micro drill, and the excavation performance during continuous use may change. is there. On the other hand, when a layer containing a grindstone component (abrasive grain content) or a layer containing a metal component is formed as a cap layer, the drill residue accumulated in the groove of the microdrill is easily removed and removed due to their dressing effect. Become.

またさらに、第3工程と第4工程との間に実施され、ビアホールが形成された積層体に焼成処理を施すことにより、誘電体層と内部電極とが形成された積層体を得る第7工程を含み、第4工程において、誘電体層と内部電極とが形成された積層体におけるビアホールの内部に、ビア電極形成用の導体材料を充填し、第5工程においては、導体材料がビアホールの内部に充填された積層体を焼成することにより、ビア電極を形成するようにしてもよい。   Further, a seventh step is performed between the third step and the fourth step, and a laminated body in which the dielectric layer and the internal electrode are formed is obtained by performing a baking treatment on the laminated body in which the via hole is formed. In the fourth step, the via hole in the laminate in which the dielectric layer and the internal electrode are formed is filled with a conductive material for forming the via electrode, and in the fifth step, the conductive material is inside the via hole. The via electrode may be formed by firing the laminated body filled in the substrate.

このようにした場合、グリーンシート層の積層体に、ビアホールを穿設した状態で、すなわち、ビアホールにビア電極形成用の導体材料を充填する前に、一旦焼成処理が行われる。焼成処理は、例えば、必要に応じてセラミック層を脱バインダした後、内部電極グリーンシート層の酸化を防止するため、還元雰囲気化でセラミックグリーンシート層の焼結に必要な焼成温度で所定時間行い、更に必要に応じて、形成された誘電体層を再酸化させるための再酸化処理を施すことができる。   In such a case, a firing process is performed once in a state in which the via hole is formed in the laminate of the green sheet layers, that is, before the via hole is filled with the conductor material for forming the via electrode. For example, the firing treatment is performed for a predetermined time at a firing temperature necessary for sintering the ceramic green sheet layer in a reducing atmosphere in order to prevent oxidation of the internal electrode green sheet layer after removing the binder as necessary. Further, if necessary, a reoxidation treatment for reoxidizing the formed dielectric layer can be performed.

こうして得られた焼結体のビアホール内に、ビア電極形成用の導体材料を充填し、それを焼き付ける(換言すれば、再度の焼成を行う)ことにより、ビアホール内の導体材料が焼き付けられてビア電極が形成された積層セラミック電子部品が得られる。このとき、セラミックグリーンシート層は既に焼成されて焼結体である誘電体層となっているので、焼付温度を、セラミックグリーンシート層の焼成温度に比して十分に低い導体材料の融点以下とすることができ、これにより、誘電体層の膨張及び収縮の程度が、十分に小さく抑えられる。したがって、この状態で、ビア電極形成用の導体材料の焼き付けが行われても、誘電体層及び内部電極とビア電極との相対的な伸縮(伸縮挙動)の差異が軽減され、これにより、誘電体層及び内部電極とビア電極とが離間して両者の間に間隙が生じてしまうことが有効に防止される。   The via hole of the sintered body thus obtained is filled with a conductive material for forming a via electrode and baked (in other words, fired again), whereby the conductive material in the via hole is baked to form a via. A multilayer ceramic electronic component having electrodes formed thereon is obtained. At this time, since the ceramic green sheet layer is already fired and becomes a dielectric layer which is a sintered body, the baking temperature is set to be lower than the melting point of the conductor material sufficiently lower than the firing temperature of the ceramic green sheet layer. In this way, the degree of expansion and contraction of the dielectric layer can be kept sufficiently small. Therefore, even if the conductive material for forming the via electrode is baked in this state, the difference in relative expansion and contraction (stretching behavior) between the dielectric layer and the internal electrode and the via electrode is reduced. It is effectively prevented that the body layer, the internal electrode, and the via electrode are separated and a gap is generated between them.

また、そのように、ビア電極形成用の導体材料を、セラミック層の焼成温度に比して十分に低温で焼き付けることが可能となるので、内部電極及びビア電極形成用の導体材料と誘電体層形成用のセラミックグリーンシート層の材料との相対的な伸縮挙動を軽減することができ、その結果、誘電体層にクラックが入ったり、層間剥離が生じたりといった構造欠陥が十分に抑制される。   In addition, since the conductor material for forming the via electrode can be baked at a sufficiently low temperature as compared with the firing temperature of the ceramic layer, the conductor material for forming the internal electrode and the via electrode, and the dielectric layer The relative expansion and contraction behavior with the material of the forming ceramic green sheet layer can be reduced, and as a result, structural defects such as cracks in the dielectric layer and delamination are sufficiently suppressed.

本発明の積層セラミック電子部品の製造方法によれば、グリーンシート層の積層体にビアホールを形成する前に、その積層体に熱処理を施すことにより、積層体が固化乾燥されて熱処理前に比して硬くされるので、マイクロドリルでビアホールの掘削を行うときに、グリーンシート層の一部がドリルかすとなってマイクロドリルの外面にまとわりつくように付着することを抑止できる。その結果、ビアホールに充填されるビア電極と内部電極との導通が阻害されることを防止でき、これにより、積層セラミック電子部品製品の信頼性や生産性を向上させることが可能となる。   According to the method for producing a multilayer ceramic electronic component of the present invention, the multilayer body is solidified and dried by applying heat treatment to the multilayer body before the via hole is formed in the multilayer body of the green sheet layer. Therefore, when a via hole is drilled with a micro drill, it is possible to prevent a part of the green sheet layer from becoming a dust residue and sticking to the outer surface of the micro drill. As a result, it is possible to prevent the conduction between the via electrode filled in the via hole and the internal electrode from being hindered, thereby improving the reliability and productivity of the multilayer ceramic electronic component product.

以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。   Embodiments of the present invention will be described below with reference to the drawings. In the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted. Further, the positional relationship such as up, down, left and right is based on the positional relationship shown in the drawings unless otherwise specified. Furthermore, the dimensional ratios in the drawings are not limited to the illustrated ratios. Further, the following embodiments are exemplifications for explaining the present invention, and are not intended to limit the present invention only to the embodiments. Furthermore, the present invention can be variously modified without departing from the gist thereof.

図1は、本発明による積層セラミック電子部品の製造方法を用いて得られる積層セラミック電子部品の一例の概略構造を示す断面図である。積層セラミックコンデンサ1(積層セラミック電子部品)は、いわゆる表面実装型の積層セラミックコンデンサであり、複数の誘電体層11と複数の内部電極12のパターンがそれぞれ交互に積層され、複数の内部電極12のうち、一層おきに各誘電体層11を介して離間して対向配置されたものが、誘電体層11を積層方向に貫通するように設けられたビア電極14で接続されたものである。また、各ビア電極14の両端部には、外部接続用パッド16が接続されている。この外部接続用パッド16上には、必要に応じてバンプ等が形成されてもよい。   FIG. 1 is a sectional view showing a schematic structure of an example of a multilayer ceramic electronic component obtained by using the method for manufacturing a multilayer ceramic electronic component according to the present invention. The multilayer ceramic capacitor 1 (multilayer ceramic electronic component) is a so-called surface-mount type multilayer ceramic capacitor, in which patterns of a plurality of dielectric layers 11 and a plurality of internal electrodes 12 are alternately stacked. Of these, every other layer that is spaced and opposed via each dielectric layer 11 is connected by a via electrode 14 provided so as to penetrate the dielectric layer 11 in the stacking direction. In addition, external connection pads 16 are connected to both ends of each via electrode 14. Bumps and the like may be formed on the external connection pads 16 as necessary.

なお、図示において、複数の誘電体層11が別体の層として記載されているが、これらは、後述するように、製造過程において、誘電体層11の前駆層であるセラミックグリーンシート層2が多段に積層されたものが焼成処理されて形成されるものであり、焼成によって一体に焼結され、全体として誘電体層10が構成されている。   In the drawing, a plurality of dielectric layers 11 are described as separate layers. However, as will be described later, these are the ceramic green sheet layers 2 that are precursor layers of the dielectric layers 11 in the manufacturing process. A multi-layered product is formed by firing treatment, and is integrally sintered by firing to constitute the dielectric layer 10 as a whole.

次に、上記の本実施形態に係る積層セラミックコンデンサ1の製造方法の一例について説明する。図2及び図3は、積層セラミックコンデンサ1を製造する手順の一例の一部を示す工程図である。   Next, an example of a method for manufacturing the multilayer ceramic capacitor 1 according to the present embodiment will be described. 2 and 3 are process diagrams showing a part of an example of a procedure for manufacturing the multilayer ceramic capacitor 1.

まず、誘電体層11形成用のチタン酸バリウム(BaTiO3)系セラミックを含有するセラミック粉末を調製する。誘電体層11は、チタン酸バリウムを主成分として含有し、さらに、焼結助剤成分その他の副成分を含むものである。より具体的には、例えば、主成分としてチタン酸バリウムを、副成分として酸化マグネシウム、酸化イットリウム、酸化ジスプロシウム、及び酸化ホルミウムから選ばれる少なくとも1種以上とを含有する。さらに、他の副成分として、酸化バリウム、酸化ストロンチウム、及び酸化カルシウムから選択される少なくとも1種以上と、酸化ケイ素と、酸化マンガン及び酸化クロムから選択される少なくとも1種以上と、酸化バナジウム、酸化モリブデン、及び酸化タングステンから選択される少なくとも1種以上とを含有してもよい。 First, a ceramic powder containing a barium titanate (BaTiO 3 ) -based ceramic for forming the dielectric layer 11 is prepared. The dielectric layer 11 contains barium titanate as a main component, and further contains a sintering aid component and other subcomponents. More specifically, for example, it contains barium titanate as a main component and at least one or more selected from magnesium oxide, yttrium oxide, dysprosium oxide, and holmium oxide as subcomponents. Furthermore, as other subcomponents, at least one selected from barium oxide, strontium oxide, and calcium oxide, at least one selected from silicon oxide, manganese oxide, and chromium oxide, vanadium oxide, oxidation It may contain at least one selected from molybdenum and tungsten oxide.

かかる組成を有する誘電体層11用のセラミック粉末の調製方法としては、例えば、水熱合成法により製造したBa1.005TiO3に、(MgCO34・Mg(OH)2・5H2O、MnCO3、BaCO3、CaCO3、SiO2、Y23、V25を添加してボールミルにより十数時間程度湿式混合し、最終組成として、Ba1.005TiO3に、MgO、MnO、Y23、(Ba0.6,Ca0.4)SiO3、V25を含有する原料粉末を得る方法を用いることができる。組成の一例としては、Ba1.005TiO3に、MgO:0.5mol%、MnO:0.4mol%、Y23:1.0mol%、(Ba0.6,Ca0.4)SiO3:1.0mol%、V25:0.05mol%を含有するもの挙げられる。 As a method for preparing the ceramic powder for the dielectric layer 11 having such a composition, for example, Ba 1.005 TiO 3 manufactured by a hydrothermal synthesis method is added to (MgCO 3 ) 4 .Mg (OH) 2 .5H 2 O, MnCO. 3 , BaCO 3 , CaCO 3 , SiO 2 , Y 2 O 3 , V 2 O 5 are added and wet mixed by a ball mill for about ten hours or more. As a final composition, Ba 1.005 TiO 3 is mixed with MgO, MnO, Y 2 A method of obtaining a raw material powder containing O 3 , (Ba 0.6 , Ca 0.4 ) SiO 3 , and V 2 O 5 can be used. As an example of the composition, Ba 1.005 TiO 3 , MgO: 0.5 mol%, MnO: 0.4 mol%, Y 2 O 3 : 1.0 mol%, (Ba 0.6 , Ca 0.4 ) SiO 3 : 1.0 mol% V 2 O 5 : 0.05 mol%.

次いで、得られた原料粉末と、有機溶剤、有機バインダ(樹脂)、及び、必要に応じて可塑剤、帯電防止剤、分散剤、消泡剤、界面活性剤、湿潤剤、その他の添加剤等を混合してセラミックスラリーとした後、それをドクターブレード法、ノズルコーター等を用いて成形し、図2に示す如くポリエチレンテレフタレート(PET)といった樹脂フィルム等の基材P上に、シート状のセラミックグリーンシート層2を形成する。   Next, the obtained raw material powder, an organic solvent, an organic binder (resin), and, if necessary, a plasticizer, an antistatic agent, a dispersant, an antifoaming agent, a surfactant, a wetting agent, other additives, etc. To form a ceramic slurry, which is then molded using a doctor blade method, a nozzle coater, etc., and a sheet-like ceramic is formed on a substrate P such as a resin film such as polyethylene terephthalate (PET) as shown in FIG. The green sheet layer 2 is formed.

ここで、有機溶剤としては、特に限定されず、例えば、エタノール、ブタノール、プロパノール、アセトン、ジアセトン、メチルエチルケトン、メチルイソブチルケトン、ベンゼン、ブロムクロロメタン、トルエン、キシレン等を用いることができる。また、有機バインダの種類も、特に制限されず、例えば、ポリビニルブチラール系、ポリビニルアルコール系、ポリエチレン系、エチルセルロース系、アクリル系、アクリルニトリル系のバインダが挙げられ、これらのなかでは、ポリビニルブチラール系がより好ましい。また、可塑剤としては、例えば、フタレートやフタル酸エステル、その誘導体、ポリエチレングリコール誘導体等が挙げられる。   Here, the organic solvent is not particularly limited, and for example, ethanol, butanol, propanol, acetone, diacetone, methyl ethyl ketone, methyl isobutyl ketone, benzene, bromochloromethane, toluene, xylene and the like can be used. The type of the organic binder is not particularly limited, and examples thereof include polyvinyl butyral, polyvinyl alcohol, polyethylene, ethyl cellulose, acrylic, and acrylonitrile binders. Among these, polyvinyl butyral is used. More preferred. Examples of the plasticizer include phthalate and phthalate esters, derivatives thereof, and polyethylene glycol derivatives.

さらに、図3に示すように、セラミックグリーンシート層2上における、積層セラミックコンデンサ1を形成するための複数の個片領域3のそれぞれに、高融点金属を主として含有する導電性ペーストをスクリーン印刷することにより、図1に示す内部電極12形成用のパターンとして内部電極グリーンシート層を形成する。導電性ペーストは、Ni、Pt、Pd、それら各金属を主成分とする合金粉末や複合金属等の粒子といった後述するセラミックグリーンシート層2の焼成温度よりも融点が高い金属の粒子を含む導体粉末を、共材、有機バインダ、有機溶剤、及び、必要に応じて可塑剤、分散剤、消泡剤、添加剤等と混合することにより調製することができる。共材としては、セラミックグリーンシート層2に含まれるものと同種のセラミックを用いることが好ましく、その他に適宜の添加剤を含んでいてもよい。有機バインダの種類としては、特に制限されず、例えば、エチルセルロース系、ポリビニルブチラール系、アクリニトリル系のもの等が挙げられ、これらのなかでは、エチルセルロース系のものがより好ましい。   Further, as shown in FIG. 3, a conductive paste mainly containing a refractory metal is screen-printed on each of the plurality of individual regions 3 for forming the multilayer ceramic capacitor 1 on the ceramic green sheet layer 2. Thus, an internal electrode green sheet layer is formed as a pattern for forming the internal electrode 12 shown in FIG. The conductive paste is a conductor powder containing particles of metal having a melting point higher than the firing temperature of the ceramic green sheet layer 2 to be described later, such as particles of Ni, Pt, Pd, alloy powders mainly composed of these metals and composite metals. Can be prepared by mixing with a co-material, an organic binder, an organic solvent, and, if necessary, a plasticizer, a dispersant, an antifoaming agent, an additive and the like. As the co-material, it is preferable to use the same type of ceramic as that contained in the ceramic green sheet layer 2 and may contain other appropriate additives. The type of the organic binder is not particularly limited, and examples thereof include ethyl cellulose, polyvinyl butyral, and acrylonitrile, and among these, ethyl cellulose is more preferable.

次に、複数の個片分の内部電極12形成用のパターンが形成されたセラミックグリーンシート層2と、そのパターンが形成されていないセラミックグリーンシート層2を交互に適宜の方法で積層して、図1に示す積層セラミックコンデンサ1の基板構造(図1においてビア電極14及び外部接続用パッド16が形成されていない状態の構造)が複数形成された積層構造体(本発明における積層体)を得る(第1工程)。このときの積層方法としては、例えば、図3に示すセラミックグリーンシート層2の上に、さらに図2に示すセラミックグリーンシート層2をドクターブレード法、ノズルコーター等を用いて形成し、さらに、図3に示す複数の個片分の内部電極12形成用のパターンを印刷する方法、図3に示すセラミックグリーンシート層2の上に、図3に示すセラミックグリーンシート層2からPETフィルム等の基材Pを剥離したものを順次積層していく方法等が挙げられる。このとき、基材Pを剥離する前に積層し、その後、一方又は双方の基材Pを剥離してもよい。また、積層毎に熱又は加圧等により圧着等してもよい。   Next, the ceramic green sheet layer 2 on which a pattern for forming the internal electrodes 12 for a plurality of pieces is formed and the ceramic green sheet layer 2 on which the pattern is not formed are alternately laminated by an appropriate method, A multilayer structure (multilayer body in the present invention) in which a plurality of substrate structures of the multilayer ceramic capacitor 1 shown in FIG. 1 (a structure in which the via electrode 14 and the external connection pad 16 are not formed in FIG. 1) is formed is obtained. (First step). As a lamination method at this time, for example, the ceramic green sheet layer 2 shown in FIG. 2 is further formed on the ceramic green sheet layer 2 shown in FIG. 3 by using a doctor blade method, a nozzle coater or the like. 3. A method of printing a pattern for forming internal electrodes 12 for a plurality of individual pieces shown in FIG. 3, on a ceramic green sheet layer 2 shown in FIG. 3, and a substrate such as a PET film from the ceramic green sheet layer 2 shown in FIG. For example, a method in which P is peeled off is sequentially laminated. At this time, it may laminate | stack before peeling the base material P, and may peel the one or both base materials P after that. Moreover, you may press-fit etc. by a heat | fever or pressurization etc. for every lamination | stacking.

次に、金型プレス、静水圧プレス(SIP)、加温静水圧プレス(WIP)等の各種プレス方式を単独で、或いは、複数組み合わせて用い、その積層構造体を更に圧着する(グリーンプレス)。   Next, using various press methods such as a die press, hydrostatic press (SIP), and heated isostatic press (WIP) alone or in combination, the laminated structure is further pressed (green press). .

それから、グリーンプレス後の積層構造体に熱処理を施して固化乾燥させる(第2工程)。加熱条件としては、特に制限されず、例えば、昇温速度S1が、好ましくは10〜300℃/時間、より好ましくは20〜200℃/時間、保持温度T1が、好ましくは50℃以上、より好ましくは125℃以上、更に好ましくは125〜230℃、殊に好ましくは140〜230℃、及び、保持温度T1の保持時間t1が、好ましくは4〜12時間、より好ましくは4〜8時間の条件を挙げることができる。かかる熱処理は、大気圧中で行っても、減圧雰囲気下で行ってもよく、また、無加圧状態で行ってもよいし、加圧下で行っても構わない。このような熱処理により、積層構造体を構成するグリーンシート層に含まれる有機バインダや溶剤が、印加される熱量に応じて除去脱却(脱バインダ)されて固化乾燥され、積層体が熱処理前に比して硬くされる。   Then, the laminated structure after the green press is heat-treated and solidified and dried (second step). The heating conditions are not particularly limited. For example, the heating rate S1 is preferably 10 to 300 ° C./hour, more preferably 20 to 200 ° C./hour, and the holding temperature T1 is preferably 50 ° C. or more, more preferably. Is 125 ° C. or higher, more preferably 125 to 230 ° C., particularly preferably 140 to 230 ° C., and the holding time t1 of the holding temperature T1 is preferably 4 to 12 hours, more preferably 4 to 8 hours. Can be mentioned. Such heat treatment may be performed in an atmospheric pressure, a reduced pressure atmosphere, an unpressurized state, or may be performed under pressure. By such heat treatment, the organic binder and solvent contained in the green sheet layer constituting the laminated structure are removed and removed (debindered) according to the amount of heat applied and solidified and dried. And hardened.

このとき、積層構造体のビッカース硬さが、好ましくは20HV以上、より好ましくは35HV以上、或いは、好ましくは55HV以下、特に好ましくは、そのビッカース硬さが35〜55HVとなるように、積層構造体の熱処理を行うと一層好適である。なお、上記の加熱温度の条件が、これらのビッカース硬さに略対応する。   At this time, the laminated structure has a Vickers hardness of preferably 20 HV or more, more preferably 35 HV or more, or preferably 55 HV or less, and particularly preferably a Vickers hardness of 35 to 55 HV. It is more preferable to perform the heat treatment. Note that the above heating temperature condition substantially corresponds to these Vickers hardnesses.

次に、その固化乾燥された積層構造体の最外層に、その積層構造体よりも硬さが小さい(軟らかい)キャップ層を形成する(第6工程)。キャップ層は、積層構造体よりも硬さが小さいものであれば、特に制限されず、積層構造体を構成するセラミックグリーンシート層又は内部電極グリーンシート層のマトリックス成分(セラミック、導体)と同種の材料からなるもの、又は、マイクロドリルによる巻き込みが生起され難いもの、例えばベーク板等を用いることが好ましい。さらには、キャップ層として、砥石成分を含む層又は金属成分を含む層を形成するとより一層好適である。   Next, a cap layer having a smaller hardness (softer) than the laminated structure is formed on the outermost layer of the solidified and dried laminated structure (sixth step). The cap layer is not particularly limited as long as it has a hardness smaller than that of the laminated structure, and is the same type as the matrix component (ceramic, conductor) of the ceramic green sheet layer or internal electrode green sheet layer constituting the laminated structure. It is preferable to use a material made of a material or a material that is hardly entangled by a micro drill, such as a bake plate. Furthermore, it is more preferable to form a layer containing a grindstone component or a layer containing a metal component as the cap layer.

それから、固化乾燥された積層構造体において、ビア電極14を設ける位置に、ビアホール(スルーホール)を、マイクロドリルを用いて穿設する(第3工程)。マイクロドリルの運転条件は、固化乾燥された積層構造体に所望の開口径のビアホールが形成できればよく、その開口径としては、焼成後のビアホールの開口径が40〜300μmを例示できる。   Then, in the solidified and dried laminated structure, a via hole (through hole) is drilled using a micro drill at a position where the via electrode 14 is provided (third step). The operating condition of the micro drill is only required to be able to form a via hole having a desired opening diameter in the solidified and dried laminated structure. Examples of the opening diameter include 40 to 300 μm of the opening diameter of the via hole after firing.

次いで、キャップ層を除去した後、ビアホールが形成された積層構造体をチップに切断・分割する。切断方法は特に制限されず、例えば、ダイサーを用いたダイシングを用いることができる。なお、キャップ層は、積層構造体をチップに切断した後に実施してもよい。   Next, after removing the cap layer, the stacked structure in which the via hole is formed is cut and divided into chips. The cutting method is not particularly limited, and for example, dicing using a dicer can be used. In addition, you may implement a cap layer, after cutting a laminated structure into a chip | tip.

それから、チップに分割された積層構造体を、例えば数百℃程度のH2/N2の還元雰囲気中、不活性ガス雰囲気中、又は大気中で、必要に応じて更に脱バインダ処理した後、例えば1100℃〜1400℃程度の還元性雰囲気(例えば、酸素分圧1.0×10-2Pa未満の雰囲気、H2/N2雰囲気)中において所定時間焼成を行う。さらに、例えば900〜1200℃において、前記の還元性雰囲気よりも高い、例えば酸素分圧1.0×10-8Pa以上を有する雰囲気(N2雰囲気)中で所定時間、再酸化処理(アニール)を施し、ビアホールが開口した状態でセラミックグリーンシート層2が焼結された焼結構造体を得る(第7工程)。 Then, after the laminated structure divided into chips is further debindered as necessary, for example, in a reducing atmosphere of H 2 / N 2 at about several hundred degrees C, in an inert gas atmosphere, or in the air, For example, baking is performed for a predetermined time in a reducing atmosphere of about 1100 ° C. to 1400 ° C. (for example, an atmosphere having an oxygen partial pressure of less than 1.0 × 10 −2 Pa, an H 2 / N 2 atmosphere). Furthermore, for example, at 900 to 1200 ° C., reoxidation treatment (annealing) for a predetermined time in an atmosphere (N 2 atmosphere) having an oxygen partial pressure of 1.0 × 10 −8 Pa or higher, for example, higher than the reducing atmosphere. To obtain a sintered structure in which the ceramic green sheet layer 2 is sintered with the via hole opened (seventh step).

次に、各個片の焼結構造体のビアホールの内部に、ビア電極14を形成するための導電性ペーストを充填する(第4工程)。導電性ペーストは、例えば、主としてCu、Ag、及びAuのうちの少なくとも一種の金属、又は、それら各金属を主成分とする合金や複合金属の粒子を含み、さらに、Ni、Pt、及びPdのうちの少なくとも一種の金属、又は、それら各金属を主成分とする合金や複合金属の粒子を含む導体粉末を、有機バインダと混合して調製することができ、導体粉末としては、Cu粉末(Cuを主成分とする合金粉末や複合金属粉末を含む。以下同様。)を主として含有し、それにNi粉末(Niを主成分とする合金粉末や複合金属粉末を含む。以下同様。)が添加混合されたものがより好ましい。また、有機バインダの種類としては、特に限定されず、例えば、エチルセルロース系、ポリビニルブチラール系、アクリニトリル系等が挙げられ、これらのなかでは、エチルセルロース系がより好ましい。さらに、誘電体層11とビア電極14との密着性を向上させる観点から、導電性ペーストに、補助剤としてガラスフリットを添加してもよい。   Next, a conductive paste for forming the via electrode 14 is filled into the via hole of each individual sintered structure (fourth step). The conductive paste includes, for example, particles of mainly at least one metal of Cu, Ag, and Au, or an alloy or composite metal mainly composed of each of these metals, and further includes Ni, Pt, and Pd. A conductor powder containing particles of at least one of these metals, or an alloy or composite metal containing these metals as a main component can be prepared by mixing with an organic binder. As the conductor powder, Cu powder (Cu Mainly containing alloy powder and composite metal powder. The same shall apply hereinafter), and Ni powder (including alloy powder and composite metal powder containing Ni as the main ingredient. Is more preferable. Moreover, it does not specifically limit as a kind of organic binder, For example, an ethylcellulose type | system | group, a polyvinyl butyral type | system | group, an acrylonitrile type | system | group, etc. are mentioned, Among these, an ethylcellulose type | system | group is more preferable. Furthermore, from the viewpoint of improving the adhesion between the dielectric layer 11 and the via electrode 14, glass frit may be added as an auxiliary agent to the conductive paste.

ここで、導体粉末に含まれるCu粒子やNi粒子の形状は、特に制限されず、球状、角状、扁平状等が挙げられ、これらのなかでは球状が好ましくい。また、それらの粒径及び粒径分布も特に制限されず、例えば、平均粒径がサブミクロンオーダーから数十ミクロンオーダーのものを用いることができる。   Here, the shape of the Cu particles and Ni particles contained in the conductor powder is not particularly limited, and examples thereof include a spherical shape, a square shape, and a flat shape. Among these, a spherical shape is preferable. Further, their particle size and particle size distribution are not particularly limited. For example, those having an average particle size of submicron order to several tens of microns order can be used.

さらに、Cu粉末にNi粉末が添加された混合導体粉末を用いる場合を例にして説明すると、その混合導体粉末におけるNiのCuに対する含有割合が、0より大きく40質量%未満であると好ましく、2質量%〜30質量%であるとより好適である。この含有割合が0より大きい、すなわち、Cu粉末にNi粉末がわずかにでも含まれていると、最終的に形成される積層セラミックコンデンサ1において、ビアホールがビア電極14によって十分に充填され、内部電極12とビア電極14とを確実に導通させ易くなるとともに、構造欠陥の発生を抑止し易くなり、さらに、耐湿性を向上させ易くなる利点がある。一方、その含有割合が40質量%未満であれば、内部電極12とビア電極14との導通性能をより確実に高めることができ、加えて、構造欠陥の発生を更に一層確実に防止することができる。さらに、その含有割合が2質量%以上30質量%以下であると、積層セラミックコンデンサ1の耐湿性をより一層確実に向上させることができる点において有用である。   Further, the case of using mixed conductor powder in which Ni powder is added to Cu powder will be described as an example. The content ratio of Ni to Cu in the mixed conductor powder is preferably greater than 0 and less than 40% by mass. It is more preferable that it is from mass% to 30 mass%. If this content ratio is greater than 0, that is, if the Ni powder is contained in the Cu powder, the via hole is sufficiently filled with the via electrode 14 in the finally formed multilayer ceramic capacitor 1, and the internal electrode 12 and the via electrode 14 can be reliably connected to each other, the occurrence of structural defects can be easily suppressed, and the moisture resistance can be easily improved. On the other hand, if the content ratio is less than 40% by mass, the conduction performance between the internal electrode 12 and the via electrode 14 can be more reliably improved, and in addition, the occurrence of structural defects can be more reliably prevented. it can. Furthermore, when the content ratio is 2% by mass or more and 30% by mass or less, it is useful in that the moisture resistance of the multilayer ceramic capacitor 1 can be further reliably improved.

またさらに、Cu粉末及びNi粉末を含む導体粉末を用いる場合を例にして説明すると、Cu粒子の平均粒径が、Ni粒子の平均粒径の2倍以上であると、積層セラミックコンデンサ1におけるデラミネーションの発生を防止し易くなるので好適である。また、内部電極12の導体材料の主成分としてNiを用い、ビア電極14の導体材料の主成分としてCuを用いる組み合わせは、NiとCuの合金反応の活性が高く(反応が密)、両者の結合が強固となり導通が確保され易いので好ましい。これに対し、例えば、内部電極12の導体材料の主成分としてNiを用い、ビア電極14の導体材料の主成分としてもNiを用いると、焼付処理が施された内部電極12のNiと、ビア電極14の導体材料中のNiとの反応が比較的、疎であるので、両者の導通を確保し難い傾向にある。   Further, the case of using a conductor powder containing Cu powder and Ni powder will be described as an example. When the average particle size of Cu particles is twice or more than the average particle size of Ni particles, the multilayer ceramic capacitor 1 has a This is preferable because it is easy to prevent the occurrence of lamination. Further, the combination of using Ni as the main component of the conductor material of the internal electrode 12 and Cu as the main component of the conductor material of the via electrode 14 has a high activity of the alloy reaction between Ni and Cu (the reaction is dense). This is preferable because the coupling is strong and conduction is easily ensured. On the other hand, for example, when Ni is used as the main component of the conductive material of the internal electrode 12 and Ni is also used as the main component of the conductive material of the via electrode 14, the Ni of the internal electrode 12 subjected to the baking treatment and the via Since the reaction with Ni in the conductive material of the electrode 14 is relatively sparse, it tends to be difficult to ensure conduction between the two.

また、この導電性ペーストを焼結構造体のビアホール内に充填する方法は、その充填を十分に行うことができる方法であれば、特に限定されず、加圧印刷、手刷り印刷、真空吸引、スキージで押し込む等の手法を例示できる。   Further, the method of filling the conductive paste into the via hole of the sintered structure is not particularly limited as long as the method can sufficiently perform the filling, and pressure printing, hand printing, vacuum suction, Examples of the method include pushing in with a squeegee.

次に、導電性ペーストがビアホール内に充填された状態の焼結構造体を、例えば数百℃程度のH2/N2の還元雰囲気中、不活性ガス雰囲気中、又は大気中で脱バインダ処理した後、例えば700℃〜900℃程度のH2/N2還元雰囲気、あるいは主成分としてN2 ガスを含み、H2 、H2 O、CO2 およびCOのうちの少なくとも1種のガスによって酸素分圧がコントロールした雰囲気において所定時間、焼付処理を施し、ビア電極14が形成された構造体(図1に示す積層セラミックコンデンサ1において外部接続用パッド16が形成されていない状態のもの)を得る(第5工程)。 Next, the binder structure in which the conductive paste is filled in the via hole is removed from the binder in, for example, an H 2 / N 2 reducing atmosphere, an inert gas atmosphere, or the atmosphere of about several hundred degrees Celsius. Then, for example, an H 2 / N 2 reducing atmosphere of about 700 ° C. to 900 ° C. or N 2 gas as a main component, and oxygen is added by at least one kind of gas of H 2 , H 2 O, CO 2 and CO. A baking process is performed for a predetermined time in an atmosphere in which the partial pressure is controlled to obtain a structure in which the via electrode 14 is formed (in the state where the external connection pad 16 is not formed in the multilayer ceramic capacitor 1 shown in FIG. 1). (5th process).

そして、その構造体の上壁面及び底壁面におけるビア電極14の両端部上に、適宜の導体を含む導電性ペーストを塗布する等の方法によってパターンニングし、それを適宜の雰囲気中、所定温度で所定時間焼成して外部接続用パッド16を形成し、図1に示す積層セラミックコンデンサ1を得る。   Then, patterning is performed by a method such as applying a conductive paste containing an appropriate conductor on both end portions of the via electrode 14 on the upper wall surface and the bottom wall surface of the structure, and this is performed at a predetermined temperature in an appropriate atmosphere. The external connection pad 16 is formed by firing for a predetermined time to obtain the multilayer ceramic capacitor 1 shown in FIG.

以上説明した本発明による積層セラミックコンデンサ1及びその製造方法によれば、セラミックグリーンシート層と内部電極グリーンシート層の積層構造体にビアホールを形成する前に、その積層構造体を、熱処理によって固化乾燥し、熱処理前に比して硬くするので、マイクロドリルでビアホールの掘削を行うときに、積層構造体のグリーンシート層の一部がドリルかすとなってマイクロドリルの外面にまとわりつくように付着することを抑止できる。これにより、ビアホールに充填されるビア電極14と内部電極12との導通が阻害されることを防止でき、その結果、積層セラミックコンデンサ1の信頼性や生産性を向上させることが可能となる。   According to the multilayer ceramic capacitor 1 and the manufacturing method thereof according to the present invention described above, the multilayer structure is solidified and dried by heat treatment before the via hole is formed in the multilayer structure of the ceramic green sheet layer and the internal electrode green sheet layer. However, since it becomes harder than before heat treatment, when drilling a via hole with a micro drill, a part of the green sheet layer of the laminated structure adheres to the outer surface of the micro drill as a drill residue. Can be suppressed. Thereby, it is possible to prevent the conduction between the via electrode 14 filled in the via hole and the internal electrode 12, and as a result, the reliability and productivity of the multilayer ceramic capacitor 1 can be improved.

また、第2工程において、ビッカース硬さが20HV以上となるように積層構造体に熱処理を施すと、熱処理を施さない場合に比して、ビア電極14と内部電極12との導通特性を有意に高め易くなり、さらに、積層構造体のビッカース硬さが35HV以上となるように熱処理を行うことにより、ビア電極14と内部電極12とを確実に導通させ易くなる。   In addition, in the second step, when the laminated structure is subjected to heat treatment so that the Vickers hardness is 20 HV or more, the conduction characteristics between the via electrode 14 and the internal electrode 12 are significantly improved as compared with the case where the heat treatment is not performed. Further, by performing heat treatment so that the Vickers hardness of the laminated structure becomes 35 HV or more, the via electrode 14 and the internal electrode 12 are easily connected to each other.

さらに、第2工程において、ビッカース硬さが55HV以下となるように積層体の熱処理を行うと、マイクロドリルが積層構造体の表面で弾かれることを抑制し易くなり、ビアホールの位置ずれを十分に防止する、すなわち、ビアホール形成の位置精度を高めることができる。   Furthermore, in the second step, if the laminated body is heat-treated so that the Vickers hardness is 55 HV or less, it is easy to suppress the micro drill from being repelled on the surface of the laminated structure, and the positional deviation of the via hole is sufficiently prevented. It is possible to prevent, that is, improve the positional accuracy of via hole formation.

またさらに、固化乾燥された積層構造体の最外層に、その積層構造体よりも硬さが小さいキャップ層を形成する第6工程を実施することにより、マイクロドリルの弾かれに起因し得るビアホールの位置ずれをさらに抑止し易くなるとともに、積層構造体のドリルかすが積層構造体の表面に付着してしまうことも防止することができる。   Furthermore, by performing a sixth step of forming a cap layer having a hardness lower than that of the laminated structure on the outermost layer of the solidified and dried laminated structure, via holes that may be caused by the microdrill being repelled. The positional deviation can be further easily suppressed, and the drill residue of the laminated structure can be prevented from adhering to the surface of the laminated structure.

このキャップ層としては、固化乾燥された積層構造体よりも硬さが小さいものであれば、特に制限されないものの、マイクロドリルの回転巻き込みによる汚れ付着の原因となり得るので、積層体を構成するセラミックグリーンシート層又は内部電極グリーンシート層のマトリックス成分(セラミック、導体)と同種の材料からなるもの、又は、マイクロドリルによる巻き込みが生起され難いもの(例えばベーク板)を用いると有用である。また、キャップ層として、砥石成分(砥粒分)を含む層又は金属成分を含む層を形成すると、それらのドレッシング効果により、マイクロドリルの溝に溜まったドリルかすが欠き出されて除去され易くなる。   The cap layer is not particularly limited as long as it has a hardness lower than that of the solidified and dried laminated structure. However, the cap layer may cause dirt adhesion due to the rotational entrainment of the microdrill. It is useful to use a material made of the same type of material as the matrix component (ceramic, conductor) of the sheet layer or the internal electrode green sheet layer, or a material (for example, a bake plate) that is unlikely to be caught by a micro drill. Further, when a layer containing a grindstone component (abrasive grain content) or a layer containing a metal component is formed as the cap layer, due to their dressing effect, the drill chips accumulated in the groove of the microdrill are easily removed and easily removed.

さらに、セラミックグリーンシート層2と内部電極グリーンシート層の積層構造体にビアホールを形成したものに焼成処理を施した後、そのビアホールにビア電極14形成用の導電性ペーストを充填し、その焼付処理を行う、すなわち、ビア電極14形成用の導電性ペーストの焼付処理を行うときには、セラミックグリーンシート層2の焼結体である誘電体層11(一体化された誘電体層10)が既に形成されているので、ビア電極14形成用の導電性ペーストの焼付温度を、セラミックグリーンシート層2の焼成温度に比して十分に低い導体材料の融点以下とすることができ、これにより、誘電体層11の膨張及び収縮の程度を十分に小さく抑えることができる。   Further, after firing the laminated structure of the ceramic green sheet layer 2 and the internal electrode green sheet layer in which the via hole is formed, the via hole is filled with a conductive paste for forming the via electrode 14 and the baking treatment is performed. In other words, when the conductive paste for forming the via electrode 14 is baked, the dielectric layer 11 (integrated dielectric layer 10) that is a sintered body of the ceramic green sheet layer 2 is already formed. Therefore, the baking temperature of the conductive paste for forming the via electrode 14 can be made lower than the melting point of the conductor material, which is sufficiently lower than the baking temperature of the ceramic green sheet layer 2. The degree of expansion and contraction of 11 can be kept sufficiently small.

また、この状態でビア電極14形成用の導電性ペーストの焼き付けが行われても、誘電体層11及び内部電極12とビア電極14との相対的な伸縮の程度の差異が軽減され、その結果、誘電体層11及び内部電極12とビア電極14とが離間して両者の間に間隙が生じてしまうことを有効に防止することができる。そして、これにより、ビア電極14と内部電極12とを一層確実に導通させることが可能となる。またさらに、ビアホール内に間隙が発生することが防止され、ビアホールがビア電極14で十分に充填されているので、耐湿性が向上されて経時劣化が少ない積層セラミックコンデンサ1を得ることができる。   Further, even when the conductive paste for forming the via electrode 14 is baked in this state, the difference in the degree of relative expansion and contraction between the dielectric layer 11 and the internal electrode 12 and the via electrode 14 is reduced. In addition, it is possible to effectively prevent the dielectric layer 11 and the internal electrode 12 and the via electrode 14 from being separated to form a gap therebetween. As a result, the via electrode 14 and the internal electrode 12 can be more reliably conducted. Furthermore, since a gap is prevented from being generated in the via hole and the via hole is sufficiently filled with the via electrode 14, the multilayer ceramic capacitor 1 with improved moisture resistance and little deterioration with time can be obtained.

さらに、誘電体層11及び内部電極12が、ビア電極14形成用の導電性ペーストの焼き付け前に焼成形成されていることにより、セラミックグリーンシート層2の焼成温度に比して十分に低温で焼き付けることが可能となるので、内部電極12形成用及びビア電極14形成用の導電性ペーストとセラミックグリーンシート層2との相対的な伸縮挙動を軽減することができる。これにより、誘電体層11にクラックが入ったり、デラミネーションが生じたりといった構造欠陥を十分に抑制することが可能となる。   Furthermore, since the dielectric layer 11 and the internal electrode 12 are formed by baking before baking the conductive paste for forming the via electrode 14, baking is performed at a temperature sufficiently lower than the baking temperature of the ceramic green sheet layer 2. Therefore, the relative expansion / contraction behavior between the conductive paste for forming the internal electrode 12 and the via electrode 14 and the ceramic green sheet layer 2 can be reduced. This makes it possible to sufficiently suppress structural defects such as cracks in the dielectric layer 11 and delamination.

またさらに、ビア電極14形成用の導電性ペーストとして、Cu等の金属粉末に加え、よりも高い融点を有するNi等の金属粉末を含む混合導体粉末を用いると、高融点のNi等の粒子が、低融点のCu等の粒子間に介在した状態でそれらと結合し、それらCu等の粒子に対してピン止め作用を奏するので、Cu等の粒子間の金属反応の進行を適度に抑制することができる。これにより、Cu等の金属同士の反応が過度に進行して占有容積が減少することに起因してビアホール内のCu等による空間充填率が過度に低下してしまうことを有効に抑止することができるので、内部電極12とビア電極14との導通をより一層確実に実現することができる。   Further, when a mixed conductor powder containing a metal powder such as Ni having a higher melting point is used in addition to a metal powder such as Cu as the conductive paste for forming the via electrode 14, particles such as Ni having a high melting point are formed. Bonding with them in the state of being interposed between particles of low melting point Cu, etc., and exerting a pinning action on the particles of Cu, etc., so that the progress of the metal reaction between the particles of Cu, etc. is moderately suppressed Can do. As a result, it is possible to effectively prevent the space filling rate due to Cu or the like in the via hole from being excessively decreased due to excessive reaction between metals such as Cu and a decrease in occupied volume. Therefore, the conduction between the internal electrode 12 and the via electrode 14 can be realized more reliably.

なお、上述したとおり、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲内において適宜変更を加えることが可能である。例えば、上記実施形態において適宜例示したことに加え、本発明における積層セラミック電子部品の製造方法は、積層セラミックコンデンサの製造に限定されず、積層セラミックインダクタ等の他の積層セラミック電子部品の製造にも適用可能である。   In addition, as above-mentioned, this invention is not limited to the said embodiment, In the range which does not deviate from the summary, it can add suitably. For example, in addition to the examples illustrated in the above embodiments, the method for manufacturing a multilayer ceramic electronic component in the present invention is not limited to the manufacture of a multilayer ceramic capacitor, but also for manufacturing other multilayer ceramic electronic components such as a multilayer ceramic inductor. Applicable.

また、第3工程と第4工程との間に、ビアホールが形成された積層構造体に一旦焼成処理を施す第7工程を実施したが、この第7工程を省略してもよい。この場合、第5工程において、ビア電極14形成用の導電ペーストがビアホールに充填されたグリーン状態の積層構造体を焼成することにより、すなわち、セラミックグリーンシート層、内部電極グリーンシート層、及び、導電性ペーストを同時焼成することにより、積層セラミックコンデンサ1を得ることができる。この場合、ビア電極14形成用の導電ペーストとしては、内部電極12形成用の導電性ペーストと同種のものが好ましく、例えば、Ni、Pt、及びPdのうちの少なくとも一種の金属を含むものを用いてもよい。さらに、キャップ層を形成する第6工程を省略しても構わない。   Moreover, although the 7th process which performs a baking process once to the laminated structure in which the via hole was formed was implemented between the 3rd process and the 4th process, you may abbreviate | omit this 7th process. In this case, in the fifth step, the green laminated structure in which the via hole is filled with the conductive paste for forming the via electrode 14 is fired, that is, the ceramic green sheet layer, the internal electrode green sheet layer, and the conductive layer. The multilayer ceramic capacitor 1 can be obtained by simultaneously firing the conductive paste. In this case, the conductive paste for forming the via electrode 14 is preferably the same type as the conductive paste for forming the internal electrode 12. For example, a paste containing at least one of Ni, Pt, and Pd is used. May be. Furthermore, the sixth step of forming the cap layer may be omitted.

以下、本発明の実施例について説明するが、本発明はこれら実施例に限定されるものではない。   Examples of the present invention will be described below, but the present invention is not limited to these examples.

(実施例)
まず、上述した製造手順(第6工程及び第7工程を省略した手順)と同様にして、図1に示すのと同様の構造を有する積層セラミックコンデンサを製造した。このときの具体的な主なプロセス条件は、以下のとおりであった。
(Example)
First, a multilayer ceramic capacitor having the same structure as shown in FIG. 1 was manufactured in the same manner as the above-described manufacturing procedure (the procedure in which the sixth step and the seventh step were omitted). The specific main process conditions at this time were as follows.

すなわち、まず、乾燥後のセラミックグリーンシートの厚さを約5μmとした。また、セラミックグリーンシート層上に形成した内部電極形成用の導電性ペーストのパターンの厚さを約1.2μmとした。さらに、グリーンプレスした積層構造体の熱処理を大気中で行い、そのときの保持温度T1を50〜300℃の範囲とし、その保持時間t1を5時間とした。また、その固化乾燥した積層構造体に形成したビアホールは、マイクロドリル(ドリル径150μm、回転数10万rpm)を用いて穿設した。さらに、ビアフィルは、ビアホールの内部に、Niペーストを、真空吸引印刷を複数回繰り返すことにより充填する方法を用いた。またさらに、個片への分割は、0.35mm厚の切断刃を有するダイサーを用いて行った。また、ビアホールを形成した積層構造体の脱バインダは、400℃のH2/N2還元雰囲気中で行い、その後の焼成は、1150℃〜1300℃のH2/N2強還元雰囲気中において2時間行った。 That is, first, the thickness of the dried ceramic green sheet was about 5 μm. The thickness of the pattern of the conductive paste for forming the internal electrode formed on the ceramic green sheet layer was about 1.2 μm. Furthermore, the heat treatment of the green-pressed laminated structure was performed in the atmosphere, the holding temperature T1 at that time was set to a range of 50 to 300 ° C., and the holding time t1 was set to 5 hours. In addition, the via hole formed in the solidified and dried laminated structure was drilled using a micro drill (drill diameter 150 μm, rotation speed 100,000 rpm). Furthermore, the via fill used a method of filling the via hole with Ni paste by repeating vacuum suction printing a plurality of times. Furthermore, the division into pieces was performed using a dicer having a cutting blade having a thickness of 0.35 mm. Further, the binder removal of the laminated structure in which the via holes are formed is performed in a H 2 / N 2 reducing atmosphere at 400 ° C., and the subsequent firing is performed in a strong H 2 / N 2 reducing atmosphere at 1150 ° C. to 1300 ° C. Went for hours.

(比較例)
グリーンプレスした積層構造体の熱処理による固化乾燥を実施しなかったこと以外は、上述した実施例と同様の条件で積層セラミックコンデンサを得た。
(Comparative example)
A multilayer ceramic capacitor was obtained under the same conditions as in the above-described example except that the green pressed multilayer structure was not solidified and dried by heat treatment.

(評価1)
得られた種々の積層セラミックコンデンサに対し、(1)ビッカース硬さ、(2)断面かすれ発生率、(3)表面かす発生率、(4)表面脱落発生率、(5)導通率、及び、(6)位置精度を評価した。
(Evaluation 1)
For the various multilayer ceramic capacitors obtained, (1) Vickers hardness, (2) Cross-sectional blurring rate, (3) Surface blurring rate, (4) Surface dropout rate, (5) Conductivity, and (6) The position accuracy was evaluated.

まず、(1)ビッカース硬さは、前述したのと同じ方法により算出した。   First, (1) Vickers hardness was calculated by the same method as described above.

また、(2)断面かすれ発生率の評価は、ビアフィルを行っていない状態(ビアホールが導電性ペーストで充填されていない状態)の積層構造体を、ビアホールが軸方向に沿って2分割されるように切断し、実体金属顕微鏡を用いてその両断面部分を倍率100倍で拡大観察し、ビアホールの内壁に誘電体膜がかすれた状態で付着(断面かすれの発生)しているものの数量を計数し、観察に供したサンプル母体数に対する断面かすれが発生した個体数の割合(百分率%)を算出し、これを指標とした。   In addition, (2) the evaluation of the occurrence rate of the blurring in the cross section is such that the via hole is divided into two along the axial direction in the laminated structure in which the via fill is not performed (the via hole is not filled with the conductive paste). The cross section is magnified and observed at a magnification of 100 times using a solid metal microscope, and the number of the dielectric film adhering to the inner wall of the via hole (the occurrence of the fading of the cross section) is counted. Then, the ratio (percentage%) of the number of individuals in which cross-section blurring occurred relative to the number of sample bases subjected to observation was calculated and used as an index.

さらに、(3)表面かす発生率の評価は、ビアホールが形成された積層構造体の開口表面におけるビアホールの周囲(ビアホールの円中心からの距離がビアホール径の略2倍の範囲)を、実体金属顕微鏡を用いて倍率100倍で拡大観察し、その表面にドリルかすが付着(表面かすの発生)しているものの数量を計数し、観察に供したサンプル母体数に対する表面かすが発生した個体数の割合(百分率%)を算出し、これを指標とした。   Furthermore, (3) the evaluation of the incidence of surface debris is based on the fact that the periphery of the via hole on the opening surface of the laminated structure in which the via hole is formed (the distance from the via hole circle center is approximately twice the diameter of the via hole) Using a microscope, magnified observation at a magnification of 100 times, counting the number of drill debris adhering to the surface (occurrence of surface debris), the ratio of the number of individuals with surface debris to the number of sample bases used for observation ( %) Was calculated and used as an index.

またさらに、(4)表面脱落発生率の評価は、ビアホールが形成された積層構造体のビアホール開口部を、実体金属顕微鏡を用いて倍率100倍で拡大観察し、ビアホール開口端が、ビアホール径の1/5以上の大きさで脱落(表面脱落の発生)しているものの数量を計数し、観察に供したサンプル母体数に対する表面脱落が発生した個体数の割合(百分率%)を算出し、これを指標とした。   Still further, (4) the rate of occurrence of surface drop-off is evaluated by magnifying and observing the via hole opening of the laminated structure in which the via hole is formed at a magnification of 100 times using a solid metal microscope, and the via hole opening end has a diameter of the via hole. Count the number of the dropouts (occurrence of surface dropout) with a size of 1/5 or more, and calculate the ratio (percentage%) of the number of individuals with surface dropouts to the number of sample bases used for observation. Was used as an index.

さらにまた、(5)導通率の評価は、積層セラミックコンデンサの所期の容量(設計仕様値)に対する容量の実測値の比(百分率%)を指標として用いた。なお、導通の有無は、電流−抵抗測定によっても確認することができるものの、容量の測定は、抵抗測定に比して読み取り感度が高いため、より正確な評価ができることから、容量による測定評価を採用した。   Furthermore, (5) the conductivity was evaluated using the ratio (percentage%) of the measured value of the capacitance to the expected capacitance (design specification value) of the multilayer ceramic capacitor as an index. Although the presence / absence of conduction can be confirmed by current-resistance measurement, the capacitance measurement has a higher reading sensitivity than the resistance measurement, and therefore can be evaluated more accurately. Adopted.

また、(6)位置精度の評価は、積層セラミックコンデンサに形成されるビアホールの所期の位置座標(設計仕様値)に対する実際にビアホールが形成された位置座標の差として、ビアホールの円中心間の距離の設計仕様値と実測値の差(μm)を指標とした。よって、この位置精度の値が小さいものほど位置ずれが少ないことを意味する。   Further, (6) the evaluation of the positional accuracy is based on the difference between the position coordinates where the via holes are actually formed with respect to the intended position coordinates (design specification values) of the via holes formed in the multilayer ceramic capacitor. The difference (μm) between the design specification value of the distance and the actually measured value was used as an index. Therefore, the smaller the position accuracy value, the smaller the positional deviation.

実施例及び比較例の積層セラミックコンデンサに対する各種評価結果をまとめて表1に示す。   Table 1 summarizes various evaluation results for the multilayer ceramic capacitors of Examples and Comparative Examples.

Figure 0005164024
Figure 0005164024

本発明は、ビアホールに充填されるビア電極と内部電極との導通が阻害されることを防止でき、これにより、積層セラミック電子部品製品の信頼性や生産性を向上させることが可能となるので、積層セラミックコンデンサや積層セラミックインダクタ等の積層セラミック電子部品、それらを備える機器、装置、システム、設備等、及び、それらの製造に広く有効に利用することができる。   The present invention can prevent the conduction between the via electrode and the internal electrode filled in the via hole, thereby improving the reliability and productivity of the multilayer ceramic electronic component product, The present invention can be widely and effectively used for multilayer ceramic electronic components such as multilayer ceramic capacitors and multilayer ceramic inductors, devices, apparatuses, systems, facilities, and the like including them.

本発明による積層セラミック電子部品の製造方法を用いて得られる積層セラミック電子部品の一例の概略構造を示す断面図である。It is sectional drawing which shows schematic structure of an example of the multilayer ceramic electronic component obtained using the manufacturing method of the multilayer ceramic electronic component by this invention. 積層セラミックコンデンサ1を製造する手順の一例の一部を示す工程図である。FIG. 3 is a process diagram showing a part of an example of a procedure for manufacturing the multilayer ceramic capacitor 1. 積層セラミックコンデンサ1を製造する手順の一例の一部を示す工程図である。FIG. 3 is a process diagram showing a part of an example of a procedure for manufacturing the multilayer ceramic capacitor 1.

符号の説明Explanation of symbols

1…積層セラミックコンデンサ(積層セラミック電子部品)、2…セラミックグリーンシート層、3…個片領域、10,11…誘電体層、12…内部電極、14…ビア電極、16…外部接続用パッド、P…基材。   DESCRIPTION OF SYMBOLS 1 ... Multilayer ceramic capacitor (multilayer ceramic electronic component), 2 ... Ceramic green sheet layer, 3 ... Piece area, 10, 11 ... Dielectric layer, 12 ... Internal electrode, 14 ... Via electrode, 16 ... External connection pad, P: Base material.

Claims (7)

誘電体層形成用のセラミック材料を含む少なくとも一つのセラミックグリーンシート層と、内部電極形成用の導体材料を含む少なくとも一つの内部電極グリーンシート層とを積層して積層体を形成する第1工程と、
前記積層体に保持温度を50〜300℃とする熱処理を施し、該熱処理前の積層体よりも固化乾燥された状態の積層体を形成する第2工程と、
前記固化乾燥された積層体を貫通するビアホールを、マイクロドリルを用いて形成する第3工程と、
前記ビアホールの内部にビア電極形成用の導体材料を充填する第4工程と、
前記ビアホールが前記電極形成用の導体材料で充填された積層体を焼成する第5工程と、
を含む積層セラミック電子部品の製造方法。
A first step of forming a laminate by laminating at least one ceramic green sheet layer containing a dielectric material for forming a dielectric layer and at least one internal electrode green sheet layer containing a conductor material for forming an internal electrode; ,
A second step of subjecting the laminate to a heat treatment at a holding temperature of 50 to 300 ° C., and forming a laminate in a solidified and dried state than the laminate before the heat treatment;
A third step of forming a via hole penetrating the solidified and dried laminate using a micro drill; and
A fourth step of filling the via hole with a conductor material for forming a via electrode;
A fifth step of firing the laminate in which the via hole is filled with the conductive material for electrode formation;
A method for manufacturing a multilayer ceramic electronic component comprising:
前記第2工程においては、ビッカース硬さが20HV以上の積層体を形成する、
請求項1記載の積層セラミック電子部品の製造方法。
In the second step, a laminate having a Vickers hardness of 20 HV or more is formed.
The method for producing a multilayer ceramic electronic component according to claim 1.
前記第2工程においては、ビッカース硬さが35HV以上の積層体を形成する、
請求項1記載の積層セラミック電子部品の製造方法。
In the second step, a laminate having a Vickers hardness of 35 HV or more is formed.
The method for producing a multilayer ceramic electronic component according to claim 1.
前記第2工程においては、ビッカース硬さが55HV以下の積層体を形成する、
請求項1記載の積層セラミック電子部品の製造方法。
In the second step, a laminate having a Vickers hardness of 55 HV or less is formed.
The method for producing a multilayer ceramic electronic component according to claim 1.
前記第3工程を実施する前に実施され、前記固化乾燥された積層体の最外層に、該積層体よりも硬さが小さいキャップ層を形成する第6工程を含み、
前記第3工程においては、前記キャップ層が形成され且つ固化乾燥された積層体を貫通するビアホールを、マイクロドリルを用いて形成する、
請求項1記載の積層セラミック電子部品の製造方法。
Including the sixth step of forming a cap layer having a hardness lower than that of the laminate on the outermost layer of the solidified and dried laminate, which is performed before the third step is performed;
In the third step, a via hole penetrating the laminated body in which the cap layer is formed and solidified and dried is formed using a micro drill.
The method for producing a multilayer ceramic electronic component according to claim 1.
前記第6工程においては、前記キャップ層として、砥石成分を含む層又は金属成分を含む層を形成する、
請求項5記載の積層セラミック電子部品の製造方法。
In the sixth step, a layer containing a grindstone component or a layer containing a metal component is formed as the cap layer.
The method for producing a multilayer ceramic electronic component according to claim 5.
前記第3工程と第4工程との間に実施され、前記ビアホールが形成された積層体に焼成処理を施すことにより、誘電体層と内部電極とが形成された積層体を得る第7工程を含み、
前記第4工程において、前記誘電体層と内部電極とが形成された積層体における前記ビアホールの内部に、前記ビア電極形成用の導体材料を充填し、
前記第5工程においては、前記導体材料が前記ビアホールの内部に充填された前記積層体を焼成することにより、ビア電極を形成する、
請求項1記載の積層セラミック電子部品の製造方法。
A seventh step is performed between the third step and the fourth step, and a seventh step of obtaining a laminate in which the dielectric layer and the internal electrode are formed by performing a baking process on the laminate in which the via hole is formed. Including
In the fourth step, the via hole in the laminated body in which the dielectric layer and the internal electrode are formed is filled with the conductive material for forming the via electrode,
In the fifth step, a via electrode is formed by firing the laminate in which the conductor material is filled in the via hole.
The method for producing a multilayer ceramic electronic component according to claim 1.
JP2008236215A 2008-09-16 2008-09-16 Manufacturing method of multilayer ceramic electronic component Active JP5164024B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008236215A JP5164024B2 (en) 2008-09-16 2008-09-16 Manufacturing method of multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008236215A JP5164024B2 (en) 2008-09-16 2008-09-16 Manufacturing method of multilayer ceramic electronic component

Publications (2)

Publication Number Publication Date
JP2010073723A JP2010073723A (en) 2010-04-02
JP5164024B2 true JP5164024B2 (en) 2013-03-13

Family

ID=42205275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008236215A Active JP5164024B2 (en) 2008-09-16 2008-09-16 Manufacturing method of multilayer ceramic electronic component

Country Status (1)

Country Link
JP (1) JP5164024B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6823976B2 (en) * 2016-09-06 2021-02-03 太陽誘電株式会社 Multilayer ceramic capacitors and their manufacturing methods

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3070364B2 (en) * 1992-11-25 2000-07-31 松下電器産業株式会社 Manufacturing method of ceramic electronic components
JP2007059670A (en) * 2005-08-25 2007-03-08 Kyocera Corp Laminated capacitor

Also Published As

Publication number Publication date
JP2010073723A (en) 2010-04-02

Similar Documents

Publication Publication Date Title
KR101076643B1 (en) Layered ceramic electronic component and manufacturing method therefor
JP5397553B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP4362079B2 (en) Multilayer chip capacitor and manufacturing method thereof
JP2010045209A (en) Method of manufacturing laminated ceramic electronic component
JP5423977B2 (en) Manufacturing method of multilayer ceramic electronic component
JP4771787B2 (en) Multilayer electronic components
JP3726035B2 (en) Manufacturing method of ceramic laminate
JP4688326B2 (en) Ceramic laminate and manufacturing method thereof
JP5527404B2 (en) Multilayer ceramic electronic components
JP2006248074A (en) Composite substrate with high dielectric constant, composite sheet with high dielectric constant, and methods for producing them
JP5164024B2 (en) Manufacturing method of multilayer ceramic electronic component
CN112242255A (en) Laminated electronic component and method for manufacturing laminated electronic component
KR20090127440A (en) Method for the production of laminated ceramic electronic parts
JP3955389B2 (en) Capacitor-embedded substrate and manufacturing method thereof
JP6068449B2 (en) Film-type piezoelectric / electrostrictive element
JP4858233B2 (en) Green sheet lamination unit, method for manufacturing electronic component, and electronic component
JP2008153309A (en) Method for manufacturing laminated ceramic electronic part
JP4626455B2 (en) Manufacturing method of multilayer electronic component
JP4595672B2 (en) Multilayer ceramic electronic component manufacturing apparatus and method
JP2010045212A (en) Laminated ceramic electronic component and its manufacturing method
JP2006156587A (en) Multilayer piezoelectric element
JP5527400B2 (en) Multilayer ceramic electronic components
JP5527403B2 (en) Multilayer ceramic electronic components
JP5429393B2 (en) Multilayer ceramic electronic component and method of manufacturing multilayer ceramic electronic component
JP5110420B2 (en) Ag powder, conductor paste, multilayer ceramic substrate and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5164024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121209