JP5158264B2 - フレーム間ギャップ制御ユニット、トラヒック送信ユニット、伝送装置及びフレーム間ギャップ制御方法 - Google Patents

フレーム間ギャップ制御ユニット、トラヒック送信ユニット、伝送装置及びフレーム間ギャップ制御方法 Download PDF

Info

Publication number
JP5158264B2
JP5158264B2 JP2011529726A JP2011529726A JP5158264B2 JP 5158264 B2 JP5158264 B2 JP 5158264B2 JP 2011529726 A JP2011529726 A JP 2011529726A JP 2011529726 A JP2011529726 A JP 2011529726A JP 5158264 B2 JP5158264 B2 JP 5158264B2
Authority
JP
Japan
Prior art keywords
frame
unit
traffic amount
ethernet
traffic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011529726A
Other languages
English (en)
Other versions
JPWO2011027435A1 (ja
Inventor
泰士 舘野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2011027435A1 publication Critical patent/JPWO2011027435A1/ja
Application granted granted Critical
Publication of JP5158264B2 publication Critical patent/JP5158264B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605Fixed allocated frame structures
    • H04J3/1611Synchronous digital hierarchy [SDH] or SONET
    • H04J3/1617Synchronous digital hierarchy [SDH] or SONET carrying packets or ATM cells
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/22Traffic shaping
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

ここで検討される実施形態は、イーサネット(登録商標)フレームのフレーム間ギャップを制御する技術に関する。
イーサネット(登録商標)フレームを伝送するイーサネット(登録商標)フレーム伝送装置を広域通信網(WAN: Wide Area Network)回線に接続する構成例としては、広域イーサネット(登録商標)網構成と、同期網で伝送する構成とが知られている。なお、簡単のため、以下の説明において、イーサネット(登録商標)を「イーサ」と略して記載することがある。
広域イーサ網構成は、L2伝送装置、L2スイッチやL3スイッチを用いて、イーサフレームを直接WAN上で伝送する。同期網で伝送する構成の場合には、イーサフレームはSONET/SDH網などの同期網上で伝送される。
なお、受信フレームのうち、他の処理装置に対するデータ送信要求であるリクエストフレームを保持するフレーム保持手段と、受信フレームのうちデータ送信要求を受けて他の処理装置から送信されたデータを含むレスポンスフレームのサイズを計測し、計測されたサイズに基づいて、リクエストフレームに対する応答として受信されると予測されるレスポンスフレームによるトラヒックの量である予測トラヒック量を算出するレスポンス計測手段と、レスポンス計測手段によって算出された予測トラヒック量に基づいて、フレーム保持手段によって保持されるリクエストフレームを送信するタイミングを調整し、リクエストフレームの流量制御を行う帯域制御手段と、を備える帯域制御装置が提案されている。この帯域制御装置によれば、予測トラヒック量を算出することで、リクエストフレームの流量制御によって間接的にレスポンスフレームの流量を制御することを可能としている。リクエストフレームに比べ、リクエストされたデータを含むレスポンスフレームの方がサイズが大きいことが通常であるため、この帯域制御装置によれば、より小さなバッファ消費量で、より大きなトラヒックを制御することが可能となる。またこの帯域制御装置によれば、従来の帯域制御装置と同等のバッファサイズで、従来の帯域制御装置よりも格段に多くのユーザ数およびトラヒック量を扱い、輻輳による遅延又は廃棄を防止することが可能となる。
特開2008−113117
広域イーサ網構成に設けられるL2伝送装置、L2スイッチやL3スイッチには、通信品質を向上させるために、COS(Class Of Service)機能やQOS(Quality Of Service)機能が搭載される。このため広域イーサ網構成によれば、イーサフレームのトラヒックのバーストトラヒックが平滑化される。一方で、イーサフレームを同期網で伝送する従来の構成には、イーサフレームのバーストトラヒックを平滑化する機能が用意されていない。このため、バーストトラヒックが同期網を通過すると、次段のネットワーク機器においてパケットロスが生じる恐れがある。
実施形態に係る装置及び方法は、同期網を経由してイーサフレームを伝送するイーサフレーム伝送装置において、バーストトラヒックを平滑化することを目的とする。
実施例の一形態によればフレーム間ギャップ制御ユニットが与えられる。本フレーム間ギャップ制御ユニットは、同期フレームに変換されて同期網上を伝送されるイーサフレームのトラヒック量に応じてフレーム間ギャップの長さを決定するフレーム間ギャップ長決定部と、フレーム間ギャップ長決定部により決定された長さのフレーム間ギャップを、同期フレームから変換されるイーサフレームのフレーム間に挿入するギャップ挿入部と、を備える。
上記実施例によれば、同期網を経由してイーサフレームを伝送するイーサフレーム伝送装置において、イーサフレームのバーストトラヒックを平滑化することが可能となる。
本発明の目的及び利点は、特に特許請求の範囲に示した要素及びその組合せを用いて具現化され達成される。前述の一般的な記述及び以下の詳細な記述の両方は、単なる例示及び説明であり、特許請求の範囲のように本発明を限定するものでないと解するべきである。
実施例に係るネットワークの概略構成図である。 実施例に係るイーサフレーム伝送装置の第1例の概略構成図である。 実施例に係るイーサフレーム伝送装置の第2例の概略構成図である。 実施例に係るイーサフレーム伝送装置の第3例の概略構成図である。 実施例に係るイーサフレーム伝送装置の第4例の概略構成図である。 実施例に係るイーサフレーム伝送装置の第5例の概略構成図である。 実施例に係るイーサフレーム伝送装置の第6例の概略構成図である。 トラヒック量の測定方法の第1例の説明図である。 トラヒック量の測定方法の第2例の説明図である。 トラヒック量の測定方法の第3例の説明図である。 バーチャルコンテナの説明図である。 バーチャルコンテナの説明図である。 GFPフレームの説明図である。 図7に記載される制御ユニットの動作の説明図である。 IFGテーブルの設定例の説明図である。 IFGの制御方法の説明図である。 実施例に係るイーサフレーム伝送装置の第7例の概略構成図である。 図16に記載される制御ユニットの動作の説明図である。
上述のように、イーサフレームを同期網で伝送する従来の構成には、イーサフレームのバーストトラヒックを平滑化する機能が用意されていない。イーサフレームを同期網で伝送する構成においてバーストトラヒックを平滑化する手法の一例として、広域イーサ網構成に設けられるL2伝送装置やL2スイッチ、L3スイッチに搭載されたQOS機能を用いてトラヒックシェーパを実現することが考えられる。しかし、QOS機能はイーサフレームのキューイングを伴うため、イーサフレーム伝送装置の回路構成が処理や複雑になるという問題がある。
以下、添付される図面を参照して、好ましい実施例について説明する。図1は、実施例に係るネットワークの概略構成図である。参照符号1はネットワークを示し、参照符号2は第1ローカルエリアネットワークを示し、参照符号3は第1イーサフレーム伝送装置を示し、参照符号4は同期網を示し、参照符号5は第2イーサフレーム伝送装置を示し、参照符号6は第2ローカルエリアネットワークを示す。なお、以下の説明及び図面において「ローカルエリアネットワーク」を「LAN」と記載する。ここで、説明の便宜上、WANのアクセス系側または下位側ネットワークの意味合いでLANと称し第1LAN2あるいは第2LAN6と参照符号を付与したが、各々LAN(ローカルネットワーク)に限定するものではない。例えば、イーサフレームを取り扱うネットワークであればよく、WANであってもよい。
ネットワーク1は、第1LAN2と、第2LAN6と、第1LAN2及び第2LAN6の間を接続する同期網4と、第1イーサフレーム伝送装置3と、第2イーサフレーム伝送装置5を含む。
第1LAN2及び第2LAN6は、イーサフレームを伝送するイーサネット(登録商標)網である。一方で、同期網4は、時分割多重された複数のチャネル上で信号を伝送するネットワークである。同期網4は、例えばSONET/SDH同期網であってよい。
第1イーサフレーム伝送装置3及び第2イーサフレーム伝送装置5は、第1LAN2や第2LAN6であるイーサネット(登録商標)網を流れるイーサフレームを、同期網4上で伝送される同期フレームへマッピングし、同期網4へ送信する。また第1イーサフレーム伝送装置3及び第2イーサフレーム伝送装置5は、同期網4上を流れる同期フレームをデマッピングしてイーサフレームを取り出し、それぞれ第1LAN2及び第2LAN6に送信する。
なお同期網4がSONET/SDH同期網であるとき、イーサフレームを同期網4上で伝送させる構成は、例えばPOS(PPP over SONET/SDH)や、EOS(Ether over SONET/SDH)、GFP over SONET/SDHであってよい。また、同期網4がSONET/SDH同期網であるとき、第1イーサフレーム伝送装置3及び第2イーサフレーム伝送装置5は、ポイントトゥポイント(P-P: Point to Point)型イーサフレーム伝送装置であってよい。P−P型イーサフレーム伝送装置は、イーサネット(登録商標)と同期網4との間のインタフェース処理を主に行うものであり、キューイング処理や方路決定を行わない。したがって、キュー管理及びポリシー管理等の比較的高度な処理を行うネットワークプロセッサや、L2スイッチを省くことにより、P−P型イーサフレーム伝送装置は安価に構成できる。
以下の説明では、第1イーサフレーム伝送装置3から第2イーサフレーム伝送装置5へイーサフレームを伝送する場合について説明する。このため以下の説明では、第2イーサフレーム伝送装置5から第1イーサフレーム伝送装置3へイーサフレームを転送する場合に使用される構成及び処理については説明を省略する。第1イーサフレーム伝送装置3及び第2イーサフレーム伝送装置5は、第2イーサフレーム伝送装置5から第1イーサフレーム伝送装置3へイーサフレームを転送する場合に使用される構成を備えていてもよい。
図2は、実施例に係るイーサフレーム伝送装置の第1例の概略構成図である。図2は、第2イーサフレーム伝送装置5においてイーサフレームを受信する場合に使用される構成を示す。参照符号10は同期フレーム受信部を示し、参照符号11はフレーム変換部を示し、参照符号12は制御ユニットを示し、参照符号13はフレーム間ギャップ長決定部を示し、参照符号14はギャップ挿入部を示す。
第2イーサフレーム伝送装置5は、同期フレーム受信部10は、フレーム変換部11を示し、制御ユニット12を備える。同期フレーム受信部10は、同期網4上において時分割多重化されたチャネル上で伝送される同期フレームを受信する。同期網4がSONET/SDH同期網であるとき、同期フレームは例えばSONET/SDHフレームであってよい。
フレーム変換部11は、同期フレーム受信部10が受信した同期フレームをイーサフレームへ変換する。フレーム変換部11によって同期フレームから変換されたイーサフレームは、第2LAN6へ出力される。制御ユニット12は、フレーム変換部11により変換されるイーサフレームのフレーム間に挿入するフレーム間ギャップ(IFG: Inter-Frame Gap)の長さを調整することにより、第2LAN6へ出力するイーサフレームのトラヒック量を調整する。すなわち、制御ユニット12は、IFGの長さを調整することによって、第2LAN6へ出力するイーサフレームのトラヒック量をシェーピングする。なお、制御ユニット12は、特許請求の範囲に記載されるフレーム間ギャップ制御ユニットの一例として挙げられる。
このため制御ユニット12は、フレーム間ギャップ長決定部13と、ギャップ挿入部14を備える。なお、フレーム間ギャップ長決定部13及びギャップ挿入部14の処理の一部又は全部は、FPGAなどのプログラム可能なLSIによって実行されてよい。また、フレーム間ギャップ長決定部13及びギャップ挿入部14の一部又は全部は、専用のハードウエア回路によって実現されてもよい。さらに制御ユニット12は、プロセッサとその動作プログラムを記憶する記憶素子を備えてもよい。プロセッサが動作プログラムを実行することにより、フレーム間ギャップ長決定部13及びギャップ挿入部の処理14の一部又は全部が、プロセッサにより実行されてよい。
また、制御ユニット12は、複数の機能要素を電気回路用基板の上に搭載する回路ボード、またはこのような回路ボードを含むユニットの形態で与えられてもよく、集積回路の形態で与えられてもよい。以下の実施例でも同様である。
フレーム間ギャップ長決定部13は、同期フレームを介して同期網4から受信されるイーサフレームに関して、これらイーサネット(登録商標)のトラヒック量を表すトラヒック量情報を受信する。フレーム間ギャップ長決定部13は、受信したトラヒック量情報に応じてIFGの長さを決定する。ギャップ挿入部14は、フレーム間ギャップ長決定部13により決定された長さのIFGを、フレーム変換部11により変換されるイーサフレームのフレーム間に挿入する。
本実施例によれば、IFGの長さを調整することによって、イーサフレームを同期網4から第2LAN6へ伝送するイーサフレーム伝送装置において、イーサフレームのトラヒック量を調整することが可能となる。これによって、イーサフレームを同期網4から第2LAN6へ伝送するイーサフレーム伝送装置において、イーサフレームのバーストトラヒックを平滑化することが可能となる。この結果、第2LAN6におけるパケットロスが低減して、上位レイヤのセッションのリトライ処理が減少するため、ネットワーク全体のスループットが向上する。
また、第2LAN6におけるバーストトラヒックを低減することにより、第2LAN6内のネットワーク機器に配置する、バーストトラヒックを吸収するために用いられるハードウエアや制御用論理回路、制御処理を削減できる。その結果、ネットワーク全体の設備費用を削減することができる。
図3及び図4は、実施例に係るイーサフレーム伝送装置の第2例及び第3例の概略構成図である。図3は、第2イーサフレーム伝送装置5においてイーサフレームを受信する場合に使用される構成を示す。図3に示される第2イーサフレーム伝送装置5は、図2に示す構成と同様の構成を有しており、図2に示す構成要素と同様の構成要素には図2で使用した参照符号と同じ参照符号を付する。参照符号15は、トラヒック量受信部を示す。
図4は、第1イーサフレーム伝送装置3においてイーサフレームを送信する場合に使用される構成を示す。参照符号20はフレーム変換部を示し、参照符号21は同期フレーム送信部を示し、参照符号22はトラヒック量送信ユニットを示し、参照符号23はトラヒック量測定部を示し、参照符号24はトラヒック量送信部を示す。
第1イーサフレーム伝送装置3は、フレーム変換部20と、同期フレーム送信部21と、トラヒック量送信ユニット22を備える。フレーム変換部20は、第1LAN2から受信されるイーサフレームを、同期網4上で伝送される同期フレームへ変換する。同期フレーム送信部21は、フレーム変換部20によって変換された同期フレームを、第2イーサフレーム伝送装置5へ同期網4を経由して送信する。
トラヒック量送信ユニット22は、同期網4を経由して第2イーサフレーム伝送装置5へ送信するイーサフレームのトラヒック量の値を、第2イーサフレーム伝送装置5のトラヒック量受信部15へ送信する。このためトラヒック量送信ユニット22は、トラヒック量測定部23と、トラヒック量送信部24を備える。
なお、トラヒック量測定部23及びトラヒック量送信部24の処理の一部又は全部は、FPGAなどのプログラム可能なLSIによって実行されてよい。また、トラヒック量測定部23及びトラヒック量送信部24の一部又は全部は、専用のハードウエア回路によって実現されてもよい。トラヒック量送信ユニット22は、プロセッサとその動作プログラムを記憶する記憶素子を備えてもよい。プロセッサが動作プログラムを実行することにより、トラヒック量測定部23及びトラヒック量送信部24の処理の一部又は全部が、プロセッサにより実行されてもよい。
トラヒック量送信ユニット22は、複数の機能要素を電気回路用基板の上に搭載する回路ボード、またはこのような回路ボードを含むユニットの形態で与えられてもよく、集積回路の形態で与えられてもよい。なお、第1イーサフレーム伝送装置3が、第2イーサフレーム伝送装置5と同様にイーサフレームを受信する際に使用するために制御ユニット12を有する場合には、トラヒック量送信ユニット22と制御ユニット12とは一体であってもよい。
トラヒック量測定部23は、同期網4を経由して第2イーサフレーム伝送装置5へ送信するイーサフレームのトラヒック量の値を測定する。トラヒック量測定部23による測定方法は、図8〜図10を参照して後述する方法と同様の方法であってよい。
トラヒック量送信部24は、トラヒック量測定部23によって測定された測定値を、第2イーサフレーム伝送装置5のトラヒック量受信部15へ送信する。トラヒック量送信部24は、同期網4を経由して、第2イーサフレーム伝送装置5のトラヒック量受信部15へ測定値を送信してよい。トラヒック量送信部24は、例えば同期フレーム送信部21により送信される同期フレームのオーバヘッドに測定値を格納することにより、測定値を第2イーサフレーム伝送装置5へ送信してよい。また、トラヒック量送信部24は、例えば同期フレーム送信部21により送信される同期フレームのペイロードに測定値を格納することにより、第2イーサフレーム伝送装置5へ測定値を送信してよい。
また、トラヒック量送信部24は、同期網4上で実施される所定の通信手順にて使用される制御フレームに測定値を格納してよい。このような通信手順には、例えば、SONET/SDH網上で実施される汎用フレーミングプロシージャ(GFP: Generic framing procedure)がある。例えば、測定値は、GFPフレームにて送信されるクライアント管理フレーム(CMF: Client Management Frame)に格納された状態で送信されてよい。
図3を参照する。第2イーサフレーム伝送装置5の制御ユニット12は、トラヒック量受信部15を備える。トラヒック量受信部15の処理の一部又は全部は、FPGAなどのプログラム可能なLSIによって実行されてよい。また、トラヒック量受信部15の一部又は全部は、専用のハードウエア回路によって実現されてもよい。さらに制御ユニット12がプロセッサとその動作プログラムを記憶する記憶素子を備えるとき、プロセッサが動作プログラムを実行することにより、トラヒック量受信部15の処理の一部又は全部がプロセッサにより実行されてよい。
トラヒック量受信部15は、第1イーサフレーム伝送装置3のトラヒック量送信部24から送信された測定値を受信する。フレーム間ギャップ長決定部13は、トラヒック量受信部15が受信した測定値に応じて、IFGの長さを決定する。
本実施例によれば、イーサフレームを同期網4へ送信する送信側の第1イーサフレーム伝送装置3において、イーサフレームのトラヒック量を測定することが可能となる。このため、受信側の第2イーサフレーム伝送装置5においてイーサフレームのトラヒック量を測定せずにすむ。
受信側の第2イーサフレーム伝送装置5におけるトラヒック量の測定を不要にすることの利点を以下に説明する。いま、第2イーサフレーム伝送装置5においてイーサフレームのトラヒック量を測定することを考える。同期フレームにマッピングされた状態のイーサフレームのトラヒック量を測定するよりも、同期フレームにマッピングされていない状態のイーサフレームのトラヒック量を測定する方が容易である。したがって、第2イーサフレーム伝送装置5においてイーサフレームのトラヒック量を測定する場合には、同期フレームにマッピングされていない状態で測定する方が好ましい。
トラヒック量の測定では、ある測定期間に亘るトラヒック量の累積量が測定される。したがって、測定期間において測定された測定値に基づいてこの測定期間のイーサフレームのIFGを調整するために、イーサフレームをある程度の期間保持できるバッファが必要になる。このため、第2イーサフレーム伝送装置5において、マッピングされていない状態でイーサフレームのトラヒック量を測定しようとすると、同期フレームから取り出した後で、測定に必要な期間のあいだイーサフレームを保持できるバッファが必要になる。
本実施例によれば、第1イーサフレーム伝送装置3においてイーサフレームのトラヒック量を測定するため、トラヒック量の測定のためにイーサフレームを保持するバッファを、第2イーサフレーム伝送装置5に設ける必要がなくなる。
図5は、実施例に係るイーサフレーム伝送装置の第4例の概略構成図である。図5は、第2イーサフレーム伝送装置5においてイーサフレームを受信する場合に使用される構成を示す。図5に示される第2イーサフレーム伝送装置5は、図2に示す構成と同様の構成を有しており、図2に示す構成要素と同様の構成要素には図2で使用した参照符号と同じ参照符号を付する。参照符号16は、トラヒック量測定部を示す。
制御ユニット12は、トラヒック量測定部16を備える。トラヒック量測定部16の処理の一部又は全部は、FPGAなどのプログラム可能なLSIによって実行されてよい。また、トラヒック量測定部16の一部又は全部は、専用のハードウエア回路によって実現されてもよい。さらに制御ユニット12がプロセッサとその動作プログラムを記憶する記憶素子を備えるとき、プロセッサが動作プログラムを実行することにより、トラヒック量測定部16の処理の一部又は全部がプロセッサにより実行されてよい。
トラヒック量測定部16は、フレーム交換部11から出力されるイーサフレームのトラヒック量の値を測定する。トラヒック量測定部16による測定方法は、図8及び図9を参照して後述する方法と同様の方法であってよい。フレーム間ギャップ長決定部13は、トラヒック量測定部16により測定された測定値に応じて、IFGの長さを決定する。
本実施例によれば、同期網4からイーサフレームを受信する受信側の第2イーサフレーム伝送装置5において、イーサフレームのトラヒック量を測定することが可能となる。このため、送信側の第1イーサフレーム伝送装置3でイーサフレームのトラヒック量を測定せずにすむ。また、第1イーサフレーム伝送装置3で測定されたトラヒック量を伝送しなくてすむ。
図6及び図7は、実施例に係るイーサフレーム伝送装置の第5例及び第6例の概略構成図である。図6は、第1イーサフレーム伝送装置3においてイーサフレームを送信する場合に使用される構成を示す。参照符号30はLANインタフェースを示し、参照符号31はPHY/MAC部を示し、参照符号32はイングレスバッファを示し、参照符号40はEOS部を示し、参照符号41はマッピング部を示し、参照符号42はVCAT生成部を示す。
参照符号50はWANインタフェースを示し、参照符号51はSONET/SDHフレーマを示し、参照符号60は制御ユニットを示し、参照符号61は装置制御部を示し、参照符号62はトラヒック量測定部を示し、参照符号63はトラヒック量送信部を示す。
図7は、第2イーサフレーム伝送装置5においてイーサフレームを受信する場合に使用される構成を示す。参照符号70はWANインタフェースを示し、参照符号71はSONET/SDHデフレーマを示し、参照符号80はEOS部を示し、参照符号81はVCAT組立部を示し、参照符号82はVCAT組立処理用バッファを示し、参照符号83はデマッピング部を示す。
参照符号90はLANインタフェースを示し、参照符号91はイーグレスバッファを示し、参照符号92はPHY/MAC部を示す。参照符号100は制御ユニットを示し、参照符号101は装置制御部を示し、参照符号102はトラヒック量受信部を示し、参照符号103はバッファ残量検知部を示し、参照符号104はフレーム間ギャップ長決定部を示し、参照符号105はギャップ挿入部を示す。
図6及び図7にそれぞれ示す第1イーサフレーム伝送装置3及び第2イーサフレーム伝送装置5は、同期網4としてのSONET/SDH同期網を経由してイーサフレームを伝送するイーサフレーム伝送装置である。第1イーサフレーム伝送装置3及び第2イーサフレーム伝送装置5は、例えばP−P型イーサフレーム伝送装置であってよい。
図6を参照する。第1イーサフレーム伝送装置3は、LANインタフェース30と、EOS部40と、WANインタフェース50と、制御ユニット60を備える。LANインタフェース30は、第1イーサフレーム伝送装置3において第1LAN2からイーサフレームを受信するためのインタフェース処理を行う。LANインタフェース30は、イーサフレームを受信する際の物理層及びMAC層における処理を行うPHY/MAC部31と、入力フレームを一時的にストアするためのイングレスバッファ32とを備える。
EOS部40は、LANインタフェース30において受信されたイーサフレームを、SONET/SDHフレームへマッピングする。なお、EOS部40は、特許請求の範囲に記載される、イーサフレームを同期フレームへ変換する変換部の一例として挙げられる。EOS部40は、マッピング部41とVCAT生成部42を備える。
マッピング部41は、SONET/SDH同期網4で実行される所定のプロシージャや所定のプロトコルで使用されるフレームへ、イーサフレームをマッピングする。上記の所定のプロシージャは、例えば汎用フレーミングプロシージャ(GFP: Generic framing procedure)であってよい。上記の所定のプロトコルは、例えばポイントトゥポイントプロトコル(PPP: Point to Point Protocol)であってよい。なお、本明細書における以下の説明において、マッピング部41によってイーサフレームがマッピングされる所定のプロシージャや所定のプロトコルで使用されるフレームを「中間フレーム」と記載することがある。VCAT生成部42は、中間フレームを、SONET/SDH同期網4上の仮想パスにマッピングする。
WANインタフェース50は、SONET/SDH同期網4を経由してSONET/SDHフレームを伝送するパス及びセクションを形成する。WANインタフェース50は、VCAT生成部42によるマッピング処理が済んだフレームにオーバヘッドを付与した後、電気信号を光信号に変換するSONET/SDHフレーマ51を備える。
制御ユニット60は、SONET/SDH同期網4を経由して第2イーサフレーム伝送装置5へ送信するイーサフレームのトラヒック量の値を示すトラヒック量情報を、第2イーサフレーム伝送装置5のトラヒック量受信部102へ送信する。制御ユニット60は、装置制御部61と、トラヒック量測定部62と、トラヒック量送信部63を備える。なお、制御ユニット60は、特許請求の範囲に記載されるトラヒック量送信ユニットの一例として挙げられる。
なお、トラヒック量測定部62及びトラヒック量送信部63の処理の一部又は全部は、FPGAなどのプログラム可能なLSIによって実行されてよい。また、トラヒック量測定部62及びトラヒック量送信部63の一部又は全部は、専用のハードウエア回路によって実現されてもよい。制御ユニット60は、プロセッサとその動作プログラムを記憶する記憶素子を備えてもよい。プロセッサが動作プログラムを実行することにより、トラヒック量測定部62及びトラヒック量送信部63の処理の一部又は全部が、プロセッサにより実行されてもよい。制御ユニット60は、複数の機能要素を電気回路用基板の上に搭載する回路ボード、またはこのような回路ボードを含むユニットの形態で与えられてもよく、集積回路の形態で与えられてもよい。
トラヒック量測定部62は、同期網4を経由して第2イーサフレーム伝送装置5へ送信するイーサフレームのトラヒック量の値を測定する。図8は、トラヒック量の測定方法の第1例の説明図である。トラヒック量測定部62は、所定の測定期間内に第1イーサフレーム伝送装置3にて受信される、第2イーサフレーム伝送装置5へ送信すべきイーサフレーム数を、イーサフレームのトラヒック量を示す値として測定する。図8及び後述の図9において、参照符号200は、所定の測定期間を示す。
測定期間の長さtは、トラヒック量の指標として使用するために十分なフレーム数をカウントできる長さのうち最短の値であることが好ましい。例えば、測定期間の長さtの値は、SONET/SDH同期網4でフレームパルスが生成される周期125μ秒の倍数であってよい。SONET/SDH同期網4では、フレームパルスの生成タイミングを基準にしてフレームが伝送される。上記の通り測定期間の長さtを定めることにより、1つ前のSONET/SDHフレームの送信期間中に測定したイーサフレームのトラヒック量の測定値を、次のSONET/SDHフレームの送信時に送信でき、トラヒック量の測定値の送信遅延を最小にすることができる。トラヒック量測定部62は、測定期間の長さtを装置制御部61から設定できるように構成されていてもよい。
図8及び後述の図9において、参照符号201は、測定期間200の直後のSONET/SDHフレーム送信周期において送信される、イーサフレームのトラヒック量の測定値を示すトラヒック量情報を示す。
図9は、トラヒック量の測定方法の第2例の説明図である。トラヒック量測定部62は、測定期間200において第1イーサフレーム伝送装置3にて受信される、第2イーサフレーム伝送装置5へ送信すべきイーサフレームの長さの合計と、測定期間200におけるIFGの長さの合計を測定する。トラヒック量測定部62は、イーサフレームの長さの合計とIFGの長さの合計との間の比率を、イーサフレームのトラヒック量を示す値として測定する。その他の点は、図8の測定方法と同様である。
図10は、トラヒック量の測定方法の第3例の説明図である。トラヒック量測定部62は、イングレスバッファの32のバッファ残量を、イーサフレームのトラヒック量を示す値として測定する。このとき、トラヒック量測定部62は、例えばバッファ残量を、順序関係を持つ所定の数値列v1、v2…のうちのいずれかの数値によって表現してもよい。トラヒック量測定部62は、数値列v1、v2…にそれぞれ対応して設定される複数の閾値とイングレスバッファの32のバッファ残量との間の大小関係に従って、所定の数値列v1、v2…の中からバッファ残量を示すいずれかの数値vxを選択する。
例えば、バッファ残量が閾値3より大きく閾値4以下であるとき、トラヒック量測定部62は、バッファ残量を示す値を残量「4」であると決定する。バッファ残量が閾値2より大きく閾値3以下であるとき、トラヒック量測定部62は、バッファ残量を示す値を残量「3」であると決定する。バッファ残量が閾値1より大きく閾値2以下であるとき、トラヒック量測定部62は、バッファ残量を示す値を残量「2」であると決定する。バッファ残量が閾値0より大きく閾値1以下であるとき、トラヒック量測定部62は、バッファ残量を示す値を残量「1」であると決定する。バッファ残量が0であるとき、トラヒック量測定部62は、バッファ残量を示す値を残量「0」であると決定する。
このようにバッファ残量を示す値を決定することで、バッファ残量は、順序関係を持つ複数の数値「4」〜「0」を含む所定の数値列によって表現される。トラヒック量測定部62は、閾値1〜4及び残量0〜4の値を、装置制御部61から設定できるように構成されていてもよい。
図8及び図9のトラヒック量の測定方法においても、イーサフレームのトラヒック量を示す値を、順序関係を持つ所定の数値列によって表現してもよい。所定の数値列に含まれる各値にそれぞれ対応して設定される複数の閾値と測定値とを比較し、測定値と複数の閾値との大小関係に従って、測定値を所定の数値列のうちのいずれかの値へ写像することで、トラヒック量を示す値を所定の数値列によって表現することができる。
実施例に関する以下の説明では、イーサフレームのトラヒック量を示すトラヒック量情報は、順序関係を持つ所定の数値列によってトラヒック量を示す値を表現する。しかし、他の実施例では、本実施例と異なる形式にてイーサフレームのトラヒック量を表現するトラヒック量情報を採用してよい。所定の数値列によって表現されたトラヒック量を示す値を「トラヒック量ID」と呼ぶことがある。
図6を参照する。トラヒック量送信部63は、トラヒック量測定部62によって測定されたトラヒック量を示すトラヒック量情報を、第2イーサフレーム伝送装置5のトラヒック量受信部102へ送信する。トラヒック量送信部63は、例えばSONET/SDHフレームのパスオーバヘッド(POH)へトラヒック量情報をマッピングすることにより、トラヒック量情報を第2イーサフレーム伝送装置5へ送信してよい。図11Aは、SONET/SDHフレームにより伝送されるバーチャルコンテナの説明図である。バーチャルコンテナ202は、POHとペイロード部分を有しており、POHは、「J1」、「B3」、「C2」…といったオーバヘッドバイト(OHB)を有している。例えば、トラヒック量送信部63は、使用されていない「C2」バイトにトラヒック量情報をマッピングしてよい。トラヒック量送信部63は、「C2」バイト以外の他のOHBへトラヒック量情報をマッピングしてもよい。
またトラヒック量送信部63は、図11Bに示すようにバーチャルコンテナ202のペイロード部分にトラヒック量情報を格納して、トラヒック量受信部102へ送信してもよい。イーサフレームをSONET/SDH同期網で伝送するEOS装置や、イーサフレームをSONET/SDH同期網で伝送してPPPを行うPOS装置には、ペイロード部分の特定バイトを用いてイングレス側の機器からイーグレス側の機器へLAN回線断情報を伝送する場合がある。このような場合に、LAN回線断情報とともにトラヒック量情報をペイロード部に格納することにより、トラヒック量情報を送信する機能を容易に実現することができる。
第1及び第2イーサフレーム伝送装置3及び5が、SONET/SDH同期網上でGFPを実施する場合には、トラヒック量送信部63は、GFPフレームにて伝送されるCMFにトラヒック量情報を格納して、トラヒック量受信部102へ送信してもよい。図12は、GFPフレームの説明図である。
GFPフレームは、Core HeaderフィールドとPayloadフィールドを含み、Core HeaderフィールドはPLIとcHECを含む。PLIはPayloadフィールドの長さを示し、cHECはPLIに対してCRC16計算を行った結果を示す。
一方でPayloadフィールドは、Payload Headerフィールドと、Client Payloadフィールドと、Payload FCSフィールドを含む。Client Payloadフィールドには転送対象となるレイヤ2フレームが格納され、Payload FCSは、Client Payloadフィールドに対してFCS計算を行った結果を示す。
Payload Headerフィールドは、Typeフィールドと、tHECフィールドと、Extension HeaderフィールドとeHECフィールドを含む。Typeフィールドは、GFPフレームフォーマットの種別や、Payloadフィールドに格納されるデータの上位レイヤのプロトコル種別を示す。Typeフィールドは、PTI(Payload Type Indicator)、PFI(Payload FCS Indicator)、EXI(Extension Header Identifier)及びUPI(User Payload Identifier)を含む。
CMFであることを示すPTIフィールドの値は「100」である。トラヒック量送信部63は、CMFのClient Payloadフィールドにトラヒック量情報を格納してトラヒック量受信部102へ送信してもよい。
本実施例によるトラヒック量情報を受信する機能がない装置との互換性を保つため、トラヒック量送信部63は、トラヒック量情報の送信の可否を装置制御部61から設定できるように構成されていてもよい。
図7を参照する。第2イーサフレーム伝送装置5は、WANインタフェース70と、EOS部80と、LANインタフェース90と、制御ユニット100を備える。WANインタフェース70は、SONET/SDH同期網4を経由してSONET/SDHフレームを伝送するパス及びセクションを形成する。WANインタフェース70は、SONET/SDHデフレーマ71を備える。SONET/SDHデフレーマ71は、SONET/SDH同期網4を伝送された光信号を電気信号へ変換した後、電気信号へ変換されたSONET/SDHフレームに付加されているオーバヘッドを削除する。
EOS部80は、WANインタフェース70から出力されるSONET/SDHフレームをイーサフレームへデマッピングする。EOS部80は、特許請求の範囲に記載される、同期フレームをイーサフレームへ変換する変換部の一例として挙げられる。EOS部80は、VCAT組立部81と、VCAT組立処理用バッファ82と、デマッピング部83を備える。
VCAT組立部81は、SONET/SDH同期網4上の仮想パスにマッピングされたデータから、元の中間フレームを生成する。上述の通り、中間フレームは、GFPやPPPにおいて使用されるフレームであってよい。VCAT組立処理用バッファ82は、VCAT組立部81による処理の間に一時的にフレームを保持するためのバッファである。デマッピング部83は、中間フレームからイーサフレームをデマッピングする。
LANインタフェース90は、第2イーサフレーム伝送装置5から第2LAN6へイーサフレームを送信するためのインタフェース処理を行う。LANインタフェース90は、出力フレームを一時的にストアするためイーグレスバッファ91と、イーサフレームを送信する際の物理層及びMAC層における処理を行うPHY/MAC部92とを備える。
制御ユニット100は、第1イーサフレーム伝送装置3から送信されるトラヒック量情報に基づいて、第2イーサフレーム伝送装置5から出力するイーサフレームのフレーム間に挿入するIFGの長さを調整する。制御ユニット100は、装置制御部101と、トラヒック量受信部102と、バッファ残量検知部103と、フレーム間ギャップ長決定部104と、ギャップ挿入部105を備える。なお、制御ユニット100は、特許請求の範囲に記載されるフレーム間ギャップ制御ユニットの一例として挙げられる。
なお、トラヒック量受信部102、バッファ残量検知部103、フレーム間ギャップ長決定部104及びギャップ挿入部105の処理の一部又は全部は、FPGAなどのプログラム可能なLSIによって実行されてよい。また、トラヒック量受信部102、バッファ残量検知部103、フレーム間ギャップ長決定部104及びギャップ挿入部105の一部又は全部は、専用のハードウエア回路によって実現されてもよい。
制御ユニット100は、プロセッサとその動作プログラムを記憶する記憶素子を備えてもよい。プロセッサが動作プログラムを実行することにより、トラヒック量受信部102、バッファ残量検知部103、フレーム間ギャップ長決定部104及びギャップ挿入部105の処理の一部又は全部が、プロセッサにより実行されてもよい。
制御ユニット100は、複数の機能要素を電気回路用基板の上に搭載する回路ボード、またはこのような回路ボードを含むユニットの形態で与えられてもよく、集積回路の形態で与えられてもよい。他の実施例においても同様である。また、第1イーサフレーム伝送装置3が、第2イーサフレーム伝送装置5と同様にイーサフレームを受信する際に使用するために制御ユニット100を有する場合には、制御ユニット60と制御ユニット100とは一体であってもよい。この場合、装置制御部61と装置制御部101とは一体であってもよい。
装置制御部101は、第2イーサフレーム伝送装置5や第2イーサフレーム伝送装置5の各部位の動作内容を定めるための設定値の決定及び変更を行う。トラヒック量受信部102は、第1イーサフレーム伝送装置3のトラヒック量送信部63から送信されたトラヒック量情報を受信する。
バッファ残量検知部103は、VCAT組立処理用バッファ82及び/又はイーグレスバッファ91のバッファ残量を検知する。実施例に関する以下の説明では、VCAT組立処理用バッファ82及び/又はイーグレスバッファ91のバッファ残量は、図10を参照して説明した方法と同様に、順序関係を持つ複数の数値を含む所定の数値列によって表現される。順序関係を持つ複数の数値を含む所定の数値列によって表現されるバッファ残量を示す値を「バッファ残量ID」と呼ぶことがある。
フレーム間ギャップ長決定部104は、トラヒック量情報に従って第2イーサフレーム伝送装置5から第2LAN6へ出力するイーサフレームのフレーム間に挿入するIFGの長さを決定する。フレーム間ギャップ長決定部104は、トラヒック量情報のみでなくVCAT組立処理用バッファ82及び/又はイーグレスバッファ91のバッファ残量を条件に加えて、IFGの長さを決定してもよい。以下の実施例では、フレーム間ギャップ長決定部104は、トラヒック量情報、VCAT組立処理用バッファ82及び/又はイーグレスバッファ91のバッファ残量に基づいてIFGの長さを決定する。
ギャップ挿入部105は、フレーム間ギャップ長決定部104により決定された長さのIFGをイーサフレームのフレーム間に挿入する。
図13は、図7に記載される制御ユニット100の動作の説明図である。トラヒック量受信部102は、VCAT組立部81又はデマッピング部83において抽出されたトラヒック量情報を受信する。トラヒック量受信部102は、トラヒック量情報をフレーム間ギャップ長決定部104へ出力する。
バッファ残量検知部103は、VCAT組立処理用バッファ82及び/又はイーグレスバッファ91のバッファ残量を検知する。バッファ残量検知部103は、検知したVCAT組立処理用バッファ82及び/又はイーグレスバッファ91のバッファ残量をトラヒック量情報をフレーム間ギャップ長決定部104へ出力する。
フレーム間ギャップ長決定部104は、トラヒック量情報及びバッファ残量と、これらの情報に応じて出力するIFGの長さとの間の関係であるプロファイルを、複数持っていてもよい。すなわち、フレーム間ギャップ長決定部104は、トラヒック量情報及びバッファ残量により定まる条件が同じでも、プロファイルを変更することによって出力するIFGの長さを変更することができる。複数のプロファイルを有することによって、フレーム間ギャップ長決定部104は、第2イーサフレーム伝送装置5内のバッファ容量やネットワーク形態に応じてIFGの値を変えることができる。使用するプロファイルは、装置制御部101から指定されるプロファイルIDによって定まる。
フレーム間ギャップ長決定部104は、トラヒック量情報、VCAT組立処理用バッファ82及び/又はイーグレスバッファ91のバッファ残量、及びプロファイルIDに応じて、IFGの長さを決定する。フレーム間ギャップ長決定部104は、例えば、ソフトウエアにより生成される、又は予め記憶されたIFGテーブルに従ってIFGの長さを決定してよい。
図14は、IFGテーブルの設定例の説明図である。IFGテーブル210は、プロファイルIDフィールドと、トラヒック量IDフィールドと、バッファ残量IDフィールドと、IFG挿入数フィールドとを備える。プロファイルIDフィールドには、装置制御部101から指定されるプロファイルIDが格納される。
トラヒック量IDフィールドには、トラヒック量情報によって指定されるトラヒック量IDが格納される。バッファ残量IDフィールドには、VCAT組立処理用バッファ82及び/又はイーグレスバッファ91のバッファ残量を示すバッファ残量IDが格納される。IFG挿入数フィールドには、プロファイルIDフィールド、トラヒック量IDフィールド、バッファ残量IDフィールドによって指定される各IDの組み合わせに応じて定めた、IFGのバイト長が格納される。
例えば、参照番号211にて示される行は、プロファイルIDが「1」、トラヒック量IDが「1」、バッファ残量IDが「3」の場合に挿入するIFGの長さを、64バイトと指定する。また、参照番号212にて示される行は、プロファイルIDが「1」、トラヒック量IDが「3」、バッファ残量IDが「3」の場合に挿入するIFGの長さを、24バイトと指定する。
なおトラヒック量ID「1」〜「3」の順序関係は、トラヒック量ID「1」はトラヒック量がより低い状態を示し、トラヒック量ID「3」はトラヒック量がより高い状態を示し、トラヒック量ID「2」はこれらの中間であることを示す。また、バッファ残量ID「1」〜「3」の順序関係は、バッファ残量ID「1」はバッファ残量がより少ない状態を示し、バッファ残量ID「3」はバッファ残量がより多い状態を示し、バッファ残量ID「2」はこれらの中間であることを示す。
本例の参照番号212にて示される条件では、トラヒック量が比較的多いトラヒック量ID「3」の状態でも、IEEE802.3にて規定されるIFGの最低値である「12」バイトよりも長い「24」バイトのIFGがイーサフレーム間に挿入される。このため、トラヒック量が比較的多い状態においてトラヒック量の集中を緩和するシェーピング効果が生じ、バーストトラヒックが平均化される。
なお、VCAT組立処理用バッファ82及びイーグレスバッファ91の双方のバッファ残量に基づいてIFGを決定するために、IFGテーブル210に2種類のバッファ残量IDフィールドを設けてもよい。または、フレーム間ギャップ長決定部104は、VCAT組立処理用バッファ82及びイーグレスバッファ91のそれぞれバッファ残量を示すバッファ量IDのうち、より少ない残量の程度を示すIDを、これらのバッファ残量IDの代表として使用してもよい。
フレーム間ギャップ長決定部104により決定されたIFGの長さを示すギャップ長パラメータは、ギャップ挿入部105に入力される。ギャップ挿入部105は、VCAT組立部81により組み立てられVCAT組立処理用バッファ82から出力されるフレームの開始(SOF:Start Of Frame)と終了(EOF:End Of Frame)を検出する。
ギャップ挿入部105は、フレームの出力可否を示すパルス信号を出力及び出力停止することにより、VCAT組立処理用バッファ82からデマッピング部83へのフレームの送出動作を制御する。VCAT組立処理用バッファ82は、出力可否を示すパルス出力をギャップ挿入部105から受信したとき、フレームをデマッピング部83へ出力する。
ギャップ挿入部105は、VCAT組立処理用バッファ82から出力されるフレームの間隔を制御することによって、ギャップ長パラメータによって指定されたIFGをイーサフレームのフレーム間に挿入する。IFGを伸ばしてイーサフレームを遅らせるには、遅延させる期間の間、送信対象データを保持しておくことが必要である。第2イーサフレーム伝送装置5には、VCATの組み立て処理のために比較的大きな容量のVCAT組立処理用バッファ82が用意される。VCAT組立処理用バッファ82からのフレームの出力を制御することによって、仮にイーグレスバッファ91の容量が小さくても、ギャップ挿入部105は、イーサフレームを遅らせる間、送信対象データを保持しておくことが可能となる。
本実施例によるIFGの制御を希望しない場合に応じて、ギャップ挿入部105は、装置制御部101から強制OFF信号を受信するように構成されてもよい。強制OFF信号を受信したギャップ挿入部105は、上述のIFGの長さを調整する機能を停止する。
図15は、IFGの制御方法の説明図である。別な実施の態様においては、下記のオペレーションAA〜オペレーションAEの各オペレーションはステップであってもよい。オペレーションAAにおいて第1イーサフレーム伝送装置3のトラヒック量測定部62は、同期網4を経由して第2イーサフレーム伝送装置5へ送信するイーサフレームのトラヒック量の値を測定する。
オペレーションABにおいてトラヒック量送信部63は、測定されたトラヒック量の値を示すトラヒック量情報を、第2イーサフレーム伝送装置5のトラヒック量受信部102へ送信する。
オペレーションACにおいてバッファ残量検知部103は、VCAT組立処理用バッファ82及び/又はイーグレスバッファ91のバッファ残量を検知する。なお、オペレーションACの処理は必須ではなく、次のオペレーションADにおいて、バッファ残量を条件に加えずにIFGを決定する場合は、オペレーションACを省略してもよい。また、オペレーションAA及びABとオペレーションACとは、どちらが先に実行されてもよい。
オペレーションADにおいてフレーム間ギャップ長決定部104は、装置制御部101から指定されるプロファイルID、オペレーションABで受信されたトラヒック量情報、オペレーションACで検知されたバッファ残量に応じて、IFGの長さを決定する。なお、フレーム間ギャップ長決定部104は、オペレーションACで検知されたバッファ残量に関わらず、トラヒック量情報、又はトラヒック量情報及びプロファイルIDに応じてIFGの長さを決定してもよい。
オペレーションAEにおいてギャップ挿入部105は、オペレーションADで決定された長さのIFGをイーサフレーム間に挿入する。
本実施例によれば、SONET/SDH同期網を経由してイーサフレームを伝送するイーサフレーム伝送装置において、イーサフレームのトラヒック量を調整することが可能となる。これによって、SONET/SDH同期網を経由してイーサフレームを伝送するイーサフレーム伝送装置において、イーサフレームのバーストトラヒックを平滑化し、トラヒックをシェーピングすることが可能となる。
また本実施例によれば、P−P型イーサフレーム伝送装置のようなイーサフレーム伝送装置に、トラヒックのシェーピング機能を低コストで搭載することが可能となる。
図16は、実施例に係るイーサフレーム伝送装置の第7例の概略構成図である。図16は、第2イーサフレーム伝送装置5においてイーサフレームを受信する場合に使用される構成を示す。図16に示される第2イーサフレーム伝送装置5は、図7に示す構成と同様の構成を有しており、図7に示す構成要素と同様の構成要素には図7で使用した参照符号と同じ参照符号を付する。
図16に示される第2イーサフレーム伝送装置5の制御ユニット100は、トラヒック量測定部106を備える。なお、トラヒック量測定部106の処理の一部又は全部は、FPGAなどのプログラム可能なLSIによって実行されてよい。また、トラヒック量測定部106の一部又は全部は、専用のハードウエア回路によって実現されてもよい。制御ユニット100は、プロセッサとその動作プログラムを記憶する記憶素子を備えてもよい。プロセッサが動作プログラムを実行することにより、トラヒック量測定部106の処理の一部又は全部が、プロセッサにより実行されてもよい。
図17は、図16に記載される制御ユニット100の動作の説明図である。トラヒック量測定部106は、デマッピング部83から出力されるイーサフレームのトラヒック量を測定する。トラヒック量測定部106によるトラヒック量を測定方法は、図8及び図9を参照して説明した方法と同様であってよい。
バッファ残量検知部103は、イーグレスバッファ91のバッファ残量を検知する。フレーム間ギャップ長決定部104は、トラヒック量測定部106により測定されたトラヒック量、バッファ残量検知部103により検知されたバッファ残量、及び装置制御部101から指定されるプロファイルIDに応じてIFGの長さを決定する。フレーム間ギャップ長決定部104によるIFGの長さの決定方法は、図7及び図13を参照して上述した方法と同様であってよい。
ギャップ挿入部105は、イーグレスバッファ91から出力されるイーサフレームの開始(SOF:Start Of Frame)と終了(EOF:End Of Frame)を検出する。ギャップ挿入部105は、フレーム間ギャップ長決定部104が決定した長さのIFGがイーサフレームのフレーム間に挿入されるように、イーグレスバッファ91からイーサフレームを出力するタイミングを制御する。
本実施例よれば、SONET/SDH同期網4からイーサフレームを受信する受信側の第2イーサフレーム伝送装置5において、イーサフレームのトラヒック量を測定することが可能となる。このため、送信側の第1イーサフレーム伝送装置3でイーサフレームのトラヒック量を測定せずにすむ。また、第1イーサフレーム伝送装置3で測定されたトラヒック量を伝送しなくてすむ。
ここに記載されている全ての例及び条件的な用語は、読者が、本発明と技術の進展のために発明者により与えられる概念とを理解する際の助けとなるように、教育的な目的を意図したものであり、具体的に記載されている上記の例及び条件、並びに本発明の優位性及び劣等性を示すことに関する本明細書における例の構成に限定されることなく解釈されるべきものである。本発明の実施例は詳細に説明されているが、本発明の精神及び範囲から外れることなく、様々な変更、置換及び修正をこれに加えることが可能であると解すべきである。
1 ネットワーク
2 第1LAN
3 第1イーサフレーム伝送装置
4 同期網
5 第2イーサフレーム伝送装置
6 第2LAN
12 制御ユニット
13 フレーム間ギャップ長決定部
14 ギャップ挿入部
15 トラヒック量受信部
22 トラヒック量送信ユニット

Claims (6)

  1. 同期フレームに変換されて同期網上を伝送されるイーサネット(登録商標)フレームのトラヒック量に応じてフレーム間ギャップの長さを決定するフレーム間ギャップ長決定部と、
    前記フレーム間ギャップ長決定部により決定された長さのフレーム間ギャップを、前記同期フレームから変換されるイーサネット(登録商標)フレームのフレーム間に挿入するギャップ挿入部と、
    を備えるフレーム間ギャップ制御ユニット。
  2. 前記同期網を経由して前記イーサネット(登録商標)フレームを送信する送信装置から、前記トラヒック量の値を受信するトラヒック量受信部を備える請求項1に記載のフレーム間ギャップ制御ユニット。
  3. 請求項1又は2に記載のフレーム間ギャップ制御ユニットへ前記トラヒック量の値を送信するトラヒック量送信ユニットであって、
    前記同期網を経由して送信される前記イーサネット(登録商標)フレームのトラヒック量を測定するトラヒック量測定部と、
    前記トラヒック量測定部により測定されたトラヒック量の値を送信する送信ユニットと、
    を備えるトラヒック量送信ユニット。
  4. 請求項1又は2に記載のフレーム間ギャップ制御ユニットと、
    前記同期網上を伝送される前記同期フレームを受信する同期フレーム受信部と、
    受信した前記同期フレームをイーサネット(登録商標)フレームへ変換する変換部と、
    を備える伝送装置。
  5. 請求項3に記載のトラヒック量送信ユニットと、
    イーサネット(登録商標)フレームを前記同期フレームへ変換する変換部と、
    前記同期フレームを前記同期網へ送信する同期フレーム送信部と、
    を備える伝送装置。
  6. 同期フレームに変換されて同期網上を伝送されるイーサネット(登録商標)フレームのトラヒック量に応じてフレーム間ギャップの長さを決定し、
    決定された前記長さのフレーム間ギャップを、前記同期フレームから変換されるイーサネット(登録商標)フレームのフレーム間に挿入する、フレーム間ギャップ制御方法。
JP2011529726A 2009-09-02 2009-09-02 フレーム間ギャップ制御ユニット、トラヒック送信ユニット、伝送装置及びフレーム間ギャップ制御方法 Expired - Fee Related JP5158264B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/065347 WO2011027435A1 (ja) 2009-09-02 2009-09-02 フレーム間ギャップ制御ユニット、トラヒック送信ユニット、伝送装置及びフレーム間ギャップ制御方法

Publications (2)

Publication Number Publication Date
JPWO2011027435A1 JPWO2011027435A1 (ja) 2013-01-31
JP5158264B2 true JP5158264B2 (ja) 2013-03-06

Family

ID=43648996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011529726A Expired - Fee Related JP5158264B2 (ja) 2009-09-02 2009-09-02 フレーム間ギャップ制御ユニット、トラヒック送信ユニット、伝送装置及びフレーム間ギャップ制御方法

Country Status (3)

Country Link
US (1) US9054824B2 (ja)
JP (1) JP5158264B2 (ja)
WO (1) WO2011027435A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059785B2 (en) * 2011-07-07 2015-06-16 Qualcomm Incorporated Fast timing acquisition in cell search
CN102647243B (zh) * 2012-03-23 2015-08-19 华为技术有限公司 一种报文下插的方法、站点及系统
TWI547809B (zh) * 2012-10-09 2016-09-01 郭昱均 面對面的主動式通訊裝置
KR102004926B1 (ko) * 2012-11-06 2019-07-29 한국전자통신연구원 캔-이더넷 프레임 변환장치 및 이의 프레임 변환 방법
WO2014178275A1 (ja) * 2013-04-30 2014-11-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 連続データをパケットにより無線通信する送信装置、受信装置、通信装置、プログラム、送信方法、及び、受信方法
US9929928B1 (en) * 2015-12-24 2018-03-27 Microsemi Solutions (U.S.), Inc. Packet transmitter and method for timestamping packets
EP3812912B1 (en) 2019-10-22 2023-03-22 Continental Automotive Technologies GmbH Method of synchronizing a receiver of a synchronous serial communication system for a receiving process of a data frame of a predefined frame size from the synchronous serial communication system, receiver, transmitter and system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04336831A (ja) * 1991-05-14 1992-11-25 Fujitsu Ltd Atm網におけるバーストトラヒックの平滑化方式
JP2003078496A (ja) * 2001-08-31 2003-03-14 Fujitsu Ltd パス制御方法
JP2005136648A (ja) * 2003-10-30 2005-05-26 Yokogawa Electric Corp 通信帯域制限装置及び方法並びにlan間接続装置
JP2008236733A (ja) * 2007-02-22 2008-10-02 Nec Corp 帯域制御装置、帯域制御システム、帯域制御方法
JP2009124446A (ja) * 2007-11-14 2009-06-04 Fujitsu Ltd 光伝送装置、光伝送システム、帯域幅制御方法および帯域幅制御プログラム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL142156A0 (en) * 2001-03-21 2002-03-10 Lightscape Networks Ltd Method, equipment and system for signaling in a network including ethernet
US7095737B2 (en) * 2002-02-28 2006-08-22 Sun Microsystems, Inc. Variable length inter-packet gap
US7593327B2 (en) * 2003-08-18 2009-09-22 Agere Systems Inc. Method and apparatus for frequency offset control of ethernet packets over a transport network
KR100523491B1 (ko) * 2003-12-23 2005-10-24 한국전자통신연구원 이더넷 시스템의 패킷 성능 보장 장치 및 그 방법
JP2006031394A (ja) * 2004-07-15 2006-02-02 Yamaha Corp コンテンツ配信システム
JP4755066B2 (ja) 2006-10-30 2011-08-24 富士通株式会社 帯域制御装置および帯域制御方法
US8467417B2 (en) * 2007-05-03 2013-06-18 Rockstar Consortium Us Lp Method and system for synchronization between network elements

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04336831A (ja) * 1991-05-14 1992-11-25 Fujitsu Ltd Atm網におけるバーストトラヒックの平滑化方式
JP2003078496A (ja) * 2001-08-31 2003-03-14 Fujitsu Ltd パス制御方法
JP2005136648A (ja) * 2003-10-30 2005-05-26 Yokogawa Electric Corp 通信帯域制限装置及び方法並びにlan間接続装置
JP2008236733A (ja) * 2007-02-22 2008-10-02 Nec Corp 帯域制御装置、帯域制御システム、帯域制御方法
JP2009124446A (ja) * 2007-11-14 2009-06-04 Fujitsu Ltd 光伝送装置、光伝送システム、帯域幅制御方法および帯域幅制御プログラム

Also Published As

Publication number Publication date
JPWO2011027435A1 (ja) 2013-01-31
US9054824B2 (en) 2015-06-09
WO2011027435A1 (ja) 2011-03-10
US20120140673A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
JP5158264B2 (ja) フレーム間ギャップ制御ユニット、トラヒック送信ユニット、伝送装置及びフレーム間ギャップ制御方法
CN103299583B (zh) 测量源于单个端点的ip路径的可用容量和紧链路容量的系统和方法
US8416770B2 (en) Universal service transport transitional encoding
CN101022405B (zh) 一种通用成帧规程封装方法
JP4899708B2 (ja) 伝送装置
EP2978237B1 (en) Device unit, node device, and method and system for adjusting tunnel bandwidth
US9800487B2 (en) Measurement on a data flow in a communication network
EP2600546A1 (en) Method and Related Network Element Providing Delay Measurement in an Optical Transport Network
EP1816803B1 (en) Transmission processing method for data frame and system thereof
WO2006102840A1 (fr) Procede de surveillance du taux de perte de paquets
WO2007104200A1 (fr) Procédé de transfert de données d'ethernet à grande vitesse à un réseau de transport optique, et interface de données et dispositif associés
WO2021057756A1 (zh) 延时测量方法、系统和存储介质
US11223422B2 (en) Method and apparatus for processing ethernet data in optical network, and system
US7643504B2 (en) Credit based flow control in an asymmetric channel environment
CN106803811A (zh) 一种路由信息的获取方法及装置
JP4070763B2 (ja) Atm装置間通信支援システム、データ送信支援装置、データ送信方法、およびコンピュータプログラム
EP2053767A2 (en) Data transmission system, transmitter and data transmission control method
CN101336520B (zh) 一种在光传输网络中测量数据业务相对时延的方法
JP6171279B2 (ja) 伝送装置及び伝送帯域の制御方法
JP2007318791A (ja) Atm装置間通信支援システム、データ送信支援装置、データ送信方法、およびコンピュータプログラム
WO2012088994A1 (zh) 一种连接建立的方法和系统
JP2011114380A (ja) 通信システム、送信装置、受信装置、通信装置、伝送路品質推定方法およびプログラム
JP5436496B2 (ja) ネットワーク制御システム及びネットワーク制御方法
CN108737911B (zh) 基于广义光突发交换的potn业务承载方法及系统
CN106301973B (zh) 网络检测方法与使用所述方法的控制器

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121126

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees