JP5158102B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5158102B2 JP5158102B2 JP2010000471A JP2010000471A JP5158102B2 JP 5158102 B2 JP5158102 B2 JP 5158102B2 JP 2010000471 A JP2010000471 A JP 2010000471A JP 2010000471 A JP2010000471 A JP 2010000471A JP 5158102 B2 JP5158102 B2 JP 5158102B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- unit
- fixed
- conductive pattern
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 130
- 239000000853 adhesive Substances 0.000 claims description 43
- 230000001070 adhesive effect Effects 0.000 claims description 43
- 229910000679 solder Inorganic materials 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 32
- 238000001816 cooling Methods 0.000 claims description 30
- 239000007943 implant Substances 0.000 claims description 20
- 229920002379 silicone rubber Polymers 0.000 claims description 11
- 239000004945 silicone rubber Substances 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 9
- 239000011347 resin Substances 0.000 claims description 9
- 229920001973 fluoroelastomer Polymers 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 34
- 229910052802 copper Inorganic materials 0.000 description 34
- 239000010949 copper Substances 0.000 description 34
- 238000010586 diagram Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000017525 heat dissipation Effects 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 241000234295 Musa Species 0.000 description 2
- 235000018290 Musa x paradisiaca Nutrition 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 150000008065 acid anhydrides Chemical class 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 240000000249 Morus alba Species 0.000 description 1
- 235000008708 Morus alba Nutrition 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Inverter Devices (AREA)
Description
この発明は、半導体チップを封止した半導体装置用ユニットにより構成される半導体モジュール等の半導体装置に関する。 The present invention relates to a semiconductor device such as a semiconductor module constituted by a semiconductor device unit in which a semiconductor chip is sealed.
例えば、電気自動車などの駆動源には通常モータが用いられ、このモータはインバータ装置によって制御されている。このようなインバータ装置の主回路にはIGBT(Insulated Gate Bipolar Transistor)またはパワーMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)などの電力用半導体素子が用いられている。この電力用半導体素子を複数個結線して三相インバータブリッジを構成したインバータブリッジモジュールが特許文献1に開示されている。
For example, a motor is usually used as a drive source for an electric vehicle or the like, and this motor is controlled by an inverter device. A power semiconductor element such as an IGBT (Insulated Gate Bipolar Transistor) or a power MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) is used in the main circuit of such an inverter device.
図16は、特許文献1に示されている従来のインバータブリッジモジュールの構成図であり、同図(a)はインバータブリッジモジュールの斜視図、同図(b)はIGBTユニットの斜視図である。
FIGS. 16A and 16B are configuration diagrams of a conventional inverter bridge module disclosed in
このインバータブリッジモジュールは、封止されたIGBTユニット54aから54fをヒートシンク53上に3個づつ2列に並べ、Pバスバー51とNバスバー52に接続することで形成され、ユニットの側面からはP端子51aとN端子52aが露出し飛び出している。
This inverter bridge module is formed by arranging three sealed
このインバータブリッジモジュールは、Pバスバー51とNバスバー52を平行に配置することで、配線インダクタンスを低減している。
尚、図中の符号で、55は第1のコレクタ端子、56は第1のエミッタ端子、57は第2のコレクタ端子、59は筺体である。
This inverter bridge module reduces the wiring inductance by arranging the
In the figure,
特許文献2は、2個組の半導体モジュールのディスクリート製品を所用台数向きを揃えて一括収容して一つの集合ユニット体を構成する上面開放型の組立てケースを開示している。
また、特許文献3には、主スイッチング素子に重ね合わせて組み立てられているプリント基板が開示されている。
また、特許文献4には、半導体モジュールは、補強梁側から補強梁と押え用板状バネを介して半導体モジュールのネジ貫通孔に挿入されたネジによってヒートシンクまたは放熱板に固定される構成が開示されている。
Patent Document 4 discloses a configuration in which a semiconductor module is fixed to a heat sink or a heat sink by screws inserted into screw through holes of the semiconductor module from the reinforcing beam side via a reinforcing beam and a pressing plate spring. Has been.
上述のように、IGBTユニットやディスクリート製品を組み合わせて、様々な容量の半導体モジュールを構成できれば、部品の在庫数を減らすことができ、低コストで半導体モジュールを提供できるようになる。 As described above, if semiconductor modules having various capacities can be configured by combining IGBT units and discrete products, the number of parts in stock can be reduced, and semiconductor modules can be provided at low cost.
しかし、特許文献1では、各IGBTユニットを個々にバスバーに取り付けて配線するので、取り付けが煩雑になり製造コストが増大する。
また、IGBTユニットの複数の端子の内一つの端子のみでヒートシンクにボルト締めされるため、ヒートシンクへの密着力の分布が不均一となり、放熱性が不十分となる。
However, in
In addition, since only one terminal of the plurality of terminals of the IGBT unit is bolted to the heat sink, the distribution of the adhesion force to the heat sink becomes uneven and the heat dissipation becomes insufficient.
また、IGBTユニットのコレクタ側にヒートスプレッダが配置されていないので、IGBTユニットからヒートシンク(冷却体)への均一な熱放散が得られにくい。
また、特許文献2〜特許文献4には、本発明のようにユニットを一括集合させてヒートシンクへの密着性と熱放散性を向上させた半導体装置については記載されていない。
Further, since no heat spreader is arranged on the collector side of the IGBT unit, it is difficult to obtain uniform heat dissipation from the IGBT unit to the heat sink (cooling body).
Further,
半導体モジュールには大電流が流れるため、その冷却方法が重要であるが、半導体装置のユニットから構成される半導体モジュールと冷却体を密着させ、各ユニットを等しく冷却する構成についてはこれまで検討されてこなかった。 Since a large current flows through a semiconductor module, the cooling method is important. However, a configuration in which a semiconductor module composed of units of a semiconductor device and a cooling body are brought into close contact and each unit is cooled equally has been studied. There wasn't.
この発明の目的は、上述の課題を解決して、冷却体への密着性と熱放散性を向上でき、さらに低コストで任意の回路を構成できる半導体モジュールを提供することにある。 An object of the present invention is to solve the above-described problems, and to provide a semiconductor module that can improve adhesion to a cooling body and heat dissipation, and can constitute an arbitrary circuit at low cost.
上記の課題を解決するため、請求項1の半導体装置は、(1)その一方の面に第1導電パターンが、他方の面に第2導電パターンが、夫々形成された絶縁基板と、該第1導電パターンにはんだで固着された第1導電ブロックと、前記第2導電パターンにはんだで固着された第2導電ブロックと、該第2導電ブロック上にはんだでその一方の面が固着された半導体チップと、該半導体チップの他方の面にはんだを介して固着された複数のインプラントピンと、第3導電パターンが形成され、かつ、該第3導電パターンに前記インプラントピンが固着されたプリント基板と、前記第3導電パターンに固着され、前記インプラントピンと電気的に接続された第1外部導出端子と、前記第2導電ブロックに固着された第2外部導出端子と、前記第1導電ブロックを、その一の面から露出させるよう、かつ、前記第1外部導出端子および第2外部導出端子を、夫々の端部を前記一の面に対向する面から突出させるよう、封止している樹脂ケースと、を具備している、複数の半導体装置用ユニットと、(2)前記半導体装置用ユニットの集合体の一の側に配置され、前記第1外部導出端子および前記第2外部導出端子と電気的に接続し、前記半導体装置用ユニット同士を配線する配線パターンが形成された配線基板と、(3)前記半導体装置用ユニットの集合体を両側面から挟み、前記配線基板と共に前記半導体装置用ユニットの集合体を冷却体に固定するためのボルト用の貫通孔が設けられた取り付け部材と、(4)前記半導体装置用ユニット間、および、前記半導体装置用ユニットと前記取り付け部材の間をそれぞれ固着している弾性接着剤と、を具備していることを特徴とする。
In order to solve the above problems, a semiconductor device according to
したがって、本発明の半導体装置において、複数の半導体装置用ユニットおよび取り付け部材は弾性接着剤により一体化されている。
また、請求項2の発明は、請求項1に記載された半導体装置において、前記弾性接着剤の熱変形温度が−10℃以下であることを特徴とする。
Therefore, in the semiconductor device of the present invention, the plurality of semiconductor device units and the mounting member are integrated by the elastic adhesive.
According to a second aspect of the present invention, in the semiconductor device according to the first aspect, a thermal deformation temperature of the elastic adhesive is −10 ° C. or lower.
また、請求項3の発明は、請求項1に記載された半導体装置において、前記弾性接着剤がシリコーンゴム系接着剤であることを特徴とする。
さらに、請求項4の発明は、請求項1に記載された半導体装置において、前記半導体装置用ユニットと配線基板の間を固着している弾性接着剤を具備することを特徴とする。
According to a third aspect of the present invention, in the semiconductor device according to the first aspect, the elastic adhesive is a silicone rubber-based adhesive.
Further, the invention of claim 4 is the semiconductor device according to
したがって、本発明の半導体装置において、好ましくは複数の半導体装置用ユニット、取り付け部材に加えて配線基板も弾性接着剤により一体化されている。
さらに、請求項5の発明は、請求項1に記載された半導体装置において、前記半導体装置用ユニットと配線基板の間に挟まれた弾性シートを具備することを特徴とする。
Therefore, in the semiconductor device of the present invention, preferably, in addition to a plurality of semiconductor device units and mounting members, the wiring board is also integrated by an elastic adhesive.
Further, the invention of
したがって、本発明の半導体装置において、複数の半導体装置用ユニットおよび取り付け部材は、弾性接着剤により一体化され、好ましくは弾性シートを介して配置される配線基板とともに使用される。 Therefore, in the semiconductor device of the present invention, the plurality of semiconductor device units and the mounting member are integrated with the elastic adhesive, and are preferably used together with the wiring board disposed via the elastic sheet.
また、請求項6の発明は、請求項5に記載された半導体装置において、前記弾性シートの熱変形温度が−10℃以下であることを特徴とする。
また、請求項7の発明は、請求項5に記載された半導体装置において、前記弾性シートがシリコーンゴムシートとフッ素ゴムシートのいずれか一方を少なくとも含むことを特徴とする。
According to a sixth aspect of the present invention, in the semiconductor device according to the fifth aspect, the elastic deformation temperature of the elastic sheet is −10 ° C. or lower.
According to a seventh aspect of the present invention, in the semiconductor device according to the fifth aspect, the elastic sheet includes at least one of a silicone rubber sheet and a fluoro rubber sheet.
この発明によれば、半導体チップを封止した半導体装置をユニットとして、これを組み合わせることにより、様々な容量の半導体装置を構成でき、部品を共通化して在庫数を減らすことができるので、低コストで半導体装置を提供できる。さらに、半導体装置用ユニット間、および、半導体装置用ユニットと取り付け部材の間を弾性接着剤により固着しているので、使用中を通じて冷却体との間の熱抵抗が小さく、信頼性の高い半導体装置を提供できる。 According to the present invention, a semiconductor device in which a semiconductor chip is sealed is used as a unit, and by combining these, a semiconductor device with various capacities can be configured, and the number of stocks can be reduced by sharing parts, thus reducing the cost. A semiconductor device can be provided. In addition, since the semiconductor device unit and between the semiconductor device unit and the mounting member are fixed by an elastic adhesive, the thermal resistance between the cooling body and the highly reliable semiconductor device is low during use. Can provide.
さらに、半導体装置用ユニットと配線基板の間を固着している弾性接着剤を具備する、または、半導体装置用ユニットと配線基板の間に挟まれた弾性シートを具備することにより、ボルト締めによって配線基板に加えられる圧力が各半導体装置用ユニットに等しく作用し、各第1導電ブロックと冷却体の密着性に優れた半導体装置を提供できる。 Furthermore, it is provided with an elastic adhesive that fixes between the semiconductor device unit and the wiring substrate, or an elastic sheet sandwiched between the semiconductor device unit and the wiring substrate, so that wiring is performed by bolting. The pressure applied to the substrate acts equally on each semiconductor device unit, and a semiconductor device having excellent adhesion between each first conductive block and the cooling body can be provided.
以下、本発明の実施の形態について、図面を参照し説明する。 Embodiments of the present invention will be described below with reference to the drawings.
(半導体装置用ユニットの構成)
図1は、この発明の半導体装置を構成する半導体装置用ユニットの構成図であり、同図(a)は要部斜視図、同図(b)は要部断面図である。同図(b)の要部断面図は、同図(a)の特定の切断線で切断した断面を示すものではなく、また同図(a)において示した制御端子ピン20を図示していない。この実施例で示す半導体装置用ユニット101(以下「ユニット101」等と略称する。)は、例えば樹脂ケース21内に1個のIGBTチップ10と1個のフリーホイーリングダイオードチップ(以下、単にダイオードチップ13と称する。)が封止され、収納された半導体装置100である。
(Configuration of unit for semiconductor device)
1A and 1B are configuration diagrams of a semiconductor device unit constituting the semiconductor device of the present invention, in which FIG. 1A is a perspective view of a main part and FIG. 1B is a sectional view of the main part. The cross-sectional view of the main part of FIG. 4B does not show the cross section cut along the specific cutting line of FIG. 4A, and does not show the
このユニット101は、絶縁基板4の下面に導電パターン3が、上面に導電パターン5が形成された導電パターン付絶縁基板6と、導電パターン3にはんだ2で固着され、図示しない冷却体に接触する第1銅ブロック1と、導電パターン5にはんだ7で固着された第2銅ブロック8と、第2銅ブロック8上にはんだ9で固着されたIGBTチップ10と、同様にはんだ12で固着されたダイオードチップ13と、これらのチップ10、13にはんだ11,14で固着されたインプラントピン17と、このインプラントピン17が固着されたインプラントピン方式のプリント基板(以下、単にプリント基板16と称す)と、このプリント基板16に固着された、図示しないエミッタ電極と電気的に接続する第1外部導出端子であるエミッタ端子ピン19、および図示しないゲート電極と電気的に接続する制御端子ピン20と、第2銅ブロック8に固着された第2外部導出端子であるコレクタ端子ピン15と、コレクタ端子ピン15の端部、エミッタ端子ピン19の端部および第1銅ブロック1の裏面1aがそれぞれ露出するように、導電パターン付絶縁基板6、プリント基板16、IGBTチップ10、ダイオードチップ13およびインプラントピン17を封止する樹脂ケース21と、から構成される。ここで、IGBTチップ10とダイオードチップ13は、第2銅ブロック8およびプリント基板16を介して電気的に逆並列接続され、1アームを構成している。
(半導体装置用ユニットの製造方法)
図2および図3は、図1の半導体装置用ユニットの製造方法を工程順に示した要部断面図である。
The
(Method for manufacturing unit for semiconductor device)
2 and 3 are principal part cross-sectional views showing the method of manufacturing the semiconductor device unit of FIG. 1 in the order of steps.
まず、図2(a)に示すように、第1銅ブロック1と、絶縁基板4の両面に導電パターン3,5が形成された導電パターン付絶縁基板6(例えば、Direct Bonding Copper基板など)とを用意し、第1銅ブロック1上に、導電パターン3が面するようにはんだ板2aを介して導電パターン付絶縁基板6を載置し、導電パターン5上に、コレクタ端子ピン15が固着された第2銅ブロック8をはんだ板7aを介して載置する。
First, as shown in FIG. 2A, a
コレクタ端子ピン15の固着は、例えば、第2銅ブロック8に図示しない凹部を形成し、この凹部にコレクタ端子ピン15を差し込んで、その後はんだ接合することで行われる。
The
つぎに、図2(b)の破線で示すように、表側にエミッタ端子ピン19および制御端子ピン20が、また、裏側に複数のインプラントピン17が、それぞれ固着されたプリント基板16を用意する。続いて、第2銅ブロック8上に、1枚のはんだ板9aを介して、図示しないコレクタ電極を下にしてIGBTチップ10を載置し、また、1枚のはんだ板12aを介して、図示しないカソード電極を下にしてダイオードチップ13を載置する。さらに、IGBTチップ10上の図示しないエミッタ電極からゲート電極に渡って1枚のはんだ板11aを載置し、ダイオードチップ13の図示しないアノード電極上に1枚のはんだ板14aを載置する。続いて、同図の実線で示すように、プリント基板16に形成した貫通孔16aに前記したコレクタ端子ピン15を通し、プリント基板16を降下させてインプラントピン17の先端をはんだ板11a、14aに接触させる。このプリント基板16に固着されたインプラントピン17を介してIGBTチップ10のエミッタ電極とエミッタ端子ピン19が接続し、同時にダイオードチップ13のアノード電極とエミッタ端子ピン19がインプラントピン17を介して接続する。
Next, as shown by a broken line in FIG. 2B, a printed
プリント基板16にはエミッタ端子ピン19、制御端子ピン20およびインプラントピン17と接続する図示しない導電パターン(回路パターン)が形成されている。また、エミッタ端子ピン19、制御端子ピン20およびインプラントピン17のそれぞれの先端は、プリント基板16の導電パターン内に形成された図示しない貫通孔に差し込まれた後、はんだで固着される。また、コレクタ端子ピン15が通る貫通孔16aは導電パターンと離してプリント基板16に形成される。
A conductive pattern (circuit pattern) (not shown) connected to the
つぎに、図3(c)に示すように、第1銅ブロック1、はんだ板2a、導電パターン付絶縁基板6、はんだ板7a、第2銅ブロック8、はんだ板9a、12a、IGBTチップ10、ダイオードチップ13、はんだ板11a、14aと、各端子ピン15、19,20および各インプラントピン17が固着したプリント基板16とを積層した積層体101aをリフロー炉22に入れて、はんだ板2a、7a、9a、11a、12a、14aを溶融させる。溶融後冷却して、第1銅ブロック1、導電パターン付絶縁基板6、第2銅ブロック8、IGBTチップ10およびダイオードチップ13の各接触面を固着する。このときIGBTチップ10のエミッタ電極からゲート電極に渡って配置されるはんだ板11aは、溶融することにより、エミッタ電極とゲート電極の間を被覆している図示しない表面保護膜、例えばポリイミド膜によって分断され、冷却後それぞれの電極上にはんだが載る。
Next, as shown in FIG. 3C, the
つぎに、図3(d)に示すように、はんだ付けされ、一体化された積層体101aをリフロー炉22から取り出し、第1銅ブロック1の裏面1aと、エミッタ端子ピン19、コレクタ端子ピン15および制御端子ピン20の端部を露出させ、樹脂で封止する。樹脂は、例えばフェノール・ノボラック系のエポキシ樹脂と酸無水物硬化剤の2液混合型封止材が好ましく、シリカ充填材を75wt%配合して用いられる。フェノール・ノボラック系のエポキシ樹脂と酸無水物硬化剤は所定量計量したのち70℃に加熱して充分に混合し、13.3Pa(0.1Torr)の真空状態で10分間1次脱泡して用いられる。積層体101aを図示しない金型内に置いたら、樹脂を注型し、13.3Pa(0.1Torr)の真空状態で10分間2次脱泡し、100℃1時間加熱して硬化させる。離型後、樹脂ケース21で被覆された略直方体のユニット101が完成する。なお、上述の2液混合型封止材の場合、硬化後の樹脂の熱膨張係数は約1.7×10-5/℃、銅ベース基板に対する接着強さは約23MPa、熱変形温度は約200℃である。
Next, as shown in FIG. 3 (d), the
このように、導電パターン付絶縁基板6の上下面に第1銅ブロック1と第2銅ブロック8をはんだ2、7で固着することで、IGBTチップ10とダイオードチップ13から発生する熱を、銅ブロック1、8中を下方へ広がるように伝達させ、図示しない冷却体へ効率的に放散させることができる。
As described above, the
また、導電パターン付絶縁基板6の両側に同一寸法の銅ブロック1,8を固着することで、チップ10、13で発熱した熱により導電パターン付絶縁基板6が反るのを防止できる。その結果、チップ割れなどを防止でき、また、第1銅ブロック1と図示しない冷却体との密着性を向上させ、放熱効率を高めることができる。
Further, by fixing the copper blocks 1 and 8 having the same dimensions on both sides of the insulating
また、第1銅ブロック1の露出面(裏面1a)を研削し、平坦化すれば、冷却体との接触熱抵抗を減少させることができる。
また、複数のインプラントピン17を有するプリント基板16が介在することで、外部導出端子(エミッタ端子ピン19や制御端子ピン20など)とチップ電極(エミッタ電極やゲート電極)とが複数のインプラントピン17を介して接続する。その結果、外部導出端子をチップ電極に直接固着する場合に比べて、熱応力に対する耐量、例えばヒートサイクル耐量や温度サイクル耐量など、を大きくし、はんだ11,14の熱疲労を低減できるので、半導体装置用ユニットの信頼性を向上することができる。
Moreover, if the exposed surface (back
Further, the printed
また、プリント基板16を用いることで、チップ電極と接続する外部導出端子の配置をプリント基板16に形成される導電パターンを変えるだけで容易に変更でき、半導体装置用ユニットの低コスト化を図ることができる。
Further, by using the printed
また、導電パターン付絶縁基板6において、絶縁基板4の上下の両面に導電パターン3、5を形成したことで、導電パターン付絶縁基板6が熱で反ることを防止できる。このとき、表側の導電パターン5の図形と裏面側の導電パターン3の形状をそれぞれ投影された、鏡像関係の形状にするとよい。
In addition, since the
尚、第1実施例では、ユニット101に収納される半導体チップの例として1組のIGBTチップ10とダイオードチップ13を挙げたが、これに限るものではない。IGBTチップ10のみもしくはダイオードチップ13のみ、またはIGBTチップ10やダイオードチップ13以外のチップ、例えばパワーMOSFETチップ、パワーバイポーラトランジスタチップもしくはサイリスタチップなどを単数または複数収納するユニットとして、半導体装置用ユニットを構成しても構わない。これらは、使用目的に合わせて決めればよい。
In the first embodiment, one set of
また、ダイオードチップ13のみでユニットを形成する場合は、前記した制御端子ピン20は不要となる。
(半導体装置の構成)
図4は、この発明の半導体装置の要部斜視図である。この半導体装置200はパワーIGBTモジュールであり、例えば、このモジュール1個が図5で示すような三相インバータ回路を構成する。さらに、図6は、この発明の半導体装置の構成を示し、同図(a)は要部平面図、同図(b)は要部断面図である。
Further, when the unit is formed only by the
(Configuration of semiconductor device)
FIG. 4 is a perspective view of a main part of the semiconductor device according to the present invention. The
図4,6に示すように、この半導体装置200は、図1のユニット101を集合したユニット集合体201、配線基板28およびユニット集合体201を両側から挟みこむボルト締めユニット26(締め付け部材)で構成される。ユニット101、配線基板28およびボルト締めユニット26の間は弾性接着剤47で固着されている。
As shown in FIGS. 4 and 6, the
配線基板28は、絶縁基板上に導電膜により回路、例えばインバータ回路を構成する配線パターン29が形成された導電パターン付絶縁基板であり、加えてユニット集合体201を図示しない冷却体に押さえつける働きもするので、剛性を備える必要がある。
The
各端子ピン15,19,20は配線基板28に形成された貫通孔31に挿入され、配線パターン29や絶縁基板の貫通孔の側壁に形成された図示しない導電膜に固着されている。
Each
前記した内容を図4、6を用いてさらに具体的に説明する。
ユニット集合体201はユニット101を6個並べて構成され、このユニット集合体201上に、ユニット101間を配線する配線基板28が配置されている。前記エミッタ端子ピン19、コレクタ端子ピン15および制御端子ピン20は配線基板28の貫通孔31を通り、はんだで固着されている。配線基板28には、図5に示す三相インバータ回路の配線であるP配線、N配線、U配線、V配線、W配線などの配線パターン29が導電膜で形成され、これらの配線パターン29内の貫通孔31を通る前記のエミッタ端子ピン19、コレクタ端子ピン15がはんだで固着されている。また、制御端子ピン20はこれらの配線パターン29と絶縁され、配線基板28の絶縁基板に形成された他の貫通孔31に通され、貫通孔31の内壁に形成された導電膜にはんだにより固定されている。
The above contents will be described more specifically with reference to FIGS.
The
尚、好ましくは各端子ピン15、19、20の先端を図示しないクワ型の接続部やバナナ型の接続部(banana plug)にして、これを配線基板28の貫通孔31に差し込んで固定するとよい。差し込んだ後、はんだ付けするとさらに強固に固定することができる。
Preferably, the tip of each of the terminal pins 15, 19, 20 is formed into a mulberry type connection part or a banana type connection part (banana plug) (not shown), and this is inserted into the through
6個のユニット101は2行3列に配置され、弾性接着剤47で固着されてユニット集合体201を形成している。このユニット集合体201の両側面には取り付け部材であるボルト締めユニット26が、やはり弾性接着剤47により固着され、配置されている。さらに、ユニット集合体201とボルト締めユニット26の上部には、ボルト締めユニット26に形成された貫通孔27とその四隅に形成された貫通孔30が重なるように配線基板28が弾性接着剤47により固着されている。ユニット集合体201、ボルト締めユニット26および配線基板28は、これらの貫通孔27、30に挿入される図示しないボルトにより冷却体に固定される。
(半導体装置の製造方法)
図7〜図9は、図4で示す半導体装置の製造方法を工程順に示した要部斜視図である。
Six
(Method for manufacturing semiconductor device)
7 to 9 are perspective views of relevant parts showing the manufacturing method of the semiconductor device shown in FIG. 4 in the order of steps.
図7に示すように、6個のユニット101(半導体装置100)、2個のボルト締めユニット26および1個の配線基板28を準備する。
図8に示すように、6個のユニット101を2行3列に並べてユニット集合体201を作り、ユニット集合体201を長手方向の両側から挟みこむようにボルト締めユニット26を配置し、図示しない金型内で組み合わせる。このときユニット101同士およびユニット101とボルト締めユニット26のそれぞれの接着面に必要量の弾性接着剤を塗布する。弾性接着剤として加熱硬化型の1液性シリコーンゴム接着剤、反応硬化型の2液性シリコーンゴム接着剤や湿気硬化型の1液性シリコーンゴム接着剤を用いることができる。特に、熱変形温度−10℃以下の加熱硬化型の1液性シリコーンゴム接着剤が好ましく、その硬化条件は、例えば150℃1時間である。
As shown in FIG. 7, six units 101 (semiconductor device 100), two
As shown in FIG. 8, six
続いて、ユニット集合体201とボルト締めユニット26の上部の接着面に必要量の弾性接着剤を塗布し、ここに各端子ピン15、19、20が貫通孔31を貫通するように配線基板28を重ね合わせ、図示しない治具を用いて組み合わせて、接着剤を硬化させる。この場合も弾性接着剤として加熱硬化型の1液性シリコーンゴム接着剤が好ましく、その硬化条件は、例えば150℃1時間である。
Subsequently, a necessary amount of an elastic adhesive is applied to the upper bonding surfaces of the
次に図9に示すように、上方の配線基板28を下方に下ろして、各端子ピン15、19、20を配線基板28の貫通孔31に貫通させたら、はんだで貫通孔31を塞ぎ、各端子ピン15、19,20と配線基板28を固着する。こうしてユニット集合体201と配線基板28が電気的、機械的に接続する。その後、ユニット101から露出している第1銅ブロック1の裏面1aを研削研磨して、6個の第1銅ブロック1の裏面1aが同一の高さになるようにしてユニット集合体201、配線基板28およびボルト締めユニット26からなる半導体装置200が完成する。
Next, as shown in FIG. 9, when the
図10は冷却体(冷却フィン)に取り付けた半導体装置200を示す要部斜視図である。半導体装置200は、同軸の配線基板28の貫通孔30とボルト締めユニット26の貫通孔27に挿入されたボルト32により冷却体48に固定されている。冷却体48の半導体装置200に対向する面には、好ましくは熱伝導ペーストが塗布される。ボルト32を締め付けるトルクは配線基板28から各ユニット101へ弾性接着剤47および各端子ピン15、19、20を介して圧接力として伝達され、その圧接力により各ユニット101は冷却体48に押さえつけられ、各第1銅ブロック1の裏面1aが冷却体48に密着して固定される。
FIG. 10 is a perspective view showing a main part of the
このように配線基板28は、所望の回路を構成するためにユニット101間を配線するとともに、各ユニット101を冷却体48に密着させる働きをする。
また、弾性接着剤47を用いることにより、ユニット101間の相対的な変位は接着剤により吸収されるので、第1銅ブロック1と冷却体48の間に隙間が生じることがない。さらに、上述のとおり配線基板28とユニット集合体201の間に弾性接着剤47を用いることにより、半導体装置200を使用する間、ボルト32を締め付けたトルクは配線基板28と接着剤を介して各第1銅ブロック1に作用し続ける。
In this way, the
Moreover, since the relative displacement between the
加えて、熱変形温度−10℃以下の弾性接着剤を用いることにより、半導体装置200を使用する際の温度、すなわち室温から175℃の範囲において、上述の効果が持続し、熱抵抗の増加を防止して信頼性の高い半導体装置を提供することができる。
In addition, by using an elastic adhesive having a thermal deformation temperature of −10 ° C. or lower, the above-described effect is maintained at a temperature when the
特に、弾性接着剤としてシリコーンゴム系接着剤を用いることにより、耐熱性が高く信頼性の高い半導体装置を提供することができる。
また、略直方体のユニット101の一の面から第1銅ブロックを露出させ、これに対向する他の面からコレクタ端子ピン15、エミッタ端子ピン19および制御端子ピン20を突出させることにより、各ユニット101の側面同士を固着させ、任意の組み合わせのユニット集合体を形成することができ、これと配線基板28を組み合わせることで任意の回路構成(インバータ回路、コンバータ回路やチョッパー回路など所望の回路)を有する半導体装置200を低コストで提供できる。
In particular, by using a silicone rubber-based adhesive as the elastic adhesive, a semiconductor device having high heat resistance and high reliability can be provided.
Further, the first copper block is exposed from one surface of the substantially
図11は、第2実施例に係る半導体装置の構成図であり、(a)は要部平面図、(b)は要部断面図である。本実施例に係るパワー半導体装置は第1実施例の変形例であり、共通するところが多いので、以下、共通部分については説明を省略し、異なる部分について説明する。なお、第1実施例に示した要素と同じ要素には同じ符号を付している。 11A and 11B are configuration diagrams of the semiconductor device according to the second embodiment, in which FIG. 11A is a plan view of relevant parts and FIG. 11B is a cross-sectional view of relevant parts. Since the power semiconductor device according to the present embodiment is a modification of the first embodiment and has many common parts, description of common parts will be omitted and different parts will be described below. In addition, the same code | symbol is attached | subjected to the element same as the element shown in 1st Example.
本実施例の半導体装置300は、半導体装置100と配線基板28の間を固着する第1実施例の弾性接着剤47に代えて、図11に示すように、半導体装置100(ユニット101)と配線基板28の間に挟まれた弾性シート49を具備している。弾性シート49は、その熱変形温度が−10℃以下であることが好ましく、例えばシリコーンゴムシート、フッ素ゴムシートまたはこれらを複合したシートである。弾性シート49を配線基板28とユニット集合体301の間に挟むことにより、ボルトを締めて半導体装置300を冷却体に固定したとき、各ユニット101から露出している第1銅ブロック1の裏面1aを冷却体48に均一に密着させることができる。
The
図12は、第3実施例に係る半導体装置の構成図であり、(a)は要部平面図、(b)は要部断面図である。本実施例に係るパワー半導体装置は第1実施例の変形例であり、共通するところが多いので、以下、共通部分については説明を省略し、異なる部分について説明する。なお、第1実施例に示した要素と同じ要素には同じ符号を付している。 FIGS. 12A and 12B are configuration diagrams of a semiconductor device according to the third embodiment, in which FIG. 12A is a plan view of relevant parts and FIG. 12B is a cross-sectional view of relevant parts. Since the power semiconductor device according to the present embodiment is a modification of the first embodiment and has many common parts, description of common parts will be omitted and different parts will be described below. In addition, the same code | symbol is attached | subjected to the element same as the element shown in 1st Example.
本実施例の半導体装置400は、三相インバータ回路を構成する第1実施例の6個(2行3列)組みのユニット集合体201に代えて、図12に示すように、12個(3行4列)組みのユニット集合体401を具備している。半導体装置400では、配線基板28aとボルト締めユニット26aが第1実施例のものと異なるが、ユニット101は同じものである。
As shown in FIG. 12, the
3行4列に配置された12個組みのユニット集合体401は、弾性接着剤47で固着されている。このユニット集合体401の両側面には取り付け部材であるボルト締めユニット26aが、やはり弾性接着剤47により固着され、配置されている。さらに、ユニット集合体401とボルト締めユニット26aの上部には、配線基板28aの四隅に形成された貫通孔30aとボルト締めユニット26aに形成された貫通孔27aが合うように配線基板28aが弾性接着剤47により固着されている。ユニット集合体401、ボルト締めユニット26aおよび配線基板28aは、これらの貫通孔27a、30aに挿入される図示しないボルトにより冷却体に固定されている。
Twelve
半導体装置400は、第1実施例の半導体装置200が三相インバータ回路を構成したのに対し、ユニット101を複数並列接続したり、直列接続したり、またハイサイド素子とローサイド素子を直列接続した1本のアームを形成したり、単相インバータ回路を形成したりして様々な回路を構成することができる。
In the
例えば配線基板28aの配線パターンを種々変更し、コンデンサ、リアクトル等を接続することにより、次の回路を構成することができる。
(a)図13に示す、第1実施例の半導体装置の倍の電流容量を有するインバータ回路
(b)図14に示す3レベルインバータ回路
(c)図15に示すPWMコンバータを含むインバータ回路
このように本発明によれば、同じ半導体装置100(ユニット101)を共用できるので、第1実施例で示したインバータ用半導体装置のほか、様々な半導体装置を低コストで提供することができる。また、ユニット101の数が増え、半導体装置の面積が大きくなっても、ユニット101同士が弾性接着剤47で固着されているので、図示しない冷却体に密着性良好な半導体装置400を提供することができる。
For example, the following circuit can be configured by variously changing the wiring pattern of the
(A) Inverter circuit having current capacity double that of the semiconductor device of the first embodiment shown in FIG. 13 (b) Three-level inverter circuit shown in FIG. 14 (c) Inverter circuit including the PWM converter shown in FIG. In addition, according to the present invention, since the same semiconductor device 100 (unit 101) can be shared, various semiconductor devices can be provided at low cost in addition to the inverter semiconductor device shown in the first embodiment. Further, even when the number of
1 第1銅ブロック
1a 裏面
2、7、9、11、12、14 はんだ
2a、7a、9a、11a、12a、14a はんだ板
3 導電パターン
4 絶縁基板
5 導電パターン
6 導電パターン付絶縁基板
8 第2銅ブロック
10 IGBTチップ
13 ダイオードチップ
15 コレクタ端子ピン
16 プリント基板
16a 貫通孔
17 インプラントピン
19 エミッタ端子ピン
20 制御端子ピン
21 樹脂ケース
22 リフロー炉
26、26a ボルト締めユニット
27、27a、30、30a、31 貫通孔
28、28a 配線基板
29 配線パターン
32 ボルト
47 弾性接着剤
48 冷却体
49 弾性シート
100 半導体装置
200、300、400 半導体装置
101 半導体装置用ユニット
101a 積層体
201、301、401 ユニット集合体
DESCRIPTION OF
Claims (7)
前記半導体装置用ユニットの集合体の一の側に配置され、前記第1外部導出端子および前記第2外部導出端子と電気的に接続し、前記半導体装置用ユニット同士を配線する配線パターンが形成された配線基板と、
前記半導体装置用ユニットの集合体を両側面から挟み、前記配線基板と共に前記半導体装置用ユニットの集合体を冷却体に固定するためのボルト用の貫通孔が設けられた取り付け部材と、
前記半導体装置用ユニット間、および、前記半導体装置用ユニットと前記取り付け部材の間をそれぞれ固着している弾性接着剤と、
を具備していることを特徴とする半導体装置。 An insulating substrate having a first conductive pattern on one surface and a second conductive pattern on the other surface, a first conductive block fixed to the first conductive pattern with solder, and the second conductive pattern A second conductive block fixed to the pattern with solder, a semiconductor chip having one surface fixed to the second conductive block with solder, and a plurality of fixed to the other surface of the semiconductor chip via solder An implant pin, a printed circuit board on which the third conductive pattern is formed and the implant pin is fixed to the third conductive pattern, and a first electrode fixed to the third conductive pattern and electrically connected to the implant pin. A first external lead terminal; a second external lead terminal fixed to the second conductive block; and the first conductive block exposed from one surface thereof; A plurality of semiconductor device units comprising: a resin case that seals an external lead-out terminal and a second external lead-out terminal so that each end protrudes from a surface facing the one surface When,
A wiring pattern is formed that is disposed on one side of the assembly of the semiconductor device units, is electrically connected to the first external lead-out terminals and the second external lead-out terminals, and interconnects the semiconductor device units. Wiring board,
A mounting member provided with through holes for bolts for sandwiching the assembly of the semiconductor device unit from both side surfaces and fixing the assembly of the semiconductor device unit to the cooling body together with the wiring board;
An elastic adhesive for fixing between the semiconductor device units and between the semiconductor device unit and the mounting member;
A semiconductor device comprising:
The semiconductor device according to claim 5, wherein the elastic sheet includes at least one of a silicone rubber sheet and a fluororubber sheet.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010000471A JP5158102B2 (en) | 2010-01-05 | 2010-01-05 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010000471A JP5158102B2 (en) | 2010-01-05 | 2010-01-05 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011142124A JP2011142124A (en) | 2011-07-21 |
JP5158102B2 true JP5158102B2 (en) | 2013-03-06 |
Family
ID=44457791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010000471A Active JP5158102B2 (en) | 2010-01-05 | 2010-01-05 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5158102B2 (en) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5811803B2 (en) * | 2011-11-22 | 2015-11-11 | 住友電気工業株式会社 | Semiconductor device and manufacturing method of semiconductor device |
JP5928485B2 (en) * | 2012-02-09 | 2016-06-15 | 富士電機株式会社 | Semiconductor device and manufacturing method of semiconductor device |
JP5962364B2 (en) * | 2012-09-13 | 2016-08-03 | 富士電機株式会社 | Power semiconductor module |
JP6075380B2 (en) | 2012-10-15 | 2017-02-08 | 富士電機株式会社 | Semiconductor device |
JP6171586B2 (en) | 2013-06-04 | 2017-08-02 | 富士電機株式会社 | Semiconductor device |
WO2015025447A1 (en) | 2013-08-23 | 2015-02-26 | 富士電機株式会社 | Semiconductor devices |
JP6201532B2 (en) | 2013-08-30 | 2017-09-27 | 富士電機株式会社 | Semiconductor device |
US9754855B2 (en) | 2014-01-27 | 2017-09-05 | Hitachi, Ltd. | Semiconductor module having an embedded metal heat dissipation plate |
JP2016123259A (en) * | 2014-12-25 | 2016-07-07 | 富士電機株式会社 | Semiconductor device |
JP6750721B1 (en) | 2019-11-06 | 2020-09-02 | 富士電機株式会社 | Semiconductor device and method of manufacturing semiconductor device |
JP7380124B2 (en) | 2019-11-20 | 2023-11-15 | 富士電機株式会社 | Power semiconductor module and method for manufacturing power semiconductor module |
CN112635419A (en) * | 2020-12-22 | 2021-04-09 | 国网智慧能源交通技术创新中心(苏州)有限公司 | Packaging structure of inverter IGBT module |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2993278B2 (en) * | 1992-06-26 | 1999-12-20 | 富士電機株式会社 | Semiconductor device |
JPH08204115A (en) * | 1995-01-30 | 1996-08-09 | Fuji Electric Co Ltd | Semiconductor device |
DE19645636C1 (en) * | 1996-11-06 | 1998-03-12 | Telefunken Microelectron | Power module for operating electric motor with speed and power control |
JP3855726B2 (en) * | 2001-10-23 | 2006-12-13 | 松下電器産業株式会社 | Power module |
-
2010
- 2010-01-05 JP JP2010000471A patent/JP5158102B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011142124A (en) | 2011-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5158102B2 (en) | Semiconductor device | |
JP5527330B2 (en) | Unit for semiconductor device and semiconductor device | |
JP4569473B2 (en) | Resin-encapsulated power semiconductor module | |
JP7204770B2 (en) | Double-sided cooling power module and manufacturing method thereof | |
US9379083B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US7855464B2 (en) | Semiconductor device having a semiconductor chip and resin sealing portion | |
JP4438489B2 (en) | Semiconductor device | |
US8610263B2 (en) | Semiconductor device module | |
JP5279632B2 (en) | Semiconductor module | |
WO2012127696A1 (en) | Power semiconductor module and power unit device | |
JP2000164800A (en) | Semiconductor module | |
US7508068B2 (en) | Semiconductor module and power conversion device | |
JP2006134990A (en) | Semiconductor apparatus | |
JP2010130015A (en) | Power semiconductor module with segmented base plate | |
EP1378941B1 (en) | Semiconductor module and power conversion device | |
CN109698179B (en) | Semiconductor device and method for manufacturing semiconductor device | |
WO2020017465A1 (en) | Semiconductor device and production method for semiconductor device | |
US20230187311A1 (en) | Semiconductor device and manufacturing method thereof | |
WO2018151010A1 (en) | Semiconductor device | |
JP4715283B2 (en) | Power converter and manufacturing method thereof | |
JP2013191806A (en) | Semiconductor device and method for manufacturing the same | |
JP2013236035A (en) | Semiconductor module and manufacturing method of the same | |
JP2014116478A (en) | Semiconductor module, semiconductor module manufacturing method and power conversion apparatus | |
WO2022239154A1 (en) | Power module and power converting device | |
JP2009088046A (en) | Power semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5158102 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |