JP5145841B2 - 検出装置 - Google Patents

検出装置 Download PDF

Info

Publication number
JP5145841B2
JP5145841B2 JP2007244510A JP2007244510A JP5145841B2 JP 5145841 B2 JP5145841 B2 JP 5145841B2 JP 2007244510 A JP2007244510 A JP 2007244510A JP 2007244510 A JP2007244510 A JP 2007244510A JP 5145841 B2 JP5145841 B2 JP 5145841B2
Authority
JP
Japan
Prior art keywords
switching element
turned
voltage
transistor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007244510A
Other languages
English (en)
Other versions
JP2009077180A (ja
Inventor
聡 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric FA Components and Systems Co Ltd
Original Assignee
Fuji Electric FA Components and Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric FA Components and Systems Co Ltd filed Critical Fuji Electric FA Components and Systems Co Ltd
Priority to JP2007244510A priority Critical patent/JP5145841B2/ja
Publication of JP2009077180A publication Critical patent/JP2009077180A/ja
Application granted granted Critical
Publication of JP5145841B2 publication Critical patent/JP5145841B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)

Description

本発明は、被検出体の接近によって変化する交流信号を出力する交流出力手段(例えば共振回路)を用いてその被検出体を検出する検出装置に関する。
図6は、一般的な従来の誘導形検出装置(近接スイッチ)の回路図である。図6を参照して、誘導形の従来の検出装置について具体的に説明する。
この従来の検出回路では、トランジスタQ1、Q2のベースを接続し、トランジスタQ1のエミッタに、コイルL1とコンデンサC1を並列に接続した共振回路を接続し、トランジスタQ2のエミッタは抵抗R1を介してコイルL1の例えば中点にタップにより接続している。トランジスタQ1及びQ2のベースは抵抗R2を介して、トランジスタQ2のコレクタは抵抗R3を介して、それぞれ電源Vと接続されている。これらトランジスタQ1、Q2、コイルL1及びコンデンサC1からなる共振回路、抵抗R1〜R3は発振回路を形成している。トランジスタQ1はダイオード接続されている。また、共振回路のトランジスタQ1のエミッタと接続されていない側はグランドに接続されている。
この発振回路を形成するトランジスタQ2のコレクタとグランド間にはコンデンサC2が接続され、そのコレクタ電位はそのコンデンサ(静電容量素子)C2により平滑化される。共振回路のトランジスタQ1のエミッタと接続された側の電圧aの発振振幅は、被検出体の非接近時には大きく、被検出体の接近時には小さくなる(図7のa)。コンデンサC2により平滑化された平滑電圧b(コンデンサC2の端子間電圧)は、電圧aの発振振幅が大きい場合、トランジスタQ2、抵抗R1、及びコイルL1を介した放電が良好に行われるために、比較的に小さいレベル(値)となる(図7のb)。言い換えれば、電圧aの発振振幅が小さくなることによって、平滑電圧bはより大きくなる。そのように平滑電圧bは、電圧aの発振振幅に応じたものとなる。
この平滑電圧bは、抵抗R4を介してトランジスタQ3のベースに印加される。そのトランジスタQ3のエミッタは抵抗R5を介して電源V、及びトランジスタQ4のエミッタにそれぞれ接続され、トランジスタQ3のコレクタは抵抗R6を介してグランド、及びトランジスタQ4のベースにそれぞれ接続されている。これらトランジスタQ3、Q4、及び抵抗R4−6は、平滑電圧bが所定電圧以上か否かを判定する比較回路を形成し、トランジスタQ4のエミッタを流れる電流は抵抗R7を介してトランジスタQ5のベースに供給される。
トランジスタQ4は、トランジスタQ3のオフによりオンする。トランジスタQ4がオンすると、ベース−エミッタ(グランド)間に抵抗R8が接続されたトランジスタQ5がオンする。それにより、トランジスタQ5のコレクタと電源V間に接続された負荷LDに電流が供給され、その負荷LDは駆動されることとなる。そのようにして比較回路は、トランジスタQ3及びQ4のオン/オフにより2値の信号をトランジスタQ5に出力する。そのトランジスタQ5が、負荷LD駆動用のスイッチングを行うためのスイッチング素子である。なお、図6中、T1及びT3は電源端子、T2は出力端子である。
図7は、従来の検出装置における内部電圧の時間変化例を示すタイミングチャートである。ここでは、その内部電圧として、上記電圧a、及びb、並びにトランジスタQ5のコレクタ電位cの3つを挙げている。この図7において、横軸は時間、縦軸方向は電圧値をそれぞれ示し、表記した「G」はグランドレベルを示している。これは他の図でも同様である。
図7に示すように、電圧aは被検出体の接近によって発振振幅が小さくなる。その発振振幅に依存する平滑電圧bは、その発振振幅の減少に伴い、電荷が充電されて大きくなる。その平滑電圧bが所定の閾値S1を越えると、トランジスタQ3がオフ、トランジスタQ4がオンし、それによってトランジスタQ5もオンする。そのオンにより、コレクタ電位cは電源V及び負荷LDによって決まる電圧レベルからほぼグランドレベルに低下することとなる。このトランジスタQ5は、負荷LDに電流を供給するか否かのスイッチング用であることから以降「スイッチング素子」と呼ぶことにする。
一方、被検出体が遠ざかる場合には、その被検出体が遠ざかるにつれて電圧aの発振振幅は大きくなる。それに伴い、平滑電圧bは低下していき、所定の閾値S2よりも小さくなると、スイッチング素子Q5はオフし、コレクタ電位cはグランドレベルに低下する前の電圧レベルに復帰する。
図8は、従来の検出装置の電源投入時における内部電圧の時間変化例を示すタイミングチャートである。次に図8を参照して、電源投入時における内部電圧の時間変化について具体的に説明する。ここでも、その内部電圧として、上記電圧a、b、及びスイッチング素子Q5のコレクタ電位cの3つを挙げている。
一般に誘導形の検出装置では、電源を投入してから発振回路の発振振幅(図8では電圧aの発振振幅)が十分、大きくなるまでに数ms〜数十ms程度の時間を必要とする。このため、電源投入後には、コンデンサC2に電荷が充電されて平滑電圧bが閾値S1を越え、スイッチング素子Q5がオンし、そのコレクタ電位cはほぼグランドレベルに低下する。そのようにして、被検出体を検出している状態となる誤動作が生じる。そのオン状態は、電圧aの発振振幅が大きくなって平滑電圧bが閾値S2より小さくなるまでの間、維持される。
上記電源投入時の誤動作を防止する従来の検出装置としては、例えば特許文献1に記載されたものがある。その特許文献1に記載の従来の検出装置では、発振回路の発振電圧を波形整形して矩形波信号を生成し、その矩形波信号を計数することにより、電源投入後にその矩形波信号を計数した値が所定数に達するまでの間、スイッチング素子の駆動を回避して、電源投入時の誤動作を防止している。
特開平11−97997号公報 特開平2−156721号公報 特許第3418886号公報
上記特許文献1に記載の従来の検出装置では、電源投入時の誤動作を防止するために、発振電圧を波形整形して矩形波信号を生成する波形生成回路や、その矩形波信号を計数するカウンタ回路等を用意しなければならない。このため、部品点数が多くなる。部品点数の増加は、生産コストを上昇させるだけでなく、小型化を困難とさせる。このことから、電源投入時の誤動作の防止は、部品点数の増大を抑えつつ、実現させることが重要と考えられる。
なお、電源投入時の誤動作は、コンデンサC2の静電容量をより大きくすることにより、防止することが可能である。しかし、コンデンサC2の静電容量を大きくすると、応答速度の低下を招くことになる。このため、コンデンサC2の静電容量を大きくすることは望ましくない。
部品点数は、一部、或いは全体をIC化することで低減することができる。しかし、IC化には膨大な開発費用が発生し、生産コストを著しく上昇させる。このため、生産コストの視点からは望ましくないと云える。
ところで、図6に示すような検出装置では、配線作業時に誤って、負荷LDを介さずに出力端子T2を直接、電源Vと接続する、或いは接続すべきでない負荷LDを接続してしまい、過負荷となって、スイッチング素子Q5が異常に発熱し、壊れてしまう可能性がある。このことから、スイッチング素子Q5の過負荷による発熱を抑える、即ち過負荷の保護機能を備えさせることも重要と考えられる。
その発熱を抑えることが可能な従来技術(過負荷の保護機能)としては、例えば特許文献2に記載のものがある。
この特許文献2に記載の従来技術では、スイッチング素子に流れる電流の値が所定値以上にならないよう制限することにより、その発熱を抑えるようになっている。その制限は、負荷を経由してスイッチング素子に流れる電流(この場合コレクタ−エミッタ間電流)の増大に応じて、スイッチング素子のベースに供給する電流を抑制することによって成されている。すなわち、スイッチング素子に過大な電流が流れると、そのスイッチング素子へのベース電流が、その過大な電流分に応じて減少するようになっている。
本発明は、部品点数、及び生産コストを抑えつつ、電源投入時の誤動作を回避し、過負荷の保護機能を備えた検出装置を提供することを目的とする。
本発明の検出装置は、被検出体の接近によって変化する交流信号を出力する交流出力手段を用いて該被検出体を検出することを前提とし、前記交流出力手段が出力する交流信号に応じたレベルの直流信号を出力するための静電容量素子と、前記直流信号のレベルに応じた2値の信号を出力する2値信号出力手段と、前記2値信号出力手段が出力する2値信号によりオン/オフするスイッチング素子と、電源投入時に、前記静電容量素子に対する充電を抑制する充電抑制手段と、静電容量素子、及び他の静電容量素子に充電された電荷をスイッチング素子のオンによって流れる電流により放電させ、被検出体の検出時に該スイッチング素子を間欠的にオンさせる放電制御手段と、を具備する。
なお、上記充電抑制手段は、前記静電容量素子と接続された他の静電容量素子である、ことが望ましい
本発明では、電源投入時に、交流出力手段が出力する交流信号に応じたレベルの直流信号を出力するための静電容量素子に対する充電を充電抑制手段により抑制する。その抑制により、電源投入時の前記直流信号が不安点な期間に生じる誤動作を回避することができる。その抑制のための充電抑制手段は、静電両用素子に他の静電容量素子を接続することで実現できる。これらのことから、部品点数、及び生産コストを抑えつつ、電源投入時の誤動作を回避できるようになる。
そして、出力スイッチング素子の過負荷時には、前記静電容量素子と他の静電容量素子に充電された電荷を放電させるようにし、被検出体の検出時にそのスイッチング素子を間欠的にオンさせるようにしたので、単位時間当たりにそのスイッチング素子に流れる電流は小さくなり、その発熱量を抑えられるようになる。すなわち、過負荷時において、出力トランジスタの故障を防止することが可能となる。そうすることで、たとえスイッチング
素子と電源が短絡状態となっている、或いは接続すべきでない負荷をスイッチング素子に接続している、といった理由でそのスイッチング素子に定格よりも大きな電流(流れるべきでないレベル以上の電流)が流れる状況下であっても、そのスイッチング素子が壊れることを回避できるようになるため、信頼性はより向上することとなる。このようなことから、過負荷の保護機能が実現され、その過負荷への耐性は向上することとなる。この保護機能は、電源投入時の誤動作の回避と同様に、部品点数、及び生産コストを抑えつつ、実現させることができる。
このように、電源投入時に前記静電容量素子に対する充電を抑制するようにしたので、通常動作時の被検出体接近の応答速度が損なわれず、電源投入時の不安定な期間に対する誤動作の回避と、出力過負荷時における出力スイッチング素子を的確に保護することが可能となる。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
<第1の実施形態>
図1は、第1の実施の形態による検出装置の回路図である。図1において、図6に示す従来の検出装置と同じもの、或いは基本的に同じものには同一の符号を付している。それにより、従来の検出装置から異なる部分にのみ着目して説明する。
本実施形態では、図1に示すように、コンデンサC2にダイオードD1及び抵抗R10を介してコンデンサC3を接続し、そのコンデンサC3と抵抗R10の接続点に抵抗R12を介して電源Vを接続している。コンデンサC3の他方の端子はグランドに接続している。電圧dは、その接続点の電圧、つまりコンデンサC3の端子間電圧である。
スイッチング素子Q5のエミッタとグランド(電源Vのマイナス側の端子)間には抵抗R14を配置し、スイッチング素子Q5と抵抗R14の接続点に抵抗R13を介してトランジスタQ6のベースを接続している。そのトランジスタQ6のコレクタは抵抗R11を介してコンデンサC3と接続され、そのエミッタはグランドと接続されている。
図4は、本実施形態による検出装置の電源投入時における内部電圧の時間変化例を示すタイミングチャートである。次に図4を参照して、電源投入時における内部電圧の時間変化について具体的に説明する。ここでは、その内部電圧として、上記電圧a、b及びdの3つを挙げている。図4において、横軸は時間、縦軸方向は電圧値を示し、表記した「G」はグランドレベルを示している。これは後述の図5でも同様である。
電源投入時は、電源Vからの電流は抵抗R3を介してコンデンサC2に向かって流れる。その電流は、コンデンサC2の他に、ダイオードD1及び抵抗R10を介してコンデンサC3に供給される。そのようにコンデンサC3にバイパスして充電する分が存在するため、電源投入してから電圧aの発振振幅が十分、大きくなるまでの間に、コンデンサC2はコンデンサC3と共に充電され、電圧b及びdは図4に示すようにその値が上昇する。その結果、電源投入時に平滑電圧bが閾値S1を越えることは回避され、スイッチング素子Q5がオンする誤動作は発生しない。
この誤動作の発生の回避は、コンデンサC3、抵抗R10及びR12によって実現させている。このため、発振電圧を波形整形して矩形波信号を生成する波形生成回路や、その矩形波信号を計数するカウンタ回路等を用意する特許文献1に記載の従来の検出装置と比較して、部品点数や生産コストもより抑えることができる。
コンデンサC3の充電が終了した後は、コンデンサC2のみが充電の対象となる。このため、その後は従来の検出装置と同じ応答速度で被検出体の検出を行えるようになる。そ
れにより、電源投入時におけるコンデンサC2の充電の抑制、つまり平滑電圧bの上昇の抑制により誤動作の発生を回避しつつ、通常動作時の被検出体接近に対する応答速度を維持させている。
図5は、本実施形態による検出装置における過負荷時の内部電圧の時間変化例を示すタイミングチャートである。ここでは、その内部電圧として、上記電圧a、b、d、及びスイッチング素子Q5のコレクタ電位cの4つを挙げている。
図5に示すように、電圧aは被検出体の接近によって発振振幅が小さくなる。その発振振幅に依存する平滑電圧bは、その発振振幅の減少に伴い、電荷が充電されて大きくなる。その平滑電圧bが閾値S1を越えると、トランジスタQ3がオフ、トランジスタQ4がオンし、それによってスイッチング素子(トランジスタ)Q5もオンする。そのオンにより、コレクタ電位cは電源V及び負荷LDによって決まる電圧レベルからほぼグランドレベルに移行する。
そのスイッチング素子Q5のオンにより、そのエミッタから電流が流れる。その電流は、抵抗R13を介してトランジスタQ6のベースに流れ、そのベースの電位は、抵抗R14をエミッタからの電流が流れることで生じる電圧降下により、トランジスタQ6をオンさせるものとなる。この結果、トランジスタQ6はオンし、コンデンサC3に蓄えられた電荷は抵抗R11及びトランジスタQ6を介して放電される。その放電により電圧dは図5に示すように低下し、それがコンデンサC2の平滑電圧bよりも下がると、コンデンサC2の電荷はダイオードD1、抵抗R10、R11、及びトランジスタQ6を介して放電する。その放電により平滑電圧bは図5に示すように低下し、それが閾値S2を下回ると、スイッチング素子Q5はオフして、そのコレクタ電位cは、ほぼ電源Vの電圧レベルに復帰する。
そのオフにより、トランジスタQ6もオフして放電は終了し、電圧aの発振振幅が小さいままであれば、再度、コンデンサC2の充電が行われることとなる。その際は、コンデンサC3の充電も併せて行われるため、充電開始から平滑電圧bが閾値S1を越えるまでに要する時間は、最初に閾値S1を越えるまでに要する時間と比較して長くなる。平滑電圧bが閾値S1を越えた後は、スイッチング素子Q5がオンし、同様の動作が繰り返される。その繰り返しは、被検出体が遠ざかり、電圧aの発振振幅が大きくなって平滑電圧bが閾値S1を越えなくなるまで継続される。その結果、被検出体を検出している間は図5に示すように、スイッチング素子Q5はオン/オフを繰り返すこととなる。そのようにして間欠的にオンさせるため、言い換えれば、間欠的に電流を流すことで抑制するため、スイッチング素子Q5の発熱は抑えられ、発熱による故障はより防止できることとなる。それにより、出力端子T2と電源Vの間に負荷LDを接続しなかった、或いは接続すべきでない負荷LDをその間に接続した、といったことで過負荷となった場合でも、故障の発生はより抑えることができる。
上述したようなことから、ダイオードD1、抵抗R10、R11、R13、及びR14並びにトランジスタQ6は、スイッチング素子Q5(のコレクタ−エミッタ間)に対する過負荷時の保護機能を実現させ、過負荷への耐性を向上させる。そのように、その保護機能は、僅かな回路素子の追加により実現させることができる。このため、生産コストの上昇も抑えることができる。本実施形態では、その回路素子の一部(ダイオードD1、抵抗R10)を、電源投入時における誤動作の回避のためのものと共通化することにより、部品点数や生産コストをより抑えられるようにしている。
スイッチング素子Q5のオン/オフ時間、その比、及びスイッチング素子Q5のエミッタから流れる電流(以降「検出電流」)等は、各抵抗R11〜14の抵抗値やコンデンサC3の静電容量の選択によって調整可能である。このことから、故障が発生する状況を想
定して、それらの選択を行うのが望ましい。なお、本実施形態では、コンデンサC3と電源V間に抵抗R12を配置しているが、抵抗R12の替わりに、定電流素子、或いは定電流回路等を配置しても良い。
<第2の実施形態>
図2は、第2の実施形態による検出装置の回路図である。図2において、上記第1の実施形態と同じもの、或いは基本的に同じものには同一の符号を付している。それにより、第1の実施形態から異なる部分にのみ着目して説明する。
本実施形態では、図2に示すように第1の実施形態から、コンデンサC3と電源Vの間に、抵抗R12と並列にアノードを電源V側にしてダイオードD2を接続し、抵抗R7とスイッチング素子Q5のベース間に発光ダイオードLEDを接続し、抵抗R7とグランド間、つまりスイッチング素子Q5のベース−エミッタ間にツエナーダイオードD3を接続したものとなっている。それらの素子は、それぞれ以下の理由により追加したものである。
上記発光ダイオードLEDは、被検出体の接近(検出)時に発光させてその検出状態を通知できるように追加している。
電源Vを遮断後、再投入した場合には、コンデンサC3に電荷が残っている可能性がある。その電荷が残っていると、コンデンサC2に充電される電荷をコンデンサC3にバイパスできる分が小さくなって、スイッチング素子Qを誤動作させてしまう可能性がある。ダイオードD2は、そのような理由による誤動作を確実に回避するために追加したものであり、電源Vの遮断時にコンデンサC3に残った電荷はダイオードD2を介して直ちに放電させるようにしている。その放電のために、カソードをコンデンサC3と接続させている。それにより、そのコンデンサC3に残った電荷はダイオードD2、及び発振回路を介して放電される。
負荷LDの短絡時にスイッチング素子Q5に流れる電流は、そのベース電流と増幅率によって決まる。電源Vの電圧が一定でない場合、この電流が不安定となる。スイッチング素子Q5のベース−エミッタ間にツエナーダイオードD3を接続することにより、電源Vに電圧変動が発生しても、スイッチング素子Q5のベースに供給される電流を一定にすることができる。
一般に、電源端子T1に定電圧回路を接続する場合が多い。その場合、発振回路に印加される電圧の立ち上がりが遅れ、その遅れによって発振回路の発振振幅が大きくなるのも遅れてしまう。その遅れは、スイッチング素子Q5に供給されるベース電流を著しく増大させる可能性がある。しかし、そのような過大なベース電流がスイッチング素子Q5に供給される状況となっても、ツエナーダイオード(定電圧素子)D3によりスイッチング素子Q5のベースに供給される電流を一定とすることができる。
<第3の実施形態>
図3は、第3の実施形態による検出装置の回路図である。
上記第1の実施形態では、トランジスタQ1、Q2、Q5、及びQ6としてNPN型のものを、トランジスタQ3、及びQ4としてPNP型のものをそれぞれ採用している。これに対し第3の実施形態は、第1の実施形態とは反対に、トランジスタQ1、Q2、Q5、及びQ6としてPNP型のものを、トランジスタQ3、及びQ4としてNPN型のものをそれぞれ採用したものである。そのようなトランジスタの変更に合わせ、第3の実施形態では、第1の実施形態を構成する他の素子は図3に示すように接続させている。各トランジスタQ1〜Q6に割り当てられた機能自体は同じであるため、図3では第1の実施形態と同一の符号を付している。
(付記1)
被検出体の接近によって変化する交流信号を出力する交流出力手段を用いて該被検出体を検出する検出装置において、
前記交流出力手段が出力する交流信号に応じたレベルの直流信号を出力するための静電容量素子と、
前記直流信号のレベルに応じた2値の信号を出力する2値信号出力手段と、
前記2値信号出力手段が出力する2値信号によりオン/オフするスイッチング素子と、
前記2値信号出力手段が出力する2値の信号により前記スイッチング素子がオンする状況となった場合に、該スイッチング素子に流れる電流を間欠的に抑制する通電制御手段と、
を具備することを特徴とする検出装置。
(付記2)
前記通電制御手段は、前記静電容量素子と接続された他の静電容量素子を備え、該静電容量素子、及び該他の静電容量素子に充電された電荷を前記スイッチング素子のオンによって流れる電流により放電させ、該放電によって該スイッチング素子を間欠的にオンさせることにより、該スイッチング素子に流れる電流を間欠的に抑制する、
ことを特徴とする付記1記載の検出装置。
第1の実施形態による検出装置の回路図である。 第2の実施形態による検出装置の回路図である。 第3の実施形態による検出装置の回路図である。 第1の実施形態による検出装置の電源投入時における内部電圧の時間変化例を示すタイミングチャートである。 第1の実施形態による検出装置における過負荷時の内部電圧の時間変化例を示すタイミングチャートである。 特許文献1に記載された従来の検出装置の回路図である。 特許文献1に記載された従来の検出装置における内部電圧の時間変化例を示すタイミングチャートである。 特許文献1に記載された従来の検出装置の電源投入時における内部電圧の時間変化例を示すタイミングチャートである。
符号の説明
Q1〜Q6 トランジスタ
C1、C2、C3 コンデンサ
L1 コイル
R1〜R8、R10〜R14 抵抗
D1〜D3 ダイオード
LD 負荷
V 電源
LED 発光ダイオード

Claims (2)

  1. 被検出体の接近によって変化する交流信号を出力する交流出力手段を用いて該被検出体を検出する検出装置において、
    前記交流出力手段が出力する交流信号に応じたレベルの直流信号を出力するための静電容量素子と、
    前記直流信号のレベルに応じた2値の信号を出力する2値信号出力手段と、
    前記2値信号出力手段が出力する2値信号によりオン/オフするスイッチング素子と、
    電源投入時に、前記静電容量素子に対する充電を抑制する充電抑制手段と、
    前記静電容量素子、及び前記他の静電容量素子に充電された電荷を前記スイッチング素子のオンによって流れる電流により放電させ、前記被検出体の検出時に該スイッチング素子を間欠的にオンさせる放電制御手段と、
    を具備することを特徴とする検出装置。
  2. 前記充電抑制手段は、前記静電容量素子と接続された他の静電容量素子である、
    ことを特徴とする請求項1記載の検出装置。
JP2007244510A 2007-09-20 2007-09-20 検出装置 Expired - Fee Related JP5145841B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007244510A JP5145841B2 (ja) 2007-09-20 2007-09-20 検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007244510A JP5145841B2 (ja) 2007-09-20 2007-09-20 検出装置

Publications (2)

Publication Number Publication Date
JP2009077180A JP2009077180A (ja) 2009-04-09
JP5145841B2 true JP5145841B2 (ja) 2013-02-20

Family

ID=40611732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007244510A Expired - Fee Related JP5145841B2 (ja) 2007-09-20 2007-09-20 検出装置

Country Status (1)

Country Link
JP (1) JP5145841B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952919A (ja) * 1982-09-20 1984-03-27 Koyo Denshi Kogyo Kk 近接スイツチ
JP3239647B2 (ja) * 1994-11-01 2001-12-17 株式会社村田製作所 高電圧発生回路
JP3538529B2 (ja) * 1997-09-17 2004-06-14 富士電機機器制御株式会社 検出装置

Also Published As

Publication number Publication date
JP2009077180A (ja) 2009-04-09

Similar Documents

Publication Publication Date Title
JP5585732B2 (ja) ゲート駆動装置
JP6787989B2 (ja) オープン出力保護を備えるドライバ
TWI446670B (zh) 升壓轉換器的保護裝置及方法
JP5169135B2 (ja) スイッチング電源装置
JP6691180B2 (ja) 固体パルス変調器における保護回路、発振補償回路および給電回路
US20080252281A1 (en) Switching power supply circuit having soft start circuit
JP6203020B2 (ja) 充放電スイッチ回路を有する電池パック
KR102250320B1 (ko) 용량성 액추에이터를 충전 및 방전하기 위한 장치 및 그러한 장치를 갖는 어레인지먼트
JP4779549B2 (ja) 電圧駆動型半導体素子のゲート駆動回路。
KR20060132941A (ko) 반도체 집적 회로 장치 및 그것을 이용한 스위칭 전원 장치
JP5293016B2 (ja) Dc−dcコンバータ
JP2015177328A (ja) 半導体装置
JP2013026838A (ja) アクティブクランプ回路
JP6138354B2 (ja) 負荷駆動回路、および、負荷短絡検出回路
JP5145841B2 (ja) 検出装置
JP2017034827A (ja) スイッチング電源の制御装置
JP2016035220A (ja) 半導体装置
JP2020010431A (ja) 電源制御回路
JP2010123044A (ja) 過電流保護回路
JP4957916B2 (ja) 半導体素子駆動回路
JP5492009B2 (ja) 負荷制御装置
JP5318369B2 (ja) 突入電流抑制回路
JP5634233B2 (ja) 絶縁型スイッチング電源
JP6561321B2 (ja) スイッチング電源装置
JP2005312105A (ja) 降圧コンバータ

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20100514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121112

R150 Certificate of patent or registration of utility model

Ref document number: 5145841

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees