JP5145743B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、金属を含有する材料からなるゲート電極をもつＭＯＳデバイスを含む半導体装置を製造するに際し、ゲート電極に於けるゲート長の制御に係わる諸問題を解消する半導体装置の製造方法に関する。

半導体装置に於ける高集積化の進展と共にデバイスのパターン寸法は縮小され、半導体装置を作製するプロセス装置の能力は限界に近づいている。

デバイスを構成する諸部分のうち、特にゲート電極の形状はデバイス特性に及ぼす影響が大きいので、ゲート電極を高精度に形成することはデバイス特性の安定化に直結する。

一般的な半導体装置の製造プロセスに於いては、露光及び現像によって形成したレジストパターンをマスクとして 例えばプラズマを利用したドライエッチング法を用いることによってゲート電極材料膜を加工することでゲート電極を形成する。

この場合、ゲート長は、レジストからなるマスク及びその下層に在る反射防止膜それぞれのパターン寸法によって決定されるが、半導体デバイスの微細化によって５０ｎｍ以下のゲート長が要求される現状において、露光及び現像による寸法制御のみで、これを達成することは困難になっている。

そこで、エッチングプロセスに於いて、マスクを横方向にエッチングするトリミングと呼ばれる方法が広く採用されている。

図１６乃至図２０は従来のトリミングを用いた一般的なゲートエッチングのプロセスを説明する為の工程要所に於ける半導体装置を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する（例えば、非特許文献１を参照。）。

図１６参照
（１）
シリコン基板１に通常の技法を用い、ＳＴＩ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）部２を形成し、ゲート絶縁膜３を形成し、多結晶シリコン層４を形成し、反射防止膜（ｂｏｔｔｏｍ ａｎｔｉ ｒｅｆｌｅｃｔｉｖｅ ｃｏａｔｉｎｇ：ＢＡＲＣ）５を形成してある。

（２）
フォトリソグラフィに於けるレジストプロセスを用いてゲート電極形成予定部分にフォトレジスト膜６を形成する。

図１７参照
（３）
プラズマエッチング法を用い、レジスト膜６をマスクにして反射防止膜５のエッチングを行うのであるが、この際、反射防止膜５をレジスト膜６も含め、縦方向のみでなく横方向にもエッチングを行って反射防止膜５の線幅を縮小する。

図１８参照
（４）
プラズマエッチング法を用い、線幅を縮小された反射防止膜５をマスクとし多結晶シリコン層４のエッチングを行って、反射防止膜５の線幅に等しいゲート長をもつゲート電極４Ｇを形成する。

図１９及び図２０参照
（５）
この後、ＣＶＤ法を用いてＳｉＯ₂ からなる絶縁膜を形成し、この絶縁膜を異方性エッチングしてゲート電極４Ｇの側面にサイドウォール７を形成する。

上記説明した方法の他、マスクによってゲート電極の異方性エッチングを行ってから、プラズマエッチングを行ってゲート電極を横方向にエッチングするゲート電極のトリミング方法も開発されている（例えば、非特許文献２を参照。）。

前記したようなゲート電極のトリミングの技術とは別に、近年、これまで多用されてきた多結晶シリコンから成るゲート電極を他の材料にすることで、デバイス性能の向上を図ることも行われている。

即ち、金属シリサイドもしくは金属単体をゲート材料として利用するための研究開発が進行中であり、ゲート材料が変わることに依って、エッチングガス種や圧力などの条件が大幅に変わることが予測されている。
堤他、「日立評論」２００６年３月号、Ｐ７１、株式会社日立製作所発行 Ｋ．Ｍ．Ｔａｎ ｅｔ ａｌ．Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ａ２２，１５００（２００４）．

図１６乃至図２０について説明した従来の技術では、ゲート電極に対するマスクを横方向にエッチングするトリミング方法として、一般的にプラズマによるエッチングを利用する為、効果的に横方向のエッチングを促進させる制御性に優れたプロセスパラメータを設定することは難しく、パターンの疎密、反射防止膜の厚さや膜質の不均一性などによっても横方向に対するエッチング速度は変化する。

エッチング装置に関しても、ウェハ処理を繰り返すことに依って、装置内壁へのプラズマ成分の付着、或いは、装置部材がプラズマと接することによる劣化などに起因して装置状態は変化する。

そのような結果、ガス流量などのエッチング条件を同一に設定しても実際のエッチングプラズマの状態は変化し、エッチング速度などに変動をもたらすこととなり、従って、トリミングの再現性も劣化する。

また、パターンの微細化によってレジスト線幅は縮小されるが、エッチング耐性を維持するには一定のレジスト高さが要求されるから、ゲート加工を実施する際のレジスト膜断面は、線幅に対する高さの比が増大する傾向にあり、レジストトリミングでさらに線幅を縮小させることによってレジスト倒れが発生しやすくなる。

レジストではなくゲート電極のトリミングにおいても、プラズマエッチングのもとではレジストに対するエッチングイオンの衝撃は無視することができないので、やはり、レジストの変形は起こり得る。

今後、ゲート材料がこれまでの多結晶シリコンから金属シリサイド或いは金属単体に移行した場合、エッチングプロセスにおいても新規のエッチング条件が使用されることとなり、レジスト、反射防止膜、およびゲート材料に対するエッチング速度や選択比によっては従来のトリミング方法の適用が不可能となる事態も想定される。

これらの課題は、主として、トリミングする手段としてプラズマエッチングを利用することに起因するものである。

さらに、ゲートエッチング後の側壁にサイドウォールを形成する工程では、堆積させた絶縁膜を異方性エッチングによってゲート側壁以外は除去する。このときＳＴＩ部は、同様の酸化膜で形成されているため、ゲート側壁以外の絶縁膜を完全に除去する過程でＳＴＩ部が過剰にエッチングされることにより、ＳＴＩ部に隣接するＭＯＳ電極部とで凹凸が生成されてしまい、トランジスタ間でのリークなどの原因となる。

本発明では、ゲート電極のトリミングを良好に実施できるように、また、レジストトリミングを行ってもレジスト倒れやレジスト変形が発生しないように、更に、従来のトリミングがプラズマエッチングで実施されていることに起因する問題を解消し、更にまた、ゲート電極のトリミングに関連してサイドウォールの形成時にＳＴＩ部が過剰に損傷されないようにしようとする。

本発明に依る半導体装置の製造方法に於いては、Ｃｏ或いはＣｏシリサイドからなるゲート電極をもつ半導体装置を作製する工程に於いて、ゲート電極のエッチング後にゲート部の表面を酸化させる工程と、ゲート部を有機酸を含むガス状物質に曝露すると共に加熱して金属と有機酸との反応生成物を揮発させてゲート電極のトリミングを行う工程が含まれることを基本とする。

前記手段を採ることに依り、下記に列挙する効果が得られる。
（１） ゲート側面の側壁酸化膜厚によってトリミング量を制御することができるので、 プラズマエッチングに依るトリミングと比較してゲート長に対する制御性が向上す る。

（２） 熱酸化による成膜はＣＶＤ法による成膜と比較して一般的に良好な膜質が得られ るので、表面の凹凸がＣＶＤ膜の１／５程度に減少した膜を形成でき、従って、ゲ ート線幅の制御性も同程度に良好である。

（３） ゲート電極の線幅狭小化は、マスクであるレジスト膜または反射防止膜のエッチ ング形状を制御するのではなく、直接、ゲート電極を加工するので、レジスト膜及 び反射防止膜の膜特性から独立したプロセスであり、線幅狭小化に起因するレジス ト倒れなどを発生することはない。

（４） 図２について説明したトリミング方法では、マルチチャンバー方式のプロセス装 置を利用することで、エッチングから有機酸ガス処理によるゲート電極側面に対す るシリコン酸化膜形成までを同一の真空装置内で実行することが可能となる為、大 気中からの汚染物質の付着を防ぐことができる。

（５） 有機酸ガスを用いた処理で形成されるゲート電極側面のＳｉ酸化膜を異方性エッ チングすることでサイドウォールにすることができる。通常のプロセスでサイドウ ォールを形成するには、ゲート加工後にＣＶＤ法などを用いてＳｉ酸化膜を成膜し なければならないが、本発明に於いて、金属シリサイドゲートを用いた場合には、 Ｓｉ酸化膜形勢のプロセスを削減することができる。

（６） 本発明に依るゲートトリミングは、エッチング後の処理であるため、従来のトリ ミング技術によるゲート長制御と組み合わせて補完することも可能である。その場 合、有機酸ガスによる処理に先立ってレジストを除去し、この時点におけるゲート 長を測定することで、所望のゲート長との差からゲート電極側面に形成する最適な 側壁酸化膜厚を求めることができる。このように、二段階でトリミングを行うこと でゲート長をより精密に制御することができる。

（７） 本発明に依った場合、サイドウォールとして利用できるゲート側面以外に酸化膜 を形成することは殆どなく、その為、図１６乃至図２０について説明した従来例の ようなサイドウォール形成のための絶縁膜エッチングの処理時間が短縮され、ＳＴ Ｉ部を過剰にエッチングすることに依る段差の形成は抑制される。

図１乃至図５は本発明に於ける第１の実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。

図１参照
（１）
シリコン基板１１には、通常の技法を用い、ＳＴＩ部１２を形成し、ゲート絶縁膜１３を形成し、金属含有膜として金属シリサイド層１４を形成し、反射防止膜１５を形成してある。尚、金属シリサイド層１４は金属単体層に代替して良い。

（２）
フォトリソグラフィに於けるレジストプロセスを用いてゲート電極形成予定部分にフォトレジスト膜１６を形成する。

図２参照
（３）
プラズマエッチング法を用い、フォトレジスト膜１６をマスクにして反射防止膜１５のエッチングを行い、次いで、フォトレジスト膜１６及び反射防止膜１５をマスクにして金属シリサイド層１４のエッチングを行ってゲート電極１４Ｇを形成する。尚、エッチングは被エッチング材料に適した条件で実施されることは云うまでもないが、この段階では、ゲート長を厳密に制御しなくても良いので、ここでのエッチングに対するプロセスマージンは増大する。

図３参照
（４）
基板１１に酸素或いはオゾンを供給することに依り、露出されているゲート電極１４Ｇ側面を酸化させて側壁酸化膜１７を形成する。そして、このようにして形成した側壁酸化膜１７の厚さがゲート電極１４Ｇのトリミング量に相当することとなる。

この場合の酸化は、ゲート電極１４Ｇのトリミング量に応じて実施するものであり、例えば、酸素雰囲気中で３分程度の加熱を行うと１００〜２００Åの側壁酸化膜を生成することができる。

図４参照
（５）
全面に有機酸からなるガスを供給すると共に加熱することに依って、側壁酸化膜１７と有機酸とを反応させる。

側壁酸化膜１７の膜厚が薄い場合は有機酸ガスの供給後に基板１１の加熱を行っても良く、そして、基板１１の加熱はヒーターや赤外線による加熱、若しくは、電子やイオンなどのエネルギービームの照射して加熱することも可能である。

この反応によって形成される金属と有機酸との化合物は揮発性であり、熱エネルギーによって気相中へ放出される。

それに対し、Ｓｉは有機酸に対する反応性が小さい為、金属のような揮発性分子を形成することなく、ゲート電極１４Ｇの側面にＳｉ酸化膜として残存する。この結果、ゲート電極１４Ｇの側面から金属が除去されて実質的にＳｉ酸化膜となった側壁酸化膜１７が残留して、金属シリサイドから成るゲート電極１４Ｇの実効的な線幅は縮小されることになる。

図５参照
（６）
ゲート電極１４Ｇの側面に残留するＳｉ酸化膜は保護膜として機能することができるので、レジスト膜１６及び反射防止膜１５の剥離後、Ｓｉ酸化膜に対する異方性エッチングを行うことでサイドウォール１８とすることができる。このサイドウォール１８はソース領域及びドレイン領域を形成する際、イオン注入に対するチャネルのマスクとして利用可能であることは云うまでもない。

前記説明した製造工程では、レジスト膜１６を除去する前にゲート電極１４Ｇの側面を酸化させて有機酸ガスに依る処理を行っているが、この工程は、レジスト膜１６を除去した後でも実施することができる。但し、この場合には、金属シリサイドからなるゲート電極１４Ｇの頂面にも有機酸ガスによる処理でＳｉ酸化膜が形成される。

本発明では、前記説明した工程を応用して作製した試料について測定実験を行っているので、その結果を図６に見られるデータ線図を基にして説明する。

図６は試料表面付近の構成元素を明らかにするために行ったＸＰＳ（Ｘ−ｒａｙ ｐｈｏｔｏｅｌｅｃｔｒｏｎ ｓｐｅｃｔｒｏｓｃｏｐｙ）分析の結果を表し、図の上段に見られるＡ乃至Ｃは処理前の試料に関するデータ、図の下段に見られるＤ乃至Ｆは処理後の試料に関するデータをそれぞれ示している。

この実験では、金属シリサイドに相当する試料としてＳｉ上に堆積させたＣｏを、そして、有機酸として酢酸を用いた。処理前の試料は、Ｓｉ基板上に２０ｎｍのＣｏをスパッタ法によって堆積させたものであり、処理前と３４０℃に加熱しながら数十Ｐａの酢酸蒸気に数分間曝露した後の表面状態を比較した。この場合、ＸＰＳによる検出深さは４〜５ｎｍであり、分析は試料を大気搬送することで行ったので、その間に大気からの試料表面への吸着による影響も含んでいる。

前記実験で、処理前の試料から検出された主要な元素はＣｏ、Ｏ、Ｃ及び下地のＳｉであった。処理前の状態では、Ｃｏ表面に自然酸化膜が形成されている。Ｓｉ２ｓ（Ｃを参照。）のスペクトルにＣｏ／Ｓｉ界面に存在すると考えられるＳｉＯｘの信号強度がわずかに認められることから、スパッタした状態でＣｏとＳｉの界面でシリサイド化反応が起こり、ＸＰＳに依る検出深さまでＳｉが侵出したと考えられる。処理前のＣｏ２ｐ（Ａを参照。）のスペクトルから、Ｃｏの自然酸化膜とともにＣｏ単体の信号強度も認められ、自然酸化膜の厚さは５ｎｍ以下と判断できる。よって、処理前の試料はＳｉ基板上にＣｏシリサイドを介してＣｏ単体、そして、最表面にＣｏ酸化膜が存在する。

処理後の試料、即ち、３４０℃に加熱しながら酢酸蒸気に曝露した後の試料表面から得たＣｏ２ｐ（Ｄを参照。）のスペクトルに於いて、Ｃｏ−Ｏ、又は、Ｃｏ−ＯＨの信号強度が検出限界以下となってＣｏ単体による信号強度のみとなっていることから、表面に存在していたＣｏの自然酸化膜が消失したことが分かる。

また、Ｏ１ｓ（Ｅを参照。）並びにＳｉ２ｓ（Ｆを参照。）のスペクトルではＳｉＯ₂ を示す信号強度が顕著に増大し、数ｎｍ程度の膜厚のＳｉＯ₂ 膜が表面付近に形成されたことを示している。

図７は図６について説明したＸＰＳスペクトルから求めた試料表面付近の元素比を表す線図である。

試料を酢酸蒸気に曝露した後はＣｏがほとんど消失してＳｉＯ₂ が支配的となった。この場合、以下の反応が起こっていると考えられる。
即ち、
ＣｏＯ＋２ＣＨ₃ ＣＯＯＨ→Ｃｏ（ＣＨ₃ ＣＯＯ）₂ ＋Ｈ₂ Ｏ
ここで、Ｃｏ（ＣＨ₃ ＣＯＯ）₂ は揮発性分子として気相中に放出される。

Ｓｉ及ＳｉＯ_x は酢酸と反応しないので試料表面に残存する。また、図７はＣ汚染の低減にも効果があることを示唆していて、酢酸分子が含有するＣの残存もほとんどない。

前記説明した実験結果から、ＣｏとＳｉの酸化膜に対して酢酸蒸気の曝露と加熱を行うことによってＣｏは消滅し、ＳｉＯ_x のみ残存することが確認できた。

図８は本発明を実施する半導体製造装置を表す要部説明図であり、（Ａ）及び（Ｂ）に見られる装置は基本的に同じであるが、（Ａ）はウェハを加熱できる構成、（Ｂ）はウェハにエネルギービームを照射できる構成をそれぞれ示している。

図に於いて、プロセスチャンバー２１には、有機酸ガスを導入する配管２２、試料を酸化するための酸素またはオゾンなどを導入する配管２３、チャンバー２１内を真空排気する排気管２４が配設され、また、配管２２は有機酸容器２２Ａと結ばれている。チャンバー２１内には基台２１Ａが配設され、その上には試料であるウェハ２５が載置される。

液体の有機酸を気化させるには、ヒーターによる加熱を行うのであるが、少量の場合は室温での蒸発によってもまかなうことができる。発生した有機酸蒸気はマスフローコントローラで流量を制御して配管２２を介してプロセスチャンバー２１に供給される。

図８に例示した装置では、エッチング装置とのマルチチャンバー化を考慮して枚葉扱いの装置としたが、複数のウェハを１回で処理するバッチ式装置にも適用できる。

有機酸蒸気と酸化したゲート材を反応させて揮発性分子を気相中へ放出させる為、ウェハ２５を約２５０℃以上に昇温するヒーター加熱機構もしくは赤外線加熱機構を備えることが必要である。

ヒーター或いは赤外線に依るウェハ２５の加熱は、エネルギービームの照射に代替することが可能であり、例えばイオンビームを用いる場合は約１００ｅＶ以上のエネルギーを適用する。その他のエネルギービームとしては、電子線やレーザービームなどを利用することができる。

エネルギービームを局所的に照射することによって、ウェハ面内における所望の箇所のみを対象としてゲート長の制御を行うことが可能である。

典型的なプロセス条件としては、数十〜数百Ｐａの有機酸ガス雰囲気中でウェハを約１５０℃に加熱して3 分以内の処理を行うことが可能である。

図９は本発明を用いてゲート長制御を行う場合のシーケンスを表す説明図であり、プロセスフローとしては、既に説明したところから明らかであるが、レジスト線幅の測定→エッチング→シリサイド酸化→有機酸蒸気処理に至る流れである。

測定したレジスト線幅と過去の処理結果、又は、実験から求めたエッチングで発生するレジストのトリミング量から、従来のエッチングで得られるゲート長を予測する。この値とゲート長の狙い値との差がゲートのトリミング量に相当し、従って、除去する側壁酸化膜の厚さとなる。

上記のようにして求めた厚さの側壁酸化膜を得る為、酸化時間に対する酸化膜厚の関係を事前に取得しておき（付記した線図を参照。）、これに基づいて抽出した酸化時間でゲート材の酸化を行う。この場合の酸化膜厚の制御は、酸化時間以外にも処理温度やガス流量の制御に依っても良い。

図１０は金属シリサイドを用いたゲート電極について高さ方向でゲート線幅を制御する応用例を説明する為の工程要所に於ける半導体装置を表す要部切断側面図であり、図１乃至図５に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。

この場合のゲート電極１４Ｇを作製するには、金属シリサイド膜を成膜する際、膜厚方向に構成元素として金属の割合が多い層とＳｉの割合が多い層とを積層してあり、図では３層の場合を示しているが、構成元素の割合を異にする薄膜を多層に積層すれば、金属からＳｉに至るまで、構成元素をグレーデッドに変化させることができる。

有機酸ガスによる処理では金属が選択的に除去されてＳｉが残存し、Ｓｉの割合が多い層と比較すると金属の割合が多い層でトリミング量が増大する。従って、金属の割合が多い層の線幅はＳｉの割合が多い層より狭くなる。図示例では３層であるから、ゲート電極１４Ｇの線幅は段階的に変化しているが、前記したように、薄膜を多層に積層して構成元素をグレーデッドに変化させれば、ゲート電極１４Ｇの横断面構造は逆台形にすることができる。

前記説明した例は、ゲート電極側壁のテーパー形状やゲート下端だけを細くする為、ゲート下端に窪み、即ち、ノッチを作製するのに利用することができ、さらにはゲートの3 次元構造化にも有用な技術として期待できる。

図１１乃至図１５は本発明に於ける第２の実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。尚、図１乃至図５に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。

図１１参照
（１）
シリコン基板１１には、通常の技法を用い、ゲート絶縁膜１３の形成、金属単体層３４の形成、反射防止膜１５の形成を行う。

（２）
フォトリソグラフィに於けるレジストプロセスを用いてゲート電極形成予定部分にフォトレジスト膜１６を形成する。

図１２参照
（３）
プラズマエッチング法を用い、フォトレジスト膜１６をマスクにして反射防止膜１５のエッチングを行い、次いで、フォトレジスト膜１６及び反射防止膜１５をマスクにして金属単体層３４のエッチングを行ってゲート電極３４Ｇを形成する。

図１３参照
（４）
基板１１に酸素或いはオゾンを供給することに依り、露出されているゲート電極３４Ｇ側面を酸化させて金属酸化膜３７を形成する。このようにして形成した金属酸化膜３７の厚さがゲート電極３４Ｇのトリミング量に相当することとなる。

この場合の酸化は、ゲート電極３４Ｇのトリミング量に応じて実施するものであり、例えば、酸素雰囲気中で３分程度の加熱を行うと１００〜２００Åの金属酸化膜を生成することができる。

図１４参照
（５）
基板１１に有機酸からなるガスを供給すると共に加熱することで金属酸化膜３７と有機酸とを反応させる。

金属酸化膜３７の膜厚が薄い場合は有機酸ガスの供給後に基板１１の加熱を行っても良く、そして、基板１１の加熱はヒーターや赤外線による加熱、若しくは、電子やイオンなどのエネルギービームの照射して加熱することも可能である。

前記反応によって形成される金属と有機酸との化合物は揮発性であり、熱エネルギーによって気相中へ放出されて金属単体からなるゲート電極３４Ｇの側面が表出され、これに依って、ゲート電極３４Ｇの線幅狭小化が実現される。

この場合、ゲート電極３４Ｇは金属単体であって、金属シリサイドのようなＳｉは含まれていないので、ゲート電極３４Ｇの側面にＳｉ酸化膜が残存することはない。

図１５参照
（６）
レジスト膜１６及び反射防止膜１５の剥離後、全面にＳｉ酸化膜を形成してから異方性エッチングを行うことでサイドウォール１８を形成する。このサイドウォール１８はソース領域及びドレイン領域を形成する際、イオン注入に対するチャネルのマスクとして利用可能であることは云うまでもない。

本発明に於ける第１の実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。 本発明に於ける第１の実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。 本発明に於ける第１の実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。 本発明に於ける第１の実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。 本発明に於ける第１の実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。 試料表面付近の構成元素を明らかにするために行ったＸＰＳ分析の結果を表す線図である。 図６について説明したＸＰＳスペクトルから求めた試料表面付近の元素比を表す線図である。 本発明を実施する半導体製造装置を表す要部説明図である。 本発明を用いてゲート長制御を行う場合のシーケンスを表す説明図である。 金属シリサイドを用いたゲート電極について高さ方向でゲート線幅を制御する応用例を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。 本発明に於ける第２の実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。 本発明に於ける第２の実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。 本発明に於ける第２の実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。 本発明に於ける第２の実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。 本発明に於ける第２の実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。 従来のトリミングを用いた一般的なゲートエッチングのプロセスを説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。 従来のトリミングを用いた一般的なゲートエッチングのプロセスを説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。 従来のトリミングを用いた一般的なゲートエッチングのプロセスを説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。 従来のトリミングを用いた一般的なゲートエッチングのプロセスを説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。 従来のトリミングを用いた一般的なゲートエッチングのプロセスを説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。

符号の説明

１１ シリコン基板
１２ ＳＴＩ部
１３ ゲート絶縁膜
１４ 金属シリサイド層
１４Ｇ ゲート電極
１５ 反射防止膜
１６ フォトレジスト膜
１７ 側壁酸化膜
１８ サイドウォール

Claims (5)

1. 半導体基板上に絶縁膜を介して、Ｃｏ膜或いはＣｏシリサイドからなる金属含有膜を形成する工程と、
   前記金属含有膜をパターニングする工程と、
   前記パターニングされた前記金属含有膜の側壁を酸化させ、側壁酸化膜を形成する工程と、 前記側壁酸化膜を、有機酸ガスに曝露し、前記側壁酸化膜中のＣｏと前記有機酸ガスとを反応させて揮発性分子として放出するトリミング工程と
   が含まれることを特徴とする半導体装置の製造方法。
2. 前記金属含有膜は、Ｃｏシリサイド膜であり、前記トリミング工程において、前記側壁酸化膜中のＣｏは、前記有機酸ガスとの反応により揮発性分子として気相中に放出され、前記側壁酸化膜はＳｉ酸化膜となること
   を特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記Ｃｏシリサイド膜におけるＳｉとＣｏの割合が、前記半導体基板からの高さ方向に変化していること
   を特徴とする請求項２に記載の半導体装置の製造方法。
4. 前記トリミング工程に於いて、前記側壁酸化膜を有機酸ガスに曝露するとともに、エネルギービームの照射によって前記半導体基板を加熱すること
   を特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置の製造方法。
5. 前記有機酸ガスは、酢酸又は蟻酸を含むこと
   を特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体装置の製造方法。

Images