JP5142844B2 - Stabilization circuit and amplifier - Google Patents
Stabilization circuit and amplifier Download PDFInfo
- Publication number
- JP5142844B2 JP5142844B2 JP2008156759A JP2008156759A JP5142844B2 JP 5142844 B2 JP5142844 B2 JP 5142844B2 JP 2008156759 A JP2008156759 A JP 2008156759A JP 2008156759 A JP2008156759 A JP 2008156759A JP 5142844 B2 JP5142844 B2 JP 5142844B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- input impedance
- transmission line
- circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
この発明は、マイクロ波やミリ波で使用される安定化回路及び増幅器に関するものである。 The present invention relates to a stabilization circuit and an amplifier used in microwaves and millimeter waves.
図11は以下の特許文献1に開示されている従来の増幅器を示す構成図である。
図11の増幅器は、入力端子51と出力端子57の間に、抵抗52、1/4波長の伝送線路53、抵抗54、整合回路55及び半導体素子56が接続されている。
ただし、図11では、半導体素子56と整合回路55を接続するワイヤや、出力整合回路などを省略している。
FIG. 11 is a block diagram showing a conventional amplifier disclosed in
In the amplifier of FIG. 11, a
However, in FIG. 11, wires for connecting the
半導体素子56の入力インピーダンスは、整合回路55によって変成されている。
即ち、図12のスミスチャート上で、使用帯域における低域の周波数FLから高域の周波数FHにかけて50Ωを巻くように変成されている。
図11の増幅器は、抵抗52,54及び1/4波長の伝送線路53により安定化が図られているが、入力端子51から半導体素子56側を見た入力インピーダンスは、やはり、低域の周波数FLから高域の周波数FHにかけて50Ωを巻くように変成されている。
The input impedance of the
That is, on the Smith chart of FIG. 12, it is transformed so that 50Ω is wound from the low frequency FL to the high frequency FH in the use band.
The amplifier shown in FIG. 11 is stabilized by
このため、入力端子51における反射特性は、使用帯域における低域から高域にかけてほぼ同じような特性となり、使用帯域内で均一な反射特性が得られる。
また、半導体素子56の入力インピーダンスにばらつきが生じても、ばらつく方向の差異による反射特性の劣化量が平均的には同じであり、安定な動作が可能になる効果が得られる。
ただし、半導体素子56は、低域ほど最大有能利得(MAG:Maximum Available Gain)/最大安定利得(MSG:Maximum Stable Gain)が高いため、入力端子51において、使用帯域内で均一な反射特性が得られるようにされている場合、得られる利得が低域の周波数FLほど高くなり、平坦な特性とならなくなる。
For this reason, the reflection characteristics at the
Even if the input impedance of the
However, the
従来の増幅器は以上のように構成されているので、入力端子51において、使用帯域内で均一な反射特性が得られるようにされている場合、得られる利得が低域の周波数FLほど高くなり、平坦な特性とならなくなるなどの課題があった。
Since the conventional amplifier is configured as described above, when the uniform reflection characteristic is obtained in the use band at the
この発明は上記のような課題を解決するためになされたもので、使用帯域内で平坦な利得特性と安定な動作を実現することができる安定化回路及び増幅器を得ることを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a stabilization circuit and an amplifier capable of realizing a flat gain characteristic and a stable operation within a use band.
この発明に係る安定化装置、抵抗がオープンスタブと伝送線路からなる回路に接続されており、上記回路の一端が半導体素子と接続されている安定化回路において、上記半導体素子の入力インピーダンスのうち、使用帯域における高域の周波数の入力インピーダンスが、使用帯域における低域の周波数の入力インピーダンスより高くなるように、上記伝送線路及び上記オープンスタブにより上記半導体素子の入力インピーダンスが変成され、
上記伝送線路及びオープンスタブが半導体素子と電気的に接続されている高誘電率基板である整合回路基板の配線パターンによって形成され、
上記抵抗が上記整合回路基板と電気的に接続されている低誘電率基板である別の基板の薄膜抵抗と、上記整合回路基板の薄膜抵抗とによって形成されているようにしたものである。
In the stabilization circuit according to the present invention, a resistor is connected to a circuit composed of an open stub and a transmission line, and one end of the circuit is connected to the semiconductor element. Of the input impedance of the semiconductor element, The input impedance of the semiconductor element is transformed by the transmission line and the open stub so that the input impedance of the high frequency in the use band is higher than the input impedance of the low frequency in the use band ,
The transmission line and the open stub are formed by a wiring pattern of a matching circuit board which is a high dielectric constant board electrically connected to a semiconductor element,
The resistor is formed by a thin film resistor of another substrate which is a low dielectric constant substrate electrically connected to the matching circuit substrate and a thin film resistor of the matching circuit substrate .
この発明によれば、抵抗がオープンスタブと伝送線路からなる回路に接続されており、上記回路の一端が半導体素子と接続されている安定化回路において、上記半導体素子の入力インピーダンスのうち、使用帯域における高域の周波数の入力インピーダンスが、使用帯域における低域の周波数の入力インピーダンスより高くなるように、上記伝送線路及び上記オープンスタブにより上記半導体素子の入力インピーダンスが変成されているように構成したので、使用帯域内で平坦な利得特性と安定な動作を実現することができる効果がある。
また、上記伝送線路及びオープンスタブが半導体素子と電気的に接続されている高誘電率基板である整合回路基板の配線パターンによって形成され、
上記抵抗が上記整合回路基板と電気的に接続されている低誘電率基板である別の基板の薄膜抵抗と、上記整合回路基板の薄膜抵抗とによって形成されているように構成したので、配線パターンの小型化を図り、抵抗の耐電圧を高めることができる効果がある。
According to the present invention, in a stabilization circuit in which a resistor is connected to a circuit composed of an open stub and a transmission line, and one end of the circuit is connected to a semiconductor element, the use band of the input impedance of the semiconductor element Because the input impedance of the semiconductor element is transformed by the transmission line and the open stub so that the input impedance of the high frequency in the band is higher than the input impedance of the low frequency in the use band. There is an effect that a flat gain characteristic and a stable operation can be realized in the use band.
Further, the transmission line and the open stub are formed by a wiring pattern of a matching circuit board which is a high dielectric constant board electrically connected to a semiconductor element,
Since the resistor is formed by the thin film resistor of another substrate which is a low dielectric constant substrate electrically connected to the matching circuit substrate and the thin film resistor of the matching circuit substrate, the wiring pattern Thus, there is an effect that the withstand voltage of the resistor can be increased.
実施の形態1.
図1はこの発明の実施の形態1による増幅器を示す等価回路図である。
図1において、安定化回路2は一端が入力端子1と接続され、他端が半導体素子3のゲート端子と接続されており、安定化回路2は半導体素子3の入力インピーダンスを変成するとともに、安定化を図る回路である。
半導体素子3はゲート端子が安定化回路2の伝送線路5と接続されており、ゲート端子から入力された信号を増幅して出力端子4に出力する。
半導体素子3としては、例えば、FETなどの素子が該当するが、FETに限るものではなく、例えば、HBTやIGBTなどの素子でもよい。
FIG. 1 is an equivalent circuit diagram showing an amplifier according to
In FIG. 1, the
The
The
図1の例では、安定化回路2は、伝送線路5と抵抗6からなる直列回路と、その直列回路に接続されているオープンスタブ7から構成されている。
また、半導体素子3の入力インピーダンスのうち、使用帯域における高域の周波数FHの入力インピーダンスが、使用帯域における低域の周波数FLの入力インピーダンスより高くなるように、伝送線路5及びオープンスタブ7により半導体素子3の入力インピーダンスが変成されている。
図1では、安定化回路2と半導体素子3を接続するワイヤや、出力整合回路などを省略している。
図2は半導体素子3の入力インピーダンスを表しているスミスチャートを示す説明図である。
In the example of FIG. 1, the
Further, among the input impedances of the
In FIG. 1, wires for connecting the
FIG. 2 is an explanatory diagram showing a Smith chart showing the input impedance of the
次に動作について説明する。
安定化回路2の伝送線路5と半導体素子3の接続点から、半導体素子3側を見た半導体素子3の入力インピーダンスは、使用周波数が低い場合、図2(a)に示すように、使用帯域における低域の周波数FLから高域の周波数FHにかけて容量性領域に存在している。
Next, the operation will be described.
When the operating frequency is low, the input impedance of the
このような半導体素子3の入力インピーダンスは、図2(b)に示すように、安定化回路2の伝送線路5によって誘導性領域に変成される。
また、半導体素子3の入力インピーダンスは、図2(c)に示すように、安定化回路2のオープンスタブ7によって、高域の周波数FHが実軸上付近に変成される。
このとき、高域の周波数FHの入力インピーダンスと比較して、低域の周波数FLの入力インピーダンスは低くなる。
The input impedance of the
Further, as shown in FIG. 2C, the input impedance of the
At this time, the input impedance of the low frequency FL is lower than the input impedance of the high frequency FH.
安定化回路2には抵抗6が装荷されているので、安定化が図られるが、低域の周波数FLの入力インピーダンスが、高域の周波数FHの入力インピーダンスより低いため、入力端子1から信号が入力されると、抵抗6による入力信号の消費は低域の周波数FLの方が大きくなる。
したがって、安定性については、高域の周波数FHと比較して、低域の周波数FLで大きく向上する。
Since the
Therefore, the stability is greatly improved at the low frequency FL compared to the high frequency FH.
これに対して、半導体素子3では、低域と比べて高域ほど安定性がよいため、安定化回路2によって低域での安定性が高められることにより、使用帯域内では安定性が平均的によくなる。
また、半導体素子3では、低域と比べて高域ほどMAG/MSGが低いため、安定化回路2によって低域での利得が低下することにより、使用帯域内でのMAG/MSGの平坦性が向上する。
On the other hand, in the
Further, in the
ここで、図3は安定係数とMAG/MSGの計算結果を示す説明図である。
図3は、使用帯域がC帯の0.93FOから1.07FOの範囲である場合、安定係数とMAG/MSGが使用帯域内で均一によくなっていることを示している。
したがって、この実施の形態1によれば、使用帯域内で平坦な利得特性が得られることが理解される。
Here, FIG. 3 is an explanatory diagram showing calculation results of the stability coefficient and MAG / MSG.
FIG. 3 shows that when the use band is in the range of 0.93 FO to 1.07 FO in the C band, the stability coefficient and MAG / MSG are improved uniformly in the use band.
Therefore, according to the first embodiment, it is understood that a flat gain characteristic can be obtained within the use band.
以上で明らかなように、この実施の形態1によれば、抵抗がオープンスタブと伝送線路からなる回路に接続されており、上記回路の一端が半導体素子と接続されている安定化回路において、半導体素子3の入力インピーダンスのうち、使用帯域における高域の周波数FHの入力インピーダンスが、使用帯域における低域の周波数FLの入力インピーダンスより高くなるように、伝送線路5及びオープンスタブ7により半導体素子3の入力インピーダンスが変成されているように構成したので、使用帯域内で平坦な利得特性と安定な動作を実現することができる効果を奏する。
As is apparent from the above, according to the first embodiment, in a stabilization circuit in which a resistor is connected to a circuit composed of an open stub and a transmission line, and one end of the circuit is connected to a semiconductor element. Among the input impedances of the
なお、この実施の形態1では、半導体素子3の入力インピーダンスが低域の周波数FLから高域の周波数FHにかけて容量性領域に存在しているものについて示したが(図2(a)を参照)、使用周波数が高く、誘導性領域に存在していてもよい。
この場合も、高域の周波数FHの入力インピーダンスが、低域の周波数FLの入力インピーダンスより高くなるように、伝送線路5及びオープンスタブ7によって半導体素子3の入力インピーダンスを変成すれば、同様の効果を奏することができる。
In the first embodiment, the input impedance of the
In this case, the same effect can be obtained by changing the input impedance of the
また、この実施の形態1では、安定化回路2の伝送線路5が半導体素子3のゲート端子と接続されているものを示したが、安定化回路2の伝送線路5が半導体素子3のドレイン端子と接続されているようにしてもよい。
In the first embodiment, the
実施の形態2.
上記実施の形態1では、安定化回路2が伝送線路5、抵抗6及びオープンスタブ7から構成されているものについて示したが、図4に示すように、安定化回路2の伝送線路5及びオープンスタブ7a,7bが、半導体素子3と電気的に接続されている整合回路基板8の表面の配線パターンによって形成され、安定化回路2の抵抗6が整合回路基板8の薄膜抵抗によって形成されているようにしてもよく、上記実施の形態1と同様の効果を奏することができる。
In the first embodiment, the
また、図5に示すように、2個の半導体素子3a,3bが整合回路基板8と電気的に接続されていてもよく、同様の効果を奏することができる。
図5において、4a,4bは出力端子である。
Further, as shown in FIG. 5, the two
In FIG. 5,
実施の形態3.
上記実施の形態1,2では、安定化回路2が抵抗6を装荷しているものについて示したが、抵抗6の抵抗値が、使用帯域における低域の周波数FLの入力インピーダンスと、使用帯域における高域の周波数FHの入力インピーダンスとの間に設定されているようにしてもよい。
In the first and second embodiments, the
この場合も、上記実施の形態1,2と同様の効果が得られるが、抵抗6の抵抗値が、使用帯域における低域の周波数FLの入力インピーダンスより大きく、使用帯域における高域の周波数FHの入力インピーダンスより小さいため、高域より低域の方が、より抵抗6における入力信号の消費が大きくなる。
このため、上記実施の形態1,2よりも更に平坦な利得特性が得られるという効果を奏する。
In this case as well, the same effect as in the first and second embodiments can be obtained, but the resistance value of the
Therefore, there is an effect that a gain characteristic even flatter than that of the first and second embodiments can be obtained.
実施の形態4.
上記実施の形態2では、安定化回路2の伝送線路5及びオープンスタブ7a,7bが、半導体素子3と電気的に接続されている整合回路基板8の表面の配線パターンによって形成され、安定化回路2の抵抗6が整合回路基板8の薄膜抵抗によって形成されているものについて示したが(図4、図5を参照)、図6に示すように、安定化回路2の伝送線路5及びオープンスタブ7a,7bが、半導体素子3と電気的に接続されている整合回路基板8の表面の配線パターンによって形成され、安定化回路2の抵抗6が整合回路基板8と電気的に接続されている別の基板9の薄膜抵抗によって形成されているようにしてもよく、上記実施の形態2と同様の効果を奏することができる。
また、安定化回路2の伝送線路5及びオープンスタブ7a,7bを高誘電率基板である整合回路基板8に形成するようにすれば、配線パターンの小形化を図ることができる。
In the second embodiment, the
Further, if the
なお、図6のように構成する場合でも、上記実施の形態3と同様に、抵抗6の抵抗値が、使用帯域における低域の周波数FLの入力インピーダンスと、使用帯域における高域の周波数FHの入力インピーダンスとの間に設定されているようにしてもよいことは言うまでもない。
Even in the case of the configuration as shown in FIG. 6, as in the third embodiment, the resistance value of the
実施の形態5.
上記実施の形態2では、安定化回路2の抵抗6が整合回路基板8の薄膜抵抗によって形成されているものについて示したが(図4、図5を参照)、図7に示すように、安定化回路2の抵抗10a,10bが整合回路基板8の薄膜抵抗によって伝送線路5上にT字形に形成されているようにしてもよい。
In the second embodiment, the
この場合も、上記実施の形態2と同様の効果が得られるが、安定化回路2の伝送線路5上に抵抗10a,10bがT字形に形成されているので、2個の半導体素子3a,3bの間の経路上に抵抗が形成され、ループ発振を抑圧することができる効果を奏する。
なお、低域の周波数FLと高域の周波数FHにおける入力インピーダンスの大きさが、上記実施の形態1に示した関係が満足すれば、図8に示すように、半導体素子3a,3bの近傍に別のオープンスタブ11a,11bがあってもよい。
In this case, the same effect as in the second embodiment can be obtained. However, since the
If the magnitude of the input impedance at the low frequency FL and the high frequency FH satisfies the relationship shown in the first embodiment, as shown in FIG. 8, near the
実施の形態6.
上記実施の形態5では、安定化回路2の抵抗10a,10bが伝送線路5上にT字形に形成されているものについて示したが、図9に示すように、整合回路基板8と電気的に接続されている別の基板9の薄膜抵抗によって抵抗12を形成し、その抵抗12と抵抗10aによって安定化を図るようにしてもよい。
In the fifth embodiment, the
この場合も、上記実施の形態5と同様の効果が得られるが、伝送線路5とオープンスタブ7a,7bを高誘電率基板である整合回路基板8に形成するようにすれば、配線パターンの小形化を図ることができる効果を奏する。
また、入力信号に対して垂直に配置されている配線パターンを含む抵抗12を低誘電率基板である基板9に形成するようにすれば、抵抗の耐電圧を高めることができる効果を奏する。
In this case as well, the same effect as in the fifth embodiment can be obtained. However, if the
Further, if the
実施の形態7.
図10はこの発明の実施の形態7による増幅器を示す平面図であり、図において、図5と同一符号は同一または相当部分を示すので説明を省略する。
図10の例では、図5の伝送線路5が半導体素子3a,3bと整合回路基板8を電気的に接続するワイヤ13a,13bで代用され、図5のオープンスタブ7a,7bがワイヤ13a,13bをボンディングする配線パターン14a,14bで代用されている。
10 is a plan view showing an amplifier according to
In the example of FIG. 10, the
図10のワイヤ13a,13bは、半導体素子3a,3bの入力インピーダンスを誘導性領域に変成する機能があり、ワイヤ13a,13bをボンディングする配線パターン14a,14bは容量性の成分を有するため、半導体素子3a,3bの入力インピーダンスを容量性領域側に変成する機能がある。
したがって、この実施の形態7の場合も、上記実施の形態1と同様に動作して、同様の利点を有する。
この実施の形態7の場合、図5の伝送線路5がワイヤ13a,13bで代用され、図5のオープンスタブ7a,7bが配線パターン14a,14bで代用されるため、小形化を図ることができる効果を奏する。
The
Therefore, the seventh embodiment also operates in the same manner as the first embodiment and has the same advantages.
In the case of the seventh embodiment, since the
1 入力端子、2 安定化回路、3,3a,3b 半導体素子、4,4a,4b 出力端子、5 伝送線路、6 抵抗、7,7a,7b オープンスタブ、8 整合回路基板、9 別の基板、10a,10b 抵抗、11a,11b オープンスタブ、12 抵抗、13a,13b ワイヤ、14a,14b 配線パターン、51 入力端子、52 抵抗、53 1/4波長の伝送線路、54 抵抗、55 整合回路、56 半導体素子、57 出力端子。 1 input terminal, 2 stabilization circuit, 3, 3a, 3b semiconductor element, 4, 4a, 4b output terminal, 5 transmission line, 6 resistance, 7, 7a, 7b open stub, 8 matching circuit board, 9 another board, 10a, 10b resistance, 11a, 11b open stub, 12 resistance, 13a, 13b wire, 14a, 14b wiring pattern, 51 input terminal, 52 resistance, 53 1/4 wavelength transmission line, 54 resistance, 55 matching circuit, 56 semiconductor Element, 57 Output terminal.
Claims (3)
上記伝送線路及びオープンスタブが半導体素子と電気的に接続されている高誘電率基板である整合回路基板の配線パターンによって形成され、
上記抵抗が上記整合回路基板と電気的に接続されている低誘電率基板である別の基板の薄膜抵抗と、上記整合回路基板の薄膜抵抗とによって形成されていることを特徴とする安定化回路。 In a stabilization circuit in which a resistor is connected to a circuit composed of an open stub and a transmission line, and one end of the circuit is connected to a semiconductor element, out of the input impedance of the semiconductor element, a high frequency in a use band The input impedance of the semiconductor element is transformed by the transmission line and the open stub so that the input impedance is higher than the input impedance of the low frequency in the use band ,
The transmission line and the open stub are formed by a wiring pattern of a matching circuit board which is a high dielectric constant board electrically connected to a semiconductor element,
A stabilizing circuit, wherein the resistor is formed by a thin film resistor of another substrate, which is a low dielectric constant substrate electrically connected to the matching circuit substrate, and a thin film resistor of the matching circuit substrate .
上記伝送線路及びオープンスタブが半導体素子と電気的に接続されている高誘電率基板である整合回路基板の配線パターンによって形成され、
上記抵抗が上記整合回路基板と電気的に接続されている低誘電率基板である別の基板の薄膜抵抗と、上記整合回路基板の薄膜抵抗とによって形成されていることを特徴とする増幅器。 In an amplifier comprising a stabilization circuit in which an open stub is connected to a series circuit composed of a transmission line and a resistor, and a semiconductor element connected to the series circuit of the stabilization circuit, The input impedance of the semiconductor element is transformed by the transmission line and the open stub of the stabilization circuit so that the input impedance of the high frequency in the use band is higher than the input impedance of the low frequency in the use band .
The transmission line and the open stub are formed by a wiring pattern of a matching circuit board which is a high dielectric constant board electrically connected to a semiconductor element,
An amplifier, wherein the resistor is formed by a thin film resistor of another substrate which is a low dielectric constant substrate electrically connected to the matching circuit substrate, and a thin film resistor of the matching circuit substrate .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008156759A JP5142844B2 (en) | 2008-06-16 | 2008-06-16 | Stabilization circuit and amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008156759A JP5142844B2 (en) | 2008-06-16 | 2008-06-16 | Stabilization circuit and amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009303027A JP2009303027A (en) | 2009-12-24 |
JP5142844B2 true JP5142844B2 (en) | 2013-02-13 |
Family
ID=41549439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008156759A Active JP5142844B2 (en) | 2008-06-16 | 2008-06-16 | Stabilization circuit and amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5142844B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6249631B2 (en) * | 2013-05-10 | 2017-12-20 | 三菱電機株式会社 | Harmonic processing circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05136607A (en) * | 1991-11-15 | 1993-06-01 | Toshiba Corp | Micro wave transistor for electric power amplification |
JPH077344A (en) * | 1993-06-15 | 1995-01-10 | Mitsubishi Electric Corp | Gain smoothing high frequency amplifier |
JPH09312535A (en) * | 1996-05-23 | 1997-12-02 | Oki Electric Ind Co Ltd | Matching amplifier |
JP3731122B2 (en) * | 2002-10-29 | 2006-01-05 | 三菱電機株式会社 | Microwave high power amplifier |
-
2008
- 2008-06-16 JP JP2008156759A patent/JP5142844B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009303027A (en) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002335136A (en) | High-frequency semiconductor device | |
JP5424790B2 (en) | High power amplifier | |
JP5142844B2 (en) | Stabilization circuit and amplifier | |
JP2003283273A (en) | Microwave integrated circuit | |
JP2004253947A (en) | Impedance conversion circuit | |
JP4588654B2 (en) | Phase adjustment circuit and matching circuit | |
JP5203775B2 (en) | Double harmonic suppression circuit | |
JP6366887B2 (en) | High frequency power amplifier | |
JP6067976B2 (en) | Microwave terminator | |
JP6532618B2 (en) | High frequency circuit and high frequency power amplifier | |
JP3731122B2 (en) | Microwave high power amplifier | |
JP2008022235A (en) | Microwave power amplifier | |
JP2008078187A (en) | Millimeter wave rf probe pad | |
JP4508037B2 (en) | Attenuator | |
JP6678827B2 (en) | High frequency amplifier | |
JP7442476B2 (en) | microwave terminator | |
JP2004080826A (en) | Microwave amplifier | |
JP6857314B2 (en) | Antenna device | |
JP4496176B2 (en) | Semiconductor input / output connection structure | |
JP2009105507A (en) | Attenuator and electronic device | |
JP4760257B2 (en) | High frequency device | |
JP2006025405A (en) | Connection circuit device | |
JP3588415B2 (en) | Microwave amplifier | |
KR20170078021A (en) | The broadband Class-J power amplifier using IMFET | |
JPS6251814A (en) | Amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5142844 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |