JP5140971B2 - Optical semiconductor device and manufacturing method thereof - Google Patents

Optical semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP5140971B2
JP5140971B2 JP2006245619A JP2006245619A JP5140971B2 JP 5140971 B2 JP5140971 B2 JP 5140971B2 JP 2006245619 A JP2006245619 A JP 2006245619A JP 2006245619 A JP2006245619 A JP 2006245619A JP 5140971 B2 JP5140971 B2 JP 5140971B2
Authority
JP
Japan
Prior art keywords
layer
mesa stripe
window structure
optical waveguide
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006245619A
Other languages
Japanese (ja)
Other versions
JP2008066647A (en
Inventor
和雅 高林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006245619A priority Critical patent/JP5140971B2/en
Publication of JP2008066647A publication Critical patent/JP2008066647A/en
Application granted granted Critical
Publication of JP5140971B2 publication Critical patent/JP5140971B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

基板上に形成された光導波路へ窓構造を通して光を入出射する光半導体装置及びその製造方法に関し、とくに上面が高い窓構造を容易に形成することがてきる光半導体装置及びその製造方法に関する。   The present invention relates to an optical semiconductor device that inputs and outputs light through an optical waveguide formed on a substrate through a window structure, and a manufacturing method thereof, and more particularly, to an optical semiconductor device that can easily form a window structure having a high upper surface and a manufacturing method thereof.

ストライプ状の光導波路を用いた光半導体装置、例えば光増幅器、光変調器又はDFBレーザでは、安定に動作させるために、光導波路に入射又は出射する光の素子端面での反射を抑制する必要がある。例えば、半導体光増幅器(SOA)は、端面の反射が大きいと利得スペクトルにリップルを発生し、利得を初めとする増幅特性が入力波長に対してばらついてしまう。また、回折格子の中央にλ/4シフトを導入したDFBレーザでは、端面の反射により動作が不安定になることがある。   In an optical semiconductor device using a striped optical waveguide, for example, an optical amplifier, an optical modulator, or a DFB laser, in order to operate stably, it is necessary to suppress reflection of light entering or exiting the optical waveguide at the element end face. is there. For example, in a semiconductor optical amplifier (SOA), if the reflection at the end face is large, ripples are generated in the gain spectrum, and the amplification characteristics such as gain vary with respect to the input wavelength. In addition, in a DFB laser in which a λ / 4 shift is introduced at the center of the diffraction grating, the operation may become unstable due to reflection at the end face.

素子端面の反射を防止する方法として、素子端面に無反射コーテング膜を設ける方法、あるいは光導波路を端面に傾斜して配置する方法が広く知られている。さらに、端面反射の影響が大きな光半導体装置では、素子端面の反射を抑制するためにしばしば窓構造が採用されている。以下、従来の光半導体装置に用いられる窓構造について説明する。   As a method for preventing reflection at the end face of the element, a method of providing a non-reflective coating film on the end face of the element or a method of arranging an optical waveguide inclined at the end face is widely known. Furthermore, in an optical semiconductor device that is greatly affected by end face reflection, a window structure is often employed in order to suppress reflection at the element end face. Hereinafter, a window structure used in a conventional optical semiconductor device will be described.

図8は従来の光半導体装置構造図であり、光導波路と窓構造を表している。なお、図8(a)は窓構造近傍の平面図、図8(b)は図8(a)の光導波路の中心線を通る垂直断面(紙面に垂直な面)図である。   FIG. 8 is a structural diagram of a conventional optical semiconductor device, showing an optical waveguide and a window structure. 8A is a plan view in the vicinity of the window structure, and FIG. 8B is a vertical cross section (plane perpendicular to the paper surface) passing through the center line of the optical waveguide in FIG. 8A.

図8を参照して、従来の光半導体装置は、基板1上に、両側が埋込み層7により埋め込まれたメサストライプ8が形成されており、基板1の端面、即ち素子端面の近くの基板1上面に、光導波路を含まない半導体層からなる窓構造5が設けられる。メサストライプ8は、光導波路3、その上下にそれぞれ設けられたp型上部クラッド層3及びn型バッファ層2の多層構造から構成されている。窓構造5は、入出射光に対して透明な半導体層から構成され、光導波路3の端面(先端)に接して設けられる。   Referring to FIG. 8, in the conventional optical semiconductor device, mesa stripe 8 having both sides buried by buried layer 7 is formed on substrate 1, and substrate 1 near the end face of substrate 1, that is, the element end face. A window structure 5 made of a semiconductor layer not including an optical waveguide is provided on the upper surface. The mesa stripe 8 is composed of a multilayer structure of the optical waveguide 3 and a p-type upper cladding layer 3 and an n-type buffer layer 2 provided above and below the optical waveguide 3, respectively. The window structure 5 is composed of a semiconductor layer that is transparent to incoming and outgoing light, and is provided in contact with the end face (tip) of the optical waveguide 3.

この光半導体装置では、光導波路から窓構造5へ出射された出射光16は、窓構造5内を拡がって進行する。このため、窓構造5の端面5−1(光半導体装置の端面でもあり光の入出面をなす。)で反射された反射光は、窓構造5内をさらに拡がって光導波路3方向へ進行するので、光導波路3に再度入力する反射光は非常に少なく、高い反射抑制効果を実現することができる。   In this optical semiconductor device, the outgoing light 16 emitted from the optical waveguide to the window structure 5 travels while expanding in the window structure 5. For this reason, the reflected light reflected by the end surface 5-1 of the window structure 5 (which is also an end surface of the optical semiconductor device and forms the light input / output surface) further expands in the window structure 5 and travels in the direction of the optical waveguide 3. Therefore, the amount of reflected light that is input again into the optical waveguide 3 is very small, and a high reflection suppression effect can be realized.

しかし、窓構造5の高さが低いと、拡がった出射光16の一部が窓構造5の上面で反射されて、再度下方へ進行する。このため、窓構造5の端面5−1を通過して出射する光の強度分布が、窓構造5の上面での反射により乱され、端面5−1で結合する光ファイバとの結合効率を低下させる。   However, if the height of the window structure 5 is low, a part of the spread outgoing light 16 is reflected on the upper surface of the window structure 5 and travels downward again. For this reason, the intensity distribution of the light emitted through the end surface 5-1 of the window structure 5 is disturbed by reflection on the upper surface of the window structure 5, and the coupling efficiency with the optical fiber coupled at the end surface 5-1 is reduced. Let

そこで、上部クラッド層4を厚く形成して窓構造5を高くし、導波路3から窓構造5の上面までの距離を長くすることで、窓構造5の上面での出射光16の反射を回避した光半導体装置が考案されている。   Therefore, the reflection of the emitted light 16 on the upper surface of the window structure 5 is avoided by forming the upper cladding layer 4 thick to increase the window structure 5 and increasing the distance from the waveguide 3 to the upper surface of the window structure 5. An optical semiconductor device has been devised.

図9は従来の改良された半導体装置構造図(その1)であり、上部クラッド層4を厚くして窓構造5を高くした光半導体装置の導波路と窓構造を表している。なお、図9(a)は窓構造近傍の平面図、図9(b)は図9(a)の光導波路の中心線を通る垂直断面図である。   FIG. 9 is a structural view of a conventional improved semiconductor device (part 1), and shows a waveguide and a window structure of an optical semiconductor device in which the upper cladding layer 4 is thickened and the window structure 5 is increased. 9A is a plan view in the vicinity of the window structure, and FIG. 9B is a vertical sectional view passing through the center line of the optical waveguide in FIG. 9A.

図9を参照して、この光半導体装置では、窓構造5を高く形成するために、上部クラッド層4を厚くする。導波路3から窓構造5へ出射されて拡がる出射光16は、窓構造5の上面が高いため窓構造5の上面で反射する光は無視できる程度に減少する。このため、この光半導体装置では、端面5−1の反射の影響を極めて小さくすることができる。   Referring to FIG. 9, in this optical semiconductor device, the upper cladding layer 4 is thickened in order to form the window structure 5 high. Outgoing light 16 that is emitted from the waveguide 3 to the window structure 5 and spreads, the light reflected on the upper surface of the window structure 5 is reduced to a negligible amount because the upper surface of the window structure 5 is high. For this reason, in this optical semiconductor device, the influence of the reflection of the end surface 5-1 can be made extremely small.

しかし、この光半導体装置では、上部クラッド層4を、クラッド層として要求される必要な厚さ以上に厚くしなければならず、その結果、上部クラッド層4の電気抵抗が増加し、素子特性が劣化してしまう。   However, in this optical semiconductor device, the upper clad layer 4 must be thicker than the required thickness required for the clad layer. As a result, the electric resistance of the upper clad layer 4 is increased, and the element characteristics are increased. It will deteriorate.

この上部クラッド層4の電気抵抗の増加を回避して高い窓構造5を形成する方法が考案されている。   A method of forming a high window structure 5 while avoiding an increase in electrical resistance of the upper cladding layer 4 has been devised.

図10は従来の改良された半導体装置構造図(その2)であり、上部クラッド層4の電気抵抗の増加を回避して高い窓構造5を形成した光半導体装置の導波路と窓構造を表している。なお、図10(a)は窓構造近傍の平面図、図10(b)は図10(a)の光導波路の中心線を通る垂直断面図である。なお、図10(b)ではマスク51、52を除去した状態を表している。(例えば特許文献1参照。)
図10を参照して、この光半導体装置では、上部クラッド層4は、図8に示した通常のメサストライプ8に含まれる上部クラッド層4と同じ厚さを有し、窓構造5部分がメサストライプ8上面、即ち上部クラッド層4上面より高く形成されている。従って、上部クラッド層4の電気抵抗の増加はなく、また、出射光16が窓構造5上面に反射することもない。
FIG. 10 is a structural view of a conventional improved semiconductor device (part 2), showing a waveguide and a window structure of an optical semiconductor device in which a high window structure 5 is formed while avoiding an increase in electrical resistance of the upper cladding layer 4. ing. 10A is a plan view in the vicinity of the window structure, and FIG. 10B is a vertical sectional view passing through the center line of the optical waveguide in FIG. FIG. 10B shows a state where the masks 51 and 52 are removed. (For example, refer to Patent Document 1.)
Referring to FIG. 10, in this optical semiconductor device, upper clad layer 4 has the same thickness as upper clad layer 4 included in normal mesa stripe 8 shown in FIG. The upper surface of the stripe 8, that is, the upper surface of the upper cladding layer 4 is formed higher. Therefore, the electrical resistance of the upper cladding layer 4 is not increased, and the emitted light 16 is not reflected on the upper surface of the window structure 5.

かかる窓構造5は、CVD法(化学的気相堆積法)を用いた選択成長により製造される。図10(a)を参照して、まず、バッファ層2、導波路層3及び上部クラッド層4の下層を堆積したのち、その上に、メサストライプ8を画定するSiO2 マスク52と窓構造5を画定する開口を有するSiO2 マスク51を形成する。窓構造5を画定するマスク51は、基板1の端面部、導波路3の端面より基板1端面近くに設けられ、マスク51の開口幅に比べて広い幅を有する。 The window structure 5 is manufactured by selective growth using a CVD method (chemical vapor deposition method). Referring to FIG. 10A, first, a lower layer of buffer layer 2, waveguide layer 3 and upper cladding layer 4 is deposited, and then SiO 2 mask 52 and window structure 5 defining mesa stripe 8 are formed thereon. An SiO 2 mask 51 having an opening that defines The mask 51 that defines the window structure 5 is provided closer to the end face of the substrate 1 than the end face of the substrate 1 and the end face of the waveguide 3, and has a width wider than the opening width of the mask 51.

次いで、これらのSiO2 51、52マスクを用いて、上部クラッド層4の下層、導波路層3及びバッファ層2をパターニングする、その結果、マスク52の直下にメサストライプ8が形成され、さらに、マスク51直下にメサストライプ8と同一層構造、同一高さの半導体層が残される。 Next, using these SiO 2 51 and 52 masks, the lower layer of the upper cladding layer 4, the waveguide layer 3 and the buffer layer 2 are patterned. As a result, a mesa stripe 8 is formed immediately below the mask 52, and A semiconductor layer having the same layer structure and the same height as the mesa stripe 8 is left immediately below the mask 51.

次いで、上記SiO2 マスク51、52を用いたCVD法により、メサストライプ8及びマスク51直下の半導体層を埋込み層7により埋め込む。このとき、幅広のマスク51の開口部に堆積する埋込み層7は、他の部分より厚く堆積される。その結果、メサストライプ8の両側はメサストライプ8とほぼ同じ高さの埋込み層7により埋め込まれ、幅広のマスク51の開口部にはメサストライプ8より厚い埋込み層7が形成される。 Next, the mesa stripe 8 and the semiconductor layer immediately below the mask 51 are buried with the buried layer 7 by the CVD method using the SiO 2 masks 51 and 52. At this time, the buried layer 7 deposited in the opening of the wide mask 51 is deposited thicker than other portions. As a result, both sides of the mesa stripe 8 are filled with the buried layer 7 having almost the same height as the mesa stripe 8, and the buried layer 7 thicker than the mesa stripe 8 is formed in the opening of the wide mask 51.

次いで、マスク52及びマスク51を除去し、基板1上全面に上部クラッド層4の上層となる残りの層を形成して、光半導体装置が製造される。   Next, the mask 52 and the mask 51 are removed, and the remaining layer which is the upper layer of the upper cladding layer 4 is formed on the entire surface of the substrate 1 to manufacture the optical semiconductor device.

このように製造された光半導体装置では、窓構造5は、埋込み層7及び上部クラッド層4の残りの層からなる半導体層として構成される。そして、窓構造5部分に堆積する埋込み層7がメサストライプ8より厚く堆積するため、窓構造5の上面はメサストライプ8の上面より高く形成される。このため、上部クラッド層4を厚くすることなく、上面が高い窓構造5を形成することができる。   In the optical semiconductor device manufactured in this way, the window structure 5 is configured as a semiconductor layer composed of the buried layer 7 and the remaining layers of the upper cladding layer 4. Since the buried layer 7 deposited on the window structure 5 is deposited thicker than the mesa stripe 8, the upper surface of the window structure 5 is formed higher than the upper surface of the mesa stripe 8. Therefore, the window structure 5 having a high upper surface can be formed without increasing the thickness of the upper cladding layer 4.

しかし、このマスク51を用いて窓構造5が形成される領域にのみ埋込み層7を厚く堆積する方法は、十分に高い窓構造5を形成することが難しいという問題がある。   However, the method of depositing the buried layer 7 thick only in the region where the window structure 5 is formed using the mask 51 has a problem that it is difficult to form a sufficiently high window structure 5.

なぜなら、マスク51を用いた成長方法において、マスク51の開口部に堆積する埋込み層7の厚さを高く(厚く)するためには、マスク51の開口部を狭くしなければならない。その場合、狭い開口部にのみ厚く埋込み層7が堆積されるため、窓構造5に必要な横方向の幅(基板1表面に平行でかつ導波路3に垂直方向の幅)が狭い開口部の幅で制限されてしまう。その結果、窓構造5内に拡がる出射光が窓構造5の側面(即ち、マスク51の開口部の内壁面)で反射されるという新たな問題を生ずる。   This is because, in the growth method using the mask 51, in order to increase the thickness of the buried layer 7 deposited in the opening of the mask 51, the opening of the mask 51 must be narrowed. In that case, since the buried layer 7 is deposited thickly only in the narrow opening, the width of the opening necessary for the window structure 5 (the width parallel to the surface of the substrate 1 and perpendicular to the waveguide 3) is narrow. Limited by width. As a result, there arises a new problem that the emitted light spreading into the window structure 5 is reflected by the side surface of the window structure 5 (that is, the inner wall surface of the opening of the mask 51).

このため、窓構造5を構成する埋込み層7の厚さを、メサストライプ8の厚さ(高さ)よりあまり高くすることは難しい。メサストライプ8と窓構造5の通常の配置では、窓構造5の埋込み層7の厚さをメサストライプ8の3倍程度に抑える必要がある。   For this reason, it is difficult to make the thickness of the buried layer 7 constituting the window structure 5 much higher than the thickness (height) of the mesa stripe 8. In the normal arrangement of the mesa stripe 8 and the window structure 5, it is necessary to suppress the thickness of the buried layer 7 of the window structure 5 to about three times that of the mesa stripe 8.

特許文献1の図26は、十分に低い反射率を得るための窓構造5の厚さとして、窓構造5部分での光導波路3から窓構造5上面までの距離は、窓構造5の長さが25μmのとき4μm以上、窓構造5の長さが50μmのとき7μm以上必要であることを示唆している。一方、メサストライプ8の高さは、バッファ層を0.5μm、光導波路3を0.2μm、上部クラッド層4を0.5μmとすると、2.2μm程度であり、埋込み層7の膜厚分布の悪影響を避けるには、窓構造5部の埋込み層7の膜厚はその3倍の膜厚、6.6μm程度が限界である。このため、50μm以上の長さの窓構造5をこの方法で形成することは難しい。さらに、上部クラッド層を薄くして電気抵抗を減らすと、メサストライプ8はより低くなり、厚い窓構造5部の埋込み層7の形成がより困難になる。   FIG. 26 of Patent Document 1 shows the thickness of the window structure 5 for obtaining a sufficiently low reflectance. The distance from the optical waveguide 3 to the upper surface of the window structure 5 in the window structure 5 portion is the length of the window structure 5. This suggests that 4 μm or more is necessary when the thickness of the window structure 5 is 50 μm and 7 μm or more when the length of the window structure 5 is 50 μm. On the other hand, the height of the mesa stripe 8 is about 2.2 μm when the buffer layer is 0.5 μm, the optical waveguide 3 is 0.2 μm, and the upper cladding layer 4 is 0.5 μm. In order to avoid the adverse effect of the above, the thickness of the buried layer 7 in the window structure 5 part is three times as large as about 6.6 μm. For this reason, it is difficult to form the window structure 5 having a length of 50 μm or more by this method. Furthermore, if the upper cladding layer is made thinner to reduce the electrical resistance, the mesa stripe 8 becomes lower and it becomes more difficult to form the buried layer 7 of the thick window structure 5 part.

また、上記のマスク51を用いた選択成長を、半絶縁性の埋込み層の形成に適用することは難しい。なぜなら、半絶縁性の埋込み層は、メサストライプ8の先端付近で生ずる異常成長を防止するため、有機塩素化合物を添加して堆積される。しかし、この場合、埋込み層7はメサストライプ8の上面までしか堆積することができず、しかも、幅広のSiO2 マスク51を用いてもその開口部に埋込み層7を厚く堆積することはできない。このため、窓構造5部を含む埋込み層7を一度の堆積で形成することはできない。(特許文献2参照。)
特開2003−69149号公報 特開2005−223300公報
Further, it is difficult to apply selective growth using the mask 51 to the formation of a semi-insulating buried layer. This is because the semi-insulating buried layer is deposited by adding an organic chlorine compound in order to prevent abnormal growth occurring near the tip of the mesa stripe 8. However, in this case, the buried layer 7 can be deposited only up to the upper surface of the mesa stripe 8, and even if the wide SiO 2 mask 51 is used, the buried layer 7 cannot be deposited thickly in the opening. For this reason, the buried layer 7 including the window structure 5 part cannot be formed by a single deposition. (See Patent Document 2.)
JP 2003-69149 A JP-A-2005-223300

上述したように、上部クラッド層と同じ高さの窓構造を有する従来の光半導体集積装置では、窓構造の上面を高くすると上部クラッド層も厚くしなければならず、上部クラッド層の電気抵抗が増加して特性が劣化する。このため、窓構造を高くして窓構造の上面での反射による反射率の増加を十分に抑制することができない。   As described above, in a conventional optical semiconductor integrated device having a window structure having the same height as the upper cladding layer, the upper cladding layer must be thickened when the upper surface of the window structure is raised, and the electric resistance of the upper cladding layer is reduced. Increases and deteriorates characteristics. For this reason, it is not possible to sufficiently suppress an increase in reflectance due to reflection on the upper surface of the window structure by increasing the window structure.

また、マスクを用いた選択成長により窓構造部のみに厚い埋込み層を形成する従来の改良された光半導体装置では、窓構造形成するに十分な幅で厚い埋込み層を形成することが難しい。   Further, in the conventional improved optical semiconductor device in which a thick buried layer is formed only in the window structure by selective growth using a mask, it is difficult to form a thick buried layer with a sufficient width for forming the window structure.

また、このマスクを用いた選択成長を半絶縁性埋込み層の堆積に用いると、窓構造部の厚い埋込み層を形成することができない。このため、埋込み層が半絶縁性の光半導体装置については、窓構造部のみに厚い埋込み層を形成した光半導体装置を製造することができない。   If selective growth using this mask is used for depositing a semi-insulating buried layer, a thick buried layer of the window structure cannot be formed. For this reason, an optical semiconductor device in which a buried layer is formed only in the window structure cannot be manufactured for an optical semiconductor device in which the buried layer is semi-insulating.

加えて、マスクを用いた選択成長では、マスクの部分に半導体層の段差が生ずるため、後の電極形成の工程で悪影響を及ぼすことがある。   In addition, in the selective growth using the mask, a step of the semiconductor layer is generated in the mask portion, which may adversely affect the subsequent electrode formation process.

本発明は、光導波路の端面に厚い半導体層からなる窓構造を有し、かつ製造が容易な光半導体装置及びその製造方法を提供することを目的とする。   An object of the present invention is to provide an optical semiconductor device that has a window structure made of a thick semiconductor layer on an end face of an optical waveguide and that can be easily manufactured, and a manufacturing method thereof.

上記課題を解決するための本発明の第1構成の光半導体装置は、基板上面に窓構造形成領域及び光導波路形成領域が画定され、窓構造形成領域が光導波路形成領域より高く形成されている。そして、窓構造形成領域及び光導波路形成領域との間の段差に応じて、窓構造が光導波路上に形成された上部クラッド層より高く形成される。   In order to solve the above problems, the optical semiconductor device having the first configuration of the present invention has a window structure forming region and an optical waveguide forming region defined on the upper surface of the substrate, and the window structure forming region is formed higher than the optical waveguide forming region. . And according to the level | step difference between a window structure formation area and an optical waveguide formation area, a window structure is formed higher than the upper clad layer formed on the optical waveguide.

この第1の構成では、基板上面の窓構造形成領域が基板上面の光導波路形成領域より高く形成されている。このため、窓構造形成領域及び光導波路形成領域の両領域上に同じ厚さに半導体層を堆積すると、その半導体層の上面は、窓構造形成領域上で光導波路形成領域よりも両領域の段差分だけ高く形成される。   In this first configuration, the window structure forming region on the upper surface of the substrate is formed higher than the optical waveguide forming region on the upper surface of the substrate. Therefore, when a semiconductor layer is deposited to the same thickness on both the window structure forming region and the optical waveguide forming region, the upper surface of the semiconductor layer is higher than the optical waveguide forming region on the window structure forming region. It is formed higher by the minute.

従って、光導波路を形成するための光導波路形成領域上の半導体層と、窓構造を構成する窓構造形成領域上の半導体層とを、同一堆積速度で同時に堆積して形成することができる。即ち、光導波路形成領域上にほぼ上部クラッド層に等しい高さの半導体層を堆積し、その半導体層を同時に同じ厚さで窓構造形成領域上に堆積することで、この半導体層を含む窓構造を構成する。このとき、窓構造の上面は、両領域の段差に応じて上部クラッド層の上面より高く形成される。   Therefore, the semiconductor layer on the optical waveguide forming region for forming the optical waveguide and the semiconductor layer on the window structure forming region constituting the window structure can be simultaneously deposited at the same deposition rate. That is, a semiconductor layer having a height substantially equal to that of the upper cladding layer is deposited on the optical waveguide forming region, and the semiconductor layer is simultaneously deposited on the window structure forming region with the same thickness, so that the window structure including the semiconductor layer is formed. Configure. At this time, the upper surface of the window structure is formed higher than the upper surface of the upper clad layer according to the level difference between the two regions.

このように、本構成では、両領域上に同じ厚さの半導体層を堆積するだげで、上部クラッドより高い上面を有する窓構造を形成することができる。このとき、基板上面に段差を形成する他は、窓構造を形成するための特別な工程を必要としない。   Thus, in this configuration, a window structure having an upper surface higher than that of the upper clad can be formed by depositing a semiconductor layer having the same thickness on both regions. At this time, a special process for forming the window structure is not required except for forming a step on the upper surface of the substrate.

この上部クラッド層と窓構造との高低差は、基板上面の段差の高さで定まる。この段差は、エッチングにより容易に所望の高さに制御することができるので、窓構造の高さを任意の高さに精密に制御することができる。   The height difference between the upper cladding layer and the window structure is determined by the height of the step on the upper surface of the substrate. Since this step can be easily controlled to a desired height by etching, the height of the window structure can be precisely controlled to an arbitrary height.

また、窓構造を構成する半導体層の堆積に、堆積速度分布を有する堆積方法を必要としない。このため、横方向(基板表面に平行かつ光導波路に垂直方向)に広い埋込み層が堆積されるため、窓構造として十分な幅を確保しつつ、窓構造として十分な高さまで埋込み層を堆積することができる。   Further, a deposition method having a deposition rate distribution is not required for the deposition of the semiconductor layer constituting the window structure. For this reason, since a wide buried layer is deposited in the lateral direction (parallel to the substrate surface and perpendicular to the optical waveguide), the buried layer is deposited to a sufficient height as the window structure while ensuring a sufficient width as the window structure. be able to.

本発明の第2構成は、pn接合による電流ブロック構造を採用したメサストライプ型の第1構成の光半導体装置に関する。本第2構成では、メサストライプはバッファ層とその上に形成された光導波路とを含み、このメササストライプは基板上に形成された埋込み層により光導波路の上面まで埋め込まれる。そして、メサストライプ上に開口するブロック層と、その開口を埋込みブロック層上に延在する上部クラッド層とを有する。これら、埋込み層及びブロック層はよく知られたpn接合による電流ブロック構造を構成する。   The second configuration of the present invention relates to an optical semiconductor device of the first configuration of the mesa stripe type that employs a current blocking structure with a pn junction. In the second configuration, the mesa stripe includes a buffer layer and an optical waveguide formed on the buffer layer, and the mesa stripe is embedded up to the upper surface of the optical waveguide by an embedded layer formed on the substrate. And it has the block layer opened on a mesa stripe, and the upper clad layer which extended the opening on the embedding block layer. These buried layer and block layer constitute a well-known current blocking structure with a pn junction.

この本第2構成では、導電性の埋込み層によりメサストライプを埋込み、窓構造形成領域上に堆積された埋込み層を窓構造を構成する半導体層とする。導電性の埋込み層は、基板上に均一な厚さで堆積するから、この埋込み層を含む窓構造の上面は基板上面の段差分だけ上部クラッド層より高く形成される。従って、埋込み層を含む通常の電流ブロック構造の半導体層の堆積と同時に、高い上面を有する窓構造を形成することができる。この本第2構成の光半導体装置は、基板上面に段差を形成するのみで、それ以上の工程増加を必要とすることなく、上面が高い窓構造を形成することができる。   In this second configuration, the mesa stripe is embedded by the conductive embedded layer, and the embedded layer deposited on the window structure forming region is used as the semiconductor layer forming the window structure. Since the conductive buried layer is deposited on the substrate with a uniform thickness, the upper surface of the window structure including the buried layer is formed higher than the upper cladding layer by the level difference of the upper surface of the substrate. Accordingly, a window structure having a high upper surface can be formed simultaneously with the deposition of a semiconductor layer having a normal current blocking structure including a buried layer. This optical semiconductor device having the second configuration can form a window structure with a high upper surface only by forming a step on the upper surface of the substrate and without further increasing the number of steps.

本発明の第3構成は、絶縁埋込み構造を採用したメサストライプ型の第1構成の光半導体装置に関する。本第3構成では、光導波路形成領域上にメサストライプが形成され、窓構造形成領域上にダミーメサストライプが形成される。メサストライプは、光導波路とその上に形成された上部クラッド層を含み構成される。ダミーメサストライプはメサストライプと同一構造をなし、メサストライプの延長線の両側に設けられる。即ち、光が通過するメサストライプの延長線上にはダミーメサストライプは形成されない。そして、メサストライプ及びダミーメサストライプの側面及び端面は半絶縁性の埋込み層により埋め込まれている。   The third configuration of the present invention relates to a mesa stripe type first configuration optical semiconductor device employing an insulating buried structure. In the third configuration, a mesa stripe is formed on the optical waveguide formation region, and a dummy mesa stripe is formed on the window structure formation region. The mesa stripe includes an optical waveguide and an upper clad layer formed thereon. The dummy mesa stripe has the same structure as the mesa stripe and is provided on both sides of the extension line of the mesa stripe. That is, no dummy mesa stripe is formed on the extended line of the mesa stripe through which light passes. The side surfaces and end surfaces of the mesa stripe and the dummy mesa stripe are buried with a semi-insulating buried layer.

この第3構成では、窓構造形成領域上に少なくとも2本のダミーメサストライプを設け、半絶縁性の埋込み層によりメサストライプ及びダミーメサストライプを埋込む。そして、窓構造形成領域上に形成されたダミーメサストライプの間に堆積された埋込み層を窓構造を構成する半導体層とする。半絶縁性の埋込み層は、よく知られているようにメサストライプの側面及び端面に上面がメサストライプとほぼ同じ高さに堆積するので、メサストライプの周囲を囲むようにメサストライプとほぼ同じ高さの埋込み層が形成される。従って、半絶縁性の埋込み層がメサストライプの周囲に堆積すると同時に、ダミーメサストライプの間にもダミーメサストライプとほぼ同じ高さの埋込み層が堆積する。ダミーメサストライプはメサストライプより段差分だけ高い基板上面に形成されているから、ダミーメサストライプの間に堆積した埋込み層を窓構造を構成する半導体層とすることで、メサストライプの埋込み層とメサストライプより高い窓構造とを一度の埋込み層の堆積により形成することができる。また、ダミーメサストライプはメサストライプと同時に形成される。従って、本第3構成の光半導体装置の製造では、基板上面に段差を形成するのみで、窓構造の製作のために特別な製造工程を用いることなく上面が高い窓構造を形成することができる。   In the third configuration, at least two dummy mesa stripes are provided on the window structure forming region, and the mesa stripe and the dummy mesa stripe are embedded by the semi-insulating embedded layer. Then, the buried layer deposited between the dummy mesa stripes formed on the window structure forming region is used as a semiconductor layer constituting the window structure. As is well known, the semi-insulating buried layer is deposited on the side and end surfaces of the mesa stripe at the same height as the mesa stripe. A buried layer is formed. Accordingly, a semi-insulating buried layer is deposited around the mesa stripe, and at the same time, a buried layer having the same height as the dummy mesa stripe is also deposited between the dummy mesa stripes. Since the dummy mesa stripe is formed on the upper surface of the substrate higher than the mesa stripe by a step, the buried layer deposited between the dummy mesa stripes is used as a semiconductor layer constituting the window structure, so that the buried layer and the mesa of the mesa stripe are formed. A window structure higher than the stripe can be formed by depositing the buried layer once. The dummy mesa stripe is formed simultaneously with the mesa stripe. Accordingly, in the manufacture of the optical semiconductor device having the third configuration, it is possible to form a window structure having a high upper surface without forming a step on the upper surface of the substrate without using a special manufacturing process. .

本発明によれば、段差を有する基板上に均一な厚さの半導体層を堆積するだけで窓構造が形成されるから、十分に幅広のかつ上部クラッド層の上面より十分高い上面を有する窓構造を容易に製造することができる。   According to the present invention, a window structure is formed by simply depositing a semiconductor layer having a uniform thickness on a substrate having a step, so that the window structure has an upper surface that is sufficiently wide and sufficiently higher than the upper surface of the upper cladding layer. Can be easily manufactured.

本発明の第1実施形態は、半導体光増幅器に関し、とくにpn接合を用いた電流ブロック構造を有するメサストライプ型光導波路を有する光半導体装置に関する。   The first embodiment of the present invention relates to a semiconductor optical amplifier, and more particularly to an optical semiconductor device having a mesa stripe type optical waveguide having a current blocking structure using a pn junction.

図1は本発明の第1実施形態の光半導体装置構造図であり、pn接合を用いた電流ブロック構造を有するメサストライプ型光導波路を有する半導体光増幅器を表している。なお、図1(a)は平面図、図1(b)は図1(a)中のAA’断面図、及び、図1(c)は図1(a)中のBB’断面図である。   FIG. 1 is a structural diagram of an optical semiconductor device according to a first embodiment of the present invention, showing a semiconductor optical amplifier having a mesa stripe type optical waveguide having a current block structure using a pn junction. 1A is a plan view, FIG. 1B is a sectional view taken along line AA ′ in FIG. 1A, and FIG. 1C is a sectional view taken along line BB ′ in FIG. .

図1を参照して、第1実施形態の光半導体装置は、基板1上面の中央部に設けられた光導波路形成領域1B上にメサストライプ8が形成され、基板1上面のメサストライプ8の両端に光導波路形成領域1Bに隣接して設けられた窓構造形成領域1A上に、窓構造5が形成されている。   Referring to FIG. 1, in the optical semiconductor device of the first embodiment, mesa stripes 8 are formed on an optical waveguide forming region 1B provided at the center of the upper surface of the substrate 1, and both ends of the mesa stripe 8 on the upper surface of the substrate 1 are formed. The window structure 5 is formed on the window structure forming region 1A provided adjacent to the optical waveguide forming region 1B.

基板1の中央部に設けられた光導波路形成領域1Bは、基板の端面部に設けられる窓構造形成領域1Aより上面が低く形成される。この窓構造形成領域1Aは、基板1端面側に平坦面1aを有し、平坦面1aと光導波路形成領域1Bとを接続する斜面1bを有する。なお、窓構造形成領域1Aは、メサストライプ8と斜面1bとの間に、光導波路形成領域1Bと同一平面をなす平面領域1dを含むことが好ましい。このように、メサストライプ8と斜面1bとの間に平面領域1dを挟んで距離をおくことで、メサストライプ8を埋め込む半導体層を均一に堆積することができる。   The optical waveguide forming region 1B provided in the central portion of the substrate 1 is formed to have a lower upper surface than the window structure forming region 1A provided in the end surface portion of the substrate. The window structure forming region 1A has a flat surface 1a on the end surface side of the substrate 1, and has a slope 1b connecting the flat surface 1a and the optical waveguide forming region 1B. The window structure forming region 1A preferably includes a planar region 1d that is coplanar with the optical waveguide forming region 1B between the mesa stripe 8 and the inclined surface 1b. As described above, the semiconductor layer embedded in the mesa stripe 8 can be uniformly deposited by placing the plane region 1d between the mesa stripe 8 and the inclined surface 1b.

メサストライプ8は、n型バッファ層2と、その上に形成された光導波路3とを有する。このメサストライプ8は、その上面(即ち、光導波路3の上面)まで,p型埋込み層7により埋め込まれる。なお、このp型埋込み層7は、メサストライプ8を除く基板1上全面に、従って窓構造形成領域1A上にも、ほぼ均一な厚さで形成される。その結果、埋込み層7の上面は、ほほ基板1上面と同じ凹凸形状を引き継ぎ、基板1上面の段差がそのまま埋込み層7の上面へ引き継がれる。   The mesa stripe 8 has an n-type buffer layer 2 and an optical waveguide 3 formed thereon. The mesa stripe 8 is buried with the p-type buried layer 7 up to its upper surface (that is, the upper surface of the optical waveguide 3). The p-type buried layer 7 is formed with a substantially uniform thickness on the entire surface of the substrate 1 excluding the mesa stripe 8, and thus also on the window structure forming region 1A. As a result, the upper surface of the buried layer 7 inherits the same uneven shape as the upper surface of the substrate 1, and the step on the upper surface of the substrate 1 is inherited as it is to the upper surface of the buried layer 7.

埋込み層7上に、n型半導体からなるブロック層6が形成されている。このn型ブロック層6は、p型埋込み層7と逆方向のpn接合を形成し、上方から埋込み層7への電流を阻止する。ブロック層6には、光導波路3上面を表出する開口が設けられおり、この開口が光導波路3への電流通路となる。このブロック層6の厚さも均一であり、その上面には基板1上面の段差と同様の段差が形成されている。   A block layer 6 made of an n-type semiconductor is formed on the buried layer 7. The n-type block layer 6 forms a pn junction in the opposite direction to the p-type buried layer 7 and blocks current from above to the buried layer 7. The block layer 6 is provided with an opening that exposes the upper surface of the optical waveguide 3, and this opening serves as a current path to the optical waveguide 3. The thickness of the block layer 6 is also uniform, and a step similar to the step on the upper surface of the substrate 1 is formed on the upper surface thereof.

このブロック層6上に、ブロック層6の開口を埋込み、ブロック層6上に延在するp型上部クラッド層4が設けられている。さらに、上部クラッド層4上にコンタクト層11が設けられる。この上部クラッド層4及びコンタクト層11も、厚さは均一なため、その上面には基板1上面の段差と同様の段差が形成される。   On this block layer 6, an opening of the block layer 6 is buried, and a p-type upper cladding layer 4 extending on the block layer 6 is provided. Further, a contact layer 11 is provided on the upper cladding layer 4. Since the upper clad layer 4 and the contact layer 11 are also uniform in thickness, a step similar to the step on the upper surface of the substrate 1 is formed on the upper surface thereof.

窓構造5は、基板1〜上部クラッド層4からなる半導体層5Aから構成される。この半導体層5Aを構成する各層はそれぞれ均一な厚さを有し、従って、それぞれの層の上面は基板1上面の段差にほぼ等しい段差を形成している。即ち、窓構造5の上面は、窓構造形成領域1Aを構成する平面領域1d、斜面1b及び平坦面1aに応じてそれぞれ、光導波路形成領域1B上に形成された上部クラッド層4と同じ高さの平面、斜面1b上に形成される斜面及び平坦面1a上に形成される平面から構成される。   The window structure 5 includes a semiconductor layer 5 </ b> A composed of a substrate 1 to an upper clad layer 4. Each layer constituting the semiconductor layer 5A has a uniform thickness. Therefore, the upper surface of each layer forms a step substantially equal to the step on the upper surface of the substrate 1. In other words, the upper surface of the window structure 5 has the same height as the upper cladding layer 4 formed on the optical waveguide formation region 1B according to the planar region 1d, the inclined surface 1b, and the flat surface 1a constituting the window structure formation region 1A. , A slope formed on the slope 1b, and a plane formed on the flat surface 1a.

このように、基板1上面の段差を高くすることで、窓構造5の上面を光導波路形成領域1B上に形成された上部クラッド層4の上面より十分に高くすることで、反射率の小さな光半導体装置が実現される。この段差はエッチング等により容易に形成することができる。また、窓構造5を構成する半導体層5Aは導波路3対して垂直な方向かつ基板表面に平行な方向に幅広く堆積するので、横方向の光強度分布が劣化しない。従って、反射が少ない光半導体装置を、容易に製造することができる。   In this way, by making the step on the upper surface of the substrate 1 higher, the upper surface of the window structure 5 is made sufficiently higher than the upper surface of the upper cladding layer 4 formed on the optical waveguide forming region 1B. A semiconductor device is realized. This step can be easily formed by etching or the like. Further, since the semiconductor layer 5A constituting the window structure 5 is widely deposited in a direction perpendicular to the waveguide 3 and parallel to the substrate surface, the light intensity distribution in the lateral direction is not deteriorated. Therefore, an optical semiconductor device with little reflection can be easily manufactured.

さらに、コンタクト層11上に、メサストライプ8上に開口12aを有するパッシベーション用の絶縁膜12が設けられ、この開口を埋込む上電極13が設けられる。また、基板1下面に下電極が設けられる。   Further, a passivation insulating film 12 having an opening 12 a on the mesa stripe 8 is provided on the contact layer 11, and an upper electrode 13 for filling the opening is provided. A lower electrode is provided on the lower surface of the substrate 1.

上述した第1実施形態の光半導体装置の製造工程を以下に説明する。   The manufacturing process of the optical semiconductor device of the first embodiment described above will be described below.

図2は本発明の第1実施形態の光半導体装置製造工程を表す図(その1)、図3は本発明の第1実施形態の光半導体装置製造工程を表す図(その2)であり、図2(a)、(c)、(e)及び(g)、並びに図3(i)、(k)及び(m)は平面図を、図2(b)、(d)、(f)及び(h)、並びに図3(j)、(l)及び(n)は断面図を表している。   FIG. 2 is a diagram (part 1) illustrating an optical semiconductor device manufacturing process according to the first embodiment of the present invention, and FIG. 3 is a diagram (part 2) illustrating an optical semiconductor device manufacturing process according to the first embodiment of the present invention. 2 (a), (c), (e) and (g) and FIGS. 3 (i), (k) and (m) are plan views, and FIGS. 2 (b), (d) and (f). And (h) and FIGS. 3 (j), (l) and (n) represent cross-sectional views.

まず、図2(a)及び(b)を参照して、スクライブラインにより基板1となるべき領域が画定されたn型の(100)InPウエーハを準備し、その基板1の両端近くの上面に、窓構造形成領域1Aの平坦面1aを画定する矩形のSiO2 マスク31をフォトリソグラフィにより形成する。なお、以後、説明を簡潔にするために本製造工程の説明において、基板1を、個別に分離された基板の意味の他に、InPウエーハ上にスクライブラインにより画定された領域、即ち、スクライブラインに沿って個別の基板1に分割されるべきウエーハの領域の意味でも使用している。 First, referring to FIGS. 2A and 2B, an n-type (100) InP wafer in which a region to be the substrate 1 is defined by a scribe line is prepared, and an upper surface near both ends of the substrate 1 is prepared. A rectangular SiO 2 mask 31 that defines the flat surface 1a of the window structure forming region 1A is formed by photolithography. Hereinafter, in order to simplify the description, in the description of this manufacturing process, in addition to the meaning of the individually separated substrates, the region defined by the scribe lines on the InP wafer, that is, the scribe lines. Is also used to mean the area of the wafer to be divided into individual substrates 1.

次いで、図2(c)及び(d)を参照して、マスク31をエッチングマスクとする塩酸系のエッチャントを用いたウエットエッチングにより、基板1上面を3.5μmエッチングする。その結果、マスク31により被覆された平坦面1aから3.5μm低い上面を有する光導波路形成領域1Bが基板1上面に形成される。同時に、平坦面1aと光導波路形成領域1Bとの間に、これらをつなぐ斜面1bが形成される。   Next, referring to FIGS. 2C and 2D, the upper surface of the substrate 1 is etched by 3.5 μm by wet etching using a hydrochloric acid-based etchant using the mask 31 as an etching mask. As a result, an optical waveguide forming region 1B having an upper surface that is 3.5 μm lower than the flat surface 1a covered with the mask 31 is formed on the upper surface of the substrate 1. At the same time, an inclined surface 1b is formed between the flat surface 1a and the optical waveguide forming region 1B.

次いで、図2(e)及び(f)を参照して、マスク31を除去した後、基板1上全面に、CVD法を用いて、厚さ0.5μmのn型InPからなるバッファ層3、厚さ200nmの光導波路層3−1、及び厚さ0.5μmのp型InP上部クラッド層4−1を堆積する。この上部クラッド層4−1は、図1を参照して、上部クラッド層4の下層部分を構成する。なお、光導波路層3−1は、波長1.55μmのバンドギャップ波長を有するMQW構造の活性層とその上下に設けられた光閉じ込め層とから構成されている。   2E and 2F, after removing the mask 31, the buffer layer 3 made of n-type InP having a thickness of 0.5 μm is formed on the entire surface of the substrate 1 by CVD. An optical waveguide layer 3-1 having a thickness of 200 nm and a p-type InP upper cladding layer 4-1 having a thickness of 0.5 μm are deposited. The upper clad layer 4-1 constitutes a lower layer portion of the upper clad layer 4 with reference to FIG. The optical waveguide layer 3-1 is composed of an MQW structure active layer having a band gap wavelength of 1.55 μm and light confinement layers provided above and below it.

次いで、図2(g)及び(h)を参照して、光導波路形成領域1B上に、<011>方向に延在するメサストライプ8を画定するSiO2 マスク32をフォトリソグラフィにより形成する。次いで、上部クラッド層4−1、光導波路層3−1及びバッファ層3を、マスク32を用いて基板1上面までエッチングして除去し、バッファ層3、パターニングされた光導波路層3−1からなる光導波路3及び上部クラッド層4−1を有するメサストライプ8を形成する。このメサストライプ8は、両端が斜面1bにかからないように斜面1bとの間に例えば幅5μm程度の平面領域1dをおいて形成される。この平面領域1dは、斜面1b及び平坦面1aと共に窓構造形成領域1Aを構成する。 Next, with reference to FIGS. 2G and 2H, a SiO 2 mask 32 that defines mesa stripes 8 extending in the <011> direction is formed on the optical waveguide forming region 1B by photolithography. Next, the upper cladding layer 4-1, the optical waveguide layer 3-1, and the buffer layer 3 are removed by etching to the upper surface of the substrate 1 using the mask 32, and the buffer layer 3 and the patterned optical waveguide layer 3-1. The mesa stripe 8 having the optical waveguide 3 and the upper cladding layer 4-1 is formed. The mesa stripe 8 is formed with a planar region 1d having a width of, for example, about 5 μm between the slope 1b so that both ends do not cover the slope 1b. The planar region 1d constitutes a window structure forming region 1A together with the inclined surface 1b and the flat surface 1a.

次いで、図3(i)及び(j)を参照して、基板1上全面にCVD法により、メサストライプ8を光導波路3上面まで埋め込むp型InP埋込み層7を堆積する。次いで、メサストライプ8の残りの上部を埋め込む、n型InPからなるブロック層6、及び、p型InPからなる上部クラッド層4−2をCVD法によりこの順で堆積する。この埋込み層7、n型ブロック層6及びp型上部クラッド層4−2は、基板1上に均一な厚さに堆積される。また、ブロック層6は、メサストライプ8の部分には形成されず、この部分はブロック層6の開口となる。さらにこの開口は上部クラッド層4−1により充填されている。   Next, referring to FIGS. 3 (i) and 3 (j), a p-type InP buried layer 7 is deposited on the entire surface of the substrate 1 by CVD to bury the mesa stripe 8 up to the upper surface of the optical waveguide 3. Next, a block layer 6 made of n-type InP and an upper clad layer 4-2 made of p-type InP, which fill the remaining upper part of the mesa stripe 8, are deposited in this order by the CVD method. The buried layer 7, the n-type block layer 6, and the p-type upper cladding layer 4-2 are deposited on the substrate 1 with a uniform thickness. Further, the block layer 6 is not formed in the portion of the mesa stripe 8, and this portion becomes an opening of the block layer 6. Further, this opening is filled with the upper clad layer 4-1.

その結果、メサストライプ8は、その上面まで、p型埋込み層7/n型ブロック層6/p型上部クラッド層4−2からなる3層構造の半導体層により埋め込まれる。また、この3層構造の半導体層は窓構造形成領域1A上にも形成され、その上面には基板1の窓構造形成領域1Aと同じ形状の段差が形成される。   As a result, the mesa stripe 8 is buried up to its upper surface with a semiconductor layer having a three-layer structure including the p-type buried layer 7 / n-type block layer 6 / p-type upper clad layer 4-2. The semiconductor layer having the three-layer structure is also formed on the window structure forming region 1A, and a step having the same shape as the window structure forming region 1A of the substrate 1 is formed on the upper surface thereof.

次いで、図3(k)及び(l)を参照して、マスク32を除去した後、CVD法により、基板1上全面に厚さ1.0μmのp型InPからなる上部クラッド層4−3を堆積し、さらにその上にInGaAsP/InGaAsからなる2層構造のコンタクト層11を堆積する。この上部クラッド層4−3は、上部クラッド層4−1、4−2と共に上部クラッド層4を構成する。また、上部クラッド層4−3及びコンタクト層11の上面も、基板1の窓構造形成領域1Aと同じ形状の段差が形成される。   Next, referring to FIGS. 3K and 3L, after removing the mask 32, an upper cladding layer 4-3 made of p-type InP having a thickness of 1.0 μm is formed on the entire surface of the substrate 1 by CVD. Then, a contact layer 11 having a two-layer structure made of InGaAsP / InGaAs is deposited thereon. The upper cladding layer 4-3 constitutes the upper cladding layer 4 together with the upper cladding layers 4-1 and 4-2. Further, the upper surface of the upper clad layer 4-3 and the contact layer 11 is also formed with a step having the same shape as the window structure forming region 1A of the substrate 1.

次いで、図3(m)及び(n)を参照して、コンタクト層11上に、上電極13を画定する開口を有するパッシベーション用のSiO2 絶縁層12を形成し、その開口を埋込むTi/Pt/Auからなる上電極13を形成する。さらに、基板1下面にAuGe/Auからなる下電極14を形成する。 Next, with reference to FIGS. 3M and 3N, a passivation SiO 2 insulating layer 12 having an opening for defining the upper electrode 13 is formed on the contact layer 11, and the opening is filled with Ti / An upper electrode 13 made of Pt / Au is formed. Further, a lower electrode 14 made of AuGe / Au is formed on the lower surface of the substrate 1.

次いで、スクライブラインにそってウエーハを切断し、個々の光半導体装置に分割する。その後、光半導体装置の端面に反射防止膜15を形成して本第1実施形態に係る光半導体装置が製造される。   Next, the wafer is cut along the scribe line and divided into individual optical semiconductor devices. Thereafter, the antireflection film 15 is formed on the end face of the optical semiconductor device, and the optical semiconductor device according to the first embodiment is manufactured.

本第1実施形態形態の光半導体装置では、光導波路3上の上部クラッド層4は、上部クラッド層4−1、4−3から構成されその厚さは1.5μmである。従って、上部クラッド層4として十分な厚さを有する一方、十分に低い上部クラッド層4の抵抗が実現される。   In the optical semiconductor device of the first embodiment, the upper clad layer 4 on the optical waveguide 3 is composed of upper clad layers 4-1 and 4-3, and the thickness thereof is 1.5 μm. Accordingly, a sufficiently low resistance of the upper cladding layer 4 is realized while having a sufficient thickness as the upper cladding layer 4.

また、窓構造5は、窓構造形成領域1A上に形成された埋込み層7、ブロック層6、上部クラッド層4−2、4−3及び基板1の上層(窓領域形成領域1A部分の基板1)から構成される。この窓構造5の上面は、段差が形成された上部クラッド層4−3の上面であり、光導波路3上の上部クラッド層4−3の上面より3.5μm高い段差面として形成される。光導波路3上のクラッド層4厚さは1.5μmであり、窓構造5上面はそれより3.5μm高い。従って、窓構造5の上面は光導波路3上面より5μm高くなる。このように、光導波路3と窓構造5上面の間隔が広いので、光導波路3からの出射光が窓構造5の上面で反射される割合がすくなく、低い反射率が実現される。   The window structure 5 includes a buried layer 7, a block layer 6, upper clad layers 4-2 and 4-3 formed on the window structure formation region 1A, and an upper layer of the substrate 1 (the substrate 1 in the window region formation region 1A portion). ). The upper surface of the window structure 5 is the upper surface of the upper clad layer 4-3 on which a step is formed, and is formed as a step surface that is 3.5 μm higher than the upper surface of the upper clad layer 4-3 on the optical waveguide 3. The thickness of the cladding layer 4 on the optical waveguide 3 is 1.5 μm, and the upper surface of the window structure 5 is 3.5 μm higher than that. Accordingly, the upper surface of the window structure 5 is 5 μm higher than the upper surface of the optical waveguide 3. Thus, since the space | interval of the optical waveguide 3 and the window structure 5 upper surface is wide, the ratio with which the emitted light from the optical waveguide 3 is reflected on the upper surface of the window structure 5 is small, and a low reflectance is implement | achieved.

上述した本第1実施形態の光半導体装置の製造方法では、基板1に段差を形成することで、他は通常の均一な半導体層の堆積工程により、薄い上部クラッド層4と高い上面を有する窓構造とを製造することができる。   In the manufacturing method of the optical semiconductor device according to the first embodiment described above, a step is formed on the substrate 1, and a window having a thin upper cladding layer 4 and a high upper surface is formed by a normal uniform semiconductor layer deposition process. Structure.

本発明の第2実施形態は、半導体光増幅器に関し、とくに半絶縁性の埋込み層によりメサストライプを埋め込むメサストライプ型光導波路を有する光半導体装置に関する。   The second embodiment of the present invention relates to a semiconductor optical amplifier, and more particularly to an optical semiconductor device having a mesa stripe optical waveguide in which a mesa stripe is embedded by a semi-insulating embedded layer.

図4は本発明の第2実施形態の光半導体装置構造図であり、半絶縁性の埋込み層によりメサストライプを埋め込むメサストライプ型光導波路を有する半導体光増幅器を表している。なお、図4(a)は平面図、図4(b)は図4(a)中のCC’断面図、及び、図4(c)は図4(a)中のDD’断面図である。   FIG. 4 is a structural diagram of an optical semiconductor device according to the second embodiment of the present invention, and shows a semiconductor optical amplifier having a mesa stripe type optical waveguide in which a mesa stripe is embedded by a semi-insulating embedded layer. 4A is a plan view, FIG. 4B is a CC ′ sectional view in FIG. 4A, and FIG. 4C is a DD ′ sectional view in FIG. 4A. .

図4を参照して、本第2実施形態の光半導体装置は、ダミーメサストライプ22を有することと、メサストライプ8を埋め込む埋込み層21が半絶縁性の半導体層からなることを除き、他は第1実施形態の光半導体装置とほぼ同様である。   Referring to FIG. 4, the optical semiconductor device according to the second embodiment is the same except that it has dummy mesa stripe 22 and buried layer 21 in which mesa stripe 8 is embedded is formed of a semi-insulating semiconductor layer. This is almost the same as the optical semiconductor device of the first embodiment.

先ず、(001)InP基板1上に段差が設けられ、基板1上面に、段差上面をなす平坦面1a、斜面1b及び段差下面の一部をなす平面領域1dからなる窓構造形成領域1A、及び段差下面をなす光導波路形成領域1Bが形成される。そして、光導波路形成領域1Bに<110>方向に延在するメサストライプ8が形成されている。これらは第1実施形態と同様である。   First, a step is provided on the (001) InP substrate 1, and a window structure forming region 1A including a flat surface 1a forming the upper surface of the step, a slope 1b and a planar region 1d forming a part of the lower surface of the step on the upper surface of the substrate 1, and An optical waveguide forming region 1B forming the lower surface of the step is formed. A mesa stripe 8 extending in the <110> direction is formed in the optical waveguide forming region 1B. These are the same as in the first embodiment.

メサストライプ8は、厚さ0.5μmのn型InPからなるバッファ層2、厚さ200nmの光導波路3、厚さ1.5μmのp型InPからなる上部クラッド層4及びInPGaAsP/InGaAsの2層構造のコンタクト層11からなる。この光導波路3は、第1実施形態と同様の層構造を有する。   The mesa stripe 8 includes a buffer layer 2 made of n-type InP having a thickness of 0.5 μm, an optical waveguide 3 having a thickness of 200 nm, an upper cladding layer 4 made of p-type InP having a thickness of 1.5 μm, and two layers of InPGaAsP / InGaAs. The contact layer 11 has a structure. The optical waveguide 3 has the same layer structure as that of the first embodiment.

ダミーメサストライプ22は、メサストライプ8と同一層構造を有し、窓構造形成領域1Aに、例えば平坦面1a、平坦面1a及び斜面1b、又は、平坦面1a、斜面1b及び平面領域1dに設けられる。このダミーメサストライプ22は、メサストライプ8の延長線の両側に、例えばメサストライプ8に平行に設けられる。なお、ダミーメサストライプ22は非平行に配置することもできる。これにより、窓構造5の上面を傾斜させ、反射率をより減少することができる。また、製造工程の増加が許される用途では、メサストライプ8と異なる任意の層構造とすることもできる。   The dummy mesa stripe 22 has the same layer structure as the mesa stripe 8 and is provided in the window structure forming region 1A, for example, on the flat surface 1a, the flat surface 1a and the inclined surface 1b, or on the flat surface 1a, the inclined surface 1b and the flat region 1d. It is done. The dummy mesa stripe 22 is provided on both sides of the extended line of the mesa stripe 8, for example, in parallel with the mesa stripe 8. The dummy mesa stripes 22 can also be arranged non-parallel. Thereby, the upper surface of the window structure 5 can be inclined and the reflectance can be further reduced. Further, in an application where an increase in the manufacturing process is allowed, an arbitrary layer structure different from the mesa stripe 8 can be used.

メサストライプ8及びダミーメサストライプ22は、半絶縁性のInP埋込み層21により埋め込まれている。埋込み層21は、メサストライプ8及びダミーメサストライプ22の近傍ではメサストライプ8及びダミーメサストライプ22の上面、即ちコンタクト層11の上面にほぼ近い高さを有し、離れた位置ではこれより低く形成される。この離れた位置で低く形成されるのは、後述するように埋込み層21の堆積方法に起因するものであり、堆積方法が許すならば埋込み層21の高さをメサストライプ8及びダミーメサストライプ22の上面とほぼ同じにしても差し支えない。   The mesa stripe 8 and the dummy mesa stripe 22 are buried with a semi-insulating InP buried layer 21. The buried layer 21 has a height substantially close to the upper surfaces of the mesa stripe 8 and the dummy mesa stripe 22 in the vicinity of the mesa stripe 8 and the dummy mesa stripe 22, that is, the upper surface of the contact layer 11, and is formed lower than this at a distant position. Is done. The low formation at this distant position is caused by the deposition method of the buried layer 21 as will be described later. If the deposition method allows, the height of the buried layer 21 is set to the mesa stripe 8 and the dummy mesa stripe 22. It can be almost the same as the top surface of the plate.

ダミーメサストライプ22は、その間に堆積する埋込み層21がダミーメサストライプ22の高さとほぼ同じ高さに堆積するように狭い間隔をおいて配置される。このダミーメサストライプ22の間に堆積した埋込み層21は、窓構造5を形成する。従って、本第2実施形態では、第1実施形態と同様、一度の埋込み層21の堆積により、その上面が基板1上面に形成された段差の高さだけ高い窓構造を形成することができる。この窓構造の端面(光半導体装置の端面)には反射防止膜15がコーテングされている。   The dummy mesa stripes 22 are arranged at a narrow interval so that the buried layer 21 deposited therebetween is deposited at substantially the same height as the dummy mesa stripes 22. The buried layer 21 deposited between the dummy mesa stripes 22 forms the window structure 5. Therefore, in the second embodiment, a window structure whose upper surface is higher than the height of the step formed on the upper surface of the substrate 1 can be formed by depositing the buried layer 21 once as in the first embodiment. An antireflection film 15 is coated on the end face of this window structure (end face of the optical semiconductor device).

さらに、メサストライプ8上に開口を有するパッシベーション用の絶縁層12が設けられ、その開口を埋め込む上電極13が設けられ、さらに、基板1下面に下電極14が設けられている。   Further, a passivation insulating layer 12 having an opening is provided on the mesa stripe 8, an upper electrode 13 for embedding the opening is provided, and a lower electrode 14 is provided on the lower surface of the substrate 1.

次に、上述した本第2実施形態の光半導体装置(半導体光増幅器)の製造方法を説明する。   Next, a method for manufacturing the above-described optical semiconductor device (semiconductor optical amplifier) of the second embodiment will be described.

図5は本発明の第2実施形態の光半導体装置製造工程を表す図であり、図5(a)、(c)及び(e)は平面図を、図5(b)及び(d)はメサストライプの中心線を含む垂直断面図を、図5(f)は図(c)のEE’垂直断面図を表している。   FIGS. 5A and 5B are diagrams showing the optical semiconductor device manufacturing process according to the second embodiment of the present invention. FIGS. 5A, 5C, and 5E are plan views, and FIGS. FIG. 5F shows a vertical sectional view including the center line of the mesa stripe, and FIG. 5F shows an EE ′ vertical sectional view of FIG.

本発明の第2実施形態の光半導体装置の製造方法では、(001)を主面とするn型InP基板1上面に、平坦面1a及び斜面1bを有する3.5μの段差を形成し、段差の高い面を含む窓構造形成領域1Aと段差の低い面からなる光導波路形成領域1Bとを形成するまでは、図3(c)までの第1実施形態の製造工程と同様である。   In the method of manufacturing an optical semiconductor device according to the second embodiment of the present invention, a 3.5 μ step having a flat surface 1 a and a slope 1 b is formed on the upper surface of an n-type InP substrate 1 having (001) as a main surface. Until the window structure forming region 1A including the high surface and the optical waveguide forming region 1B including the low step surface are formed, the manufacturing process is the same as that of the first embodiment up to FIG.

次いで、図5(a)を参照して、基板1上面に、CVD法を用いて、厚さ0.5μmのn型InPからなるバッファ層2、厚さ200nmの光導波路層3−1、厚さ1.5μmのp型InPからなる上部クラッド層4、及び、InGaAsP/InGaAsの二層からなるコンタクト層11をこの順に堆積する。これらの半導体層は、基板1上面にほぼ均一な厚さで堆積される。   Next, referring to FIG. 5A, a buffer layer 2 made of n-type InP having a thickness of 0.5 μm, an optical waveguide layer 3-1 having a thickness of 200 nm, a thickness is formed on the upper surface of the substrate 1 using the CVD method. An upper clad layer 4 made of p-type InP having a thickness of 1.5 μm and a contact layer 11 made of two layers of InGaAsP / InGaAs are deposited in this order. These semiconductor layers are deposited on the upper surface of the substrate 1 with a substantially uniform thickness.

次いで、図5(c)を参照して、コンタクト層11上に、メサストライプ8を画定するSiO2 マスク23、及び、ダミーメサストライプ22を画定するSiO2 23−1マスクをフォトリソグラフィにより形成する。ダミーメサストライプ22は、例えば斜面1b及び平坦面1a上に設けられる。また、メサストライプ8及びダミーメサストライプ22は、例えば<110>方向に延在する。 Next, referring to FIG. 5C, a SiO 2 mask 23 that defines mesa stripe 8 and a SiO 2 23-1 mask that defines dummy mesa stripe 22 are formed on contact layer 11 by photolithography. . The dummy mesa stripe 22 is provided on the slope 1b and the flat surface 1a, for example. Further, the mesa stripe 8 and the dummy mesa stripe 22 extend in the <110> direction, for example.

次いで、図5(c)及び(d)を参照して、マスク23、23−1をマスクとするイオンエッチングにより、コンタクト層11、上部クラッド層4、光導波路層3−1及びバッファ層2を除去し、メサストライプ8及びダミーメサストライプ22を形成する。この工程により、コンタクト層11、上部クラッド層4、光導波路層3−1及びバッファ層2は、メサストライプ8及びダミーメサストライプ22を構成する層を除き基板1上面から除去される。なお、基板1上面は、メサストライプ8及びダミーメサストライプ22が形成されていない領域を除き表出される。   Next, referring to FIGS. 5C and 5D, the contact layer 11, the upper cladding layer 4, the optical waveguide layer 3-1, and the buffer layer 2 are formed by ion etching using the masks 23 and 23-1 as a mask. By removing, the mesa stripe 8 and the dummy mesa stripe 22 are formed. By this step, the contact layer 11, the upper cladding layer 4, the optical waveguide layer 3-1 and the buffer layer 2 are removed from the upper surface of the substrate 1 except for the layers constituting the mesa stripe 8 and the dummy mesa stripe 22. Note that the upper surface of the substrate 1 is exposed except for a region where the mesa stripe 8 and the dummy mesa stripe 22 are not formed.

次いで、有機塩素化合物、例えば1,2−ジクロロエタン(C2H4Cl2)、1,2−ジクロロプロパン(C3H6Cl2)または1,2−ジクロロエチレン(C2H2Cl2)の何れかのガスを添加した原料ガスを用いたCVD法により、基板1上にメサストライプ8及びダミーメサストライプ22をその上面(コンタクト層11の上面)まで埋め込む半絶縁性のInPからなる埋込み層21を堆積する。このとき埋込み層21として、InP以外のInP系の埋込み層、例えばInP、InGaP又はInGaAsPからなる埋込み層を用いることもできる。   Next, by a CVD method using a source gas to which an organic chlorine compound such as 1,2-dichloroethane (C2H4Cl2), 1,2-dichloropropane (C3H6Cl2) or 1,2-dichloroethylene (C2H2Cl2) is added. Then, a buried layer 21 made of semi-insulating InP is deposited on the substrate 1 to bury the mesa stripe 8 and the dummy mesa stripe 22 up to the upper surface (upper surface of the contact layer 11). At this time, as the buried layer 21, an InP-based buried layer other than InP, for example, a buried layer made of InP, InGaP, or InGaAsP can be used.

図5(e)及び(f)を参照して、有機塩素系化合物を含有する原料ガスを用いたCVD法により堆積される半絶縁性のInP埋込み層21は、(110)及び(1−10)面からなるメサストライプ8及びダミーメサストライプ22の側面及び端面に、メサストライプ8及びダミーメサストライプ22の上面より上方に這い上がらない条件で堆積される。   Referring to FIGS. 5E and 5F, the semi-insulating InP buried layer 21 deposited by the CVD method using a source gas containing an organochlorine compound is composed of (110) and (1-10). ) Are deposited on the side surfaces and the end surfaces of the mesa stripe 8 and the dummy mesa stripe 22 made of a plane so as not to crawl above the upper surfaces of the mesa stripe 8 and the dummy mesa stripe 22.

その結果、埋込み層21は、メサストライプ8の両側、ダミーメサストライプ22の間とその外側、及び、メサストライプ8とダミーメサストライプ22の間等のメサ8、22に近い領域では、メサストライプ8及びダミーメサストライプ22と同じ高さに形成され、それより外側ではそれより低く形成される。   As a result, the buried layer 21 is formed on both sides of the mesa stripe 8, between and outside the dummy mesa stripe 22, and between the mesa stripe 8 and the dummy mesa stripe 22. In addition, the dummy mesa stripe 22 is formed at the same height as that of the dummy mesa stripe 22 and is formed lower than that at the outer side.

本第2実施形態の光半導体装置では、ダミーメサストライプ22の間(メサストライプ8の先端からメサストライプ8の延長線上の領域)に形成された埋込み層21(及び基板1上面部分を含むこともある。)が窓構造5を構成する。この窓構造5を構成する埋込み層21は、上面が平面で、その高さはほぼダミーメサストライプ22の高さに等しい。従って、窓構造5の上面は、メサストライプ8の上面より基板1の段差分だけ高く形成される。メサストライプ8の上面は、少なくとも上部クラッド層4の上面よりコンタクト層11の厚さだけ高いので、窓構造5の上面は、少なくとも光導波路3より、上部クラッド層4の厚さ1.5μmと段差分3.5μmを加算した5μmだけ高くなる。このように、上部クラッド層4を必要最小の厚さに留めたまま高い窓構造5を形成することができるので、低いクラッド層抵抗と高い反射防止効果を有する光半導体装置が提供される。さらに、かかる光半導体装置の高い上面を有する窓構造5を、通常の光半導体装置の製造工程に段差の形成工程を追加するだけで製作することができる。   In the optical semiconductor device according to the second embodiment, the buried layer 21 (and the upper surface portion of the substrate 1) formed between the dummy mesa stripes 22 (a region on the extension line of the mesa stripe 8 from the tip of the mesa stripe 8) may be included. The window structure 5. The buried layer 21 constituting the window structure 5 has a flat upper surface, and its height is substantially equal to the height of the dummy mesa stripe 22. Therefore, the upper surface of the window structure 5 is formed higher than the upper surface of the mesa stripe 8 by the level difference of the substrate 1. Since the upper surface of the mesa stripe 8 is at least as thick as the contact layer 11 than the upper surface of the upper cladding layer 4, the upper surface of the window structure 5 is at least as thick as the upper cladding layer 4 with a thickness of 1.5 μm from the optical waveguide 3. It becomes higher by 5 μm, which is the sum of 3.5 μm. As described above, since the high window structure 5 can be formed while the upper cladding layer 4 is kept at the minimum necessary thickness, an optical semiconductor device having a low cladding layer resistance and a high antireflection effect is provided. Furthermore, the window structure 5 having a high upper surface of such an optical semiconductor device can be manufactured simply by adding a step forming process to the manufacturing process of a normal optical semiconductor device.

次いで、マスク23、23−1を除去し、さらに図3(m)及び(n)を参照して、メサストライプ8上に開口を有する絶縁膜12、その開口を埋める上電極13、及び、基板1下面に下電極14を形成する。その後、ウエーハを個別の光半導体装置へ分割し、さらに光半導体装置の端面に反射防止膜15をコーテングして本第2実施形態の光半導体装置(半導体光増幅器)が製造される。 図6は本発明の第1実施形態の変形例平面図であり、pn接合を用いた電流ブロック構造を有する光半導体装置を表している。   Next, the masks 23 and 23-1 are removed, and further referring to FIGS. 3 (m) and 3 (n), the insulating film 12 having an opening on the mesa stripe 8, the upper electrode 13 filling the opening, and the substrate 1 Lower electrode 14 is formed on the lower surface. Thereafter, the wafer is divided into individual optical semiconductor devices, and an antireflection film 15 is coated on the end face of the optical semiconductor device to manufacture the optical semiconductor device (semiconductor optical amplifier) of the second embodiment. FIG. 6 is a plan view of a modification of the first embodiment of the present invention, and shows an optical semiconductor device having a current block structure using a pn junction.

図6を参照して、本変形例では、第1実施形態の光半導体装置のメサストライプ8を、基板1端面に対して斜めに、例えば10度傾けて配置する。それ以外は第1実施形態と同様である。かかる配置では、光導波路3からの出射光が基板1端面に斜めに入射するので、基板1端面で反射され再び光導波路3へ戻る光が少ない光半導体装置が実現される。   With reference to FIG. 6, in this modification, the mesa stripe 8 of the optical semiconductor device of the first embodiment is disposed obliquely with respect to the end face of the substrate 1, for example, by 10 degrees. The rest is the same as in the first embodiment. In such an arrangement, the light emitted from the optical waveguide 3 is incident on the end face of the substrate 1 at an angle, so that an optical semiconductor device that is less reflected by the end face of the substrate 1 and returning to the optical waveguide 3 is realized.

図7は本発明の第2実施形態の変形例平面図であり、半絶縁性の埋込み層によりメサストライプを埋め込むメサストライプ型の光半導体装置を表している。   FIG. 7 is a plan view of a modification of the second embodiment of the present invention, showing a mesa stripe type optical semiconductor device in which a mesa stripe is embedded by a semi-insulating buried layer.

図7を参照して、本変形例では、第2実施形態の光半導体装置のメサストライプ8を、基板1端面に対して斜めに、例えば10度傾けて配置する。それ以外は第2実施形態と同様である。かかる配置の光半導体装置では、図6に示す光半導体装置と同様に、基板1端面で反射され再び光導波路3へ戻る光を少なくすることができる。   Referring to FIG. 7, in this modification, the mesa stripe 8 of the optical semiconductor device of the second embodiment is disposed obliquely with respect to the end surface of the substrate 1, for example, by 10 degrees. The rest is the same as in the second embodiment. In the optical semiconductor device having such an arrangement, similarly to the optical semiconductor device shown in FIG. 6, it is possible to reduce the light reflected by the end face of the substrate 1 and returning to the optical waveguide 3 again.

上述したように、本明細書には以下の付記記載の発明が開示されている。
(付記1)基板上に、光導波路と、前記光導波路の端面に形成された窓構造とを有する光半導体装置において、
前記基板上面に画定された、前記光導波路が形成される光導波路形成領域と、
前記基板上面に画定された、前記光導波路形成領域より高い上面を有し、前記窓構造が形成される窓構造形成領域と、
前記光導波路上に形成された上部クラッド層と、
前記窓構造形成領域上に前記上部クラッド層の上面より高く形成された、前記窓構造を構成する半導体層とを有することを特徴とする光半導体装置。
(付記2)第1導電型のバッファ層及び前記パッファ層上に形成された前記光導波路を含むメサストライプと、
前記基板上に形成された、前記メサストライプの側面及び端面を前記光導波路の上面まで埋め込む第2導電型の埋込み層と、
前記埋込み層上に形成され、前記メサストライプ上に開口を有する第1導電型のブロック層と、
前記開口を埋込み前記ブロック層上に延在する第2導電型の前記上部クラッド層とを有することを特徴とする付記1記載の光半導体装置。
(付記3)前記光導波路及び前記上部クラッドを含むメサストライプと、
前記メサストライプの延長線の両側に前記延長線に沿って、前記窓構造形成領域上に形成されたダミーメサストライプと、
前記メサストライプ及び前記ダミーメサストライプの側面及び端面を埋め込む半絶縁性の埋込み層と、
前記メサストライプ、前記ダミーメサストライプ及び前記埋込み層上に形成された上部クラッド層とを有することを特徴とする付記1記載の光半導体装置。
(付記4)前記ダミーメサストライプは、前記メサストライプと同一構造を有することを特徴とする付記3記載の光半導体装置。
(付記5)前記光導波路への入出力光が透過する前記窓構造の外側端面に、無反射コーテング膜を有することを特徴とする付記1、2、3又は4記載の半導体装置。
(付記6)前記導波路は、前記窓構造の外側端面に対して斜めに配置されることを特徴とする付記1、2、3、4又は5記載の半導体装置。
(付記7)基板上に、光導波路と、前記光導波路の端面に形成された窓構造とを有する光半導体装置の製造方法において、
前記基板表面の端面近くに窓構造形成領域を残して、前記基板表面に凹部からなる光導波路形成領域を形成する工程と、
前記光導波路形成領域上に、第1導電型のバッファ層及び前記バッファ層上に形成された前記光導波路を含むメサストライプを形成する工程と、
前記基板上に、前記メサストライプの側面及び端面を埋め込む第2導電型の埋込み層を形成する工程と
前記埋込み層上に、前記メサストライプ上に開口を有する第1導電型のブロック層を形成する工程と、
前記開口を埋込み前記ブロック層上に延在する第2導電型の上部クラッド層を形成する工程とを有することを特徴とする光半導体装置の製造方法。
(付記8)基板上に、光導波路と、前記光導波路の端面に形成された窓構造とを有する光半導体装置の製造方法において、
前記基板表面の端面近くに窓構造形成領域を残して、前記基板表面に凹部からなる光導波路形成領域を形成する工程と、
前記光導波路形成領域上に、前記光導波路及び前記光導波路上に形成された上部クラッド層を含むメサストライプを形成する工程と、
前記窓構造形成領域上の前記メサストライプの延長線の両側に、前記メサストライプと同一構造のダミーメサストライプを前記メサストライプと同時に形成する工程と、
前記基板上に、前記メサストライプ及び前記ダミーメサストライプの側面及び端面を埋め込む半絶縁性の埋込み層を形成する工程とを有することを特徴とする光半導体装置の製造方法。
As described above, the present invention disclosed in the following supplementary notes is disclosed in this specification.
(Appendix 1) In an optical semiconductor device having an optical waveguide on a substrate and a window structure formed on an end face of the optical waveguide,
An optical waveguide forming region defined by the upper surface of the substrate in which the optical waveguide is formed;
A window structure forming region defined on the upper surface of the substrate and having an upper surface higher than the optical waveguide forming region, wherein the window structure is formed;
An upper cladding layer formed on the optical waveguide;
An optical semiconductor device comprising: a semiconductor layer that forms the window structure, and is formed above the upper surface of the upper cladding layer on the window structure forming region.
(Supplementary Note 2) A mesa stripe including the optical waveguide formed on the buffer layer of the first conductivity type and the puffer layer;
An embedded layer of a second conductivity type formed on the substrate and burying the side surface and end surface of the mesa stripe up to the upper surface of the optical waveguide;
A block layer of a first conductivity type formed on the buried layer and having an opening on the mesa stripe;
2. The optical semiconductor device according to claim 1, further comprising a second conductivity type upper cladding layer embedded in the opening and extending on the block layer.
(Supplementary Note 3) A mesa stripe including the optical waveguide and the upper clad;
Dummy mesa stripes formed on the window structure forming region along the extension lines on both sides of the extension lines of the mesa stripes;
A semi-insulating embedded layer that embeds side surfaces and end surfaces of the mesa stripe and the dummy mesa stripe; and
The optical semiconductor device according to claim 1, further comprising: an upper clad layer formed on the mesa stripe, the dummy mesa stripe, and the buried layer.
(Supplementary note 4) The optical semiconductor device according to supplementary note 3, wherein the dummy mesa stripe has the same structure as the mesa stripe.
(Supplementary note 5) The semiconductor device according to supplementary note 1, 2, 3 or 4, further comprising a non-reflective coating film on an outer end face of the window structure through which input / output light to the optical waveguide is transmitted.
(Additional remark 6) The said waveguide is arrange | positioned diagonally with respect to the outer side end surface of the said window structure, The semiconductor device of Additional remark 1, 2, 3, 4 or 5 characterized by the above-mentioned.
(Additional remark 7) In the manufacturing method of the optical semiconductor device which has an optical waveguide and the window structure formed in the end surface of the said optical waveguide on a board | substrate,
Leaving a window structure forming region near the end surface of the substrate surface, and forming an optical waveguide forming region formed of a recess on the substrate surface;
Forming a first conductivity type buffer layer and a mesa stripe including the optical waveguide formed on the buffer layer on the optical waveguide formation region;
Forming a second conductive type buried layer on the substrate to embed side and end faces of the mesa stripe; and forming a first conductive type block layer having an opening on the mesa stripe on the buried layer. Process,
And a step of forming a second conductivity type upper cladding layer filling the opening and extending on the block layer.
(Additional remark 8) In the manufacturing method of the optical semiconductor device which has an optical waveguide and the window structure formed in the end surface of the said optical waveguide on a board | substrate,
Leaving a window structure forming region near the end surface of the substrate surface, and forming an optical waveguide forming region formed of a recess on the substrate surface;
Forming a mesa stripe including the optical waveguide and an upper cladding layer formed on the optical waveguide on the optical waveguide formation region;
Forming dummy mesa stripes having the same structure as the mesa stripes on both sides of the extension line of the mesa stripes on the window structure forming region simultaneously with the mesa stripes;
Forming a semi-insulating buried layer on the substrate to bury side faces and end faces of the mesa stripe and the dummy mesa stripe.

本発明を埋込みメサストライプ型の光導波路と窓構造とを有する光半導体装置に適用することで、戻り光が少なく、安定した動作をする光半導体装置を提供することができる。   By applying the present invention to an optical semiconductor device having a buried mesa stripe type optical waveguide and a window structure, an optical semiconductor device with little return light and stable operation can be provided.

本発明の第1実施形態の光半導体装置構造図1 is a structural diagram of an optical semiconductor device according to a first embodiment of the present invention. 本発明の第1実施形態の光半導体装置製造工程を表す図(その1)The figure showing the optical semiconductor device manufacturing process of 1st Embodiment of this invention (the 1) 本発明の第1実施形態の光半導体装置製造工程を表す図(その2)The figure showing the optical semiconductor device manufacturing process of 1st Embodiment of this invention (the 2) 本発明の第2実施形態の光半導体装置構造図Structure of optical semiconductor device according to second embodiment of the present invention 本発明の第2実施形態の光半導体装置製造工程を表す図The figure showing the optical semiconductor device manufacturing process of 2nd Embodiment of this invention. 本発明の第1実施形態の変形例平面図Modified plan view of the first embodiment of the present invention 本発明の第2実施形態の変形例平面図Modified plan view of the second embodiment of the present invention 従来の半導体装置構造図Conventional semiconductor device structure 従来の改良された半導体装置構造図(その1)Conventionally Improved Semiconductor Device Structure (Part 1) 従来の改良された半導体装置構造図(その2)Conventionally Improved Semiconductor Device Structure (Part 2)

符号の説明Explanation of symbols

1 基板
1A 窓構造形成領域
1B 光導波路形成領域
1a 平坦部
1b 斜面
1d 平面領域
2 バッファ層
3 光導波路
3−1 光導波路層
4、4−1、4−2 上部クラッド層
5 窓構造
5−1 端面
5A 窓構造を形成する半導体層
6 ブロック層
7、21 埋込み層
8 メサストライプ
11 コンタクト層
12 絶縁層
13 上電極
14 下電極
15 反射防止膜
16 出射光
22 ダミーメサストライプ
23、231、32、51 マスク
51、52 マスク
DESCRIPTION OF SYMBOLS 1 Substrate 1A Window structure formation area 1B Optical waveguide formation area 1a Flat part 1b Slope 1d Plane area 2 Buffer layer 3 Optical waveguide 3-1 Optical waveguide layer 4, 4-1, 4-2 Upper cladding layer 5 Window structure 5-1 End face 5A Semiconductor layer forming window structure 6 Block layer 7, 21 Buried layer 8 Mesa stripe 11 Contact layer 12 Insulating layer 13 Upper electrode 14 Lower electrode 15 Antireflection film 16 Emission light 22 Dummy mesa stripe 23, 231, 32, 51 Mask 51, 52 Mask

Claims (2)

基板上に、光導波路と、前記光導波路の端面に形成された窓構造とを有する光半導体装置において、
前記基板上面に画定された、前記光導波路が形成される光導波路形成領域と、
前記基板上面に画定された、前記光導波路形成領域より高い上面を有し、前記窓構造が形成される窓構造形成領域と、
前記光導波路形成領域上に形成され、前記光導波路および前記光導波路上に形成された上部クラッド層を含むメサストライプと、
前記メサストライプの延長線の両側に前記延長線に沿って前記窓構造形成領域上に形成された、前記メサストライプと同じ高さのダミーメサストライプと、
前記メサストライプ及び前記ダミーメサストライプの側面及び端面に前記メサストライプ及び前記ダミーメサストライプと同じ高さで堆積され、かつ前記ダミーメサストライプ間を前記ダミーメサストライプの高さで埋め込む絶縁性の埋込み層と,
を有することを特徴とする光半導体装置。
In an optical semiconductor device having an optical waveguide on a substrate and a window structure formed on an end face of the optical waveguide,
An optical waveguide forming region defined by the upper surface of the substrate in which the optical waveguide is formed;
A window structure forming region defined on the upper surface of the substrate and having an upper surface higher than the optical waveguide forming region, wherein the window structure is formed;
A mesa stripe formed on the optical waveguide forming region and including the optical waveguide and an upper cladding layer formed on the optical waveguide;
A dummy mesa stripe having the same height as the mesa stripe formed on the window structure forming region along the extension line on both sides of the extension line of the mesa stripe;
Semi- insulating embedding that is deposited at the same height as the mesa stripe and the dummy mesa stripe on the side surfaces and end faces of the mesa stripe and the dummy mesa stripe, and between the dummy mesa stripes is buried at the height of the dummy mesa stripe Layers,
An optical semiconductor device comprising:
基板上に、光導波路と、前記光導波路の端面に形成された窓構造とを有する光半導体装置の製造方法において、
前記基板表面の端面近くに窓構造形成領域を残して、前記基板表面に凹部からなる光導波路形成領域を形成する工程と、
前記光導波路形成領域上に、前記光導波路及び前記光導波路上に形成された上部クラッド層を含むメサストライプを形成する工程と、
前記窓構造形成領域上の前記メサストライプの延長線の両側に、前記メサストライプと同一積層構造のダミーメサストライプを前記メサストライプと同時に形成する工程と、
前記基板上に、前記メサストライプ及び前記ダミーメサストライプの側面及び端面に前記メサストライプ及び前記ダミーメサストライプと同じ高さで堆積する半絶縁性の埋込み層を形成して、前記ダミーメサストライプ間を前記ダミーメサストライプの高さで埋め込む前記埋込み層を形成する工程とを有することを特徴とする光半導体装置の製造方法。
On a substrate, in an optical semiconductor device manufacturing method having an optical waveguide and a window structure formed on an end face of the optical waveguide,
Leaving a window structure forming region near the end surface of the substrate surface, and forming an optical waveguide forming region formed of a recess on the substrate surface;
Forming a mesa stripe including the optical waveguide and an upper cladding layer formed on the optical waveguide on the optical waveguide formation region;
Forming dummy mesa stripes having the same stacked structure as the mesa stripes on both sides of the extension lines of the mesa stripes on the window structure forming region simultaneously with the mesa stripes;
On the substrate, a semi-insulating embedded layer is formed on the side surfaces and end surfaces of the mesa stripe and the dummy mesa stripe, and is deposited at the same height as the mesa stripe and the dummy mesa stripe, and the gap between the dummy mesa stripes is formed. And a step of forming the buried layer buried at the height of the dummy mesa stripe.
JP2006245619A 2006-09-11 2006-09-11 Optical semiconductor device and manufacturing method thereof Active JP5140971B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006245619A JP5140971B2 (en) 2006-09-11 2006-09-11 Optical semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006245619A JP5140971B2 (en) 2006-09-11 2006-09-11 Optical semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2008066647A JP2008066647A (en) 2008-03-21
JP5140971B2 true JP5140971B2 (en) 2013-02-13

Family

ID=39289049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006245619A Active JP5140971B2 (en) 2006-09-11 2006-09-11 Optical semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5140971B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6737158B2 (en) * 2016-12-08 2020-08-05 住友電気工業株式会社 Quantum cascade semiconductor laser
KR102463923B1 (en) * 2017-09-18 2022-11-07 에스케이하이닉스 주식회사 Method of forming imprinted patterns and imprinting apparatus
DE102021109986A1 (en) * 2021-04-20 2022-10-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Method of manufacturing a light-emitting semiconductor chip and light-emitting semiconductor chip
JPWO2022244121A1 (en) * 2021-05-18 2022-11-24

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6334992A (en) * 1986-07-29 1988-02-15 Nec Corp Semiconductor laser device
JPH01179487A (en) * 1988-01-08 1989-07-17 Nec Corp Distributed feedback-type semiconductor laser
JPH01293686A (en) * 1988-05-23 1989-11-27 Nec Corp Manufacture of semiconductor laser element
JPH0629615A (en) * 1992-07-08 1994-02-04 Nippon Telegr & Teleph Corp <Ntt> Semiconductor laser
JPH06232099A (en) * 1992-09-10 1994-08-19 Mitsubishi Electric Corp Manufacture of semiconductor device, manufacturing device of semiconductor device, manufacture of semiconductor laser, manufacture of quantum wire structure, and crystal growth method
JP3256772B2 (en) * 1994-12-27 2002-02-12 日本電信電話株式会社 Optical semiconductor device and method of manufacturing the same
JP4897946B2 (en) * 2001-08-29 2012-03-14 古河電気工業株式会社 Semiconductor optical device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2008066647A (en) 2008-03-21

Similar Documents

Publication Publication Date Title
JP2010074131A (en) Semiconductor light emitting device and method for manufacturing same
JP5598297B2 (en) Semiconductor light modulation device and manufacturing method thereof
JP2008153260A (en) Optical semiconductor element and its fabrication process
JPH10242589A (en) Manufacture of semiconductor device
US20160336719A1 (en) Integrated semiconductor laser device and semiconductor laser module
JP4651312B2 (en) Manufacturing method of semiconductor device
JP5140971B2 (en) Optical semiconductor device and manufacturing method thereof
JP4947778B2 (en) Optical semiconductor device and manufacturing method thereof
US9577142B2 (en) Process for forming semiconductor laser diode implemented with sampled grating
JP2012089622A (en) Semiconductor laser element
US6204078B1 (en) Method of fabricating photonic semiconductor device using selective MOVPE
JP4967565B2 (en) Optical semiconductor device and manufacturing method thereof
JP2006351818A (en) Semiconductor optical device and method of manufacturing same
JP4984514B2 (en) Semiconductor light emitting device and method for manufacturing the semiconductor light emitting device
JP7040604B2 (en) Semiconductor laser device and its manufacturing method
JP5277877B2 (en) Manufacturing method of optical waveguide element
JP4980091B2 (en) Semiconductor light emitting device manufacturing method
JP2003069149A (en) Semiconductor light element and manufacturing method thereof
JP5043495B2 (en) Semiconductor light emitting device
JP2953449B2 (en) Optical semiconductor device and method of manufacturing the same
JP6513412B2 (en) Semiconductor optical integrated device
JP2009043790A (en) Semiconductor laser array
KR100584376B1 (en) Method for fabricating laser diode with oxidation barrier layers
JP2003304035A (en) Semiconductor optical element
JP2004055797A (en) Distributed feedback semiconductor laser

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5140971

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150