JP5139322B2 - 画像およびビデオ処理のためのメモリ体系化スキームおよびコントローラ・アーキテクチャ - Google Patents
画像およびビデオ処理のためのメモリ体系化スキームおよびコントローラ・アーキテクチャ Download PDFInfo
- Publication number
- JP5139322B2 JP5139322B2 JP2008549665A JP2008549665A JP5139322B2 JP 5139322 B2 JP5139322 B2 JP 5139322B2 JP 2008549665 A JP2008549665 A JP 2008549665A JP 2008549665 A JP2008549665 A JP 2008549665A JP 5139322 B2 JP5139322 B2 JP 5139322B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- memory
- pixel data
- image processing
- processing module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims description 411
- 238000012545 processing Methods 0.000 title claims description 147
- 230000008520 organization Effects 0.000 title description 21
- 238000000034 method Methods 0.000 claims description 66
- 230000008569 process Effects 0.000 claims description 18
- 238000012937 correction Methods 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000001914 filtration Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 5
- 238000007906 compression Methods 0.000 description 15
- 230000006835 compression Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 238000004891 communication Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 238000013075 data extraction Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Image Processing (AREA)
- Image Input (AREA)
- Storing Facsimile Image Data (AREA)
Description
Claims (37)
- 第1の画像の第1の位置についての第1のピクセル・データと、前記第1の画像の第1の位置と同一である第2の画像の第1の位置についての第1のピクセル・データとを含む第1のメモリ・ワードへアクセスすることと、ここにおいて、前記第1および第2の画像は異なる画像であり、
前記第1の画像の第2の位置についての第2のピクセル・データと、前記第1の画像の第2の位置と同一である前記第2の画像の第2の位置についての第2のピクセル・データとを含む第2のメモリ・ワードへアクセスすることと、
前記第1の画像の前記第1の位置についての第1のピクセル・データを第1の画像処理モジュールへ送り、且つ、前記第2の画像の前記第1の位置についての第1のピクセル・データを第2の画像処理モジュールへ送ることと
を備え、
前記第1のメモリ・ワードと、前記第2のメモリ・ワードとは、同一のメモリ内に存在する方法。 - 前記第1の画像の第3の位置についての第3のピクセル・データと、前記第2の画像の、前記第1の画像の第3の位置と同一である第3の位置についての第3のピクセル・データとを含む第3のメモリ・ワードにアクセスすることを更に備え、
前記第3のメモリ・ワードもまた前記同一のメモリ内に存在する請求項1に記載の方法。 - 前記第1のメモリ・ワードは更に、第3の画像の、前記第1の画像の第1の位置と同一である第1のピクセル・データを含み、前記第2のメモリ・ワードは更に、前記第3の画像の、前記第1の画像の第2の位置と同一である第2のピクセル・データを含み、
前記方法はさらに、
前記第3の画像の前記第1の位置についての第1のピクセル・データを、第3の画像処理モジュールへ送ること備える請求項1に記載の方法。 - 前記第1および第2のメモリ・ワードは、前記メモリのうちの隣接する行である請求項1に記載の方法。
- 前記第1および第2の画像の隣接するピクセルは、前記メモリのうちの隣接する行に格納され、前記第1および第2のメモリ・ワードはそれぞれ、複数の画像からのピクセルを含む請求項1に記載の方法。
- 前記第1のピクセル・データと前記第2のピクセル・データとを同時に取得するために、前記メモリから、メモリ・アクセス・サイクルで、前記第1のメモリ・ワードへアクセスすることと、
前記メモリ・アクセス・サイクルで前記第1のメモリ・ワードへアクセスすることに応答して、前記第1の画像の第1のピクセル・データを、前記第1の画像処理モジュールへ送ることと、
前記メモリ・アクセス・サイクルで前記第1のメモリ・ワードへアクセスすることに応答して、前記第2の画像の第1のピクセル・データを、前記第2の画像処理モジュールへ送ることと
を更に備える請求項1に記載の方法。 - 前記第1の画像処理モジュールにおいて、前記第1の画像の第1のピクセル・データを処理することと、
同時に、前記第2の画像処理モジュールにおいて、前記第2の画像の第1のピクセル・データを処理することと
を更に備える請求項6に記載の方法。 - 前記第1の画像の第1のピクセル・データの処理されたバージョンを、前記第2の画像の第1のピクセル・データの処理されたバージョンと、共通のメモリ・ワードにおいて結合することと、
異なるメモリ・アクセス・サイクルで、前記共通のメモリ・ワードを、前記メモリへ格納し戻すことと
を更に備える請求項7に記載の方法。 - メモリ・アクセス・サイクルで、前記メモリから前記第1のメモリ・ワードへアクセスすることと、
前記メモリ・アクセス・サイクルで前記第1のメモリ・ワードへアクセスすることに応答して、前記第1および第2の画像の第1のピクセル・データを前記第1および第2の画像処理モジュールへ送ることと、
前記第1および第2の画像処理モジュールにおいて、前記第1および第2の画像の第1のピクセル・データを処理することと、
異なるメモリ・アクセス・サイクルで、前記第1および第2の画像の第1のピクセル・データの処理されたバージョンを、前記メモリに格納し戻すこととを更に備え、
前記第1および第2の画像の第1のピクセル・データの処理されたバージョンは、前記メモリの共通のメモリ・ワード内に格納される請求項1に記載の方法。 - 前記メモリ内の非ピクセル・データへアクセスすることを更に備える請求項1に記載の方法。
- 前記第1のメモリ・ワードは、プロセッサによって実行可能な命令の幅と一致し、
前記方法は更に、
前記第1のメモリ・ワードの幅全体を、ピクセル・データとともにパックするために、前記第1の画像および前記第2の画像を含む複数の画像からの第1のピクセル・データを格納することを備える請求項1に記載の方法。 - デバイスであって、
第1の画像の第1の位置についての第1のピクセル・データと、前記第1の画像の第1の位置と同一である第2の画像の第1の位置についての第1のピクセル・データとを含む第1のメモリ・ワードと、
前記第1の画像の第2の位置についての第2のピクセル・データと、前記第1の画像の第2の位置と同一である前記第2の画像の第2の位置についての第2のピクセル・データとを含む第2のメモリ・ワードと、ここにおいて、前記第1の画像および第2の画像は異なる画像であり、
を格納するように構成されたメモリと、
前記第1の画像の前記第1の位置についての第1のピクセル・データを第1の画像処理モジュールに送り、且つ、前記第2の画像の前記第1の位置についての第1のピクセル・データを第2の画像処理モジュールに送るために、メモリ・アクセス・サイクルで、前記第1のメモリ・ワードにアクセスするコントローラと
を備えるデバイス。 - 前記メモリは、前記第1の画像の第3の位置についての第3のピクセル・データと、前記第2の画像の、前記第1の画像の第3の位置と同一である第3の位置についての第3のピクセル・データとを含む第3のメモリ・ワードを格納するように構成される請求項12に記載のデバイス。
- 前記第1のメモリ・ワードは更に、第3の画像の、前記第1の画像の第1の位置と同一である第1のピクセル・データを含み、前記第2のメモリ・ワードは更に、前記第3の画像の、前記第1の画像の第2の位置と同一である第2のピクセル・データを含み、
前記コントローラはさらに、前記第3の画像の前記第1の位置についての第1のピクセル・データを、第3の画像処理モジュールへ送る請求項12に記載のデバイス。 - 前記第1および第2のメモリ・ワードは、前記メモリのうちの隣接する行である請求項12に記載のデバイス。
- 前記第1および第2の画像の隣接するピクセルは、前記メモリのうちの隣接する行に格納され、前記第1および第2のメモリ・ワードはそれぞれ、ビデオ・シーケンスの複数の画像からのピクセルを含む請求項12に記載のデバイス。
- 第1の画像処理モジュールと、第2の画像処理モジュールとを更に備え、
前記コントローラは、前記メモリ・アクセス・サイクルで前記第1のメモリ・ワードへアクセスすることに応答して、前記第1の画像の第1のピクセル・データを、前記第1の画像処理モジュールへ送り、
前記コントローラは、前記メモリ・アクセス・サイクルで前記第1のメモリ・ワードへアクセスすることに応答して、前記第2の画像の第1のピクセル・データを、前記第2の画像処理モジュールへ送る請求項12に記載のデバイス。 - 更に、
前記第1の画像処理モジュールは、前記第1の画像の第1のピクセル・データを処理し、
同時に、前記第2の画像処理モジュールは、前記第2の画像の第1のピクセル・データを処理する
請求項17に記載のデバイス。 - 更に、
前記コントローラは、前記第1の画像の第1のピクセル・データの処理されたバージョンを、前記第2の画像の第1のピクセル・データの処理されたバージョンと、共通のメモリ・ワードにおいて結合し、
前記コントローラは、異なるメモリ・アクセス・サイクルで、前記共通のメモリ・ワードを、前記メモリへ格納し戻す
請求項18に記載のデバイス。 - 前記第1および第2の画像処理モジュールを更に備え、
前記コントローラは、前記メモリ・アクセス・サイクルで前記第1のメモリ・ワードへアクセスすることに応答して、前記第1および第2の画像の第1のピクセル・データを前記第1および第2の画像処理モジュールへ送り、
前記第1および第2の画像処理モジュールは、前記第1および第2の画像の第1のピクセル・データを処理し、
前記コントローラは、異なるメモリ・アクセス・サイクルで、前記第1および第2の画像の第1のピクセル・データの処理されたバージョンを、前記メモリに格納し戻し、
前記第1および第2の画像の第1のピクセル・データの処理されたバージョンは、前記メモリの共通のメモリ・ワード内に格納される請求項12に記載のデバイス。 - 前記メモリは更に、非ピクセル・データを格納するように構成される請求項12に記載のデバイス。
- 命令を実行することができるプロセッサを更に備え、
前記第1のメモリ・ワードは、前記命令に関連付けられた幅と一致し、
前記メモリは、前記第1のメモリ・ワードの幅全体を、前記第1の画像および前記第2の画像を含む複数の画像からのピクセル・データとともにパックするために、前記複数の画像からの第1のピクセル・データを格納する請求項12に記載のデバイス。 - メモリ・コントローラであって、
第1の画像の第1の位置についての第1のピクセル・データと、前記第1の画像の第1の位置と同一である第2の画像の第1の位置についての第1のピクセル・データとを含むメモリに格納された第1のメモリ・ワードへアクセスし、ここにおいて、前記第1および第2の画像は異なる画像であり、
前記第1の画像の第2の位置と同一である前記第2の画像の第2の位置についての第2のピクセル・データを含む前記メモリに格納された第2のメモリ・ワードへアクセスし、
前記第1の画像の前記第1の位置についての第1のピクセル・データを第1の画像処理モジュールへ送り、
前記第2の画像の前記第1の位置についての第1のピクセル・データを第2の画像処理モジュールへ送るように構成されたメモリ・コントローラ。 - 前記第1の画像の第3の位置についての第3のピクセル・データと、前記第2の画像の、前記第1の画像の第3の位置と同一である第3の位置についての第3のピクセル・データとを含む第3のメモリ・ワードへアクセスするように更に構成された請求項23に記載のメモリ・コントローラ。
- 前記第1のメモリ・ワードは更に、第3の画像の、前記第1の画像の第1の位置と同一である第1のピクセル・データを含み、前記第2のメモリ・ワードは更に、前記第3の画像の、前記第1の画像の第2の位置と同一である第2のピクセル・データを含み、
前記第3の画像の前記第1の位置についての第1のピクセル・データを、第3の画像処理モジュールへ送る請求項23に記載のメモリ・コントローラ。 - 前記第1および第2のメモリ・ワードは、前記メモリのうちの隣接する行である請求項23に記載のメモリ・コントローラ。
- 前記第1および第2の画像の隣接するピクセルは、前記メモリのうちの隣接する行に格納され、前記第1および第2のメモリ・ワードはそれぞれ、ビデオ・シーケンスの複数の画像からのピクセルを含む請求項23に記載のメモリ・コントローラ。
- 前記メモリに格納された非ピクセル・データへアクセスするように更に構成された請求項23に記載のメモリ・コントローラ。
- 前記メモリ・ワードは64ビットを備え、前記第1および第2のピクセルはそれぞれ8ビットを備える請求項23に記載のメモリ・コントローラ。
- 更に、
前記第1のメモリ・ワードは、第3の画像の第1のピクセル・データを含み、前記第2のメモリ・ワードは、前記第3の画像の第2のピクセル・データを含み、
前記第1のメモリ・ワードは、第4の画像の第1のピクセル・データを含み、前記第2のメモリ・ワードは、前記第4の画像の第2のピクセル・データを含み、
前記第1のメモリ・ワードは、第5の画像の第1のピクセル・データを含み、前記第2のメモリ・ワードは、前記第5の画像の第2のピクセル・データを含み、
前記第1のメモリ・ワードは、第6の画像の第1のピクセル・データを含み、前記第2のメモリ・ワードは、前記第6の画像の第2のピクセル・データを含み、
前記第1のメモリ・ワードは、第7の画像の第1のピクセル・データを含み、前記第2のメモリ・ワードは、前記第7の画像の第2のピクセル・データを含み、
前記第1のメモリ・ワードは、第8の画像の第1のピクセル・データを含み、前記第2のメモリ・ワードは、前記第8の画像の第2のピクセル・データを含み、
前記コントローラはさらに、
前記第3の画像の第1の位置についての第1のピクセル・データを、第3の画像処理モジュールへ送り、
前記第4の画像の第1の位置についての第1のピクセル・データを、第4の画像処理モジュールへ送り、
前記第5の画像の第1の位置についての第1のピクセル・データを、第5の画像処理モジュールへ送り、
前記第6の画像の第1の位置についての第1のピクセル・データを、第6の画像処理モジュールへ送り、
前記第7の画像の第1の位置についての第1のピクセル・データを、第7の画像処理モジュールへ送り、
前記第8の画像の第1の位置についての第1のピクセル・データを、第8の画像処理モジュールへ送る、請求項29に記載のメモリ・コントローラ。 - 前記メモリは、各々が2またはそれ以上の画像のピクセル・データを含む少なくとも512メモリ・ワードを定める少なくとも512行を含む請求項29に記載のメモリ・コントローラ。
- コーディング・ユニットが前記第1の画像および前記第2の画像をエンコードすることを更に備える請求項1に記載の方法。
- 前記第1の画像および前記第2の画像をエンコードするように構成されたコーディング・ユニットを更に備える請求項12に記載のデバイス。
- 前記第1の画像および前記第2の画像をエンコードするコーディング・ユニットを更に備える請求項23に記載のメモリ・コントローラ。
- 前記第1の画像処理モジュールおよび前記第2の画像処理モジュールは、同時に、前記第1の画像の第1のピクセル・データと、前記第2の画像の第1のピクセル・データに、モザイク解除、レンズ・ロールオフ補正、スケーリング、色補正、色変換、および空間フィルタリングのうちの少なくとも1つを実行することを更に備える請求項1に記載の方法。
- 前記第1の画像処理モジュールおよび前記第2の画像処理モジュールは、同時に、前記第1の画像の第1のピクセル・データと、前記第2の画像の第1のピクセル・データに、それぞれ、モザイク解除、レンズ・ロールオフ補正、スケーリング、色補正、色変換、および空間フィルタリングのうちの少なくとも1つを実行するように構成される請求項12に記載のデバイス。
- 前記第1の画像処理モジュールおよび前記第2の画像処理モジュールは、同時に、前記第1の画像の第1のピクセル・データと、前記第2の画像の第1のピクセル・データに、モザイク解除、レンズ・ロールオフ補正、スケーリング、色補正、色変換、および空間フィルタリングのうちの少なくとも1つを実行ように更に構成されている請求項23に記載のメモリ・コントローラ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/327,241 US8045021B2 (en) | 2006-01-05 | 2006-01-05 | Memory organizational scheme and controller architecture for image and video processing |
US11/327,241 | 2006-01-05 | ||
PCT/US2007/060188 WO2007117722A2 (en) | 2006-01-05 | 2007-01-05 | Memory organizational scheme and controller architecture for image and video processing |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009522698A JP2009522698A (ja) | 2009-06-11 |
JP5139322B2 true JP5139322B2 (ja) | 2013-02-06 |
Family
ID=38223921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008549665A Active JP5139322B2 (ja) | 2006-01-05 | 2007-01-05 | 画像およびビデオ処理のためのメモリ体系化スキームおよびコントローラ・アーキテクチャ |
Country Status (6)
Country | Link |
---|---|
US (1) | US8045021B2 (ja) |
EP (1) | EP1992162B1 (ja) |
JP (1) | JP5139322B2 (ja) |
KR (1) | KR101232523B1 (ja) |
CN (1) | CN101443808B (ja) |
WO (1) | WO2007117722A2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013011856A (ja) * | 2011-06-01 | 2013-01-17 | Canon Inc | 撮像システムおよびその制御方法 |
CN102930501B (zh) * | 2012-10-12 | 2014-12-10 | 四川虹微技术有限公司 | 一种控制dibr系统中图像存储的多口内存控制器 |
US9424490B2 (en) * | 2014-06-27 | 2016-08-23 | Microsoft Technology Licensing, Llc | System and method for classifying pixels |
CN104184963B (zh) * | 2014-09-05 | 2017-10-13 | 无锡英斯特微电子有限公司 | 光电导航系统中高效资源利用的方法 |
CN106201363B (zh) * | 2016-07-26 | 2023-01-31 | 四川大学 | 视频流像素级数据随机实时访问的存储器及存储方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4541075A (en) * | 1982-06-30 | 1985-09-10 | International Business Machines Corporation | Random access memory having a second input/output port |
EP0255280A3 (en) | 1986-07-24 | 1990-10-24 | Gec Avionics Limited | Data storage |
JPS63204595A (ja) | 1987-02-20 | 1988-08-24 | Fujitsu Ltd | マルチプレ−ンビデオram構成方式 |
US5083257A (en) * | 1989-04-27 | 1992-01-21 | Motorola, Inc. | Bit plane partitioning for graphic displays |
US5265172A (en) * | 1989-10-13 | 1993-11-23 | Texas Instruments Incorporated | Method and apparatus for producing optical flow using multi-spectral images |
JP3317316B2 (ja) | 1994-05-24 | 2002-08-26 | 富士写真フイルム株式会社 | 画像処理装置 |
US5585863A (en) * | 1995-04-07 | 1996-12-17 | Eastman Kodak Company | Memory organizing and addressing method for digital video images |
WO1997039437A1 (en) | 1996-04-12 | 1997-10-23 | Intergraph Corporation | High-speed video frame buffer using single port memory chips where pixel intensity values for display regions are stored at consecutive addresses of memory blocks |
JPH10334226A (ja) | 1997-06-04 | 1998-12-18 | Hitachi Ltd | 画像データ記憶装置 |
JPH11205747A (ja) * | 1998-01-20 | 1999-07-30 | Victor Co Of Japan Ltd | シャフリング回路およびデシャフリング回路 |
DE19917092A1 (de) * | 1999-04-15 | 2000-10-26 | Sp3D Chip Design Gmbh | Verfahren zur Rasterisierung eines Graphikgrundelements |
US6675187B1 (en) * | 1999-06-10 | 2004-01-06 | Agere Systems Inc. | Pipelined linear array of processor elements for performing matrix computations |
JP3959407B2 (ja) | 2004-05-24 | 2007-08-15 | 株式会社日立製作所 | 画像処理装置及び画像処理システム |
-
2006
- 2006-01-05 US US11/327,241 patent/US8045021B2/en active Active
-
2007
- 2007-01-05 KR KR1020087019235A patent/KR101232523B1/ko active IP Right Grant
- 2007-01-05 EP EP07756302.1A patent/EP1992162B1/en not_active Not-in-force
- 2007-01-05 JP JP2008549665A patent/JP5139322B2/ja active Active
- 2007-01-05 CN CN2007800018747A patent/CN101443808B/zh not_active Expired - Fee Related
- 2007-01-05 WO PCT/US2007/060188 patent/WO2007117722A2/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
CN101443808A (zh) | 2009-05-27 |
CN101443808B (zh) | 2013-01-23 |
JP2009522698A (ja) | 2009-06-11 |
WO2007117722A2 (en) | 2007-10-18 |
KR20080092418A (ko) | 2008-10-15 |
EP1992162A2 (en) | 2008-11-19 |
KR101232523B1 (ko) | 2013-02-12 |
EP1992162B1 (en) | 2018-07-18 |
US20070153095A1 (en) | 2007-07-05 |
US8045021B2 (en) | 2011-10-25 |
WO2007117722A3 (en) | 2008-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE49727E1 (en) | System and method for decoding using parallel processing | |
US7924925B2 (en) | Flexible macroblock ordering with reduced data traffic and power consumption | |
US8009729B2 (en) | Scaler architecture for image and video processing | |
US20150288974A1 (en) | Video acquisition and processing systems | |
US20130064304A1 (en) | Method and System for Image Processing in a Microprocessor for Portable Video Communication Devices | |
KR100997619B1 (ko) | 소형 또는 대형 화상의 처리를 위한 소형 라인 버퍼의 사용을 용이하게 하는 기술 | |
US20060133512A1 (en) | Video decoder and associated methods of operation | |
JP5139322B2 (ja) | 画像およびビデオ処理のためのメモリ体系化スキームおよびコントローラ・アーキテクチャ | |
US7953161B2 (en) | System and method for overlap transforming and deblocking | |
US8443413B2 (en) | Low-latency multichannel video port aggregator | |
US7330595B2 (en) | System and method for video data compression | |
US7747090B2 (en) | Scan line to block re-ordering buffer for image compression | |
US20090201989A1 (en) | Systems and Methods to Optimize Entropy Decoding | |
US10778990B2 (en) | Embedded codec circuitry for randomized refinement of uncoded-bits | |
GB2398951A (en) | Storage of slices of video frames | |
CN101317461A (zh) | 用于图像和视频处理的缩放器结构 | |
JP2006174429A (ja) | ビデオデコーダとその動作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5139322 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |