JP5135010B2 - スイッチング電源装置及びこれを用いた電子機器。 - Google Patents
スイッチング電源装置及びこれを用いた電子機器。 Download PDFInfo
- Publication number
- JP5135010B2 JP5135010B2 JP2008065048A JP2008065048A JP5135010B2 JP 5135010 B2 JP5135010 B2 JP 5135010B2 JP 2008065048 A JP2008065048 A JP 2008065048A JP 2008065048 A JP2008065048 A JP 2008065048A JP 5135010 B2 JP5135010 B2 JP 5135010B2
- Authority
- JP
- Japan
- Prior art keywords
- duty
- signal
- power supply
- output
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
21〜2N Pチャネル型MOS電界効果トランジスタ(同期整流素子)
30 コイル
41〜4N コンデンサ
51〜5N 誤差アンプ
60 発振器
71〜7N コンパレータ
80 制御部
81 デューティ選択回路
82 ゲート信号生成回路
82a 第1遅延部
82b 第2遅延部
82c 出力選択部
100 スイッチング電源装置
Claims (5)
- コイルと出力スイッチ素子をN個(ただしN≧2)の同期整流素子で共有し、前記出力スイッチ素子に同期して駆動する前記同期整流素子を順次切り換えながら、前記コイルに蓄積された電気エネルギを分配して出力することにより、一の入力電圧からN系統の出力電圧を生成するスイッチング電源装置であって、
前記出力スイッチ素子と前記N個の同期整流素子のスイッチング制御手段として、
前記N系統の出力電圧を帰還制御することで生成されるN系統のデューティ信号のいずれか一を所定の周期毎に選択して基準デューティ信号を生成するデューティ選択回路と、
前記基準デューティ信号に基づいて前記出力スイッチ素子に供給する第1制御信号と前記N個の同期整流素子に供給するN系統の第2制御信号を生成する制御信号生成回路と、
を有して成り、
前記制御信号生成回路は、前記基準デューティ信号に基づいて、前記出力スイッチ素子と前記N個の同期整流素子の同時オフ期間を設けるように、第1制御信号及び第2制御信号を生成し、
前記制御信号生成回路は、前記基準デューティ信号の立上がりタイミングを遅延させて第1遅延信号を生成し、これを第1制御信号として出力する第1遅延部と、前記基準デューティ信号の立下がりタイミングを遅延させて第2遅延信号を生成する第2遅延部と、前記所定の周期毎に第2遅延信号を前記N系統の第2制御信号のいずれか一として選択する出力選択部と、を有して成ることを特徴とするスイッチング電源装置。 - 前記デューティ選択回路は、前記N系統のデューティ信号のうち、デューティが大きいものほど、その選択頻度を高めるように制御されることを特徴とする請求項1に記載のスイッチング電源装置。
- コイルと出力スイッチ素子をN個(ただしN≧2)の同期整流素子で共有し、前記出力スイッチ素子に同期して駆動する前記同期整流素子を順次切り換えながら、前記コイルに蓄積された電気エネルギを分配して出力することにより、一の入力電圧からN系統の出力電圧を生成するスイッチング電源装置であって、
前記出力スイッチ素子と前記N個の同期整流素子のスイッチング制御手段として、
前記N系統の出力電圧を帰還制御することで生成されるN系統のデューティ信号のいずれか一を所定の周期毎に選択して基準デューティ信号を生成するデューティ選択回路と、
前記基準デューティ信号に基づいて前記出力スイッチ素子に供給する第1制御信号と前記N個の同期整流素子に供給するN系統の第2制御信号を生成する制御信号生成回路と、
を有して成り、
前記デューティ選択回路は、前記N系統のデューティ信号のうち、デューティが大きいものほど、その選択頻度を高めるように制御されることを特徴とするスイッチング電源装置。 - 前記制御信号生成回路は、前記基準デューティ信号に基づいて、前記出力スイッチ素子と前記N個の同期整流素子の同時オフ期間を設けるように、第1制御信号及び第2制御信号を生成することを特徴とする請求項3に記載のスイッチング電源装置。
- 請求項1〜請求項4のいずれかに記載のスイッチング電源装置と、前記スイッチング電源装置から電力供給を受けて駆動する負荷と、を有して成ることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008065048A JP5135010B2 (ja) | 2008-03-14 | 2008-03-14 | スイッチング電源装置及びこれを用いた電子機器。 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008065048A JP5135010B2 (ja) | 2008-03-14 | 2008-03-14 | スイッチング電源装置及びこれを用いた電子機器。 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009225511A JP2009225511A (ja) | 2009-10-01 |
JP5135010B2 true JP5135010B2 (ja) | 2013-01-30 |
Family
ID=41241710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008065048A Expired - Fee Related JP5135010B2 (ja) | 2008-03-14 | 2008-03-14 | スイッチング電源装置及びこれを用いた電子機器。 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5135010B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013114962A1 (ja) | 2012-01-30 | 2013-08-08 | サッポロビール株式会社 | バイオエタノールの製造方法及び製造システム |
JP2019068528A (ja) * | 2017-09-28 | 2019-04-25 | 株式会社リコー | 昇圧回路、電源回路、光源駆動回路及び距離計測装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004274935A (ja) * | 2003-03-11 | 2004-09-30 | Denso Corp | 多出力dcチョッパ回路 |
JP2006020426A (ja) * | 2004-07-01 | 2006-01-19 | Citizen Electronics Co Ltd | Dc−dcコンバータ回路 |
JP4739901B2 (ja) * | 2005-10-13 | 2011-08-03 | ローム株式会社 | スイッチング電源装置およびその制御回路、ならびにそれを用いた電子機器 |
-
2008
- 2008-03-14 JP JP2008065048A patent/JP5135010B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009225511A (ja) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11418117B2 (en) | Single inductor multi-output buck-boost converter and control method thereof | |
JP4575420B2 (ja) | 半導体装置 | |
JP5889307B2 (ja) | ブリッジトポロジーを用いるスイッチドモード電力コンバータ装置及びその制御方法 | |
US8164218B2 (en) | Power converters and associated methods of control | |
JP2009225606A (ja) | 電源装置 | |
JP2011155777A (ja) | 昇降圧dc−dcコンバータおよびスイッチング制御回路 | |
US9667144B2 (en) | DC-DC converter with reverse current detecting circuit | |
US9735677B2 (en) | DC-DC converter having digital control and reference PWM generators | |
US8493042B2 (en) | Switching regulator | |
US8638082B2 (en) | Control circuit for step-down and boost type switching supply circuit and method for switching supply circuit | |
JP4997122B2 (ja) | 電源供給回路及びその動作制御方法 | |
JP2007124850A (ja) | Dc/dcコンバータ | |
WO2017014931A1 (en) | Circuits and methods for controlling a boost switching regulator based on inductor current | |
US10038375B2 (en) | Boost DC-DC converter having digital control and reference PWM generators | |
WO2015008456A1 (ja) | Dc/dcコンバータ | |
JP5135010B2 (ja) | スイッチング電源装置及びこれを用いた電子機器。 | |
JP2010119177A (ja) | マルチフェーズ型dc/dcコンバータ | |
US20080297127A1 (en) | Method of controlling a switched-mode power supply having a single inductive element and several outputs, and corresponding power supply, in particular for a cellular mobile telephone | |
US20140197809A1 (en) | Switching regulator including charge pump | |
KR20200064557A (ko) | 다중 위상을 갖는 3-레벨 dc-dc 컨버터 | |
JP5052333B2 (ja) | スイッチングレギュレータおよびその制御方法 | |
JP2007236141A (ja) | 多出力dc−dcコンバータ及び電源装置 | |
JP5513735B2 (ja) | 昇圧型スイッチング電源装置 | |
JP2005012868A (ja) | 電源装置および電圧変換方法 | |
JP6417543B2 (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120808 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |