JP5131889B2 - Method of manufacturing nitride compound semiconductor device - Google Patents

Method of manufacturing nitride compound semiconductor device Download PDF

Info

Publication number
JP5131889B2
JP5131889B2 JP2005352125A JP2005352125A JP5131889B2 JP 5131889 B2 JP5131889 B2 JP 5131889B2 JP 2005352125 A JP2005352125 A JP 2005352125A JP 2005352125 A JP2005352125 A JP 2005352125A JP 5131889 B2 JP5131889 B2 JP 5131889B2
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
nitride
semiconductor device
based compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005352125A
Other languages
Japanese (ja)
Other versions
JP2007158087A (en
Inventor
浩 天野
Original Assignee
学校法人 名城大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 学校法人 名城大学 filed Critical 学校法人 名城大学
Priority to JP2005352125A priority Critical patent/JP5131889B2/en
Publication of JP2007158087A publication Critical patent/JP2007158087A/en
Application granted granted Critical
Publication of JP5131889B2 publication Critical patent/JP5131889B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)

Description

本発明は、窒化物系化合物半導体素子の製造方法に関する。 The present invention relates to the production how the nitride-based compound semiconductor device.

窒化物系化合物半導体の青色発光素子は、大型ディスプレイや液晶のバックライトに用いられると共に、将来の照明用途を目指して研究開発が進められている。   Nitride-based compound semiconductor blue light-emitting elements are used for large-screen displays and liquid crystal backlights, and research and development are underway for future lighting applications.

図1は、従来の青色発光素子の一例を示す構成図である。図1に示すように、従来の発光素子10は、電気絶縁性のサファイア基板11上に、順次に低温バッファ層12、n型コンタクト層13、n型クラッド層14、発光層15、p型クラッド層16、p型コンタクト層17及びp型電極18が形成されるとともに、形成された多層膜構造を厚さ方向にエッチングすることにより、n型コンタクト層13を露出させ、この上にn型電極19を形成するような構成を採っている。このような構成の発光素子では、有機金属気相成長法で成長させたエピタキシャル層面の同一側のn層及びp層の各々の表面上にn型及びp型の電極を設けていたので発光面積が実質的に小さくなっていた。   FIG. 1 is a configuration diagram illustrating an example of a conventional blue light emitting element. As shown in FIG. 1, a conventional light emitting device 10 includes a low-temperature buffer layer 12, an n-type contact layer 13, an n-type cladding layer 14, a light-emitting layer 15, and a p-type cladding on an electrically insulating sapphire substrate 11 sequentially. The layer 16, the p-type contact layer 17 and the p-type electrode 18 are formed, and the formed multilayer film structure is etched in the thickness direction to expose the n-type contact layer 13, on which the n-type electrode is formed. 19 is formed. In the light emitting device having such a configuration, the n-type and p-type electrodes are provided on the surface of each of the n layer and the p layer on the same side of the epitaxial layer surface grown by metal organic vapor phase epitaxy. Was substantially smaller.

かかる観点から、図2に示すような構成の発光素子が開発され、実用化に向けて研究されている。図2に示す発光素子20では、成長基板層22上に、順次にn型クラッド層24、発光層25、p型クラッド層26、及びp型コンタクト層27が形成されるとともに、p型コンタクト層27上及び成長基板層29上において、p型電極28及びn型電極29が互いに対向するようにして形成されている。このような構成の発光素子では、電極を素子の異なる上下面に設け、電流が上下に導通するように構成されている。このような構成によれば、基板当たりの発光素子数を増加させることができるので、素子の製造コストを低減できる。   From this point of view, a light emitting device having a structure as shown in FIG. 2 has been developed and studied for practical use. In the light emitting device 20 shown in FIG. 2, an n-type cladding layer 24, a light emitting layer 25, a p-type cladding layer 26, and a p-type contact layer 27 are sequentially formed on the growth substrate layer 22, and a p-type contact layer is formed. A p-type electrode 28 and an n-type electrode 29 are formed so as to oppose each other on 27 and the growth substrate layer 29. In the light emitting element having such a configuration, electrodes are provided on different upper and lower surfaces of the element so that current can be conducted vertically. According to such a configuration, since the number of light emitting elements per substrate can be increased, the manufacturing cost of the elements can be reduced.

上下導通タイプの発光素子構造にするには、主なものとして次の三方法がある。第一は約300μm厚みの導電性の基板上にエピタキシャル成長を行う方法、第二は約300μm厚みの電気絶縁性基板上にエピタキシャル成長させた層と約300μm厚みの導電性基板を張り合わせた後、電気絶縁性基板を分離する方法、第三は約300μm厚みの基坂上に高速成長で約100μm厚みのエピタキシャル成長基板層を作製後、低速成長のエピタキシャル成長で結晶性能の良い発光部の機能性層を作製し、基板を分離する方法である。   There are three main methods for making a vertically conductive light emitting element structure. The first is a method of performing epitaxial growth on a conductive substrate having a thickness of about 300 μm, and the second is a method in which an epitaxially grown layer and a conductive substrate having a thickness of about 300 μm are bonded to each other, and then electrically insulated. The third method is to separate the active substrate, and after the epitaxial growth substrate layer having a thickness of about 100 μm is formed on the base slope having a thickness of about 300 μm by high-speed growth, the functional layer of the light emitting part having a good crystal performance is formed by low-speed growth epitaxial growth. A method for separating a substrate.

第一の方法の導電性基板に関しては、SiC基板が既に用いられているが、基板が加工しにくく、高価等の問題がある。また、GaN、AlN等の窒化物基板、ZrBの硼化物基額板、Gaなどの酸化物基板、GaAs、Si等の半導体基板も検討されているが、窒化物基板、硼化物基板、酸化物基板はサファイア基板に比べると基板が加工しにくく、高価等の問題があり、他方半導体基板は、発光が基板に吸収され可視光に対して不透明であるという問題がある。 As for the conductive substrate of the first method, a SiC substrate has already been used, but there is a problem that the substrate is difficult to process and is expensive. Further, nitride substrates such as GaN and AlN, boride base plates of ZrB 2 , oxide substrates such as Ga 2 O 3, and semiconductor substrates such as GaAs and Si have been studied. Substrates and oxide substrates are more difficult to process than sapphire substrates and have problems such as high costs. On the other hand, semiconductor substrates have a problem that light emission is absorbed by the substrate and is opaque to visible light.

第二の張り合わせ基板の方法はプロセスが長くなるとともに基板を分離させることが必要でコストが高くなるという問題があり、安価な分離プロセスの開発が必要である。   The second bonded substrate method has a problem that the process becomes long and the substrate needs to be separated and the cost becomes high, so that an inexpensive separation process needs to be developed.

第三の方法は、気相成長法を利用する方法で、基板上に塩化物気相成長法で約100μm程度の厚みの窒化物系化合物半導体の基板の役割をする成長基板層を成長後、有機金属化合物気相成長法で発光部のダブルヘテロ構造等の機能性窒化物系化合物半導体を成長させ、その後基板を分離する方法である。しかしながら、この方法では、性能の異なる気相成長装置が必要で、各々の装置で成長の昇温、降温によるプロセス時間が長くなる問題がある。   The third method is a method using a vapor phase growth method. After a growth substrate layer serving as a nitride compound semiconductor substrate having a thickness of about 100 μm is grown on the substrate by a chloride vapor phase growth method, This is a method in which a functional nitride compound semiconductor such as a double heterostructure of a light emitting portion is grown by an organic metal compound vapor phase growth method, and then the substrate is separated. However, this method requires vapor phase growth apparatuses having different performances, and there is a problem that the process time due to the temperature increase / decrease of growth becomes long in each apparatus.

基板と成長層の分離工程に関しては、結晶成長後、透明基板側から基板と成長界面の付近にレーザを照射、高温にし、基板と成長界面付近の成長基板層部分を分解、分離させる方法があるが、コストが高くなる。   Regarding the separation process of the substrate and the growth layer, there is a method in which after crystal growth, a laser is irradiated from the transparent substrate side to the vicinity of the growth interface of the substrate to raise the temperature, and the growth substrate layer portion near the growth interface is decomposed and separated. However, the cost is high.

このために結晶成長中に、或いは結晶成長後の冷却中に基板と成長層との間に剥離現象を生じさせ、分離する方法が検討されている。具体的には、サファイアC面、A面、R面のいずれかの基板上に金属Ti膜を形成、窒化処理して微細孔を有するTiN膜を形成し、塩化物気相成長法で250μm厚みのGaNを成長後、金属Ti膜およびTiN膜の作用によりGaN中に形成された空隙の箇所から、冷却過程においてGaNがサファイア基板から自然に剥離し基板を分離でき、GaNの界面は微細な凹凸のため研磨仕上げを行う方法が検討示されている(特許文献1)。   For this reason, a method of separating the substrate by causing a peeling phenomenon between the substrate and the growth layer during crystal growth or during cooling after crystal growth has been studied. Specifically, a metal Ti film is formed on a sapphire C-plane, A-plane, or R-plane substrate, and a nitriding treatment is performed to form a TiN film having micropores, which is 250 μm thick by chloride vapor deposition. After the growth of GaN, GaN can be separated from the sapphire substrate naturally during the cooling process from the voids formed in the GaN by the action of the metal Ti film and TiN film, and the GaN interface has fine irregularities For this reason, a method of performing a polishing finish has been examined (Patent Document 1).

また、サファイア基板表面に凹凸を作成、凹部の底辺のみSiOを皮膜せずにGaNを成長し、−100℃/分から−0.5℃/分程度の冷却速度で冷却すると剥離が生じて、裏面が凹凸を有するGaN基板が得られることと、成長層の厚みが50μm以上では結晶成長中の高温温状態においても剥離現象が生じることが開示されている(特許文献2)。この方法では、結晶成長後、気相成長装置から取り出した時は剥離、分離しており、成長層と基板との分離工程は不要となるが、研磨、或いは基板の前処理プロセスのために、コストが高くなる。また、成長層が50μm以下の厚みでは自然剥離が困難である。従って、厚みが薄い場合でも自然剥離が生じる方法の開発が必要である。 In addition, the surface of the sapphire substrate is made uneven, GaN is grown without coating SiO 2 only on the bottom of the recess, and peeling occurs when cooled at a cooling rate of about −100 ° C./min to −0.5 ° C./min. It is disclosed that a GaN substrate having an uneven back surface is obtained, and that a peeling phenomenon occurs even at a high temperature during crystal growth when the thickness of the growth layer is 50 μm or more (Patent Document 2). In this method, after crystal growth, it is separated and separated when taken out from the vapor phase growth apparatus, and the separation step of the growth layer and the substrate becomes unnecessary, but for polishing or substrate pretreatment process, Cost increases. Further, when the growth layer has a thickness of 50 μm or less, natural peeling is difficult. Therefore, it is necessary to develop a method that causes natural peeling even when the thickness is small.

他方サファイア基板上に高温バッファ層を堆積する、すなわち1200℃から1300℃で、サファイア基板上にAlNなどのAlが多い組成を1−3μmの厚みにエピキタシャル成長させると、サファイア基板と高温バッファ層との界面でクラックや剥離が生じることが開示されている(特許文献3)。   On the other hand, when a high-temperature buffer layer is deposited on the sapphire substrate, that is, at a temperature of 1200 to 1300 ° C., an Al-rich composition such as AlN is epitaxially grown on the sapphire substrate to a thickness of 1-3 μm. It is disclosed that cracks and peeling occur at the interface (Patent Document 3).

以上のような観点から、従来においては、図2に示すような構成の発光素子などの窒化物系化合物半導体素子を効率的に製造するための、実用的な方法が開発されていないのが現状であった。
特開2004-39810 特開2004−55799 特開2003-45599
From the above viewpoints, no practical method has been developed in the past for efficiently producing a nitride-based compound semiconductor device such as a light-emitting device configured as shown in FIG. Met.
JP2004-39810 JP2004-55799 JP2003-45599

本発明は、上下導通タイプの窒化物系化合物半導体素子を効率的に製造することができる方法を確立することを目的とする。   An object of the present invention is to establish a method capable of efficiently producing a vertical conduction type nitride compound semiconductor device.

上記目的を達成すべく、本発明は、
サファイア基材のC面からオフした主面サファイア基板のR面からc軸を含む面内にオフした主面またはサファイア基板のR面からc軸に対して反対側にオフした主面を有するサファイア基板を準備する工程と、
前記サファイア基板上に対して少なくともAlを含んだ有機金属をプリフローし、アルミニウム金属単体またはアルミニウムとガリウムとの合金からなる金属層を形成する工程と、
前記金属層上にAlGaNなる組成を有する窒化物系化合物半導体からなるバッファ層を形成する工程と、
前記バッファ層上に、窒化物系化合物半導体からなる成長基板層を形成する工程と、
前記成長基板層上に、窒化物系化合物半導体からなる機能層を形成する工程と、
前記サファイア基板と前記バッファ層とを前記金属層を介して剥離させ、少なくとも前記成長基板層及び前記機能層を含む窒化物系化合物半導体素子を得る工程と、
を具えることを特徴とする、窒化物系化合物半導体素子の製造方法に関する。
In order to achieve the above object, the present invention provides:
It has a main surface off from the C surface of the sapphire substrate, a main surface off from the R surface of the sapphire substrate in a plane including the c axis, or a main surface off from the R surface of the sapphire substrate to the opposite side to the c axis. Preparing a sapphire substrate;
Pre-flowing an organic metal containing at least Al on the sapphire substrate to form a metal layer made of an aluminum metal alone or an alloy of aluminum and gallium ;
Forming a buffer layer made of a nitride compound semiconductor having a composition of AlGaN on the metal layer;
Forming a growth substrate layer made of a nitride compound semiconductor on the buffer layer;
Forming a functional layer made of a nitride compound semiconductor on the growth substrate layer;
Peeling the sapphire substrate and the buffer layer through the metal layer to obtain a nitride-based compound semiconductor device including at least the growth substrate layer and the functional layer;
The present invention relates to a method for manufacturing a nitride-based compound semiconductor device.

本発明者らは、上記目的を達成すべく鋭意検討を実施した。その結果、現在商業的にも使用されているサファイア基板において、その汎用主面であるC面やA面、R面などに代えて、前記C面から適当な角度だけオフした主面、又は前記R面からc軸を含む面内にオフした主面を用い、このような主面を有するサファイア基板に対して少なくともAlを含んだ有機金属をプリフローし、少なくともAlを含む金属層を所定の厚さに形成し、さらに、この金属層上にAlGaNなる組成を有する窒化物系化合物半導体からなるバッファ層を所定温度で形成し、その後、目的とする窒化物系化合物半導体を構成する成長基板層及び機能層をそれぞれ所定の厚さで形成することにより、前記機能層の形成後において、前記サファイア基板と前記バッファ層とが前記金属層を介してクラックなどを発生させることなく剥離することを見出した。   The inventors of the present invention have intensively studied to achieve the above object. As a result, in a sapphire substrate that is currently used commercially, instead of the general-purpose main surface C-plane, A-plane, R-plane, etc., the main plane off by an appropriate angle from the C-plane, or Using a principal surface that is off from the R plane in a plane including the c-axis, an organic metal containing at least Al is preflowed on a sapphire substrate having such a principal surface, and a metal layer containing at least Al has a predetermined thickness. In addition, a buffer layer made of a nitride compound semiconductor having a composition of AlGaN is formed on the metal layer at a predetermined temperature, and then a growth substrate layer constituting the target nitride compound semiconductor and By forming each functional layer with a predetermined thickness, after the functional layer is formed, the sapphire substrate and the buffer layer may generate cracks or the like through the metal layer. It was found to be peeled off without.

したがって、上述のような方法に基づけば、基板として汎用されており、比較的安価なサファイア基板を用いるとともに、レーザ光照射や凹凸面の形成などの煩雑なプロセスを必要とすることなく通常の成膜技術のみで、少なくとも前記成長基板層及び前記機能層を含む窒化物系化合物半導体素子を得ることができる。そして、前記成長基板層上及び前記機能層上に電極を互いに対向するようにして形成することにより、図2に示すような構成の発光素子などを簡易に形成することができる。   Therefore, based on the above-described method, it is widely used as a substrate, and a relatively inexpensive sapphire substrate is used, and a normal process can be performed without requiring complicated processes such as laser light irradiation and formation of an uneven surface. A nitride-based compound semiconductor element including at least the growth substrate layer and the functional layer can be obtained only by the film technique. Then, by forming electrodes on the growth substrate layer and the functional layer so as to face each other, it is possible to easily form a light emitting element having a structure as shown in FIG.

以上説明したように、本発明によれば、上下導通タイプの窒化物系化合物半導体素子を効率的に製造することができる方法を提供することができる。   As described above, according to the present invention, it is possible to provide a method capable of efficiently manufacturing a vertical conduction type nitride compound semiconductor element.

以下、本発明の詳細、並びにその他の特徴及び利点について、最良の形態に基づいて詳細に説明する。   The details of the present invention and other features and advantages will be described in detail below based on the best mode.

(サファイア基板の準備)
本発明においては、最初にサファイア基材のC面からオフした主面又はサファイア基板のR面からc軸に対して反対側にオフした主面を有するサファイア基板を準備する。前記オフ角度は、以下に詳述するように、前記サファイア基板上に、金属層、バッファ層、成長基板層及び機能層を順次に形成した後、前記金属層を介して前記サファイア基板と前記バッファ層とがクラックなどを生じることなく剥離できるものであれば、特に限定されない。
(Preparation of sapphire substrate)
In the present invention, first, a sapphire substrate having a main surface turned off from the C surface of the sapphire base or a main surface turned off from the R surface of the sapphire substrate to the opposite side to the c-axis is prepared. As described in detail below, the off-angle is formed by sequentially forming a metal layer, a buffer layer, a growth substrate layer, and a functional layer on the sapphire substrate, and then the sapphire substrate and the buffer via the metal layer. The layer is not particularly limited as long as it can be peeled off without causing cracks.

しかしながら、前記サファイア基板は、前記C面から0.05度〜1度の範囲でオフしていること、または、前記C面から前記c軸を含む面内に0.25度〜0.75度の範囲でオフしていることが好ましい。このような場合、前記サファイア層と前記バッファ層とが剥離した際に、その剥離面の平坦性をより向上させることができるようになる。   However, the sapphire substrate is turned off within a range of 0.05 degrees to 1 degree from the C plane, or 0.25 degrees to 0.75 degrees within the plane including the c axis from the C plane. It is preferable that it is off in the range. In such a case, when the sapphire layer and the buffer layer are peeled, the flatness of the peeled surface can be further improved.

なお、オフ角度が上記範囲外であると、前記剥離が良好に行なわれず、剥離面に凹凸が生じてその平坦性が損なわれる場合がある。   In addition, when the off angle is out of the above range, the peeling may not be performed well, and unevenness may occur on the peeling surface and the flatness may be impaired.

(金属層の形成)
本発明では、上述したようにオフした主面を有するサファイア基板を準備した後、このサファイア基板上にアルミニウム金属単体あるいはアルミニウムとガリウムとの合金からなる金属層を形成する。この金属層は、前記サファイア基板に対して少なくともAlを含む有機金属をプリフローすることにより、例えばMOCVD法などを利用することによって形成する。
(Formation of metal layer)
In this invention, after preparing the sapphire substrate which has the main surface turned off as mentioned above, the metal layer which consists of an aluminum metal simple substance or an alloy of aluminum and gallium is formed on this sapphire substrate. This metal layer is formed by preflowing an organic metal containing at least Al with respect to the sapphire substrate, for example, using an MOCVD method or the like.

なお、前記金属層は、濡れ性や安定性の観点から、アルミニウム金属単体あるいはアルミニウムとガリウムとの合金からな、特には、アルミニウム金属単体からなることが好ましい。
Incidentally, the metal layer, from the viewpoint of wettability and stability, Ri Do aluminum metal alone or an alloy of aluminum and gallium, in particular, is preferably made of aluminum metal alone.

前記有機金属としては、トリメチルアルミニウムなどの汎用の有機金属(ガス)を用いることができる。また、前記金属層をアルミニウムとガリウムとの合金から構成する場合、前記トリメチルアルミニウムなどに加えて、トリメチルガリウムなどの汎用の有機金属ガスを用いることができる。   As the organic metal, a general-purpose organic metal (gas) such as trimethylaluminum can be used. When the metal layer is made of an alloy of aluminum and gallium, a general-purpose organometallic gas such as trimethylgallium can be used in addition to the trimethylaluminum.

また、上記金属層は、その厚さが1原子層〜20原子層の範囲であることが好ましく、さらには1原子層〜5原子層の範囲であることが好ましく、特には1原子層〜3原子層の範囲であることが好ましい。金属層の厚さをこのような範囲に設定することにより、上述したような、前記金属層を介した前記サファイア基板と前記バッファ層との剥離を、その界面に生じた大きな応力により、剥離面を平坦に維持した状態でより簡易に実施することができる。また、前記金属層上に形成するバッファ層の形成温度を従来よりも100℃程度低くすることができ、成長装置への熱負荷を小さくできる。   Further, the metal layer preferably has a thickness in the range of 1 atomic layer to 20 atomic layers, more preferably in the range of 1 atomic layer to 5 atomic layers, particularly 1 atomic layer to 3 atoms. The range of the atomic layer is preferable. By setting the thickness of the metal layer in such a range, as described above, the separation between the sapphire substrate and the buffer layer via the metal layer is caused by the large stress generated at the interface, and the separation surface. Can be implemented more easily in a state in which is kept flat. Moreover, the formation temperature of the buffer layer formed on the metal layer can be lowered by about 100 ° C. compared to the conventional case, and the thermal load on the growth apparatus can be reduced.

なお、上記金属層の厚さが上記範囲よりも小さいと、サファイア基板を均一にカバーしにくくなり、サファイア基板とバッファ層との剥離を十分に行なうことができなくなる場合がある。また、上記金属層の厚さが上記範囲よりも厚くなると、プリフロー後のアンモニアフローにより結晶核を形成して多結晶的になり、サファイア基板とバッファ層との界面で応力緩和が生じてしまい、剥離を十分に行なうことができなくなる場合がある。   If the thickness of the metal layer is smaller than the above range, it may be difficult to cover the sapphire substrate uniformly, and the sapphire substrate and the buffer layer may not be sufficiently separated. Further, when the thickness of the metal layer is thicker than the above range, it becomes polycrystalline by forming crystal nuclei by ammonia flow after preflow, and stress relaxation occurs at the interface between the sapphire substrate and the buffer layer, In some cases, peeling cannot be performed sufficiently.

(バッファ層の形成)
本発明では、上述のようにしてサファイア基板上にAl含有金属層を形成した後、AlGaNなる組成を有する窒化物系化合物半導体からなるバッファ層を、例えばMOCVD法などによって形成する。このバッファ層の形成条件などは、上述のように、上記金属層を介してサファイア基板との剥離を十分に行なうことができれば特に限定されるものではない。しかしながら、好ましくは、1100℃以上の温度で形成することによって、前記剥離をより良好に安定的に行なうことができる。
(Formation of buffer layer)
In the present invention, after an Al-containing metal layer is formed on a sapphire substrate as described above, a buffer layer made of a nitride compound semiconductor having a composition of AlGaN is formed by, for example, the MOCVD method. The conditions for forming the buffer layer are not particularly limited as long as the buffer layer can be sufficiently separated from the sapphire substrate through the metal layer as described above. However, preferably, the peeling can be performed more stably and stably by forming at a temperature of 1100 ° C. or higher.

一方、前記バッファ層の形成温度の上限は1550℃とすることが好ましい。前記バッファ層を1550℃を超える温度で形成した場合は、バッファ層自体の表面が粗れてしまい、表面平坦性が劣化してしまう場合がある。   On the other hand, the upper limit of the formation temperature of the buffer layer is preferably 1550 ° C. When the buffer layer is formed at a temperature exceeding 1550 ° C., the surface of the buffer layer itself may become rough, and the surface flatness may deteriorate.

なお、従来のバッファ層は400℃〜900℃の低温で形成したが、本発明では、バッファ層を、上述したように好ましくは1100℃以上1550℃以下の温度で形成するようにしている。したがって、このようなバッファ層の形成温度は従来の形成温度と比較して十分に高いことが分かる。   The conventional buffer layer is formed at a low temperature of 400 ° C. to 900 ° C. In the present invention, the buffer layer is preferably formed at a temperature of 1100 ° C. or higher and 1550 ° C. or lower as described above. Therefore, it can be seen that the formation temperature of such a buffer layer is sufficiently higher than the conventional formation temperature.

また、本発明者らは、サファイア基板のC面から0.05度〜1度の範囲でオフしている主面を有する基板上、またはR面からc軸を含む面内に0.25度〜0.75度オフした基板上に、900℃以下の温度で(低温)バッファ層を堆積し、このバッファ層上に以下に説明するような成長基板層を形成した場合、前記成長基板層の結晶性が向上することを確認している。これは頻度成長よりもステップ成長が生じやすく螺旋転位が少なくなることと、両方位のきまったキンク面から成長しやすいために刃状転位も少なくなることによると考えられている。   In addition, the inventors of the present invention have 0.25 degrees on a substrate having a main surface that is off in a range of 0.05 degrees to 1 degree from the C plane of the sapphire substrate, or in a plane including the c axis from the R plane. When a (low temperature) buffer layer is deposited at a temperature of 900 ° C. or lower on a substrate that is turned off by about 0.75 ° C., and a growth substrate layer as described below is formed on the buffer layer, the growth substrate layer It has been confirmed that crystallinity is improved. This is thought to be due to the fact that step growth is more likely to occur than frequency growth, and that screw dislocations are reduced, and that edge dislocations are also reduced because growth is easy from a kink surface in which both positions are determined.

しかしながら、この場合においては、前記成長基板層を厚く、例えば10μm以上に厚くしても、サファイア基板とバッファ層との間での剥離が生じることなく、それらの界面においてクラックが生じる場合がある。このような観点からも、上述したように、バッファ層の形成温度は1100℃以上とすることが好ましい。   However, in this case, even if the growth substrate layer is thick, for example, 10 μm or more, cracks may occur at the interface between them without causing separation between the sapphire substrate and the buffer layer. Also from such a viewpoint, as described above, the formation temperature of the buffer layer is preferably 1100 ° C. or higher.

また、上記形成温度と同様の理由から、前記バッファ層を構成するAlGaN組成中における、III族元素中のAl含有量は90原子%以上であることが好ましく、さらには100%であって前記バッファ層がAlNから構成されることが好ましい。   For the same reason as the formation temperature, the Al content in the group III element in the AlGaN composition constituting the buffer layer is preferably 90 atomic% or more, and more preferably 100%. The layer is preferably composed of AlN.

さらに、前記バッファ層を形成する際のIII族元素原料ガスとV族元素原料ガスとの流量比が10〜1000であることが好ましい。この場合、例えばアンモニアなどのV族有機原料ガスとIII族有機金属原料とのアダクツやオリゴマーの発生を抑制し、さらにサファイア基板表面の変化を抑制するとともに、応力緩和を引き起こし、サファイア基板との上記金属層を介した剥離を困難にならしめるカーボンが高濃度にドーピングされることを効果的に回避することができる。   Furthermore, it is preferable that the flow rate ratio of the group III element source gas and the group V element source gas when forming the buffer layer is 10 to 1000. In this case, for example, the generation of adducts and oligomers of a group V organic source gas such as ammonia and a group III organic metal source is suppressed, and further, a change in the surface of the sapphire substrate is suppressed and stress relaxation is caused. It is possible to effectively avoid doping with high concentration of carbon that makes peeling through the metal layer difficult.

また、前記バッファ層自体の表面平坦性を確保する観点からは、前記バッファ層の厚さが0.3μm以上であることが好ましく、さらには1μm〜10μmであることが好ましい。   Further, from the viewpoint of ensuring the surface flatness of the buffer layer itself, the thickness of the buffer layer is preferably 0.3 μm or more, and more preferably 1 μm to 10 μm.

なお、III族元素原料ガスとしては、上述したトリメチルアルミニウムなどの汎用の有機金属(ガス)を例示することができ、V族原料ガスとしては、上記アンモニアの他に、アルキルヒドラジンを例示することができる。アルキルヒドラジンはモノメチルヒドラジン,ジメチルヒドラジン,ターシャルブチルヒドラジンである。アルキルヒドラジンを使用した場合の成長速度は通常アンモニアの成長速度より大きい。しかし安全性の点でアンモニアが好ましい。   The group III element source gas may be a general-purpose organic metal (gas) such as trimethylaluminum described above, and the group V source gas may be an alkyl hydrazine in addition to the ammonia. it can. Alkyl hydrazine is monomethyl hydrazine, dimethyl hydrazine, and tertiary butyl hydrazine. The growth rate when using alkyl hydrazine is usually greater than the growth rate of ammonia. However, ammonia is preferable from the viewpoint of safety.

(成長基板層の形成)
本発明では、上述のようにして(高温)バッファ層を形成した後に、成長基板層を例えばMOCVD法によって形成する。この場合、前記成長基板層の厚さは、目的とする窒化物系化合物半導体素子における基板として機能させるべく、十分な機械的強度を付与する目的で、10μm以上の厚さに形成する。
(Formation of growth substrate layer)
In the present invention, after the (high temperature) buffer layer is formed as described above, the growth substrate layer is formed by, for example, the MOCVD method. In this case, the thickness of the growth substrate layer is formed to a thickness of 10 μm or more for the purpose of imparting sufficient mechanical strength to function as a substrate in the target nitride compound semiconductor device.

また、このような比較的厚い成長基板層を形成するに際しては、コスト低減の観点から、高い成長速度の下に形成することが好ましい。具体的には、3μm/時間以上であることが好ましく、さらには20μm/時間以上であることが好ましく、特には50μm/時間以上であることが好ましい。なお、成長基板層の表面平坦性を維持する観点から、前記成長速度の上限は100μm/時間とすることが好ましい。   Further, when such a relatively thick growth substrate layer is formed, it is preferably formed at a high growth rate from the viewpoint of cost reduction. Specifically, it is preferably 3 μm / hour or more, more preferably 20 μm / hour or more, and particularly preferably 50 μm / hour or more. From the viewpoint of maintaining the surface flatness of the growth substrate layer, the upper limit of the growth rate is preferably set to 100 μm / hour.

このような高い成長速度を実現するためには、V族原料ガスの分解効率を向上させる必要があり、例えばV族原料ガスの配管出口を、サファイア基板が設置されたサセプタに近づけるとともにフェイスダウン型にし、高温サセプタとの接触時間を長くすることなどによって実現することができる。   In order to realize such a high growth rate, it is necessary to improve the decomposition efficiency of the group V source gas. For example, the piping outlet of the group V source gas is brought close to the susceptor on which the sapphire substrate is installed and the face down type is used. And by increasing the contact time with the high-temperature susceptor.

また、前記成長基板層を形成する際のIII族元素原料ガスとV族元素原料ガスとの流量比が10〜1000であることが好ましい。この場合、例えばアンモニアなどのV族有機原料ガスとIII族有機金属原料とによるアダクツやオリゴマーの発生を抑制することができるようになる。   Moreover, it is preferable that the flow rate ratio of the group III element source gas and the group V element source gas when forming the growth substrate layer is 10 to 1000. In this case, for example, generation of adducts and oligomers due to a group V organic source gas such as ammonia and a group III organic metal source can be suppressed.

III族元素原料ガスとしては、上述したトリメチルアルミニウムやトリメチルガリウムなどの汎用の有機金属(ガス)を例示することができ、V族原料ガスとしては、上記アンモニアの他に、アルキルヒドラジンを例示することができる。アルキルヒドラジンはモノメチルヒドラジン,ジメチルヒドラジン,ターシャルブチルヒドラジンである。アルキルヒドラジンを使用した場合の成長速度は通常アンモニアの成長速度より大きい。しかし安全性の点でアンモニアが好ましい。   Examples of the group III element source gas include general-purpose organic metals (gas) such as trimethylaluminum and trimethylgallium. Examples of the group V source gas include alkylhydrazine in addition to the ammonia. Can do. Alkyl hydrazine is monomethyl hydrazine, dimethyl hydrazine, and tertiary butyl hydrazine. The growth rate when using alkyl hydrazine is usually greater than the growth rate of ammonia. However, ammonia is preferable from the viewpoint of safety.

なお、成長基板層の厚さの上限は特に限定されるものではないが、例えば1mmとする。これ以上厚さを大きくしても、目的とする窒化物系化合物半導体素子の基板として機能させる際のハンドリングを容易せしめることがないばかりでなく、成膜時間が長時間化し、コスト増となる。   The upper limit of the thickness of the growth substrate layer is not particularly limited, but is set to 1 mm, for example. Even if the thickness is increased beyond this, not only the handling when functioning as the substrate of the target nitride-based compound semiconductor device is facilitated, but also the film formation time is prolonged and the cost is increased.

(機能層の形成)
本発明では、上述のようにして成長基板層を形成した後、この層上に目的とする窒化物系化合物半導体素子の実質的な機能を奏することになる機能層を形成する。この機能層は、例えば発光層、受光層、あるいは高移動度の電子的回路部層などとすることができる。発光層の場合、前記機能層は、例えばn型コンタクト層/n型クラッド層/活性層/p型クラッド層/p型コンタクト層の構造を呈する。
(Formation of functional layer)
In the present invention, after the growth substrate layer is formed as described above, a functional layer that exhibits the substantial function of the target nitride-based compound semiconductor element is formed on this layer. This functional layer can be, for example, a light emitting layer, a light receiving layer, or a high mobility electronic circuit layer. In the case of the light emitting layer, the functional layer has a structure of, for example, n-type contact layer / n-type cladding layer / active layer / p-type cladding layer / p-type contact layer.

また、前記機能層の良好な特性を得るために、成長速度は10μm/時間以下であることが好ましく、さらには5μm/時間以下であることが好ましい。特に、前記機能層を発光層とする場合、活性層の成長速度は小さく、約0.1μm/時間〜0.5μm/時間とする。   Further, in order to obtain good characteristics of the functional layer, the growth rate is preferably 10 μm / hour or less, and more preferably 5 μm / hour or less. In particular, when the functional layer is a light emitting layer, the growth rate of the active layer is low, and is about 0.1 μm / hour to 0.5 μm / hour.

また、上述したバッファ層、成長基板層及び機能層を合わせた全体の厚さは10μm以上であることが好ましく、さらには20μm以上であることが好ましく、特には40μm以上であることが好ましい。これによって、上述したサファイア基板と前記バッファ層との界面に十分大きな応力を生ぜしめることができ、かかる界面における前記金属層を介しての剥離を簡易かつ効果的に行なうことができる。   The total thickness of the buffer layer, the growth substrate layer, and the functional layer described above is preferably 10 μm or more, more preferably 20 μm or more, and particularly preferably 40 μm or more. Accordingly, a sufficiently large stress can be generated at the interface between the sapphire substrate and the buffer layer described above, and peeling through the metal layer at the interface can be performed easily and effectively.

(サファイア基板とバッファ層との剥離)
上述したような工程を行ない、サファイア基板上に順次Al含有金属層、(高温)バッファ層、成長基板層及び機能層を形成すると、形成後において前記サファイア基板と前記バッファ層とは前記Al含有金属層を介して自然に剥離する。これは、例えば、前述したような各層を形成した後、所定の成膜装置から取り出すことによる自然冷却によって生ぜしめることができる。また、例えば約20℃/分程度の十分に小さい冷却速度によっても生ぜしめることができる。
(Peeling of sapphire substrate and buffer layer)
When the above-described steps are performed and an Al-containing metal layer, a (high temperature) buffer layer, a growth substrate layer, and a functional layer are sequentially formed on the sapphire substrate, the sapphire substrate and the buffer layer are formed after the formation. Peel naturally through the layers. This can be caused by, for example, natural cooling by forming each layer as described above and then removing it from a predetermined film forming apparatus. It can also be produced by a sufficiently low cooling rate of, for example, about 20 ° C./min.

上述のような剥離が生じた後は、上記バッファ層、成長基板層及び機能層からなる窒化物系化合物半導体素子が形成されることになるが、前記バッファ層は必要に応じて、例えば高温リン酸液中に浸漬して溶解させる、あるいは研磨するなどして除去することができる。   After the delamination as described above occurs, a nitride-based compound semiconductor element including the buffer layer, the growth substrate layer, and the functional layer is formed. It can be removed by dipping in an acid solution to dissolve or polishing.

その後、残存した前記成長基板層の主面及び前記機能層の主面上に電極を互いに対向するようにして形成することにより、図2に示すような上下導通タイプの窒化物系化合物半導体素子を得ることができる。   Thereafter, by forming electrodes on the main surface of the remaining growth substrate layer and the main surface of the functional layer so as to face each other, a vertically conductive nitride compound semiconductor element as shown in FIG. 2 is obtained. Can be obtained.

なお、図3には、サファイア基板とバッファ層との界面で剥離が生じる以前の、全体の層構成を概略的に示す。層構成30は、上述したようにオフした主面を有するサファイア基板31上に、順次Al含有金属層32、(高温)バッファ層33、成長基板層34及び機能層35が形成されてなる。   FIG. 3 schematically shows the entire layer structure before peeling occurs at the interface between the sapphire substrate and the buffer layer. The layer structure 30 is formed by sequentially forming an Al-containing metal layer 32, a (high temperature) buffer layer 33, a growth substrate layer 34, and a functional layer 35 on the sapphire substrate 31 having the main surface turned off as described above.

(実施例1)
サファイアC面からのオフ角度が0.2度と0.4度のサファイア基板を横型の有機金属気相装置内部の基板ホルダに設置し、水素ガスを流しながら、基板表面温度を1200℃に2分間保持し基板表面のクリーニングを行なった。
Example 1
A sapphire substrate with off-angles of 0.2 degrees and 0.4 degrees from the sapphire C surface is placed on a substrate holder inside a horizontal metal organic vapor phase apparatus, and the substrate surface temperature is set to 1200 ° C. while flowing hydrogen gas. The substrate surface was cleaned for a minute.

次いで、基板表面温度を1400℃まで下げ、主キャリアガスを水素とし、トリメチルアルミニウム(TMA)を6秒供給し、Al層を2原子層の厚さに成長させた。なお、前記Al層の厚みはAlの成長速度から計算したものである。   Next, the substrate surface temperature was lowered to 1400 ° C., the main carrier gas was hydrogen, trimethylaluminum (TMA) was supplied for 6 seconds, and the Al layer was grown to a thickness of 2 atomic layers. The thickness of the Al layer is calculated from the Al growth rate.

次いで、基板表面温度を1400℃に維持し、主キャリアガスを水素とし、アンモニアとTMAとをV/III比=100で供給し、圧力100torrでAlNバッファ層を1μmの厚さに成長させた。   Next, the substrate surface temperature was maintained at 1400 ° C., the main carrier gas was hydrogen, ammonia and TMA were supplied at a V / III ratio = 100, and an AlN buffer layer was grown to a thickness of 1 μm at a pressure of 100 torr.

次いで、基板表面温度を1050℃まで下げ、アンモニア/水素比が0.7,V/III比が100になるようにトリメチルガリウムをドーピング剤のモノシランと流し始め、120分間成長させ、50μm厚みのSi−GaN成長基板層を作成した。その後アンモニアの供給量を増やし、V/III比を2500にし、Siをドープした2.5μm厚みのn型GaNコンタクト兼クラッド層を成長した。   Next, the substrate surface temperature is lowered to 1050 ° C., and trimethylgallium is started to flow with the monosilane as a doping agent so that the ammonia / hydrogen ratio is 0.7 and the V / III ratio is 100, and grown for 120 minutes. A GaN growth substrate layer was created. Thereafter, the supply amount of ammonia was increased, the V / III ratio was 2500, and a 2.5 μm thick n-type GaN contact / cladding layer doped with Si was grown.

次いで、基板表面温度を750℃とし、V/III比を7,500として、窒素キャリアガス中でInGaN/GaNの6層からなるMQW発光層を成長させた。再度主キャリアガスを水素に切り替え、基板表面温度を1000℃に昇温し、V/III比を2500とし、Mgをドープした0.4μm厚みのp型GaNクラッド層を成長させた。次いで、基板表面温度を750℃とし、窒素キャリアガス中で約3nm厚みのSi-InGaNからなる p側コンタクト層を作成した。   Next, an MQW light emitting layer composed of six layers of InGaN / GaN was grown in a nitrogen carrier gas at a substrate surface temperature of 750 ° C. and a V / III ratio of 7,500. The main carrier gas was again switched to hydrogen, the substrate surface temperature was raised to 1000 ° C., the V / III ratio was 2500, and a 0.4 μm thick p-type GaN cladding layer doped with Mg was grown. Subsequently, the substrate surface temperature was set to 750 ° C., and a p-side contact layer made of Si—InGaN having a thickness of about 3 nm was formed in a nitrogen carrier gas.

p側コンタクト層を作成後、アンモニアガスを止めて窒素ガスを流しながら室温まで自然冷却し、有機金属気相装置からウェーハを取り出した。オフC面基板と高温バッファ層AlN層とは剥離、分離していた。   After forming the p-side contact layer, the ammonia gas was stopped and the nitrogen gas was allowed to flow to naturally cool to room temperature, and the wafer was taken out from the metal organic vapor phase apparatus. The off-C surface substrate and the high-temperature buffer layer AlN layer were separated and separated.

次いで、約200℃の高温燐酸液中で高温バッファ層AlNを溶解し、平坦なSi−GaN成長基板を作製した。   Next, the high-temperature buffer layer AlN was dissolved in a high-temperature phosphoric acid solution at about 200 ° C. to produce a flat Si—GaN growth substrate.

p側コンタクト層および反射層を付けた成長基板層のそれぞれの上に、p電極(Ni/Au)とn電極(Ti/Al/Ti/Au)とを互いに対向するようにして形成し、スクライビング法により250μm角のチップを作成した。これにより、c面オフ基板上に成長した層について、光取りだし面側をp層側にする素子を作製した。   A p-electrode (Ni / Au) and an n-electrode (Ti / Al / Ti / Au) are formed on each of the growth substrate layer with the p-side contact layer and the reflective layer so as to face each other, and scribing is performed. A 250 μm square chip was prepared by this method. Thus, an element having the light extraction surface side of the layer grown on the c-plane off-substrate as the p-layer side was produced.

このようにして得た発光素子に対する特性評価を実施したところ、20mAの電流で、素子の発光波長は460nmであり、Vfは3.2Vであり、発光出力は8mWであった。なお、この値は、サファイア基板上にGaNバッファ層を介して上述した機能層(発光層)を作製し、成長面の同一側に電極を形成して図1に示すような構成の380μm角のチップの特性とほぼ同じであった。   When the characteristics of the light-emitting element thus obtained were evaluated, the light emission wavelength of the element was 460 nm, Vf was 3.2 V, and the light emission output was 8 mW at a current of 20 mA. This value is a 380 μm square structure in which the above-described functional layer (light emitting layer) is formed on a sapphire substrate via a GaN buffer layer, an electrode is formed on the same side of the growth surface, and the structure shown in FIG. The characteristics of the chip were almost the same.

なお、オフ角度0.2度と0.4度とでは、特に差は見られなかった。   There was no particular difference between the off angle of 0.2 degrees and 0.4 degrees.

(実施例2)
本実施例では、実施例1における光取りだし面をp側にすることに代えてn側にした以外は、実施例1と同様にして窒化物系化合物半導体素子を作製した。最初に、上述のようにして、サファイア基板上に、Al金属層、AlNバッファ層、Si−GaN成長基板層及びMQW発光層などを含む機能層を順次に形成し、次いで、前記サファイア基板と前記AlNバッファ層との剥離を実施し、AlNバッファ層を溶解した後、前記成長基板層表面のnバッド部になる部分を除いた面をRIE,干渉露光,EB法で、高さ0.5μm、周期0.17μmのる円錐状カラムを作製した。次いで、前記p側コンタクト層および前記成長基板層のそれぞれの上に、p電極(Ni/Au)とn電極(Ti/Al/Ti/Au)を対向するようにして形成し、スクライビング法により250μm角のチップを作製した。
(Example 2)
In this example, a nitride compound semiconductor device was fabricated in the same manner as in Example 1 except that the light extraction surface in Example 1 was changed to the n side instead of the p side. First, as described above, a functional layer including an Al metal layer, an AlN buffer layer, a Si-GaN growth substrate layer, an MQW light emitting layer, and the like is sequentially formed on the sapphire substrate. After peeling off from the AlN buffer layer and dissolving the AlN buffer layer, the surface excluding the portion that becomes the n-bad portion of the growth substrate layer surface is RIE, interference exposure, EB method, height 0.5 μm, A conical column with a period of 0.17 μm was produced. Next, a p-electrode (Ni / Au) and an n-electrode (Ti / Al / Ti / Au) are formed on each of the p-side contact layer and the growth substrate layer so as to face each other, and 250 μm is formed by a scribing method. A corner chip was made.

このようにして得た発光素子に対する特性評価を実施したところ、20mAの電流で、素子の発光波長は460nmであり、Vfは3.2Vであり、発光出力は24mWであった。なお、オフ角度0.2度と0.4度とでは、特に差は見られなかった。   When the characteristics of the light-emitting element thus obtained were evaluated, the light emission wavelength of the element was 460 nm, Vf was 3.2 V, and the light emission output was 24 mW at a current of 20 mA. There was no particular difference between the off angle of 0.2 degrees and 0.4 degrees.

(実施例3)
実施例1においてAl層形成のためのプリフロー時間を20秒及び60秒とした以外は実施例1と同様にして窒化物系化合物半導体素子を作製した。機能層である発光層の形成の後、サファイア基板とバッファ層とは剥離、分離していた。
(Example 3)
A nitride-based compound semiconductor device was fabricated in the same manner as in Example 1 except that the preflow time for forming the Al layer in Example 1 was set to 20 seconds and 60 seconds. After the formation of the light emitting layer as the functional layer, the sapphire substrate and the buffer layer were peeled off and separated.

(比較例1)
実施例1においてAl層を形成しない以外は、実施例1と同様にして窒化物系化合物半導体素子を作製した。なお、この場合においては、サファイア基板とバッファ層との間においての剥離は見られなかった。
(Comparative Example 1)
A nitride-based compound semiconductor device was produced in the same manner as in Example 1 except that no Al layer was formed in Example 1. In this case, no separation was observed between the sapphire substrate and the buffer layer.

(比較例2)
実施例1において、オフした主面を有するサファイア基板を使用する代わりに、C面サファイア基板を用いた以外は、実施例1と同様にして窒化物系化合物半導体素子を作製した。なお、この場合においては、サファイア基板とバッファ層との間においての剥離は見られなかった。
(Comparative Example 2)
In Example 1, a nitride-based compound semiconductor device was fabricated in the same manner as in Example 1 except that a C-plane sapphire substrate was used instead of using a sapphire substrate having an off main surface. In this case, no separation was observed between the sapphire substrate and the buffer layer.

(比較例3)
実施例1において、オフした主面を有するサファイア基板を使用する代わりに、R面サファイア基板を用いた以外は、実施例1と同様にして窒化物系化合物半導体素子を作製した。なお、この場合においては、サファイア基板とバッファ層との間においての剥離は見られなかった。
(Comparative Example 3)
In Example 1, a nitride-based compound semiconductor device was produced in the same manner as in Example 1 except that an R-plane sapphire substrate was used instead of using a sapphire substrate having a turned-off main surface. In this case, no separation was observed between the sapphire substrate and the buffer layer.

以上、具体例を挙げながら発明の実施の形態に基づいて本発明を詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。   As mentioned above, the present invention has been described in detail based on the embodiments of the invention with specific examples. It can be changed.

従来の発光素子の一例を示す構成図である。It is a block diagram which shows an example of the conventional light emitting element. 従来の発光素子の一例を示す構成図である。It is a block diagram which shows an example of the conventional light emitting element. サファイア基板とバッファ層との界面で剥離が生じる以前の、本発明の方法に従って得た全体の層構成を概略的に示す図である。It is a figure which shows roughly the whole layer structure obtained according to the method of this invention before peeling arises in the interface of a sapphire substrate and a buffer layer.

符号の説明Explanation of symbols

10 発光素子
11 サファイア基板
12 低温バッファ層
13 n型コンタクト層
14 n型クラッド層
15 発光層15
16 p型クラッド層
17 p型コンタクト層
18 p型電極
19 n型電極
20 発光素子
22 成長基板層
24 n型クラッド層
25 発光層
26 p型クラッド層
27 p型コンタクト層
28 p型電極
29 n型電極
30 層構成
31 サファイア基板
32 Al含有金属層
33 (高温)バッファ層
34 成長基板層
35 機能層
DESCRIPTION OF SYMBOLS 10 Light emitting element 11 Sapphire substrate 12 Low temperature buffer layer 13 n-type contact layer 14 n-type clad layer 15 Light emitting layer 15
16 p-type cladding layer 17 p-type contact layer 18 p-type electrode 19 n-type electrode 20 light-emitting element 22 growth substrate layer 24 n-type cladding layer 25 light-emitting layer 26 p-type cladding layer 27 p-type contact layer 28 p-type electrode 29 n-type Electrode 30 Layer configuration 31 Sapphire substrate 32 Al-containing metal layer 33 (High temperature) buffer layer 34 Growth substrate layer 35 Functional layer

Claims (21)

サファイア基板のC面からオフした主面サファイア基板のR面からc軸を含む面上にオフした主面またはサファイア基板のR面からc軸に対して反対側にオフした主面を有するサファイア基板を準備する工程と、
前記サファイア基板表面に対して少なくともアルミニウムを含んだ有機金属化合物をプリフローし、アルミニウム金属単体またはアルミニウムとガリウムとの合金からなる金属層を形成する工程と、
前記金属層上にAlGaNなる組成を有する窒化物系化合物半導体からなるバッファ層を形成する工程と、
前記バッファ層上に、窒化物系化合物半導体からなる成長基板層を形成する工程と、
前記成長基板層上に、窒化物系化合物半導体からなる機能層を形成する工程と、
前記サファイア基板と前記バッファ層とを前記金属層を介して剥離させ、少なくとも前記成長基板層及び前記機能層を含む窒化物系化合物半導体素子を得る工程と、
を具えることを特徴とする、窒化物系化合物半導体素子の製造方法。
Sapphire having a principal surface off from the C surface of the sapphire substrate, a principal surface off from the R surface of the sapphire substrate on the surface including the c axis, or a principal surface off from the R surface of the sapphire substrate to the opposite side to the c axis Preparing a substrate;
Preflowing an organometallic compound containing at least aluminum to the surface of the sapphire substrate to form a metal layer made of an aluminum metal alone or an alloy of aluminum and gallium ;
Forming a buffer layer made of a nitride compound semiconductor having a composition of AlGaN on the metal layer;
Forming a growth substrate layer made of a nitride compound semiconductor on the buffer layer;
Forming a functional layer made of a nitride compound semiconductor on the growth substrate layer;
Peeling the sapphire substrate and the buffer layer through the metal layer to obtain a nitride-based compound semiconductor device including at least the growth substrate layer and the functional layer;
A method for producing a nitride-based compound semiconductor device, comprising:
前記サファイア基板は、前記C面から0.05度〜1度の範囲でオフしていることを特徴とする、請求項1に記載の窒化物系化合物半導体素子の製造方法。   2. The method for manufacturing a nitride-based compound semiconductor device according to claim 1, wherein the sapphire substrate is turned off within a range of 0.05 ° to 1 ° from the C-plane. 前記サファイア基板は、前記R面から前記c軸を含む面内に0.25度〜0.75度の範囲でオフしていることを特徴とする、請求項1に記載の窒化物系化合物半導体素子の製造方法。   2. The nitride-based compound semiconductor according to claim 1, wherein the sapphire substrate is turned off in a range of 0.25 to 0.75 degrees within a plane including the c-axis from the R plane. Device manufacturing method. 前記金属層の厚さを1原子層〜20原子層の範囲とすることを特徴とする、請求項1〜のいずれか一に記載の窒化物系化合物半導体素子の製造方法。 The method for producing a nitride-based compound semiconductor element according to any one of claims 1 to 3 , wherein the thickness of the metal layer is in the range of 1 atomic layer to 20 atomic layers. 前記金属層の厚さを1原子層〜5原子層の範囲とすることを特徴とする、請求項に記載の窒化物系化合物半導体素子の製造方法。 The method for producing a nitride-based compound semiconductor device according to claim 4 , wherein the thickness of the metal layer is in the range of 1 atomic layer to 5 atomic layers. 前記金属層の厚さを1原子層〜3原子層の範囲とすることを特徴とする、請求項に記載の窒化物系化合物半導体素子の製造方法。 6. The method for producing a nitride-based compound semiconductor device according to claim 5 , wherein the thickness of the metal layer is in the range of 1 atomic layer to 3 atomic layers. 前記バッファ層は1100℃以上の温度で形成することを特徴とする、請求項1〜のいずれか一に記載の窒化物系化合物半導体素子の製造方法。 The buffer layer and forming at temperatures above 1100 ° C., a method of manufacturing a nitride-based compound semiconductor device according to any one of claims 1-6. 前記バッファ層は1100℃〜1550℃の温度範囲で形成することを特徴とする、請求項に記載の窒化物系化合物半導体素子の製造方法。 The method for manufacturing a nitride-based compound semiconductor device according to claim 7 , wherein the buffer layer is formed in a temperature range of 1100C to 1550C. 前記バッファ層中における、全III族元素に対するアルミニウム含有割合が90原子%以上であることを特徴とする、請求項1〜のいずれか一に記載の窒化物系化合物半導体素子の製造方法。 The method for producing a nitride-based compound semiconductor device according to any one of claims 1 to 8 , wherein an aluminum content ratio relative to all group III elements in the buffer layer is 90 atomic% or more. 前記バッファ層はAlNからなることを特徴とする、請求項に記載の窒化物系化合物半導体素子の製造方法。 The method for manufacturing a nitride-based compound semiconductor device according to claim 9 , wherein the buffer layer is made of AlN. 前記バッファ層の厚さを0.3μm以上とすることを特徴とする、請求項1〜10のいずれか一に記載の窒化物系化合物半導体素子の製造方法。 Characterized by the above 0.3μm thickness of the buffer layer, a method of manufacturing a nitride-based compound semiconductor device according to any one of claims 1-10. 前記バッファ層の厚さを1μm〜10μmとすることを特徴とする、請求項11に記載の窒化物系化合物半導体素子の製造方法。 The method for manufacturing a nitride-based compound semiconductor device according to claim 11 , wherein the buffer layer has a thickness of 1 μm to 10 μm. 前記成長基板層の厚さを10μm以上とすることを特徴とする、請求項1〜12のいずれか一に記載の窒化物系化合物半導体素子の製造方法。 Characterized in that the thickness of the growth substrate layer and the above 10 [mu] m, a method of manufacturing a nitride-based compound semiconductor device according to any one of claims 1 to 12. 前記成長基板層を形成する際の成膜速度が3μm/時間以上であることを特徴とする、請求項1〜13のいずれか一に記載の窒化物系化合物半導体素子の製造方法。 The method for producing a nitride-based compound semiconductor device according to any one of claims 1 to 13 , wherein a film formation rate when forming the growth substrate layer is 3 µm / hour or more. 前記成長基板層を形成する際の成膜速度が100μm/時間以下であることを特徴とする、請求項14に記載の窒化物系化合物半導体素子の製造方法。 15. The method for producing a nitride-based compound semiconductor device according to claim 14 , wherein a film formation rate when forming the growth substrate layer is 100 [mu] m / hour or less. 前記バッファ層、前記成長基板層及び前記機能層の総厚を10μm以上とすることを特徴とする、請求項1〜15のいずれか一に記載の窒化物系化合物半導体素子の製造方法。 The buffer layer, characterized in that the total thickness of the growth substrate layer and the functional layer 10μm or more, a method of manufacturing a nitride-based compound semiconductor device according to any one of claims 1 to 15. 前記バッファ層、前記成長基板層及び前記機能層の総厚を20μm以上とすることを特徴とする、請求項16に記載の窒化物系化合物半導体素子の製造方法。 17. The method of manufacturing a nitride-based compound semiconductor device according to claim 16 , wherein a total thickness of the buffer layer, the growth substrate layer, and the functional layer is 20 μm or more. 前記バッファ層、前記成長基板層及び前記機能層の総厚を40μm以上とすることを特徴とする、請求項17に記載の窒化物系化合物半導体素子の製造方法。 18. The method of manufacturing a nitride-based compound semiconductor device according to claim 17 , wherein a total thickness of the buffer layer, the growth substrate layer, and the functional layer is 40 μm or more. 前記サファイア基板と前記バッファ層との、前記金属層を介した剥離は、自然冷却によって剥離させることを特徴とする、請求項1〜18のいずれか一に記載の窒化物系化合物半導体素子の製造方法。 The manufacture of the nitride-based compound semiconductor device according to any one of claims 1 to 18 , wherein the sapphire substrate and the buffer layer are separated through the metal layer by natural cooling. Method. 前記サファイア基板と前記バッファ層とを前記金属層を介して剥離させた後、前記バッファ層を除去する工程と具えることを特徴とする、請求項1〜19のいずれか一に記載の窒化物系化合物半導体素子の製造方法。 The nitride according to any one of claims 1 to 19 , further comprising a step of removing the buffer layer after the sapphire substrate and the buffer layer are separated through the metal layer. For manufacturing a semiconductor compound semiconductor device. 前記成長基板層の主面上及び前記機能層の主面上において、互いに対向するようにして電極を形成する工程を具えることを特徴とする、請求項1〜20のいずれか一に記載の窒化物系化合物半導体素子の製造方法。 21. The method according to any one of claims 1 to 20 , further comprising a step of forming electrodes on the main surface of the growth substrate layer and the main surface of the functional layer so as to face each other . A method for manufacturing a nitride compound semiconductor device.
JP2005352125A 2005-12-06 2005-12-06 Method of manufacturing nitride compound semiconductor device Expired - Fee Related JP5131889B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005352125A JP5131889B2 (en) 2005-12-06 2005-12-06 Method of manufacturing nitride compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005352125A JP5131889B2 (en) 2005-12-06 2005-12-06 Method of manufacturing nitride compound semiconductor device

Publications (2)

Publication Number Publication Date
JP2007158087A JP2007158087A (en) 2007-06-21
JP5131889B2 true JP5131889B2 (en) 2013-01-30

Family

ID=38242041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005352125A Expired - Fee Related JP5131889B2 (en) 2005-12-06 2005-12-06 Method of manufacturing nitride compound semiconductor device

Country Status (1)

Country Link
JP (1) JP5131889B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8531070B2 (en) 2010-09-27 2013-09-10 Nikkiso Co., Ltd. Pressure-resistant explosion-proof connector

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6696171B2 (en) * 2015-12-22 2020-05-20 アイシン精機株式会社 Blade tool manufacturing method
JP6783990B2 (en) * 2017-09-07 2020-11-11 豊田合成株式会社 Method for manufacturing group III nitride semiconductor device and method for manufacturing substrate
CN108767078B (en) * 2018-04-02 2020-04-07 华灿光电(苏州)有限公司 GaN-based light emitting diode epitaxial wafer and preparation method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10196361B4 (en) * 2000-08-18 2008-01-03 Showa Denko K.K. Process for the preparation of a Group III nitride semiconductor crystal
JP2002284600A (en) * 2001-03-26 2002-10-03 Hitachi Cable Ltd Method for manufacturing gallium nitride crystal substrate and the same
JP4117156B2 (en) * 2002-07-02 2008-07-16 日本電気株式会社 Method for manufacturing group III nitride semiconductor substrate
JP3998639B2 (en) * 2004-01-13 2007-10-31 株式会社東芝 Manufacturing method of semiconductor light emitting device
JP4222287B2 (en) * 2004-10-15 2009-02-12 昭和電工株式会社 Group III nitride semiconductor crystal manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8531070B2 (en) 2010-09-27 2013-09-10 Nikkiso Co., Ltd. Pressure-resistant explosion-proof connector

Also Published As

Publication number Publication date
JP2007158087A (en) 2007-06-21

Similar Documents

Publication Publication Date Title
US8415180B2 (en) Method for fabricating wafer product and method for fabricating gallium nitride based semiconductor optical device
JP5277270B2 (en) Crystal growth method and semiconductor device
JP4055304B2 (en) Method for producing gallium nitride compound semiconductor
US6281522B1 (en) Method of manufacturing a semiconductor and a semiconductor light-emitting device
JP2006347863A (en) Manufacturing method of group 3-5 nitride semiconductor laminated substrate, and group 3-5 nitride semiconductor independence substrate, and semiconductor element
JP2001185493A (en) Method of manufacturing group iii nitride-based compound semiconductor, and group iii nitride based compound semiconductor device
JP5641506B2 (en) Nitride semiconductor crystal growth method and semiconductor device manufacturing method
JP2003069075A (en) Gallium nitride compound semiconductor device
EP2360746A1 (en) Method for manufacturing gallium oxide substrate, light emitting device, and method for manufacturing the light emitting device
JP2010093186A (en) Method of manufacturing gallium nitride-based compound semiconductor light-emitting element, layered structure of gallium nitride-based compound semiconductor element, gallium nitride-based compound semiconductor light-emitting element, and lamp
JP4647723B2 (en) Nitride semiconductor crystal growth method and semiconductor device manufacturing method
TWI510667B (en) A composite substrate, a manufacturing method thereof, a functional element and a seed crystal substrate
JP2009238772A (en) Epitaxial substrate, and manufacturing method of epitaxial substrate
JP2001284266A (en) Method of manufacturing group iii nitride compound semiconductor and group iii nitride compound semiconductor element
JP5131889B2 (en) Method of manufacturing nitride compound semiconductor device
EP1869717B1 (en) Production method of group iii nitride semioconductor element
JP2002176197A (en) Substrate for photonic device and its fabricating method
JP4055303B2 (en) Gallium nitride compound semiconductor and semiconductor device
JP2005235960A (en) Method for manufacturing gallium nitride series semiconductor element
JP2003209062A (en) Crystal growth method of compound semiconductor layer and semiconductor element
JP2999435B2 (en) Semiconductor manufacturing method and semiconductor light emitting device
JP2007142198A (en) Semiconductor laser and method of manufacturing semiconductor laser
JP3566476B2 (en) Method for manufacturing semiconductor light emitting device
JP2006128653A (en) Group iii-v compound semiconductor, its manufacturing method and its use
JP3642199B2 (en) Method for manufacturing gallium nitride compound semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121102

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5131889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees