JP5130836B2 - マルチcpuシステム移行方法及びcpuシステム - Google Patents

マルチcpuシステム移行方法及びcpuシステム Download PDF

Info

Publication number
JP5130836B2
JP5130836B2 JP2007235098A JP2007235098A JP5130836B2 JP 5130836 B2 JP5130836 B2 JP 5130836B2 JP 2007235098 A JP2007235098 A JP 2007235098A JP 2007235098 A JP2007235098 A JP 2007235098A JP 5130836 B2 JP5130836 B2 JP 5130836B2
Authority
JP
Japan
Prior art keywords
cpu
terminal
module
communication interface
cpu system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007235098A
Other languages
English (en)
Other versions
JP2009069939A (ja
Inventor
始 小坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2007235098A priority Critical patent/JP5130836B2/ja
Publication of JP2009069939A publication Critical patent/JP2009069939A/ja
Application granted granted Critical
Publication of JP5130836B2 publication Critical patent/JP5130836B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Multi Processors (AREA)
  • Programmable Controllers (AREA)

Description

この発明は活線挿抜に対応したCPUシステムのシングルCPUシステムからマルチCPUシステムに移行するための技術に関する。
活線挿抜に対応した図5に例示されたCPUシステム5のプログラマブルコントローラ6は電源が入ったままの状態で通信インターフェースモジュール54を追加することができる。また、計算機の記憶システムでシステム規模を拡張変更する方法は例えば特許文献1に開示されている。
ベースがモジュールの活線挿抜に対応しているプログラマブルコントローラ6は電源が入った状態での通信インターフェースモジュール54の追加が以下の(1)〜(5)の手順で可能である。プログラマブルコントローラ6は電源50の他にリソースモジュールとしてCPUモジュール51、通信モジュール52,53を備える。プログラマブルコントローラ6にはハブ7を介して端末8が接続されている。端末8はPADT(Programing And Debug Tool)の機能を有する。
(1)追加実装する通信インターフェースモジュール54はバス55に接続される。
(2)端末8は通信インターフェースモジュール54の設定プログラムを作成する。
(3)端末8は作成した通信インターフェースモジュール54の設定プログラムをCPUシステム5のCPUモジュール51にダウンロードさせる。
(4)CPUモジュール51は追加実装した通信インターフェースモジュール54とイニシャライズのハンドシェイクを行い、通信インターフェースモジュール54は前記作成された設定プログラムを内部に取り込む。
(5)通信インターフェースモジュール54とCPUモジュール51は設定プログラムに従い、通信処理を開始する。
特開2004−303256号公報(段落0015,0016及び0018)
モジュールの活線挿抜に対応したプログラマブルコントローラ6では、電源が投入された状態で通信インターフェースモジュール54の追加実装が行われる場合、通信インターフェースモジュール54の設定プログラムをCPUモジュール51にダウンロードすれば可能となる。
しかし、シングルCPUシステムからマルチCPUシステムに変更される場合(プログラマブルコントローラ6のバス55にCPUモジュール56が追加実装される場合)、前述の通信インターフェースモジュール54の追加実装と同じ方法では実現しない。この問題点について図6を参照しながら説明する。
(1)CPUシステム5がマルチCPUシステムであり、通信インターフェースモジュール53を共用する場合、CPUモジュール51と通信インターフェースモジュール53は通信インターフェースモジュールの設定プログラムの変更内容を認識して動作を変更させる必要がある。
(2)マルチCPUシステムを負荷分散で導入する場合、CPUモジュール51で実行していたタスク(演算)をCPUモジュール56で実行するタスク(演算)に変更するが、これをオンラインで実行するにはCPUモジュール51,56間の同期を取る必要がある。
(3)マルチCPUシステムを負荷分散する場合、CPUモジュール51とCPUモジュール56でデータを共有しなければ、タスク間のデータ渡しができない。データの共有を行うにはCPUモジュール51にデータの共有を行う設定プログラムが必要である。
そこで、前記課題を解決するためのマルチCPUシステム移行方法は、活線挿抜に対応したプログラマブルコントローラに実装された既存のCPUモジュール及び追加実装されたCPUモジュールにマルチCPUシステムの構成定義ファイルを端末が送信する過程と、前記両者のCPUモジュールからオンライン変更準備完了通知を受信すると前記端末がオンライン変更実施指示を前記両者のCPUモジュールへ送信する過程と、前記両者のCPUモジュールはオンライン変更を完了させると前記端末へオンライン変更完了を送信する過程とを有する。
また、前記課題を解決するためのCPUシステムは、活線挿抜に対応すると共にCPUモジュールを備えたプログラマブルコントローラと、このプログラマブルコントローラに接続される端末を備え、前記端末は、前記プログラマブルコントローラの既存のCPUモジュール及び追加実装されたCPUモジュールにマルチCPUシステムの構成定義ファイルを送信した後に前記両者のCPUモジュールからオンライン変更準備完了通知を受信すると、オンライン変更実施指示を前記複数のCPUモジュールへ送信し、前記両者のCPUモジュールはオンライン変更を完了させると前記端末へオンライン変更完了を送信する。
以上のマルチCPUシステム移行方法及びCPUシステムによれば、端末が各CPUモジュールに指示を行ってオンラインでシングルCPUシステムからマルチCPUシステムへシステムを移行させる。したがって、CPUシステムに含まれるリソースモジュールの演算停止と通信停止時間が最小限となると共に活線挿抜可能にシングルCPUシステムからマルチCPUシステムに移行する。
前記移行方法及びシステムにおいて、シングルCPUシステム時の実行タスクを前記各CPUモジュールに分散させるように定義ファイルを前記端末によって更新するようにするとよい。マルチCPUシステムでの負荷分散が実現する。
前記移行方法及びシステムにおいて、前記端末によって前記各CPUモジュールが通信インターフェースモジュールを共有できるように通信インターフェースモジュールの設定プログラムを変更するようにするとよい。複数のCPUモジュール間でデータ交換ができる。
前記移行方法及びシステムにおいて、前記端末によってコンフィグレーションレベルのデータ共有定義ファイルを変更するようにするとよい。複数のCPUモジュールのデータ共有が実現する。
前記移行方法及びシステムにおいて、前記既存のCPUモジュールは前記端末によって追加変更された定義ファイルをプログラムメモリの既存の定義ファイルに上書きしないで他のエリアに定義ファイルを保存するとよい。シングルCPUシステム時の定義ファイルが保存されるので、活線挿抜可能にマルチCPUシステムからシングルCPUシステムに戻せる。
前記移行方法及びシステムにおいて、前記通信インターフェースモジュールの設定プログラムを再起動する際、前記端末からの指示に従い前記各CPUモジュールが前記端末から前記通信インターフェースモジュールの設定プログラムをダウンロードした後に当該通信インターフェースモジュールのイニシャライズ処理を実行する過程と、前記通信インターフェースモジュールが全てのCPUモジュールの設定プログラムを受信する過程を有するようにするとよい。前記通信インターフェースモジュールが新しい設定プログラムで動作を開始でき、新たに通信インターフェースモジュールを追加することなく、通信インターフェースモジュールの複数のCPUモジュール間での共有をオンラインで実現し、通信停止時間は最小限となる。
したがって、以上の発明によればCPUを支障なく活線挿抜できるCPUシステムを提供できる。
図1は発明の実施形態に係るCPUシステム1がシングルCPUシステムからマルチCPUシステムへの移行する説明図である。
CPUシステム1の構成要素であるプログラマブルコントローラ2は活線挿抜に対応したベースを使用している。プログラマブルコントローラ2は電源モジュール10とCPUモジュール11と通信インターフェースモジュール12,13を備える。これらのモジュールはバス15に接続されている。CPUモジュール11にはハブ3を介して端末4が接続されている。端末4はPADTの機能を有する。
プログラマブルコントローラ2のシングルCPUシステムからマルチCPUシステムへの移行は以下の(1)〜(7)の手順で実行される。
1.オンラインによるシングルCPUシステムからマルチCPUシステムへの移行
(1)CPUモジュールの追加実装(活線挿入によるマルチCPUシステムの構築)
プログラマブルコントローラ2の電源を入れたまま追加するCPUモジュール14を実装する。CPUモジュール14とハブ3の間をLANケーブルで接続する。この状態はシングルCPUシステムからマルチCPUシステムへの移行の準備である。シングルCPUシステムのCPUモジュール11と通信インターフェースモジュール13は正常に継続動作する。
(2)構成定義の変更
端末4によってシングルCPUシステムの構成定義ファイルをマルチCPUシステムの構成定義ファイルに変更する。
(3)CPUモジュールのタスクの変更
シングルCPUシステム時のCPUモジュール11には実行タスクとしてタスク21,22,23が割り当てられている。CPUシステム1にCPUモジュール14が追加実装されると、図2(a)に例示したように、端末4はCPUモジュール11のタスク定義ファイルのタスク23をCPUモジュール14のタスク31に変更する。一方、タスク21,22はCPUモジュール11の実行タスクとして維持される。
(4)通信インターフェースモジュールのリソース定義の追加
端末4によって通信インターフェースモジュール13の設定プログラムを変更して、通信インターフェースモジュール13がCPUモジュール11とCPUモジュール14それぞれとデータ交換(通信)を実施する設定にする。図2(b)に通信設定の変更例を示した。
(5)コンフィグレーションレベルのデータ共有定義の変更
端末4によってCPUモジュール11とCPUモジュール14のコンフィグレーションレベルのデータ共有定義ファイルを変更して、CPUモジュール11,14間でデータ共有が実行できるように設定する。
(6)変更・追加定義ファイルのダウンロード
端末4によって追加変更された定義ファイル(構成定義ファイル、タスク定義ファイル、コンフィグレーションのデータ共有定義ファイル、通信インターフェースモジュールのリソース定義ファイル)をCPUモジュール11とCPUモジュール14にダウンロードする。CPUモジュール11への追加変更された定義ファイルのダウンロードは、プログラムメモリ上の既存の定義ファイルを上書きしないで、図3に例示したように、他のエリアに定義ファイルを保存する。追加変更された定義ファイルと既存定義ファイルの入れ替えはオンラインで実施するため、端末4からの指示に従い実施する。
(7)オンライン変更の手順
CPUモジュール11とCPUモジュール14に定義ファイルのダウンロード完了後、オンライン変更準備完了通知を端末4が受信したら、端末4はオンライン変更実施指示をCPUモジュール11とCPUモジュール14へ送信する。図4に端末4からの指示シーケンスの一例を示した。CPUモジュール11とCPUモジュール14はオンライン変更が完了したら、端末4へオンライン変更完了を送信する。
以上のようにCPUシステム1に含まれるリソースモジュールの演算停止と通信停止時間が最小限となると共に活線挿抜可能にCPUシステム1はシングルCPUシステムからマルチCPUシステムに移行する。
2.オンライン変更によるマルチCPUシステムでの通信インターフェースモジュールの共有
オンラインによるシングルCPUシステムからマルチCPUシステムへの移行後、次に通信インターフェースモジュールのマルチCPU間での共有をオンラインにて実現する。具体的には下記の手順にて実現する。
(1)端末4からの指示によりCPUモジュール11とCPUモジュール14は通信インターフェースモジュール13のイニシャライズ処理を実行する。
(2)通信インターフェースモジュール13はCPUモジュール11とCPUモジュール14の設定プログラムを受信して、通信設定を変更して、変更完了後イニシャライズ完了を通知する。以後、通信インターフェースモジュール13は新しい設定プログラムで動作を開始する。
(3)CPUモジュール11とCPUモジュール14はそれぞれ通信インターフェースモジュール13とハンドシェイクを行い、データ交換(通信)を行い、通信インターフェースモジュール13を共有する。
以上のようにマルチCPUシステムでの通信インターフェースモジュールの共有がオンラインで実現する。したがって、既存の通信インターフェースモジュールの通信停止時間を最小限にすることが可能となり、且つ新たに通信インターフェースモジュールを追加することなく、追加CPUモジュールは通信インターフェースモジュールを利用可能となる。
発明の実施形態に係るCPUシステムがシングルCPUシステムからマルチCPUシステムに移行する説明図。 (a)シングルCPUシステムからマルチCPUシステムに移行する時のタスク変更例,(b)シングルCPUシステムからマルチCPUシステムに移行する時の通信設定の変更例。 CPUモジュールのプログラムメモリマップの一例。 端末からの指示シーケンスの一例。 従来のCPUシステムの一例 従来のCPUシステムの一例
符号の説明
1…CPUシステム
2…プログラマブルコントローラ
3…ハブ
4…端末
10…電源モジュール
11,14…CPUモジュール
12,13…通信インターフェースモジュール
15…バス
21,22,23,31…タスク

Claims (7)

  1. 活線挿抜に対応したプログラマブルコントローラに実装された既存のCPUモジュール及び追加実装されたCPUモジュールにマルチCPUシステムの構成定義ファイルを端末が送信する過程と、
    前記両者のCPUモジュールからオンライン変更準備完了通知を受信すると前記端末がオンライン変更実施指示を前記両者のCPUモジュールへ送信する過程と、
    前記両者のCPUモジュールはオンライン変更を完了させると前記端末へオンライン変更完了を送信する過程と
    を有すること
    を特徴とするマルチCPUシステム移行方法。
  2. シングルCPUシステム時の実行タスクを前記各CPUモジュールに分散させるように定義ファイルを前記端末によって更新する過程を有すること
    を特徴とする請求項1に記載のマルチCPUシステム移行方法。
  3. 前記端末によって前記各CPUモジュールが通信インターフェースモジュールを共有できるように前記通信インターフェースモジュールの設定プログラムを変更する過程を有すること
    を特徴とする請求項1または2に記載のマルチCPUシステム移行方法。
  4. 前記端末によってコンフィグレーションレベルのデータ共有定義ファイルを変更する過程を有すること
    を特徴とする請求項1から3のいずれか1項に記載のマルチCPUシステム移行方法。
  5. 前記既存のCPUモジュールは前記端末によって追加変更された定義ファイルをプログラムメモリの既存の定義ファイルに上書きしないで他のエリアに定義ファイルを保存すること
    を特徴とする請求項1から4のいずれか1項に記載のマルチCPUシステム移行方法。
  6. 前記通信インターフェースモジュールの設定プログラムを再起動するにあたり、
    前記端末からの指示に従い前記各CPUモジュールが前記端末から前記通信インターフェースモジュールの設定プログラムをダウンロードした後に当該通信インターフェースモジュールのイニシャライズ処理を実行する過程と、
    前記通信インターフェースモジュールが全てのCPUモジュールの設定プログラムを受信する過程を有すること
    を特徴とする請求項に記載のマルチCPUシステム移行方法。
  7. 活線挿抜に対応すると共にCPUモジュールを備えたプログラマブルコントローラと、
    このプログラマブルコントローラに接続される端末と
    を備え、
    前記端末は、前記プログラマブルコントローラの既存のCPUモジュール及び追加実装されたCPUモジュールにマルチCPUシステムの構成定義ファイルを送信した後に前記両者のCPUモジュールからオンライン変更準備完了通知を受信すると、オンライン変更実施指示を前記複数のCPUモジュールへ送信し、
    前記両者のCPUモジュールはオンライン変更を完了させると前記端末へオンライン変更完了を送信すること
    を特徴とするCPUシステム。
JP2007235098A 2007-09-11 2007-09-11 マルチcpuシステム移行方法及びcpuシステム Expired - Fee Related JP5130836B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007235098A JP5130836B2 (ja) 2007-09-11 2007-09-11 マルチcpuシステム移行方法及びcpuシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007235098A JP5130836B2 (ja) 2007-09-11 2007-09-11 マルチcpuシステム移行方法及びcpuシステム

Publications (2)

Publication Number Publication Date
JP2009069939A JP2009069939A (ja) 2009-04-02
JP5130836B2 true JP5130836B2 (ja) 2013-01-30

Family

ID=40606157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007235098A Expired - Fee Related JP5130836B2 (ja) 2007-09-11 2007-09-11 マルチcpuシステム移行方法及びcpuシステム

Country Status (1)

Country Link
JP (1) JP5130836B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102129465B1 (ko) * 2018-03-13 2020-07-02 엘에스일렉트릭(주) Plc시스템의 유닛 증설방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05233578A (ja) * 1992-02-21 1993-09-10 Fujitsu Ltd 障害装置の縮退方式
JPH09288655A (ja) * 1996-04-23 1997-11-04 Nec Commun Syst Ltd プロセッサ増設方法
JPH10154135A (ja) * 1996-11-25 1998-06-09 Hitachi Ltd 並列処理装置

Also Published As

Publication number Publication date
JP2009069939A (ja) 2009-04-02

Similar Documents

Publication Publication Date Title
US12056519B2 (en) Virtual machine migration method and apparatus
JP4800413B2 (ja) 情報処理システム
JP6125119B2 (ja) システム設計支援装置、システム設計支援方法及びシステム設計支援プログラム
WO2016171884A1 (en) Firmware update by usb cc
US9921882B2 (en) Information processing system, deployment method, processing device, and deployment device
JP6089065B2 (ja) アップデート方法及びコンピュータシステム
JP2017187993A (ja) 制御装置、制御方法およびプログラム
JP2009015401A (ja) 分散型制御システム
CN104486234A (zh) 一种将业务交换机卸载到物理网卡的方法及服务器
JP6202091B2 (ja) 情報処理装置、及び、配備方法
EP3316518B1 (en) Method and device for upgrading virtual network element, and computer storage medium
JP5130836B2 (ja) マルチcpuシステム移行方法及びcpuシステム
JP7568003B2 (ja) 情報処理装置、および、データ転送方法
US20150220350A1 (en) Information processing device and method for managing information processing device
CN108090004B (zh) 硬件资源共用系统及连线桥接平台的操作方法
CN110874264B (zh) 实例热迁移方法及装置、存储介质、处理器
EP4213468A1 (en) Automated deployment of control nodes at remote locations
US9229761B2 (en) Generating, at least in part, at least one packet indicating, at least in part, at least one command and/or issuing, at least in part, at least one result of execution, at least in part, of the at least one command
JP6573046B1 (ja) 情報処理装置、情報処理システムおよび情報処理プログラム
WO2012124202A1 (ja) 操作端末、プログラムおよび制御システム
JP6479045B2 (ja) 制御方法及び制御デバイス
WO2022049885A1 (ja) 制御装置
CN117076409B (zh) 文件共享方法、装置、系统、电子设备及存储介质
JP6841876B2 (ja) プロセッサモジュールのフレキシブル接続
JP2015049600A (ja) 周辺機器制御装置、周辺機器制御方法および周辺機器制御プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120921

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121022

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5130836

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees