JP6479045B2 - 制御方法及び制御デバイス - Google Patents

制御方法及び制御デバイス Download PDF

Info

Publication number
JP6479045B2
JP6479045B2 JP2016565343A JP2016565343A JP6479045B2 JP 6479045 B2 JP6479045 B2 JP 6479045B2 JP 2016565343 A JP2016565343 A JP 2016565343A JP 2016565343 A JP2016565343 A JP 2016565343A JP 6479045 B2 JP6479045 B2 JP 6479045B2
Authority
JP
Japan
Prior art keywords
controller
data
router
firmware code
identifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016565343A
Other languages
English (en)
Other versions
JP2017516218A (ja
Inventor
久▲躍▼ ▲馬▼
久▲躍▼ ▲馬▼
▲雲▼▲崗▼ ▲包▼
▲雲▼▲崗▼ ▲包▼
睿 任
睿 任
秀峰 隋
秀峰 隋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2017516218A publication Critical patent/JP2017516218A/ja
Application granted granted Critical
Publication of JP6479045B2 publication Critical patent/JP6479045B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4411Configuring for operating with peripheral devices; Loading of device drivers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4406Loading of operating system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Stored Programmes (AREA)

Description

本発明の実施形態は、コンピュータ技術に関し、特に、制御方法及び制御デバイスに関する。
入力/出力(Input/Output、略して、I/O)チップセットは、コンピュータ・システム内の重要な構成要素であり、その基本的な機能は、中央処理装置(Central Processing Uint、略して、CPU)とI/Oデバイスとを接続することである。入力/出力チップセットは、CPUとI/Oデバイスとの間のデータパスである。
従来技術において、I/Oチップセットは、CPUに接続されているクイック・パス相互接続(Quick Path
Interconnect、略して、QPI)バス・インターフェイスと、I/Oデバイスに接続されている周辺構成要素相互接続エクスプレス(Peripheral
Component Interconnect Express、略して、PCIE)バス・インターフェイスと、例えば、暗号化機能を実装する機能モジュール等のいくつかの他の機能モジュールとを含む。しかしながら、QPIバス・インターフェイス、PCIEバス・インターフェイス、及びいくつかの他の機能モジュールによって実装される機能は、上記のチップセットの中に組み込まれている。すなわち、いったん1つのI/Oチップセットが製造されると、その複数の機能を修正することは不可能である。したがって、I/Oチップセットを柔軟に実装することはできない。
従来技術における上記の技術的課題を解決するために、本発明の複数の実施形態は、制御方法及び制御デバイスを提供する。
本発明の複数の実施形態の第1の態様は、制御方法であって、
第1のデバイスによって送信されるデータをルータで受信するステップであって、前記データは、I/Oデバイスの識別子を運んでいる、受信するステップと、
複数のI/Oデバイスと複数のコントローラとの間の複数の対応関係及び前記I/Oデバイスの前記識別子に従って、前記I/Oデバイスの前記識別子に対応する1つのコントローラを決定するステップと、
前記I/Oデバイスの前記識別子に対応する前記1つのコントローラに前記データを送信し、それによって前記1つのコントローラが、該1つのコントローラの中に格納されているファームウェア・コードに従って前記データを処理するステップと、
前記1つのコントローラによって送信される前記処理されたデータを受信するステップと、
第2のデバイスに前記処理されたデータを送信するステップとを含み、
前記第2のデバイス又は前記第1のデバイスは、I/Oデバイスである、制御方法を提供する。
前記第1の態様に関連して、第1の可能な実装方法において、前記1つのコントローラが、該1つのコントローラの中に格納されているファームウェア・コードに従って前記データを処理するステップは、
前記1つのコントローラの中のキューからバッファへと前記データを読み出すステップと、
メモリの中に格納されている前記ファームウェア・コードを呼び出し、前記バッファの中で前記データを処理するステップとを含む。
前記第1の可能な実装方法に関連して、第2の可能な実装方法において、複数のI/Oデバイスと複数のコントローラとの間の複数の対応関係及び前記I/Oデバイスの前記識別子に従って、前記I/Oデバイスの前記識別子に対応する1つのコントローラを決定するステップの前に、当該制御方法は、
前記I/Oデバイスの機能的要求及び前記コントローラによって実装される機能に従って、前記I/Oデバイスと前記コントローラとの間の1つの対応関係を確立するステップをさらに含む。
前記第1の可能な実装方法に関連して、第3の可能な実装方法において、当該制御方法は、
基本入力/出力システムBIOS又はオペレーティング・システムOSを使用して、前記ファームウェア・コードを前記1つのコントローラにロードするステップをさらに含む。
前記第1の可能な実装方法乃至前記第3の可能な実装方法のうちのいずれかの可能な実装方法に関連して、第4の可能な実装方法において、当該制御方法は、
前記I/Oデバイスの前記機能的要求に従って、前記I/Oデバイスと前記コントローラとの間の前記対応関係を修正するステップをさらに含む。
前記第1の可能な実装方法乃至前記第3の可能な実装方法のうちのいずれかの可能な実装方法に関連して、第5の可能な実装方法において、当該制御方法は、
前記I/Oデバイスの前記機能的要求に従って、前記1つのコントローラの前記ファームウェア・コードを修正するステップをさらに含む。
本発明の複数の実施形態の第2の態様は、制御方法であって、
データをコントローラで受信し、前記コントローラの中に格納されているファームウェア・コードに従って前記データを処理するステップと、
第1のデバイスから前記データが受信される場合には、前記処理されたデータを、前記コントローラにより第2のデバイスに送信するステップ、又はルータを使用して第1のデバイスから前記データが受信される場合には、前記処理されたデータを、前記コントローラにより前記ルータに送信し、それによって前記ルータが第2のデバイスに前記処理されたデータを送信するステップとを含み、
前記第2のデバイス又は前記第1のデバイスは、I/Oデバイスである、制御方法を提供する。
前記第2の態様に関連して、第1の可能な実装方法において、前記コントローラの中に格納されているファームウェア・コードに従って前記データを前記コントローラによって処理するステップは、
前記コントローラの中のキューからバッファへと前記データを読み出すステップと、
メモリの中に格納されている前記ファームウェア・コードを呼び出し、前記バッファの中で前記データを処理するステップとを含む。
前記第2の態様の前記第1の可能な実装方法に関連して、第2の可能な実装方法において、当該制御方法は、
基本入力/出力システムBIOS又はオペレーティング・システムOSを使用して、前記ファームウェア・コードを前記コントローラにロードするステップをさらに含む。
前記第2の態様又は前記第2の態様の前記第1の可能な実装方法に関連して、第3の可能な実装方法において、当該制御方法は、
前記I/Oデバイスの機能的要求に従って、前記コントローラの前記ファームウェア・コードを修正するステップをさらに含む。
本発明の複数の実施形態の第3の態様は、制御デバイスであって、
1つのルータ及び少なくとも2つのコントローラを含み、
前記ルータは、第1のデバイスによって送信されるデータを受信するように構成され、前記データは、I/Oデバイスの識別子を運んでおり、複数のI/Oデバイスと複数のコントローラとの間の複数の対応関係及び前記I/Oデバイスの前記識別子に従って、前記少なくとも2つのコントローラのうちで前記I/Oデバイスの前記識別子に対応する1つのコントローラを決定し、前記I/Oデバイスの前記識別子に対応する前記1つのコントローラに前記データを送信するように構成され、
前記I/Oデバイスの前記識別子に対応する前記1つのコントローラは、該1つのコントローラの中に格納されているファームウェア・コードに従って前記データを処理し、前記処理されたデータを取得し、前記処理されたデータを前記ルータに送信するように構成され、
前記ルータは、さらに、前記処理されたデータを第2のデバイスに送信するように構成され、
前記第2のデバイス又は前記第1のデバイスは、I/Oデバイスである、制御デバイスを提供する、制御デバイスを提供する。
前記第3の態様に関連して、第1の可能な実装方法において、前記1つのコントローラは、
前記ファームウェア・コードを格納するように構成されるメモリと、
プロセッサによって前記1つのコントローラの中のキューから読みだされる前記データを格納するように構成されるバッファとを含み、
前記プロセッサは、前記メモリの中に格納されている前記ファームウェア・コードを呼び出し、前記バッファの中で前記データを処理し、前記処理されたデータを取得し、そして前記処理されたデータを前記ルータに送信するように構成される。
前記第3の態様又は前記第3の態様の前記第1の可能な実装方法に関連して、第2の可能な実装方法において、前記ルータは、さらに、前記I/Oデバイスの機能的要求及び前記少なくとも2つのコントローラによって実装される機能に従って、前記I/Oデバイスと1つのコントローラとの間の1つの対応関係を確立するように構成される。
前記第3の態様又は前記第1の可能な実装方法若しくは前記第2の可能な実装方法に関連して、第3の可能な実装方法において、前記1つのコントローラは、さらに、基本入力/出力システムBIOS又はオペレーティング・システムOSによってロードされる前記ファームウェア・コードを受信するように構成される。
前記第3の態様又は前記第1の可能な実装方法乃至前記第3の可能な実装方法のうちのいずれかの可能な実装方法に関連して、第4の可能な実装方法において、前記ルータは、
前記I/Oデバイスの前記機能的要求に従って、前記I/Oデバイスと前記1つのコントローラとの間の前記1つの対応関係を修正するように構成されるルータ・プログラミング・インターフェイスをさらに含む。
前記第3の態様又は前記第1の可能な実装方法乃至前記第4の可能な実装方法のうちのいずれかの可能な実装方法に関連して、前記1つのコントローラは、
前記I/Oデバイスの前記機能的要求に従って、前記1つのコントローラの前記ファームウェア・コードを修正するように構成されるコントローラ・プログラミング・インターフェイスをさらに含む。
本発明に従った複数の実施形態において提供される制御方法及び制御デバイスによれば、ルータは、第1のデバイスによって送信されるデータを受信し、データは、I/Oデバイスの識別子を運び、ルータは、複数のI/Oデバイスと複数のコントローラとの間の複数の対応関係及び前記I/Oデバイスの前記識別子に従って、前記I/Oデバイスの前記識別子に対応する1つのコントローラを決定し、前記I/Oデバイスの前記識別子に対応する前記1つのコントローラに前記データを送信し、それによって前記1つのコントローラが、該コントローラの中に格納されているファームウェア・コードに従って前記データを処理し、前記ルータは、前記1つのコントローラによって送信される前記処理されたデータを受信し、第2のデバイスに前記処理されたデータを送信し、前記第2のデバイス又は前記第1のデバイスは、前記I/Oデバイスである。本発明の複数の実施形態においては、ファームウェア・コードは、通常、プログラム可能であり、したがって、上記の制御方法を適用する(具体的には、I/Oチップセットであってもよい)制御デバイスは、比較的柔軟に実装されうる。
本発明の実施形態の中で又は従来技術の中でより明確に技術的解決方法を記載するために、以下は、実施形態又は従来技術を記載するのに要求される添付の図面を簡潔に説明する。明らかに、以下の記載の中の添付の図面は、本発明のいくつかの実施形態を示しているにすぎず、本発明の技術分野の当業者は、創造的な努力なくして、これらの添付の図面から他の図面をさらに導き出すことができる。
従来技術のI/Oチップセットの概略的な構造的ブロック図である。 本発明に従った制御方法の実施形態1の概略的なフローチャートである。 本発明に従ったコントローラの概略的な構造的ブロック図である。 本発明に従った制御方法の実施形態2の概略的なフローチャートである。 本発明に従った制御デバイスの1つの実施形態の概略的な構造的ブロック図である。
以下は、本発明の実施形態における添付の図面との関連で本発明の複数の実施形態の技術的解決方法を明確かつ完全に記載している。明らかに、記載される実施形態は、本発明の複数の実施形態のいくつかに過ぎず、すべてではない。創造的な努力なくして本発明の実施形態に基づいて本発明の技術分野の当業者によって取得されるすべての他の実施形態は、本発明の保護範囲に属するべきである。
通常、1つのコンピュータは、少なくとも1つのI/Oチップセットを含んでいる。例えば、1つのマザーボードは、少なくとも1つのI/Oチップセットを含んでいる。I/Oチップセットの主要な機能は、I/OデバイスとCPUとの間で通信されるデータを転送することである。図1は、従来技術のI/Oチップセットの概略的な構造的ブロック図である。図1から理解できるように、I/Oチップセットは、CPUバス・インターフェイスとI/Oバス・インターフェイスとを含む。図1の例において、CPUバス・インターフェイスは、クイック・パス相互接続(Quick Path Interconnect、略して、QPI)バス・インターフェイスとして示されている。QPIバス・インターフェイスは、CPUバス・インターフェイスの1つのタイプに過ぎず、QPIバス・インターフェイスは、CPUに接続するように構成される。図1の例において、I/Oバス・インターフェイスは、デバイスに接続される周辺構成要素相互接続エクスプレス(Peripheral Component Interconnect Express、略して、PCIE)バス・インターフェイスとして示されている。PCIEバス・インターフェイスは、I/Oバス・インターフェイスの1つのタイプに過ぎず、I/Oデバイスに接続するように構成される。もちろんのことではあるが、I/Oチップセットは、(図示されていない)他のインターフェイス又は他の機能モジュールをさらに含んでもよい。しかしながら、QPIインターフェイス、PCIEインターフェイス、及びいくつかの他の機能モジュールによって実装される機能は、チップセットの中に組み込まれている。したがって、I/Oチップセットを柔軟に実装することは不可能である。
従来技術の解決方法を使用することによっては、I/Oチップセットを柔軟に実装することは不可能である。本発明の技術的解決方法においては、ルータは、第1のデバイスによって送信されるデータを受信し、I/Oデバイスの識別子がそのデータの中で運ばれており、複数のI/Oデバイスと複数のコントローラとの間の複数の対応関係及びI/Oデバイスの識別子に従って、そのI/Oデバイスの識別子に対応する1つのコントローラを決定する。コントローラは、ファームウェア・コードの部分を格納しており、ファームウェア・コードは、例えば、暗号化、復号化、圧縮、帯域幅割り当て、及び/又はその他同様のものをそれらに応じて実装する1つの機能又は複数の機能のグループを実装するのに使用することができる。ルータは、I/Oデバイスの識別子に対応するコントローラにデータを送信し、コントローラは、そのデータを処理して、ルータに処理されたデータを送信し、そして、ルータは、コントローラによって処理されたデータを第2のデバイスに送信する。本発明の実施形態においては、第1のデバイス又は第2のデバイスが、I/Oデバイスである。すなわち、第1のデバイスがCPUである場合には、第2のデバイスはI/Oデバイスであり、又は第1のデバイスがI/Oデバイスである場合には、第2のデバイスはCPUである。本発明の実施形態においては、ファームウェア・コードは、一般的に、プログラム可能であり、したがって、上記の制御方法を適用する(具体的には、I/Oチップセットであってもよい)制御デバイスを比較的柔軟に実装することが可能である。
以下では、特有の実施形態を用いることにより、本願発明の技術的解決方法を詳細に記載している。以下の特有の実施形態は組み合わせられてもよく、同一の又は同様の概念又はプロセスについては、細部は、いくつかの実施形態においては記載されなくてもよい。
図2は、本発明に従った制御方法の実施形態1の概略的なフローチャートである。図2に示されているように、本実施形態に従った方法は、以下のステップを含む:
ステップS201:ルータは、第1のデバイスによって送信されるデータを受信する。
第1のデバイスによって送信されるデータは、I/Oデバイスの識別子を運んでいる。
第1のデバイスは、CPU又はI/Oデバイスであってもよい。上記のデータは、CPUによってI/Oデバイスに送信されるデータであってもよく、又はI/OデバイスによってCPUに送信されるデータであってもよい。データがCPUによってI/Oデバイスに送信されるか又はI/OデバイスによってCPUに送信されるかにかかわらず、そのデータは、I/Oデバイスの識別子を運んでいる。I/Oデバイスの識別子は、I/Oデバイスの名称であってもよく、又はI/Oデバイスの番号であってもよく、I/Oデバイスの識別子は、I/Oデバイスを一意に識別することができれば、本発明においては限定されることはない。
ステップS202:複数のI/Oデバイスと複数のコントローラとの間の複数の対応関係及びI/Oデバイスの識別子に従って、そのI/Oデバイスの識別子に対応するコントローラを決定する。
ルータは、複数のI/Oデバイスと複数のコントローラとの間の複数の対応関係を格納している。1つのコントローラは、1つの機能又は複数の機能のグループを実装することができ、例えば、暗号化、復号化、圧縮、及び/又は帯域幅割り当て等の複数の機能を実装することができる。
通常、複数のI/Oデバイスと複数のコントローラとの間の複数の対応関係は、I/Oデバイスの機能的要求及びコントローラによって実装される機能に従って確立される。例えば、I/Oデバイス1の機能的要求が、I/Oデバイス1とCPUとの間で通信されるデータが暗号化されることを必要とするということであり、そして、コントローラ1によって実装される機能が暗号化機能である場合には、そのI/Oデバイス1とそのコントローラ1との間の1つの対応関係が確立される。また、I/Oデバイス2の機能的要求が、I/Oデバイス2とCPUとの間で通信されるデータが圧縮されることを必要とするということであり、そして、コントローラ3によって実装される機能が圧縮機能である場合には、そのI/Oデバイス2とそのコントローラ3との間の1つの対応関係が確立される。他のI/Oデバイスとある1つのコントローラとの間の1つの対応関係が同様の方法で確立されてもよく、本明細書では、詳細は記載されない。
ある1つのI/Oデバイスの機能的要求が変化する場合には、実装方法は:I/Oチップセットのある1つのコントローラがそのI/Oデバイスの変化した機能的要求を実装することができる場合には、そのI/Oデバイスとそのコントローラとの間の1つの対応関係が、そのI/Oデバイスの機能的要求に従って、通常、修正される。例えば、I/Oチップセットの中の4つの現在のコントローラによって実装されうる機能が、それぞれ、以下のものである:すなわち、コントローラ1が暗号化機能を実装し、コントローラ2が帯域幅割り当て機能を実装し、コントローラ3が圧縮機能を実装し、そして、コントローラ4が復号化機能を実装する。I/Oデバイス1の機能的要求が、暗号化要求から圧縮要求に変化し、コントローラ3が圧縮機能を実装することができ、したがって、I/Oデバイス1とコントローラ1との間の対応関係が、I/Oデバイス1とコントローラ3との間の対応関係に修正されることが要求されるにすぎない。
I/Oデバイスの機能的要求が変化する場合に、他の実装方法は:I/Oチップセットの中のある1つのコントローラがそのI/Oデバイスの変化した機能的要求を実装することができない場合には、そのコントローラのファームウェア・コードが、そのI/Oデバイスの機能的要求に従って、通常、修正される。例えば、I/Oデバイス1の機能的要求が暗号化要求から遅延制御要求に変化する場合には、コントローラ1によって実装される機能は、暗号化から遅延制御に修正されてもよい。コントローラによって実装される機能は、そのコントローラの中に格納されているファームウェア・コードを修正することによって、通常、修正される。コントローラの中のメモリは、異なるファームウェア・コードを格納していてもよい。コントローラのプロセッサは、異なるファームウェア・コードを呼び出して、処理を実行し、それによってそのコントローラが異なる機能を実装することができるようにしてもよい。さらに、本発明の本実施形態において、ファームウェア・コードは、通常、プログラム可能であり、したがって、上記の制御方法を適用する(具体的には、I/Oチップセットであってもよい)制御デバイスを比較的柔軟に実装することができる。
I/Oデバイスの機能的要求が変化する場合に、さらに別の実装方法は: そのI/Oデバイスの機能的要求がそのコントローラによって実装される機能と同一であるということを、確立される対応関係が満たせば、コントローラの機能及びI/Oデバイスとそのコントローラとの間の対応関係の双方が修正される。
コントローラの中のファームウェア・コードについては、ファームウェア・コードは、通常、システムが起動する際に、基本入力/出力システム(Basic Input/Output System、略して、BIOS)又はオペレーティング・システム(Operating System、略して、OS)によってそのコントローラにロードされる。通常、複数のI/Oデバイスと複数のコントローラとの間の複数の対応関係は、ファームウェア・コードがコントローラにロードされた後に確立されるが、本発明においては限定されず、もちろんのことではあるが、複数のI/Oデバイスと複数のコントローラとの間の複数の対応関係が最初に確立され、その後、対応するコードが対応関係に従ってコントローラにロードされてもよい。
ステップS203:I/Oデバイスの識別子に従って、コントローラにデータを送信し、それによってそのコントローラが、当該コントローラの中に格納されているファームウェア・コードに従ってデータを処理するようにする。
ルータは、I/Oデバイスの識別子に対応するコントローラにデータを送信し、そのコントローラはデータを処理する。
図3は、本発明に従ったコントローラの概略的な構造的ブロック図である。図3に示されているように、コントローラは、キュー、バッファ、プロセッサ、及びメモリを含む。メモリは、ファームウェア・コードを格納している。キューは、ルータによって送信されるデータを格納する。図3を参照すると、CPUとI/Oデバイスとの間で通信されるデータを受信した後に、ルータは、I/Oデバイスの識別子に従って、コントローラの中のキューにデータを送信し、I/Oデバイスの識別子は、上記のデータの中で運ばれ、そのコントローラのプロセッサは、当該コントローラの中のキューからバッファへとデータを読み出し、メモリの中に格納されているファームウェア・コードを呼び出して、バッファの中でそのデータを処理し、処理されたデータをルータに返送する。
ステップS204:コントローラによって送信される処理されたデータを受信する。
格納されているファームウェア・コードに従ってデータを処理した後に、コントローラはルータにデータを返送し、そのルータは、コントローラによって送信される処理されたデータを受信する。
ステップS205:第2のデバイスに処理されたデータを送信する。
ルータは、処理されたデータを第2のデバイスに送信する。本実施形態において、第2のデバイス又は第1のデバイスは、I/Oデバイスである。すなわち、第1のデバイスがCPUである場合には、第2のデバイスはI/Oデバイスであり、又は第1のデバイスがI/Oデバイスである場合には、第2のデバイスはCPUである。データがCPUによってI/Oデバイスに送信されるか、又はI/OデバイスによってCPUに送信されるかにかかわらず、本発明の技術的解決方法は適用可能である。
上記の複数のステップに関する記載からわかるように、コントローラは、異なるコードをロードして、複数の異なる機能を実装することが可能である。すなわち、コントローラの機能は変更可能であり、ルータの中に格納されているI/Oデバイスとコントローラとの間の対応関係は、I/Oデバイスの機能的要求が変化するのに従って、修正することができる。したがって、上記のルータ及びコントローラを含むI/Oチップセットは、複数の異なる機能を実装することが可能であり、I/Oチップセットは、きわめて柔軟に実装されうる。
図4は、本発明に従った制御方法の実施形態2の概略的なフローチャートである。具体的には、本実施形態に従った方法は、以下のステップを含む。
ステップS401:コントローラは、データを受信し、そのコントローラの中に格納されているファームウェア・コードに従ってデータを処理する。
コントローラの構造については、図3を参照してもよい。具体的には、コントローラは、受信したデータをキューの中に格納し、コントローラのプロセッサは、そのコントローラの中のキューからバッファへとデータを読み出し、メモリの中に格納されているファームウェア・コードを呼び出して、バッファの中でデータを処理する。
ルータを含む適用のシナリオの場合には、コントローラは、ルータからデータを受信する。ルータを含まない適用のシナリオの場合には、コントローラは、第1のデバイスからデータを受信する。第1のデバイスは、CPU又はI/Oデバイスであってもよく、第1のデバイスがCPUである場合には、第2のデバイスはI/Oデバイスであり、第1のデバイスがI/Oデバイスである場合には、第2のデバイスはCPUである。
コントローラの中に格納されているファームウェア・コードに関して、ファームウェア・コードは、通常、システムが起動する際に、BIOS又はOSによってコントローラにロードされるということに留意すべきである。さらに、コントローラのファームウェア・コードは、I/Oデバイスの機能的要求に従って修正されてもよい。ファームウェア・コードが、いつ、どのようにして修正されるかに関する情報のために、図2に示されている実施形態の中の詳細な説明が参照されてもよく、それらの詳細はここでは説明されない。
ステップS402:データが第1のデバイスから受信される場合に、コントローラは、第2のデバイスにその処理されたデータを送信し、データがルータを使用して第1のデバイスから受信される場合に、コントローラは、ルータにその処理されたデータを送信し、それによってルータがその処理されたデータを第2のデバイスに送信するようにする。
すなわち、ルータを含まないシナリオの場合には、データを処理した後に、コントローラが、その処理されたデータを直接第2のデバイスに送信する。ルータを含むシナリオの場合には、データを処理した後、コントローラが、その処理されたデータをルータに返送し、そして、ルータが、その処理されたデータを第2のデバイスに送信する。
本発明の本実施形態において、コントローラはデータを受信し、そのコントローラの中に格納されているファームウェア・コードに従ってデータを処理する。データが第1のデバイスから受信される場合に、コントローラは、処理されたデータを第2のデバイスに送信し、又はデータがルータを使用して第1のデバイスから受信される場合に、コントローラは、処理されたデータをルータに送信し、それによってルータがその処理されたデータを第2にデバイスに送信するようにする。本発明の本実施形態においては、ファームウェア・コードは、通常、プログラム可能であり、したがって、上記の制御方法を適用する(具体的には、I/Oチップセットであってもよい)制御デバイスを比較的柔軟に実装することが可能である。
図5は、本発明に従った制御デバイスの1つの実施形態の概略的な構造的ブロック図である。本実施形態において、制御デバイスは、コンピュータの中のI/Oチップセットに配置される。構造に関しては、本実施形態の制御デバイスは、ルータ501と少なくとも2つのコントローラ502とを含む。図5においては、4つのコントローラのみが示されている。コントローラの具体的な数量は、実際の適用に応じて設定してもよく、本発明では限定されない。制御デバイスの中のルータは、第1のデバイスによって送信されるデータを受信するように構成され、そのデータは、I/Oデバイスの識別子を運んでいる。ルータは、複数のI/Oデバイスと複数のコントローラとの間の複数の対応関係及びI/Oデバイスの識別子に従って、少なくとも2つのコントローラのうちのそのI/Oデバイスの識別子に対応している1つのコントローラを決定し、そのI/Oデバイスの識別子に従ってその1つのコントローラにデータを送信する。そのI/Oデバイスの識別子に対応する1つのコントローラは、その1つのコントローラの中に格納されているファームウェア・コードに従ってデータを処理して、処理されたデータを取得し、その処理されたデータをルータに送信する。ルータは、さらに、その処理されたデータを第2のデバイスに送信するように構成される。第2のデバイス又は第1のデバイスは、I/Oデバイスである。
図3は、図5に示されている実施形態に従ったいずれかのコントローラの概略的な構造的ブロック図である。図3を参照すると、コントローラは、メモリと、バッファと、キューと、プロセッサとを含み、メモリは、ファームウェア・コードを格納するように構成され、キューは、ルータによって送信されるデータを受信するのに使用され、バッファは、プロセッサによってコントローラの中のキューから読みだされるデータを格納するのに使用され、プロセッサは、メモリの中に格納されているファームウェア・コードを呼び出して、バッファの中でデータを処理し、処理されたデータを取得し、その処理されたデータをルータに送信するように構成される。コントローラの具体的なワークフローについては、図2に示されている方法の実施形態に中の詳細な記載を参照してもよく、それらの詳細は、ここでは説明されない。
上記の実施形態においては、複数の異なるコントローラが、ファームウェア・コードを格納するのに1つのメモリを共有してもよく、プロセッサは、対応するファームウェア・コードを呼び出してもよい。
上記の実施形態において、ルータは、さらに、I/Oデバイスの機能的要求及び少なくとも2つのコントローラによって実装される機能に従って、複数のI/Oデバイスと複数のコントローラとの間の複数の対応関係を確立するように構成される。具体的な確立方法については、図2に示されている方法の実施形態の中の詳細な記載を参照してもよく、それらの詳細は、ここでは説明されない。
上記の実施形態においては、コントローラは、さらに、BIOS又はOSによってロードされるファームウェア・コードを受信するように構成される。詳細な実装については、図2に示されている方法の実施形態の中の詳細な記載を参照してもよく、それらの詳細は、ここでは説明されない。
上記の実施形態においては、ルータは、さらに、I/Oデバイスの機能的要求に従って、I/Oデバイスとコントローラとの間の対応関係を修正するように構成されるルータ・プログラミング・インターフェイスを含む。対応関係が、いつ、どのようにして修正されるかに関する情報のために、図2に示されている実施形態の中の詳細な説明が参照されてもよく、それらの詳細はここでは説明されない。
上記の実施形態においては、コントローラは、さらに、I/Oデバイスの機能的要求に従って、コントローラのファームウェア・コードを修正するように構成されるコントローラ・プログラミング・インターフェイスをさらに含む。ファームウェア・コードが、いつ、どのようにして修正されるかに関する情報のために、図2に示されている実施形態の中の詳細な説明が参照されてもよく、それらの詳細はここでは説明されない。
本発明において提供される制御デバイスによれば、上記の記載から理解できるように、制御デバイスのコントローラは、異なるファームウェア・コードをロードして、複数の異なる機能を実装することが可能であり、制御デバイスのルータに格納される対応関係は、ユーザの要求が変化するのに従って修正されることが可能である。したがって、制御デバイスを含むI/Oチップセットは、要求に従って複数の異なる機能を実装することが可能であり、I/Oチップセットは、きわめて柔軟に実装されうる。
本発明の技術分野の当業者は、方法の実施形態の複数のステップのうちのいくつか又はすべてが、プログラム命令に関連するハードウェアによって実装されてもよいということを理解することができる。プログラムは、コンピュータ読み取り可能な記憶媒体に格納されていてもよい。プログラムが実行されると、方法の実施形態の複数のステップが実行される。上記の記憶媒体は、プログラム・コードを格納することができるROM、RAM、磁気ディスク、又は光ディスク等のいずれかの媒体を含む。
最後に、上記の複数の実施形態は、本発明の技術的解決方法を説明するように意図されているにすぎず、本発明を限定するように意図はされていないということに留意すべきである。本発明は、上記の複数の実施形態を参照して詳細に説明されるが、本発明の技術分野の当業者であれば、本発明の複数の実施形態の技術的解決方法の範囲から離れることなく、上記の複数の実施形態において説明される技術的解決方法にさらに変更を加え、又は上記の複数の実施形態の複数の技術的特徴のうちのいくつか又はすべてに対して等価な置換を行うことができるということを、当業者は理解すべきである。


Claims (18)

  1. 制御方法であって、
    第1のデバイスによって送信されるデータをルータで受信するステップであって、前記データは、I/Oデバイスの識別子を運んでいる、受信するステップと、
    複数のI/Oデバイスと複数のコントローラとの間の複数の対応関係及び前記I/Oデバイスの前記識別子に従って、前記I/Oデバイスの前記識別子に対応する1つのコントローラを決定するステップと、
    前記I/Oデバイスの前記識別子に対応する前記1つの決定されたコントローラに前記データを送信し、それによって前記1つの決定されたコントローラが、該1つの決定されたコントローラの中に格納されているファームウェア・コードに従って前記データを処理するステップと、
    前記1つの決定されたコントローラによって送信される前記処理されたデータを受信するステップと、
    第2のデバイスに前記処理されたデータを送信するステップと、
    前記I/Oデバイスの機能的要求に従って、前記1つの決定されたコントローラの前記ファームウェア・コードを修正するステップと、を含み、
    前記第2のデバイス又は前記第1のデバイスは、I/Oデバイスである、
    制御方法。
  2. 前記1つのコントローラが、該1つのコントローラの中に格納されているファームウェア・コードに従って前記データを処理するステップは、
    前記1つのコントローラの中のキューからバッファへと前記データを読み出すステップと、
    メモリの中に格納されている前記ファームウェア・コードを呼び出し、前記バッファの中で前記データを処理するステップとを含む、請求項1に記載の制御方法。
  3. 複数のI/Oデバイスと複数のコントローラとの間の複数の対応関係及び前記I/Oデバイスの前記識別子に従って、前記I/Oデバイスの前記識別子に対応する1つのコントローラを決定するステップの前に、当該制御方法は、
    前記I/Oデバイスの機能的要求及び前記コントローラによって実装される機能に従って、前記I/Oデバイスと前記1つのコントローラとの間の1つの対応関係を確立するステップをさらに含む、請求項1又は2に記載の制御方法。
  4. 基本入力/出力システム(BIOS)又はオペレーティング・システム(OS)を使用して、前記ファームウェア・コードを前記1つの決定されたコントローラにロードするステップをさらに含む、請求項1乃至3のいずれか1項に記載の制御方法。
  5. 前記I/Oデバイスの前記機能的要求に従って、前記I/Oデバイスと前記コントローラとの間の前記対応関係を修正するステップをさらに含む、請求項1乃至4のうちのいずれか1項に記載の制御方法。
  6. 前記I/Oデバイスの前記機能的要求は、暗号化、復号化、圧縮、及び帯域幅割り当てを含む機能のグループについての機能的要求のうちの少なくとも1つを含む、請求項1乃至5のいずれか1項に記載の制御方法。
  7. 制御方法であって、
    データをコントローラで受信し、前記コントローラの中に格納されているファームウェア・コードに従って前記データを処理するステップと、
    第1のデバイスから前記データが受信される場合には、前記処理されたデータを、前記コントローラにより第2のデバイスに送信するステップ、又はルータを使用して第1のデバイスから前記データが受信される場合には、前記処理されたデータを、前記コントローラにより前記ルータに送信し、それによって前記ルータが第2のデバイスに前記処理されたデータを送信するステップであって前記第2のデバイス又は前記第1のデバイスは、I/Oデバイスである、ステップと、
    前記I/Oデバイスの機能的要求に従って、前記コントローラの前記ファームウェア・コードを修正するステップと、を含
    制御方法。
  8. 前記コントローラの中に格納されているファームウェア・コードに従って前記データを前記コントローラによって処理するステップは、
    前記コントローラの中のキューからバッファへと前記データを読み出すステップと、
    メモリの中に格納されている前記ファームウェア・コードを呼び出し、前記バッファの中で前記データを処理するステップとを含む、請求項7に記載の制御方法。
  9. 基本入力/出力システム(BIOS)又はオペレーティング・システム(OS)を使用して、前記ファームウェア・コードを前記コントローラにロードするステップをさらに含む、請求項7又は8に記載の制御方法。
  10. 前記I/Oデバイスの前記機能的要求は、暗号化、復号化、圧縮、及び帯域幅割り当てを含む機能のグループについての機能的要求のうちの少なくとも1つを含む、請求項7乃至9のいずれか1項に記載の制御方法。
  11. 制御デバイスであって、
    1つのルータ及び少なくとも2つのコントローラを含み、
    前記ルータは、第1のデバイスによって送信されるデータを受信するように構成され、前記データは、I/Oデバイスの識別子を運んでおり、前記ルータは、さらに、複数のI/Oデバイスと複数のコントローラとの間の複数の対応関係及び前記I/Oデバイスの前記識別子に従って、前記少なくとも2つのコントローラのうちで前記I/Oデバイスの前記識別子に対応する1つのコントローラを決定し、前記I/Oデバイスの前記識別子に対応する前記1つの決定されたコントローラに前記データを送信するように構成され、
    前記1つの決定されたコントローラは、
    前記I/Oデバイスの機能的要求に従って、前記1つの決定されたコントローラの中に格納されているファームウェア・コードを修正するように構成されるコントローラ・プログラミング・インターフェイスをさらに含み、
    前記I/Oデバイスの前記識別子に対応する前記1つの決定されたコントローラは、該1つの決定されたコントローラの中に格納されている前記ファームウェア・コードに従って前記データを処理し、前記処理されたデータを取得し、前記処理されたデータを前記ルータに送信するように構成され、
    前記ルータは、さらに、前記処理されたデータを第2のデバイスに送信するように構成され、
    前記第2のデバイス又は前記第1のデバイスは、前記I/Oデバイスである、
    制御デバイス。
  12. 前記1つの決定されたコントローラは、
    前記ファームウェア・コードを格納するように構成されるメモリと、
    プロセッサによって前記1つの決定されたコントローラの中のキューから読みだされる前記データを格納するように構成されるバッファとを含み、
    前記プロセッサは、前記メモリの中に格納されている前記ファームウェア・コードを呼び出し、前記バッファの中で前記データを処理し、前記処理されたデータを取得し、そして前記処理されたデータを前記ルータに送信するように構成される、請求項11に記載の制御デバイス。
  13. 前記ルータは、さらに、前記I/Oデバイスの機能的要求及び前記少なくとも2つのコントローラによって実装される機能に従って、前記I/Oデバイスと1つのコントローラとの間の1つの対応関係を確立するように構成される、請求項11又は12に記載の制御デバイス。
  14. 前記1つのコントローラは、さらに、基本入力/出力システム(BIOS)又はオペレーティング・システム(OS)によってロードされる前記ファームウェア・コードを受信するように構成される、請求項11乃至13のいずれか1項に記載の制御デバイス。
  15. 前記ルータは、
    前記I/Oデバイスの前記機能的要求に従って、前記I/Oデバイスと前記1つの決定されたコントローラとの間の前記対応関係を修正するように構成されるルータ・プログラミング・インターフェイスをさらに含む、請求項11乃至14のいずれか1項に記載の制御デバイス。
  16. 前記I/Oデバイスの前記機能的要求は、暗号化、復号化、圧縮、及び帯域幅割り当てを含む機能のグループについての機能的要求のうちの少なくとも1つを含む、請求項11乃至15のいずれか1項に記載の制御デバイス。
  17. プロセッサにより実行可能な1つ又は複数の命令を含むコンピュータ・プログラムであって、前記プロセッサにより実行可能な1つ又は複数の命令は、前記プロセッサ上で実行されると、少なくとも2つのコントローラと1つのルータとを含む制御デバイスに制御方法を実行させ、該制御方法は、
    第1のデバイスによって送信されるデータを前記ルータで受信するステップであって、前記データは、I/Oデバイスの識別子を運んでいる、受信するステップと、
    複数のI/Oデバイスと前記少なくとも2つのコントローラとの間の複数の対応関係及び前記I/Oデバイスの前記識別子に従って、前記少なくとも2つのコントローラのうちで前記I/Oデバイスの前記識別子に対応する1つのコントローラを決定するステップと、
    前記I/Oデバイスの前記識別子に対応する前記1つの決定されたコントローラに前記データを送信し、それによって前記1つの決定されたコントローラが、該1つの決定されたコントローラの中に格納されているファームウェア・コードに従って前記データを処理するステップと、
    前記1つの決定されたコントローラによって送信される前記処理されたデータを受信するステップと、
    第2のデバイスに前記処理されたデータを送信するステップと、
    前記I/Oデバイスの機能的要求に従って、前記1つの決定されたコントローラの前記ファームウェア・コードを修正するステップと、を含み、
    前記第2のデバイス又は前記第1のデバイスは、I/Oデバイスである、
    コンピュータ・プログラム。
  18. プロセッサにより実行可能な1つ又は複数の命令を含むコンピュータ・プログラムであって、前記プロセッサにより実行可能な1つ又は複数の命令は、前記プロセッサの上で実行されると、コントローラに制御方法を実行させ、該制御方法は、
    データをコントローラで受信し、前記コントローラの中に格納されているファームウェア・コードに従って前記データを処理するステップと、
    第1のデバイスから前記データが受信される場合には、前記処理されたデータを、前記コントローラにより第2のデバイスに送信するステップ、又はルータを使用して第1のデバイスから前記データが受信される場合には、前記処理されたデータを、前記コントローラにより前記ルータに送信し、それによって前記ルータが第2のデバイスに前記処理されたデータを送信するステップであって、前記第2のデバイス又は前記第1のデバイスは、I/Oデバイスである、ステップと、
    前記I/Oデバイスの機能的要求に従って、前記コントローラの前記ファームウェア・コードを修正するステップと、を含
    コンピュータ・プログラム。
JP2016565343A 2014-04-30 2015-04-15 制御方法及び制御デバイス Active JP6479045B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410181775.3 2014-04-30
CN201410181775.3A CN105095126B (zh) 2014-04-30 2014-04-30 控制方法和控制设备
PCT/CN2015/076666 WO2015165329A1 (zh) 2014-04-30 2015-04-15 控制方法和控制设备

Publications (2)

Publication Number Publication Date
JP2017516218A JP2017516218A (ja) 2017-06-15
JP6479045B2 true JP6479045B2 (ja) 2019-03-06

Family

ID=54358152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016565343A Active JP6479045B2 (ja) 2014-04-30 2015-04-15 制御方法及び制御デバイス

Country Status (6)

Country Link
US (1) US10579394B2 (ja)
EP (1) EP3131241B1 (ja)
JP (1) JP6479045B2 (ja)
KR (1) KR101984150B1 (ja)
CN (1) CN105095126B (ja)
WO (1) WO2015165329A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106921547B (zh) * 2017-01-25 2020-05-08 华为技术有限公司 管理设备的装置和方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2629278B2 (ja) * 1988-06-30 1997-07-09 株式会社日立製作所 仮想計算機システム
JPH05134877A (ja) * 1991-11-15 1993-06-01 Fuji Electric Co Ltd 計算機システムの立ち上げ方式
US5414851A (en) 1992-06-15 1995-05-09 International Business Machines Corporation Method and means for sharing I/O resources by a plurality of operating systems
US5991824A (en) * 1997-02-06 1999-11-23 Silicon Graphics, Inc. Method and system for simultaneous high bandwidth input output
US6591309B1 (en) * 1999-11-24 2003-07-08 Intel Corporation I/O bus abstraction for a cluster interconnection fabric
US7058750B1 (en) * 2000-05-10 2006-06-06 Intel Corporation Scalable distributed memory and I/O multiprocessor system
JP2002330204A (ja) 2001-04-27 2002-11-15 Toshiba Corp 電子機器におけるソフトウェア切り替え方法
DE10211054A1 (de) 2002-03-13 2003-10-09 Advanced Micro Devices Inc USB-Hostcontroller
WO2003079200A2 (en) * 2002-03-13 2003-09-25 Advanced Micro Devices, Inc. Usb host controller
JP2005108098A (ja) * 2003-10-01 2005-04-21 Hitachi Ltd データi/o装置及びデータi/o装置の制御方法
US8032674B2 (en) * 2004-07-19 2011-10-04 Marvell International Ltd. System and method for controlling buffer memory overflow and underflow conditions in storage controllers
CN100570558C (zh) * 2006-03-31 2009-12-16 联想(北京)有限公司 一种芯片固件升级方法
CN101206924A (zh) * 2006-12-20 2008-06-25 深圳市朗科科技有限公司 一种闪速存储器的控制方法
CN101042582A (zh) 2007-04-25 2007-09-26 上海电器科学研究所(集团)有限公司 带现场总线接口的可编程可配置远程i/o模块
US8776080B2 (en) * 2007-09-25 2014-07-08 Intel Corporationa Management component transport protocol interconnect filtering and routing
JP4483947B2 (ja) 2008-01-17 2010-06-16 日本電気株式会社 入出力制御装置
CN101593120A (zh) * 2009-06-29 2009-12-02 成都市华为赛门铁克科技有限公司 带外升级方法和系统
JP5665303B2 (ja) 2009-11-17 2015-02-04 キヤノン株式会社 情報処理装置、その方法及びプログラム
CN102467409B (zh) * 2010-11-08 2016-10-26 研祥智能科技股份有限公司 一键调用应用程序的方法
US8495258B2 (en) * 2011-05-24 2013-07-23 International Business Machines Corporation Implementing storage adapter performance optimization with hardware accelerators offloading firmware for buffer allocation and automatically DMA
CN103235741B (zh) * 2013-04-15 2016-05-11 厦门亿联网络技术股份有限公司 一种通过芯片实现硬件兼容的方法

Also Published As

Publication number Publication date
CN105095126B (zh) 2018-02-13
CN105095126A (zh) 2015-11-25
US20170046174A1 (en) 2017-02-16
KR101984150B1 (ko) 2019-05-30
EP3131241A1 (en) 2017-02-15
JP2017516218A (ja) 2017-06-15
US10579394B2 (en) 2020-03-03
EP3131241B1 (en) 2020-03-25
WO2015165329A1 (zh) 2015-11-05
EP3131241A4 (en) 2017-05-10
KR20160147924A (ko) 2016-12-23

Similar Documents

Publication Publication Date Title
KR101784900B1 (ko) 컴퓨터, 제어 장치 그리고 데이터 처리 방법
US10305823B2 (en) Network interface card configuration method and resource management center
US20190356596A1 (en) Service link selection control method and device
US9742877B2 (en) Clustering support across geographical boundaries
CN111865657B (zh) 一种加速管理节点、加速节点、客户端及方法
US9535760B2 (en) Method and system for dedicating processors for desired tasks
CN115344197A (zh) 一种数据访问方法、网卡及服务器
US9621633B2 (en) Flow director-based low latency networking
WO2018076882A1 (zh) 存储设备的操作方法及物理服务器
US20130326541A1 (en) Enabling legacy applications to achieve end-to-end communication with corresponding legacy device services
US9456046B2 (en) Dynamic generation of proxy connections
JP6479045B2 (ja) 制御方法及び制御デバイス
JP7568003B2 (ja) 情報処理装置、および、データ転送方法
US10116773B2 (en) Packet processing method and related device that are applied to network device
WO2018068655A1 (zh) 一种许可管理方法和系统
US20150120826A1 (en) Node control in a distributed peer-to-peer network
US20220358055A1 (en) Method and apparatus for acquiring device information, storage medium and electronic device
WO2022151386A1 (zh) 一种节点分批升级的方法、相关装置以及设备
US11604670B2 (en) Virtual machine live migration method, apparatus, and system
WO2022133827A1 (zh) 一种任务处理请求的处理方法、装置以及区块链节点设备
CN117389754A (zh) 操作系统间的内存信息共享方法、装置及车辆
CN109088913B (zh) 请求数据的方法和负载均衡服务器
CN109962788B (zh) 多控制器调度方法、装置和系统及计算机可读存储介质
CN111124445A (zh) 一种家庭网关的升级方法及家庭网关
US20230217239A1 (en) Method of coordinating multiple instances of user plane traffic processing in a data network

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190205

R150 Certificate of patent or registration of utility model

Ref document number: 6479045

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250