JP5128883B2 - 励磁制御装置 - Google Patents

Description

本発明は、励磁制御装置に係り、特に、界磁に供給する電流を制御して発電機の端子電圧を制御する励磁制御装置に関する。

発電機の励磁装置は、例えば特許文献１に記載されているように、発電機の界磁巻線にサイリスタ等の制御整流素子を用いた制御整流回路を接続し、該制御整流回路を介して前記発電機に励磁電流を供給し、この励磁電流を調整することで発電機の端子電圧を制御するように構成されている。ここで、前記制御整流回路の電源は発電機の出力端に接続された励磁電源変圧器から供給される。また、前記制御整流回路は、通常３相全波整流のサイリスタ整流回路を複数並列に接続して構成され、その並列数は発電機の界磁電流値により異なるが通常１〜１０並列程度である。

一方、発電機の励磁制御装置は、計器用変圧器（ＰＴ）および計器用変流器（ＣＴ）を介して発電機の出力電圧および出力電流を取り込み、信号変換器等により制御装置の入力に適した信号レベルに変換して励磁電流制御に係わる制御演算手段に入力するよう
にしている。また、励磁制御装置は、これら入力信号に基づいて、前記制御整流回路を構成するサイリスタにゲートパルス信号を供給し、発電機電圧が一定となるよう界磁電流を調整する。また、前述のように制御整流回路は、複数のサイリスタ整流回路の並列回路により構成されている。このため、これら複数のサイリスタ整流回路間の電流バランスをとることが必要となる。この電流バランスは、サイリスタ整流回路の交流側のブスのインダクタンスで調整することが可能であり、更にその微調整用として、前記ブスにカットコアを挿入している。

また、特許文献２には、ゲートドライブ回路にゲートパルスの調整するスイッチを設け、これを手動で調整することにより、サイリスタ整流回路間の電流バランスをとることが示されている。

電流バランスの定義は国，メーカなどにより異なるが、例えば、電流バランス率を（１）式で定義すると、電流バランス率が１０％以内であれば、サイリスタ整流回路間の電流はバランスしているとみなすことができる。

電流バランス率（％）＝（分担電流最大値−平均電流）×１００／平均電流 （１）
また、サイリスタ整流回路にはサイリスタ素子保護用としてヒューズが設置されており、このヒューズの溶断を監視することによりサイリスタ素子が非通電であることを監視することができる。
特開２００３−２５０２９７号公報 特願２００４−３１５４００号公報

前述したように、サイリスタ整流回路間の電流バランスの微調整にはカットコアを挿入して行っているが、カットコアを挿入するには、一度ブスを解体し再度組み立てる作業が必要となる。このため、作業コストおよびカットコア分のコストが増加する。

また、手動でゲートパルスの位相を調整しサイリスタ整流回路間の電流バランスを調整する方法は、サイリスタ整流回路の並列数が多くなるとその数に比例して調整に多大な時間を要し、作業コストが増加する。

これらのことから、励磁制御装置のコストが増加し、また。カットコアなどの実装部品が増加することなどから励磁制御装置をコンパクト化することは困難である。

また、サイリスタ素子に過電流が流れヒューズが溶断した場合、ヒューズの溶断を監視することで前記サイリスタ素子が非通電となったことは検知できる。しかし、ゲートパルス発生回路からサイリスタ素子間の故障（例えばゲートパルス発生回路とサイリスタ素子間のケーブル断線等）により前記サイリスタが非通電となった場合には、ヒューズは溶断していない。このため、ヒューズの溶断を監視することのみでは前記サイリスタ素子が非通電となったことは検知できない。

本発明はこれらの問題点に鑑みてなされたもので、電流バランス性に優れたコンパクトな励磁制御装置を低コストで提供するものである。

本発明は上記課題を解決するため、次のような手段を採用した。

制御整流素子により交流を整流して発電機の界磁巻線に供給するブリッジ型整流回路と、前記ブリッジ型整流回路を構成する制御整流素子のそれぞれにゲート信号を供給するゲートドライブ回路を備え、前記ゲートドライブ回路は、前記発電機の出力電圧を検出する電圧検出器を備え、検出した前記出力電圧が予め設定した電圧設定値になるように前記ゲート信号の位相を制御する自動電圧調整回路と、前記ブリッジ型整流回路の各整流回路に流れる電流を検出する電流検出器、各整流回路の電流検出器の出力の総和を演算する加算器、および該加算器出力を前記整流回路の総数で除算する除算器、ブリッジ型整流回路の各整流回路に流れる電流と前記除算器出力の偏差に応じて前記ゲート信号の位相の遅延量を調整する遅延量制御回路とを備えた。

本発明は、以上の構成を備えるため、電流バランス性に優れたコンパクトな励磁制御装置を低コストで提供することができる。

以下、最良の実施形態を添付図面を参照しながら説明する。図１は、本実施形態にかかる励磁制御装置を説明する図である。励磁制御装置は、励磁電源用変圧器２、サイリスタ整流回路５，６，７、界磁遮断器３を備え、前記整流回路を並列に接続し、この並列回路を介して発電機４の界磁巻線４１に界磁電流を供給する。なお、図において、９，１０，１１はそれぞれサイリスタ整流回路５，６，７の電流を検出する計器用変流器である。また、８はサイリスタ整流回路５，６，７にそれぞれゲート信号を供給するゲートドライブ回路である。

ゲートドライブ回路８は、計器用変圧器１で降圧した発電機４の電圧を入力し、この入力信号を電圧設定器８１の設定電圧と比較する。発電機の電圧制御回路（ＡＶＲ）８９は前記比較の結果である偏差が零となるようにその位相を最適演算したゲートパルス（α）を、並列接続されたサイリスタ整流回路５，６，７のそれぞれ供給する。すなわち、ゲートパルスの位相を調整することにより界磁電流を調整して、発電機電圧を所望の値に制御している。なお、図において８２、８５は増幅器、８４，８７はリミッタ、８３は出力位相調整器、８６はバイアス供給源である。

計器用変圧器１の出力電圧は通常ＡＣ１００〜ＡＣ１２０Ｖ程度である。前記計器用変圧器の出力信号をゲートドライブ回路８のアナログ入力端子に取り込む場合、アナログ入力端子の入力レンジは通常±１０Ｖ程度である。このため、前記計器用変圧器１の出力信号を直接ゲートドライブ回路８のアナログ入力端子に入力することはできない。このためゲートドライブ回路８には、電圧レベルを変換するレベル変換器が実装されている。このような場合には、計器用変圧器１の出力は、前記レベル変換器を介して前記ゲートドライブ回路に供給する構成となる。

前記アナログ入力端子から入力された信号（発電機の出力電圧信号）は、Ａ／Ｄ変換して、デジタル信号とした後、制御に使用する発電機電圧、発電機有効電力、発電機無効電力等を演算する。更にこの演算結果を用いて、発電機電圧制御（ＡＶＲ）や系統安定制御（ＰＳＳ）等の制御演算を行い、この制御演算に見合った位相のゲートパルスを出力しサイリスタ整流回路を構成する各サイリスタを点弧して界磁電流を制御する。

ここで、発電機電圧が一定に制御されている場合、界磁電流Ｉｆは一定値となり、（２）式が成立する。

Ｉｆ＝ＩＤＣＰｌ＋ＩＤＣＰ２＋ＩＤＣＰ３ （２）
ここで、ＩＤＣＰｌ，ＩＤＣＰ２，ＩＤＣＰ３は、サイリスタ整流回路５，６，７の出力電流である。

このように、サイリスタ整流回路５，６，７の出力電流ＩＤＣＰｌ，ＩＤＣＰ２，ＩＤＣＰ３がそれぞれ増減しても、Ｉｆは常に一定に保持される（例えばＩＤＣＰｌが増加した場合、ＩＤＣＰ２あるいはＩＤＣＰ３のいずれかが減少する）。

サイリスタ整流回路５，６，７のそれぞれの出力電流をバランスさせるためには、界磁電流Ｉｆをサイリスタ整流回路の並列数（図１の場合「３」）で除算した値、すなわち、界磁電流のサイリスタ整流回路並列数による平均値を指令値とし、この値と、各サイリスタ整流回路５，６，７の出力電流ＩＤＣＰｌ，ＩＤＣＰ２，ＩＤＣＰ３のフィードバック値をもとに、前記電圧制御回路８９が演算した前記ゲートパルスαの位相をサイリスタ整流回路５，６，７毎に個別に調整する。

この図の例では、まず、サイリスタ整流回路５，６，７の出力電流ＩＤＣＰｌ，ＩＤＣＰ２，ｌＤＣＰ３をを加算して界磁電流Ｉｆを算出し、その後サイリスタ整流回路並列数３で除算して指令値を算出する。次に算出した指令値と各サイリスタ整流回路の直流側出力電流を比較して、その偏差を算出する。

９９１，９９２，９９３はそれぞれサイリスタ整流回路５，６，７用のゲートパルスの遅延量制御回路であり、例えば遅延量制御回路９９１は、前記算出した指令値とサイリスタ整流回路５の直流側出力電流との偏差がなくなるようにゲートパルス（α）の遅延量（αＤ）を算出し、この値分だけ、前記ゲートパルス（α）を遅延して、この遅延したゲートパルスをサイリスタ整流回路５を構成するサイリスタ素子に供給する。なお、遅延量制御回路９９２，９９３についても同様である。また、図において９１１，９１２，９１３は加算器、９２１，９２２，９２３は除算器、９３１，９３２，９３３，９７１，９７２，９７３はリミッタ、９４１，９４２，９４３は増幅器、９５１，９５２，９５３位相調整器、９６１，９６２，９６３はバイアス源である。

図２は、遅延量制御回路による前記電流バランス機能により得られる効果を説明する図である。この図では、電流バランス機能の使用前後におけるそれぞれのサイリスタ整流回路の直流側出力電流波形例示している。

この波形図から、電流バランス機能を使用していない場合の界磁電流Ｉｆと各サイリスタ整流回路電流ＩＤＣＰｌ，ＩＤＣＰ２，ＩＤＣＰ３は下記のとおりである。

Ｉｆ＝２０２Ａ（＝ＩＤＣＰｌ＋ＩＤＣＰ２＋ＩＤＣＰ３）
ＩＤＣＰｌ＝５６．５Ａ
ＩＤＣＰ２＝７０．５Ａ
ＩＤＣＰ３＝７５Ａ
この例の場合、各サイリスタ整流回路間の電流バランス率は、（１）式に従うと、１１．３９％となり、サイリスタ整流回路間の電流はバランスしていないと判定される。

一方、電流バランス機能を使用した場合の界磁電流Ｉｆと各サイリスタ整流回路電流ＩＤＣＰｌ，ＩＤＣＰ２，ＩＤＣＰ３は下記となる。

Ｉｆ＝２０２Ａ（＝ＩＤＣＰｌ＋ＩＤＣＰ２＋ＩＤＣＰ３）
ＩＤＣＰｌ＝６４．５Ａ
ＩＤＣＰ２＝７０．５Ａ
ＩＤＣＰ３＝６７Ａ
上記と同様に（１）式を用いて電流バランス率を算出すると、電流バランス率は４．７％となり、サイリスタ整流回路間の電流はバランスしていると判定できる。

すなわち、図１に示す励磁制御装置によれば、サイリスタ整流回路の並列数が増加しても自動的にサイリスタ整流回路間の電流をバランスさせることができる。このため、電流バランス調整用のカットコアの挿入作業あるいはゲートドライブ基板上の調整スイッチを操作してサイリスタ整流回路間の電流バランスを調整する作業が不要となる。

図３は、サイリスタ整流回路の詳細を説明する図である。この図の例では、三相ブリッジ接続したサイリスタ整流回路３２，３３を並列接続し、界磁巻線４１に界磁電流を供給する。サイリスタ整流回路３２の直流側出力電流は計器用変流器２７および２８を介して検出する。また、サイリスタ整流回路３３の直流側出力電流は計器用変流器２９および３０を介して検出する。

なお、例えば、サイリスタ整流回路３２を用いて交流を整流する場合、ゲートドライブ回路３１は、サイリスタ２１，サイリスタ２６，サイリスタ２２，サイリスタ２４，サイリスタ２３，サイリスタ２５の順にゲートパルスを供給する。サイリスタ整流回路３３につても同様である。

図４は、サイリスタ整流回路に流れる電流（正常時）の波形を説明する図である。図の例では、サイリスタ整流回路３２に流れる正常時の電流波形を表している。

このとき、サイリスタ整流回路３１の正極側出力電流（ＩＤＣＰｌ）および負極側出力電流はそれぞれ（３）式および（４）式で表すことができる。

ＩＤＣＰｌ＝ＩｕＰｌ＋ＩｖＰｌ＋ＩｗＰｌ （３）
ＩＤＣＮｌ＝ＩｕＮｌ＋ｌｖＮｌ＋ＩｗＮｌ （４）
図５は、サイリスタ整流回路に流れる電流（異常時）の波形を説明する図である。図の例では、サイリスタ整流回路３２を構成するサイリスタ２１が非通電となった場合における電流波形を表している。

サイリスタ２１が非通電となるとサイリスタ２１の出力電流ＩｕＰｌは零となるため、サイリスタ整流回路３２の正極側出力電流（ＩＤＣＰｌ）は前記出力電流ＩｕＰｌ分だけ少なくなる（この分はサイリスタ整流回路３３のサイリスタ３４から供給される）。

このとき、励磁制電流御装置３１は、サイリスタ整流回路３２内の各サイリスタ２１，２２，２３，２４，２５，２６に対して正しくゲートパルスを供給しているとすると、前記ゲートパルス発生のタイミングと正極側出力電流ＩＤＣＰｌの波形を比較することにより点弧の失敗を検出することができる。例えば、サイリスタ２１へのゲートパルス出力時にＩＤＣＰｌが零であれば、サイリスタ２１には電流が流れていないこと、すなわちサイリスタ２１が点弧に失敗したことを検出することができる。

以上の例では、サイリスタ整流回路３１の正極側出力電流を検出対象とする例について説明したが、負極側電流検出対象とする場合についても同様に適用できる。これによりサイリスタ整流回路を構成する例えば６個のサイリスタ２１，２２，２３，２４，２５，２６の通電状態を監視することができる。また、ゲートドライブ回路からサイリスタのゲート電極に至るケーブルの断線、あるいはサイリスタ素子の開放故障を速やかに診断することができる。

以上説明したように、本実施形態によれば、並列接続された複数のサイリスタ整流回路の各々から発電機の界磁巻線に励磁電流を供給する。また、励磁電流をサイリスタ整流回路並列数で除算しこれをサイリスタ整流回路各々の指令値とし、各々のサイリスタ整流回路を、その直流側出力電流が前記指令値に一致するように個別に制御する。

これにより、並列接続された複数のサイリスタ整流回路間の出力電流を自動的にバランスさせることができる。このため、安価でコンパクトな励磁制御装置を提供することが可能となる。また、各サイリスタ整流回路の直流側の出力電流とサイリスタ整流回路を構成する各サイリスタに供給するゲートパルスを比較し、ゲートパルスを供給しているにもかかわらずサイリスタ整流回路の直流側出力電流がゼロとなる期間を検出することによりサイリスタの点弧の失敗（開放故障）を検出することができる。

実施形態にかかる励磁制御装置を説明する図である。 遅延量制御回路による前記電流バランス機能により得られる効果を説明する図である。 サイリスタ整流回路の詳細を説明する図である。 サイリスタ整流回路に流れる電流（正常時）の波形を説明する図である。 サイリスタ整流回路に流れる電流（異常時）の波形を説明する図である。

符号の説明

１ 計器用変圧器
２ 励磁電源用変圧器
３ 界磁遮断器
４ 発電機
５，６，７ サイリスタ整流回路
８ ゲートドライブ回路
９，１０，１１ 計器用変流器
２１，２２，２３，２４，２５，２６ サイリスタ
２７，２８，２９，３０ 計器用変流器
３１ 励磁制御装置
３２，３３ ゲートドライブ回路

Claims (3)

1. 制御整流素子により交流を整流して発電機の界磁巻線に供給するブリッジ型整流回路と、
   前記ブリッジ型整流回路を構成する制御整流素子のそれぞれにゲート信号を供給するゲートドライブ回路を備え、
   前記ゲートドライブ回路は、
   前記発電機の出力電圧を検出する電圧検出器を備え、検出した前記出力電圧が予め設定した電圧設定値になるように前記ゲート信号の位相を制御する自動電圧調整回路と、
   前記ブリッジ型整流回路の各整流回路に流れる電流を検出する電流検出器、各整流回路の電流検出器の出力の総和を演算する加算器、および該加算器出力を前記整流回路の総数で除算する除算器、ブリッジ型整流回路の各整流回路に流れる電流と前記除算器出力の偏差に応じて前記ゲート信号の位相の遅延量を調整する遅延量制御回路とを備えたこと特徴とする励磁制御装置。
2. 請求項１記載の励磁制御装置において、前記ゲートドライブ回路は、前記制御整流素子に供給したゲート信号と前記電流検出器が検出した電流信号との一致を検出する論理回路を備え、該論理回路の出力に基づきゲートドライブ回路の故障を検出することを特徴とする励磁制御装置。
3. 請求項２記載の励磁制御装置において、
   前記論理回路は、制御整流素子供給する前記ゲート信号が有りでかつ前記電流検出器が検出した電流が零であるときゲートドライブ回路が故障であると判断することを特徴とする励磁制御装置。

Images