JP5127315B2 - Built-in module - Google Patents

Built-in module Download PDF

Info

Publication number
JP5127315B2
JP5127315B2 JP2007164440A JP2007164440A JP5127315B2 JP 5127315 B2 JP5127315 B2 JP 5127315B2 JP 2007164440 A JP2007164440 A JP 2007164440A JP 2007164440 A JP2007164440 A JP 2007164440A JP 5127315 B2 JP5127315 B2 JP 5127315B2
Authority
JP
Japan
Prior art keywords
insulating layer
electrical insulating
wiring board
module
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007164440A
Other languages
Japanese (ja)
Other versions
JP2009004584A (en
JP2009004584A5 (en
Inventor
林  祥剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007164440A priority Critical patent/JP5127315B2/en
Publication of JP2009004584A publication Critical patent/JP2009004584A/en
Publication of JP2009004584A5 publication Critical patent/JP2009004584A5/ja
Application granted granted Critical
Publication of JP5127315B2 publication Critical patent/JP5127315B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、半導体等の能動部品、コンデンサ等の受動部品を電気絶縁層に内蔵した部品内蔵モジュールおよびその製造方法に関する。   The present invention relates to a component built-in module in which an active component such as a semiconductor and a passive component such as a capacitor are built in an electrical insulating layer, and a method for manufacturing the same.

近年、電子機器に対する高性能化および小型化の要求に伴って、電子機器に用いられる配線基板もまた小型高密度のものが望まれている。このような要求に対して、従来のスルホール構造を有するガラス・エポキシ基板では、高密度実装化への対応ができなくなりつつある。このため、高密度実装を実現する手段として、LSI間や部品間を最短距離で接続できるインナービア接続法を採用した高密度実装基板の開発が進められている。   In recent years, with the demand for higher performance and smaller size of electronic devices, wiring boards used in electronic devices are also desired to be small and dense. In response to such a demand, a conventional glass / epoxy substrate having a through-hole structure is becoming unable to cope with high-density mounting. For this reason, as a means for realizing high-density mounting, development of a high-density mounting board adopting an inner via connection method capable of connecting LSIs and components at the shortest distance is in progress.

このようなインナービア接続法を採用した高密度実装基板として、樹脂基板およびセラミック基板が一般的である。樹脂基板は樹脂系材料によって構成されるため、熱伝導性が低い。このため、回路部品実装がより高密度になればなるほど部品から発生する熱を放熱させることは困難となる。一方、セラミック基板は、熱伝導性が高いため放熱性には優れているがコスト高となる。   Resin substrates and ceramic substrates are common as high-density mounting substrates that employ such an inner via connection method. Since the resin substrate is made of a resin material, the thermal conductivity is low. For this reason, the higher the density of circuit component mounting, the more difficult it is to dissipate heat generated from the components. On the other hand, since the ceramic substrate has high thermal conductivity, the ceramic substrate is excellent in heat dissipation but is expensive.

こうしたことから、最近、注目されているのが、無機質フィラーと熱硬化性樹脂との混合物を基板材料にした高密度実装基板が提案されている(例えば特許文献1参照)。
この高密度実装基板は、前述した樹脂基板およびセラミック基板と同様にインナービア接続ができ、高密度配線が可能であるばかりでなく、基板材料に熱伝導性の高い無機質フィラーが含まれているので、樹脂基板よりも放熱性に優れている。しかもセラミック基板のように1000℃以上の高温における製造プロセスが不要であるため、設備コストがかからない。さらに半導体等の能動部品やコンデンサ等の受動部品を基板に内蔵することができるので、より高密度、高性能化が期待できる。
For these reasons, a high-density mounting substrate using a mixture of an inorganic filler and a thermosetting resin as a substrate material has recently been attracting attention (see, for example, Patent Document 1).
This high-density mounting board can be connected to the inner vias in the same manner as the resin board and ceramic board described above, and not only enables high-density wiring, but also includes an inorganic filler with high thermal conductivity in the board material. It has better heat dissipation than the resin substrate. And since the manufacturing process in the high temperature of 1000 degreeC or more like a ceramic substrate is unnecessary, installation cost does not start. Furthermore, since active components such as semiconductors and passive components such as capacitors can be built in the substrate, higher density and higher performance can be expected.

図10は特許文献2の部品内蔵モジュールを示す。
図10(a)は部品内蔵モジュールの断面図、図10(b)は平面図で、無機フィラー及び熱硬化性樹脂を含む混合物からなる電気絶縁層303を備えている。電気絶縁層303の下面は配線基板301で覆われ、電気絶縁層303の上面は配線基板302で覆われている。配線基板301,302のそれぞれの両面には配線パターンが形成され、配線基板301,302の前記電気絶縁層303側の面にはビア受けランド320が形成されている。
FIG. 10 shows a component built-in module of Patent Document 2.
10A is a cross-sectional view of the component built-in module, and FIG. 10B is a plan view, which includes an electrical insulating layer 303 made of a mixture containing an inorganic filler and a thermosetting resin. The lower surface of the electrical insulating layer 303 is covered with the wiring substrate 301, and the upper surface of the electrical insulating layer 303 is covered with the wiring substrate 302. Wiring patterns are formed on both surfaces of the wiring boards 301 and 302, and via receiving lands 320 are formed on the surfaces of the wiring boards 301 and 302 on the side of the electrical insulating layer 303.

配線基板301の配線パターン上には、バンプ305により半導体ベアチップなどの部品304が接合されており、この部品304は電気絶縁層303に埋め込まれている。電気絶縁層303には熱硬化の導電性樹脂ペースト材料で構成されるインナービア306が設けられており、このインナービア306とビア受けランド320を介して配線基板301,302の間を電気的に接続している。   A component 304 such as a semiconductor bare chip is bonded on the wiring pattern of the wiring substrate 301 by a bump 305, and the component 304 is embedded in the electrical insulating layer 303. The electrical insulating layer 303 is provided with an inner via 306 made of a thermosetting conductive resin paste material. The inner via 306 and the via receiving land 320 are electrically connected between the wiring boards 301 and 302. Connected.

電気絶縁層303の周部には、同様にシールド用インナービア307が高密度に設けられており、このシールド用インナービア307とビア受けランド320を介してアース接続(GND:グランド接続)されている。   Similarly, the shield inner vias 307 are provided at high density around the periphery of the electrical insulating layer 303, and are connected to the ground (GND: ground connection) via the shield inner vias 307 and via receiving lands 320. Yes.

このインナービア306,307は機能目的が異なるが同じ材料構成で同時形成される。配線基板301,302の表面の配線パターンには必要に応じて回路部品(図示せず)が接合されて3次元実装モジュールとなる。   The inner vias 306 and 307 are formed at the same time with the same material structure, although they have different functional purposes. Circuit components (not shown) are bonded to the wiring patterns on the surfaces of the wiring boards 301 and 302 as necessary to form a three-dimensional mounting module.

図11は、図10の部品内蔵モジュールを多面取りするための大判基板状態を示したものである。切断ライン308をダイシング等の方法によりモジュール単位に切断を行う。319はダイシング時のブレード厚みに応じた切断幅である。   FIG. 11 shows a state of a large-sized substrate for taking a multi-face drawing of the component built-in module of FIG. The cutting line 308 is cut into modules by a method such as dicing. Reference numeral 319 denotes a cutting width corresponding to the blade thickness at the time of dicing.

この部品内蔵モジュールは、以下のようにして製造される。
まずインナービア306,307を形成した未硬化の電気絶縁層303を準備する。この電気絶縁層303は、未硬化のエポキシ樹脂等の熱硬化性樹脂とアルミナなどの無機質フィラーとを混合したシート状の材料で構成される。インナービア306,307は、レーザまたはパンチャーなどの装置によって電気絶縁層303に貫通孔を形成し、熱硬化性樹脂と銅や銀等の導電性金属粉とを含む導電性樹脂ペーストを貫通孔に充填して形成する。
This component built-in module is manufactured as follows.
First, an uncured electrical insulating layer 303 on which inner vias 306 and 307 are formed is prepared. The electrical insulating layer 303 is made of a sheet-like material in which a thermosetting resin such as an uncured epoxy resin and an inorganic filler such as alumina are mixed. The inner vias 306 and 307 form through holes in the electrical insulating layer 303 by a device such as a laser or a puncher, and a conductive resin paste containing a thermosetting resin and conductive metal powder such as copper or silver is formed in the through holes. Fill to form.

そして配線基板301の配線パターン上に部品304がフリップチップ接合して実装する。
次いで、内蔵用部品が実装された配線基板301、インアービアが形成された電気絶縁層303、配線基板302を順番に積層し、更に熱プレス用装置(図示せず)にセットする。これを熱プレス装置を用いて加熱と加圧を行うことで、電気絶縁層303が溶融して軟化することで内蔵回路部品304を電気絶縁層303に埋め込む。その後、電気絶縁層320の熱硬化性樹脂の硬化温度よりも高い温度で加熱を行うことで、熱硬化性樹脂を硬化させ配線基板と一体化させることで、前述した図10に示した部品内蔵モジュールが得られる。
特開平11−220262号公報 特開2006−210870公報(図1,図2)
A component 304 is flip-chip bonded and mounted on the wiring pattern of the wiring board 301.
Next, the wiring board 301 on which the built-in components are mounted, the electrical insulating layer 303 on which the in-via is formed, and the wiring board 302 are sequentially stacked, and further set in a hot press apparatus (not shown). By heating and pressing this using a hot press device, the electric insulating layer 303 is melted and softened, so that the built-in circuit component 304 is embedded in the electric insulating layer 303. Thereafter, by heating at a temperature higher than the curing temperature of the thermosetting resin of the electrical insulating layer 320, the thermosetting resin is cured and integrated with the wiring board, so that the component built-in shown in FIG. A module is obtained.
Japanese Patent Laid-Open No. 11-220262 JP 2006-210870 A (FIGS. 1 and 2)

このような従来の部品内蔵モジュールでは、構造上の課題と、回路部品304を電気絶縁層303に埋設する際に生じるいくつかの解決すべき課題がある。
図10(a)で示すように、未硬化の電気絶縁層303内に回路部品304を埋め込む際には、加熱、加圧すると、電気絶縁層303が含有する未硬化の熱硬化性樹脂が軟化して流動し易くなるので、回路部品304を容易に埋め込むことができる。
Such a conventional component built-in module has structural problems and some problems to be solved that occur when the circuit component 304 is embedded in the electrical insulating layer 303.
As shown in FIG. 10A, when the circuit component 304 is embedded in the uncured electrical insulating layer 303, the uncured thermosetting resin contained in the electrical insulating layer 303 softens when heated and pressurized. Therefore, the circuit component 304 can be easily embedded.

電気絶縁層303のインナービア306は、両配線基板301,302のビアランド320で圧縮されることにより低抵抗なビア接続が得られる。また、内蔵される回路部品304が高周波動作部品でノイズを発生し易い、あるいは外乱ノイズの影響を受け易い時に、シールドビア307を電気絶縁層303の外周部に設けることでシールド効果を得ることができる。   The inner via 306 of the electrical insulating layer 303 is compressed by the via land 320 of both the wiring boards 301 and 302 to obtain a low resistance via connection. Further, when the built-in circuit component 304 is a high-frequency operation component and easily generates noise or is easily affected by disturbance noise, a shield effect can be obtained by providing the shield via 307 on the outer peripheral portion of the electrical insulating layer 303. it can.

しかしながら、シールド効果を得るためにはインナービア307を、電気絶縁層303の外周部に高密度に形成する必要がある。このためモジュールサイズが大きくなる。インナービアの貫通孔を加工する工数が大きくなるなどの課題がある。   However, in order to obtain a shielding effect, it is necessary to form the inner vias 307 at a high density on the outer peripheral portion of the electrical insulating layer 303. This increases the module size. There are problems such as increasing the number of man-hours for processing the through hole of the inner via.

また、熱プレス時に軟化した熱硬化性樹脂は、プレス圧力の影響を受け基板の中心からその材料物性に応じて放射状に流動する。その際、電気絶縁層303に形成されたインナービア306,307も流れて位置ずれや曲がりを生じる恐れがある。それによって、インナービア306,307とビアランド320との接続抵抗が高くなり、信頼性に悪影響を及ぼすという問題が生じる。   Further, the thermosetting resin softened during the hot pressing flows radially from the center of the substrate according to the material properties under the influence of the pressing pressure. At that time, the inner vias 306 and 307 formed in the electrical insulating layer 303 may also flow to cause displacement and bending. As a result, the connection resistance between the inner vias 306 and 307 and the via land 320 is increased, which causes a problem of adversely affecting the reliability.

インナービア306,307の状態を検査するためには、製造工程においてX線透過装置を用いて斜め透過像を評価する必要がある。
本発明は、電気絶縁層に形成されたインナービアの位置ずれや曲がりを簡単に評価できる構造の部品内蔵モジュールとその製造方法を提供することを目的とする。
In order to inspect the state of the inner vias 306 and 307, it is necessary to evaluate an oblique transmission image using an X-ray transmission apparatus in the manufacturing process.
SUMMARY OF THE INVENTION An object of the present invention is to provide a component built-in module having a structure capable of easily evaluating the displacement and bending of an inner via formed in an electrical insulating layer, and a method for manufacturing the module.

本発明の請求項1記載の部品内蔵モジュールは、第1の配線基板と第2の配線基板の間に電気絶縁層が配設され、第1の配線基板の前記電気絶縁層の側または第2の配線基板の前記電気絶縁層の側に実装された部品を前記電気絶縁層に埋設するとともに、前記電気絶縁層に形成されて前記第1の配線基板と前記第2の配線基板には形成されていない第1のインナービアによって第1の配線基板と第2の配線基板の間を電気接続した部品内蔵モジュールであって、前記電気絶縁層の端面で半円柱状の切断面が露出し前記第1の配線基板と前記第2の配線基板には形成されていない第2のインナービアを備え、前記第2のインナービアは基準電位に接続されており、かつ、前記第2のインナービアに接続された導電性膜を前記電気絶縁層の端面に設けたことを特徴とする。 In the component built-in module according to claim 1 of the present invention, an electrical insulating layer is disposed between the first wiring board and the second wiring board, and the side of the electrical insulating layer of the first wiring board or the second wiring board. A component mounted on the side of the electrical insulation layer of the wiring board is embedded in the electrical insulation layer, and is formed on the electrical insulation layer and formed on the first wiring board and the second wiring board. the first inner vias is not between the first wiring board and the second wiring board to a component built-in module which is electrically connected, the exposed cut surfaces of the semi-cylindrical in the end surface of the electrically insulating layer the 1 wiring board and a second inner via not formed on the second wiring board, the second inner via being connected to a reference potential and connected to the second inner via On the end face of the electrical insulating layer And wherein the digit.

本発明の請求項2記載の部品内蔵モジュールは、請求項1において、第2の配線基板の前記電気絶縁層の側とは反対側の面に実装された部品を樹脂材料でモールドするとともに、前記電気絶縁層の端面と前記樹脂材料の表面に第2のインナービアに接続された導電性膜を設けたことを特徴とする The component built-in module according to claim 2 of the present invention is the component built-in module according to claim 1, wherein the component mounted on the surface of the second wiring board opposite to the side of the electrical insulating layer is molded with a resin material, and A conductive film connected to the second inner via is provided on the end face of the electrical insulating layer and the surface of the resin material .

本発明の請求項記載の部品内蔵モジュールは、請求項1または請求項2において、前記導電性膜は、金属材料をめっき、蒸着、スパッタリング、CVDの何れかの手段で形成されたことを特徴とする。 The component built-in module according to a third aspect of the present invention is the module according to the first or second aspect , wherein the conductive film is formed by any one of plating, vapor deposition, sputtering and CVD of a metal material. And

本発明の請求項記載の部品内蔵モジュールは、請求項1〜請求項の何れかにおいて、前記第1,第2のインナービアは、導電性樹脂ペーストで構成されていることを特徴とする。 A component built-in module according to a fourth aspect of the present invention is characterized in that in any one of the first to third aspects, the first and second inner vias are made of a conductive resin paste. .

本発明によれば、小型で耐ノイズ性を高めた部品内蔵モジュールを提供できる。   ADVANTAGE OF THE INVENTION According to this invention, the component built-in module which improved small noise resistance can be provided.

以下、本発明にかかる実施の形態の部品内蔵モジュールについて図面を参照しながら説明する。
(実施の形態1)
図1は本発明の実施の形態1を示す。
The component built-in module according to the embodiment of the present invention will be described below with reference to the drawings.
(Embodiment 1)
FIG. 1 shows Embodiment 1 of the present invention.

図1(a)は部品内蔵モジュールの断面図であり、図1(b)はA−Aに沿った平面断面図である。
この部品内蔵モジュールは、70重量%以上95重量%以下の無機フィラー及び5重量%以上30重量%以下の熱硬化性樹脂を含む混合物からなる電気絶縁層3を備えている。電気絶縁層3の下面は多層の配線基板1で覆われ、電気絶縁層3の上面は多層の配線基板2で覆われている。配線基板1,2のそれぞれの両面には配線パターンが形成され、配線基板1,2の前記電気絶縁層3側の面にはビア受けランド20が形成されている。
FIG. 1A is a cross-sectional view of the component built-in module, and FIG. 1B is a plan cross-sectional view along AA.
This component built-in module includes an electrical insulating layer 3 made of a mixture containing 70% to 95% by weight of an inorganic filler and 5% to 30% by weight of a thermosetting resin. The lower surface of the electrical insulating layer 3 is covered with a multilayer wiring board 1, and the upper surface of the electrical insulating layer 3 is covered with a multilayer wiring board 2. Wiring patterns are formed on both surfaces of the wiring boards 1 and 2, and via receiving lands 20 are formed on the surfaces of the wiring boards 1 and 2 on the side of the electrical insulating layer 3.

配線基板1の配線パターン上には、半導体ベアチップなどの部品4がバンプ5によりフリップチップ接合されており、この部品4は電気絶縁層3に埋め込まれている。
電気絶縁層3には、熱硬化の導電性樹脂ペースト材料で構成される第1のインナービアとしてのインナービア6が設けられており、このインナービア6とビア受けランド20を介して配線基板1,2の間を電気的に接続している。インナービア6は、部品4を囲んで複数個設けられる。無機フィラー及び熱硬化性樹脂を選択することによって、電気絶縁層3の線膨張係数、熱伝導度、及び誘電率等を容易に制御することができる。
On the wiring pattern of the wiring board 1, a component 4 such as a semiconductor bare chip is flip-chip bonded by a bump 5, and this component 4 is embedded in the electrical insulating layer 3.
The electrical insulating layer 3 is provided with an inner via 6 as a first inner via made of a thermosetting conductive resin paste material, and the wiring board 1 is interposed via the inner via 6 and the via receiving land 20. , 2 are electrically connected. A plurality of inner vias 6 are provided surrounding the component 4. By selecting the inorganic filler and the thermosetting resin, the linear expansion coefficient, thermal conductivity, dielectric constant, and the like of the electrical insulating layer 3 can be easily controlled.

電気絶縁層3の無機フィラーとして例えば、アルミナ、マグネシア、窒化ホウ素、窒化アルミ、窒化珪素、フッ素樹脂及びシリカ等を用いることができる。アルミナ、窒化ホウ素及び窒化アルミを用いると、従来のガラス・エポキシ基板よりも熱伝導度の高い基板が製作可能となり、部品4の発熱を効果的に放熱させることができる。特にアルミナを用いるとコストが安いという利点も得られる。シリカを用いると、電気絶縁層3の線膨張係数が部品4としてのシリコン半導体に近づき、温度変化によるクラックの発生等を防止することができるため、半導体チップを直接実装するフリップチップ実装時に好ましい。   As the inorganic filler of the electrical insulating layer 3, for example, alumina, magnesia, boron nitride, aluminum nitride, silicon nitride, fluororesin, silica, or the like can be used. When alumina, boron nitride, and aluminum nitride are used, a substrate having higher thermal conductivity than that of a conventional glass / epoxy substrate can be manufactured, and the heat generated by the component 4 can be effectively dissipated. In particular, when alumina is used, there is an advantage that the cost is low. When silica is used, the coefficient of linear expansion of the electrical insulating layer 3 approaches that of the silicon semiconductor as the component 4 and cracks due to temperature changes can be prevented. Therefore, it is preferable when flip chip mounting is performed to directly mount a semiconductor chip.

またシリカは、誘電率の低い電気絶縁層が得られ、比重も軽いため、携帯電話装置等の高周波用モジュール基板として好ましい。窒化珪素やフッ素樹脂を用いても誘電率の低い電気絶縁層が得られる。また、窒化ホウ素を用いると線膨張係数を低減できる。   Silica is preferable as a high-frequency module substrate for a mobile phone device and the like because an electric insulating layer having a low dielectric constant is obtained and its specific gravity is light. Even when silicon nitride or fluororesin is used, an electrical insulating layer having a low dielectric constant can be obtained. Further, when boron nitride is used, the linear expansion coefficient can be reduced.

電気絶縁層3の熱硬化性樹脂として、耐熱性の高いエポキシ樹脂やフェノール樹脂、シアネート樹脂を用いると、電気絶縁層3の耐熱性が向上する。また、誘電正接の低いフッ素樹脂、PTFE樹脂(四フッ化エチレン樹脂)、PPO樹脂(ポリフェニレンオキサイド)、PPE樹脂(ポリフェニレンエーテル)を含む樹脂、もしくはそれらの樹脂を変性させた樹脂を用いると、電気絶縁層3の高周波特性が向上する。   When an epoxy resin, phenol resin, or cyanate resin having high heat resistance is used as the thermosetting resin of the electric insulating layer 3, the heat resistance of the electric insulating layer 3 is improved. In addition, if a fluororesin having a low dielectric loss tangent, a PTFE resin (tetrafluoroethylene resin), a PPO resin (polyphenylene oxide), a resin containing PPE resin (polyphenylene ether), or a resin obtained by modifying these resins is used, The high frequency characteristics of the insulating layer 3 are improved.

配線基板1,2の配線パターンは、電気伝導性を有する物質からなり、例えば、金属箔や導電性樹脂組成物により構成することができる。金属箔を用いるとエッチング等により微細な配線パターンを容易に形成できる。また、離型フィルムを用いた転写等により配線パターンを形成することができる。   The wiring patterns of the wiring boards 1 and 2 are made of a material having electrical conductivity, and can be composed of, for example, a metal foil or a conductive resin composition. When a metal foil is used, a fine wiring pattern can be easily formed by etching or the like. Further, the wiring pattern can be formed by transfer using a release film.

また、配線パターンを導電性樹脂組成物により構成する場合、金、銀、銅、パラジュウム及びニッケル等の金属粉やカ―ボン粉を用いることにより、電気抵抗が低い配線パターンを印刷により容易に形成できる。   In addition, when the wiring pattern is composed of a conductive resin composition, a wiring pattern with low electrical resistance can be easily formed by printing using metal powder such as gold, silver, copper, palladium and nickel, or carbon powder. it can.

さらに、これらの配線パターンの表面にめっき処理をすることにより、耐食性や電気伝導性を向上させることができる。さらに、配線パターンの電気絶縁層3との接触面を粗化することで、電気絶縁層3との接着性を高めることができる。   Furthermore, the corrosion resistance and electrical conductivity can be improved by plating the surfaces of these wiring patterns. Furthermore, the adhesiveness with the electrical insulating layer 3 can be improved by roughening the contact surface of the wiring pattern with the electrical insulating layer 3.

部品4としての半導体チップは、例えばトランジスタ、IC及びLSI等の半導体素子により構成する。半導体素子は、半導体ベアチップであってもよい。配線パターンと部品4とは、例えば導電性接着剤、異方性導電フィルム(ACF)、を用いたフリップチップボンディングにより接続する。また、バンプ5を形成して接続してもよい。また、電気絶縁層3によって部品4を外気から遮断することができるため、湿度による信頼性低下を防止することができる。また、電気絶縁層3の材料としてフィラーと熱硬化性樹脂との混合物を用いると、セラミック基板と異なり、高温で焼成する必要がなく、部品4を内蔵することが容易である。   A semiconductor chip as the component 4 is constituted by a semiconductor element such as a transistor, an IC, and an LSI. The semiconductor element may be a semiconductor bare chip. The wiring pattern and the component 4 are connected by flip chip bonding using, for example, a conductive adhesive or an anisotropic conductive film (ACF). Further, bumps 5 may be formed and connected. Moreover, since the component 4 can be shielded from the outside air by the electrical insulating layer 3, it is possible to prevent a decrease in reliability due to humidity. Further, when a mixture of a filler and a thermosetting resin is used as the material of the electrical insulating layer 3, unlike the ceramic substrate, it is not necessary to fire at a high temperature, and the component 4 can be easily incorporated.

インナービア6は、配線基板1,2の配線パターン間を接続する機能を有する導電性粉末と熱硬化性樹脂との混合物で構成する。例えば、金、銀、銅又はニッケル等の金属粉末やカ―ボン粉末と熱硬化性樹脂との混合物を用いることができる。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂を用いることができる。エポキシ樹脂は、耐熱性が高いため特に好ましい。金属粉末は、金、銀、銅またはニッケルが好ましく、銅は導電性が高いのみならずマイグレーションも少ないため特に好ましい。銅を銀で被覆した金属粉を用いても、マイグレーションの少なさと導電性の高さとの両方の特性を満たすことができる。   The inner via 6 is composed of a mixture of conductive powder having a function of connecting the wiring patterns of the wiring boards 1 and 2 and a thermosetting resin. For example, a metal powder such as gold, silver, copper, or nickel, or a mixture of carbon powder and a thermosetting resin can be used. As the thermosetting resin, for example, an epoxy resin, a phenol resin, or a cyanate resin can be used. Epoxy resins are particularly preferred because of their high heat resistance. The metal powder is preferably gold, silver, copper or nickel, and copper is particularly preferable because it has not only high conductivity but also less migration. Even when metal powder in which copper is coated with silver is used, it is possible to satisfy both characteristics of low migration and high conductivity.

電気絶縁層3の外周部には、この電気絶縁層3の端面で切断面が露出した第2のインナービアとしてのインナービア7が設けられている。インナービア7は、インナービア6と同じ材料で構成することが好ましい。インナービア7は後述するように、部品4が発生する高周波ノイズおよび、外部ノイズの影響による部品4の誤動作を防止するためのシールドの接続端子として用いる。   An inner via 7 as a second inner via having a cut surface exposed at the end face of the electric insulating layer 3 is provided on the outer peripheral portion of the electric insulating layer 3. The inner via 7 is preferably made of the same material as the inner via 6. As will be described later, the inner via 7 is used as a shield connection terminal for preventing malfunction of the component 4 due to the influence of high-frequency noise generated by the component 4 and external noise.

インナービア7は、電気絶縁層3の端面で切断面が露出した半円柱状に形成されており、配線基板1および2のアース接続されていることが好ましい。
このように構成したため、インナービア7が半円柱状で電気絶縁層3の端面に形成すればよいことから、部品内蔵面積を拡大またはモジュールサイズを小型化できる。
The inner via 7 is formed in a semi-cylindrical shape with the cut surface exposed at the end face of the electrical insulating layer 3, and is preferably connected to the ground of the wiring boards 1 and 2.
Since it comprised in this way, since the inner via | veer 7 should just be formed in the end surface of the electric-insulation layer 3 by semi-cylindrical shape, a component built-in area can be expanded or a module size can be reduced.

(実施の形態2)
図2は本発明の実施の形態2を示す。
図2(a)は部品内蔵モジュールの断面図であり、図2(b)はA−Aに沿った平面断面図である。
(Embodiment 2)
FIG. 2 shows a second embodiment of the present invention.
FIG. 2A is a cross-sectional view of the component built-in module, and FIG. 2B is a plan cross-sectional view along AA.

実施の形態1と異なる点は、電気絶縁層3の端面から配線基板1,2の端面に掛けてノイズシールド層となる導電性膜10が形成されており、この導電性膜10がインナービア7を介してアース接続(GND:グランド接続)されている点である。導電性膜10は、めっき、スパッタリング、蒸着、CVD(Chemical vapor deposition )等の方法により膜状に形成されている。   A difference from the first embodiment is that a conductive film 10 serving as a noise shield layer is formed from the end face of the electrical insulating layer 3 to the end faces of the wiring boards 1 and 2. It is a point which is earth-connected (GND: ground connection) via. The conductive film 10 is formed into a film shape by a method such as plating, sputtering, vapor deposition, CVD (Chemical vapor deposition).

このように構成したため、部品内蔵モジュール端面に形成するシールド層となる導電性膜10と、配線基板1,2とのアース接続がインナービア7の断面を介して行えるため、接続面積が広く安定した接続を得ることができる。   Since it comprised in this way, since the conductive film 10 used as the shield layer formed in the end surface of a component built-in module and the ground connection with the wiring boards 1 and 2 can be performed through the cross section of the inner via 7, the connection area was wide and stable. A connection can be obtained.

また、図10に示した従来例のように、インナービアを周辺に配列するだけでシールド効果を得る場合に比較して、この実施の形態では導電性膜10とインナービア7との組み合わせでシールド効果を達成しているため、インナービア7の数は少なくて済み、加工工数を削減できる。さらには、インナービアを半円柱状でモジュール端面に形成すればよいことから、部品内蔵面積を拡大またはモジュールサイズを小型化できる。   Further, as in the conventional example shown in FIG. 10, in this embodiment, the shield is formed by the combination of the conductive film 10 and the inner via 7 as compared with the case where the shielding effect is obtained only by arranging the inner vias in the periphery. Since the effect is achieved, the number of inner vias 7 can be reduced, and the number of processing steps can be reduced. Furthermore, since the inner vias may be formed in a semi-cylindrical shape on the module end face, the component built-in area can be increased or the module size can be reduced.

(実施の形態3)
図3は本発明の実施の形態3を示す。
図3は部品内蔵モジュールの断面図で、実施の形態2と異なる点は、配線基板2の表層に部品8を実装し、配線基板2の表層に部品8を樹脂材料9によってモールドするとともに、電気絶縁層3の端面から配線基板1,2の端面に掛けて、さらに樹脂材料9の表面に掛けて、ノイズシールド層となる導電性膜10が形成されており、この導電性膜10がインナービア7を介してアース接続(GND:グランド接続)されている点である。内蔵した部品4および表層に実装した部品8を共々モジュール全体をシールド構造とすることができる。
(Embodiment 3)
FIG. 3 shows a third embodiment of the present invention.
FIG. 3 is a cross-sectional view of the component built-in module. The difference from the second embodiment is that the component 8 is mounted on the surface layer of the wiring board 2, the component 8 is molded with the resin material 9 on the surface layer of the wiring board 2, and A conductive film 10 serving as a noise shield layer is formed from the end surface of the insulating layer 3 to the end surfaces of the wiring substrates 1 and 2 and further to the surface of the resin material 9, and this conductive film 10 is formed as an inner via. 7 is a ground connection (GND: ground connection). The entire module including the built-in component 4 and the component 8 mounted on the surface layer can have a shield structure.

導電性膜10は、めっき、スパッタリング、蒸着、CVD(Chemical vapor deposition )等の方法により膜状に形成されている。
このように構成したため、部品内蔵モジュール端面に形成するシールド層となる導電性膜10と、配線基板1,2とのアース接続がインナービア7の断面を介して行えるため、接続面積が広く安定した接続を得ることができる。
The conductive film 10 is formed into a film shape by a method such as plating, sputtering, vapor deposition, CVD (Chemical vapor deposition).
Since it comprised in this way, since the conductive film 10 used as the shield layer formed in the end surface of a component built-in module and the ground connection with the wiring boards 1 and 2 can be performed through the cross section of the inner via 7, the connection area was wide and stable. A connection can be obtained.

また、図10に示した従来例のように、インナービアを周辺に配列するだけでシールド効果を得る場合に比較して、この実施の形態では導電性膜10とインナービア7との組み合わせでシールド効果を達成しているため、インナービア7の数は少なくて済み、加工工数を削減できる。さらには、インナービアを半円柱状でモジュール端面に形成すればよいことから、部品内蔵面積を拡大またはモジュールサイズを小型化できる。   Further, as in the conventional example shown in FIG. 10, in this embodiment, the shield is formed by the combination of the conductive film 10 and the inner via 7 as compared with the case where the shielding effect is obtained only by arranging the inner vias in the periphery. Since the effect is achieved, the number of inner vias 7 can be reduced, and the number of processing steps can be reduced. Furthermore, since the inner vias may be formed in a semi-cylindrical shape on the module end face, the component built-in area can be increased or the module size can be reduced.

上記の各実施の形態において、本実施の形態ではインナービア6,7を導電性樹脂ペーストで形成した例を示したが、本発明はこれに限定されず、スルホールめっき等で形成してもよい。導電性膜10は半円柱状のインナービア7と並列して配線基板1,2の断面に現れる配線パターンと接続してもよい。   In each of the above embodiments, an example in which the inner vias 6 and 7 are formed of a conductive resin paste has been described in the present embodiment, but the present invention is not limited to this and may be formed by through-hole plating or the like. . The conductive film 10 may be connected to a wiring pattern appearing in the cross section of the wiring boards 1 and 2 in parallel with the semi-cylindrical inner via 7.

また、部品4を電気絶縁層3に内蔵した例を示したが、抵抗、コンデンサ、インダクタ等の受動部品を内蔵してもよい。
(実施の形態4)
図4〜図8は、図3に示した実施の形態3の部品内蔵モジュールの具体的な製造方法を示している。
Moreover, although the example which incorporated the component 4 in the electric insulation layer 3 was shown, you may incorporate passive components, such as a resistor, a capacitor | condenser, and an inductor.
(Embodiment 4)
4 to 8 show a specific manufacturing method of the component built-in module according to the third embodiment shown in FIG.

図4(a)から図5(i)は部品内蔵モジュール製造工程を説明する断面図である。
図4(a)の電気絶縁層3は、70重量%以上95重量%以下の無機フィラー及び5重量%以上30重量%以下の熱硬化性樹脂を含む混合物からなる、厚み0.6mmの未硬化状態である。電機絶縁層3の表面に、電気絶縁層の表面保護とインナービアの突起部を形成する目的でPET、PPS、PENなどで構成される厚み0.01〜0.03mm程度の保護フィルム11をラミネートする。その後、レーザやパンチャーの手段により直径0.05〜0.3mm程度のインナービアホール12を加工する。
FIG. 4A to FIG. 5I are cross-sectional views for explaining the component built-in module manufacturing process.
The electrical insulating layer 3 in FIG. 4A is an uncured 0.6 mm thick layer composed of a mixture containing an inorganic filler of 70 wt% to 95 wt% and a thermosetting resin of 5 wt% to 30 wt%. State. A protective film 11 having a thickness of about 0.01 to 0.03 mm made of PET, PPS, PEN or the like is laminated on the surface of the electric insulating layer 3 for the purpose of protecting the surface of the electric insulating layer and forming protrusions of the inner vias. To do. Thereafter, the inner via hole 12 having a diameter of about 0.05 to 0.3 mm is processed by means of a laser or a puncher.

次いで、図4(b)および図4(c)に示すように、インナービアホール12に導電性樹脂ペーストを印刷充填する。さらに、保護フィルム11を剥離除去することで、電気絶縁層3の表面から飛び出たインナービア6,7を備えた電気絶縁シート13を得ることができる。   Next, as shown in FIGS. 4B and 4C, the inner via hole 12 is filled with a conductive resin paste by printing. Furthermore, the electrical insulation sheet 13 provided with the inner vias 6 and 7 protruding from the surface of the electrical insulation layer 3 can be obtained by peeling and removing the protective film 11.

図4(d)は積層工程を示すもので、配線基板1の配線パターン上に厚み0.05〜0.5mmの部品4がバンプ5によりフリップチップ実装されている。配線基板1、インナービア6,7を形成した電気絶縁シート13、配線基板2を順次積層する。なお、電気絶縁シート13に部品4を内蔵するためのキャビティを形成してもよい。   FIG. 4 (d) shows a stacking process, and a component 4 having a thickness of 0.05 to 0.5 mm is flip-chip mounted on the wiring pattern of the wiring substrate 1 by bumps 5. The wiring board 1, the electrical insulating sheet 13 on which the inner vias 6 and 7 are formed, and the wiring board 2 are sequentially laminated. Note that a cavity for incorporating the component 4 may be formed in the electrical insulating sheet 13.

図4(e)に示すように配線基板と電気絶縁シートを積層した後、熱プレスを行うことで部品内蔵基板14が完成する。熱プレスは配線基板1,2の表面を熱プレス機(図示せず)により、例えば温度200℃、圧力3MPaで加熱加圧する。この際、電気絶縁シートが一端軟化して部品4を埋め込むと共に、配線基板1,2と接着して硬化する。また、電気絶縁樹脂シートに形成されたインナービア6,7は、熱プレスの際に電気絶縁シートからの飛び出し量と、配線基板のビア受けランド20の厚みにて圧縮接合され、配線基板1と配線基板2の間の安定した電気的接続を得ることができる。   As shown in FIG. 4E, after laminating the wiring board and the electrical insulating sheet, the component-embedded board 14 is completed by performing heat pressing. In the hot press, the surfaces of the wiring boards 1 and 2 are heated and pressed by a hot press machine (not shown) at, for example, a temperature of 200 ° C. and a pressure of 3 MPa. At this time, the electrical insulating sheet is softened at one end to embed the component 4 and is bonded to the wiring boards 1 and 2 and hardened. Further, the inner vias 6 and 7 formed in the electrically insulating resin sheet are compression-bonded by the amount of protrusion from the electrically insulating sheet and the thickness of the via receiving land 20 of the wiring board at the time of hot pressing. A stable electrical connection between the wiring boards 2 can be obtained.

図5(f)は部品内蔵基板14の表面配線パターン上に部品8の実装を行った図で、さらに熱硬化性の樹脂材料9にて部品8のモールドを行い、図5(g)に示すように多面配置した基板を形成する。   FIG. 5F is a diagram in which the component 8 is mounted on the surface wiring pattern of the component-embedded substrate 14, and the component 8 is molded with a thermosetting resin material 9, and is shown in FIG. 5G. Thus, a multi-sided substrate is formed.

図5(h)は上述のように構成された部品内蔵基板を、モジュール単位に溝加工を行うための工程説明図である。ダイシング装置のブレード17にてモジュールサイズにハーフダイシングを行う。なお、周辺の捨て部分となるラインは完全に切断してもよい。この際、切断溝となるブレードの歯幅18を考慮して大判基板に対するモジュールの配置が設計段階で決定される。特に切断端面にインナービア7が半円柱状に残るようインナービア7を配置するよう設計する。図5(i)と図6(a)とはモジュール単位に切断溝19をハーフダイシングした図である。   FIG. 5H is a process explanatory diagram for performing groove processing on the component-embedded substrate configured as described above in module units. Half dicing is performed to the module size with the blade 17 of the dicing apparatus. In addition, you may cut | disconnect the line used as the surrounding discard part completely. At this time, the arrangement of the modules with respect to the large-sized substrate is determined in the design stage in consideration of the tooth width 18 of the blade that becomes the cutting groove. In particular, the inner via 7 is designed to be arranged so that the inner via 7 remains in a semi-cylindrical shape on the cut end face. FIG. 5 (i) and FIG. 6 (a) are diagrams in which the cutting grooves 19 are half-diced for each module.

図6(b)は切断溝をハーフダイシングした際のB−B線に沿った平面断面図である。モジュール間に配置するインナービア7は図のように距離dだけ少しずらして配置することで問題なく構成できる。   FIG. 6B is a plan sectional view taken along line BB when the cutting groove is half-diced. The inner vias 7 arranged between the modules can be configured without any problem by arranging them slightly shifted by a distance d as shown in the figure.

次に、切断した端面に露出したインナービア7の形状を外観検査することによって、電気絶縁層3の内部のインナービア6の出来栄えを評価する。
図7から図9は本発明の実施の形態3に係る部品内蔵モジュールの検査に用いる半円柱状インナービアの断面図である。
Next, the appearance of the inner via 6 inside the electrical insulating layer 3 is evaluated by visual inspection of the shape of the inner via 7 exposed at the cut end face.
7 to 9 are cross-sectional views of the semi-cylindrical inner via used for the inspection of the component built-in module according to Embodiment 3 of the present invention.

図7(a1)は正常なインナービア7の状態を示す断面図で、図7(a2)は図7(a1)の矢印J方向から見た電気絶縁層3の端面の正面図である。
同様に、図7(b1)(c1)(d1)はそれぞれ不良な種々のインナービア7の状態を示す断面図で、図7(b2)(c2)(d2)は図7(b1)(c1)(d1)の矢印J方向から見た電気絶縁層3の端面の正面図である。
FIG. 7 (a1) is a cross-sectional view showing a state of the normal inner via 7, and FIG. 7 (a2) is a front view of the end face of the electrical insulating layer 3 viewed from the direction of arrow J in FIG. 7 (a1).
Similarly, FIGS. 7 (b1), (c1), and (d1) are sectional views showing various states of various defective inner vias 7, and FIGS. 7 (b2), (c2), and (d2) are FIGS. 7 (b1) (c1). ) Is a front view of the end face of the electrical insulating layer 3 as viewed from the direction of arrow J in (d1).

更に詳しく説明すると、
図7(a1)(a2)は正常な状態を示している。
図7(b1)(b2)はインナービアホールに導電性樹脂ペーストを印刷充填する際に気泡が発生した状態を示すもので、半円柱状の切断断面に気泡が現れ異常が検出できる。
In more detail,
7A1 and 7A2 show a normal state.
FIGS. 7B1 and 7B2 show a state in which bubbles are generated when the conductive resin paste is printed and filled in the inner via holes, and the bubbles appear in the semi-cylindrical cut section and an abnormality can be detected.

図7(c1)(c2)は積層ずれなどの原因によりインナービアの位置が設計位置からずれた状態を示すもので、半円柱状の切断断面は細くなり検出できる。
図7(d1)(d2)は熱プレス工程において電気絶縁層が軟化した際に樹脂流れが発生に伴いインナービアにも曲がりが発生した状態を示すもので、半円柱状の切断断面は鼓状となり検出できる。
FIGS. 7C1 and 7C2 show a state in which the position of the inner via is deviated from the design position due to a stacking deviation or the like, and the semi-cylindrical cut cross section becomes thin and can be detected.
FIGS. 7 (d1) and (d2) show a state in which the inner via is bent along with the flow of the resin when the electrical insulating layer is softened in the hot press process. Can be detected.

従来では、上下配線基板の間の電気的な接続は図1(b)に示すインナービア6のようにモジュール内に配置されるため外観検査はできないので、X線透過装置のような設備を用いて時間を掛けてビアの品質状態を検査する必要があったが、この実施の形態では、電気絶縁層3の端面に露出したインナービア7の切断面を外観検査することにより、電気絶縁層3の内部のインナービア6の出来栄えを評価することができ、従来のようなX線透過装置などの高価な検査ツールが不要となる。   Conventionally, since the electrical connection between the upper and lower wiring boards is arranged in the module like the inner via 6 shown in FIG. 1 (b), an appearance inspection cannot be performed, and therefore an equipment such as an X-ray transmission device is used. In this embodiment, it is necessary to inspect the quality state of the via over time, but in this embodiment, the electrical insulating layer 3 is inspected by inspecting the cut surface of the inner via 7 exposed on the end surface of the electrical insulating layer 3. The quality of the inner via 6 inside can be evaluated, and an expensive inspection tool such as a conventional X-ray transmission device becomes unnecessary.

インナービア6の検査に合格した多面配置の基板に対して以降の処理が実施される。
図8(a)に示すように樹脂モールドのエッジを必要に応じて面取りを行った後、樹脂モールド表面および切断端面に図8(b)に示すように導電性膜10を形成する。導電性膜は金属材料を、めっき、蒸着、スパッタリングなどの方法で形成する。
Subsequent processing is performed on the multi-sided board that has passed the inspection of the inner via 6.
As shown in FIG. 8A, the edge of the resin mold is chamfered as necessary, and then the conductive film 10 is formed on the resin mold surface and the cut end surface as shown in FIG. 8B. The conductive film is formed of a metal material by a method such as plating, vapor deposition, or sputtering.

これにより導電性膜10が電気絶縁層3の端面に形成された半円柱状のインナービア7を介してアースに電気的に接続されることで、部品内蔵モジュール全体がシールドできる。その後、図8(c)に示すようにハーフダイシング部分を完全切断して部品内蔵モジュールに個片化する。   As a result, the conductive film 10 is electrically connected to the ground via the semi-cylindrical inner via 7 formed on the end face of the electrical insulating layer 3, whereby the entire component built-in module can be shielded. Thereafter, as shown in FIG. 8 (c), the half dicing portion is completely cut into individual components.

実施の形態4では実施の形態3の部品内蔵モジュールの場合を例に挙げて、その製造方法を説明したが、実施の形態1,実施の形態2に示した部品内蔵モジュールも同様に製造してインナービア6の出来栄えを評価することができる。   In the fourth embodiment, the manufacturing method has been described by taking the case of the component built-in module of the third embodiment as an example. However, the component built-in module shown in the first and second embodiments is also manufactured in the same manner. The quality of the inner via 6 can be evaluated.

(実施の形態5)
実施の形態4の説明では、検査用の半円柱状インナービアを部品内蔵モジュール側の切断端面に残す設定としたが、図9に示すように切断溝19の切断幅19aに対して基板周辺部(捨て部分)に残るようにインナービア7の配置設計を行い、切断後の基板周辺部(捨て部分)端面の半円柱状ビアを検査して、電気絶縁層3の内部のインナービア6の出来栄えを評価することもでき、従来のようなX線透過装置などの高価な検査ツールが不要となる。
(Embodiment 5)
In the description of the fourth embodiment, the inspection semi-cylindrical inner via is set to remain on the cut end surface on the component built-in module side. However, as shown in FIG. The layout of the inner vias 7 is designed so as to remain in the (discarded portion), and the semi-cylindrical vias on the end surface of the substrate (discarded portion) after cutting are inspected, and the inner via 6 inside the electrical insulating layer 3 is finished. Therefore, an expensive inspection tool such as a conventional X-ray transmission device becomes unnecessary.

なお、検査用の半円柱状インナービアを部品内蔵モジュール側の切断端面に残すよう設定するとともに、基板周辺部(捨て部分)に残るようにインナービア7の配置設計を行い、部品内蔵モジュール側の切断端面に露出したインナービア7の切断面、または基板周辺部(捨て部分)に残ったインナービア7の切断面を検査して、電気絶縁層3の内部のインナービア6の出来栄えを評価することもできる。   The semi-cylindrical inner via for inspection is set to remain on the cut end surface on the component built-in module side, and the arrangement of the inner via 7 is designed so as to remain on the peripheral portion of the board (discarded portion). Inspecting the cut surface of the inner via 7 exposed on the cut end surface or the cut surface of the inner via 7 remaining on the peripheral portion (discarded portion) of the substrate to evaluate the quality of the inner via 6 inside the electrical insulating layer 3. You can also.

本発明は、部品内蔵モジュールの製造の信頼性を、X線透過装置のような設備を用いずに、しかも時間を掛けて検査しなくても判定することができ、量産化の実現に寄与できる。   The present invention can determine the reliability of manufacturing of a component built-in module without using equipment such as an X-ray transmission device and without inspecting it over time, and can contribute to the realization of mass production. .

本発明に係わる実施の形態1の部品内蔵モジュールの断面図Sectional drawing of the component built-in module of Embodiment 1 concerning this invention 本発明に係わる実施の形態2の部品内蔵モジュールの断面図Sectional drawing of the component built-in module of Embodiment 2 concerning this invention 本発明に係わる実施の形態3の部品内蔵モジュールを説明するための断面図Sectional drawing for demonstrating the component built-in module of Embodiment 3 concerning this invention. 本発明に係わる実施の形態4における部品内蔵モジュール製造方法の多面配置した基板の作成工程を説明するための断面図Sectional drawing for demonstrating the production process of the board | substrate which has multiple arrangement | positioning of the component built-in module manufacturing method in Embodiment 4 concerning this invention 同実施の形態において多面配置した基板に表面実装し、表面実装部品を樹脂モールドと、モジュール単位にハーフダイシングする工程を説明するための断面図Sectional drawing for demonstrating the process of carrying out the surface mounting to the board | substrate arrange | positioned in multiple surfaces in the same embodiment, and carrying out the half dicing of the surface mounting components for each module unit 同実施の形態においてモジュール単位にハーフダイシング工程まで進めた多面配置した基板の断面図および平面図Sectional view and plan view of a multi-sided board that has been advanced up to a half dicing process in module units in the same embodiment 同実施の形態においてインナービア検査工程を説明するための断面図と電気絶縁層の端面の正面図Sectional drawing for demonstrating an inner via | veer inspection process in the same embodiment, and the front view of the end surface of an electrically insulating layer 同実施の形態において導電性膜形成工程を説明するための断面図Sectional drawing for demonstrating the electroconductive film formation process in the embodiment 本発明に係わる実施の形態5の部品内蔵モジュール検査における、インナービア配置の一例を説明するためのインナービア平面図Inner via plan view for explaining an example of inner via arrangement in the component built-in module inspection according to the fifth embodiment of the present invention. 従来の部品内蔵モジュールの断面図と平面図Sectional view and plan view of a conventional component built-in module 従来の製造方法における多面配置した基板の切断時の平面図Plan view when cutting a multi-sided substrate in a conventional manufacturing method

符号の説明Explanation of symbols

1,2 配線基板
3 電気絶縁層
4,8 部品
6 インナービア(第1のインナービア)
7 インナービア(第2のインナービア)
9 樹脂材料
10 導電性膜
11 保護フィルム
12 インナービアホール
13 電気絶縁シート
14 部品内蔵基板
17 ダイシング装置のブレード
19 切断溝
20 ビア受けランド
21 気泡
1, 2 Wiring board 3 Electrical insulation layer 4, 8 Parts 6 Inner via (first inner via)
7 Inner via (second inner via)
9 Resin material 10 Conductive film 11 Protective film 12 Inner via hole 13 Electrical insulating sheet 14 Component-embedded substrate 17 Dicing device blade 19 Cutting groove 20 Via receiving land 21 Air bubble

Claims (4)

第1の配線基板と第2の配線基板の間に電気絶縁層が配設され、第1の配線基板の前記電気絶縁層の側または第2の配線基板の前記電気絶縁層の側に実装された部品を前記電気絶縁層に埋設するとともに、前記電気絶縁層に形成されて前記第1の配線基板と前記第2の配線基板には形成されていない第1のインナービアによって第1の配線基板と第2の配線基板の間を電気接続した部品内蔵モジュールであって、
前記電気絶縁層の端面で半円柱状の切断面が露出し前記第1の配線基板と前記第2の配線基板には形成されていない第2のインナービアを備え、前記第2のインナービアは基準電位に接続されており、かつ、前記第2のインナービアに接続された導電性膜を前記電気絶縁層の端面に設けた
部品内蔵モジュール。
An electrical insulating layer is disposed between the first wiring board and the second wiring board, and is mounted on the side of the electrical insulating layer of the first wiring board or the side of the electrical insulating layer of the second wiring board. The first wiring board is embedded by the first inner via formed in the electric insulating layer and not formed in the first wiring board and the second wiring board. A module with a built-in component that is electrically connected between the wiring board and the second wiring board,
A semi-cylindrical cut surface is exposed at an end surface of the electrical insulating layer, and includes a first inner wiring board and a second inner via that is not formed on the second wiring board. A component built-in module in which a conductive film connected to a reference potential and connected to the second inner via is provided on an end face of the electrical insulating layer.
第2の配線基板の前記電気絶縁層の側とは反対側の面に実装された部品を樹脂材料でモールドするとともに、
前記電気絶縁層の端面と前記樹脂材料の表面に第2のインナービアに接続された導電性膜を設けた
請求項1記載の部品内蔵モジュール。
Molding a component mounted on the surface of the second wiring board opposite to the side of the electrical insulating layer with a resin material;
The component built-in module according to claim 1, wherein a conductive film connected to a second inner via is provided on an end face of the electrical insulating layer and a surface of the resin material.
前記導電性膜は、金属材料をめっき、蒸着、スパッタリング、CVDの何れかの手段で形成された
請求項1または請求項2に記載の部品内蔵モジュール。
The component built-in module according to claim 1, wherein the conductive film is formed of a metal material by any one of plating, vapor deposition, sputtering, and CVD.
前記第1,第2のインナービアは、導電性樹脂ペーストで構成されている
請求項1〜請求項の何れか1項に記載の部品内蔵モジュール。
The component built-in module according to any one of claims 1 to 3 , wherein the first and second inner vias are made of a conductive resin paste.
JP2007164440A 2007-06-22 2007-06-22 Built-in module Expired - Fee Related JP5127315B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007164440A JP5127315B2 (en) 2007-06-22 2007-06-22 Built-in module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007164440A JP5127315B2 (en) 2007-06-22 2007-06-22 Built-in module

Publications (3)

Publication Number Publication Date
JP2009004584A JP2009004584A (en) 2009-01-08
JP2009004584A5 JP2009004584A5 (en) 2010-05-13
JP5127315B2 true JP5127315B2 (en) 2013-01-23

Family

ID=40320642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007164440A Expired - Fee Related JP5127315B2 (en) 2007-06-22 2007-06-22 Built-in module

Country Status (1)

Country Link
JP (1) JP5127315B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101828317B1 (en) 2017-07-20 2018-02-12 최현길 Method and apparatua for fixing printed circuit boards of different sizes using a fixing member and monitoring the assembly process of printed circuit boards in real time

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130050967A1 (en) * 2010-03-16 2013-02-28 Nec Corporation Functional device-embedded substrate
JP5360425B2 (en) * 2010-04-08 2013-12-04 株式会社村田製作所 Circuit module and method of manufacturing circuit module
JP2012049260A (en) * 2010-08-25 2012-03-08 Ricoh Microelectronics Co Ltd Cutting method and cutting device
JP5285819B1 (en) * 2012-11-07 2013-09-11 太陽誘電株式会社 Electronic circuit module
KR102166048B1 (en) * 2014-03-20 2020-10-15 엘지디스플레이 주식회사 Multilayer circuit board
CN104270885A (en) * 2014-05-05 2015-01-07 珠海越亚封装基板技术股份有限公司 Insert Frame Having Polymer Substrate And Manufacturing Method Of The Frame
WO2016121491A1 (en) * 2015-01-30 2016-08-04 株式会社村田製作所 Electronic circuit module
CN107535080B (en) 2015-05-14 2019-08-06 株式会社村田制作所 Electronic circuit module

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2976049B2 (en) * 1992-07-27 1999-11-10 株式会社村田製作所 Multilayer electronic components
JP2006210870A (en) * 2004-12-28 2006-08-10 Matsushita Electric Ind Co Ltd Module with built-in component, and manufacturing method thereof
WO2007060784A1 (en) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. Circuit module and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101828317B1 (en) 2017-07-20 2018-02-12 최현길 Method and apparatua for fixing printed circuit boards of different sizes using a fixing member and monitoring the assembly process of printed circuit boards in real time

Also Published As

Publication number Publication date
JP2009004584A (en) 2009-01-08

Similar Documents

Publication Publication Date Title
JP5127315B2 (en) Built-in module
JP6303443B2 (en) IC built-in substrate manufacturing method
US7849591B2 (en) Method of manufacturing a printed wiring board
CN107787112B (en) Printed circuit board with electronic component, manufacturing method thereof and electronic component module
US8482117B2 (en) Semiconductor device with electronic component incorporation substrate
US6975516B2 (en) Component built-in module and method for producing the same
KR101077410B1 (en) Printed circuit board with electronic components embedded therein including cooling member and method for fabricating the same
KR101241544B1 (en) The printed circuit board and the method for manufacturing the same
JP2007150123A (en) Capacitor to be built in wiring board, wiring board having built-in capacitor and manufacturing method thereof
TWI531290B (en) Multi-layer printed circuit board and method for manufacturing same
JP2015065400A (en) Element embedded printed circuit board and method of manufacturing the same
JP2005191156A (en) Wiring plate containing electric component, and its manufacturing method
JP5179856B2 (en) Wiring board built-in component and manufacturing method thereof, wiring board
JP2006210870A (en) Module with built-in component, and manufacturing method thereof
JP2004274035A (en) Module having built-in electronic parts and method of manufacturing same
JP6607087B2 (en) Manufacturing method of electronic component built-in substrate
KR101905879B1 (en) The printed circuit board and the method for manufacturing the same
KR101701380B1 (en) Device embedded flexible printed circuit board and manufacturing method thereof
JP2011151048A (en) Method of manufacturing electronic component, and electronic component
JP6324669B2 (en) Multilayer wiring board and manufacturing method thereof
JP2006186058A (en) Module comprising built-in component and manufacturing method thereof
US20220322534A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
JP4287757B2 (en) Circuit component built-in module and manufacturing method thereof
JP2009147177A (en) Capacitor incorporated in wiring board, and wiring board
KR20150059086A (en) Chip Embedded Board And Method Of Manufacturing The Same

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121030

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees