JP5126956B2 - Ｄｃ−ｄｃコンバータおよびその逆電流抑制方法 - Google Patents

Description

本発明は、ＤＣ−ＤＣコンバータおよびその逆電流抑制方法に関するもので、より具体的には、インダクタンス素子，整流用およびあるいは還流用のスイッチング素子を備えて、整流動作およびあるいは還流動作とを同期させてスイッチング制御する同期整流方式のＤＣ−ＤＣコンバータについて、同期整流のためのスイッチング制御の改良に関する。

ＤＣ−ＤＣコンバータについて、低電圧大電流化を行うため同期整流方式の構成を採ることが行われている。同期整流方式のＤＣ−ＤＣコンバータは、例えば特許文献１，２などに見られるように、ダイオードの替わりにスイッチング素子に置き換えて適宜なタイミングでオン・オフさせる構成としたものがある。この構成のものでは、スイッチング素子にはＭＯＳＦＥＴなどを使用することから低オン抵抗にすることができ、高い効率が得られるメリットがある。

本発明に係る図１を援用して説明するが、ＤＣ−ＤＣコンバータには、インダクタンス素子Ｌ１と、整流用およびあるいは還流用のスイッチング素子Ｑ５，Ｑ６を備え、直流入力電圧をスイッチング動作により高周波電力に変換してインダクタンス素子Ｌ１へ供給するとともに、それらスイッチング素子Ｑ５，Ｑ６には同期した交互の駆動信号（同期整流Ａ，同期整流Ｂ）を与えて整流動作およびあるいは還流動作を行わせるようになっている。

スイッチング素子Ｑ５，Ｑ６のオン・オフ切り替えでは、負荷電流との関係から、出力側からスイッチング素子側へ向かって逆電流が流れる状況が生じる問題がある。そこで、上述した特許文献１，２などでは逆電流が流れる状況を検出し、オン・オフ切り替え制御を適宜に制限することにより逆電流を抑制するようにした技術の提案がある。
特開２００４−２０１４３６号公報 特開２００７−１２４７４９号公報

しかし、スイッチング素子Ｑ５，Ｑ６をオン・オフ切り替え制御する構成を採った場合、そもそも本質的にオン・オフ切り替え時の出力電圧の変動が問題になる。すなわち、ＭＯＳＦＥＴＱ５，Ｑ６におけるオフからオンへの切り替えでは、寄生ダイオードによる順方向電圧Ｖｆからオン抵抗での電圧降下分へ切り替わるため、当該スイッチング素子での電圧降下が瞬間的に減少し、その結果、出力Ｖｏｕｔが上昇してしまう変動を起こす。逆に、ＭＯＳＦＥＴＱ５，Ｑ６におけるオンからオフへの切り替えでは、オン抵抗での電圧降下分から寄生ダイオードによる順方向電圧Ｖｆへ切り替わるため、当該スイッチング素子での電圧降下が瞬間的に上昇し、その結果、出力Ｖｏｕｔが降下してしまう変動を起こす。

この発明は上述した課題を解決するもので、その目的は、負荷電流との関係から生じる逆電流を抑制することができ、スイッチング動作に伴う出力変動の抑制が行えるＤＣ−ＤＣコンバータおよびその逆電流抑制方法を提供することにある。

上述した目的を達成するために、本発明に係るＤＣ−ＤＣコンバータは、（１）インダクタンス素子と、整流用およびあるいは還流用のＭＯＳＦＥＴからなるスイッチング素子を備えて、直流入力電圧をスイッチング動作により高周波電力に変換してインダクタンス素子へ供給するとともに、それらスイッチング素子には同期した交互の駆動信号を与えて整流動作およびあるいは還流動作を行わせる同期整流方式のＤＣ−ＤＣコンバータにおいて、トランスを配置して入力側と出力側とを電気的に絶縁し、同期整流制御回路にサブトランスを介して１次側制御回路を接続し、サブトランスの２次側に平滑回路の出力側からダイオードを接続し、スイッチング動作のパルス信号および負荷電流の検出値を入力し、負荷電流検出値に応じてデューティ比を増減させる動作であり、同期整流の駆動信号について負荷電流の増加に合わせてオン・デューティを増していき、最終的には最大オン・デューティとする調整を行うデューティ比調整手段を備え、負荷電流が軽負荷からゼロへ変化していくさいに、前記同期整流の駆動信号が、最大オンデューティのパルス幅制御の動作から、負荷電流の増加に応じてオン時間を増していく同期整流の動作となり、そしてスイッチング素子が駆動オフの状態で寄生ダイオードが整流動作を行う構成にする。

また本発明に係る逆電流抑制方法は、インダクタンス素子と、整流用およびあるいは還流用のＭＯＳＦＥＴからなるスイッチング素子を備えて、直流入力電圧をスイッチング動作により高周波電力に変換してインダクタンス素子へ供給するとともに、それらスイッチング素子には同期した交互の駆動信号を与えて整流動作およびあるいは還流動作を行わせる同期整流方式のＤＣ−ＤＣコンバータにおいて、トランスを配置して入力側と出力側とを電気的に絶縁し、同期整流制御回路にサブトランスを介して１次側制御回路を接続し、サブトランスの２次側に平滑回路の出力側からダイオードを接続し、スイッチング動作のパルス信号および負荷電流の検出値を入力し、負荷電流検出値に応じてデューティ比を増減させる動作であり、同期整流の駆動信号について負荷電流の増加に合わせてオン・デューティを増していき、最終的には最大オン・デューティとする調整を行い、負荷電流が軽負荷からゼロへ変化していくさいに、前記同期整流の駆動信号が、最大オンデューティのパルス幅制御の動作から、負荷電流の増加に応じてオン時間を増していく同期整流の動作となり、そしてスイッチング素子が駆動オフの状態で寄生ダイオードが整流動作を行う方法を採る。

本発明では、負荷電流が増加する状況あるいは減少する状況の何れにおいても、デューティ比を増減させる制御動作によりオン・オフ切り替えが適正に行われる。スイッチング素子のスイッチング動作では、負荷電流の検出値に応じてデューティ比を増減させる制御を行い、また、負荷電流の増加に合わせてオン・デューティを増していき、最終的には最大オン・デューティとする調整を行うので、負荷電流に対応した最適なオン・オフ切り替えが行える。

本発明に係るＤＣ−ＤＣコンバータおよびその逆電流抑制方法では、負荷電流が増加する状況あるいは減少する状況の何れにおいても、デューティ比を増減させる制御動作によりオン・オフ切り替えが適正に行われるので、逆電流が流れる状況を起こすことがなく、逆電流を抑制することができる。

スイッチング素子のスイッチング動作では、負荷電流の検出値に応じてデューティ比を増減させる制御を行い、負荷電流の増加に合わせてオン・デューティを増していき、最終的には最大オン・デューティとする調整を行うので、負荷電流に対応した最適なオン・オフ切り替えが行える。したがって、スイッチング動作に伴う出力変動の抑制が行える。

図１は本発明の好適な一実施形態を示している。本実施形態においてＤＣ−ＤＣコンバータは、メイントランスＴ１を備え、４つのスイッチング素子Ｑ１〜Ｑ４を１次側に配置するとともに、２つのスイッチング素子Ｑ５，Ｑ６を２次側に配置し、いわゆるフルブリッジ型で１次側，２次側を絶縁した同期整流方式の構成になっている。

スイッチング素子Ｑ１〜Ｑ４はＭＯＳＦＥＴを用い、メイントランスＴ１の１次側でブリッジ接続とし、それらのゲートは交差させて連結した２つの組を１次側制御回路１へ接続して２つの制御信号（ＰＷＭ＿Ａ，ＰＷＭ＿Ｂ）により交互にスイッチング動作するようになっている。メイントランスＴ１の１次側には入力側にコンデンサＣ１を接続し、１次側の電圧を安定化させている。

スイッチング素子Ｑ５，Ｑ６はＭＯＳＦＥＴを用い、メイントランスＴ１の２次側へ接続し、各ゲートは同期整流制御回路２へ接続して２つの制御信号（同期整流Ａ，同期整流Ｂ）により交互にスイッチング動作するようになっている。これら２つのＭＯＳＦＥＴＱ５，Ｑ６は整流動作を交互に行うことになる。

メイントランスＴ１の２次側では、センタータップ側へチョークコイルＬ１，コンデンサＣ２をそれぞれ直列，並列に接続して平滑回路を形成している。平滑回路の出力側には、その出力ラインの接地側に抵抗Ｒｓを直列に接続し、抵抗Ｒｓの両端は電流検出回路３へ接続して負荷電流の検出を行うようになっている。電流検出回路３は同期整流制御回路２へ接続し、負荷電流の検出値（ＣＵＲＲ＿ＯＵＴＰＵＴ）を出力している。

同期整流制御回路２には、サブトランスＴ２を介して１次側制御回路１を接続し、１次側の制御信号を電気的に絶縁した状態で２次側へ導いている。サブトランスＴ２の２次側には平滑回路の出力側からダイオードＤ１，Ｄ２を接続し、２次側について零電位を与えるクランプを行っている。

１次側制御回路１は、２つの制御信号（ＰＷＭ＿Ａ，ＰＷＭ＿Ｂ）のパルス幅を増減し、２次側の平滑回路の出力Ｖｏｕｔが目標値になるようにするパルス幅制御を行っている。

同期整流制御回路２は、図２に示すように、三角波生成回路２１，コンパレータ２２，ＯＲ回路２３，デューティ比調整回路２４を備えて、同期整流のためのスイッチング動作の制御信号（同期整流Ａ，同期整流Ｂ）についてデューティ比を調整し、スイッチング動作の適正化を行う構成になっている。

サブトランスＴ２を介して２次側へ導いた２つの制御信号（ＰＷＭ＿Ａ，ＰＷＭ＿Ｂ）は三角波生成回路２１へ送り、三角波生成回路２１では両信号の時間差に対応した三角波を生成している。この三角波はコンパレータ２２のＩＮ＋へ取り込み、コンパレータ２２のＩＮ−には負荷電流の検出値（ＣＵＲＲ＿ＯＵＴＰＵＴ）を取り込むようになっている。

２つの制御信号ＰＷＭ＿Ａ，ＰＷＭ＿ＢはＯＲ回路２３にも送り、ＯＲ回路２３の出力をデューティ比調整回路２４へ送り込んでいる。デューティ比調整回路２４にはコンパレータ２２の出力を送り込み、ＯＲ回路２３からの信号をトリガとして同期した２つの制御信号（同期整流Ａ，同期整流Ｂ）を出力するようになっている。

図３は、同期整流制御回路の動作を説明するタイムチャートであり、負荷電流がゼロから軽負荷へ変化していく状況を示している。同期整流制御回路２では、コンパレータ２２による電圧比較、つまり負荷電流の検出値ＣＵＲＲ＿ＯＵＴＰＵＴに応じて３つの段階に調整の動作を行い、スイッチング動作の適正化を行うことになる。

まず、（１）コンパレータ２２の電圧比較において、負荷電流の検出値ＣＵＲＲ＿ＯＵＴＰＵＴが、三角波信号の直流オフセットよりも低い状況では、コンパレータ２２は「Ｈ」レベルを出力し、スイッチング動作の制御信号（同期整流Ａ，同期整流Ｂ）はともに「Ｌ」レベルを出力する制御動作となる。したがって、ＭＯＳＦＥＴＱ５，Ｑ６は駆動オフの状態となり、寄生ダイオードが整流動作を行うことになる。

（２）コンパレータ２２の電圧比較において、負荷電流の検出値ＣＵＲＲ＿ＯＵＴＰＵＴが、三角波信号の直流オフセット以上であり三角波信号のピーク値以下の状況では、コンパレータ２２は電圧比較の一致点に同調してパルス出力し、同期整流Ａ，同期整流Ｂは制御信号ＰＷＭ＿Ａ，ＰＷＭ＿Ｂに同調したパルス出力となるが、このパルス出力は負荷電流の増加に伴って後側でパルス幅を増していくパルス幅制御の動作となる。したがって、ＭＯＳＦＥＴＱ５，Ｑ６は、１次側の制御信号ＰＷＭ＿Ａ，ＰＷＭ＿Ｂと同期してオン・オフする駆動動作となり、そして負荷電流の増加に応じてオン時間を増していくので、負荷が増すことでの電圧降下を補う向きの動作を行うことになる。

（３）コンパレータ２２の電圧比較において、負荷電流の検出値ＣＵＲＲ＿ＯＵＴＰＵＴが、三角波信号のピーク値よりも高い状況では、コンパレータ２２は「Ｌ」レベルを出力し、同期整流Ａ，同期整流Ｂは制御信号ＰＷＭ＿Ａ，ＰＷＭ＿Ｂに同調したパルス出力となるが、このパルス出力は前後にデッドタイム分のパルス幅を増した最大オンデューティのパルス幅制御の動作となる。したがって、ＭＯＳＦＥＴＱ５，Ｑ６は、１次側の制御信号ＰＷＭ＿Ａ，ＰＷＭ＿Ｂと同期してオン・オフする駆動動作となり、このとき最大オンデューティの駆動となるので、負荷が設定しきい値を上回る際での電圧降下を補う向きの動作を行うことになる。

負荷電流が軽負荷からゼロへ変化していく状況では、制御動作は図３に示す例と逆になる。つまり、同期整流Ａ，同期整流Ｂは、まず（３）最大オンデューティのパルス幅制御の動作から、（２）負荷電流の増加に応じてオン時間を増していく同期整流の動作となり、そして次に（１）ＭＯＳＦＥＴＱ５，Ｑ６は駆動オフの状態で寄生ダイオードが整流動作を行うことになる。

このように、本実施形態では、負荷電流が増加する状況あるいは減少する状況の何れにおいても、デューティ比を増減させる制御動作によりオン・オフ切り替えが適正に行われる。このため、逆電流が流れる状況を起こすことがなく、逆電流を抑制することができる。

ＭＯＳＦＥＴＱ５，Ｑ６のスイッチング動作では、負荷電流の検出値に応じてデューティ比を増減させる制御を行い、負荷電流の増加に合わせてオン・デューティを増していき、最終的には最大オン・デューティとする調整を行うので、負荷電流に対応した最適なオン・オフ切り替えが行える。したがって、スイッチング動作に伴う出力変動の抑制が行える。

本発明に係るＤＣ−ＤＣコンバータの好適な一実施の形態を示す回路図である。 同期整流制御回路の構成を説明する回路図である。 同期整流制御回路の動作を説明するタイムチャートである。

符号の説明

１ １次側制御回路
２ 同期整流制御回路
３ 電流検出回路
２１ 三角波生成回路
２２ コンパレータ
２３ ＯＲ回路
２４ デューティ比調整回路
Ｒｓ 負荷電流検出用の抵抗
Ｃ１ １次側安定化用のコンデンサ
Ｃ２ ２次側平滑用のコンデンサ
Ｑ１，Ｑ２，Ｑ３，Ｑ４ １次側フルブリッジ用のＭＯＳＦＥＴ
Ｑ５，Ｑ６ 同期整流用のＭＯＳＦＥＴ（スイッチング素子）
Ｔ１ メイントランス
Ｔ２ 制御信号１次側２次側分離用のサブトランス
Ｌ１ 平滑用のチョークコイル（インダクタンス素子）
Ｄ１，Ｄ２ ２次側零電位クランプ用のダイオード

Claims (2)

1. インダクタンス素子と、整流用およびあるいは還流用のＭＯＳＦＥＴからなるスイッチング素子を備え、
   直流入力電圧をスイッチング動作により高周波電力に変換して前記インダクタンス素子へ供給するとともに、それら前記スイッチング素子には同期した交互の駆動信号を与えて整流動作およびあるいは還流動作を行わせる同期整流方式のＤＣ−ＤＣコンバータにおいて、
   トランスを配置して入力側と出力側とを電気的に絶縁し、
   同期整流制御回路にサブトランスを介して１次側制御回路を接続し、サブトランスの２次側に平滑回路の出力側からダイオードを接続し、
   前記スイッチング動作のパルス信号および負荷電流の検出値を入力し、前記負荷電流検出値に応じてデューティ比を増減させる動作であり、前記同期整流の駆動信号について負荷電流の増加に合わせてオン・デューティを増していき、最終的には最大オン・デューティとする調整を行うデューティ比調整手段を備え、
   負荷電流が軽負荷からゼロへ変化していくさいに、前記同期整流の駆動信号が、最大オンデューティのパルス幅制御の動作から、負荷電流の増加に応じてオン時間を増していく同期整流の動作となり、前記スイッチング素子が駆動オフの状態で寄生ダイオードが整流動作を行うことを特徴とするＤＣ−ＤＣコンバータ。
2. インダクタンス素子と、整流用およびあるいは還流用のＭＯＳＦＥＴからなるスイッチング素子を備えて、直流入力電圧をスイッチング動作により高周波電力に変換して前記インダクタンス素子へ供給するとともに、それら前記スイッチング素子には同期した交互の駆動信号を与えて整流動作およびあるいは還流動作を行わせる同期整流方式のＤＣ−ＤＣコンバータにおいて、
   トランスを配置して入力側と出力側とを電気的に絶縁し、
   同期整流制御回路にサブトランスを介して１次側制御回路を接続し、サブトランスの２次側に平滑回路の出力側からダイオードを接続し、
   前記スイッチング動作のパルス信号および負荷電流の検出値を入力し、前記負荷電流検出値に応じてデューティ比を増減させる動作であり、前記同期整流の駆動信号について負荷電流の増加に合わせてオン・デューティを増していき、最終的には最大オン・デューティとする調整を行い、
   負荷電流が軽負荷からゼロへ変化していくさいに、前記同期整流の駆動信号が、最大オンデューティのパルス幅制御の動作から、負荷電流の増加に応じてオン時間を増していく同期整流の動作となり、そしてスイッチング素子が駆動オフの状態で寄生ダイオードが整流動作を行うことを特徴とするＤＣ−ＤＣコンバータの逆電流抑制方法。

Images