JP5125002B2 - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP5125002B2
JP5125002B2 JP2006173924A JP2006173924A JP5125002B2 JP 5125002 B2 JP5125002 B2 JP 5125002B2 JP 2006173924 A JP2006173924 A JP 2006173924A JP 2006173924 A JP2006173924 A JP 2006173924A JP 5125002 B2 JP5125002 B2 JP 5125002B2
Authority
JP
Japan
Prior art keywords
data line
image signal
film
shielding film
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006173924A
Other languages
Japanese (ja)
Other versions
JP2008003382A (en
Inventor
正夫 村出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006173924A priority Critical patent/JP5125002B2/en
Publication of JP2008003382A publication Critical patent/JP2008003382A/en
Application granted granted Critical
Publication of JP5125002B2 publication Critical patent/JP5125002B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P20/00Technologies relating to chemical industry
    • Y02P20/50Improvements relating to the production of bulk chemicals
    • Y02P20/52Improvements relating to the production of bulk chemicals using catalysts, e.g. selective catalysts

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、例えば、液晶パネル等の電気光学装置、及び該電気光学装置を具備してなる液晶プロジェクタ等の電子機器の技術分野に関する。   The present invention relates to a technical field of an electro-optical device such as a liquid crystal panel, and an electronic apparatus such as a liquid crystal projector including the electro-optical device.

この種の電気光学装置は、一般に、シリアル−パラレル変換された画像信号に基づいて駆動される。例えば、液晶装置において、基板上の画像表示領域に配線された複数のデータ線は所定の本数毎にブロック化されており、シリアル−パラレル変換された画像信号は、ブロック単位で、該ブロックに含まれるデータ線にサンプリングスイッチを介して供給される。これにより、所定の本数のデータ線が同時に、且つ複数のデータ線は所定の本数毎に順次駆動される。   This type of electro-optical device is generally driven on the basis of an image signal subjected to serial-parallel conversion. For example, in a liquid crystal device, a plurality of data lines wired to an image display area on a substrate are divided into blocks every predetermined number, and serial-parallel converted image signals are included in the block in block units. The data line is supplied via a sampling switch. Thus, a predetermined number of data lines are simultaneously driven and a plurality of data lines are sequentially driven every predetermined number.

この場合、複数の画像信号線は、基板の周辺領域に配列され、更に画像信号線からサンプリングスイッチまでは、導電性ポリシリコン等の比較的高抵抗の導電膜で形成された分岐配線及び分岐配線より低抵抗な補助中継用配線によって接続される。複数の分岐配線は、複数のデータ線の配列に対応して複数の画像信号線の配線方向と交差する方向に配列されている(例えば、特許文献1参照。)。   In this case, the plurality of image signal lines are arranged in the peripheral region of the substrate, and further, from the image signal lines to the sampling switches, branch lines and branch lines formed of a relatively high resistance conductive film such as conductive polysilicon. They are connected by a lower resistance auxiliary relay wiring. The plurality of branch lines are arranged in a direction crossing the wiring direction of the plurality of image signal lines corresponding to the arrangement of the plurality of data lines (see, for example, Patent Document 1).

特許3603887号公報Japanese Patent No. 36038887

この種の電気光学装置では、複数の分岐配線夫々の配線長は、画像信号線の配列に応じて相互に異なる。加えて、分岐配線が導電性ポリシリコン等の比較的高抵抗の導電膜で形成されている場合、分岐配線相互の電気抵抗が配線長の相違に応じて異なるため、分岐配線に抵抗部を付加することによって分岐配線相互の電気抵抗を揃え、画素相互における輝度ムラを低減している。   In this type of electro-optical device, the wiring lengths of the plurality of branch wirings differ from each other depending on the arrangement of the image signal lines. In addition, when the branch wiring is formed of a relatively high resistance conductive film such as conductive polysilicon, the resistance of the branch wiring is different depending on the wiring length. By doing so, the electrical resistances of the branch wirings are made uniform, and luminance unevenness among the pixels is reduced.

しかしながら、分岐配線に抵抗部を付加した場合、当該抵抗部のサイズに応じて分岐配線及び当該抵抗部を含む配線部の長さが大きくなってしまい、その分電気光学装置のサイズが大きくなってしまう問題点がある。   However, when a resistance portion is added to the branch wiring, the length of the wiring portion including the branch wiring and the resistance portion increases according to the size of the resistance portion, and the size of the electro-optical device increases accordingly. There is a problem.

加えて、基板上におけるこれら画像信号線及び分岐配線が形成された領域に、光源から出射された光、或いは当該基板に対向配置された対向基板側で反射された光が入射した場合、当該電気光学装置を含むプロジェクタ等の電子機器によって画像が投影される映写幕に画像信号線等のパターンの像が写り込んでしまい、表示品位を低下させてしまう問題点もある。   In addition, when the light emitted from the light source or the light reflected on the counter substrate side facing the substrate enters the region where the image signal lines and the branch wirings are formed on the substrate, the electrical There is also a problem that an image of a pattern such as an image signal line is reflected on a projection screen on which an image is projected by an electronic device such as a projector including an optical device, thereby degrading display quality.

よって、本発明は、例えば上述した問題点に鑑みなされたものであり、サイズの小型化が可能となり、且つ表示品位の向上が可能な電気光学装置、及びこれを備えた電子機器を提供することを課題とする。   Accordingly, the present invention has been made in view of the above-described problems, for example, and provides an electro-optical device that can be reduced in size and that can improve display quality, and an electronic apparatus including the same. Is an issue.

本発明に係る電気光学装置は上記課題を解決するために、シール材を介して貼り合わされた一対の基板と、前記一対の基板の一方の基板上の画素領域に設けられたデータ線と、前記画素領域の外側に設けられた画像信号線と、前記画像信号線に電気的に接続され、前記データ線に対応して配列された分岐配線と、前記画像信号線から前記分岐配線を介して供給された画像信号を前記データ線に供給するサンプリングスイッチを含むサンプリング回路と、前記シール材の外縁よりも内側に配置されたデータ線駆動回路と、を備え、前記画像信号線及び前記分岐配線は、前記サンプリング回路と前記データ線駆動回路との間に配置され、前記一方の基板上に、前記画像信号線又は前記分岐配線の少なくとも一部と重なる第1の遮光膜が設けられ、前記一対の基板のうち他方の基板上に、前記シール材の内側に該シール材と離間して、前記第1の遮光膜と一部が重なると共に、前記サンプリング回路と重なる第2の遮光膜が設けられている。 In order to solve the above problems, an electro-optical device according to the present invention includes a pair of substrates bonded via a sealing material, a data line provided in a pixel region on one substrate of the pair of substrates, An image signal line provided outside the pixel region, a branch wiring electrically connected to the image signal line and arranged corresponding to the data line, and supplied from the image signal line through the branch wiring A sampling circuit including a sampling switch for supplying the image signal to the data line, and a data line driving circuit disposed inside an outer edge of the seal material, and the image signal line and the branch wiring are A first light-shielding film disposed between the sampling circuit and the data line driving circuit and overlying at least a part of the image signal line or the branch wiring on the one substrate; On the other substrate out of the serial pair of substrates, apart from the said sealing member inside the sealing member, with said first light shielding film to partially overlap the second light shielding film overlaps with said sampling circuit Is provided.

本発明に係る電気光学装置によれば、その駆動時には、シリアル−パラレル変換されたN個の画像信号が、N本の画像信号線に供給され、更に、データ線に対応して配列された分岐配線へと供給される。各分岐配線は、例えば、その一端側が、該分岐配線と画像信号線とを層間絶縁する層間絶縁層に開孔されたコンタクトホールを介して、画像信号線に電気的に接続されている。N個の画像信号は、例えば、駆動周波数の上昇を抑えつつ高精細な画像表示を実現すべく、外部回路によって、シリアルな画像信号が、例えば3相、6相、12相、24相、・・・など、複数のパラレルな画像信号に変換されることによって生成される。   According to the electro-optical device of the present invention, at the time of driving, the N image signals subjected to serial-parallel conversion are supplied to the N image signal lines, and further, the branches are arranged corresponding to the data lines. Supplied to the wiring. For example, one end of each branch wiring is electrically connected to the image signal line through a contact hole opened in an interlayer insulating layer that insulates the branch wiring from the image signal line. For example, in order to realize high-definition image display while suppressing an increase in driving frequency, the N image signals are converted into serial image signals, for example, three-phase, six-phase, twelve-phase, twenty-four-phase,. ... Are generated by being converted into a plurality of parallel image signals.

このような画像信号の供給と並行して、データ線駆動回路によって、例えばデータ線群に対応するサンプリングスイッチ毎に、サンプリング信号が順次供給される。すると、サンプリング回路によって、複数のデータ線には、サンプリング信号に応じてデータ線群毎にN個の画像信号が順次供給される。よって、同一のデータ線群に属するデータ線は同時に駆動されることとなる。   In parallel with the supply of the image signal, the data line driving circuit sequentially supplies the sampling signal for each sampling switch corresponding to the data line group, for example. Then, N image signals are sequentially supplied to the plurality of data lines by the sampling circuit for each data line group according to the sampling signal. Therefore, data lines belonging to the same data line group are driven simultaneously.

このようにデータ線が駆動されると、各画素部では、例えば、走査線駆動回路から走査線を介して供給される走査信号に応じて画素電極が選択状態となり、スイッチング動作を行うTFT等の画素スイッチング素子を介して、データ線より画像信号が画素電極に供給される。これにより、例えば表示素子である液晶素子は供給された画像信号に基づいて画像表示を行う。   When the data line is driven in this manner, in each pixel portion, for example, the pixel electrode is selected in accordance with a scanning signal supplied from the scanning line driving circuit via the scanning line, and a TFT or the like that performs a switching operation is selected. An image signal is supplied to the pixel electrode from the data line via the pixel switching element. Thereby, for example, a liquid crystal element as a display element performs image display based on the supplied image signal.

遮光膜は、例えば、TFT等のスイッチング素子が形成された基板上における画素領域の周辺に延びる周辺領域において、N本の画像信号線及び前記複数の分岐配線の少なくとも一部に重なっている。したがって、遮光膜によれば、N本の画像信号線及び前記複数の分岐配線の少なくとも一部が映写幕に写り込むことを低減できる。   The light shielding film, for example, overlaps at least part of the N image signal lines and the plurality of branch wirings in a peripheral region extending around the pixel region on the substrate on which a switching element such as a TFT is formed. Therefore, according to the light shielding film, it is possible to reduce at least a part of the N image signal lines and the plurality of branch wirings from appearing on the projection screen.

N本の画像信号線、複数の分岐配線、及び遮光膜の夫々は、画素領域において互いに異なる層に形成された複数の金属膜の夫々と同層に形成されている。より具体的には、N本の画像信号線、複数の分岐配線、及び遮光膜の夫々は、例えば複数の画素が配列されてなる表示領域である画素領域に形成された各種素子、或いは配線等の一部として形成された複数の金属膜の夫々と同層に形成されている。このような複数の金属膜は、画素領域における各種素子、或いは配線のレイアウトに応じて基板上における画素領域で互いに異なる層に形成されている。   Each of the N image signal lines, the plurality of branch wirings, and the light shielding film is formed in the same layer as each of the plurality of metal films formed in different layers in the pixel region. More specifically, each of the N image signal lines, the plurality of branch wirings, and the light shielding film includes, for example, various elements or wirings formed in a pixel region that is a display region in which a plurality of pixels are arranged. Are formed in the same layer as each of the plurality of metal films formed as a part of the metal film. Such a plurality of metal films are formed in different layers in the pixel region on the substrate in accordance with the layout of various elements or wirings in the pixel region.

N本の画像信号線、複数の分岐配線、及び遮光膜の夫々は、例えば、N本の画像信号線、複数の分岐配線、及び遮光膜の夫々と同層に形成された複数の金属膜の夫々と、共通工程によって同一膜として形成されている。したがって、画素領域に各種素子或いは配線を形成する工程と、N本の画像信号線、複数の分岐配線、及び遮光膜を形成する工程とを共用でき、電気光学装置の製造プロセスの工程数を低減できる。   For example, each of the N image signal lines, the plurality of branch wirings, and the light shielding film is formed of a plurality of metal films formed in the same layer as each of the N image signal lines, the plurality of branch wirings, and the light shielding film. Each is formed as the same film by a common process. Therefore, the process of forming various elements or wirings in the pixel region and the process of forming the N image signal lines, the plurality of branch wirings, and the light shielding film can be shared, and the number of manufacturing processes of the electro-optical device is reduced. it can.

このような複数の金属膜は、例えば導電性ポリシリコン等の半導体より低い電気抵抗を有するAl等の金属を含む単層或いは多層構造を有する金属膜である。したがって、このような低抵抗な金属膜によれば、これら分岐配線の電気抵抗は、これら分岐配線の電気抵抗相互の違いを無視できる程度に小さくため、これら分岐配線の配線長の相違(即ち、電気抵抗の相違)に応じて生じる輝度ムラを低減できると共に、分岐配線の配線長を短くすることが可能である。このように、本発明に係る電気光学装置によれば、分岐配線を短くできる分、周辺領域において分岐配線が形成される領域を低減でき、電気光学装置のサイズを小さくできる。   Such a plurality of metal films are metal films having a single layer or a multilayer structure including a metal such as Al having a lower electric resistance than a semiconductor such as conductive polysilicon. Therefore, according to such a low resistance metal film, the electrical resistance of these branch wirings is so small that the difference between the electrical resistances of these branch wirings can be ignored. It is possible to reduce luminance unevenness caused by the difference in electrical resistance) and to shorten the length of the branch wiring. As described above, according to the electro-optical device according to the present invention, since the branch wiring can be shortened, a region where the branch wiring is formed in the peripheral region can be reduced, and the size of the electro-optical device can be reduced.

以上、説明したように本発明に係る電気光学装置によれば、当該電気光学装置を含むプロジェクタ等の表示性能を高め、且つ製造コストを低減できると共に、電気光学装置を小型化できる。   As described above, according to the electro-optical device according to the present invention, the display performance of a projector or the like including the electro-optical device can be improved, the manufacturing cost can be reduced, and the electro-optical device can be downsized.

本発明に係る電気光学装置の一の態様では、前記画素領域に画素電極を備え、
前記分岐配線は、前記データ線と同一層に形成されており、前記画像信号線及び前記第1の遮光膜は、前記データ線と前記画素電極との間に形成された金属膜と同一層に形成されている
In one aspect of the electro-optical device according to the invention, the pixel region includes a pixel electrode,
The branch wiring is formed in the same layer as the data line, and the image signal line and the first light shielding film are formed in the same layer as a metal film formed between the data line and the pixel electrode. Is formed .

この態様によれば、画素領域に設けられたデータ線、及び保持容量が有する一対の電極の夫々と、画像信号線、分岐配線及び遮光膜の夫々とを、互いに同層に形成された同一の金属膜で構成できる。尚、データ線、及び一対の電極と、複数の金属膜との組み合わせは、電気光学装置の設計及びレイアウト等の諸条件に応じて便宜選択可能であるが、より確実に基板を遮光する観点からみれば、遮光膜は、複数の金属膜のうち最上層、或いは最下層に形成された金属膜と同層に形成されているほうが好ましい。   According to this aspect, the data line provided in the pixel region and the pair of electrodes of the storage capacitor, and the image signal line, the branch wiring, and the light shielding film are formed in the same layer. It can be composed of a metal film. The combination of the data line, the pair of electrodes, and the plurality of metal films can be conveniently selected according to various conditions such as the design and layout of the electro-optical device, but from the viewpoint of more reliably shielding the substrate. If it sees, it is more preferable that the light shielding film is formed in the same layer as the metal film formed in the uppermost layer or the lowermost layer among the plurality of metal films.

本発明に係る電気光学装置の他の態様では、前記画素電極に電気的に接続され、且つ前記画像信号を保持する保持容量をさらに備え、前記第1の遮光膜は、前記保持容量の一対の電極のうち固定電位側電極と同一層に形成されている。 In another aspect of the electro-optical device according to the invention, the electro-optical device further includes a storage capacitor that is electrically connected to the pixel electrode and holds the image signal, and the first light-shielding film includes a pair of the storage capacitors . The electrode is formed in the same layer as the fixed potential side electrode.

この態様によれば、一対の電極の一方である固定電位側電極を形成する際に、当該固定電位側電極を形成する工程と共通の工程で遮光膜を形成できる。   According to this aspect, when the fixed potential side electrode which is one of the pair of electrodes is formed, the light shielding film can be formed in a step common to the step of forming the fixed potential side electrode.

本発明に係る電気光学装置の他の態様では、前記データ線駆動回路は、前記サンプリングスイッチにサンプリング信号を供給するIn another aspect of the electro-optical device according to the invention, the data line driving circuit supplies a sampling signal to the sampling switch .

この態様によれば、例えば固定電位を供給する電源に電気的に接続された外部回路接続端子に遮光膜を電気的に接続しておくことによって固定電位側電極に固定電位を供給できる。   According to this aspect, for example, the fixed potential can be supplied to the fixed potential side electrode by electrically connecting the light shielding film to the external circuit connection terminal electrically connected to the power source that supplies the fixed potential.

本発明に係る電気光学装置の他の態様では、さらに前記一方の基板上に設けられた外部接続端子を備え、前記外部接続端子は、前記シール材の外縁よりも外側に設けられているIn another aspect of the electro-optical device according to the invention, an external connection terminal provided on the one substrate is further provided, and the external connection terminal is provided outside an outer edge of the sealing material .

この態様によれば、例えばサンプリングスイッチとして基板上に形成されたTFT等のトランジスタを形成する工程の一部と分岐配線を形成する工程を共用できる。   According to this aspect, for example, a part of a process of forming a transistor such as a TFT formed on a substrate as a sampling switch can be shared with a process of forming a branch wiring.

本発明に係る電子機器は上記課題を解決するために、上述した本発明の電気光学装置を備えている。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device of the present invention.

本発明に係る電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品位の表示が可能な、液晶プロジェクタ等の投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。   According to the electronic apparatus according to the present invention, since the electro-optical device according to the present invention described above is included, a projection display device such as a liquid crystal projector capable of high-quality display, a mobile phone, an electronic notebook, and a word processor. Various electronic devices such as a viewfinder type or a monitor direct view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. In addition, as an electronic apparatus according to the present invention, for example, an electrophoretic device such as electronic paper can be realized.

本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。   Such an operation and other advantages of the present invention will become apparent from the embodiments described below.

<1−1:電気光学装置の全体構成>
先ず、図1及び図2を参照しながら、本実施形態に係る電気光学装置の一例である液晶装置の全体構成を説明する。図1は、本実施形態に係る液晶装置の構成を示す平面図であり、図2は、図1のII−II´線断面図である。尚、以下で詳細に説明するように、遮光膜54が、本発明の「遮光膜」の一例に相当する。
<1-1: Overall Configuration of Electro-Optical Device>
First, an overall configuration of a liquid crystal device which is an example of an electro-optical device according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view showing the configuration of the liquid crystal device according to this embodiment, and FIG. 2 is a cross-sectional view taken along the line II-II ′ of FIG. As described in detail below, the light shielding film 54 corresponds to an example of the “light shielding film” of the present invention.

図1及び図2において、本実施形態に係る液晶装置1では、本発明に係る「基板」の一例であるTFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、複数の画素が配列されてなる画素領域である画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。TFTアレイ基板10の下面には、ガラス等の透明材料で構成された防塵用基板120bが配置されており、対向基板20の上面には、防塵用基板120bと同様の材料で構成された防塵用基板120aが配置されている。   1 and 2, in the liquid crystal device 1 according to the present embodiment, a TFT array substrate 10 and an opposite substrate 20 which are examples of the “substrate” according to the present invention are arranged to face each other. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are surrounded by an image display region 10a that is a pixel region in which a plurality of pixels are arranged. They are bonded to each other by a sealing material 52 provided in a sealing region located in the area. A dustproof substrate 120b made of a transparent material such as glass is disposed on the lower surface of the TFT array substrate 10, and a dustproof material made of the same material as the dustproof substrate 120b is placed on the upper surface of the counter substrate 20. A substrate 120a is disposed.

TFTアレイ基板10上における画像表示領域10aには、後に詳細に説明するようにマトリクス状に配置された複数の画素部72が形成されている。このような画素部72は、例えばスイッチング素子としてのTFT等の半導体素子を含んでおり、画像表示領域10aに延びる走査線及びデータ線に電気的に接続されている。尚、TFTアレイ基板10は、例えばガラス基板或いは石英基板等の透明基板及びこの透明基板上に絶縁膜を含む多層構造が形成された基板である。対向基板20も、TFTアレイ基板10と同様にガラス基板等の透明基板、及び当該透明基板上に形成された多層構造を有している。   In the image display area 10a on the TFT array substrate 10, a plurality of pixel portions 72 arranged in a matrix are formed as will be described in detail later. Such a pixel portion 72 includes, for example, a semiconductor element such as a TFT as a switching element, and is electrically connected to a scanning line and a data line extending to the image display region 10a. The TFT array substrate 10 is a substrate in which a transparent substrate such as a glass substrate or a quartz substrate and a multilayer structure including an insulating film are formed on the transparent substrate. Similarly to the TFT array substrate 10, the counter substrate 20 also has a transparent substrate such as a glass substrate and a multilayer structure formed on the transparent substrate.

図1において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの周辺に延びる周辺領域のうち画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。TFTアレイ基板10上において、額縁遮光膜53が形成された額縁領域に重なる領域にサンプリング回路200及び走査線駆動回路104が形成されている。したがって、サンプリング回路200及び走査線駆動回路104は、額縁遮光膜53によって遮光されている。   In FIG. 1, a light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a among the peripheral areas extending around the image display area 10a in parallel with the inside of the seal area where the seal material 52 is disposed. Are provided on the counter substrate 20 side. On the TFT array substrate 10, the sampling circuit 200 and the scanning line driving circuit 104 are formed in a region overlapping the frame region where the frame light shielding film 53 is formed. Therefore, the sampling circuit 200 and the scanning line driving circuit 104 are shielded from light by the frame light shielding film 53.

画像表示領域10aの周辺に延びる周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、外部回路接続端子102が、TFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に延びる額縁領域に重なるように、サンプリング回路200が設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿ったシール領域の内側に延びる額縁領域に設けられている。TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これら上下導通端子106により、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。   Out of the peripheral area extending around the image display area 10 a, the external circuit connection terminal 102 is provided along one side of the TFT array substrate 10 in an area located outside the seal area where the sealing material 52 is disposed. Yes. The sampling circuit 200 is provided so as to overlap the frame region extending inward from the seal region along one side. The scanning line driving circuit 104 is provided in a frame region extending inside the seal region along two sides adjacent to the one side. On the TFT array substrate 10, vertical conduction terminals 106 for connecting the two substrates with the vertical conduction material 107 are arranged in regions facing the four corner portions of the counter substrate 20. With these vertical conduction terminals 106, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20.

図1及び図2において、遮光膜54は、TFTアレイ基板10上において、画像表示領域10aの外側に延びる周辺領域のうち額縁遮光膜53が形成された額縁領域の外側に形成されている。データ線駆動回路101及び引回配線90は、遮光膜54に覆われている。引回配線90は、外部回路接続端子102と、データ線駆動回路101、走査線駆動回路104、上下導通端子106等とを電気的に接続している。尚、図2において、遮光膜54及びデータ線駆動回路101は、不図示の絶縁膜によって相互に電気的に絶縁されている。   1 and 2, the light shielding film 54 is formed on the TFT array substrate 10 outside the frame area where the frame light shielding film 53 is formed in the peripheral area extending outside the image display area 10a. The data line driving circuit 101 and the lead wiring 90 are covered with the light shielding film 54. The lead wiring 90 electrically connects the external circuit connection terminal 102 to the data line driving circuit 101, the scanning line driving circuit 104, the vertical conduction terminal 106, and the like. In FIG. 2, the light shielding film 54 and the data line driving circuit 101 are electrically insulated from each other by an insulating film (not shown).

遮光膜54は、額縁遮光膜53によって遮光しきれなかった入射光、及び遮光膜54で反射された光が額縁遮光膜53によって反射され、額縁領域の外側からTFTアレイ基板10に入射する当該反射光を遮る。したがって、画像表示領域10aの周辺領域において、TFTアレイ基板10に作り込まれた回路部に含まれる、素子或いは配線等のパターンの像が映写幕に投影されることを低減できる。例えば、データ線駆動回路101及び引回配線90に照射される光が遮光膜54によって遮られるため、データ線駆動回路101及び引回配線90のパターンの像が映写幕に投影されることを低減できる。尚、遮光膜54は、遮光膜53が形成された額縁領域に延在され、サンプリング回路200を遮光していてもよい。   The light shielding film 54 reflects the incident light that has not been shielded by the frame light shielding film 53 and the light reflected by the light shielding film 54 by the frame light shielding film 53 and enters the TFT array substrate 10 from the outside of the frame region. Block out light. Therefore, in the peripheral area of the image display area 10a, it is possible to reduce the projection of the pattern image of elements or wirings included in the circuit portion built in the TFT array substrate 10 onto the projection screen. For example, since the light irradiated to the data line driving circuit 101 and the routing wiring 90 is blocked by the light shielding film 54, the pattern image of the data line driving circuit 101 and the routing wiring 90 is prevented from being projected onto the projection screen. it can. The light shielding film 54 may extend to the frame region where the light shielding film 53 is formed, and may shield the sampling circuit 200 from light.

遮光膜54は、防塵用基板120aに遮光膜が設けられている場合に、防塵用基板120aに設けられた遮光膜によって反射された反射光が周辺領域に入射したとしても、当該反射光が周辺領域からTFTアレイ基板10に入射することを低減でき、上述したパターンの像が映写膜に投影されることを低減することが可能である。   When the light-shielding film is provided on the dust-proof substrate 120a, the light-shielding film 54 is not reflected even if the reflected light reflected by the light-shielding film provided on the dust-proof substrate 120a enters the peripheral region. It is possible to reduce the incidence on the TFT array substrate 10 from the region, and it is possible to reduce the projection of the pattern image described above onto the projection film.

遮光膜54は、画像表示領域10aに形成された互いに異なる金属膜の夫々と同層に形成されている。したがって、別途防塵用基板に遮光膜を形成する場合に比べて、遮光膜54を簡便に形成できる。特に、このような金属膜を形成する工程と共通の工程によって当該金属膜と同一膜として遮光膜54は形成されているため、一の工程で画像表示領域10aに形成された素子等の一部である金属膜及び遮光膜54の2つの膜を形成でき、別途防塵用基板120aに遮光膜を形成する場合に比べて液晶装置1の製造に要するコストを低減できる。   The light shielding film 54 is formed in the same layer as each of the different metal films formed in the image display region 10a. Therefore, the light shielding film 54 can be easily formed as compared with the case where the light shielding film is separately formed on the dustproof substrate. In particular, since the light-shielding film 54 is formed as the same film as the metal film by a process common to the process of forming such a metal film, a part of the elements and the like formed in the image display region 10a in one process. The metal film and the light shielding film 54 can be formed, and the cost required for manufacturing the liquid crystal device 1 can be reduced as compared with the case where the light shielding film is separately formed on the dustproof substrate 120a.

遮光膜54は、遮光性を有する金属膜からなる単層或いは複数の金属膜が相互に積層された多層構造を有する膜であってもよいし、当該金属膜に加えて光反射防止膜を含んでいてもよい。遮光膜54が光反射膜防止膜を含んでいる場合には、金属膜のみによって遮光膜54が形成されている場合に比べて、遮光膜54によって反射される反射光を低減できる。したがって、遮光膜によって反射された反射光うちTFTアレイ基板10に入射する迷光の割合を低減できる。特に、遮光膜54によって反射される反射光を実践的に十分に低減するためには、遮光膜54のOD(Optical Density)値を4以上にしておくほうが好ましい。   The light shielding film 54 may be a single layer made of a metal film having a light shielding property or a film having a multilayer structure in which a plurality of metal films are laminated to each other, and includes a light reflection preventing film in addition to the metal film. You may go out. When the light shielding film 54 includes the light reflection film preventing film, the reflected light reflected by the light shielding film 54 can be reduced as compared with the case where the light shielding film 54 is formed only by the metal film. Therefore, the ratio of the stray light incident on the TFT array substrate 10 out of the reflected light reflected by the light shielding film can be reduced. In particular, in order to practically sufficiently reduce the reflected light reflected by the light shielding film 54, it is preferable to set the OD (Optical Density) value of the light shielding film 54 to 4 or more.

遮光膜54及び対向電極21は、対向電極電位線99及び上下導通端子106を介して相互に電気的に接続されていてもよい。上下導通端子106は、外部接続端子102のうち固定電位である共通電位(LCCOM)を供給する電源に電気的に接続された外部接続端子102に引回配線90の一つを介して電気的に接続されていてもよい。したがって、遮光膜54及び対向電極21の夫々の電位を固定電位に維持できる。よって額縁領域にある液晶(遮光膜54と対向電極との間にあり、表示に寄与しない液晶分子)は常に電圧無印加状態であり、画像表示領域10a(特に額縁に沿った領域)の液晶に余分な電圧が印加されることがないので、表示に悪影響を及ぼすことがない。   The light shielding film 54 and the counter electrode 21 may be electrically connected to each other via the counter electrode potential line 99 and the vertical conduction terminal 106. The vertical conduction terminal 106 is electrically connected to the external connection terminal 102 that is electrically connected to a power source that supplies a common potential (LCCOM) that is a fixed potential among the external connection terminals 102 via one of the lead wires 90. It may be connected. Accordingly, the potentials of the light shielding film 54 and the counter electrode 21 can be maintained at a fixed potential. Therefore, the liquid crystal in the frame region (liquid crystal molecules that are between the light shielding film 54 and the counter electrode and do not contribute to display) is always in a no-voltage applied state, and the liquid crystal in the image display region 10a (particularly, the region along the frame) Since no extra voltage is applied, the display is not adversely affected.

また、額縁の液晶に直流成分が印加されることがないので、液晶が劣化することがない。何故なら、額縁領域の液晶が劣化すると、画像表示領域10aの液晶にも劣化が伝播してしまうからである。   In addition, since no direct current component is applied to the frame liquid crystal, the liquid crystal is not deteriorated. This is because when the liquid crystal in the frame area deteriorates, the deterioration also propagates to the liquid crystal in the image display area 10a.

図2において、TFTアレイ基板10上には、液晶を配向制御するための駆動素子である画素スイッチング素子として用いられるTFT(Thin Film Transistor)や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aが設けられている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、画像表示領域10aにおける各画素の開口領域、即ち画素において実質的に光が透過する領域を規定する不図示の遮光膜が形成されている。対向基板20におけるTFTアレイ基板10に臨む側の面には、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して形成されている。配向膜16及び22の夫々は、TFTアレイ基板10及び対向基板20の夫々に形成されている。   In FIG. 2, on the TFT array substrate 10, a multilayer in which wiring such as TFT (Thin Film Transistor) used as a pixel switching element which is a driving element for controlling alignment of liquid crystal, a scanning line, and a data line is formed. A structure is formed. In the image display area 10a, a pixel electrode 9a is provided in an upper layer of wiring such as a pixel switching TFT, a scanning line, and a data line. On the other hand, on the surface of the counter substrate 20 facing the TFT array substrate 10, a light shielding film (not shown) that defines the opening area of each pixel in the image display area 10a, that is, the area through which light is substantially transmitted in the pixel. ing. A counter electrode 21 made of a transparent material such as ITO is formed on the surface of the counter substrate 20 facing the TFT array substrate 10 so as to face the plurality of pixel electrodes 9a. The alignment films 16 and 22 are respectively formed on the TFT array substrate 10 and the counter substrate 20.

液晶層50は、画素電極9a及び対向電極21間の電位差、即ち液晶に印加される印加電圧に応じて配向状態が制御され、画像表示領域10aに所定の画像が表示される。尚、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。   The alignment state of the liquid crystal layer 50 is controlled according to the potential difference between the pixel electrode 9a and the counter electrode 21, that is, the applied voltage applied to the liquid crystal, and a predetermined image is displayed in the image display region 10a. On the TFT array substrate 10, in addition to the data line driving circuit 101 and the scanning line driving circuit 104, an inspection circuit for inspecting quality, defects, etc. of the liquid crystal device during manufacturing or at the time of shipment, and an inspection pattern Etc. may be formed.

<1−2:電気光学装置の電気的な接続構成>
次に、図3及び図4を参照しながら、液晶装置1の電気的な接続構成を説明する。図3は、液晶装置1をその周辺回路部と共に示したブロック図であり、図4は、液晶装置1の電気的な構成を示すブロック図である。図5は、画像信号線及び分岐配線と、サンプリング回路及びデータ線駆動回路との電気的な接続構成を示すブロック図である。
<1-2: Electrical connection configuration of electro-optical device>
Next, an electrical connection configuration of the liquid crystal device 1 will be described with reference to FIGS. 3 and 4. FIG. 3 is a block diagram showing the liquid crystal device 1 together with its peripheral circuit portion, and FIG. 4 is a block diagram showing the electrical configuration of the liquid crystal device 1. FIG. 5 is a block diagram showing an electrical connection configuration between the image signal line and the branch wiring, and the sampling circuit and the data line driving circuit.

図3において、液晶装置1は、外部回路として設けられた画像信号供給回路1300、タイミング制御回路1400、及び電源回路700に電気的に接続されている。   In FIG. 3, the liquid crystal device 1 is electrically connected to an image signal supply circuit 1300, a timing control circuit 1400, and a power supply circuit 700 provided as external circuits.

タイミング制御回路1400は、各部で使用される各種タイミング信号を出力するように構成されている。タイミング制御回路1400の一部であるタイミング信号出力手段により、最小単位のクロックであり各画素を走査するためのドットクロックが作成され、このドットクロックに基づいて、Yクロック信号CLY、反転Yクロック信号CLYinv、Xクロック信号CLX、反転Xクロック信号XCLinv、YスタートパルスDY及びXスタートパルスDXが生成される。   The timing control circuit 1400 is configured to output various timing signals used in each unit. A timing signal output means that is a part of the timing control circuit 1400 creates a dot clock that is a minimum unit clock and scans each pixel. Based on this dot clock, a Y clock signal CLY and an inverted Y clock signal are generated. CLYinv, X clock signal CLX, inverted X clock signal XCLinv, Y start pulse DY and X start pulse DX are generated.

画像信号供給回路1300には、外部から1系統の入力画像データVIDが入力される。画像信号供給回路1300は、1系統の入力画像データVIDをシリアル−パラレル変換して、N相、本実施形態では6相(N=6)の画像信号VID1〜VID6を生成する。更に、画像信号供給回路1300において、画像信号VID1〜VID6の各々の電圧が、所定の基準電位に対して正極性及び負極性に反転され、このように極性反転された画像信号VID1〜VID6が出力されるようにしてもよい。   One line of input image data VID is input to the image signal supply circuit 1300 from the outside. The image signal supply circuit 1300 serial-parallel converts one system of input image data VID to generate N-phase, in this embodiment, six-phase (N = 6) image signals VID1 to VID6. Further, in the image signal supply circuit 1300, each voltage of the image signals VID1 to VID6 is inverted to a positive polarity and a negative polarity with respect to a predetermined reference potential, and the image signals VID1 to VID6 thus inverted in polarity are output. You may be made to do.

電源回路700は、固定電位である共通電位LCCOMを、図2に示す対向電極21に供給する。本実施形態において、対向電極21は、図2に示す対向基板20の下側に、複数の画素電極9aと対向するように形成されている。   The power supply circuit 700 supplies a common potential LCCOM that is a fixed potential to the counter electrode 21 shown in FIG. In the present embodiment, the counter electrode 21 is formed on the lower side of the counter substrate 20 shown in FIG. 2 so as to face the plurality of pixel electrodes 9a.

次に、液晶装置1の電気的な接続構成を説明する。   Next, an electrical connection configuration of the liquid crystal device 1 will be described.

図4に示すように、液晶装置1は、TFTアレイ基板10上における画像表示領域10aの周辺に延びる周辺領域に、走査線駆動回路104、データ線駆動回路101、サンプリング回路200を含む内部駆動回路が設けられている。   As shown in FIG. 4, the liquid crystal device 1 includes an internal drive circuit including a scanning line drive circuit 104, a data line drive circuit 101, and a sampling circuit 200 in a peripheral region extending around the image display region 10 a on the TFT array substrate 10. Is provided.

走査線駆動回路104には、Yクロック信号CLY、反転Yクロック信号CLYinv、及びYスタートパルスDYが供給される。走査線駆動回路104は、YスタートパルスDYが入力されると、Yクロック信号CLY及び反転Yクロック信号CLYinvに基づくタイミングで、走査信号Y1、・・・、Ymを順次生成して出力する。   The scanning line driving circuit 104 is supplied with a Y clock signal CLY, an inverted Y clock signal CLYinv, and a Y start pulse DY. When the Y start pulse DY is input, the scanning line driving circuit 104 sequentially generates and outputs the scanning signals Y1,..., Ym at a timing based on the Y clock signal CLY and the inverted Y clock signal CLYinv.

データ線駆動回路101には、Xクロック信号CLX、反転Xクロック信号CLXinv、及びXスタートパルスDXが供給される。データ線駆動回路101は、XスタートパルスDXが入力されると、Xクロック信号CLX及び反転Xクロック信号XCLXinvに基づくタイミングで、サンプリング信号S1、・・・、Snを順次生成して出力する。   The data line driving circuit 101 is supplied with an X clock signal CLX, an inverted X clock signal CLXinv, and an X start pulse DX. When the X start pulse DX is input, the data line driving circuit 101 sequentially generates and outputs sampling signals S1,..., Sn at a timing based on the X clock signal CLX and the inverted X clock signal XCLXinv.

サンプリング回路200は、Pチャネル型又はNチャネル型の片チャネル型TFT、若しくは相補型のTFTから構成されたサンプリングスイッチ202を複数備える。   The sampling circuit 200 includes a plurality of sampling switches 202 configured from P-channel or N-channel single-channel TFTs or complementary TFTs.

液晶装置1は更に、そのTFTアレイ基板の中央を占める画像表示領域10aに、縦横に配線されたデータ線114及び走査線112を備え、それらの交点に対応する各画素部72に、マトリクス状に配列された液晶素子118に電圧を印加するための画素電極9a、及び画素電極9aとデータ線114の導通をスイッチング制御するためのTFT30を備える。尚、本実施形態では特に、走査線112の総本数をm本(但し、mは2以上の自然数)とし、データ線114の総本数をn本(但し、nは2以上の自然数)として説明する。   The liquid crystal device 1 further includes data lines 114 and scanning lines 112 wired vertically and horizontally in the image display area 10a occupying the center of the TFT array substrate, and each pixel unit 72 corresponding to the intersection point is arranged in a matrix. A pixel electrode 9 a for applying a voltage to the arranged liquid crystal elements 118 and a TFT 30 for switching control of conduction between the pixel electrode 9 a and the data line 114 are provided. In this embodiment, the total number of scanning lines 112 is assumed to be m (where m is a natural number of 2 or more), and the total number of data lines 114 is assumed to be n (where n is a natural number of 2 or more). To do.

液晶装置1は、画像信号供給回路1300で6相にシリアル−パラレル展開された画像信号VID1〜VID6が供給される6本(即ち、N=6)の画像信号線171を備えている。n本のデータ線114は、以下に説明するように、画像信号線171の本数に対応する6本のデータ線114を1群とするデータ線群毎に、順次駆動される。   The liquid crystal device 1 includes six (that is, N = 6) image signal lines 171 to which image signals VID1 to VID6 serially and parallelly developed into six phases by the image signal supply circuit 1300 are supplied. As will be described below, the n data lines 114 are sequentially driven for each data line group including six data lines 114 corresponding to the number of image signal lines 171 as a group.

データ線駆動回路101から、データ線群に対応するサンプリングスイッチ202毎にサンプリング信号Si(i=1、2、・・・、n)が順次供給され、サンプリング信号Siに応じて各サンプリングスイッチ202はオン状態となる。後述するように、各サンプリングスイッチ202は、分岐配線を介して画像信号線171に接続されている。   A sampling signal Si (i = 1, 2,..., N) is sequentially supplied from the data line driving circuit 101 to each sampling switch 202 corresponding to the data line group, and each sampling switch 202 is set according to the sampling signal Si. Turns on. As will be described later, each sampling switch 202 is connected to the image signal line 171 via a branch wiring.

よって、6本の画像信号線171から画像信号VID1〜VID6が、オン状態となったサンプリングスイッチ202を介して、データ線群に属するデータ線114に同時に、且つデータ線群毎に順次供給され、データ線群に属するデータ線114は互いに同時に駆動されることとなる。従って、本実施形態では、n本のデータ線114をデータ線群毎に駆動するため、駆動周波数を低減できる。   Therefore, the image signals VID1 to VID6 are supplied from the six image signal lines 171 to the data lines 114 belonging to the data line group simultaneously and sequentially for each data line group through the sampling switch 202 which is turned on. The data lines 114 belonging to the data line group are driven simultaneously. Therefore, in this embodiment, since the n data lines 114 are driven for each data line group, the driving frequency can be reduced.

図4中、一つの画素部72の構成に着目すれば、TFT30のソース電極には、画像信号VIDk(但し、k=1、2、・・・、6)が供給されるデータ線114が電気的に接続されている。TFT30のゲート電極には、走査信号Yj(但し、j=1、2、3、・・・、m)が供給される走査線112が電気的に接続されている。TFT30のドレイン電極には、画素電極9aが電気的に接続されている。ここで、各画素部72において、液晶素子118は、画素電極9aと対向電極21との間に液晶を挟持してなる。従って、各画素部72は、走査線112とデータ線114との各交点に対応して、マトリクス状に配列されることになる。   In FIG. 4, when attention is paid to the configuration of one pixel portion 72, the data line 114 to which the image signal VIDk (k = 1, 2,..., 6) is supplied is electrically connected to the source electrode of the TFT 30. Connected. A scanning line 112 to which a scanning signal Yj (j = 1, 2, 3,..., M) is supplied is electrically connected to the gate electrode of the TFT 30. The pixel electrode 9 a is electrically connected to the drain electrode of the TFT 30. Here, in each pixel portion 72, the liquid crystal element 118 has a liquid crystal sandwiched between the pixel electrode 9 a and the counter electrode 21. Accordingly, the pixel units 72 are arranged in a matrix corresponding to the intersections of the scanning lines 112 and the data lines 114.

走査線駆動回路104から出力される走査信号Y1、・・・、Ymによって、各走査線112は線順次に選択される。選択された走査線112に対応する画素部72において、TFT30に走査信号Yjが供給されると、TFT30はオン状態となり、当該画素部72は選択状態となる。画素電極9aには、TFT30を一定期間だけそのスイッチを閉じることにより、データ線114より画像信号VIDkが所定のタイミングで供給される。これにより、液晶素子118には、画素電極9a及び対向電極21の各々の電位によって規定される印加電圧が印加される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とし、ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として画像表示領域10aの各画素からは画像信号VID1〜VID6に応じたコントラストをもつ光が出射される。   Each scanning line 112 is selected line-sequentially by the scanning signals Y1,..., Ym output from the scanning line driving circuit 104. In the pixel portion 72 corresponding to the selected scanning line 112, when the scanning signal Yj is supplied to the TFT 30, the TFT 30 is turned on and the pixel portion 72 is in the selected state. An image signal VIDk is supplied from the data line 114 to the pixel electrode 9a at a predetermined timing by closing the switch of the TFT 30 for a certain period. As a result, an applied voltage defined by the potentials of the pixel electrode 9 a and the counter electrode 21 is applied to the liquid crystal element 118. The liquid crystal modulates the light by changing the orientation and order of the molecular assembly according to the applied voltage level, enabling gradation display. In the normally white mode, the voltage applied in units of each pixel. The transmittance for incident light is reduced according to the normal black mode, and the transmittance for incident light is increased according to the voltage applied in units of each pixel, and each pixel of the image display region 10a as a whole. Emits light having contrast according to the image signals VID1 to VID6.

ここで、液晶装置1は、画像信号がリークすることを防ぐために、画像信号に応じた電位を保持する保持容量70を備えている。保持容量70は、液晶素子118と並列に付加されている。保持容量70によれば、画素電極9aの電圧は、例えば、ソース電圧が印加された時間よりも3桁も長い時間だけ保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。   Here, the liquid crystal device 1 includes a holding capacitor 70 that holds a potential corresponding to the image signal in order to prevent the image signal from leaking. The storage capacitor 70 is added in parallel with the liquid crystal element 118. According to the holding capacitor 70, the voltage of the pixel electrode 9a is held for, for example, a time that is three orders of magnitude longer than the time during which the source voltage is applied. As a result, the holding characteristics are improved, so that a high contrast ratio is realized. The Rukoto.

図5において、画像信号線171−1、・・・、171−6は、分岐配線E1、E2、・・・E6を介して対応する第iデータ線群に画像信号VID1〜VID6を供給する。同様に、画像信号線171−1、・・・、171−6は、第iデータ線群に隣接する第(i−1)データ線群及び第(i+1)データ線群にも画像信号VID1〜VID6を供給する。分岐配線E1、E2、・・・E6は、画像供給線171−1、・・・、171−6と層間絶縁膜を介して異なる層上に配設されているため、分岐配線E1、E2、・・・E6の夫々は、これら分岐配線と電気的に接続されるべき画像信号線以外の画像信号線と電気的に絶縁されている。より具体的には、例えば、コンタクトホールを介して画像供給線171−1と電気的に分岐された分岐配線E1は、画像信号線171−2、・・・、171−6と交差するが、これら画像信号線と交差する領域で電気的に絶縁されている。   5, image signal lines 171-1,..., 171-6 supply image signals VID1 to VID6 to the corresponding i-th data line group via branch wirings E1, E2,. Similarly, the image signal lines 171-1,..., 171-6 are also connected to the (i−1) th data line group and the (i + 1) th data line group adjacent to the i th data line group. Supply VID6. Since the branch wirings E1, E2,... E6 are arranged on different layers from the image supply lines 171-1, ..., 171-6 via the interlayer insulating film, the branch wirings E1, E2,. ... E6 is electrically insulated from image signal lines other than the image signal lines to be electrically connected to these branch wirings. More specifically, for example, the branch wiring E1 that is electrically branched from the image supply line 171-1 via the contact hole intersects with the image signal lines 171-2, ..., 171-6. They are electrically insulated in a region intersecting with these image signal lines.

6本の分岐配線E1〜E6は、第iデータ線群に属するデータ線114e(114e−1〜114e−6)の配列に対応して配列されている。6本の画像信号線171−1〜171−6は、データ線114eの配列方向に交差する方向に沿って配列されている。6本の分岐配線E1、E2、・・・E6の夫々の一端は、6本の画像信号線171−1〜171−6のうち対応する一本に、夫々電気的に接続されると共に、これら6本の分岐配線E1〜E6の他端は夫々サンプリングスイッチ202を介してデータ線114eに電気的に接続される。各サンプリングスイッチを構成するTFT202は、ソースが分岐配線Ek(k=1、2、・・・、6)に接続されていると共に、ドレインがデータ線114eに電気的に接続されている。各TFT202のゲートは、制御配線X1〜X6を介してデータ線駆動回路101に電気的に接続されている。第i番目のサンプリング信号Siは、液晶装置1の動作時に、データ線駆動回路101から制御配線X1〜X6に供給され、TFT202がオフ状態からオン状態に切り換えられる。   The six branch lines E1 to E6 are arranged corresponding to the arrangement of the data lines 114e (114e-1 to 114e-6) belonging to the i-th data line group. The six image signal lines 171-1 to 171-6 are arranged along a direction that intersects the arrangement direction of the data lines 114e. One end of each of the six branch wirings E1, E2,... E6 is electrically connected to a corresponding one of the six image signal lines 171-1 to 171-6, respectively. The other ends of the six branch wirings E1 to E6 are electrically connected to the data line 114e via the sampling switch 202, respectively. The TFT 202 constituting each sampling switch has a source connected to the branch wiring Ek (k = 1, 2,..., 6) and a drain electrically connected to the data line 114e. The gate of each TFT 202 is electrically connected to the data line driving circuit 101 via control wirings X1 to X6. The i-th sampling signal Si is supplied from the data line driving circuit 101 to the control wirings X1 to X6 during the operation of the liquid crystal device 1, and the TFT 202 is switched from the off state to the on state.

<1−3:画素部の具体的な構成>
次に、図6乃至図9を参照しながら、液晶装置1の画素部の具体的な構成を説明する。図6乃至図8は、TFTアレイ基板10上の画素部に係る部分構成を表す平面図である。図6及び図7の夫々は、後述する積層構造のうち下層部分(図6)と上層部分(図7)に相当する。図8は、積層構造を拡大した平面図であり、図6及び図7を重ね合わせた平面図である。図9は、図6及び図7を重ね合わせたIX−IX´線断面図である。尚、図9では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材毎に縮尺を異ならしめてある。
<1-3: Specific Configuration of Pixel Unit>
Next, a specific configuration of the pixel portion of the liquid crystal device 1 will be described with reference to FIGS. 6 to 8 are plan views illustrating a partial configuration related to the pixel portion on the TFT array substrate 10. Each of FIGS. 6 and 7 corresponds to a lower layer portion (FIG. 6) and an upper layer portion (FIG. 7) in a laminated structure described later. FIG. 8 is an enlarged plan view of the laminated structure, and is a plan view in which FIGS. 6 and 7 are overlapped. 9 is a cross-sectional view taken along line IX-IX ′ in which FIGS. 6 and 7 are superimposed. In FIG. 9, in order to make each layer and each member recognizable on the drawing, the scale is different for each layer and each member.

図6乃至図9では、上述した画素部72の各回路要素は、下から順に、走査線112を含む第1層、TFT30等を含む第2層、データ線114等を含む第3層、保持容量70等を含む第4層、画素電極9a等を含む第5層からなる。第1層−第2層間には下地絶縁膜12、第2層−第3層間には第1層間絶縁膜41、第3層−第4層間には第2層間絶縁膜42、第4層−第5層間には第3層間絶縁膜43がそれぞれ設けられ、前述の各要素間が短絡することを防止している。尚、このうち、第1層から第3層が下層部分として図6に示され、第4層から第5層が上層部分として図7に示されている。   6 to 9, each circuit element of the pixel portion 72 described above includes, in order from the bottom, the first layer including the scanning line 112, the second layer including the TFT 30, etc., the third layer including the data line 114, and the like. The fourth layer includes a capacitor 70 and the like, and the fifth layer includes the pixel electrode 9a and the like. The base insulating film 12 is provided between the first layer and the second layer, the first interlayer insulating film 41 is provided between the second layer and the third layer, and the second interlayer insulating film 42 and the fourth layer are provided between the third layer and the fourth layer. A third interlayer insulating film 43 is provided between the fifth layers to prevent the above-described elements from being short-circuited. Of these, the first to third layers are shown in FIG. 6 as lower layer portions, and the fourth to fifth layers are shown in FIG. 7 as upper layer portions.

(第1層の構成―走査線等―)
第1層は、走査線112で構成されている。走査線112は、図6のX方向に沿って延びる本線部と、データ線114が延在する図6中のY方向に延びる突出部とからなる形状にパターニングされている。走査線112は、例えば導電性ポリシリコンからなり、その他にもチタン(Ti)、クロム(Cr)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成することができる。本実施形態では特に、走査線112は、TFT30の下層側に、チャネル領域1aに対向する領域を含むように配置された導電膜である。したがって、走査線112は、TFTアレイ基板10における裏面反射や、液晶装置をライトバルブとして用いて複板式のプロジェクタを構築した場合に、他の液晶装置から発せられプリズム等の合成光学系を突き抜けてくる光等の戻り光について、チャネル領域1aを下層側から遮光できる。
(Structure of the first layer-scanning lines, etc.)
The first layer is composed of scanning lines 112. The scanning line 112 is patterned into a shape including a main line portion extending along the X direction in FIG. 6 and a protruding portion extending in the Y direction in FIG. 6 where the data line 114 extends. The scanning line 112 is made of, for example, conductive polysilicon, and at least one of refractory metals such as titanium (Ti), chromium (Cr), tungsten (W), tantalum (Ta), and molybdenum (Mo). It is possible to form a single metal containing one metal, an alloy, metal silicide, polysilicide, or a laminate thereof. In the present embodiment, in particular, the scanning line 112 is a conductive film disposed on the lower layer side of the TFT 30 so as to include a region facing the channel region 1a. Therefore, the scanning line 112 penetrates through a composite optical system such as a prism emitted from another liquid crystal device when a double-plate type projector is constructed using back reflection on the TFT array substrate 10 or a liquid crystal device as a light valve. For return light such as incoming light, the channel region 1a can be shielded from the lower layer side.

(第2層の構成―TFT等―)
第2層は、TFT30を含んで構成されている。TFT30は、例えばLDD(Lightly Doped Drain)構造とされ、ゲート電極3a、半導体層1a、ゲート電極3aと半導体層1aを絶縁するゲート絶縁膜を含んだ絶縁膜2を備えている。ゲート電極3aは、例えば導電性ポリシリコンで形成される。半導体層1aは、例えばポリシリコンからなり、チャネル領域1a´、低濃度ソース領域1b及び低濃度ドレイン領域1c、並びに高濃度ソース領域1d及び高濃度ドレイン領域1eからなる。尚、TFT30は、LDD構造を有することが好ましいが、低濃度ソース領域1b、低濃度ドレイン領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極3aをマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型であってもよい。
(Second layer configuration-TFT, etc.)
The second layer is configured including the TFT 30. The TFT 30 has an LDD (Lightly Doped Drain) structure, for example, and includes a gate electrode 3a, a semiconductor layer 1a, and an insulating film 2 including a gate insulating film that insulates the gate electrode 3a from the semiconductor layer 1a. The gate electrode 3a is made of, for example, conductive polysilicon. The semiconductor layer 1a is made of, for example, polysilicon, and includes a channel region 1a ′, a low concentration source region 1b and a low concentration drain region 1c, and a high concentration source region 1d and a high concentration drain region 1e. The TFT 30 preferably has an LDD structure. However, the TFT 30 may have an offset structure in which no impurity is implanted into the low concentration source region 1b and the low concentration drain region 1c. It may be a self-aligned type in which a high concentration source region and a high concentration drain region are formed by implanting the film.

TFT30のゲート電極3aは、その一部分3bにおいて、下地絶縁膜12に形成されたコンタクトホール12cvを介して走査線112に電気的に接続されている。下地絶縁膜12は、例えばシリコン酸化膜等からなり、第1層と第2層の層間絶縁機能の他、TFTアレイ基板10の全面に形成されることで、基板表面の研磨による荒れや汚れ等が惹き起こすTFT30の素子特性の変化を防止する機能を有している。尚、本実施形態に係るTFT30は、トップゲート型であるが、ボトムゲート型であってもかまわない。   The gate electrode 3 a of the TFT 30 is electrically connected to the scanning line 112 through a contact hole 12 cv formed in the base insulating film 12 in a part 3 b thereof. The base insulating film 12 is made of, for example, a silicon oxide film, and is formed on the entire surface of the TFT array substrate 10 in addition to the interlayer insulating function between the first layer and the second layer. Has a function of preventing changes in the element characteristics of the TFT 30 caused by the above. The TFT 30 according to the present embodiment is a top gate type, but may be a bottom gate type.

(第3層の構成―データ線等―)
第3層は、データ線114及び中継層600を含んで構成されている。
(3rd layer configuration-data lines, etc.)
The third layer includes the data line 114 and the relay layer 600.

データ線114は、アルミニウム等の金属膜を含む単層或いは多層構造を有する金属膜である。また、データ線114は、下から順にアルミニウム、窒化チタン、窒化シリコンの3層膜として形成されていてもよい。データ線114は、TFT30のチャネル領域1a´を部分的に覆うように形成されている。このため、チャネル領域1a´に近接配置可能なデータ線114によって、上層側からの入射光に対して、TFT30のチャネル領域1a´を遮光できる。データ線114は、第1層間絶縁膜41を貫通するコンタクトホール81を介して、TFT30の高濃度ソース領域1dと電気的に接続されている。   The data line 114 is a metal film having a single layer or multilayer structure including a metal film such as aluminum. The data line 114 may be formed as a three-layer film of aluminum, titanium nitride, and silicon nitride in order from the bottom. The data line 114 is formed so as to partially cover the channel region 1 a ′ of the TFT 30. For this reason, the channel region 1a ′ of the TFT 30 can be shielded from incident light from the upper layer side by the data line 114 that can be disposed close to the channel region 1a ′. The data line 114 is electrically connected to the high concentration source region 1 d of the TFT 30 through a contact hole 81 that penetrates the first interlayer insulating film 41.

中継層600は、データ線114と同一膜として形成されている。中継層600とデータ線114とは、図6に示したように、夫々が分断されるように形成されている。中継層600は、第1層間絶縁膜41を貫通するコンタクトホール83を介して、TFT30の高濃度ドレイン領域1eと電気的に接続されている。   The relay layer 600 is formed as the same film as the data line 114. As shown in FIG. 6, the relay layer 600 and the data line 114 are formed so as to be separated from each other. The relay layer 600 is electrically connected to the high-concentration drain region 1 e of the TFT 30 through a contact hole 83 that penetrates the first interlayer insulating film 41.

第1層間絶縁膜41は、例えばNSG(ノンシリケートガラス)によって形成されている。その他、第1層間絶縁膜41には、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。   The first interlayer insulating film 41 is made of, for example, NSG (non-silicate glass). In addition, for the first interlayer insulating film 41, silicate glass such as PSG (phosphorus silicate glass), BSG (boron silicate glass), BPSG (boron phosphorus silicate glass), silicon nitride, silicon oxide, or the like can be used.

(第4層の構成―保持容量等―)
第4層は、保持容量70を含んで構成されている。保持容量70は、容量電極300と下部電極71とが誘電体膜75を介して対向配置された構成となっている。容量電極300及び下部電極71が、本発明に係る「一対の電極」の一例である。容量電極300の延在部は、第2層間絶縁膜42を貫通するコンタクトホール84を介して、中継層600と電気的に接続されている。
(Fourth layer configuration-holding capacity, etc.)
The fourth layer is configured to include the storage capacitor 70. The storage capacitor 70 has a configuration in which a capacitor electrode 300 and a lower electrode 71 are disposed to face each other with a dielectric film 75 interposed therebetween. The capacitor electrode 300 and the lower electrode 71 are an example of the “pair of electrodes” according to the present invention. The extending portion of the capacitor electrode 300 is electrically connected to the relay layer 600 through a contact hole 84 that penetrates the second interlayer insulating film 42.

容量電極300及び下部電極71は、例えば、Al、Ti、Cr、W、Ta、Mo等の金属のうち少なくとも一種の金属を含む単層或いは多層構造を有する金属膜である。また容量電極300及び下部電極71は、合金、金属シリサイド、ポリシリサイド、ナイトライドこれらを積層したものであってもよい。データ線114上に層間絶縁膜42を介してTFT30に近接して配置された保持容量70は、上層側からの入射光に対してTFT30のチャネル領域1a´を確実に遮光できる。   The capacitor electrode 300 and the lower electrode 71 are metal films having a single layer or a multilayer structure including at least one metal among metals such as Al, Ti, Cr, W, Ta, and Mo, for example. Further, the capacitor electrode 300 and the lower electrode 71 may be formed by stacking alloys, metal silicides, polysilicides, and nitrides. The storage capacitor 70 disposed on the data line 114 in the vicinity of the TFT 30 via the interlayer insulating film 42 can reliably shield the channel region 1a ′ of the TFT 30 against incident light from the upper layer side.

加えて、図7に示すように、容量電極300は、TFTアレイ基板10上で平面的に見て、下部電極71よりも小さい領域に形成されている。即ち、下部電極71の縁付近において、誘電体膜75を介して対向する側に容量電極300が形成されていないので、縁付近における製造不良でショートが生じる可能性や、電界集中により欠陥が生じる可能性を低減できる。   In addition, as shown in FIG. 7, the capacitor electrode 300 is formed in a region smaller than the lower electrode 71 when viewed in plan on the TFT array substrate 10. That is, since the capacitor electrode 300 is not formed near the edge of the lower electrode 71 through the dielectric film 75, a short circuit may occur due to a manufacturing failure near the edge, or a defect may occur due to electric field concentration. The possibility can be reduced.

図7に示すように、誘電体膜75は、TFTアレイ基板10上で平面的に見て画素毎の開口領域の間隙に位置する非開口領域に形成されている。即ち、誘電体膜75は、開口領域に殆ど形成されていない。よって、誘電体膜75が、仮に不透明な膜であっても、開口領域における光の透過率を低下させないで済む。従って、誘電体膜75は、透過率を考慮せず、誘電率が高いシリコン窒化膜等から形成されている。このため更に、誘電体膜75は、水分や湿気を防ぐための膜としても機能させることが可能となり、耐水性、耐湿性を高めることも可能となる。尚、誘電体膜としては、シリコン窒化膜の他、例えば、酸化ハフニュウム(HfO)、アルミナ(Al)、酸化タンタル(Ta)等の単層膜又は多層膜を用いてもよい。 As shown in FIG. 7, the dielectric film 75 is formed in a non-opening region located in the gap of the opening region for each pixel when viewed in plan on the TFT array substrate 10. That is, the dielectric film 75 is hardly formed in the opening region. Therefore, even if the dielectric film 75 is an opaque film, it is not necessary to reduce the light transmittance in the opening region. Therefore, the dielectric film 75 is formed of a silicon nitride film or the like having a high dielectric constant without considering the transmittance. For this reason, the dielectric film 75 can also function as a film for preventing moisture and moisture, and can also improve water resistance and moisture resistance. In addition to the silicon nitride film, for example, a single layer film or a multilayer film such as hafnium oxide (HfO 2 ), alumina (Al 2 O 3 ), tantalum oxide (Ta 2 O 5 ), or the like is used as the dielectric film. Also good.

(第5層の構成―画素電極等―)
第4層の全面には第3層間絶縁膜43が形成され、更にその上に、第5層として画素電極9aが形成されている。第3層間絶縁膜43は、例えばNSGによって形成されている。その他、第3層間絶縁膜43には、PSG、BSG、BPSG等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第3層間絶縁膜43の表面は、第2層間絶縁膜42と同様にCMP等の平坦化処理がなされている。
(Fifth layer configuration-pixel electrode, etc.)
A third interlayer insulating film 43 is formed on the entire surface of the fourth layer, and a pixel electrode 9a is formed thereon as a fifth layer. The third interlayer insulating film 43 is made of, for example, NSG. In addition, the third interlayer insulating film 43 can be made of silicate glass such as PSG, BSG, or BPSG, silicon nitride, silicon oxide, or the like. The surface of the third interlayer insulating film 43 is subjected to a planarization process such as CMP similarly to the second interlayer insulating film 42.

画素電極9a(図7中、破線9a´で輪郭が示されている)は、縦横に区画配列された画素領域の各々に配置され、その境界にデータ線114及び走査線112が格子状に配列するように形成されている(図6及び図7参照)。画素電極9aは、例えばITO(Indium Tin Oxide)等の透明導電膜からなる。   The pixel electrode 9a (the outline is indicated by a broken line 9a 'in FIG. 7) is arranged in each of the pixel areas partitioned and arranged in the vertical and horizontal directions, and the data lines 114 and the scanning lines 112 are arranged in a grid pattern at the boundaries. (See FIGS. 6 and 7). The pixel electrode 9a is made of a transparent conductive film such as ITO (Indium Tin Oxide).

画素電極9aは、層間絶縁膜43を貫通するコンタクトホール85を介して、容量電極300の延在部と電気的に接続されている(図9参照)。よって、画素電極9aの直下の導電膜である容量電極300の電位は、画素電位となっている。従って、液晶装置の動作時に、画素電極9aとその下層の導電膜との間の寄生容量により、画素電位が悪影響を受けることはない。   The pixel electrode 9a is electrically connected to the extending portion of the capacitor electrode 300 through a contact hole 85 that penetrates the interlayer insulating film 43 (see FIG. 9). Therefore, the potential of the capacitor electrode 300 which is the conductive film directly below the pixel electrode 9a is the pixel potential. Therefore, the pixel potential is not adversely affected by the parasitic capacitance between the pixel electrode 9a and the underlying conductive film during the operation of the liquid crystal device.

更に上述したように、容量電極300の延在部及び中継層600と、中継層600及びTFT30の高濃度ドレイン領域1eとは、夫々コンタクトホール84及び83を介して、電気的に接続されている。即ち、画素電極9aとTFT30の高濃度ドレイン領域1eとは、中継層600及び容量電極300の延在部を中継して中継接続されている。従って、画素電極及びドレイン間の層間距離が長くて一つのコンタクトホールで両者間を接続するのが困難となる事態を回避できる。しかも、積層構造及び製造工程の複雑化を招かない。画素電極9aの上側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。以上が、TFTアレイ基板10側の画素部の構成である。   Further, as described above, the extended portion of the capacitor electrode 300 and the relay layer 600 are electrically connected to the relay layer 600 and the high-concentration drain region 1e of the TFT 30 through the contact holes 84 and 83, respectively. . That is, the pixel electrode 9a and the high-concentration drain region 1e of the TFT 30 are relay-connected through the relay layer 600 and the extended portion of the capacitor electrode 300. Accordingly, it is possible to avoid a situation in which it is difficult to connect the pixel electrode and the drain with a single contact hole due to a long interlayer distance. In addition, the laminated structure and the manufacturing process are not complicated. An alignment film 16 that has been subjected to a predetermined alignment process such as a rubbing process is provided above the pixel electrode 9a. The above is the configuration of the pixel portion on the TFT array substrate 10 side.

他方、対向基板20には、その対向面の全面に対向電極21が設けられており、更にその上(図9では対向電極21の下側)に配向膜22が設けられている。対向電極21は、画素電極9aと同様、例えばITO膜等の透明導電性膜からなる。尚、対向基板20と対向電極21の間には、TFT30における光リーク電流の発生等を防止するため、少なくともTFT30と正対する領域を覆うように遮光膜23が設けられている。   On the other hand, the counter substrate 20 is provided with a counter electrode 21 on the entire surface of the counter substrate, and further provided with an alignment film 22 thereon (under the counter electrode 21 in FIG. 9). As with the pixel electrode 9a, the counter electrode 21 is made of a transparent conductive film such as an ITO film. A light-shielding film 23 is provided between the counter substrate 20 and the counter electrode 21 so as to cover at least a region facing the TFT 30 in order to prevent generation of light leakage current in the TFT 30.

このように構成されたTFTアレイ基板10と対向基板20の間には、液晶層50が設けられている。液晶層50は、基板10及び20の周縁部をシール材により封止して形成した空間に液晶を封入して形成される。液晶層50は、画素電極9aと対向電極21との間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向膜16及び配向膜22によって、所定の配向状態をとるようになっている。   A liquid crystal layer 50 is provided between the TFT array substrate 10 thus configured and the counter substrate 20. The liquid crystal layer 50 is formed by sealing liquid crystal in a space formed by sealing the peripheral portions of the substrates 10 and 20 with a sealing material. The liquid crystal layer 50 takes a predetermined alignment state by the alignment film 16 and the alignment film 22 that have been subjected to an alignment process such as a rubbing process in a state where an electric field is not applied between the pixel electrode 9 a and the counter electrode 21. It is like that.

以上説明した画素部の構成は、図6及び図7に示すように、各画素部に共通である。前述の画像表示領域10a(図1参照)には、かかる画素部が周期的に形成されていることになる。他方、このような液晶装置1では、画像表示領域10aの周囲に位置する周辺領域に、図1及び図2を参照して説明したように、走査線駆動回路104及びデータ線駆動回路101等の駆動回路が形成されている。   The configuration of the pixel portion described above is common to each pixel portion as shown in FIGS. Such pixel portions are periodically formed in the image display region 10a (see FIG. 1). On the other hand, in such a liquid crystal device 1, as described with reference to FIGS. 1 and 2, the scanning line driving circuit 104, the data line driving circuit 101, and the like are provided in the peripheral area located around the image display area 10 a. A drive circuit is formed.

このような画素部72を有する液晶装置1において、容量電極300、下部電極71及びデータ線114が、本発明の「複数の金属膜」の一例である。容量電極300、下部電極71及びデータ線114は、TFTアレイ基板10上において互いに異なる層に形成されている。   In the liquid crystal device 1 having such a pixel portion 72, the capacitor electrode 300, the lower electrode 71, and the data line 114 are an example of “a plurality of metal films” in the present invention. The capacitor electrode 300, the lower electrode 71, and the data line 114 are formed on different layers on the TFT array substrate 10.

図1乃至図2に示した遮光膜54は、TFTアレイ基板10上において、容量電極300と同層に同一膜として形成されている。したがって、遮光膜54によれば、画像表示領域10aの周辺に延びる周辺領域において、下部電極71及びデータ線114の夫々と同層に同一膜として形成された金属膜で構成された配線或いは当該金属膜を含む各種素子に照射される光を遮ることが可能である。したがって、遮光膜54は、これら配線或いは各種素子のパターンの像が映写幕に投影されることを低減できる。   The light shielding film 54 shown in FIGS. 1 and 2 is formed as the same film in the same layer as the capacitor electrode 300 on the TFT array substrate 10. Therefore, according to the light shielding film 54, in the peripheral region extending around the image display region 10a, the wiring formed of the metal film formed as the same film in the same layer as each of the lower electrode 71 and the data line 114 or the metal It is possible to block light applied to various elements including a film. Therefore, the light shielding film 54 can reduce the projection of the pattern image of these wirings or various elements onto the projection screen.

尚、遮光膜54は、TFTアレイ基板10上に形成された複数の金属膜のうち最上層に形成された容量電極300と同層に形成されていなくてもよく、例えば、画像表示領域10aの周辺に延びる周辺領域において、下部電極71或いはデータ線114と同層に同一膜として形成されていてもよい。遮光膜54が、複数の金属膜のうち最上層に形成された金属膜より下層側に形成された金属膜と同層に形成された膜であっても、周辺領域に設けられた配線或いは各種素子等のパターンの像が映写幕に投影されることを低減する効果は相応に得られる。   The light shielding film 54 may not be formed in the same layer as the capacitor electrode 300 formed in the uppermost layer among the plurality of metal films formed on the TFT array substrate 10, for example, in the image display region 10 a. In the peripheral region extending to the periphery, the same film may be formed in the same layer as the lower electrode 71 or the data line 114. Even if the light shielding film 54 is a film formed in the same layer as the metal film formed on the lower layer side of the metal film formed in the uppermost layer among the plurality of metal films, The effect of reducing the projection of the pattern image of the element or the like on the projection screen can be obtained accordingly.

加えて、遮光膜54は、不図示の配線を介して上下導通端子106に電気的に接続されているため、固定電位を供給する電源に電気的に接続された外部接続端子102を介して固定電位が供給されている。したがって、遮光膜54が下部電極71と同層に形成されている場合、下部電極71及び遮光膜54を電気的に接続しておくことにより、固定電位を供給する配線として遮光膜54を共用し、下部電極71に固定電位を供給することも可能である。   In addition, since the light shielding film 54 is electrically connected to the vertical conduction terminal 106 via a wiring (not shown), the light shielding film 54 is fixed via the external connection terminal 102 that is electrically connected to a power source that supplies a fixed potential. A potential is supplied. Therefore, when the light shielding film 54 is formed in the same layer as the lower electrode 71, the light shielding film 54 is shared as a wiring for supplying a fixed potential by electrically connecting the lower electrode 71 and the light shielding film 54. It is also possible to supply a fixed potential to the lower electrode 71.

<1−4:周辺領域におけるサンプリング回路及び配線等の具体的な構成>
次に、図10及び図11を参照しながら、TFTアレイ基板10上の周辺領域におけるサンプリング回路及び配線等の具体的な構成を説明する。図10は、周辺領域におけるサンプリング回路及び各種配線の構成を示す平面図である。図11は、図10のXI−XI´線断面図である。
<1-4: Specific Configuration of Sampling Circuit and Wiring in Peripheral Area>
Next, a specific configuration of the sampling circuit, wiring, and the like in the peripheral region on the TFT array substrate 10 will be described with reference to FIGS. FIG. 10 is a plan view showing the configuration of the sampling circuit and various wirings in the peripheral region. 11 is a cross-sectional view taken along the line XI-XI ′ of FIG.

図10において、画像信号線171−1、171−2、・・・、171−6は、コンタクトホール91−1、91−2、・・・、91−6を介して分岐配線E1、E2、・・・、E6に電気的に接続されている。分岐配線E1、E2、・・・、E6の一端は、TFT202のソース電極として共用されている。したがって、分岐配線E1、E2、・・・、E6及びTFT202のソース電極は同層に形成されており、分岐配線E1、E2、・・・、E6及びTFT202のソース電極を共通の工程で形成可能である。このような分岐配線E1、E2、・・・、E6及びソース電極によれば、液晶装置1の製造プロセスにおける工程数を低減でき、液晶装置1の製造に要する製造コストを低減できる。尚、TFT202のソース電極として共用される分岐配線E1、E2、・・・、E6の一端は、TFT202が有する半導体層のソース領域にコンタクトホールCNTSを介して電気的に接続されている。   In FIG. 10, image signal lines 171-1, 171-2,..., 171-6 are connected to branch wirings E1, E2, via contact holes 91-1, 91-2,. ..., electrically connected to E6. One ends of the branch wirings E 1, E 2,..., E 6 are shared as the source electrode of the TFT 202. Therefore, the source electrodes of the branch lines E1, E2,..., E6 and the TFT 202 are formed in the same layer, and the source electrodes of the branch lines E1, E2,. It is. According to such branch wirings E1, E2,..., E6 and the source electrode, the number of steps in the manufacturing process of the liquid crystal device 1 can be reduced, and the manufacturing cost required for manufacturing the liquid crystal device 1 can be reduced. Note that one ends of the branch lines E1, E2,..., E6 shared as the source electrode of the TFT 202 are electrically connected to the source region of the semiconductor layer of the TFT 202 through the contact hole CNTS.

サンプリング回路200を構成するTFT202のゲートと、データ線駆動回路101とは、制御線172、コンタクトホール92及び制御配線X1、X2、・・・、X6を介して電気的に接続されている。制御配線X1、X2、・・・、X6及び制御線172は、TFTアレイ基板10上において互いに異なる層に形成されており、コンタクトホール92を介して相互に電気的に接続されている。制御配線X1、X2、・・・、X6の夫々は、制御線172のうち画像信号線171に沿って延びる部分から分岐し、TFT202のゲート電極と共用されている。   The gate of the TFT 202 constituting the sampling circuit 200 and the data line driving circuit 101 are electrically connected via a control line 172, a contact hole 92, and control wirings X1, X2,. The control lines X 1, X 2,..., X 6 and the control line 172 are formed on different layers on the TFT array substrate 10 and are electrically connected to each other through the contact hole 92. Each of the control wirings X 1, X 2,..., X 6 branches from a portion of the control line 172 that extends along the image signal line 171 and is shared with the gate electrode of the TFT 202.

データ線114の一端は、TFT202のドレイン電極として共用されており、TFT202が有する半導体層のドレイン領域にコンタクトホールCNTDを介して電気的に接続されている。したがって、制御線172を介してサンプリング信号SiがTFT202のゲートに供給されると、TFT202がオフ状態からオン状態に切り換わる。この状態で、分岐配線E1、E2、・・・、E6を介して各TFT202のソースに供給された画像信号VID1、VID2、・・・、VID6がデータ線114に供給される。   One end of the data line 114 is shared as the drain electrode of the TFT 202 and is electrically connected to the drain region of the semiconductor layer included in the TFT 202 through the contact hole CNTD. Therefore, when the sampling signal Si is supplied to the gate of the TFT 202 via the control line 172, the TFT 202 is switched from the off state to the on state. In this state, the image signals VID1, VID2,..., VID6 supplied to the sources of the respective TFTs 202 are supplied to the data lines 114 via the branch wirings E1, E2,.

額縁遮光膜53は、平面的に見てサンプリング回路200に重なるように形成されている。遮光膜54は、平面的に見て分岐配線E1、2、・・・、E6及びデータ線駆動回路101に重なるように形成されている。したがって、サンプリング回路200、分岐配線E1、E2、・・・、E6、及び画像信号線171−1、171−2、・・・、171−6は、額縁遮光膜53及び遮光膜54の夫々に遮光されているため、液晶装置1の動作時に、これら回路部及び配線のパターンの像が、映写幕に投影されることを低減できる。   The frame light shielding film 53 is formed so as to overlap the sampling circuit 200 in plan view. The light shielding film 54 is formed so as to overlap the branch lines E1, 2,..., E6 and the data line driving circuit 101 in a plan view. Therefore, the sampling circuit 200, the branch wirings E1, E2,..., E6 and the image signal lines 171-1, 171-2, ..., 171-6 are provided on the frame light shielding film 53 and the light shielding film 54, respectively. Since the light is shielded, it is possible to reduce the projection of the circuit portion and wiring pattern images on the projection screen during the operation of the liquid crystal device 1.

尚、額縁遮光膜53を設けることなく、遮光膜54をサンプリング回路200に重なるように形成してもよい。即ち、遮光膜54によって、画像表示領域10aの額縁領域を規定することも可能である。遮光膜54は、サンプリング回路200、分岐配線E1、E2、・・・、E6、及び画像信号線171−1、171−2、171−6の少なくとも一つに重なっていれば、映写幕に投影されるパターンの像を相応に低減できる。   The light shielding film 54 may be formed so as to overlap the sampling circuit 200 without providing the frame light shielding film 53. In other words, the frame area of the image display area 10 a can be defined by the light shielding film 54. If the light shielding film 54 overlaps at least one of the sampling circuit 200, the branch wirings E1, E2,..., E6 and the image signal lines 171-1, 171-2, 171-6, the light shielding film 54 is projected onto the projection screen. The resulting pattern image can be reduced accordingly.

図11において、分岐配線E1は、第1層間絶縁膜41上に形成されている。同様に、分岐配線E2、E3、・・・、E6も、第第1層間絶縁膜41上に形成されている。したがって、分岐配線E1、E2、・・・、E6は、金属膜であるデータ線114と同層に形成されている。このような分岐配線E1、E2、・・・、E6及びデータ線114は、第第1層間絶縁膜41上に共通工程によって同種の金属を含む金属膜を形成した後、当該金属膜を所定のパターンにパターニングすることによって分岐配線E1、E2、・・・E6及びデータ線114が形成される。したがって、分岐配線E1、E2、・・・E6及びデータ線114を共通の工程で形成できる。   In FIG. 11, the branch wiring E <b> 1 is formed on the first interlayer insulating film 41. Similarly, branch wirings E2, E3,..., E6 are also formed on the first interlayer insulating film 41. Therefore, the branch lines E1, E2,..., E6 are formed in the same layer as the data line 114 which is a metal film. The branch lines E1, E2,..., E6 and the data line 114 are formed by forming a metal film containing the same kind of metal on the first interlayer insulating film 41 by a common process, By branching into a pattern, branch lines E1, E2,... E6 and data lines 114 are formed. Therefore, the branch lines E1, E2,... E6 and the data line 114 can be formed in a common process.

画像信号線171は、第2層間絶縁膜42上に形成されている。したがって、画像信号線171は、金属膜である下部電極71と同層に形成されている。このような画像信号線171及び下部電極71は、第2層間絶縁膜42上に共通工程によって同種の金属を含む金属膜を形成した後、当該金属膜を所定のパターンにパターニングすることによって画像信号線171及び下部電極71が形成される。したがって、画像信号線171及び下部電極71を共通の工程で形成できる。   The image signal line 171 is formed on the second interlayer insulating film 42. Therefore, the image signal line 171 is formed in the same layer as the lower electrode 71 which is a metal film. The image signal line 171 and the lower electrode 71 are formed by forming a metal film containing the same kind of metal on the second interlayer insulating film 42 by a common process and then patterning the metal film into a predetermined pattern. A line 171 and a lower electrode 71 are formed. Therefore, the image signal line 171 and the lower electrode 71 can be formed in a common process.

遮光膜54は、層間絶縁膜として機能する誘電体膜75上に形成されている。したがって、遮光膜54は、容量電極300と同層に形成されている。このような遮光膜54及び容量電極300は、誘電体膜75上に同一工程によって同種の金属を含む金属膜を形成した後、当該金属膜を所定のパターンにパターニングすることによって遮光膜54及び容量電極300が形成される。したがって、遮光膜54及び容量電極300を共通の工程で形成できる。   The light shielding film 54 is formed on the dielectric film 75 that functions as an interlayer insulating film. Therefore, the light shielding film 54 is formed in the same layer as the capacitor electrode 300. The light shielding film 54 and the capacitor electrode 300 are formed by forming a metal film containing the same kind of metal on the dielectric film 75 by the same process and then patterning the metal film into a predetermined pattern. An electrode 300 is formed. Therefore, the light shielding film 54 and the capacitor electrode 300 can be formed in a common process.

加えて、画像信号線171−1、・・・、171−6、及び分岐配線E1、・・・、E6は、アルミニウム等の金属材料を含む金属膜である。したがって、画像信号線171−1、・・・、171−6、及び分岐配線E1、・・・、E6は、導電性ポリシリコン等の半導体で構成されるゲート電極3aに比べて相対的に電気的抵抗が小さい低抵抗膜である。   In addition, the image signal lines 171-1,..., 171-6 and the branch wirings E1,..., E6 are metal films containing a metal material such as aluminum. Therefore, the image signal lines 171-1,..., 171-6 and the branch wirings E1,..., E6 are relatively electric compared to the gate electrode 3a formed of a semiconductor such as conductive polysilicon. Low resistance film with low mechanical resistance.

このような低抵抗膜とされる分岐配線E1、・・・、E6の電気抵抗は、導電性ポリシリコン等の半導体によって分岐配線を構成する場合に比べて分岐配線相互の電気抵抗の違いを無視できる程度に小さい。したがって、各TFT202から各画像信号線171に延びる分岐配線E1、E2、・・・、E6の夫々の配線長の相違(即ち、電気抵抗の相違)に応じて、画像表示領域10aに生じる輝度ムラを低減できる。   The electrical resistance of the branch wirings E1,..., E6, which are made of such a low resistance film, ignores the difference in electrical resistance between the branch wirings as compared to the case where the branch wiring is constituted by a semiconductor such as conductive polysilicon. As small as possible. Therefore, luminance unevenness generated in the image display area 10a in accordance with the difference in the wiring lengths of the branch lines E1, E2,..., E6 extending from the TFTs 202 to the image signal lines 171 (that is, differences in electrical resistance). Can be reduced.

加えて、画像表示領域10aに生じる輝度ムラを低減する目的で、分岐配線E1、E2、・・・、E6相互の電気抵抗が揃うように各分岐配線に抵抗部を設けなくてもよいため、分岐配線E1、E2、・・・、E6の配線長を短くすることが可能である。したがって、液晶装置1によれば、分岐配線E1、E2、・・・、E6の配線長を短くできる分、周辺領域のうち分岐配線E1、E2、・・・、E6が形成される領域を低減でき、液晶装置1のサイズを小さくできる利点がある。   In addition, for the purpose of reducing the luminance unevenness generated in the image display area 10a, it is not necessary to provide a resistance portion in each branch wiring so that the electrical resistances of the branch wirings E1, E2,. It is possible to shorten the wiring length of the branch wirings E1, E2,. Therefore, according to the liquid crystal device 1, the area where the branch lines E1, E2,..., E6 are formed in the peripheral area can be reduced by reducing the wiring length of the branch lines E1, E2,. There is an advantage that the size of the liquid crystal device 1 can be reduced.

尚、遮光膜54は、下部電極71と同層に形成されたアルミニウム等の金属を含む金属膜であってもよい。このような遮光膜54は、遮光膜54と同層に形成された下部電極71に電気的に接続され、且つ保持容量70の固定電位を供給されていてもよい。下部電極71に電気的に接続された遮光膜54によれば、固定電位を供給する電源に電気的に接続された外部回路接続端子102に遮光膜54を電気的に接続しておくことによって、固定電位側電極とされる下部電極71に固定電位を供給できる。   The light shielding film 54 may be a metal film containing a metal such as aluminum formed in the same layer as the lower electrode 71. Such a light shielding film 54 may be electrically connected to the lower electrode 71 formed in the same layer as the light shielding film 54 and supplied with a fixed potential of the storage capacitor 70. According to the light shielding film 54 electrically connected to the lower electrode 71, by electrically connecting the light shielding film 54 to the external circuit connection terminal 102 electrically connected to a power source that supplies a fixed potential, A fixed potential can be supplied to the lower electrode 71 serving as a fixed potential side electrode.

保持容量70に含まれる一対の電極のうち固定電位が供給される固定電位側電極は、画素電極が供給される画素電位側電極より上層に形成されていてもよい。画素電位電極より上層に形成された固定電位側電極と遮光膜54とを同層に形成することによって、互いに異なる層を相互に電気的に接続するコンタクトホール等の接続手段を用いることなく固定電位側電極及び遮光膜54を電気的に接続することも可能である。   Of the pair of electrodes included in the storage capacitor 70, the fixed potential side electrode to which the fixed potential is supplied may be formed in an upper layer than the pixel potential side electrode to which the pixel electrode is supplied. By forming the fixed potential side electrode formed above the pixel potential electrode and the light shielding film 54 in the same layer, a fixed potential can be obtained without using connection means such as contact holes for electrically connecting different layers to each other. It is also possible to electrically connect the side electrode and the light shielding film 54.

以上説明したように、本実施形態に係る電気光学装置によれば、電気光学装置の表示品位を高めることができると共に、当該電気光学装置の製造に要するコストを低減することが可能であり、且つ電気光学装置を小型化できる。   As described above, according to the electro-optical device according to this embodiment, the display quality of the electro-optical device can be improved, and the cost required for manufacturing the electro-optical device can be reduced. The electro-optical device can be reduced in size.

(電子機器)
次に、上述した液晶装置を各種電子機器に適用する場合について説明する。
(Electronics)
Next, the case where the above-described liquid crystal device is applied to various electronic devices will be described.

まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図12は、プロジェクタの構成例を示す平面図である。図12に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。   First, a projector using this liquid crystal device as a light valve will be described. FIG. 12 is a plan view showing a configuration example of the projector. As shown in FIG. 12, a projector 1100 includes a lamp unit 1102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同等の構成を有しており、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G have the same configuration as that of the above-described liquid crystal device, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit, respectively. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In this dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Accordingly, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R, 1110B.

なお、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。   Note that since light corresponding to the primary colors R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

このようなプロジェクタ1100によれば、液晶パネル1110R、1110Bおよび1110Gに形成されたデータ線駆動回路等のパターンの像が映写幕に写り込むことが低減されているため、高品位の画像表示が可能である。加えて、液晶パネル1110R、1110B及び1110Gを小型化できるため、プロジェクタ1100全体のサイズを小型化できる。   According to such a projector 1100, it is possible to display a high-quality image because the pattern image of the data line driving circuit and the like formed on the liquid crystal panels 1110R, 1110B and 1110G is reduced. It is. In addition, since the liquid crystal panels 1110R, 1110B, and 1110G can be reduced in size, the overall size of the projector 1100 can be reduced.

本実施形態に係る電気光学装置の構成を示す平面図である。1 is a plan view illustrating a configuration of an electro-optical device according to an embodiment. 図1のII−II´線断面図である。It is the II-II 'sectional view taken on the line of FIG. 本実施形態に係る電気光学装置をその周辺回路部と共に示したブロック図である。1 is a block diagram showing an electro-optical device according to an embodiment together with its peripheral circuit unit. 本実施形態に係る電気光学装置の電気的な構成を示すブロック図である。1 is a block diagram illustrating an electrical configuration of an electro-optical device according to an embodiment. 画像信号線及び分岐配線と、サンプリング回路及びデータ線駆動回路との電気的な接続構成を示すブロック図である。It is a block diagram showing an electrical connection configuration of an image signal line and a branch wiring, a sampling circuit, and a data line driving circuit. 本実施形態に係る電気光学装置の積層構造のうち下層部分を示す平面図である。FIG. 6 is a plan view showing a lower layer portion of the laminated structure of the electro-optical device according to the embodiment. 本実施形態に係る電気光学装置の積層構造のうち上層部分を示す平面図である。FIG. 6 is a plan view showing an upper layer portion of the laminated structure of the electro-optical device according to the embodiment. 図6及び図7を重ね合わせた平面図である。FIG. 8 is a plan view in which FIGS. 6 and 7 are superimposed. 図6及び図7の夫々におけるIX−IX´線断面図である。It is the IX-IX 'sectional view taken on the line in each of FIG.6 and FIG.7. 本実施形態に係る電気光学装置の周辺領域におけるサンプリング回路及び各種配線の構成を示す平面図である。FIG. 3 is a plan view illustrating a configuration of a sampling circuit and various wirings in a peripheral region of the electro-optical device according to the embodiment. 図10のXI−XI´線断面図である。It is the XI-XI 'sectional view taken on the line of FIG. 本発明に係る電子機器の一実施形態に係る液晶プロジェクタの構成を表す断面図である。It is sectional drawing showing the structure of the liquid crystal projector which concerns on one Embodiment of the electronic device which concerns on this invention.

符号の説明Explanation of symbols

1・・・液晶装置、10・・・TFTアレイ基板、20・・・対向基板、72・・・画素部、53・・・額縁遮光膜、54・・・遮光膜、70・・・保持容量、71・・・下部電極、112・・・走査線、114・・・データ線、171・・・画像信号線、E1,E2,・・・,E6・・・分岐配線、300・・・容量電極   DESCRIPTION OF SYMBOLS 1 ... Liquid crystal device, 10 ... TFT array substrate, 20 ... Counter substrate, 72 ... Pixel part, 53 ... Frame light shielding film, 54 ... Light shielding film, 70 ... Holding capacity 71 ... Lower electrode, 112 ... Scanning line, 114 ... Data line, 171 ... Image signal line, E1, E2, ..., E6 ... Branch wiring, 300 ... Capacitance electrode

Claims (6)

シール材を介して貼り合わされた一対の基板と、
前記一対の基板の一方の基板上の画素領域に設けられたデータ線と、
前記画素領域の外側に設けられた画像信号線と、
前記画像信号線に電気的に接続され、前記データ線に対応して配列された分岐配線と、
前記画像信号線から前記分岐配線を介して供給された画像信号を前記データ線に供給するサンプリングスイッチを含むサンプリング回路と、
前記シール材の外縁よりも内側に配置されたデータ線駆動回路と、を備え、
前記画像信号線及び前記分岐配線は、前記サンプリング回路と前記データ線駆動回路との間に配置され、
前記一方の基板上に、前記画像信号線又は前記分岐配線の少なくとも一部と重なる第1の遮光膜が設けられ、
前記一対の基板のうち他方の基板上に、前記シール材の内側に該シール材と離間して、前記第1の遮光膜と一部が重なると共に、前記サンプリング回路と重なる第2の遮光膜が設けられていること
を特徴とする電気光学装置。
A pair of substrates bonded together through a sealing material;
A data line provided in a pixel region on one of the pair of substrates;
An image signal line provided outside the pixel region;
A branch wiring electrically connected to the image signal line and arranged corresponding to the data line;
A sampling circuit including a sampling switch for supplying an image signal supplied from the image signal line via the branch wiring to the data line;
A data line driving circuit disposed inside the outer edge of the sealing material,
The image signal line and the branch wiring are arranged between the sampling circuit and the data line driving circuit,
On the one substrate, there is provided a first light-shielding film that overlaps at least a part of the image signal line or the branch wiring,
On the other substrate of the pair of substrates, there is a second light-shielding film that is spaced apart from the seal material inside the seal material and partially overlaps the first light-shield film and the sampling circuit. An electro-optical device characterized by being provided.
前記画素領域に画素電極を備え、
前記分岐配線は、前記データ線と同一層に形成されており、
前記画像信号線及び前記第1の遮光膜は、前記データ線と前記画素電極との間に形成された金属膜と同一層に形成されていること、
を特徴とする請求項1に記載の電気光学装置。
A pixel electrode in the pixel region;
The branch wiring is formed in the same layer as the data line,
The image signal line and the first light-shielding film are formed in the same layer as a metal film formed between the data line and the pixel electrode;
The electro-optical device according to claim 1.
前記画素電極に電気的に接続され、且つ前記画像信号を保持する保持容量をさらに備え、
前記第1の遮光膜は、前記保持容量の一対の電極のうち固定電位側電極と同一層に形成されていること、
を特徴とする請求項2に記載の電気光学装置。
A storage capacitor that is electrically connected to the pixel electrode and holds the image signal;
The first light-shielding film is formed in the same layer as the fixed potential side electrode of the pair of electrodes of the storage capacitor;
The electro-optical device according to claim 2.
前記データ線駆動回路は、前記サンプリングスイッチにサンプリング信号を供給すること、
を特徴とする請求項1乃至3のいずれかに記載の電気光学装置。
The data line driving circuit supplies a sampling signal to the sampling switch;
The electro-optical device according to any one of claims 1 to 3.
請求項1乃至4のいずれかに記載の電気光学装置において、
さらに前記一方の基板上に設けられた外部接続端子を備え、
前記外部接続端子は、前記シール材の外縁よりも外側に設けられていること、
を特徴とする電気光学装置。
The electro-optical device according to any one of claims 1 to 4,
Furthermore, an external connection terminal provided on the one substrate is provided,
The external connection terminal is provided outside the outer edge of the sealing material;
An electro-optical device.
請求項1から5の何れか一項に記載の電気光学装置を具備してなること
を特徴とする電子機器。
An electronic apparatus comprising the electro-optical device according to any one of claims 1 to 5.
JP2006173924A 2006-06-23 2006-06-23 Electro-optical device and electronic apparatus Active JP5125002B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006173924A JP5125002B2 (en) 2006-06-23 2006-06-23 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006173924A JP5125002B2 (en) 2006-06-23 2006-06-23 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2008003382A JP2008003382A (en) 2008-01-10
JP5125002B2 true JP5125002B2 (en) 2013-01-23

Family

ID=39007807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006173924A Active JP5125002B2 (en) 2006-06-23 2006-06-23 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5125002B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110335547A (en) * 2019-01-08 2019-10-15 友达光电股份有限公司 Display panel

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BRPI0924220A2 (en) 2009-03-13 2016-01-26 Sharp Kk liquid crystal display device and method for manufacturing it
CN102193237B (en) * 2010-03-04 2012-10-03 胜华科技股份有限公司 Display panel
JP6079859B2 (en) * 2015-12-07 2017-02-15 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
US10613396B2 (en) 2016-03-14 2020-04-07 Sharp Kabushiki Kaisha Display device
WO2024014233A1 (en) * 2022-07-12 2024-01-18 ソニーセミコンダクタソリューションズ株式会社 Display device and electronic apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3861590B2 (en) * 2000-11-21 2006-12-20 セイコーエプソン株式会社 Electro-optical device and projector
JP3669351B2 (en) * 2001-10-04 2005-07-06 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP2003202596A (en) * 2002-01-07 2003-07-18 Seiko Epson Corp Electro-optical device and its manufacturing method and electronic apparatus
JP3772888B2 (en) * 2003-05-02 2006-05-10 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4179199B2 (en) * 2003-06-02 2008-11-12 セイコーエプソン株式会社 ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP4973024B2 (en) * 2006-06-23 2012-07-11 セイコーエプソン株式会社 Electro-optical device and electronic apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110335547A (en) * 2019-01-08 2019-10-15 友达光电股份有限公司 Display panel
CN110335547B (en) * 2019-01-08 2022-03-01 友达光电股份有限公司 Display panel

Also Published As

Publication number Publication date
JP2008003382A (en) 2008-01-10

Similar Documents

Publication Publication Date Title
JP4179199B2 (en) ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP4442570B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP5017923B2 (en) Electro-optical device and electronic apparatus including the same
JP4306737B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP4640026B2 (en) Electro-optical device and electronic apparatus
JP4155317B2 (en) Electro-optical device and electronic apparatus including the same
JP4882662B2 (en) Electro-optical device and electronic apparatus
JP2008191517A (en) Electrooptical device, substrate for same, and electronic equipment
JP5125002B2 (en) Electro-optical device and electronic apparatus
JP4946203B2 (en) Electro-optical device and electronic apparatus including the same
JP2007065157A (en) Electrooptical device and electronic equipment equipped with same
JP2008111924A (en) Electro-optical device and electronic equipment provided therewith
JP4973024B2 (en) Electro-optical device and electronic apparatus
JP2007225760A (en) Electrooptical device and electronic equipment equipped with the same
JP5055950B2 (en) Electro-optical device and electronic apparatus
JP2010128421A (en) Electrooptical device and electronic apparatus
JP4945985B2 (en) Electro-optical device and electronic apparatus including the same
JP4882340B2 (en) Electro-optical device and electronic apparatus including the same
JP5194714B2 (en) ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP2008191518A (en) Electrooptical device, substrate for same, and electronic equipment
JP5119875B2 (en) Electro-optical device and electronic apparatus
JP2007079367A (en) Electrooptical apparatus and electronic apparatus provided with the same
JP4973820B2 (en) Electro-optical device and electronic apparatus
JP4946191B2 (en) Electro-optical device manufacturing method, electro-optical device, and electronic apparatus including the same
JP5103717B2 (en) Electro-optical device and electronic apparatus including the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120719

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

R150 Certificate of patent or registration of utility model

Ref document number: 5125002

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350