JP5124087B2 - 容量性結合された集積回路チップ間の通信を改良するための方法及び装置 - Google Patents

容量性結合された集積回路チップ間の通信を改良するための方法及び装置 Download PDF

Info

Publication number
JP5124087B2
JP5124087B2 JP2005299452A JP2005299452A JP5124087B2 JP 5124087 B2 JP5124087 B2 JP 5124087B2 JP 2005299452 A JP2005299452 A JP 2005299452A JP 2005299452 A JP2005299452 A JP 2005299452A JP 5124087 B2 JP5124087 B2 JP 5124087B2
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit chip
interposer
communication
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005299452A
Other languages
English (en)
Other versions
JP2006121076A (ja
Inventor
ジェイ． ドロスト ロバート
ホー ロナルド
ジェイ． プレブスティング ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Publication of JP2006121076A publication Critical patent/JP2006121076A/ja
Application granted granted Critical
Publication of JP5124087B2 publication Critical patent/JP5124087B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、Ｄｅｆｅｎｃｅ Ａｄｖａｎｃｅｄ Ｐｒｏｊｅｃｔｓ Ａｄｍｉｎｉｓｔｒａｔｉｏｎによって裁定された契約番号第ＮＢＣＨ０２００５５にもとづいて、アメリカ合衆国政府の援助を得てなされたものである。アメリカ合衆国政府は、本発明に一定の権利を有する。
（関連技術）
本発明は集積回路相互間の通信技術に関する。
半導体技術における最近の進歩は、それに対応するチップ間の通信技術の進歩を上回っている。半導体チップは一般にプリントされた回路基板上に集積され、チップ間の通信のために多数の層の信号線を含む。しかしながら、半導体チップ上の信号線は、プリント回路基板上の信号線と比較して、約１００倍も密に詰め込まれている。従って、半導体チップ上の信号線のごくわずかな部分のみが、プリント回路基板を超えて、他のチップへの経路が定められ得る。このミスマッチが、半導体の集積密度が増大を続けるにつれて成長を続ける、ボトルネックを形成する。
研究者達が半導体チップ間の通信のための代替の技術の研究を始めている。１つの有望な技術は、チップ間の通信を助長（ｆａｃｉｌｉｔａｔｅ）するために、半導体チップの上に容量性トランスミッタおよびレシーバのアレイを集積することを含む。第１のチップが第２のチップと対面して置かれており、第１のチップ上のトランスミッタパッドが第２のチップ上のレシーバパッドと容量性結合されている場合には、プリント回路基板内の介在する信号線を経由して信号を送る必要なしに、第１のチップから第２のチップに直接に信号を送信することが可能となる。
対面式通信は、トランスミッタおよび対応するレシーバが相互に間近に接近することを必要とする。多数の理由により、これを実行することには困難がある。１群のチップが一緒に集められたとき、そのチップは異なる機能および対応して異なる厚さを有し得る。例えば１群のチップはプロセッサ、メモリ、フィールドプログラム可能なゲートアレイ、オプティカルドライバ、レシーバ、等を含み得る。同じ機能のチップであっても、異なるウエーハ上に製造された場合には、異なる厚さを有し得る。ウエーハはある程度の精度で薄く加工することが可能であり、その精度は閉ループ（測定/調整）の機械加工操作により改善されることが出来る。しかしながら、均一な厚さを実現することは、なお問題があり得る。不均一なチップ間隔は、チップ間の容量性対面式通信の間に、均一な信号伝播を実現するうえで重大な問題を引き起こす可能性があることに留意する。
例えば、図１に示されるようなチェッカーボード形に配置された対面式チップを考える。図１において、チップ１０１〜１１３はその四隅の重なり合う部分を通じて、相互に通信する。この配置において、各チップは隣接する４個のチップと通信する。チップの別の配置が、当業者にとって明らかであろうことに留意する。
図１に示されるように、チップ１０７はチップ１０４、１０５、１０９、および１１０と重なる。チップ１０４、１０５、１０９、および１１０の表面が同一平面である場合には、チップ１０７は１０４、１０５、１０９、および１１０の各チップと等しく接触することが出来る。しかしながら、チップ１０５および１０９の厚さがより厚い、または支持構造によってより高く置かれる場合には、それらはチップ１０７をチップ１０４および１１０から離す働きをする。この場合、チップ１０７はチップ１０４および１１０に対して平均の間隔を有し、その間隔はチップ１０４および１１０の組と、チップ１０５および１０９の組との間の、チップ表面高さの差と等しい。チップ１０７がチップ１０５および１０９との接触部分によって形成される対角線軸の周りに傾斜する場合には、チップ１０４または１１０との間の隙間はより大きくなり、他のチップとの間の隙間はより小さくなる。言い換えると、チップ１０４および１１０の１つはチップ１０７に接触することが出来るが、他のチップはチップ厚さの差の２倍の隙間を有する。
四角形状とは異なり、三角形状のチップは、３個の隅で接触する。このチップは、４個の隣り合うチップと接触する場合に生じるような、対角線のまわりのぐらつきを起こさないことが保証される。しかしながら、３個の接触するチップが同一平面でない場合には、三角形チップは、なお、異なる厚さによって生じる傾斜のために、隣り合う３個に対して若干の隙間を有する。
近接通信は、対面式チップの間にある程度の間隔の変動量を許容することが出来る。より大きな間隔はトランスミッタとレシーバとの間の結合をより弱くし、入力信号をより小さくする。それ故に、より低いオフセットを有するより感度の高いレシーバが、より大きな間隔に対して対処することが出来る。例えば、１８０ｎｍＣＭＯＳ技術においては、容量性結合の一実行例は５〜１０マイクロメートルの隙間空間を受け入れる。チップは現在１２〜１５ミル、ほぼ３００〜３７５マイクロメートルの厚さで提供される。この厚さの変動は、通常のチップパッケージング技術がチップ厚さの広い変動範囲を許容出来るために（例えばワイヤボンドおよびボールボンドはある程度の機械的変動性を受け入れることが出来る）、良く管理されていない。チップ厚さの０．２５ミル（６マイクロメートル）の変化は１２マイクロメートルの隙間を生じることが出来、０．５ミルの変化は２５マイクロメートルの隙間を生じることが出来ることに留意する。
本発明の一実施形態は、容量性結合された集積回路チップの間の通信を改良するシステムを提供する。このシステムは、第１の集積回路チップ上の容量性通信パッドの上を覆ってインターポーザを配置することと、インターポーザは容量性信号の伝達に対して異方性である材料で作られることによって作動する。第２の集積回路チップは、第２の集積回路チップ上の通信パッドが、インターポーザを経由する集積回路チップ間の容量性結合信号に整合（ａｌｉｇｎ）するように、置かれる。インターポーザによって生じる誘電体の誘電率の増加は、集積回路チップ上の対向する通信パッドの間の容量性結合を改善することが出来る。インターポーザはまた、第１の集積回路チップ上の通信パッドと第２の集積回路チップ上の対向する通信パッドに隣り合うパッドとの間のクロストークを減らすことが出来る。
この実施形態の変形例においては、異方性の材料は複数の柱で作られており、それぞれの柱は、柱の間に存在する材料よりも高い誘電率を有する。
さらなる変更例においては、柱の断面積は集積回路チップ上の容量性通信パッドの断面積と比較して小さい。
さらなる変更例においては、インターポーザは２つの層の金属パッドおよびマイクロエレクトロメカニカル（ＭＥＭ）ばねを備え、そのばねは第１の金属パッド層上の金属パッドを、第２の金属パッド層上の対応する金属パッドに結合する。
さらなる変更例においては、インターポーザは、複数の異方性の柱の中に埋め込まれた金属粒子を有する非導電性材料を備える。
さらなる変更例においては、インターポーザは、集積回路チップの１つに接着剤によって取り付けられる。
さらなる変更例においては、集積回路チップを位置合わせするために、システムは集積回路チップの上に、複数の位置合わせ用の突起（ｓｐｕｒ）を備える。
さらなる変更例においては、集積回路チップを位置合わせするために、システムは複数の位置合わせ用ばねを使用する。
本発明は、さらに以下の手段を提供する。
（項目１）
容量性結合された集積回路チップ間の通信を改良するための方法であって、
第１の集積回路チップを第２の集積回路チップの近くに配置することであって、該第１の集積回路チップと該第２の集積回路チップとが容量性結合を通じて通信する、ことと、
該第１の集積回路チップ上の容量性通信パッドを覆うように、異方性材料で作られているインターポーザを据付けることと、
該第２の集積回路チップ上の通信パッドが、該第１の集積回路チップと該第２の集積回路チップとの間の、該インターポーザを経由する容量性結合信号に整合されるように、該第２の集積回路チップを据付けることと
を包含し、
該インターポーザによって生じる誘電体の誘電率の増加が、該第１の集積回路チップと該第２の集積回路チップの上の対向する通信パッドの間の容量性結合を改善することができ、該インターポーザによって生じる該誘電体の誘電率の増加が、該第１の集積回路チップ上の通信パッドと該第２の集積回路チップ上の対向する通信パッドに隣り合うパッドとの間のクロストークを減らすことができる、方法。
（項目２）
上記異方性材料は複数の柱によって作られ、それぞれの柱は柱の間に介在する材料よりも高い誘電率を有する、項目１に記載の方法。
（項目３）
上記異方性の柱の断面積は、上記第１の集積回路チップおよび上記第２の集積回路チップの集積回路チップ上の容量性通信パッドの断面積と比較して小さい、項目２に記載の方法。
（項目４）
上記インターポーザは、
第１の金属パッド層と、
第２の金属パッド層と、
該第１の金属パッド層の上の金属パッドを、対応する該第２の金属パッド層の上の金属パッドと結合する、複数のマイクロエレクトロメカニカル（ＭＥＭ）ばねと
を備える、項目１に記載の方法。
（項目５）
上記インターポーザは、複数の異方性の柱の中に埋め込まれた金属粒子を有する非導電性材料を備える、項目２に記載の方法。
（項目６）
上記第１の集積回路チップおよび上記第２の集積回路チップの１つに上記インターポーザを接着剤によって取り付けることをさらに包含する、項目１に記載の方法。
（項目７）
上記第１の集積回路チップおよび上記第２の集積回路チップを位置合わせするために、上記第１の集積回路チップおよび上記第２の集積回路チップ上に複数の位置合わせ用突起を提供することをさらに包含する、項目１に記載の方法。
（項目８）
上記第１の集積回路チップおよび上記第２の集積回路チップを位置合わせするために、複数の位置合わせ用ばねを使用することをさらに包含する、項目７に記載の方法。
（項目９）
容量性結合された集積回路の間の通信を助長する装置であって、
第１の集積回路チップと、
該第１の集積回路チップの近くに置かれた第２の集積回路チップであって、該第１の集積回路チップと該第２の集積回路チップとが容量性結合を経由して相互に通信する、第２の集積回路チップと、
異方性材料で作られ、該第１の集積回路チップと該第２の集積回路チップとの間に挟まれたインターポーザであって、該第２の集積回路チップ上の通信パッドが、該第１の集積回路チップと該第２の集積回路チップとの間の該インターポーザを経由する容量性結合信号に対して整合される、インターポーザと
を備え、
該インターポーザによって生じる誘電体の誘電率の増加が、該第１の集積回路チップと該第２の集積回路チップ上の対向する通信パッドとの間の容量性結合を改善することができ、該インターポーザが、該第１の集積回路チップ上の通信パッドと該第２の集積回路チップ上の対向する通信パッドに隣り合うパッドとの間のクロストークを減らすことができる、装置。
（項目１０）
上記異方性材料は複数の柱によって作られ、それぞれの柱は柱の間に介在する材料よりも高い誘電率を有する、項目９に記載の装置。
（項目１１）
上記異方性の柱の断面積は、上記第１の集積回路チップおよび上記第２の集積回路チップの集積回路チップ上の容量性通信パッドの断面積と比較して小さい、項目１０に記載の装置。
（項目１２）
上記インターポーザは、
第１の金属パッド層と、
第２の金属パッド層と、
該第１の金属パッド層の上の金属パッドを、対応する該第２の金属パッド層の上の金属パッドと結合する、複数のマイクロエレクトロメカニカル（ＭＥＭ）ばねと
を備える、項目９に記載の装置。
（項目１３）
上記インターポーザは、複数の異方性の柱の中に埋め込まれた金属粒子を有する非導電性材料を備える、項目１０に記載の装置。
（項目１４）
上記第１の集積回路チップおよび上記第２の集積回路チップの１つに上記インターポーザを接着剤によって取り付けるための取付機構をさらに備える、項目９に記載の装置。
（項目１５）
上記第１の集積回路チップおよび上記第２の集積回路チップを位置合わせするために、上記第１の集積回路チップおよび上記第２の集積回路チップ上に複数の位置合わせ用突起をさらに備える、項目９に記載の装置。
（項目１６）
上記第１の集積回路チップおよび上記第２の集積回路チップを位置合わせするために、複数の位置合わせ用ばねをさらに備える、項目１５に記載の装置。
（項目１７）
容量性結合された集積回路チップ間の通信を改良するための装置であって、
第１の集積回路チップと第２の集積回路チップとが容量性結合を通じて通信するように、該第１の集積回路チップを該第２の集積回路チップの近くに置くように、構成された配置機構と、
該第１の集積回路チップ上の容量性通信パッドを覆うように、異方性材料で作られているインターポーザを据付けるように構成された据付機構であって、
該据付機構は、該第２の集積回路チップ上の通信パッドが、該第１の集積回路チップと該第２の集積回路チップとの間の、該インターポーザを経由する容量性結合信号に整合されるように、該第２の集積回路チップを据付けるようにさらに構成された、据付機構と、
を備え、
該インターポーザによって生じる誘電体の誘電率の増加が、該第１の集積回路チップと該第２の集積回路チップの上の対向する通信パッドの間の容量性結合を改善することができ、該インターポーザが、該第１の集積回路チップ上の通信パッドと該第２の集積回路チップ上の対向する通信パッドに隣り合うパッドとの間のクロストークを減らすことができる、装置。
（項目１８）
上記異方性材料は複数の柱によって作られ、それぞれの柱は柱の間に介在する材料よりも高い誘電率を有する、項目１７に記載の装置。
（項目１９）
上記異方性の柱の断面積は、上記第１の集積回路チップおよび上記第２の集積回路チップの集積回路チップ上の容量性通信パッドの断面積と比較して小さい、項目１８に記載の装置。
（項目２０）
上記インターポーザは、
第１の金属パッド層と、
第２の金属パッド層と、
該第１の金属パッド層の上の金属パッドを、対応する該第２の金属パッド層の上の金属パッドと結合する、複数のマイクロエレクトロメカニカル（ＭＥＭ）ばねと
を備える、項目１７に記載の装置。
（項目２１）
上記インターポーザは、複数の異方性の柱の中に埋め込まれた金属粒子を有する非導電性材料を備える、項目１８に記載の装置。
（項目２２）
上記第１の集積回路チップおよび上記第２の集積回路チップの１つに上記インターポーザを接着剤によって取り付けるように構成された取付機構をさらに備える、項目１７に記載の装置。
（項目２３）
上記第１の集積回路チップおよび上記第２の集積回路チップを位置合わせするために、上記第１の集積回路チップおよび上記第２の集積回路チップ上に複数の位置合わせ用突起を提供するように構成された位置合わせ機構をさらに備える、項目１７に記載の装置。
（項目２４）
上記第１の集積回路チップおよび上記第２の集積回路チップを位置合わせするために、複数の位置合わせ用ばねを使用するように構成された位置合わせ機構をさらに備える、項目２３に記載の装置。
（摘要）
本発明の一実施形態が提供するシステムは、第１の集積回路チップ上の容量性通信パッドを覆ってインターポーザを置くことと、インターポーザは容量性信号の伝達に対して異方性である材料で作られることによって作動する。第２の集積回路チップ上の通信パッドが、インターポーザを経由する集積回路チップの間の容量性結合信号と整合するように、第２の集積回路チップが置かれる。インターポーザによって生じる誘電率の増加が、集積回路チップ上の対面する通信パッド間の容量性結合を改善することが出来る。インターポーザはまた第１の集積回路チップ上の通信パッドと、第２の集積回路上の対面する通信パッドに隣り合うパッドとの間のクロストークを減らすことが出来る。
以下の記述は同業者が発明を行い、使用することが出来るために提示され、特定の用途およびその要求事項の文脈の中で提供される。公開された実施形態に対する様々な変更は、同業者にとって容易に明白であり、ここに明示された一般的原則は他の実施形態および用途にも、本発明の精神および範囲から逸脱することなく、適用され得るものである。従って本発明は、示された実施形態に限定されるものではなく、ここに公開された原則および特徴と一致する最大の範囲が与えられるべきである。
（インターポーザ（ｉｎｔｅｒｐｏｓｅｒ））
図２は、本発明の実施形態に従ったインターポーザ２１０の側面図である。インターポーザ２１０はより高い誘電率の多数の垂直の柱２１２を含み、その柱がインターポーザに異方性の性質を与える。柱の間隔および寸法は設計上の選択事項であることに留意するが、しかしながら５０：５０の比率が満足な結果を与える。
個々の柱の寸法は、通信パッド２０２、２０４、２０６、および２０８と比較して小さくすることが出来る。通信パッド２０２および２０６は、通信パッド２０４および２０８と同様に、通信ペアを形成することに留意する。それぞれのペアの１つのパッドは送信パッドであり、他のパッドは受信パッドである。
柱の異方性の性質は、通信ペアの間の通信を強めるが、同時に隣り合うパッドからのクロストークを減少させる。例えば、パッド２０２および２０４が送信パッドでありパッド２０２と２０６との間の通信は強められるが、パッド２０２と２０８との間のクトストークは減少させられる。
図３は本発明の実施形態に従ったインターポーザ２１０の平面図である。図３において、インターポーザ２１０の内部の垂直の柱は、四角形で示されている。他の形および配置が可能であることに留意する。通信パッド３０２が破線によって示されている。各通信パッドは複数の垂直の柱を覆うことに留意する。覆われる通信パッドの数は、それぞれの柱の寸法、柱の形、および柱の配置に基づく設計上の選択事項である。
（ＭＥＭばねを備えるインターポーザ）
図４は本発明の実施形態に従う、マイクロエレクトロメカニカル（ＭＥＭ）ばねを備えるインターポーザを示す。図４に示されるインターポーザは、埋め込まれた金属パッド４０４を有する２つの層４０２を含む。高誘電材料４０８が金属パッド４０４の間に介在している。２つの層４０２上の対応する金属パッド４０４は、導電性のマイクロエレクトロメカニカル（ＭＥＭ）ばね４０６によって相互に結合されている。この構造は、インターポーザに若干の機械的コンプライアンスを付与する。ＭＥＭばね４０６の上端は、隣り合う金属パッド４０４との短絡を防止するために、構造の上にシールされることが出来ることに留意する。ばねは標準的な「らせん形」の種類のものである必要は無いことに留意する。例えば片持ち梁形のねじりばねなどの、他の形式のばねが使用できる。
（インターポーザ回路のモデル）
図５は本発明の実施形態に従った、図４のインターポーザに対するモデル回路を示す。送信パッド５０２から受信パッド５０４への正常な通信経路は、送信パッド５０２から静電容量Ｃ１、抵抗Ｒ、および静電容量Ｃ３を経由して受信パッド５０４に至る。静電容量Ｃ１およびＣ３は、図４に関連して上述された高誘電材料４０８に符合することに留意する。送信パッド５０６から受信パッド５０４へのクロストーク経路は、送信パッド５０６からコンデンサＣ１およびＣ２、抵抗Ｒ、およびコンデンサＣ３を経由して受信パッド５０４に至る、並列の経路である。Ｃ１およびＣ３の静電容量と比較して、Ｃ２の静電容量が小さい場合には、クロストーク信号は受信パッド５０４における正常な信号よりも小さくなる。Ｃ２の静電容量は、柱の間の材料のより低い誘電率を含むので、Ｃ２の静電容量はＣ１およびＣ３のそれよりも小さくなる。
（埋め込まれた金属粒子）
図６は本発明の実施形態に従った、埋め込まれた金属（または他の導電性材料の）粒子を有する垂直のインターポーザの柱を示す。垂直のインターポーザの柱６０２は、その材料の内部に埋め込まれた多数の粒子６０４を含む。これらの金属粒子６０４は、インターポーザ材料の中に標準的な注入法を使用して埋め込むことが出来る。これらの金属粒子６０４は、インタ−ポーザ内部の誘電率を増加させ、その結果、インターポーザの柱はより高い、そして容量性通信に対してより望ましい誘電率を有する。金属粒子は柱の全体にわたって均一に置かれる必要はないことに留意する。
（インターポーザ材料）
図７Ａは本発明の実施形態に従った、インターポーザ材料のシート７０２を示す。インターポーザ材料のシート７０２は、その片方の面の上の接着材を含むことが出来ることに留意する。さらに図７Ａ、図７Ｂおよび図７Ｃにおいて、高誘電材料の柱は円７１０で示されていることに留意する。これらの柱の密度は設計的に考慮される事項であり、図示されているよりもさらに高い密度を有し得る。切断線７０４は、特定のチップに用いるインターポーザを形成するために、インターポーザ材料７０２を切断する位置を示す。
図７Ｂは本発明の実施形態に従った、インターポーザ材料のシートから切り出されたインターポーザを示す。インターポーザ材料７０２を切断線７０４に沿って切断することによって、インターポーザ７０６が形成される。インターポーザ７０６の形状および寸法は、インターポーザ７０６が取り付けられるチップの形状および寸法によって決定されることに留意する。
図７Ｃは本発明の実施形態に従った、インターポーザを集積回路に取り付ける操作を示す。インターポーザ７０６は集積回路チップ７０８に、インターポーザ７０６の表面上の接着剤によって取り付けられる。あらゆる種類の既知の接着材料が使用出来ることに留意する。インターポーザ７０６が集積回路チップ７０８に取り付けられたのち、集積回路チップは別の集積回路チップと、集積回路チップの間での容量性通信を可能にするために、図８〜図１２に関連して以下に述べるように、位置合わせさせられる。図７に示されたインターポーザは、図２に示されたような単純な柱形式、あるいは図４に示されたＭＥＭ形式とすることが出来ることに留意する。
（位置合わせ用突起）
図８は本発明の実施形態に従った、集積回路チップ上の位置合わせ用突起を示す。集積回路チップ８０２は位置合わせ用突起８０４、露出したパッド８０６、および被覆されたパッド８０８を含む。露出したパッド８０６は、例えば電源接続および接地接続などの、オーミックコンタクトとして使用される。被覆されたパッド８０８は他の集積回路チップとの容量性通信のために使用される。突起８０４は、集積回路チップを位置合わせし、通信を可能とするために使用される。
(インターポーザの無い状態での位置合わせ）
図９は本発明の実施形態に従った、インターポーザの無い状態での集積回路チップを位置合わせする操作を示す。集積回路チップ９０２および９０４は、それらの通信パッドが相互に向き合うように置かれている。図９に示すように、位置合わせ用突起８０４がチップの端に合わせて置かれるときに、位置合わせ用突起８０４は通信パッドを確実（ｐｏｓｉｔｉｖｅ）に位置合わせする。
（インターポーザの有る状態での位置合わせ）
図１０は本発明の実施形態に従った、インターポーザの有る状態での集積回路チップを位置合わせする操作を示す。集積回路チップ１００２および１００４は、それらの通信パッドが相互に向き合うように置かれており、インターポーザ１００６は通信パッドの間に置かれている。図１０に示すように、位置合わせ用突起８０４がチップの端に合わせて置かれるときに、位置合わせ用突起８０４は通信パッドを確実に位置合わせする。インターポーザ１００６は集積回路チップ１００２と１００４の表面の間の位置に、確実に保持される。
（位置合わせ用ばね）
図１１は本発明の実施形態に従った、集積回路チップを位置合わせするためにばねを使用するシステムの側面図である。集積回路１１０２および１１０４は、それぞれ集積回路チップ固定具１１０６および１１０８の凹部（ｗｅｌｌ）の中に置かれている。ばね１１１０は集積回路チップ１１０２および１１０４の側部および頂部に圧力を加え、その位置を集積回路チップ固定具１１０６および１１０８のうちに維持する。
図１２は本発明の実施形態に従った、集積回路チップを位置合わせするためにばねを使用するシステムの平面図である。集積チップ１２０４は、集積回路チップ固定具の中の凹部１２０２の左上部に位置しており、ばね１２０６からの圧力によってその位置を保持する。
本発明の実施形態に関するこれまでの記述は、例示および説明の目的のためのみに提示されてきた。その記述は余す所なくなされることを意図したものではなく、また本発明を開示された形式に限定することを意図したものでもない。従って多数の変更および修正は同業者にとって明白である。さらに、上記の開示は、本発明を制限しようとするものではない。本発明の範囲は、添付の請求項によって定められる。
図１は対面式通信を使用する集積回路チップのチェッカーボード形を示す。 本発明の実施形態に従ったインターポーザの側面図である。 本発明の実施形態に従ったインターポーザの平面図である。 図４は本発明の実施形態に従った、ＭＥＭばねを備えるインターポーザを示す。 図５は本発明の実施形態に従った、図４のインターポーザに対する回路のモデルを示す。 図６は本発明の実施形態に従った、金属粒子を埋め込まれたインターポーザの垂直の柱を示す。 図７Ａは本発明の実施形態に従った、インターポーザ材料のシートを示す。 図７Ｂは本発明の実施形態に従った、インターポーザ材料のシートから切り出されたインターポーザを示す。 図７Ｃは本発明に従った、インターポーザを集積回路チップに取り付ける操作を示す。 図８は本発明の実施形態に従った、集積回路チップ上の位置合わせ用突起を示す。 図９は本発明の実施形態に従った、インターポーザの無い状態で集積回路チップを位置合わせする操作を示す。 図１０は本発明の実施形態に従った、インターポーザのある状態で集積回路チップを位置合わせする操作を示す。 本発明の実施形態に従った、集積回路チップを位置合わせするためにばねを使用するシステムの側面図である。 本発明の実施形態に従った、集積回路チップを位置合わせするためにばねを使用するシステムの平面図である。
符号の説明
７０８、８０２、９０２、９０４、１００２、１００４、１１０２、
１１０４、１２０４ チップ
２０２，２０４，２０６，２０８、３０２ 通信パッド
２１０、７０６、１００６ インターポーザ
２１２、６０２、７１０ 柱
４０２ 層
４０４、８０６、８０８ 金属パッド
４０６、１１１０、１２０６ ばね
４０８ 高誘電材料
５０２、５０６ 送信パッド
５０４ 受信パッド
６０４ 金属粒子
８０４ 突起
１１０６、１１０８ 固定具

Claims (21)

  1. 容量性結合された集積回路チップ間の通信を改良するための方法であって、
    第１の集積回路チップ及び第２の集積回路チップの上に複数の位置合わせ用突起を設けることと、
    前記第１の集積回路チップを前記第２の集積回路チップの近くに配置することであって、前記第１の集積回路チップ上の通信パッドが前記第２の集積回路チップ上の通信パッドと向き合い、前記第１の集積回路チップと前記第２の集積回路チップとが容量性結合を通じて通信する、ことと、
    前記第１の集積回路チップ上の前記通信パッドを覆うように、容量性信号の伝達に対して異方性を有する材料で作られているインターポーザを据付けることと、
    前記第２の集積回路チップ上の通信パッドが、前記第１の集積回路チップと前記第２の集積回路チップとの間の、前記インターポーザを経由する容量性結合信号に整合されるように、前記第１及び第２の集積回路チップ上の前記位置合わせ用突起を、それぞれ、前記第２及び第１の集積回路チップの端に配置して、前記第２の集積回路チップを据付けることと
    を有し、
    前記インターポーザによって生じる誘電体の誘電率の増加が、前記第１の集積回路チップと前記第２の集積回路チップの上の対向する通信パッドの間の容量性結合を改善することができ、前記インターポーザによって生じる該誘電率の増加が、前記第１の集積回路チップ上の通信パッドと前記第２の集積回路チップ上の対向する通信パッドに隣り合うパッドとの間のクロストークを減らすことができる、方法。
  2. 前記インターポーザの前記材料は複数の柱によって作られ、それぞれの柱は柱の間に介在する材料よりも高い誘電率を有する、請求項１に記載の方法。
  3. 前記柱の断面積は、前記第１の集積回路チップおよび前記第２の集積回路チップの集積回路チップ上の容量性通信パッドの断面積と比較して小さい、請求項２に記載の方法。
  4. 前記インターポーザは、
    第１の金属パッド層と、
    第２の金属パッド層と、
    前記第１の金属パッド層上の金属パッドを、対応する前記第２の金属パッド層上の金属パッドと結合する、複数のマイクロエレクトロメカニカル（ＭＥＭ）ばねと
    を備える、請求項１に記載の方法。
  5. 前記インターポーザは、前記複数の柱の中に埋め込まれた金属粒子を有する非導電性材料を備える、請求項２に記載の方法。
  6. 前記第１の集積回路チップおよび前記第２の集積回路チップの１つに前記インターポーザを接着剤によって取り付けることをさらに有する、請求項１に記載の方法。
  7. 前記第１の集積回路チップを第１の集積回路チップ固定具の凹部内に位置付けることと、
    前記第２の集積回路チップを第２の集積回路チップ固定具の凹部内に位置付けることと、
    前記集積回路チップの前記端に当接させて前記位置合わせ用突起の位置を維持し、且つ前記集積回路チップ固定具間に前記集積回路チップの位置を維持するように、前記第１及び第２の集積回路チップの側部及び頂部に複数の位置合わせ用ばねを配置することと
    をさらに有する、請求項１に記載の方法。
  8. 容量性結合された集積回路チップ間の通信を助長する装置であって、
    第１の集積回路チップと、
    前記第１の集積回路チップの近くに置かれた第２の集積回路チップであって、前記第１の集積回路チップ上の通信パッドが該第２の集積回路チップ上の通信パッドと向き合い、前記第１の集積回路チップと該第２の集積回路チップとが容量性結合を経由して相互に通信する、第２の集積回路チップと、
    容量性信号の伝達に対して異方性を有する材料で作られ、前記第１の集積回路チップと前記第２の集積回路チップとの間に挟まれたインターポーザであって、前記第２の集積回路チップ上の通信パッドが、前記第１の集積回路チップと前記第２の集積回路チップとの間の該インターポーザを経由する容量性結合信号に対して整合される、インターポーザと、
    前記第１の集積回路チップ及び前記第２の集積回路チップの上の複数の位置合わせ用突起であり、前記第１及び第２の集積回路チップ上の前記位置合わせ用突起を、それぞれ、前記第２及び第１の集積回路チップの端に配置して、前記第１の集積回路チップと前記第２の集積回路チップとを位置合わせする複数の位置合わせ用突起と
    を備え、
    前記インターポーザによって生じる誘電体の誘電率の増加が、前記第１の集積回路チップと前記第２の集積回路チップ上の対向する通信パッドの間の容量性結合を改善することができ、前記インターポーザが、前記第１の集積回路チップ上の通信パッドと前記第２の集積回路チップ上の対向する通信パッドに隣り合うパッドとの間のクロストークを減らすことができる、装置。
  9. 前記インターポーザの前記材料は複数の柱によって作られ、それぞれの柱は柱の間に介在する材料よりも高い誘電率を有する、請求項８に記載の装置。
  10. 前記柱の断面積は、前記第１の集積回路チップおよび前記第２の集積回路チップの集積回路チップ上の容量性通信パッドの断面積と比較して小さい、請求項９に記載の装置。
  11. 前記インターポーザは、
    第１の金属パッド層と、
    第２の金属パッド層と、
    前記第１の金属パッド層上の金属パッドを、対応する前記第２の金属パッド層上の金属パッドと結合する、複数のマイクロエレクトロメカニカル（ＭＥＭ）ばねと
    を備える、請求項８に記載の装置。
  12. 前記インターポーザは、前記複数の柱の中に埋め込まれた金属粒子を有する非導電性材料を備える、請求項９に記載の装置。
  13. 前記第１の集積回路チップおよび前記第２の集積回路チップの１つに前記インターポーザを接着剤によって取り付けるための取付機構をさらに備える、請求項８に記載の装置。
  14. 前記第１の集積回路チップが中に位置付けられる凹部を有する第１の集積回路チップ固定具と、
    前記第２の集積回路チップが中に位置付けられる凹部を有する第２の集積回路チップ固定具と、
    前記集積回路チップの前記端に当接させて前記位置合わせ用突起の位置を維持し、且つ前記集積回路チップ固定具間に前記集積回路チップの位置を維持するように、前記第１及び第２の集積回路チップの側部及び頂部に配置された複数の位置合わせ用ばねと
    をさらに備える、請求項８に記載の装置。
  15. 容量性結合された集積回路チップ間の通信を改良するための装置であって、
    第１の集積回路チップを第２の集積回路チップの近くに配置するように構成された配置機構であり、該第１の集積回路チップ上の通信パッドが該第２の集積回路チップ上の通信パッドと向き合い、該第１の集積回路チップと該第２の集積回路チップとが容量性結合を通じて通信するように配置する、配置機構と、
    前記第１の集積回路チップと前記第２の集積回路チップとを位置合わせする複数の位置合わせ用突起を、前記第１の集積回路チップ及び前記第２の集積回路チップの上に配設するように構成された位置合わせ機構と、
    前記第１の集積回路チップ上の通信パッドを覆うように、容量性信号の伝達に対して異方性を有する材料で作られているインターポーザを据付けるように構成された据付機構であって、
    該据付機構は、前記第２の集積回路チップ上の通信パッドが、前記第１の集積回路チップと前記第２の集積回路チップとの間の、前記インターポーザを経由する容量性結合信号に整合されるように、前記第１及び第２の集積回路チップ上の前記位置合わせ用突起を、それぞれ、前記第２及び第１の集積回路チップの端に配置して、前記第２の集積回路チップを据付けるようにさらに構成された、据付機構と、
    を備え、
    前記インターポーザによって生じる誘電体の誘電率の増加が、前記第１の集積回路チップと前記第２の集積回路チップの上の対向する通信パッドの間の容量性結合を改善することができ、前記インターポーザが、前記第１の集積回路チップ上の通信パッドと前記第２の集積回路チップ上の対向する通信パッドに隣り合うパッドとの間のクロストークを減らすことができる、装置。
  16. 前記インターポーザの前記材料は複数の柱によって作られ、それぞれの柱は柱の間に介在する材料よりも高い誘電率を有する、請求項１５に記載の装置。
  17. 前記柱の断面積は、前記第１の集積回路チップおよび前記第２の集積回路チップの集積回路チップ上の容量性通信パッドの断面積と比較して小さい、請求項１６に記載の装置。
  18. 前記インターポーザは、
    第１の金属パッド層と、
    第２の金属パッド層と、
    前記第１の金属パッド層上の金属パッドを、対応する前記第２の金属パッド層上の金属パッドと結合する、複数のマイクロエレクトロメカニカル（ＭＥＭ）ばねと
    を備える、請求項１５に記載の装置。
  19. 前記インターポーザは、前記複数の柱の中に埋め込まれた金属粒子を有する非導電性材料を備える、請求項１６に記載の装置。
  20. 前記第１の集積回路チップおよび前記第２の集積回路チップの１つに前記インターポーザを接着剤によって取り付けるように構成された取付機構をさらに備える、請求項１５に記載の装置。
  21. 前記第１の集積回路チップを第１の集積回路チップ固定具の凹部内に位置付け、
    前記第２の集積回路チップを第２の集積回路チップ固定具の凹部内に位置付け、且つ
    前記集積回路チップの前記端に当接させて前記位置合わせ用突起の位置を維持し、且つ前記集積回路チップ固定具間に前記集積回路チップの位置を維持するように、前記第１及び第２の集積回路チップの側部及び頂部に複数の位置合わせ用ばねを配置する
    ように構成された位置合わせ機構をさらに備える、請求項１５に記載の装置。
JP2005299452A 2004-10-22 2005-10-13 容量性結合された集積回路チップ間の通信を改良するための方法及び装置 Active JP5124087B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/973,114 US7106079B2 (en) 2004-10-22 2004-10-22 Using an interposer to facilate capacitive communication between face-to-face chips
US10/973,114 2004-10-22

Publications (2)

Publication Number Publication Date
JP2006121076A JP2006121076A (ja) 2006-05-11
JP5124087B2 true JP5124087B2 (ja) 2013-01-23

Family

ID=35502506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005299452A Active JP5124087B2 (ja) 2004-10-22 2005-10-13 容量性結合された集積回路チップ間の通信を改良するための方法及び装置

Country Status (3)

Country Link
US (1) US7106079B2 (ja)
EP (1) EP1650801A3 (ja)
JP (1) JP5124087B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7832818B1 (en) * 2005-05-03 2010-11-16 Oracle America, Inc. Inkjet pen with proximity interconnect
EP1988575A3 (en) 2007-03-26 2008-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7893531B2 (en) * 2007-09-28 2011-02-22 Oracle America, Inc. Integrated-circuit package for proximity communication
US8102663B2 (en) * 2007-09-28 2012-01-24 Oracle America, Inc. Proximity communication package for processor, cache and memory
US7923845B2 (en) 2007-09-28 2011-04-12 Oracle America, Inc. Alignment features for proximity communication
US8098079B2 (en) * 2009-04-17 2012-01-17 Oracle America, Inc. Receive circuit for connectors with variable complex impedance
JP5476829B2 (ja) * 2009-07-17 2014-04-23 富士ゼロックス株式会社 半導体集積回路装置
US8622752B2 (en) * 2011-04-13 2014-01-07 Teradyne, Inc. Probe-card interposer constructed using hexagonal modules
JP6376761B2 (ja) * 2014-01-31 2018-08-22 日本航空電子工業株式会社 中継部材及び中継部材の製造方法
US11699662B2 (en) 2020-01-23 2023-07-11 Nvidia Corporation Face-to-face dies with probe pads for pre-assembly testing
US11127719B2 (en) 2020-01-23 2021-09-21 Nvidia Corporation Face-to-face dies with enhanced power delivery using extended TSVS
US11616023B2 (en) 2020-01-23 2023-03-28 Nvidia Corporation Face-to-face dies with a void for enhanced inductor performance

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62147756A (ja) * 1985-12-23 1987-07-01 Hitachi Ltd 積層電気回路用信号伝送回路
JPH02243974A (ja) * 1989-03-16 1990-09-28 Fujitsu Ltd 半導体装置の試験治具
US5206585A (en) * 1991-12-02 1993-04-27 At&T Bell Laboratories Methods for testing integrated circuit devices
JPH05190770A (ja) * 1992-01-09 1993-07-30 Fujitsu Ltd 半導体装置
US5345365A (en) * 1992-05-05 1994-09-06 Massachusetts Institute Of Technology Interconnection system for high performance electronic hybrids
US6728113B1 (en) 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
US5543724A (en) * 1994-10-03 1996-08-06 Motorola, Inc. Method and apparatus for locating conductive features and testing semiconductor devices
US5786979A (en) * 1995-12-18 1998-07-28 Douglass; Barry G. High density inter-chip connections by electromagnetic coupling
US5890915A (en) * 1996-05-17 1999-04-06 Minnesota Mining And Manufacturing Company Electrical and thermal conducting structure with resilient conducting paths
JP2002026230A (ja) * 2000-07-07 2002-01-25 Toshiba Corp 半導体装置
US6555917B1 (en) * 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
US6870271B2 (en) * 2003-01-29 2005-03-22 Sun Microsystems, Inc. Integrated circuit assembly module that supports capacitive communication between semiconductor dies

Also Published As

Publication number Publication date
EP1650801A2 (en) 2006-04-26
JP2006121076A (ja) 2006-05-11
US7106079B2 (en) 2006-09-12
EP1650801A3 (en) 2007-09-05
US20060087332A1 (en) 2006-04-27

Similar Documents

Publication Publication Date Title
JP5124087B2 (ja) 容量性結合された集積回路チップ間の通信を改良するための方法及び装置
US6853058B2 (en) Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member
TWI453399B (zh) 檢測流體性質的微流體感測裝置、其製造方法以及其配置方法
US20070132067A1 (en) Wafer-to-wafer alignments
US6768195B2 (en) Multi-chip semiconductor device
WO2001028003A9 (en) Face-to-face chips
US20130214390A1 (en) Tsv substrate structure and the stacked assembly thereof
CN101087370B (zh) 图像感测装置与应用该图像感测装置的镜头模块
US20170179081A1 (en) Flipped die stacks with multiple rows of leadframe interconnects
CN105895590A (zh) 晶片尺寸等级的感测晶片封装模组及其制造方法
KR102038156B1 (ko) 자가 정렬 특징부를 갖는 압력 변환기 기판
CN103913689B (zh) 测试装置及测试方法
US20100025682A1 (en) Interface device for wireless testing, semiconductor device and semiconductor package including the same, and method for wirelessly testing using the same
US11450583B2 (en) Semiconductor packages
US7871833B2 (en) Determining chip separation by comparing coupling capacitances
TWI545860B (zh) 用於積體電路裝置之插座
US20120091575A1 (en) Semiconductor Package And Method For Making The Same
JP2002076247A (ja) 積層型半導体装置およびその製造方法
US8136737B2 (en) System comprised of a chip and a substrate and method of assembling such a system
CN204809206U (zh) 封装件组装结构
US7659619B1 (en) Structures for Z-aligned proximity communication
US7586320B2 (en) Plunger and chip-testing module applying the same
US10170249B2 (en) Multi-layer capacitor package
CN104795364A (zh) 封装件组装结构及其形成方法、以及封装件组装方法
US8592982B2 (en) Semiconductor package having proximity communication signal input terminals and manufacturing methods thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080725

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101119

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120618

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121029

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5124087

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250