JP5122098B2 - Metallized substrate, semiconductor device - Google Patents

Metallized substrate, semiconductor device Download PDF

Info

Publication number
JP5122098B2
JP5122098B2 JP2006219533A JP2006219533A JP5122098B2 JP 5122098 B2 JP5122098 B2 JP 5122098B2 JP 2006219533 A JP2006219533 A JP 2006219533A JP 2006219533 A JP2006219533 A JP 2006219533A JP 5122098 B2 JP5122098 B2 JP 5122098B2
Authority
JP
Japan
Prior art keywords
layer
active metal
aluminum electrode
solder
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006219533A
Other languages
Japanese (ja)
Other versions
JP2008047604A (en
JP2008047604A5 (en
Inventor
昌克 前田
泰幸 山本
菅原  研
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Priority to JP2006219533A priority Critical patent/JP5122098B2/en
Publication of JP2008047604A publication Critical patent/JP2008047604A/en
Publication of JP2008047604A5 publication Critical patent/JP2008047604A5/ja
Application granted granted Critical
Publication of JP5122098B2 publication Critical patent/JP5122098B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、メタライズ基板、その製造方法および半導体装置に関する。特に、半導体発光素子を搭載するのに適した表面反射率が大きなメタライズ基板、その製造方法、および該基板に半導体発光素子を搭載して構成された半導体装置に関する。   The present invention relates to a metallized substrate, a manufacturing method thereof, and a semiconductor device. In particular, the present invention relates to a metallized substrate having a large surface reflectance suitable for mounting a semiconductor light emitting element, a manufacturing method thereof, and a semiconductor device configured by mounting a semiconductor light emitting element on the substrate.

特許文献1には、サブマウント基板とはんだ層とを備えたサブマウントにおいて、該基板とはんだ層との間に貴金属層および遷移金属層からなるはんだ密着層が形成されたサブマウントが記載されている。該サブマウントは、半導体発光素子を高い強度で接合することを目的としている。また、半導体素子の端子は一般的に金で形成されているので、これと同材料とするため、また、金は酸化しづらく安定であることから、サブマウントの電極は、一般的に金で形成されている。特許文献1に記載のサブマウントにおいても、電極は金で形成されている(第26段落、第52段落の実施例)。
特許第3509809号
Patent Document 1 describes a submount including a submount substrate and a solder layer, in which a solder adhesion layer including a noble metal layer and a transition metal layer is formed between the substrate and the solder layer. Yes. The purpose of the submount is to bond semiconductor light emitting elements with high strength. In addition, since the terminal of the semiconductor element is generally made of gold, it is made of the same material as this, and since gold is difficult to be oxidized and stable, the electrode of the submount is generally made of gold. Is formed. Also in the submount described in Patent Document 1, the electrodes are made of gold (examples in the 26th and 52nd paragraphs).
Japanese Patent No. 3509809

サブマウント基板上にLED等の半導体発光素子を搭載して、これらをガラスレンズ等により覆って半導体装置が製造される。この場合、半導体発光素子の上部から放射される光は、一部はそのまま外部に放出されるが、他の一部は、ガラスレンズに反射されサブマウント基板の方向に戻ってくる。半導体装置の発光効率を上げるためには、この戻ってきた光をさらに反射させて、これらを外部に放射する必要がある。また、半導体発光素子の側面から放射される光の一部は、斜め下方向のサブマウント基板上に向かって放射される場合がある。サブマウント基板はこのような光をも反射して発光効率を高めることが要求される。   A semiconductor device is manufactured by mounting semiconductor light emitting elements such as LEDs on a submount substrate and covering them with a glass lens or the like. In this case, a part of the light emitted from the upper part of the semiconductor light emitting element is emitted to the outside as it is, and the other part is reflected by the glass lens and returns to the direction of the submount substrate. In order to increase the luminous efficiency of the semiconductor device, it is necessary to further reflect the returned light and radiate the light to the outside. In addition, part of the light emitted from the side surface of the semiconductor light emitting element may be emitted toward the submount substrate in the obliquely downward direction. The submount substrate is required to reflect such light and increase the light emission efficiency.

このような要求を満たし、サブマウント基板の光反射率を向上させるために、本発明者らは、サブマウント基板の表面の電極をアルミニウムにより形成することを考えた。アルミニウムは金に比べて光反射率が高く、上記の半導体発光素子からの光を効率よく外部に反射することができるからである。また、アルミニウムは、金に比べて、はんだとの濡れ性が良くないため、はんだが溶融時に電極上に濡れ広がることがない。このため、通常、金を電極とする場合は、はんだの濡れ広がり量を考慮し、該はんだ濡れ広がり部に掛からないようにワイヤーボンディングエリアを設計するため、サブマウントを大きめに設計しなければならないが、アルミニウム電極を用いる場合はその必要がなくなる。   In order to satisfy such a requirement and improve the light reflectance of the submount substrate, the present inventors considered to form the electrode on the surface of the submount substrate with aluminum. This is because aluminum has a higher light reflectance than gold and can efficiently reflect light from the semiconductor light emitting element to the outside. In addition, since aluminum has poor wettability with solder compared to gold, the solder does not spread on the electrode when melted. For this reason, when gold is used as the electrode, the submount should be designed to be large in order to design the wire bonding area so as not to get on the solder wetting and spreading portion in consideration of the amount of solder wetting and spreading. However, when an aluminum electrode is used, it is not necessary.

また、金を電極とする場合、複数のはんだを有するサブマウントを一括実装しようとしても、はんだが濡れ広がってしまうため、溶融時のはんだ高さが制御できない。例えば、一つの素子に複数個の電極を有するLED素子を実装しようとしても一部に接合不良が発生し、均一な発光部品を製造することが難しい。このため、現在は高価な金バンプを用いる接合が一般的となっている。しかし、アルミニウム電極を用いる場合は、はんだが溶融時に電極上に濡れ広がらないため、結果として溶融時のはんだ層の厚みを均一に保つことができ、LEDのフリップチップ実装において安価なはんだ実装が可能となる。   In addition, when gold is used as an electrode, even if a submount having a plurality of solders is to be mounted in a lump, the solder spreads out so that the solder height during melting cannot be controlled. For example, even if an LED element having a plurality of electrodes is mounted on one element, a bonding failure occurs in part, and it is difficult to manufacture a uniform light-emitting component. For this reason, bonding using expensive gold bumps is now common. However, when an aluminum electrode is used, the solder does not spread on the electrode when it melts. As a result, the thickness of the solder layer at the time of melting can be kept uniform. It becomes.

しかしながら、アルミニウムとはんだとの濡れ性が良くないため、アルミニウム電極上に素子と接合するためのはんだ層を形成する時に、はんだとの接合性を保つのが難しいという問題が生じた。また、アルミニウム電極は表面が酸化され易く、また、酸化により形成される酸化アルミニウム層は電気抵抗が大きい。よって、このままでは、アルミニウム電極上に素子を接続できないという問題があった。   However, since the wettability between aluminum and solder is not good, there is a problem that it is difficult to maintain solderability when forming a solder layer for joining with an element on an aluminum electrode. Further, the surface of the aluminum electrode is easily oxidized, and the aluminum oxide layer formed by oxidation has a large electric resistance. Therefore, there is a problem that the element cannot be connected on the aluminum electrode as it is.

そこで、本発明は、このような問題を解決することができる、サブマウント基板、その製造方法、および該サブマウント基板に半導体発光素子が搭載された半導体装置を提供することを課題とする。   Therefore, an object of the present invention is to provide a submount substrate, a manufacturing method thereof, and a semiconductor device in which a semiconductor light emitting element is mounted on the submount substrate, which can solve such problems.

以下、本発明について説明する。なお、本発明の理解を容易にするために添付図面の参照符号を括弧書きにて付記するが、それにより本発明が図示の形態に限定されるものではない。   The present invention will be described below. In order to facilitate understanding of the present invention, reference numerals in the accompanying drawings are appended in parentheses, but the present invention is not limited to the illustrated embodiment.

第1の本発明は、セラミック基板(10)、該セラミック基板上に形成された第1活性金属層(20)、該第1活性金属層上に形成されたアルミニウム電極(30)、該アルミニウム電極表面の少なくとも一部に形成されたバリア層(50)、該バリア層上に形成されたはんだ層(60)を備えて構成される、メタライズ基板(100A)である。   The first aspect of the present invention includes a ceramic substrate (10), a first active metal layer (20) formed on the ceramic substrate, an aluminum electrode (30) formed on the first active metal layer, and the aluminum electrode. A metallized substrate (100A) comprising a barrier layer (50) formed on at least a part of the surface and a solder layer (60) formed on the barrier layer.

第1の本発明のメタライズ基板は、基板表面にアルミニウム電極を有している。これにより光反射率を高くすることができ、搭載する半導体発光素子の光を効率的に外部に放出でき、半導体発光素子の発光効率を向上させることができる。また、アルミニウム電極ははんだ濡れ性が悪く、溶融したはんだがアルミニウム電極上に濡れ広がらない。これにより、はんだ層を所定の厚みに保つことができ、半導体発光素子の接合性を良好なものとすることができる。また、アルミニウム電極上に、バリア層を形成し、これらを介してはんだ層を積層することによって、はんだ層の接合性を良好にすることができる。また、本発明のメタライズ基板の製法を採用することによって、酸化アルミニウム層を介さないで、アルミニウム電極上に直接バリア層を形成することができるので、素子を接合する際の電気抵抗を低くすることができる。   The metallized substrate of the first aspect of the present invention has an aluminum electrode on the substrate surface. Thereby, the light reflectance can be increased, the light of the mounted semiconductor light emitting element can be efficiently emitted to the outside, and the light emission efficiency of the semiconductor light emitting element can be improved. Further, the aluminum electrode has poor solder wettability, and the molten solder does not spread on the aluminum electrode. As a result, the solder layer can be maintained at a predetermined thickness, and the bondability of the semiconductor light emitting element can be improved. Further, by forming a barrier layer on the aluminum electrode and laminating the solder layer via these layers, the bondability of the solder layer can be improved. In addition, by adopting the method for producing a metallized substrate of the present invention, a barrier layer can be formed directly on an aluminum electrode without using an aluminum oxide layer, so that the electric resistance when joining elements is lowered. Can do.

第1の本発明において、アルミニウム電極表面の少なくとも一部に第2活性金属層(40)が形成され、その上に、バリア層(50)が形成され、その上に、はんだ層(60)が形成されていることが好ましい。このような構成にすることによって、各層の密着性をより高めることができ、素子を搭載した際の接合強度を高めることができる。   In the first invention, the second active metal layer (40) is formed on at least a part of the surface of the aluminum electrode, the barrier layer (50) is formed thereon, and the solder layer (60) is formed thereon. Preferably it is formed. With such a configuration, the adhesion of each layer can be further increased, and the bonding strength when the element is mounted can be increased.

第1の本発明において、第1活性金属層(20)および第2活性金属層(40)を構成する活性金属は、チタン、クロム、タングステン、ジルコニウム、ハフニウム、タンタルからなる群から選ばれる一種以上の金属または合金であることが好ましい。このような活性金属を用いることにより、セラミック基板およびアルミニウム電極の間、アルミニウム電極およびバリア層の間の密着性を良好にすることができる。   In the first aspect of the present invention, the active metal constituting the first active metal layer (20) and the second active metal layer (40) is one or more selected from the group consisting of titanium, chromium, tungsten, zirconium, hafnium, and tantalum. It is preferable that it is a metal or an alloy. By using such an active metal, adhesion between the ceramic substrate and the aluminum electrode and between the aluminum electrode and the barrier layer can be improved.

第1の本発明において、セラミック基板(10)は、窒化アルミニウム基板であることが好ましい。セラミック基板を熱伝導率が高い窒化アルミニウム基板で形成することによって、搭載する半導体発光素子から放出される熱を、効率的に外部に放出することができる。   In the first aspect of the present invention, the ceramic substrate (10) is preferably an aluminum nitride substrate. By forming the ceramic substrate with an aluminum nitride substrate having a high thermal conductivity, heat released from the mounted semiconductor light emitting element can be efficiently released to the outside.

第1の本発明において、はんだ層(60)は、金を含まないものであることが好ましい。はんだ層が金を含む場合は、はんだ層が溶融し、該溶融したはんだがアルミニウム電極に触れた際に、はんだに含まれる金とアルミニウム電極とが反応し、部分的にもろい合金を形成する場合がある。また、これによりはんだの組成が変化してしまう。このように、はんだが金を含む場合は、素子を搭載する際の性能に悪影響を与える可能性がある。   In the first aspect of the present invention, the solder layer (60) preferably does not contain gold. When the solder layer contains gold, when the solder layer melts and the molten solder touches the aluminum electrode, the gold contained in the solder reacts with the aluminum electrode to form a partially brittle alloy There is. This also changes the solder composition. As described above, when the solder contains gold, there is a possibility of adversely affecting the performance when the element is mounted.

第1の本発明において、はんだ層(60)は、錫、銀、鉛からなる群から選ばれる一種以上の金属または該金属を主成分とする合金により形成されていることが好ましい。はんだ層を形成するはんだとしては、金を含まないものであれば、これらの材料からなるものを特に限定無く使用することができる。   In the first aspect of the present invention, the solder layer (60) is preferably formed of one or more metals selected from the group consisting of tin, silver and lead, or an alloy containing the metal as a main component. As the solder for forming the solder layer, those made of these materials can be used without particular limitation as long as they do not contain gold.

第1の本発明において、バリア層(50)は、白金、ニッケル、パラジウム、銅、コバルト、または、銀のいずれかにより形成されていることが好ましい。これらの金属により形成されたバリア層は、溶融したはんだとの濡れ性が良く、はんだ層との密着性がよい。また、これらの金属により形成された所定の厚みを有するバリア層は、はんだ溶融時に溶解されないでバリア層として保持される。これにより、はんだが第2活性金属層に到達し合金を形成するのを防ぐことができる。なお、はんだが第2活性金属層に到達してしまうと、はんだと活性金属は濡れ性が悪いため、はんだが活性金属から剥がれてしまうという問題が生じる。また、バリア層は、中でも、白金により形成されていることが特に好ましい。これは、はんだは完全には白金に溶解せずに部分的に溶解するため、はんだと白金との接合力が高くなり、かつ、はんだが白金からなるバリア層下部の活性金属層まで到達しないためである。   In the first aspect of the present invention, the barrier layer (50) is preferably formed of any one of platinum, nickel, palladium, copper, cobalt, or silver. A barrier layer formed of these metals has good wettability with molten solder and good adhesion with the solder layer. Moreover, the barrier layer having a predetermined thickness formed of these metals is not dissolved when the solder is melted and is held as a barrier layer. Thereby, it can prevent that a solder reaches | attains a 2nd active metal layer and forms an alloy. If the solder reaches the second active metal layer, the solder and the active metal have poor wettability, which causes a problem that the solder is peeled off from the active metal. Further, the barrier layer is particularly preferably formed of platinum. This is because the solder does not completely dissolve in platinum but partially dissolves, so that the bonding force between the solder and platinum increases, and the solder does not reach the active metal layer below the barrier layer made of platinum. It is.

第1の本発明において、アルミニウム電極(30)におけるはんだ層(60)が形成されていない表面露出部分に、酸化アルミニウム層(32)が形成されていてもよい。アルミニウム電極は、電極表面が酸化され易く、酸化されることにより、電極表面に酸化アルミニウム層が形成される。よって、アルミニウム電極上におけるはんだ層が形成されていない部分には、通常、酸化アルミニウム層が形成されている。また、アルミニウム層には耐食性を上げるためにケイ素を含んでいても良い。   In the first aspect of the present invention, an aluminum oxide layer (32) may be formed on the exposed portion of the aluminum electrode (30) where the solder layer (60) is not formed. In the aluminum electrode, the electrode surface is easily oxidized, and an aluminum oxide layer is formed on the electrode surface by being oxidized. Therefore, an aluminum oxide layer is usually formed in a portion where the solder layer is not formed on the aluminum electrode. The aluminum layer may contain silicon in order to increase the corrosion resistance.

第1の本発明において、はんだ層(60)が形成された部分のアルミニウム電極(30)表面は、凹形状となっている場合がある。本発明のメタライズ基板を製造する際には、アルミニウム電極上に直接バリア層あるいは第2活性金属層を形成するため、アルミニウム電極上のはんだ層を形成する位置において、エッチングを施して、酸化アルミニウム層を除去する必要がある。そして、このエッチングにおいては、アルミニウム電極の表面が一部削られる場合がある。この場合において、エッチングしたアルミニウム電極表面は、凹形状となっており、該凹形状内部におけるアルミニウム電極の新生面にバリア層あるいは第2活性金属層が形成される。   In the first aspect of the present invention, the surface of the aluminum electrode (30) where the solder layer (60) is formed may have a concave shape. When the metallized substrate of the present invention is manufactured, in order to form the barrier layer or the second active metal layer directly on the aluminum electrode, the aluminum oxide layer is etched at the position where the solder layer is formed on the aluminum electrode. Need to be removed. In this etching, a part of the surface of the aluminum electrode may be scraped. In this case, the etched aluminum electrode surface has a concave shape, and a barrier layer or a second active metal layer is formed on the new surface of the aluminum electrode inside the concave shape.

第2の本発明は、第1の本発明のメタライズ基板(100A、100B、100C)、および該メタライズ基板のはんだ層(60)に接合された半導体発光素子(80)を備えて構成される、半導体装置(200)である。第2の本発明の半導体装置は、上記したメタライズ基板の種々の特性を備えたものである。   The second aspect of the present invention comprises the metallized substrate (100A, 100B, 100C) of the first aspect of the present invention, and a semiconductor light emitting element (80) bonded to the solder layer (60) of the metallized substrate. This is a semiconductor device (200). A semiconductor device according to the second aspect of the present invention has various characteristics of the metallized substrate described above.

第3の本発明は、セラミック基板(10)上に、第1活性金属層(20)を形成する工程、該第1活性金属層上に、アルミニウム電極(30)を形成する工程、該アルミニウム電極表面の少なくとも一部を、エッチングする工程、該アルミニウム電極表面のエッチングした箇所に、バリア層(50)を形成する工程、該バリア層上にはんだ層(60)を形成する工程、を備えたメタライズ基板(100A)の製造方法である。   The third aspect of the present invention includes a step of forming a first active metal layer (20) on a ceramic substrate (10), a step of forming an aluminum electrode (30) on the first active metal layer, the aluminum electrode A metallization comprising a step of etching at least a part of the surface, a step of forming a barrier layer (50) at the etched portion of the surface of the aluminum electrode, and a step of forming a solder layer (60) on the barrier layer. It is a manufacturing method of a board | substrate (100A).

第3の本発明は、第1の本発明のメタライズ基板を製造するための方法であり、アルミニウム電極表面上に形成された酸化アルミニウム膜を、エッチングにより除去して、アルミニウム電極を露出させ、この上にバリア層を形成する。これにより、半導体発光素子の端子とメタライズ基板の電極との間の電気抵抗を低く抑えつつ、アルミニウム電極を有するメタライズ基板を製造することができる。   The third aspect of the present invention is a method for manufacturing the metallized substrate of the first aspect of the present invention. The aluminum oxide film formed on the surface of the aluminum electrode is removed by etching to expose the aluminum electrode. A barrier layer is formed thereon. Thus, a metallized substrate having an aluminum electrode can be manufactured while keeping the electrical resistance between the terminal of the semiconductor light emitting element and the electrode of the metallized substrate low.

第3の本発明において、アルミニウム電極表面のエッチングした箇所に、第2活性金属層(40)を形成する工程をさらに有し、該第2活性金属層(40)の上にバリア層(50)を形成し、その上にはんだ層(60)を形成することが好ましい。第2活性金属層を形成することにより、各層の密着性をより向上させて、半導体発光素子の接合強度を向上させることができる。   In the third aspect of the present invention, the method further comprises the step of forming a second active metal layer (40) at the etched portion of the aluminum electrode surface, and the barrier layer (50) on the second active metal layer (40). It is preferable to form a solder layer (60) thereon. By forming the second active metal layer, the adhesion of each layer can be further improved, and the bonding strength of the semiconductor light emitting device can be improved.

第3の本発明において、アルミニウム電極(30)を形成する工程の後に、エッチングするアルミニウム電極(30)表面以外の部分をパターニングによりマスクする工程をさらに備え、その後の工程で形成される各層(50、60、または、40、50、60)をリフトオフにより所定のパターンに形成することが好ましい。本発明のメタライズ基板は、フォトリソグラフィー法等のパターニングにより、アルミニウム電極上の所定の位置にはんだ層を形成することができる。   In the third aspect of the present invention, after the step of forming the aluminum electrode (30), the method further includes a step of masking portions other than the surface of the aluminum electrode (30) to be etched by patterning, and each layer (50 formed in the subsequent step) , 60 or 40, 50, 60) are preferably formed in a predetermined pattern by lift-off. The metallized substrate of the present invention can form a solder layer at a predetermined position on the aluminum electrode by patterning such as photolithography.

以下本発明を図面に示す実施形態に基づき説明する。   Hereinafter, the present invention will be described based on embodiments shown in the drawings.

<メタライズ基板>
図1(a)に本発明のメタライズ基板の実施形態の一つを模式的に示した。本発明のメタライズ基板100Aは、セラミック基板10、第1活性金属層20、アルミニウム電極30、バリア層50、はんだ層60をこの順に備えて構成されている。なお、本発明のメタライズ基板は、サブマウントであってもよく、サブマウントである場合は、セラミック基板10の裏面(第1活性金属層20が形成された面とは反対の面)が、他のメタライズ基板や、ヒートシンクに接合される。
<Metalized substrate>
FIG. 1 (a) schematically shows one embodiment of the metallized substrate of the present invention. The metallized substrate 100A of the present invention includes a ceramic substrate 10, a first active metal layer 20, an aluminum electrode 30, a barrier layer 50, and a solder layer 60 in this order. The metallized substrate of the present invention may be a submount. In the case of the submount, the back surface of the ceramic substrate 10 (the surface opposite to the surface on which the first active metal layer 20 is formed) Bonded to metallized substrates and heat sinks.

(セラミック基板10)
セラミック基板10としては、窒化アルミニウム基板、酸化アルミニウム基板、炭化ケイ素基板、窒化ケイ素基板等を用いることができる。この中でも、熱伝導率が高いセラミック基板10として、窒化アルミニウム基板を用いることが好ましい。熱伝導率が高い窒化アルミニウム基板を用いることによって、搭載する半導体発光素子80から放出される熱を効率的に外部に放出することができる。
(Ceramic substrate 10)
As the ceramic substrate 10, an aluminum nitride substrate, an aluminum oxide substrate, a silicon carbide substrate, a silicon nitride substrate, or the like can be used. Among these, it is preferable to use an aluminum nitride substrate as the ceramic substrate 10 having high thermal conductivity. By using an aluminum nitride substrate having a high thermal conductivity, heat released from the mounted semiconductor light emitting device 80 can be efficiently released to the outside.

セラミック基板10には、基板10の上面と下面とを接続するスルーホールまたはビアホールが形成されていてもよい。スルーホールは、例えば、スルーホール内部にメッキが施され、これにより上下面の導通が図られる。また、ビアホールは、スルーホール内部に金属ペーストが充填、焼成することにより形成される。   The ceramic substrate 10 may be formed with a through hole or a via hole that connects the upper surface and the lower surface of the substrate 10. For example, the through-hole is plated inside the through-hole, whereby conduction between the upper and lower surfaces is achieved. The via hole is formed by filling and baking a metal paste inside the through hole.

セラミック基板10の表面粗さは、Raで1μm以下であることが好ましく、0.05μm以下であることが実装時にはんだが半導体素子に接触しやすくはんだが濡れ広がり易いためより好ましい。また、セラミック基板10の平面度は、50μm以下であることが好ましく、10μm以下であることがより好ましい。このような表面粗さおよび平面度を有するセラミック基板10を用いることによって、第1活性金属層20との密着性を高くすることができ、半導体発光素子80の接合強度を向上させることができる。なお、表面粗さ、平面度については、JIS B 0601:2001に基づいて求めた値である。   The surface roughness of the ceramic substrate 10 is preferably 1 μm or less in terms of Ra, and more preferably 0.05 μm or less because the solder easily comes into contact with the semiconductor element at the time of mounting, and the solder easily spreads. The flatness of the ceramic substrate 10 is preferably 50 μm or less, and more preferably 10 μm or less. By using the ceramic substrate 10 having such surface roughness and flatness, the adhesion with the first active metal layer 20 can be increased, and the bonding strength of the semiconductor light emitting device 80 can be improved. In addition, about surface roughness and flatness, it is the value calculated | required based on JISB0601: 2001.

(第1活性金属層20)
第1活性金属層20は、セラミック基板10とアルミニウム電極30との密着性を高めるために形成される層である。第1活性金属層20を形成する活性金属としては、チタン、クロム、タングステン、ジルコニウム、ハフニウム、タンタルからなる群から選ばれる一種以上の金属または合金を用いることができる。この中でも、高い密着性を発揮する観点から、チタンを用いることがより好ましい。高い密着性が発現される理由としては、セラミック基板10が窒化物の場合、セラミック基板10の窒素とチタンが窒化物を形成するためと考えられる。第1活性金属層20の厚さは、厚すぎると放熱性が損なわれる可能性があり、薄すぎると密着力を確保できない場合があるため、0.01μm以上、1μm以下であることが好ましい。
(First active metal layer 20)
The first active metal layer 20 is a layer formed in order to improve the adhesion between the ceramic substrate 10 and the aluminum electrode 30. As the active metal forming the first active metal layer 20, one or more metals or alloys selected from the group consisting of titanium, chromium, tungsten, zirconium, hafnium, and tantalum can be used. Among these, it is more preferable to use titanium from the viewpoint of exhibiting high adhesion. The reason why the high adhesiveness is expressed is considered that when the ceramic substrate 10 is a nitride, nitrogen and titanium of the ceramic substrate 10 form a nitride. If the thickness of the first active metal layer 20 is too thick, the heat dissipation property may be impaired. If the thickness is too thin, the adhesion may not be ensured. Therefore, the thickness is preferably 0.01 μm or more and 1 μm or less.

(アルミニウム電極30)
本発明のメタライズ基板は、アルミニウム電極30を有している。アルミニウム電極30は、従来用いられてきた金電極に比べて、光反射率が高い。このため、搭載する半導体発光素子80から放出される光を外部に反射させて、半導体装置200の発光効率を向上させることができる。また、アルミニウム電極30は、一般にはんだとの濡れ性が悪い。よって、はんだ溶融時において、溶融したはんだがアルミニウム電極30上に流れ出すことがなく、はんだ層60を所定の厚みに保つことができ、半導体発光素子80との接合性を良好なものとすることができる。アルミニウム電極30の厚さは、ワイヤーボンディング性を確保する観点から、0.1μm以上、10μm以下であることが好ましい。
(Aluminum electrode 30)
The metallized substrate of the present invention has an aluminum electrode 30. The aluminum electrode 30 has a higher light reflectance than a conventionally used gold electrode. For this reason, the light emitted from the mounted semiconductor light emitting element 80 can be reflected to the outside, and the light emission efficiency of the semiconductor device 200 can be improved. The aluminum electrode 30 generally has poor wettability with solder. Therefore, when the solder is melted, the melted solder does not flow out onto the aluminum electrode 30, the solder layer 60 can be maintained at a predetermined thickness, and the bonding property with the semiconductor light emitting element 80 can be improved. it can. The thickness of the aluminum electrode 30 is preferably 0.1 μm or more and 10 μm or less from the viewpoint of securing wire bonding properties.

(第2活性金属層40)
アルミニウム電極30表面の少なくとも一部に第2活性金属層40が形成されていることが好ましい。つまり、アルミニウム電極30の所定の位置には、半導体発光素子80を接合するためのはんだ層60が形成されるが、該はんだ層60が形成される所定の位置に第2活性金属層40が形成されていることが好ましい。
(Second active metal layer 40)
The second active metal layer 40 is preferably formed on at least a part of the surface of the aluminum electrode 30. That is, the solder layer 60 for joining the semiconductor light emitting element 80 is formed at a predetermined position of the aluminum electrode 30, but the second active metal layer 40 is formed at the predetermined position where the solder layer 60 is formed. It is preferable that

第2活性金属層40を形成した形態のメタライズ基板100Bを図1(b)に模式的に示す。第2活性金属層40は、第1活性金属層20と同様に、密着性を高めるための層であり、第2活性金属層40が存在することにより、アルミニウム電極30およびバリア層50の間の密着性を向上させることができる。   FIG. 1B schematically shows the metallized substrate 100B in which the second active metal layer 40 is formed. Similar to the first active metal layer 20, the second active metal layer 40 is a layer for improving adhesion, and the presence of the second active metal layer 40 allows the space between the aluminum electrode 30 and the barrier layer 50. Adhesion can be improved.

図1(a)に示した形態のように、第2活性金属層40を形成しないで、アルミニウム電極30の上に直接バリア層50を形成することもできるが、層間の密着性を高めて、半導体発光素子80の接合強度を向上させる観点からは、アルミニウム電極30とバリア層50との間に第2活性金属層40を形成することが好ましい。第2活性金属層40を形成する活性金属は、第1活性金属層20を形成するものと同様である。また、第2活性金属層40の好ましい厚さは、第1活性金属層20の好ましい厚さと同様である。   As in the embodiment shown in FIG. 1A, the barrier layer 50 can be formed directly on the aluminum electrode 30 without forming the second active metal layer 40. From the viewpoint of improving the bonding strength of the semiconductor light emitting device 80, it is preferable to form the second active metal layer 40 between the aluminum electrode 30 and the barrier layer 50. The active metal forming the second active metal layer 40 is the same as that forming the first active metal layer 20. The preferred thickness of the second active metal layer 40 is the same as the preferred thickness of the first active metal layer 20.

(バリア層50)
バリア層50は、アルミニウム電極30とはんだ層60との密着性を高めるための層である。アルミニウム電極30は、はんだ濡れ性が悪いため、アルミニウム電極30上に直接はんだ層60を形成することはできない。よって、該バリア層50を介してはんだ層60が形成される。また、アルミニウム電極30上に第2活性金属層40を形成し、該第2活性金属層40の上にバリア層50を形成する場合(図1(b)の100Bの場合)は、バリア層50は拡散防止層としての役割をも有する。つまり、バリア層50は、はんだ溶融時に、溶融したはんだが第2活性金属層40に拡散するのを防止している。はんだが第2活性金属層40にまで拡散してしまうと、はんだと活性金属層は濡れ性が悪いため、はんだが活性金属から剥がれてしまうという問題が生じる。これにより、層間の接合強度が大幅に低下し、半導体発光素子80の接合強度が低下してしまう。バリア層50はこのような事態を防いでいる。
(Barrier layer 50)
The barrier layer 50 is a layer for improving the adhesion between the aluminum electrode 30 and the solder layer 60. Since the aluminum electrode 30 has poor solder wettability, the solder layer 60 cannot be formed directly on the aluminum electrode 30. Therefore, the solder layer 60 is formed through the barrier layer 50. When the second active metal layer 40 is formed on the aluminum electrode 30 and the barrier layer 50 is formed on the second active metal layer 40 (in the case of 100B in FIG. 1B), the barrier layer 50 Also has a role as a diffusion barrier. That is, the barrier layer 50 prevents the molten solder from diffusing into the second active metal layer 40 when the solder is melted. If the solder diffuses to the second active metal layer 40, the solder and the active metal layer have poor wettability, which causes a problem that the solder is peeled off from the active metal. Thereby, the bonding strength between the layers is greatly reduced, and the bonding strength of the semiconductor light emitting element 80 is reduced. The barrier layer 50 prevents such a situation.

バリア層50は、白金、ニッケル、パラジウム、銅、コバルト、または、銀のいずれかにより形成されていることが好ましい。中でも、バリア層50は、白金により形成されていることが特に好ましい。これは、はんだは完全には白金に溶解せずに部分的に溶解するため、はんだと白金との接合力が高くなり、かつ、はんだが白金からなるバリア層下部の活性金属層まで到達しないためである。バリア層50の厚さは、0.1μm以上、5μm以下とすることが好ましい。バリア層50の厚さが薄すぎると、形成するはんだ層40の溶融温度、溶融保持時間にもよるが、はんだ溶融時にバリア層50が溶解してしまうので、バリア層としての機能を果たせなくなる場合がある。また、バリア層50の厚さは上記の厚み以上つけてもバリア性には差が生じないため経済的でない。   The barrier layer 50 is preferably formed of any one of platinum, nickel, palladium, copper, cobalt, or silver. In particular, the barrier layer 50 is particularly preferably formed of platinum. This is because the solder does not completely dissolve in platinum but partially dissolves, so that the bonding force between the solder and platinum increases, and the solder does not reach the active metal layer below the barrier layer made of platinum. It is. The thickness of the barrier layer 50 is preferably 0.1 μm or more and 5 μm or less. When the thickness of the barrier layer 50 is too thin, depending on the melting temperature and the melting holding time of the solder layer 40 to be formed, the barrier layer 50 is dissolved at the time of melting the solder, so that the function as the barrier layer cannot be performed. There is. Further, even if the thickness of the barrier layer 50 is not less than the above-mentioned thickness, there is no difference in barrier properties, which is not economical.

(はんだ層60)
はんだ層60を形成するはんだは、金を含まないものであることが好ましい。はんだ層60を形成するはんだが金を含む場合、はんだ溶融時に、溶融したはんだ中の金とアルミニウム電極とが接触した際に、金とアルミニウムとがもろい合金を形成する場合がある。これにより、はんだの組成が変化して、はんだ溶融保持時間が少なくなる等の影響が生じ、半導体発光素子80を搭載する際の性能に影響が生じる。
(Solder layer 60)
It is preferable that the solder forming the solder layer 60 does not contain gold. When the solder forming the solder layer 60 includes gold, when the solder in the molten solder comes into contact with the aluminum electrode, the gold and aluminum may form a brittle alloy. As a result, the composition of the solder changes, causing an effect such as a decrease in the solder melting and holding time, thereby affecting the performance when the semiconductor light emitting element 80 is mounted.

はんだとしては、錫、銀、鉛からなる群から選ばれる一種以上の金属または該金属を主成分とする合金を用いることができる。例えば、錫−銀−銅はんだ、錫−アンチモンはんだ、錫−銅はんだ、錫−亜鉛はんだ等、公知の各種はんだを用いることが可能である。なお、はんだ層60は、これら金属または合金からなる複数の層により形成してもよい。例えば、銀−錫はんだを形成したい場合には、第1層を銀、第2層を錫というように、溶融前の状態で二層からなるものとして形成してもよい。はんだ層60の厚さは、0.1μm以上10μm以下であることが好ましい。   As the solder, one or more metals selected from the group consisting of tin, silver, and lead, or an alloy containing the metal as a main component can be used. For example, various known solders such as tin-silver-copper solder, tin-antimony solder, tin-copper solder, and tin-zinc solder can be used. The solder layer 60 may be formed of a plurality of layers made of these metals or alloys. For example, when it is desired to form a silver-tin solder, the first layer may be formed of two layers in a state before melting, such as silver and the second layer of tin. The thickness of the solder layer 60 is preferably 0.1 μm or more and 10 μm or less.

(酸化アルミニウム層32)
図1(c)に模式図を示したように、アルミニウム電極30表面におけるはんだ層60が形成されていない部分には、酸化アルミニウム層32が形成されていてもよい。アルミニウム電極30は、その表面が酸化され易く、表面に酸化アルミニウム層32が形成される。該酸化アルミニウム層32は電気抵抗が高いため、アルミニウム電極30に該酸化アルミニウム層32が形成された状態で、はんだ層60を介して半導体発光素子80を搭載したのでは、半導体発光素子80の端子と電極30との間の抵抗が非常に大きくなってしまう。このため、本発明においては、アルミニウム電極30表面のはんだ層60を形成する所定の箇所に対して、以下において説明するエッチングを施して、該所定の箇所における酸化アルミニウム層32を除去している。
(Aluminum oxide layer 32)
As shown in the schematic diagram of FIG. 1C, an aluminum oxide layer 32 may be formed on the surface of the aluminum electrode 30 where the solder layer 60 is not formed. The surface of the aluminum electrode 30 is easily oxidized, and an aluminum oxide layer 32 is formed on the surface. Since the aluminum oxide layer 32 has a high electric resistance, if the semiconductor light emitting device 80 is mounted via the solder layer 60 in a state where the aluminum oxide layer 32 is formed on the aluminum electrode 30, the terminals of the semiconductor light emitting device 80 are provided. And the electrode 30 become very large in resistance. For this reason, in this invention, the etching demonstrated below is performed with respect to the predetermined location which forms the solder layer 60 on the surface of the aluminum electrode 30, and the aluminum oxide layer 32 in this predetermined location is removed.

従って、図1(c)に示すように、アルミニウム電極30表面のはんだ層60を形成する以外の箇所には、酸化アルミニウム層32がそのまま残っている。よって、通常、本発明のメタライズド基板におけるはんだ層が形成されていない表面露出部分には、酸化アルミニウム層32が形成されている。   Therefore, as shown in FIG. 1C, the aluminum oxide layer 32 remains as it is at a place other than the formation of the solder layer 60 on the surface of the aluminum electrode 30. Therefore, usually, an aluminum oxide layer 32 is formed on the exposed portion of the metallized substrate of the present invention where the solder layer is not formed.

(凹形状34)
上記したように、アルミニウム電極30表面のはんだ層60を形成する所定の箇所には、エッチングが施される。エッチングは、表面の酸化アルミニウム層32を除去すると共に、アルミニウム電極30の一部をも削り取る。これにより、はんだ層60が形成されるアルミニウム基板30の表面は、凹形状となる場合がある。エッチングの目的は、酸化アルミニウム層32を除去することであるので、必ずしもアルミニウム基板30の表面をも削り取る必要はないのであるが、酸化アルミニウム層32の除去を確実なものとし、接続信頼性を確保する点から、アルミニウム電極30表面のはんだ層60を形成する所定の箇所には、0.01μm〜0.2μmの深さの凹形状34が形成されていることが好ましい。
(Concave shape 34)
As described above, etching is performed on a predetermined portion where the solder layer 60 on the surface of the aluminum electrode 30 is formed. The etching removes the aluminum oxide layer 32 on the surface and also removes a part of the aluminum electrode 30. Thereby, the surface of the aluminum substrate 30 on which the solder layer 60 is formed may be concave. Since the purpose of etching is to remove the aluminum oxide layer 32, it is not always necessary to scrape the surface of the aluminum substrate 30, but the removal of the aluminum oxide layer 32 is ensured and connection reliability is ensured. In view of this, it is preferable that a concave shape 34 having a depth of 0.01 μm to 0.2 μm is formed in a predetermined portion where the solder layer 60 on the surface of the aluminum electrode 30 is formed.

エッチングの具体的な手法としては、液体を用いない真空装置を用いたエッチング法を用いることが所定の部分のみをエッチングできるためより好ましい。所定の部分のみをエッチングする手法としては、アルミニウム電極30を形成後、フォトリソグラフィーの技術を用いて、まず、全面にフォトレジストを塗布した後、所定のパターンを露光・現像し、はんだを形成する部分のみにレジストの開口部を形成する。その後、アルゴンイオンなどをドライエッチング装置(イオンミリング装置ともいう)にて基板に照射することで、該開口部をエッチングすることが可能となる。   As a specific method of etching, it is more preferable to use an etching method using a vacuum apparatus that does not use liquid because only a predetermined portion can be etched. As a method of etching only a predetermined portion, after forming the aluminum electrode 30, using a photolithography technique, first, a photoresist is applied to the entire surface, and then a predetermined pattern is exposed and developed to form solder. A resist opening is formed only in the portion. After that, the opening can be etched by irradiating the substrate with argon ions or the like with a dry etching apparatus (also referred to as an ion milling apparatus).

液体を用いるエッチング法では、レジストがアルカリに溶解してしまうため、酸性のエッチング液を用いなければならないが、一般にアルミニウムは酸には溶解しやすいため、溶解量の制御が難しくなる。   In the etching method using a liquid, the resist is dissolved in an alkali, so an acidic etching solution must be used. However, since aluminum is generally easily dissolved in an acid, it is difficult to control the amount of dissolution.

該凹形状34に、バリア層50、および、はんだ層60を順に形成するか、第2活性金属層40、バリア層50、および、はんだ層60を順に形成して、本発明のメタライズ基板が形成される。   The barrier layer 50 and the solder layer 60 are sequentially formed in the concave shape 34, or the second active metal layer 40, the barrier layer 50, and the solder layer 60 are formed in this order to form the metallized substrate of the present invention. Is done.

<半導体装置200>
図1(d)に半導体装置200を概念的に示した。半導体装置200は、メタライズ基板100A、100B、100Cのはんだ層60を所定の温度に加熱して、溶融したはんだ層60の上に半導体発光素子80を搭載することにより得ることができる。
<Semiconductor Device 200>
FIG. 1D conceptually shows the semiconductor device 200. The semiconductor device 200 can be obtained by heating the solder layer 60 of the metallized substrates 100 </ b> A, 100 </ b> B, 100 </ b> C to a predetermined temperature and mounting the semiconductor light emitting element 80 on the molten solder layer 60.

(半導体発光素子80)
半導体発光素子80の材料としては、GaAs、InP、GaN、AlGaN、AlGaNIn等の化合物半導体および該化合物をサファイアやシリコン基板上に成膜したもの等を挙げることができる。また、半導体発光素子80は、レーザーダイオードであってもよい。発光部分は、半導体発光素子80の上面あるいは下面のいずれであってもよいが、発光部分が下面に位置している場合は、該発光部分から発生する熱を、メタライズ基板を介して外部に効率的に放出できるという利点を有する。
(Semiconductor light emitting element 80)
Examples of the material of the semiconductor light emitting element 80 include compound semiconductors such as GaAs, InP, GaN, AlGaN, and AlGaNIn, and those obtained by depositing the compound on sapphire or a silicon substrate. Further, the semiconductor light emitting element 80 may be a laser diode. The light emitting portion may be either the upper surface or the lower surface of the semiconductor light emitting element 80. However, when the light emitting portion is located on the lower surface, the heat generated from the light emitting portion is efficiently transmitted to the outside through the metallized substrate. Has the advantage that it can be released.

<メタライズ基板の製造方法>
図2(a)〜(e)に本発明のメタライズ基板の製造方法の概要を示す工程図を示した。なお、図2においては、メタライズ基板100Cの製造方法を代表として示している。
<Method for manufacturing metallized substrate>
2A to 2E are process diagrams showing an outline of the method for manufacturing a metallized substrate of the present invention. In FIG. 2, a method for manufacturing the metallized substrate 100C is shown as a representative.

まず、図2(a)に示すように、セラミック基板10上に、第1活性金属層20およびアルミニウム電極30を順に形成する。セラミック基板10は、セラミックグリーンシートを焼成する通常の方法により得ることができる。セラミック基版10にスルーホールやビアホールを形成する場合は、この段階において通常の方法により形成することができる。   First, as shown in FIG. 2A, the first active metal layer 20 and the aluminum electrode 30 are formed in order on the ceramic substrate 10. The ceramic substrate 10 can be obtained by a normal method of firing a ceramic green sheet. When a through hole or a via hole is formed in the ceramic base plate 10, it can be formed by a normal method at this stage.

本発明のメタライズ基板がサブマウント基板である場合は、基板の長さ、幅が数ミリ程度であるので、通常は、複数個のサブマウント基板を含む長さ、幅が50mm程度の母材を形成し、この母材にメタライズ層を形成した後、切断することによって、サブマウント基板が製造される。以下、セラミック基板10として、幅50mm、長さ50mm、厚さ0.4mmの窒化アルミニウム基板を母材として、最後に切断することによりサブマウント基板を製造する方法について説明する。   When the metallized substrate of the present invention is a submount substrate, since the length and width of the substrate are about several millimeters, a base material having a length and width of about 50 mm including a plurality of submount substrates is usually used. After forming and forming a metallized layer on the base material, the submount substrate is manufactured by cutting. Hereinafter, a method of manufacturing a submount substrate by finally cutting an aluminum nitride substrate having a width of 50 mm, a length of 50 mm, and a thickness of 0.4 mm as the ceramic substrate 10 will be described.

窒化アルミニウム基板10の表面は、好ましい表面粗さとなるように研磨することが好ましい。表面粗さは、Raで好ましくは1μm以下、より好ましくは0.05μm以下とする。研磨の方法は、通常の方法により行うことができ、例えば、砥石を用いて研磨を行うことができる。   The surface of the aluminum nitride substrate 10 is preferably polished so as to have a preferable surface roughness. The surface roughness Ra is preferably 1 μm or less, more preferably 0.05 μm or less. The polishing method can be performed by a normal method, and for example, polishing can be performed using a grindstone.

その後、窒化アルミニウム基板10の表面に第1活性金属層20およびアルミニウム電極30を順に形成する。第1活性金属層20およびアルミニウム電極30は、一般的な薄膜形成法により形成することができる。薄膜形成法としては、例えば、スパッタ法、真空蒸着法等を挙げることができる。本実施形態の製造方法においては、スパッタ法によって、第1活性金属層20およびアルミニウム電極30を形成した。第1活性金属層20は0.06μmの厚さとした。また、アルミニウム電極30は1.5μmの厚さとした。上記で説明したようにアルミニウム電極30の表面は酸化され易い。図2(a)においては、アルミニウム電極30の表面に酸化アルミニウム層32が形成された形態を示している。   Thereafter, the first active metal layer 20 and the aluminum electrode 30 are sequentially formed on the surface of the aluminum nitride substrate 10. The first active metal layer 20 and the aluminum electrode 30 can be formed by a general thin film forming method. Examples of the thin film forming method include a sputtering method and a vacuum deposition method. In the manufacturing method of the present embodiment, the first active metal layer 20 and the aluminum electrode 30 were formed by sputtering. The first active metal layer 20 was 0.06 μm thick. The aluminum electrode 30 was 1.5 μm thick. As described above, the surface of the aluminum electrode 30 is easily oxidized. FIG. 2A shows a form in which an aluminum oxide layer 32 is formed on the surface of the aluminum electrode 30.

次に、図2(b)に示すように、はんだ層60を形成する以外のアルミニウム電極30の表面を(厳密には、酸化アルミニウム層32の表面を)、パターニングによりマスクする。パターニングは、例えば、フォトリソグラフィー法により行うことができ、アルミニウム電極30表面における、はんだ層60を形成する以外部分にレジスト層70を形成することにより行うことができる。本実施形態においては、ネガ型のフォトレジストを用いて、はんだ層60を形成しない部分を露光し、非露光部を現像することによって、所定パターンのレジスト層70を形成した。このようにネガ型のレジストを用いることで、開口部は上側が狭く基板側が広い、所謂、逆テーパー型のレジストパターンを形成することができるため、その後のリフトオフでレジスト除去液がレジスト端部から入り込み易くなり、3μm以上と膜厚が厚いはんだ層を形成しても容易にリフトオフが可能となる。   Next, as shown in FIG. 2B, the surface of the aluminum electrode 30 other than the formation of the solder layer 60 (strictly speaking, the surface of the aluminum oxide layer 32) is masked by patterning. The patterning can be performed, for example, by a photolithography method, and can be performed by forming the resist layer 70 on the surface of the aluminum electrode 30 except for the solder layer 60. In this embodiment, a negative photoresist is used to expose a portion where the solder layer 60 is not formed and develop a non-exposed portion to form a resist layer 70 having a predetermined pattern. By using a negative resist in this manner, a so-called reverse taper type resist pattern can be formed in which the opening is narrower on the upper side and wider on the substrate side. It becomes easy to enter, and even if a solder layer having a thickness of 3 μm or more is formed, lift-off can be easily performed.

次に、イオンミリング装置を用いてエッチングを行って、図2(c)に示すように、レジスト層70を形成した以外の箇所の酸化アルミニウム層32およびアルミニウム電極30の表面を取り除く。このエッチングによって、アルミニウム電極30の新生面が露出する。エッチングは、ウエットエッチング、ドライエッチングのどちらを採用してもよいが、精密加工性の点から、ドライエッチングを採用することが好ましい。また、中でも、スパッタエッチング、特にイオンミリングを採用することが好ましい。スパッタエッチング、イオンミリングは、純粋に物理的過程によりエッチングを行う方法であるので、基板の所定の位置に選択的にエッチング処理を施すことができる点で、より精密加工性に優れているからである。   Next, etching is performed using an ion milling apparatus to remove the surfaces of the aluminum oxide layer 32 and the aluminum electrode 30 at portions other than where the resist layer 70 is formed, as shown in FIG. By this etching, the new surface of the aluminum electrode 30 is exposed. Etching may be either wet etching or dry etching, but it is preferable to employ dry etching from the viewpoint of precision workability. Among them, it is preferable to employ sputter etching, particularly ion milling. Because sputter etching and ion milling are purely physical processes, etching can be performed selectively at a predetermined position on the substrate, which is superior in precision workability. is there.

エッチングにより、酸化アルミニウム層32およびアルミニウム電極30の表面が取り除かれ、これにより、アルミニウム電極30の表面に凹形状34が形成される場合がある。凹形状34の深さは、例えば、0.01μm〜0.2μmである。   The surface of the aluminum oxide layer 32 and the aluminum electrode 30 is removed by etching, and thereby a concave shape 34 may be formed on the surface of the aluminum electrode 30. The depth of the concave shape 34 is, for example, 0.01 μm to 0.2 μm.

次に、図2(d)に示すように、各層を順に積層する。上記のエッチング処理により露出したアルミニウム電極30の新生面は、時間の経過共に酸化され、表面に酸化アルミニウム層32が再び形成されてしまう。よって、上記のエッチングを行った装置と同一装置内において、つまり、アルミニウム電極30の新生面を外気に触れさせない条件下において、第2活性金属層40あるいはバリア層50を形成することが最も好ましい。   Next, as shown in FIG.2 (d), each layer is laminated | stacked in order. The new surface of the aluminum electrode 30 exposed by the etching process is oxidized over time, and the aluminum oxide layer 32 is formed again on the surface. Therefore, it is most preferable to form the second active metal layer 40 or the barrier layer 50 in the same apparatus as that in which the above etching is performed, that is, under the condition that the new surface of the aluminum electrode 30 is not exposed to the outside air.

本実施形態においては、上記のエッチングを行った装置とは異なる装置において、第2活性金属層40、バリア層50、およびはんだ層60を形成した。よって、アルミニウム電極30の新生面を数時間外気に触れさせているが、素子の端子電極間の抵抗が大きくなるといった問題は生じなかった。本発明者らは、アルミニウム電極30の新生面を外気に触れさせたとしても、雰囲気によっては24時間以内であれば特に抵抗が大きくなるといった問題は生じなかった。但し、48時間以上経過したものについては抵抗上昇が確認された。   In the present embodiment, the second active metal layer 40, the barrier layer 50, and the solder layer 60 are formed in a device different from the device that performs the etching. Therefore, although the new surface of the aluminum electrode 30 is exposed to the outside air for several hours, there is no problem that the resistance between the terminal electrodes of the element increases. Even if the inventors made the new surface of the aluminum electrode 30 come into contact with the outside air, there was no problem that the resistance was particularly increased within 24 hours depending on the atmosphere. However, an increase in resistance was confirmed for those that passed 48 hours or more.

図2(d)に示した形態においては、第2活性金属層40、バリア層50、およびはんだ層60を順に形成しているが、第2活性金属層40の形成は任意である。ただし、第2活性金属層40を形成した場合は、アルミニウム電極30およびバリア層50との密着性をより良好にできるという効果がある。図2(d)においては、凹形状34部分以外の、レジスト70の上にも第2活性金属層40、バリア層50およびはんだ層60が形成されている。本実施形態においては、第2活性金属層40にチタン、バリア層50に白金、はんだ層60に銀−錫合金(銀3.5質量%、錫96.5質量%)を用いた。各層は、真空蒸着により形成した。各層の厚さは、チタン層0.06μm、白金層0.2μm、銀−錫合金層6μmとした。   In the form shown in FIG. 2D, the second active metal layer 40, the barrier layer 50, and the solder layer 60 are formed in order, but the formation of the second active metal layer 40 is optional. However, when the second active metal layer 40 is formed, there is an effect that adhesion between the aluminum electrode 30 and the barrier layer 50 can be improved. In FIG. 2D, the second active metal layer 40, the barrier layer 50, and the solder layer 60 are also formed on the resist 70 other than the concave portion 34. In the present embodiment, titanium is used for the second active metal layer 40, platinum is used for the barrier layer 50, and a silver-tin alloy (3.5% by mass of silver and 96.5% by mass of tin) is used for the solder layer 60. Each layer was formed by vacuum deposition. The thickness of each layer was a titanium layer of 0.06 μm, a platinum layer of 0.2 μm, and a silver-tin alloy layer of 6 μm.

その後、余分なメタライズ層およびレジストを取り除くためのリフトオフを行う。このリフトオフにより図2(e)に示すように、所定のはんだパターン60をアルミニウム電極30上に形成することができる。リフトオフは、レジスト層70を除去するための一般的な溶液に基板を浸すことにより行うことができる。本実施形態においては、アセトンに60分間基板を浸し、レジスト層70およびその上のメタライズ層を除去し、IPAでリンス後、乾燥させた。以上で形成した母材基板を、最後に、所望の大きさに切断、分離して、サブマウント基板100とした。   Thereafter, lift-off for removing the excess metallized layer and the resist is performed. By this lift-off, a predetermined solder pattern 60 can be formed on the aluminum electrode 30 as shown in FIG. The lift-off can be performed by immersing the substrate in a general solution for removing the resist layer 70. In this embodiment, the substrate was immersed in acetone for 60 minutes, the resist layer 70 and the metallized layer thereon were removed, rinsed with IPA, and then dried. The base material substrate formed as described above was finally cut and separated into a desired size to obtain a submount substrate 100.

このサブマウント基板100に半導体発光素子80を搭載して、半導体装置200が形成される。具体的には、サブマウント基板100のはんだ層60を加熱により溶融させて、この上に半導体発光素子を搭載することにより形成することができる。このとき、溶融したはんだ層60は、アルミニウム基板上に濡れ広がらない。このため、半導体発光素子の接合性を良好なものとすることができる。また、アルミニウム電極30上に、バリア層50、場合によっては、第2活性金属層40およびバリア層50を介してはんだ層60が形成され、このはんだ層60に半導体発光素子80が接合されるので、半導体発光素子の接合強度を大きくすることができる。   The semiconductor device 200 is formed by mounting the semiconductor light emitting element 80 on the submount substrate 100. Specifically, it can be formed by melting the solder layer 60 of the submount substrate 100 by heating and mounting the semiconductor light emitting element thereon. At this time, the molten solder layer 60 does not wet and spread on the aluminum substrate. For this reason, the bondability of the semiconductor light emitting device can be improved. Further, since the solder layer 60 is formed on the aluminum electrode 30 via the barrier layer 50, and in some cases, the second active metal layer 40 and the barrier layer 50, the semiconductor light emitting element 80 is joined to the solder layer 60. The bonding strength of the semiconductor light emitting device can be increased.

以下本発明を実施例により説明するが、本発明はこれら実施例に限定されるものではない。   EXAMPLES The present invention will be described below with reference to examples, but the present invention is not limited to these examples.

<実施例1>
窒化アルミニウム粉末100質量部、酸化イットリウム5.0質量部、表面活性剤としてテトラグリセリンモノオレート1.0質量部、溶媒としてトルエン50質量部、バインダーとしてポリn−プチルメタクリレート13質量部、可塑剤としてジブチルフタレート4.2質量部、酢酸ブチル5質量部をボールミルにて混合し白色の泥漿を得た。
<Example 1>
100 parts by weight of aluminum nitride powder, 5.0 parts by weight of yttrium oxide, 1.0 part by weight of tetraglycerin monooleate as a surfactant, 50 parts by weight of toluene as a solvent, 13 parts by weight of poly n-butyl methacrylate as a binder, and as a plasticizer A white slurry was obtained by mixing 4.2 parts by mass of dibutyl phthalate and 5 parts by mass of butyl acetate with a ball mill.

次いで、得られた泥漿を用いてドクターブレード法によりシート成形を行い、夫々厚さ0.6mmの絶縁基板用グリーンシートを作製した。得られたグリーンシートについて、水分を含む水素ガスを10(l/分)で流通させながら、850℃、2時間、加熱脱脂を行った。なお、脱脂の際の昇温速度は2.5℃/分とした。脱脂後、脱脂体を窒化アルミニウム製の容器に入れ、窒素雰囲気中、1800℃で、5時間加熱して□50mm、厚み0.6mmの焼結体を得た。   Next, the obtained slurry was used to form a sheet by a doctor blade method to produce green sheets for an insulating substrate each having a thickness of 0.6 mm. The obtained green sheet was heated and degreased at 850 ° C. for 2 hours while flowing hydrogen gas containing moisture at 10 (l / min). In addition, the temperature increase rate at the time of degreasing was 2.5 degree-C / min. After degreasing, the degreased body was placed in a container made of aluminum nitride and heated in a nitrogen atmosphere at 1800 ° C. for 5 hours to obtain a sintered body of □ 50 mm and thickness 0.6 mm.

得られた焼結体を、ラップ研磨装置、バフ研磨装置を用いて研磨し、基板厚み0.3mm、表面粗さ(Ra)0.03μm、基板全体の反り80μmの鏡面加工基板を得た。得られた鏡面加工基板を酸・有機溶媒で洗浄したのち、乾燥させ、該基板の表面にスパッタで0.06μmのチタン薄膜(第1活性金属層)、1.2μmのアルミニウム薄膜を順に形成し、片面メタライズ基板を作製した。   The obtained sintered body was polished using a lapping polishing apparatus and a buff polishing apparatus to obtain a mirror-finished substrate having a substrate thickness of 0.3 mm, a surface roughness (Ra) of 0.03 μm, and a warp of the entire substrate of 80 μm. The obtained mirror-finished substrate is washed with an acid / organic solvent and then dried, and a 0.06 μm titanium thin film (first active metal layer) and a 1.2 μm aluminum thin film are sequentially formed on the surface of the substrate by sputtering. A single-sided metallized substrate was produced.

その後、表面にネガレジストを塗布し、所定のクロムマスクを用いて露光したのちレジスト現像液を用いて現像を行うことで、幅200μm、長さ1mmの開口部を複数個有するレジストパターニング基板を作製した。   Thereafter, a negative resist is applied to the surface, exposed using a predetermined chrome mask, and then developed using a resist developer, thereby producing a resist patterning substrate having a plurality of openings having a width of 200 μm and a length of 1 mm. did.

得られたレジストパターニング基板に対して、アルゴンミリング装置を用いて1分間エッチング処理を行った。基板の一部を破壊し、レジストを除去した後、触針式の形状測定機を用いて、レジスト開口部とレジスト非開口部の段差を計測したところ、0.2μmであった。   The obtained resist patterning substrate was etched for 1 minute using an argon milling apparatus. After part of the substrate was broken and the resist was removed, the difference in level between the resist opening and the resist non-opening was measured using a stylus-type shape measuring machine.

レジストパターンが形成された残りの基板については、イオンビーム式の真空蒸着機を用いて、0.06μmのチタン薄膜(第2活性金属層)、0.2μmの白金薄膜を順に形成し、その後、2元のイオンビームを用いて、銀3.5質量%−残部すずからなる4μmのはんだ層を形成した。その後、レジストをアセトンにて除去し、幅200μm、長さ1mmのはんだパターンを有するメタライズ基板を得た。   For the remaining substrate on which the resist pattern is formed, using an ion beam vacuum deposition machine, a 0.06 μm titanium thin film (second active metal layer) and a 0.2 μm platinum thin film are sequentially formed, and then Using a binary ion beam, a 4 μm solder layer composed of 3.5% by mass of silver and the remaining tin was formed. Thereafter, the resist was removed with acetone to obtain a metallized substrate having a solder pattern with a width of 200 μm and a length of 1 mm.

得られたメタライズ基板のはんだ表面からアルミニウム電極間の抵抗を四端子法にて測定したところ、30mΩであった。また、得られたメタライズ基板をアシストガスとして窒素ガスを流しながら245℃にて30秒加熱したのち、はんだ層表面の面積を確認したところ、該はんだ層の側端からアルミニウム電極層表面への濡れ広がりはほとんど確認できず、蒸着前とほとんど変わらなかった。該はんだ層の側端から、アルミニウム電極表面へ濡れ広がっているはんだの周縁までの幅は10μm以下であった。   The resistance between the aluminum electrodes measured from the solder surface of the obtained metallized substrate by a four-terminal method was 30 mΩ. Further, after heating the obtained metallized substrate for 30 seconds at 245 ° C. while flowing nitrogen gas as an assist gas, the area of the solder layer surface was confirmed, and wetting from the side edge of the solder layer to the aluminum electrode layer surface The spread could hardly be confirmed and was almost the same as before the deposition. The width from the side edge of the solder layer to the periphery of the solder wetted on the aluminum electrode surface was 10 μm or less.

更に、板厚0.2mm、表面粗さ0.04μmの窒化アルミニウムの基板に、0.06μmのチタン薄膜、0.2μmの白金薄膜、0.6μmの金薄膜を順に施し、基板を幅0.2mm、長さ1mmに切断して、接合用ダミーチップを作製した。上記で作製したメタライズ基板のはんだ層の上に該接合用ダミーチップを搭載したのち、アシストガスとして窒素ガスを流しながらメタライズ基板を245℃にて30秒加熱してダミーチップを接合した。そして、該ダミーチップ部を横手方向に10mm/秒の速度で破壊するまで押し、シェア強度を測定したところ、シェア強度は20MPa(破壊強度/接合面積)であった。また、破壊モードははんだ−はんだ間であった。   Further, a 0.06 μm titanium thin film, a 0.2 μm platinum thin film, and a 0.6 μm gold thin film were sequentially applied to an aluminum nitride substrate having a thickness of 0.2 mm and a surface roughness of 0.04 μm. The dummy chip for joining was produced by cutting into 2 mm and a length of 1 mm. After mounting the bonding dummy chip on the solder layer of the metallized substrate produced as described above, the dummy chip was bonded by heating the metallized substrate at 245 ° C. for 30 seconds while flowing nitrogen gas as an assist gas. Then, the dummy chip portion was pushed in the transverse direction at a speed of 10 mm / second until the shear strength was measured, and the shear strength was 20 MPa (breaking strength / joining area). The failure mode was between solder and solder.

<実施例2>
第2活性金属層を形成しなかった以外は、実施例1と同様に、メタライズ基板を作製し評価を行った。溶融後のアルミニウム電極層表面へのはんだ広がりは10μm以下、シェア強度は16MPa、はんだ−アルミニウム電極間の抵抗は30mΩであった。
<Example 2>
A metallized substrate was produced and evaluated in the same manner as in Example 1 except that the second active metal layer was not formed. The solder spread on the surface of the aluminum electrode layer after melting was 10 μm or less, the shear strength was 16 MPa, and the resistance between the solder and the aluminum electrode was 30 mΩ.

<実施例3〜8>
第1活性金属層、電極、エッチング時間(エッチング量)、第2活性金属層、バリア層、はんだ層、を表1に示した厚み、組成等とした以外は、実施例1と同様にして、メタライズ基板を作製した。各メタライズ基板に対して、実施例1と同様の評価を行った。なお、はんだ溶融条件は、はんだ融点より20℃高い温度とした。
<Examples 3 to 8>
Except for the thickness, composition, etc. shown in Table 1, the first active metal layer, electrode, etching time (etching amount), second active metal layer, barrier layer, and solder layer were the same as in Example 1, A metallized substrate was produced. Evaluation similar to Example 1 was performed with respect to each metallized board | substrate. Note that the solder melting condition was 20 ° C. higher than the solder melting point.

<比較例1>
第一活性金属層であるチタンの上に電極層として、白金層と金層を形成し、該電極層のエッチングを行わず、他は実施例1と同様にしてメタライズ基板を作製し、評価を行った。溶融後の金電極層表面へのはんだ広がりは40〜80μmとはんだが金電極表面に濡れ広がってしまった。
<Comparative Example 1>
A platinum layer and a gold layer are formed as electrode layers on titanium, which is the first active metal layer, and the electrode layers are not etched. Otherwise, a metallized substrate is fabricated and evaluated in the same manner as in Example 1. went. The solder spread on the surface of the gold electrode layer after melting was 40 to 80 μm, and the solder spread on the surface of the gold electrode.

<比較例2>
バリア層を形成しなかった以外は、実施例7と同様にはんだ付きメタライズ基板を作製し評価を行なったが、シェア強度が2MPaと低かった。
<Comparative example 2>
A metallized substrate with solder was prepared and evaluated in the same manner as in Example 7 except that the barrier layer was not formed. The shear strength was as low as 2 MPa.

<比較例3>
アルミニウムの電極上にエッチング処理を施さず、直接鉛−すずはんだを形成し、評価を行った。はんだ−電極間の抵抗が180mΩと高く、シェア強度は1MPaと低かった。上記した、実施例1〜8および比較例1〜3の製造条件については表1に、評価結果については表2にまとめて示す。
<Comparative Example 3>
Evaluation was performed by forming lead-tin solder directly on the aluminum electrode without etching. The resistance between the solder and the electrode was as high as 180 mΩ, and the shear strength was as low as 1 MPa. The manufacturing conditions of Examples 1 to 8 and Comparative Examples 1 to 3 described above are summarized in Table 1, and the evaluation results are summarized in Table 2.

Figure 0005122098
Figure 0005122098

Figure 0005122098
Figure 0005122098

以上、現時点において、もっとも、実践的であり、かつ、好ましいと思われる実施形態に関連して本発明を説明したが、本発明は、本願明細書中に開示された実施形態に限定されるものではなく、請求の範囲および明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴うメタライズ基板、半導体装置、メタライズ基板の製造方法もまた本発明の技術的範囲に包含されるものとして理解されなければならない。   While the present invention has been described in connection with embodiments that are presently the most practical and preferred, the present invention is not limited to the embodiments disclosed herein. However, the invention can be changed as appropriate without departing from the scope or spirit of the invention that can be read from the claims and the entire specification, and a metallized substrate, a semiconductor device, and a method for manufacturing the metallized substrate accompanying such a change are also disclosed in the present invention. It should be understood as encompassed within the technical scope.

本発明のメタライズ基板の構成を示す概念図である。It is a conceptual diagram which shows the structure of the metallized board | substrate of this invention. 本発明のメタライズ基板の製造方法の各工程の説明図である。It is explanatory drawing of each process of the manufacturing method of the metallized board | substrate of this invention.

符号の説明Explanation of symbols

10 セラミック基板
20 第1活性金属層
30 アルミニウム電極
40 第2活性金属層
50 バリア層
60 はんだ層
70 レジスト層
80 半導体発光素子
100A、100B、100C メタライズ基板
200 半導体装置
DESCRIPTION OF SYMBOLS 10 Ceramic substrate 20 1st active metal layer 30 Aluminum electrode 40 2nd active metal layer 50 Barrier layer 60 Solder layer 70 Resist layer 80 Semiconductor light emitting element 100A, 100B, 100C Metallized substrate 200 Semiconductor device

Claims (13)

セラミック基板、該セラミック基板上に形成された第1活性金属層、該第1活性金属層上に形成され、エッチングにより形成された凹形状を有するアルミニウム電極、
該アルミニウム電極表面の前記凹形状に形成されたバリア層、該バリア層上に形成されたはんだ層を備えて構成される、メタライズ基板、および該メタライズ基板のはんだ層に接合された半導体発光素子を備えて構成される、半導体装置。
A ceramic substrate, a first active metal layer formed on the ceramic substrate, an aluminum electrode having a concave shape formed on the first active metal layer and formed by etching;
A metallized substrate comprising a barrier layer formed in the concave shape on the surface of the aluminum electrode, a solder layer formed on the barrier layer, and a semiconductor light emitting device bonded to the solder layer of the metallized substrate A semiconductor device comprising and comprising.
セラミック基板、該セラミック基板上に形成された第1活性金属層、該第1活性金属層上に形成され、エッチングにより形成された凹形状を有するアルミニウム電極、
該アルミニウム電極表面の前記凹形状に形成された第2活性金属層、該第2活性金属層上に形成されたバリア層、該バリア層上に形成されたはんだ層を備えて構成される、メタライズ基板、および該メタライズ基板のはんだ層に接合された半導体発光素子を備えて構成される、半導体装置。
A ceramic substrate, a first active metal layer formed on the ceramic substrate, an aluminum electrode having a concave shape formed on the first active metal layer and formed by etching;
A metallization comprising: a second active metal layer formed in the concave shape on the surface of the aluminum electrode; a barrier layer formed on the second active metal layer; and a solder layer formed on the barrier layer. A semiconductor device comprising a substrate and a semiconductor light emitting element bonded to a solder layer of the metallized substrate.
前記第1活性金属層および前記第2活性金属層を構成する活性金属が、チタン、クロム、タングステン、ジルコニウム、ハフニウム、タンタルからなる群から選ばれる一種以上の金属または合金である、請求項1または2に記載の半導体装置。 The active metal constituting the first active metal layer and the second active metal layer is one or more metals or alloys selected from the group consisting of titanium, chromium, tungsten, zirconium, hafnium, and tantalum. 2. The semiconductor device according to 2 . 前記セラミック基板が、窒化アルミニウム基板である、請求項1〜3のいずれかに記載の半導体装置。 The semiconductor device according to claim 1, wherein the ceramic substrate is an aluminum nitride substrate . 前記はんだ層が、金を含まないものである、請求項1〜4のいずれかに記載の半導体装置。 The semiconductor device according to claim 1, wherein the solder layer does not contain gold . 前記はんだ層が、錫、銀、鉛からなる群から選ばれる一種以上の金属または該金属を主成分とする合金により形成されている、請求項1〜5のいずれかに記載の半導体装置。 The semiconductor device according to claim 1, wherein the solder layer is formed of one or more metals selected from the group consisting of tin, silver, and lead, or an alloy containing the metal as a main component . 前記バリア層が、白金、ニッケル、パラジウム、銅、コバルト、または、銀のいずれかにより形成されている、請求項1〜6のいずれかに記載の半導体装置。 The semiconductor device according to claim 1, wherein the barrier layer is formed of any one of platinum, nickel, palladium, copper, cobalt, or silver . 前記アルミニウム電極におけるはんだ層が形成されていない表面露出部分に、酸化アルミニウム層が形成されている、請求項1〜7のいずれかに記載の半導体装置。 The semiconductor device according to claim 1, wherein an aluminum oxide layer is formed on a surface exposed portion of the aluminum electrode where a solder layer is not formed . 前記アルミニウム電極表面の前記凹形状の深さが、0.01μmから0.2μmである、請求項1〜8のいずれかに記載の半導体装置。 The semiconductor device according to claim 1, wherein a depth of the concave shape on the surface of the aluminum electrode is 0.01 μm to 0.2 μm . 前記バリア層の厚みが、0.1μm〜5μmである、請求項1〜9のいずれかに記載の半導体装置。 The semiconductor device according to claim 1, wherein the barrier layer has a thickness of 0.1 μm to 5 μm . セラミック基板上に、第1活性金属層を形成する工程、
該第1活性金属層上に、アルミニウム電極を形成する工程、
該アルミニウム電極表面の少なくとも一部を、エッチングする工程、
該アルミニウム電極表面のエッチングした箇所に、バリア層を形成する工程、
該バリア層上にはんだ層を形成する工程、
を備えた、
セラミック基板、該セラミック基板上に形成された第1活性金属層、該第1活性金属層上に形成され、エッチングにより形成された凹形状を有するアルミニウム電極、該アルミニウム電極表面の前記凹形状に形成されたバリア層、該バリア層上に形成されたはんだ層を備えて構成される、メタライズ基板の製造方法。
Forming a first active metal layer on the ceramic substrate;
Forming an aluminum electrode on the first active metal layer;
Etching at least part of the surface of the aluminum electrode;
Forming a barrier layer on the etched surface of the aluminum electrode surface;
Forming a solder layer on the barrier layer;
With
A ceramic substrate, a first active metal layer formed on the ceramic substrate, an aluminum electrode formed on the first active metal layer and having a concave shape formed by etching, and formed in the concave shape on the surface of the aluminum electrode A method for producing a metallized substrate comprising a barrier layer formed on the barrier layer and a solder layer formed on the barrier layer .
セラミック基板上に、第1活性金属層を形成する工程、
該第1活性金属層上に、アルミニウム電極を形成する工程、
該アルミニウム電極表面の少なくとも一部を、エッチングする工程、
該アルミニウム電極表面のエッチングした箇所に、第2活性金属層を形成する工程、
該第2活性金属層上にバリア層を形成する工程、
該バリア層上にはんだ層を形成する工程、
を備えた、
セラミック基板、該セラミック基板上に形成された第1活性金属層、該第1活性金属層上に形成され、エッチングにより形成された凹形状を有するアルミニウム電極、該アルミニウム電極表面の前記凹形状に形成された第2活性金属層、該第2活性金属層上に形成されたバリア層、該バリア層上に形成されたはんだ層を備えて構成される、メタライズ基板の製造方法。
Forming a first active metal layer on the ceramic substrate;
Forming an aluminum electrode on the first active metal layer;
Etching at least part of the surface of the aluminum electrode;
Forming a second active metal layer on the etched surface of the aluminum electrode surface;
Forming a barrier layer on the second active metal layer;
Forming a solder layer on the barrier layer;
With
A ceramic substrate, a first active metal layer formed on the ceramic substrate, an aluminum electrode formed on the first active metal layer and having a concave shape formed by etching, and formed in the concave shape on the surface of the aluminum electrode A method for producing a metallized substrate , comprising: the second active metal layer formed, a barrier layer formed on the second active metal layer, and a solder layer formed on the barrier layer .
前記アルミニウム電極を形成する工程の後に、
エッチングする前記アルミニウム電極表面以外の部分をパターニングによりマスクする工程をさらに備え、その後の工程で形成される各層をリフトオフにより所定のパターンに形成する請求項11または12に記載のメタライズ基板の製造方法。
After the step of forming the aluminum electrode,
The method for producing a metallized substrate according to claim 11 or 12 , further comprising a step of masking a portion other than the surface of the aluminum electrode to be etched by patterning, and forming each layer formed in the subsequent step into a predetermined pattern by lift-off.
JP2006219533A 2006-08-11 2006-08-11 Metallized substrate, semiconductor device Expired - Fee Related JP5122098B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006219533A JP5122098B2 (en) 2006-08-11 2006-08-11 Metallized substrate, semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006219533A JP5122098B2 (en) 2006-08-11 2006-08-11 Metallized substrate, semiconductor device

Publications (3)

Publication Number Publication Date
JP2008047604A JP2008047604A (en) 2008-02-28
JP2008047604A5 JP2008047604A5 (en) 2010-09-24
JP5122098B2 true JP5122098B2 (en) 2013-01-16

Family

ID=39181080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006219533A Expired - Fee Related JP5122098B2 (en) 2006-08-11 2006-08-11 Metallized substrate, semiconductor device

Country Status (1)

Country Link
JP (1) JP5122098B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI403004B (en) * 2009-09-04 2013-07-21 Led package structure for increasing heat-dissipating effect and light-emitting efficiency and method for making the same
JP5515822B2 (en) * 2010-02-12 2014-06-11 東芝ライテック株式会社 Light emitting device and lighting device
US8616732B2 (en) 2010-02-12 2013-12-31 Toshiba Lighting & Technology Corporation Light-emitting device and illumination device
TWI744474B (en) * 2017-02-06 2021-11-01 日商三菱綜合材料股份有限公司 Ceramic/aluminum bonded body, insulating circuit substrate, led module, ceramic member, method of manufacturing ceramic/aluminum bonded body and method of manufacturing insulating circuit substrate
JP7052374B2 (en) 2017-02-06 2022-04-12 三菱マテリアル株式会社 Manufacturing method of ceramics / aluminum joint, manufacturing method of insulated circuit board
JP7366551B2 (en) 2019-02-05 2023-10-23 新光電気工業株式会社 Composite green sheet, ceramic member, method for manufacturing composite green sheet, and method for manufacturing ceramic member

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3284055B2 (en) * 1996-06-26 2002-05-20 株式会社東芝 Semiconductor element, semiconductor device, and method of inspecting semiconductor device
JP2000133669A (en) * 1998-10-26 2000-05-12 Sony Corp Manufacture of semiconductor device
JP3509809B2 (en) * 2002-04-30 2004-03-22 住友電気工業株式会社 Submount and semiconductor device
JP3661695B2 (en) * 2003-07-11 2005-06-15 株式会社デンソー Semiconductor device
JP2005259848A (en) * 2004-03-10 2005-09-22 Toshiba Corp Semiconductor device and its manufacturing method
JP4228303B2 (en) * 2004-04-12 2009-02-25 住友電気工業株式会社 Semiconductor light emitting element mounting member and semiconductor light emitting device using the same
JP2006286944A (en) * 2005-03-31 2006-10-19 Dowa Mining Co Ltd Sub-mount and manufacturing method thereof
JP2007294899A (en) * 2006-03-31 2007-11-08 Dowa Electronics Materials Co Ltd Solder layer, and electronic device bonding substrate and submount using same

Also Published As

Publication number Publication date
JP2008047604A (en) 2008-02-28

Similar Documents

Publication Publication Date Title
KR100913762B1 (en) Metal-ceramic composite substrate and method for manufacturing same
KR100940164B1 (en) Submount and semiconductor device
JP5122098B2 (en) Metallized substrate, semiconductor device
KR20100059987A (en) Submount and method for manufacturing same
JP5417505B2 (en) Semiconductor device
CN100539008C (en) Semiconductor packages and forming method thereof
JP4961165B2 (en) Electronic component mounting substrate, electronic component and electronic device
JP2007095715A (en) Sub-mount and its manufacturing method
JP3912130B2 (en) Submount
JP4537877B2 (en) Ceramic circuit board and semiconductor device using the same
JP2009194241A (en) Semiconductor element-mounted substrate and semiconductor device using the same
JP4910789B2 (en) Power element mounting substrate, power element mounting substrate manufacturing method, and power module
JP5693610B2 (en) Electronic device manufacturing method and electronic device manufactured by the method
JP2006216766A (en) Ceramics wiring board and semiconductor device using it
JP2023509856A (en) Solder materials for joining metal layers to ceramic layers, methods of making such solder materials, and uses of such solder materials
JP7398565B2 (en) Methods of producing metal-ceramic substrates and metal-ceramic substrates produced by such methods
JP2010212646A (en) Functional element loading method and functional element loaded substrate
JP3463790B2 (en) Wiring board
JPH0823053A (en) Aluminum nitride circuit board
JP3622160B2 (en) Ceramic substrate and manufacturing method thereof
JP2023136531A (en) Wiring board and manufacturing method for the same
JP5865921B2 (en) Circuit board and electronic device using the same
JP2004165505A (en) Wiring board and its manufacturing method
JP4644007B2 (en) Device bonding substrate and manufacturing method thereof
JPS61166144A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100810

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20101101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121024

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees