JP5115416B2 - Acceleration sensor and manufacturing method thereof - Google Patents
Acceleration sensor and manufacturing method thereof Download PDFInfo
- Publication number
- JP5115416B2 JP5115416B2 JP2008236505A JP2008236505A JP5115416B2 JP 5115416 B2 JP5115416 B2 JP 5115416B2 JP 2008236505 A JP2008236505 A JP 2008236505A JP 2008236505 A JP2008236505 A JP 2008236505A JP 5115416 B2 JP5115416 B2 JP 5115416B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- piezoresistive element
- acceleration sensor
- oxide layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、加速度を検出する加速度センサおよびその製造方法に関する。 The present invention relates to an acceleration sensor for detecting acceleration and a method for manufacturing the same.
半導体からなるトランデューサ構造体を用い、ピエゾ抵抗素子で撓みを検出することで、加速度を測定する加速度センサの技術が開示されている（特許文献１参照）。
このピエゾ抵抗素子は、例えば、熱拡散やイオン注入によって、シリコン単結晶基板等の基板に、Ｐ型もしくはＮ型の不純物ドープ領域を形成することによって作製できる。
しかしながら、一般に、ピエゾ抵抗素子は、熱拡散やイオン注入によって形成されているため、ピエゾ抵抗素子の深さ方向や基板の表面に平行な方向の不純物の濃度は、通常、一定にはならないことが知られている。そのため、製品間でピエゾ抵抗素子の抵抗値が異なり、特性のばらつきが生じる可能性があることが判った。
上記に鑑み、本発明は製品間の特性のばらつきを抑えることが可能な加速度センサおよびその製造方法を提供することを目的とする。
This piezoresistive element can be manufactured by forming a P-type or N-type impurity doped region on a substrate such as a silicon single crystal substrate by thermal diffusion or ion implantation, for example.
However, in general, since the piezoresistive element is formed by thermal diffusion or ion implantation, the concentration of impurities in the depth direction of the piezoresistive element or in the direction parallel to the surface of the substrate is usually not constant. Are known. For this reason, it has been found that the resistance value of the piezoresistive element differs between products, and there is a possibility of variation in characteristics.
In view of the above, an object of the present invention is to provide an acceleration sensor capable of suppressing variations in characteristics between products and a manufacturing method thereof.
本発明の一態様に係る加速度センサは、開口を有する固定部と、この開口内に配置され、かつ前記固定部に対して変位する変位部と、前記固定部と前記変位部とを接続する接続部と、を有する第１の構造体と、前記変位部に接合される重量部と、前記重量部を囲んで配置され、かつ前記固定部に接合される台座と、を有し、前記第１の構造体に積層して配置される第２の構造体と、前記接続部に配置され、不純物の濃度が少なくとも深さ方向において略一定であるピエゾ抵抗素子と、を具備することを特徴とする。 An acceleration sensor according to an aspect of the present invention includes a fixed portion having an opening, a displacement portion that is disposed in the opening and is displaced with respect to the fixed portion, and a connection that connects the fixed portion and the displacement portion. A first structure having a weight part, a weight part joined to the displacement part, and a pedestal arranged to surround the weight part and joined to the fixed part. And a piezoresistive element which is disposed in the connection portion and has a substantially constant impurity concentration in at least the depth direction. .
本発明の一態様に係る加速度センサの製造方法は、第１の半導体材料からなる第１の層、絶縁性材料からなる第２の層、および第２の半導体材料からなる第３の層が順に積層されてなる半導体基板の前記第１の層に不純物の濃度が少なくとも深さ方向において略一定のピエゾ抵抗素子を形成するステップと、前記第１の層をエッチングして、開口を有する固定部と、この開口内に配置され、かつ前記固定部に対して変位する変位部と、前記固定部と前記変位部とを接続し、かつ前記ピエゾ抵抗素子が配置される接続部と、を有する第１の構造体を形成するステップと、前記第３の層をエッチングして、前記変位部に接合される重量部と、前記重量部を囲んで配置され、かつ前記固定部に接合される台座と、を有する第２の構造体を形成するステップと、を有することを特徴とする。 In the acceleration sensor manufacturing method according to one embodiment of the present invention, the first layer made of the first semiconductor material, the second layer made of the insulating material, and the third layer made of the second semiconductor material are sequentially formed. Forming a piezoresistive element having a substantially constant impurity concentration in at least a depth direction in the first layer of the laminated semiconductor substrate; and etching the first layer to form a fixing portion having an opening. And a displacement portion that is disposed in the opening and is displaced with respect to the fixed portion, and a connection portion that connects the fixed portion and the displacement portion and in which the piezoresistive element is disposed. Forming the structure of: a weight part to be etched to the third layer, the weight part to be joined to the displacement part, and a pedestal arranged to surround the weight part and to be joined to the fixing part; Forming a second structure having Characterized in that it has Tsu and up, the.
本発明によれば、製品間の特性のばらつきを抑えることが可能な加速度センサおよびその製造方法を提供できる。 ADVANTAGE OF THE INVENTION According to this invention, the acceleration sensor which can suppress the dispersion | variation in the characteristic between products, and its manufacturing method can be provided.
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
（第１の実施形態）
図１は本発明の第１の実施形態に係る加速度センサ１００を表す斜視図である。また、図２は加速度センサ１００を分解した状態を表す分解斜視図である。図３は、加速度センサ１００の接続部（梁）上の配線を上面から見た状態を表す上面図である。図４は、加速度センサ１００を図３のＡ−Ａに沿って切断した状態を表す一部断面図である。なお、見やすさおよび図４との対応関係を考慮し、図１〜図３において配線の図示を限定している。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(First embodiment)
FIG. 1 is a perspective view showing an
加速度センサ１００は、互いに積層して配置される第１の構造体１１０、接合部１２０、第２の構造体１３０、基体１４０を有する。なお、図２では、見やすさのために、接合部１２０の記載を省略している。
第１の構造体１１０、接合部１２０、第２の構造体１３０、基体１４０は、その外周が例えば、１ｍｍの辺の略正方形状であり、これらの高さはそれぞれ、例えば、３〜１２μｍ、０．５〜３μｍ、６００〜７２５μｍ、６００μｍである。
The
The outer periphery of the
第１の構造体１１０、接合部１２０、第２の構造体１３０はそれぞれ、シリコン、酸化シリコン、シリコンから構成可能であり、シリコン／酸化シリコン／シリコンの３層構造をなすＳＯＩ（Silicon On Insulator）基板を用いて製造可能である。
基体１４０は、例えば、ガラス材料で構成できる。
The
The
第１の構造体１１０は、外形が略正方形であり、固定部１１１、変位部１１２、接続部１１３から構成され、その上に配線構造１５０が配置される。第１の構造体１１０は、半導体材料の膜をエッチングして開口部１１５を形成することで、作成できる。
The
固定部１１１は、外周、内周（開口）が共に略正方形の枠形状の基板である。固定部１１１は、後述の台座１３１と形状が対応し、かつ接合部１２０によって台座１３１と接合される。
変位部１１２は、外周が略正方形の基板であり、固定部１１１の開口の中央近傍に配置される。
接続部（梁）１１３は略長方形の基板であり、固定部１１１と変位部１１２とを４方向（Ｘ正方向、Ｘ負方向、Ｙ正方向、Ｙ負方向）で接続する。
The
The
The connection part (beam) 113 is a substantially rectangular substrate, and connects the
接続部１１３は、撓みが可能な梁として機能する。接続部１１３が撓むことで、変位部１１２が固定部１１１に対して変位可能である。具体的には、変位部１１２が固定部１１１に対して、Ｚ正方向、Ｚ負方向に直線的に変位する。また、変位部１１２は、固定部１１１に対してＸ軸およびＹ軸を回転軸とする正負の回転が可能である。即ち、ここでいう「変位」には、移動および回転（Ｚ軸方向での移動、Ｘ、Ｙ軸での回転）の双方を含めることができる。
The connecting
変位部１１２の変位（移動および回転）を検知することで、Ｘ、Ｙ、Ｚの３軸方向の加速度を測定することができる。
接続部１１３上に、１２個のピエゾ抵抗素子Ｒ（Ｒｘ１〜Ｒｘ４、Ｒｙ１〜Ｒｙ４、Ｒｚ１〜Ｒｚ４）が配置されている。本実施形態では、ピエゾ抵抗素子Ｒは、接続部１１３上に積層された、例えばボロン（Ｂ）のような不純物を含む半導体材料で構成されている。このピエゾ抵抗素子Ｒは、抵抗の変化として接続部１１３の撓み（あるいは、歪み）、ひいては変位部１１２の変位を検出するためのものである。なお、この詳細は後述する。
By detecting the displacement (movement and rotation) of the
On the connecting
本実施形態では、ピエゾ抵抗素子の不純物の濃度は、深さ方向、及び基板の表面に平行な方向において略一定である。
本明細書中において、ピエゾ抵抗素子の深さ方向における不純物の濃度が略一定とは、ピエゾ抵抗素子Ｒの深さ方向において、ピエゾ抵抗素子Ｒの底面とピエゾ抵抗素子Ｒの最も濃度の高い部分との濃度の差が、ピエゾ抵抗素子Ｒの最も濃度の高い部分に対して５０％以下であることをいう。また、本明細書中において、ピエゾ抵抗素子の基板の表面に平行な方向における不純物の濃度が略一定とは、ピエゾ抵抗素子Ｒの基板の表面に平行な方向において、ピエゾ抵抗素子Ｒの側面とピエゾ抵抗素子Ｒの最も濃度の高い部分との濃度の差が、ピエゾ抵抗素子Ｒの最も濃度の高い部分に対して５０％以下であることをいう。
In this embodiment, the impurity concentration of the piezoresistive element is substantially constant in the depth direction and in the direction parallel to the surface of the substrate.
In the present specification, the concentration of impurities in the depth direction of the piezoresistive element is substantially constant. In the depth direction of the piezoresistive element R, the bottom surface of the piezoresistive element R and the highest concentration portion of the piezoresistive element R. The difference in density with respect to the piezoresistive element R is 50% or less with respect to the highest density portion. In this specification, the impurity concentration in the direction parallel to the substrate surface of the piezoresistive element is substantially constant in the direction parallel to the substrate surface of the piezoresistive element R and the side surface of the piezoresistive element R. It means that the difference in density between the piezoresistive element R and the highest density portion is 50% or less with respect to the highest density part of the piezoresistive element R.
通常、ピエゾ抵抗素子の不純物の濃度は、拡散進行方向において指数関数的に小さくなる。そのため、ピエゾ抵抗素子Ｒの底面又は側面とピエゾ抵抗素子Ｒの最も濃度の高い部分との濃度の差が、５０％以下であれば、深さ方向や基板の表面に平行な方向において、一定とみなし得る。すなわち、本発明に係る加速度センサでは、ピエゾ抵抗素子Ｒの形成領域の境界が、従来の加速度センサと比較して明確になっている。 Normally, the impurity concentration of the piezoresistive element decreases exponentially in the direction of diffusion. Therefore, if the difference in density between the bottom surface or the side surface of the piezoresistive element R and the portion with the highest density of the piezoresistive element R is 50% or less, it is constant in the depth direction and in the direction parallel to the surface of the substrate. Can be considered. That is, in the acceleration sensor according to the present invention, the boundary of the formation region of the piezoresistive element R is clearer than that of the conventional acceleration sensor.
本明細書中において、ピエゾ抵抗素子Ｒの底面又は側面とは、Ｐ型半導体領域（例えば、ボロンドープの場合）又はＮ型半導体領域（例えば、Ｐドープの場合）の境界をいい、この境界では不純物の濃度分布が急激に変動している。
具体的には、ピエゾ抵抗素子Ｒが接続部１１３上に形成されたエピタキシャル層で構成されている場合には、製造プロセスから考えて、ピエゾ抵抗素子Ｒの底面はエピタキシャル成長を開始する面である。ピエゾ抵抗素子Ｒが接続部１１３上に接合された半導体層の場合には、ピエゾ抵抗素子Ｒの底面はこの半導体層の接合面である。ピエゾ抵抗素子Ｒが拡散防止層(例えば酸化物層）上に位置する半導体材料層に不純物を拡散させた拡散層で構成されている場合には、ピエゾ抵抗素子Ｒの底面は拡散防止層との境界である。同様に、ピエゾ抵抗素子Ｒが、ピエゾ抵抗素子Ｒが形成される領域の側面に配置される拡散防止層(例えば酸化物層）で囲まれた半導体材料層に不純物を拡散させた拡散層で構成されている場合には、ピエゾ抵抗素子Ｒの側面は拡散防止層との境界である。
In the present specification, the bottom surface or side surface of the piezoresistive element R refers to a boundary of a P-type semiconductor region (for example, in the case of boron doping) or an N-type semiconductor region (for example, in the case of P doping), and an impurity is present at this boundary. Concentration distribution fluctuates rapidly.
Specifically, when the piezoresistive element R is composed of an epitaxial layer formed on the
第１の構造体１１０上に配線構造１５０が配置される。
配線構造１５０は、絶縁層１５１、配線層１５２、保護層１５３の層構造をなす。
絶縁層１５１は、第１の構造体１１０と配線層１５２とを分離するための層である。絶縁層１５１には、ピエゾ抵抗素子Ｒと配線層１５２とを電気的に接続するためのコンタクトホール（開口）１５４（後述する）が形成される。このコンタクトホール１５４には、層間接続導体１５５が配置される。
A
The
The
配線層１５２には、配線１５６、およびボンディングパッド１５７のパターンが配置される。配線１５６は、層間接続導体１５５を介して、ピエゾ抵抗素子Ｒとボンディングパッド１５７とを電気的に接続する。
ボンディングパッド１５７は、加速度センサ１００と外部回路とを例えば、ワイヤボンディングで接続するための接続端子である。
層間接続導体１５５、配線１５６、およびボンディングパッド１５７は、同一の材料、例えば、Ｎｄを含有するＡｌからなる。これらが同一の材料からなるのは、この材料を堆積してパターニングすることで、形成されるためである。
In the
The
The
この材料をＮｄ含有Ａｌとしているのは、層間接続導体１５５、配線１５６にヒロックが発生することを防止するためである。ここでいうヒロックとは、例えば、半球状の突起物をいう。後述のように、ピエゾ抵抗素子Ｒと層間接続導体１５５とをオーム性接触（オーミックコンタクト）させるため、層間接続導体１５５がアニール（加熱処理）される。このアニールによって層間接続導体１５５、配線１５６にヒロックが発生し、ピエゾ抵抗素子Ｒとボンディングパッド１５７間の電気的接続が不良となるおそれがある。第１、第２の構造体１１０、１３０の作成時に、配線１５６のヒロックが原因で配線１５６に断線等の欠陥が生じる可能性がある。
ＡｌにＮｄを含有させることで（１．５〜１０ａｔ％）、層間接続導体１５５、配線１５６へのヒロックの発生を防止し、接続信頼性を向上できる。
The reason why this material is Nd-containing Al is to prevent hillocks from occurring in the
By containing Nd in Al (1.5 to 10 at%), generation of hillocks on the
保護層１５３は、配線層１５２を外界から保護するための一種の絶縁層である。ボンディングパッド１５７と対応して、保護層１５３にパッド開口１５８が形成される。外部回路等とボンディングパッド１５７との接続のためである。
The
第２の構造体１３０は、外形が略正方形であり、台座１３１および重量部１３２（１３２a〜１３２ｅ）から構成されている。第２の構造体１３０は、半導体材料の基板をエッチングして開口部１３３を形成することで、作成可能である。
The
台座１３１は、枠体部１３１ａと突出部１３１ｂとに区分できる。
枠体部１３１ａは、外周、内周（開口部１３３）が共に略正方形の枠形状の基板である。枠体部１３１ａは固定部１１１と対応した形状を有し、接合部１２０によって固定部１１１に接続される。枠体部１３１ａと、重量部１３２とは、互いに高さがほぼ等しく、また開口部１３３によって分離され、相対的に移動可能である。
The
The
突出部１３１ｂは、重量部１３２と基体１４０との間に間隙（ギャップ）を確保し、重量部１３２の変位を可能にするためのものである。
突出部１３１ｂは、枠体部１３１ａと一体的に構成され、外周、内周が共に略正方形の枠形状の基板である。突出部１３１ｂの外周は、枠体部１３１ａの外周と一致し、突出部１３１ｂの内周は、枠体部１３１ａの内周より大きい。
The protruding
The protruding
重量部１３２は、質量を有し、加速度によって力を受ける重錘、あるいは作用体として機能する。即ち、加速度が印加されると、重量部１３２の重心に力が作用する。
重量部１３２は、略直方体形状の重量部１３２a〜１３２ｅに区分される。中心に配置された重量部１３２aに４方向から重量部１３２ｂ〜１３２ｅが接続され、全体として一体的に変位（移動、回転）が可能となっている。即ち、重量部１３２aは、重量部１３２ｂ〜１３２ｅを接続する接続部として機能する。
The weight part 132 has a mass and functions as a weight that receives a force due to acceleration or an action body. That is, when acceleration is applied, a force acts on the center of gravity of the weight portion 132.
The weight part 132 is divided into substantially rectangular
重量部１３２ａは、変位部１１２と対応する略正方形の断面形状を有し、接合部１２０によって変位部１１２と接合される。この結果、重量部１３２に加わった加速度に応じて変位部１１２が変位し、その結果、加速度の測定が可能となる。
The
重量部１３２ｂ〜１３２ｅはそれぞれ、第１の構造体１１０の開口部１１５に対応して配置される。重量部１３２が変位したときに重量部１３２ｂ〜１３２ｅが接続部１１３に接触しないようにするためである（重量部１３２ｂ〜１３２ｅが接続部１１３に接触すると、加速度の検出が阻害される）。
Each of the
重量部１３２ａ〜１３２ｅによって、重量部１３２を構成しているのは、加速度センサ１００の小型化と高感度化の両立を図るためである。加速度センサ１００を小型化（小容量化）すると、重量部１３２の容量も小さくなり、その質量が小さくなることから、加速度に対する感度も低下する。接続部１１３の撓みを阻害しないように重量部１３２ｂ〜１３２ｅを分散配置することで、重量部１３２の質量を確保している。この結果、加速度センサ１００の小型化と高感度化の両立が図られる。
The reason why the weight part 132 is configured by the
接合部１２０は、既述のように、第１、第２の構造体１１０、１３０を接続するものである。接合部１２０は、固定部１１１と台座１３１を接続する接合部１２１と、変位部１１２と重量部１３２ａを接続する接合部１２２に区分される。接合部１２０は、これ以外の部分では、第１、第２の構造体１１０、１３０を接続していない。接続部１１３の撓み、および重量部１３２ｂ〜１３２ｅの変位を可能とするためである。
なお、接合部１２１、１２２は、シリコン酸化膜をエッチングすることで構成可能である。
The joint 120 connects the first and
The
基体１４０は、第１、第２の構造体１１０、１３０を支持する機能とともに、加速度センサ１００に強い衝撃が加わった時に重量部１３２が一定値以上変位するのを防止し、接続部１１３（梁）の破壊を防ぐストッパとしての機能を有する。基体１４０は、第２の構造体１３０の突出部１３１ｂと接合され、その上面に接合防止層１４１が配置される。
基体１４０は、例えば、ガラス材料からなり、略直方体の外形を有する。
基体１４０と突出部１３１ｂは、例えば、陽極接合によって接続される。基体１４０と突出部１３１ｂとを接触させて加熱した状態で、これらの間に電圧を印加することで、接合がなされる。
The
The
The
接合防止層１４１は、重量部１３２と基体１４０との接合を防止するためのものである。前述の陽極接合の際に、基体１４０に重量部１３２が接触することで、これらが接合され、加速度センサ１００が動作不良となる可能性がある。
突出部１３１ｂの下面に対応する領域には、接合防止層１４１が配置されない。接合防止層１４１の構成材料として、例えば、Ｃｒを用いることができる。
The
The
（加速度センサ１００の動作）
加速度センサ１００による加速度の検出の原理を説明する。既述のように、接続部１１３には、合計１２個のピエゾ抵抗素子Ｒｘ１〜Ｒｘ４、Ｒｙ１〜Ｒｙ４、Ｒｚ１〜Ｒｚ４が配置されている。
これら各ピエゾ抵抗素子は、シリコンからなる接続部１１３の上面付近に形成されたＰ型もしくはＮ型の不純物ドープ領域（ピエゾ抵抗素子Ｒ）によって構成できる。
(Operation of the acceleration sensor 100)
The principle of acceleration detection by the
Each of these piezoresistive elements can be constituted by a P-type or N-type impurity doped region (piezoresistive element R) formed near the upper surface of the
３組のピエゾ抵抗素子Ｒｘ１〜Ｒｘ４、Ｒｙ１〜Ｒｙ４、Ｒｚ１〜Ｒｚ４が、接続部１１３上のＸ軸方向、Ｙ軸方向、Ｘ軸方向に一直線に並ぶように配置される。
なお、ピエゾ抵抗素子Ｒｘ１〜Ｒｘ４、Ｒｚ１〜Ｒｚ４は、接続部１１３によって配置が異なる。これはピエゾ抵抗素子Ｒによる接続部１１３の撓みの検出をより高精度化するためである。
Three sets of piezoresistive elements Rx1 to Rx4, Ry1 to Ry4, and Rz1 to Rz4 are arranged on the
The piezoresistive elements Rx1 to Rx4 and Rz1 to Rz4 are arranged differently depending on the
３組のピエゾ抵抗素子Ｒｘ１〜Ｒｘ４、Ｒｙ１〜Ｒｙ４、Ｒｚ１〜Ｒｚ４はそれぞれ、重量部１３２のＸ、Ｙ、Ｚ軸方向成分の変位を検出するＸ、Ｙ、Ｚ軸方向成分変位検出部として機能する。なお、４つのピエゾ抵抗素子Ｒｚ１〜Ｒｚ４は、必ずしもＸ軸方向に配置する必要はなく、Ｙ軸方向に配置してもよい。 The three sets of piezoresistive elements Rx1 to Rx4, Ry1 to Ry4, and Rz1 to Rz4 function as X, Y, and Z axis direction component displacement detection units that detect the displacement of the X, Y, and Z axis direction components of the weight part 132, respectively. To do. Note that the four piezoresistive elements Rz1 to Rz4 are not necessarily arranged in the X-axis direction, and may be arranged in the Y-axis direction.
ピエゾ抵抗素子Ｒの伸び（＋）、縮み（−）の組み合わせと、その伸び縮みの量それぞれから、加速度の方向および量を検出することができる。ピエゾ抵抗素子Ｒの伸び、縮みは、ピエゾ抵抗素子Ｒの抵抗の変化として検出できる。
例えば、接続部１１３の構成材料の結晶面指数が｛１００｝で、ピエゾ抵抗素子Ｒの長手方向での結晶方向が＜１１０＞の場合を考える。ここで、各ピエゾ抵抗素子ＲがシリコンへのＰ型不純物ドープによって構成されているとする。このときには、ピエゾ抵抗素子Ｒの長手方向での抵抗値は、伸び方向の応力が作用したときには増加し、縮み方向の応力が作用した場合には減少する。
なお、ピエゾ抵抗素子ＲをシリコンへのＮ型不純物ドープによって構成した場合には、抵抗値の増減が逆になる。
The direction and amount of acceleration can be detected from the combination of the expansion (+) and contraction (−) of the piezoresistive element R and the amount of expansion / contraction. The expansion and contraction of the piezoresistive element R can be detected as a change in the resistance of the piezoresistive element R.
For example, consider a case where the crystal plane index of the constituent material of the
Note that when the piezoresistive element R is configured by doping N-type impurities into silicon, the increase and decrease of the resistance value is reversed.
図５Ａ〜図５Ｃはそれぞれ、ピエゾ抵抗素子Ｒの抵抗からＸ、Ｙ、Ｚの軸方向それぞれでの加速度を検出するための検出回路の構成例を示す回路図である。この検出回路では、Ｘ、Ｙ、Ｚの軸方向の加速度成分をそれぞれを検出するために、４組のピエゾ抵抗素子からなるブリッジ回路を構成し、そのブリッジ電圧を検出している。 5A to 5C are circuit diagrams showing configuration examples of detection circuits for detecting accelerations in the X, Y, and Z axial directions from the resistance of the piezoresistive element R, respectively. In this detection circuit, in order to detect the acceleration components in the X, Y, and Z axial directions, a bridge circuit composed of four sets of piezoresistive elements is formed, and the bridge voltage is detected.
これらのブリッジ回路では入力電圧Ｖｉｎ（Ｖｘ_ｉｎ、Ｖｙ_ｉｎ、Ｖｚ_ｉｎ）それぞれに対する出力電圧Ｖｏｕｔ（Ｖｘ_ｏｕｔ、Ｖｙ_ｏｕｔ、Ｖｚ_ｏｕｔ）の関係は以下の式（１）〜（３）で表される。
Ｖｘ_ｏｕｔ／Ｖｘ_ｉｎ＝
［Ｒｘ４／（Ｒｘ１＋Ｒｘ４）−Ｒｘ３／（Ｒｘ２＋Ｒｘ３）］ ……式（１）
Ｖｙ_ｏｕｔ／Ｖｙ_ｉｎ＝
［Ｒｙ４／（Ｒｙ１＋Ｒｙ４）−Ｒｙ３／（Ｒｙ２＋Ｒｙ３）］ ……式（２）
Ｖｚ_ｏｕｔ／Ｖｚ_ｉｎ＝
［Ｒｚ３／（Ｒｚ１＋Ｒｚ３）−Ｒｚ４／（Ｒｚ２＋Ｒｚ４）］ ……式（３）
In these bridge circuits, the relationship of the output voltage Vout (Vx_out, Vy_out, Vz_out) to each of the input voltages Vin (Vx_in, Vy_in, Vz_in) is expressed by the following equations (1) to (3).
Vx_out / Vx_in =
[Rx4 / (Rx1 + Rx4) −Rx3 / (Rx2 + Rx3)] (1)
Vy_out / Vy_in =
[Ry4 / (Ry1 + Ry4) −Ry3 / (Ry2 + Ry3)] (2)
Vz_out / Vz_in =
[Rz3 / (Rz1 + Rz3) −Rz4 / (Rz2 + Rz4)] (3)
加速度とピエゾ抵抗Ｒの伸び縮み量が比例し、さらにピエゾ抵抗素子Ｒの伸び縮の量と抵抗値Ｒの変化とが比例する。この結果、入力電圧に対する出力電圧の比（Ｖｘｏｕｔ／Ｖｘｉｎ、Ｖｙｏｕｔ／Ｖｙｉｎ、Ｖｚｏｕｔ／Ｖｚｉｎ）は加速度と比例し、Ｘ、Ｙ、Ｚ軸それぞれでの加速度を分離して測定することが可能となる。 The amount of expansion and contraction of the piezoresistor R is proportional to the acceleration, and the amount of expansion and contraction of the piezoresistive element R is proportional to the change in the resistance value R. As a result, the ratio of the output voltage to the input voltage (Vxout / Vxin, Vyout / Vyin, Vzout / Vzin) is proportional to the acceleration, and the acceleration on the X, Y, and Z axes can be measured separately. .
（加速度センサ１００の作成）
加速度センサ１００の作成工程につき説明する。
図６は、加速度センサ１００の作成手順の一例を表すフロー図である。また、図７Ａ〜図７Ｎは、図４に対応し、図６の作成手順における加速度センサ１００の状態を表す断面図である
(Creation of acceleration sensor 100)
The production process of the
FIG. 6 is a flowchart illustrating an example of a procedure for creating the
（１）半導体基板Ｗ１の用意（ステップＳ１１、および図７Ａ）
図７Ａに示すように、第１、第２、第３の層１１、１２、１３の３層を積層してなる半導体基板Ｗ１を用意する。
(1) Preparation of semiconductor substrate W1 (step S11 and FIG. 7A)
As shown in FIG. 7A, a semiconductor substrate W1 formed by stacking three layers of first, second, and
第１、第２、第３の層１１、１２、１３はそれぞれ、第１の構造体１１０、接合部１２０、第２の構造体１３０を構成するための層であり、ここでは、シリコン、酸化シリコン、シリコンからなる層とする。
シリコン／酸化シリコン／シリコンという３層の積層構造をもった半導体基板Ｗ１は、シリコン基板上にシリコン酸化膜を積層した基板と、シリコン基板とを接合後、後者のシリコン基板を薄く研磨することで作成できる（いわゆるＳＯＩ基板）。また、半導体基板Ｗ１は、シリコン基板上に、シリコン酸化膜、シリコン膜を順に積層することでも作成できる。
The first, second, and
The semiconductor substrate W1 having a three-layer structure of silicon / silicon oxide / silicon is obtained by bonding a silicon substrate laminated on a silicon substrate and the silicon substrate, and then polishing the latter silicon substrate thinly. It can be created (so-called SOI substrate). The semiconductor substrate W1 can also be created by sequentially laminating a silicon oxide film and a silicon film on a silicon substrate.
第２の層１２を第１、第３の層１１、１３とは異なる材料から構成しているのは、第１、第３の層１１、１３とエッチング特性を異ならせ、エッチングのストッパ層として利用するためである。第１の層１１に対する上面からのエッチング、および第３の層１３に対する下面からのエッチングの双方で、第２の層１２がエッチングのストッパ層として機能する。
なお、ここでは第１の層１１と第３の層１３とを同一材料（シリコン）によって構成するものとするが、第１、第２、第３の層１１、１２、１３のすべてを異なる材料によって構成してもよい。
The reason why the
Here, the
（２）ピエゾ抵抗素子Ｒの形成（ステップＳ１２−１、１２−２および図７Ｂ、図７Ｃ）
ピエゾ抵抗素子Ｒの形成は、次のａ、ｂのようにして行われる。
ａ．不純物を含む単結晶シリコン１４（エピタキシャル層）の形成（ステップＳ１２−１、図７Ｂ）
ピエゾ抵抗素子Ｒとして望ましい不純物濃度（例えば、１×１０１８／ｃｍ３）となるように、例えば、ボロンがドープされたエピタキシャル層を、エピタキシャル成長させて、第１の層１１上に所望の不純物濃度の単結晶シリコン１４を形成する。
(2) Formation of piezoresistive element R (steps S12-1, 12-2 and FIGS. 7B and 7C)
The piezoresistive element R is formed in the following manners a and b.
a. Formation of single crystal silicon 14 (epitaxial layer) containing impurities (step S12-1, FIG. 7B)
For example, an epitaxial layer doped with boron is epitaxially grown so as to have a desired impurity concentration (for example, 1 × 10 18 / cm 3 ) as the piezoresistive element R, and a desired impurity concentration is formed on the
ｂ．ピエゾ抵抗素子Ｒの形成領域以外の単結晶シリコン１４の除去（ステップＳ１２−２、図７Ｃ）
エッチング時間をコントロールして、所望の不純物濃度の単結晶シリコン１４のうち、ピエゾ抵抗素子Ｒの形成領域以外の部分をエッチングにより除去し、ピエゾ抵抗素子Ｒを形成する。
ピエゾ抵抗素子Ｒが、エピタキシャル成長によって形成された、所望の不純物濃度のシリコン単結晶で構成されているため、ピエゾ抵抗素子Ｒの深さ方向及び基板の表面に平行な方向の不純物の濃度を一定にすることができる。そのため、製品間でピエゾ抵抗素子Ｒの抵抗値のばらつきを抑えることが可能なので、製品間での加速度センサ１００の特性のばらつき抑えることができる。
b. Removal of
By controlling the etching time, the portion other than the formation region of the piezoresistive element R in the
Since the piezoresistive element R is made of silicon single crystal having a desired impurity concentration formed by epitaxial growth, the impurity concentration in the depth direction of the piezoresistive element R and the direction parallel to the surface of the substrate is made constant. can do. Therefore, variation in the resistance value of the piezoresistive element R can be suppressed between products, so that variation in characteristics of the
また、本実施形態では、ホイーンストンブリッジに一定電流を流す定電流駆動を行っている。このような定電流駆動の場合には、ピエゾ抵抗素子の感度は不純物濃度がある値（例えばＰ型半導体の場合には、１×１０１８ａｔｏｍ／ｃｍ３、又は２×１０２０ａｔｏｍ／ｃｍ３の近傍）で、温度係数がゼロとなり、温度依存性を大幅に小さくできることが知られている。本実施形態では、ピエゾ抵抗素子Ｒ全体として、不純物の濃度をこの適切な濃度とすることができるので、感度の温度係数を略ゼロにすることが可能であり、加速度センサ１００の感度の温度依存性を大幅に小さくすることができる。ピエゾ抵抗素子Ｒの不純物濃度を少なくとも深さ方向において略一定とすることで、不純物濃度が減少する領域を狭く設計でき、使用温度（−４０℃〜８０℃）範囲における製品精度要求を満たすことができるようになる。また、温度係数の小さい加速度センサを用いれば温度補償回路を省いたモジュール化が可能であり、より安価に加速度センサモジュールを提供できる。
In the present embodiment, constant current driving is performed in which a constant current is supplied to the Wheatstone bridge. In the case of such constant current driving, the sensitivity of the piezoresistive element has a certain impurity concentration (for example, 1 × 10 18 atoms / cm 3 or 2 × 10 20 atoms / cm 3 in the case of a P-type semiconductor). It is known that the temperature coefficient becomes zero and the temperature dependency can be greatly reduced. In this embodiment, since the impurity concentration can be set to this appropriate concentration for the entire piezoresistive element R, the temperature coefficient of sensitivity can be made substantially zero, and the sensitivity of the
（３）配線構造１５０の形成（ステップＳ１３、および図７Ｄ〜図７Ｆ）
配線構造１５０の形成は、次のａ〜ｃのようにして行われる。
ａ．絶縁層１５１の形成（図７Ｄ）
第１の層１１及びピエゾ抵抗素子Ｒ上に絶縁層１５１を形成する。例えば、第１の層１１及びピエゾ抵抗素子Ｒの表面を熱酸化することで、ＳｉＯ２の層を形成できる。
絶縁層１５１に、例えば、レジストをマスクとしたＲＩＥによって、コンタクトホール（開口）１５４を形成する。
(3) Formation of wiring structure 150 (step S13 and FIGS. 7D to 7F)
The formation of the
a. Formation of insulating layer 151 (FIG. 7D)
An insulating
A contact hole (opening) 154 is formed in the insulating
ｂ．配線１５６の形成（図７Ｅ）
絶縁層１５１上に配線１５６を形成する。
例えばスパッタリングによって、第１の層１１上にＮｄを含むＡｌ層を形成する。この堆積の結果、第１の層１１上に配線層１５２が、コンタクトホール１５４内に層間接続導体１５５が形成される。
次に、例えば、レジストをマスクとしてウェットエッチングすることで、配線層１５２をパターニングして、配線１５６、およびボンディングパッド１５７のパターンのパターンを形成する。
b. Formation of wiring 156 (FIG. 7E)
A
For example, an Al layer containing Nd is formed on the
Next, for example, by performing wet etching using a resist as a mask, the
ｃ．保護層１５３の形成（図７Ｆ、図７Ｇ）
例えば、低圧ＣＶＤによりＳｉＮ層を堆積し、配線層１５２上に保護層１５３を形成する（図７Ｆ）。
次に、半導体基板Ｗ１を、例えば３８０℃、あるいは４００℃程度に熱処理し、ピエゾ抵抗素子Ｒと層間接続導体１５５間をオーム性接触（オーミックコンタクト）させる。
次に、例えば、レジストをマスクとするＲＩＥによって、保護層１５３をエッチングして、保護層１５３にパッド開口１５８を形成する（図７Ｇ）。
c. Formation of protective layer 153 (FIGS. 7F and 7G)
For example, a SiN layer is deposited by low-pressure CVD, and a
Next, the semiconductor substrate W1 is heat-treated at, for example, about 380 ° C. or 400 ° C. to make ohmic contact (ohmic contact) between the piezoresistive element R and the
Next, for example, the
（４）第１の構造体１１０の作成（第１の層１１のエッチング、ステップＳ１４、および図７Ｈ）
第１の層１１をエッチングすることにより、開口部１１５を形成し、第１の構造体１１０を形成する。即ち、第１の層１１に対して浸食性を有し、第２の層１２に対して浸食性を有しないエッチング方法を用いて、第１の層１１の所定領域（開口部１１５）に対して、第２の層１２の上面が露出するまで厚み方向にエッチングする。
(4) Creation of first structure 110 (etching of
By etching the
第１の層１１の上面に、第１の構造体１１０に対応するパターンをもったレジスト層を形成し、このレジスト層で覆われていない露出部分を垂直下方に浸食する。このエッチング工程では、第２の層１２に対する浸食は行われないので、第１の層１１の所定領域（開口部１１５）のみが除去される。
図７Ｈは、第１の層１１に対して、上述のようなエッチングを行い、第１の構造体１１０を形成した状態を示す。
A resist layer having a pattern corresponding to the
FIG. 7H shows a state in which the
（５）第２の構造体１３０の作成（第３の層１３のエッチング、ステップＳ１５、および図７Ｉ、図７Ｊ）
第２の構造体１３０は２段階に区分して作成される。
１）突出部１３１ｂの形成（図７Ｉ）
第３の層１３の下面に、突出部１３１ｂに対応するパターンをもったレジスト層を形成し、このレジスト層で覆われていない露出部分を垂直上方へと浸食させる。この結果、第３の層１３の下面に窪み（凹部）２１が形成される。この窪み２１の外周が突出部１３１ｂである。
(5) Creation of second structure 130 (etching of
The
1) Formation of
A resist layer having a pattern corresponding to the
２）台座１３１および重量部１３２の形成（図７Ｊ）
第３の層１３の窪み２１をさらにエッチングすることにより、開口部１３３を形成し、第２の構造体１３０を形成する。即ち、第３の層１３に対して浸食性を有し、第２の層１２に対して浸食性を有しないエッチング方法により、第３の層１３の所定領域（開口部１３３）に対して、第２の層１２の下面が露出するまで厚み方向へのエッチングを行う。
2) Formation of
By further etching the
第３の層１３の下面に、第２の構造体１３０に対応するパターンをもったレジスト層を形成する。窪み２１内のレジスト層で覆われていない露出部分を垂直上方へと浸食させる。このエッチング工程では、第２の層１２に対する浸食は行われないので、第３の層１３の所定領域（開口部１３３）のみが除去される。
A resist layer having a pattern corresponding to the
図７Ｊは、第３の層１３に対して、上述のようなエッチングを行い、第２の構造体１３０を形成した状態を示す。
FIG. 7J shows a state where the
なお、上述した第１の層１１に対するエッチング工程（ステップＳ１４）と、第３の層１３に対するエッチング工程（ステップＳ１５）の順序は入れ替えることができる。いずれのエッチング工程を先に行ってもかまわないし、同時に行っても差し支えない。
（６）接合部１２０の作成（第２の層１２のエッチング、ステップＳ１６、および図７Ｋ）
第２の層１２をエッチングすることにより、接合部１２０を形成する。即ち、第２の層１２に対しては浸食性を有し、第１の層１１および第３の層１３に対しては浸食性を有しないエッチング方法により、第２の層１２に対して、その露出部分から厚み方向および層方向にエッチングする。
The order of the etching process (step S14) for the
(6) Creation of junction 120 (etching of
The joint 120 is formed by etching the
以上の製造プロセスにおいて、第１の構造体１１０を形成する工程（ステップＳ１４）と、第２の構造体１３０を形成する工程（ステップＳ１５）では、次の２つの条件を満たすエッチング法を行う必要がある。
第１の条件は、各層の厚み方向への方向性を持つことである、第２の条件は、シリコン層に対しては浸食性を有するが、酸化シリコン層に対しては浸食性を有しないことである。第１の条件は、所定寸法をもった開口部や溝を形成するために必要な条件であり、第２の条件は、酸化シリコンからなる第２の層１２を、エッチングストッパ層として利用するために必要な条件である。
In the above manufacturing process, it is necessary to perform an etching method that satisfies the following two conditions in the step of forming the first structure 110 (step S14) and the step of forming the second structure 130 (step S15). There is.
The first condition is to have directionality in the thickness direction of each layer. The second condition is erosive to the silicon layer but not erodible to the silicon oxide layer. That is. The first condition is a condition necessary for forming an opening or a groove having a predetermined dimension, and the second condition is for using the
第１の条件を満たすエッチング方法として、誘導結合型プラズマエッチング法（ＩＣＰエッチング法：Inductively-Coupled Plasma Etching Method ）を挙げることができる。このエッチング法は、垂直方向に深い溝を掘る際に効果的な方法であり、一般に、ＤＲＩＥ（Deep Reactive Ion Etching ）と呼ばれているエッチング方法の一種である。
この方法では、材料層を厚み方向に浸食しながら掘り進むエッチング段階と、掘った穴の側面にポリマーの壁を形成するデポジション段階と、を交互に繰り返す。掘り進んだ穴の側面は、順次ポリマーの壁が形成されて保護されるため、ほぼ厚み方向にのみ浸食を進ませることが可能になる。
As an etching method that satisfies the first condition, an inductively coupled plasma etching method (ICP etching method) can be given. This etching method is effective when digging deep grooves in the vertical direction, and is a kind of etching method generally called DRIE (Deep Reactive Ion Etching).
In this method, an etching step of digging while eroding the material layer in the thickness direction and a deposition step of forming a polymer wall on the side surface of the dug hole are alternately repeated. Since the side walls of the holes that have been dug are protected by the formation of polymer walls, it is possible to advance erosion almost only in the thickness direction.
一方、第２の条件を満たすエッチングを行うには、酸化シリコンとシリコンとでエッチング選択性を有するエッチング材料を用いればよい。例えば、エッチング段階では、ＳＦ６ガス、およびＯ２ガスの混合ガスを、デポジション段階では、Ｃ４Ｆ８ガスを用いることが考えられる。 On the other hand, in order to perform etching that satisfies the second condition, an etching material having etching selectivity between silicon oxide and silicon may be used. For example, a mixed gas of SF 6 gas and O 2 gas may be used in the etching stage, and C 4 F 8 gas may be used in the deposition stage.
第２の層１２に対するエッチング工程（ステップＳ１６）では、次の２つの条件を満たすエッチング法を行う必要がある。第１の条件は、厚み方向とともに層方向への方向性をもつことであり、第２の条件は、酸化シリコン層に対しては浸食性を有するが、シリコン層に対しては浸食性を有しないことである。
第１の条件は、不要な部分に酸化シリコン層が残存して重量部１３２の変位の自由度を妨げることがないようにするために必要な条件である。第２の条件は、既に所定形状への加工が完了しているシリコンからなる第１の構造体１１０や第２の構造体１３０に浸食が及ばないようにするために必要な条件である。
In the etching process (step S16) for the
The first condition is a condition necessary for preventing the silicon oxide layer from remaining in an unnecessary portion and preventing the degree of freedom of displacement of the weight portion 132. The second condition is a condition necessary to prevent erosion of the
第１、第２の条件を満たすエッチング方法として、バッファド弗酸（例えば、ＨＦ＝５．５ｗｔ％、ＮＨ４Ｆ＝２０ｗｔ％の混合水溶液）をエッチング液として用いるウェットエッチングを挙げることができる。 As an etching method that satisfies the first and second conditions, wet etching using buffered hydrofluoric acid (for example, a mixed aqueous solution of HF = 5.5 wt% and NH 4 F = 20 wt%) can be given.
（７）基体１４０の接合（ステップＳ１７、および図７Ｌ、図７Ｍ）
１）基体１４０への接合防止層１４１の形成（図７Ｌ）
基体１４０に接合防止層１４１を形成する。例えば、スパッタリングによって、基体１４０の上面にＣｒの層を形成する。さらに、レジストをマスクとするエッチングにより、突出部１３１ｂの下面に対応するように、この層の外周を除去する。突出部１３１ｂと基体１４０との接合を確保しつつ、重量部１３２と基体１４０との接合を防止するためである。
(7) Bonding of base 140 (step S17, and FIGS. 7L and 7M)
1) Formation of
A
２）半導体基板Ｗ１と基体１４０の接合（図７Ｍ）
半導体基板Ｗ１と基体１４０とを接合する。基体１４０と突出部１３１ｂそれぞれの構成材料がガラスおよびＳｉの場合、陽極接合（静電接合ともいう）が可能となる。
基体１４０と突出部１３１ｂとを接触させて加熱した状態で、これらの間に電圧を印加する。加熱によって基体１４０のガラスが軟化する。また、ガラス中に含まれる可動イオン（例えば、Ｎａイオン）の移動によって、基体１４０のガラスにナトリウム欠乏層が生成される。具体的には、可動イオンがガラス中を接合面と反対方向に移動してガラス表面に析出し、ガラス中の接合面近傍にナトリウム欠乏層が生成される。この結果、基体１４０と突出部１３１ｂ間に電気的二重層が発生し、その静電引力によりこれらが接合される。
このとき、接合防止層１４１が、基体１４０と重量部１３２間でのイオンの移動を制限する。この結果、基体１４０と重量部１３２間での接合が防止される。
2) Bonding of the semiconductor substrate W1 and the base 140 (FIG. 7M)
The semiconductor substrate W1 and the base 140 are bonded. When the constituent materials of the
A voltage is applied between the base 140 and the
At this time, the
（８）半導体基板Ｗ１のダイシング（ステップＳ１８および図７Ｎ）
互いに接合された半導体基板Ｗ１および基体１４０にダイシングソー等で切れ込みを入れて、個々の加速度センサ１００に分離する。
(8) Dicing of the semiconductor substrate W1 (Step S18 and FIG. 7N)
The semiconductor substrate W1 and the base 140 bonded to each other are cut with a dicing saw or the like and separated into
（変形例）
以上の加速度センサ１００は、ピエゾ抵抗素子Ｒが、エピタキシャル成長によって形成された、所望の不純物濃度のシリコン単結晶で構成されている。
これに対して、第１の層１１上に不純物を含むシリコン基板を接合することも可能である。すなわち、ステップＳ１２のピエゾ抵抗素子Ｒの形成において、第１の層１１上に不純物を含むシリコン基板を接合し、このシリコン基板におけるピエゾ抵抗素子Ｒの形成領域以外の部分をエッチングにより除去することにより、ピエゾ抵抗素子Ｒを形成することができる。
ここで、不純物を含むシリコン基板は、例えば、チョクラルスキー法によるシリコン単結晶の製造において、ピエゾ抵抗素子Ｒとして望ましい不純物濃度（例えば、１×１０１８／ｃｍ３）となるように、例えば、ボロンをドープすることにより製造することができる。
(Modification)
In the
On the other hand, a silicon substrate containing impurities can be bonded onto the
Here, the silicon substrate containing impurities has a desirable impurity concentration (for example, 1 × 10 18 / cm 3 ) as the piezoresistive element R in the production of a silicon single crystal by the Czochralski method, for example, It can be manufactured by doping boron.
この変形例に係る加速度センサにおいても、ピエゾ抵抗素子Ｒが、所望の不純物濃度のシリコンで構成されているため、ピエゾ抵抗素子Ｒの深さ方向及び基板の表面に平行な方向の不純物の濃度を一定にすることができる。そのため、この変形例に係る加速度センサは、第１の実施形態の加速度センサ１００と同様に、製品間のピエゾ抵抗素子Ｒの抵抗値のばらつきを抑えることが可能なので、製品間における加速度センサの特性のばらつき抑えることができる。また、第１の実施形態の加速度センサ１００と同様に、ピエゾ抵抗素子Ｒ全体として、不純物の濃度を前述した適切な濃度とすることができるので、この変形例に係る加速度センサの感度の温度依存性を大幅に小さくすることができる。
Also in the acceleration sensor according to this modification, since the piezoresistive element R is made of silicon having a desired impurity concentration, the impurity concentration in the depth direction of the piezoresistive element R and the direction parallel to the surface of the substrate is set. Can be constant. Therefore, the acceleration sensor according to this modification can suppress variation in the resistance value of the piezoresistive element R between products, like the
（第２の実施形態）
図８は、本発明の第２の実施形態に係る加速度センサ２００の主要な部分を表す一部断面図である。図４に共通する部分には同一符号を付し、重複する説明を省略する。
(Second Embodiment)
FIG. 8 is a partial cross-sectional view showing the main part of the acceleration sensor 200 according to the second embodiment of the present invention. Portions common to FIG. 4 are denoted by the same reference numerals, and redundant description is omitted.
本実施形態の加速度センサ２００は、ピエゾ抵抗素子Ｒが、第１の実施形態の加速度センサ１００と同様に、エピタキシャル成長によって形成された、所望の不純物濃度のシリコン単結晶で構成されている。
本実施形態の加速度センサ２００は、第１の実施形態での加速度センサ１００と、以下の点において相違している。
・第１の実施形態の加速度センサ１００が備えている絶縁層１５１に代えて、本実施形態の加速度センサ２００は、第１の構造体２１０内に、酸化物層２１６を備えている。この相違は、ピエゾ抵抗素子Ｒを形成する際のエッチングにおいて、酸化物層２１６をストッパ層として利用するために生じたものである。
・第１の実施形態の加速度センサ１００では、配線１５６が、コンタクトホール１５４及び絶縁層１５１上に配置されている。これに対して、本実施形態の加速度センサ２００では、コンタクトホールを形成せず、配線２５６が、例えば、ピエゾ抵抗素子Ｒ及びピエゾ抵抗基台部２１７の側面と、酸化物層２１６上に配置されている。この相違は、酸化物層２１６を配線層２５２と半導体材料層２１１とを分離するための層として利用したために生じたものである。
In the acceleration sensor 200 of the present embodiment, the piezoresistive element R is composed of a silicon single crystal having a desired impurity concentration, which is formed by epitaxial growth, like the
The acceleration sensor 200 of the present embodiment is different from the
In place of the insulating
In the
加速度センサ２００の構成について説明する。
加速度センサ２００は、互いに積層して配置される第１の構造体２１０、接合部１２０、第２の構造体１３０、基体１４０を有する。
第１の構造体２１０、接合部１２０、第２の構造体１３０は、それぞれ、酸化物層２１６が内部に形成されたシリコン、酸化シリコン、シリコンから構成可能である。したがって、加速度センサ２００は、酸化物層２１６が内部に形成されたシリコン／酸化シリコン／シリコンの３層構造をなすＳＯＩ基板を用いて製造可能である。
The configuration of the acceleration sensor 200 will be described.
The acceleration sensor 200 includes a first structure 210, a joint 120, a
The first structure 210, the joint 120, and the
第１の構造体２１０は、半導体材料層２１１（酸化物層２１６の下側に積層された半導体材料層）、酸化物層２１６、ピエゾ抵抗基台部２１７が互いに積層して配置されている。第１の構造体２１０は、外形が略正方形であり、固定部１１１、変位部１１２、接続部１１３から構成される。第１の構造体２１０の上には、配線構造２５０が配置される。
第１の構造体２１０は、その外周が例えば、１ｍｍの辺の略正方形状であり、高さは、例えば６．５μｍ（例えば、半導体材料層２１１の厚み５μｍ、酸化物層２１６の厚み０．５μｍ、ピエゾ抵抗基台部２１７の厚み１μｍ）である。
第１の構造体２１０は、内部に酸化物層２１６が形成された半導体材料の膜をエッチングして、開口部１１５を形成するとともに、ピエゾ抵抗基台部２１７の周囲の不要な半導体材料を除去することで作成できる。
In the first structure 210, a semiconductor material layer 211 (a semiconductor material layer stacked below the oxide layer 216), an
The outer periphery of the first structure 210 has, for example, a substantially square shape with a side of 1 mm, and the height is, for example, 6.5 μm (for example, the thickness of the
The first structure 210 is formed by etching a semiconductor material film in which an
半導体材料層２１１は、半導体材料で構成され、接合部１２０と酸化物層２１６との間に積層して配置される。
酸化物層２１６は、第１の構造体２１０内に形成され、半導体材料層２１１上に積層され、本実施の形態では、酸化物層２１６上の所定の位置にピエゾ抵抗基台部２１７が配置される。酸化物層２１６は、ピエゾ抵抗基台部２１７が配置された領域を除いて、第１の構造体２１０の最上面に配置される。酸化物層２１６は、本実施の形態では、配線層２５２と半導体材料層２１１とを分離するための層であり、また、ピエゾ抵抗素子Ｒを形成するエッチング（後述する）においてストッパ層としても機能する。
ピエゾ抵抗基台部２１７は、ピエゾ抵抗素子Ｒが積層される台部で、半導体材料層２１１と同一の半導体材料から構成でき、酸化物層２１６上の所定の位置に配置される。
The
The
The
配線構造２５０は、配線層２５２、保護層２５３の層構造をなす。
配線層２５２には、配線２５６、およびボンディングパッド２５７のパターンが配置される。配線２５６は、例えば、ピエゾ抵抗素子Ｒ及びピエゾ抵抗基台部２１７の側面と酸化物層２１６上に配置することができ、ピエゾ抵抗素子Ｒとボンディングパッド２５７とを電気的に接続する。
ボンディングパッド２５７は、加速度センサ２００と外部回路とを例えば、ワイヤボンディングで接続するための接続端子である。
配線２５６、およびボンディングパッド２５７は、同一の材料、例えば、Ｎｄを含有するＡｌからなる。
The wiring structure 250 has a layer structure of a
In the
The
The
保護層２５３は、配線層２５２を外界から保護するための一種の絶縁層であり、例えばＳｉＮ層で構成できる。ボンディングパッド２５７と対応して、保護層２５３にパッド開口２５８が形成される。外部回路等とボンディングパッド２５７との接続のためである。
The
加速度センサ２００の作成工程について説明する。
図９は、加速度センサ２００の作成手順の一例を表すフロー図である。図１０Ａは、図９の作成手順のステップＳ２１における半導体基板Ｗ２を表す断面図である。図１０Ｂ、図１０Ｃは、図９の作成手順のステップＳ２２における、エピタキシャル成長による不純物を含む単結晶シリコン１４層の形成状態、ピエゾ抵抗素子Ｒの形成状態をそれぞれ表す断面図である。図１０Ｄ、図１０Ｅは、図９の作成手順のステップＳ２３における、配線層２５２の形成状態、保護層２５３の形成状態をそれぞれ表す断面図である。
A process for creating the acceleration sensor 200 will be described.
FIG. 9 is a flowchart illustrating an example of a procedure for creating the acceleration sensor 200. FIG. 10A is a cross-sectional view showing the semiconductor substrate W2 in step S21 of the creation procedure of FIG. 10B and 10C are cross-sectional views respectively showing the formation state of the single-
本実施形態の加速度センサ２００の作成方法は、第１の実施形態の加速度センサ１００の作成方法と、以下の点において相違している。
・用意する半導体基板が相違している。第１の実施形態での加速度センサ１００の作成方法におけるステップＳ１１において半導体基板Ｗ１を用いているのに対して、本実施形態では、Ｓ２１において第１の層２１に酸化物層２１６が形成された半導体基板Ｗ２を用いている（図１０Ａ）。この相違は、ピエゾ抵抗素子Ｒを形成する際のエッチングにおいて、酸化物層２１６をストッパ層として利用するために生じたものである。
・ピエゾ抵抗素子Ｒを形成する際のエッチング領域が相違している。第１の実施形態での加速度センサ１００の作成方法におけるステップＳ１２においては、ピエゾ抵抗素子Ｒの形成領域以外の単結晶シリコン１４を除去している。これに対して、本実施形態では、Ｓ２２−２おいて、ピエゾ抵抗素子Ｒの形成領域以外の単結晶シリコン１４を除去するのに加えて、さらにピエゾ抵抗基台部２１７の周囲の半導体材料も除去している（図１０Ｃ）。この相違も、ピエゾ抵抗素子Ｒを形成する際のエッチングにおいて、酸化物層２１６をストッパ層として利用するために生じたものである。
・第１の実施形態での加速度センサ１００の作成方法でのＳ１３において形成した、絶縁層１５１及びコンタクトホール１５４を、本実施形態では、形成していない（図１０Ｄ）。酸化物層２１６を、配線層２５２と半導体材料層２１１とを分離するための層として利用したため、絶縁層１５１の形成は省略できるためである。
The method of creating the acceleration sensor 200 of the present embodiment is different from the method of creating the
・ Semiconductor substrates to be prepared are different. In contrast to using the semiconductor substrate W1 in step S11 in the method for producing the
-The etching area | region at the time of forming the piezoresistive element R is different. In step S12 in the method for producing the
In the present embodiment, the insulating
半導体基板Ｗ２の作成方法について説明する。
酸化物層２１６が内部に形成されたシリコン／酸化シリコン／シリコンの３層構造をなすＳＯＩ基板（半導体基板Ｗ２）は、シリコン基板上にシリコン酸化膜を積層した基板と、酸化物層２１６が内部に形成されたシリコン基板を接合後、後者のシリコン基板を薄く研磨することで作成できる。
A method for producing the semiconductor substrate W2 will be described.
An SOI substrate (semiconductor substrate W2) having a three-layer structure of silicon / silicon oxide / silicon in which an
ここで、酸化物層２１６が内部に形成されたシリコン基板は、例えば、ＳＯＩ基板の一種であるＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）基板の公知の製造方法を用いて作成できる。具体的には、例えば、１８０ｋＶの加速電圧により、温度５００℃に加熱したシリコン基板の内部に酸素イオンを３×１０１７〜４×１０１７ｃｍ−２のドーズ量で注入する。その後、アルゴン及び酸素の雰囲気下で、シリコン基板を例えば１３００℃の温度でアニール（加熱処理）し、シリコン基板の表面に形成された酸化物層を除去することで作成できる。
Here, the silicon substrate in which the
本実施形態の加速度センサ２００においても、ピエゾ抵抗素子Ｒが、エピタキシャル成長によって形成された、所望の不純物濃度のシリコン単結晶で構成されているため、ピエゾ抵抗素子Ｒの深さ方向及び基板の表面に平行な方向の不純物の濃度を略一定にすることができる。そのため、本実施形態の加速度センサ２００は、第１の実施形態の加速度センサ１００と同様に、製品間のピエゾ抵抗素子Ｒの抵抗値のばらつきを抑えることが可能なので、製品間における加速度センサ２００の特性のばらつき抑えることができる。また、ピエゾ抵抗素子Ｒ全体として、不純物の濃度を前述した適切な濃度とすることができるので、前述したように、加速度センサ２００の感度の温度依存性を大幅に小さくすることができる。
Also in the acceleration sensor 200 of the present embodiment, since the piezoresistive element R is composed of silicon single crystal having a desired impurity concentration formed by epitaxial growth, the piezoresistive element R is formed in the depth direction and on the surface of the substrate. The impurity concentration in the parallel direction can be made substantially constant. Therefore, the acceleration sensor 200 according to the present embodiment can suppress variation in the resistance value of the piezoresistive element R between products, like the
なお、本実施の形態では、ピエゾ抵抗素子Ｒが、エピタキシャル成長によって、所望の不純物濃度のシリコン単結晶を形成して作成されている（図１０Ｂ）。これに対して、第１の実施形態の変形例と同様に、第１の層２１上に不純物を含むシリコン基板を接合して作成してもよい。
In the present embodiment, the piezoresistive element R is formed by forming a silicon single crystal having a desired impurity concentration by epitaxial growth (FIG. 10B). On the other hand, similarly to the modified example of the first embodiment, a silicon substrate containing impurities may be bonded to the
（第３の実施形態）
図１１は、本発明の第３の実施形態に係る加速度センサ３００の主要な部分を表す一部断面図である。図８に共通する部分には同一符号を付し、重複する説明を省略する。
(Third embodiment)
FIG. 11 is a partial cross-sectional view showing main parts of an
本実施形態の加速度センサ３００においても、第２の実施形態の加速度センサ２００と同様に、ピエゾ抵抗素子Ｒは、不純物がドープされた半導体材料層に対して、ピエゾ抵抗素子Ｒの形成領域の周囲の部分をエッチングにより除去して形成されている。しかしながら、第２の実施形態の加速度センサ２００では、エピタキシャル成長させて、ＳＯＩ基板上にこの半導体材料層を形成したのに対して、本実施形態の加速度センサ３００では、この半導体材料層が予め形成されたＳＯＩ基板を用意している。
Also in the
本実施形態の加速度センサ３００は、第２の実施形態の加速度センサ２００と、以下の点において相違している。
・本実施形態の加速度センサ３００は、第２の実施形態での加速度センサ２００が備えているピエゾ抵抗基台部２１７を備えていない。すなわち、第２の実施形態での加速度センサ２００においては、ピエゾ抵抗素子Ｒはピエゾ抵抗基台部２１７上に配置されているのに対して、本実施形態の加速度センサ３００では、ピエゾ抵抗素子Ｒは酸化物層２１６上に配置されている。この相違は、ピエゾ抵抗素子Ｒの製造プロセスの相違により生じたものである。
・第２の実施形態の加速度センサ２００では、配線２５６が、ピエゾ抵抗素子Ｒ及びピエゾ抵抗基台部２１７の側面と、酸化物層２１６上に配置されている。これに対して、本実施形態の加速度センサ３００では、配線３５６が、例えば、酸化物層２１６上のみに配置されている。この相違は、ピエゾ抵抗基台部２１７の有無により生じたものである。
The
The
In the acceleration sensor 200 of the second embodiment, the
加速度センサ３００の構成について説明する。
加速度センサ３００は、互いに積層して配置される第１の構造体３１０、接合部１２０、第２の構造体１３０、基体１４０を有する。
第１の構造体３１０、接合部１２０、第２の構造体１３０は、それぞれ、酸化物層２１６が内部に形成され、かつ全体に不純物がドープされたシリコン、酸化シリコン、シリコンから構成可能である。したがって、加速度センサ３００は、酸化物層２１６が内部に形成され、かつ全体に不純物がドープされたシリコン／酸化シリコン／シリコンの３層構造をなすＳＯＩ基板を用いて製造可能である。
A configuration of the
The
The
第１の構造体３１０は、半導体材料層２１１（酸化物層２１６の下側に積層された半導体材料層）、酸化物層２１６、ピエゾ抵抗素子Ｒが互いに積層して配置されている。第１の構造体３１０は、外形が略正方形であり、固定部１１１、変位部１１２、接続部１１３から構成される。第１の構造体３１０の上には、配線構造３５０が配置される。
酸化物層２１６は、本実施の形態では、配線層３５２と半導体材料層２１１とを分離するための層であり、また、ピエゾ抵抗素子Ｒを形成するエッチング（後述する）においてストッパ層としても機能する。
In the
In this embodiment, the
第１の構造体３１０は、その外周が例えば、１ｍｍの辺の略正方形状であり、高さは、例えば６．５μｍ（例えば、半導体材料層２１１の厚み５μｍ、酸化物層２１６の厚み０．５μｍ、ピエゾ抵抗素子Ｒの厚み１μｍ）である。
第１の構造体３１０は、内部に酸化物層２１６が形成された半導体材料の膜をエッチングして、開口部１１５を形成するとともに、ピエゾ抵抗素子Ｒの形成領域を除く領域で、かつ酸化物層２１６上に位置する部分（すなわちピエゾ抵抗素子Ｒの周囲の不要な半導体材料）を除去することで作成できる。
The outer periphery of the
The
配線構造３５０は、配線層３５２、保護層２５３の層構造をなす。
配線層３５２には、配線３５６、およびボンディングパッド３５７のパターンが配置される。配線３５６は、例えば、酸化物層２１６上に配置することができ、ピエゾ抵抗素子Ｒとボンディングパッド３５７とを電気的に接続する。
ボンディングパッド３５７は、加速度センサ３００と外部回路とを例えば、ワイヤボンディングで接続するための接続端子である。
配線３５６、およびボンディングパッド３５７は、同一の材料、例えば、Ｎｄを含有するＡｌからなる。
The wiring structure 350 has a layer structure of a
In the
The
The
加速度センサ３００の作成工程について説明する。
図１２は、加速度センサ３００の作成手順の一例を表すフロー図である。図１３Ａは、図１２の作成手順のステップＳ３１における半導体基板Ｗ３を表す断面図である。図１３Ｂは、図１２の作成手順のステップＳ３２におけるピエゾ抵抗素子Ｒの形成状態を表す断面図である。図１３Ｃは、図１２の作成手順のステップＳ３３における配線層３５２の形成状態を表す断面図である。図１３Ｄは、図１２の作成手順のステップＳ３３における、保護層２５３の形成状態を表す断面図である。
A process for creating the
FIG. 12 is a flowchart illustrating an example of a procedure for creating the
本実施形態の加速度センサ３００の作成方法は、第２の実施形態の加速度センサ２００の作成方法と、以下の点において相違している。
・用意する半導体基板が相違している。第２の実施形態での加速度センサ２００の作成方法におけるステップＳ２１においては、半導体基板Ｗ２を用いている。これに対して、本実施形態では、Ｓ３１において、酸化物層２１６の上側に積層された半導体材料に、例えばボロンのような不純物が略一定の濃度でドープされている、半導体基板Ｗ３を用いている（図１３Ａ）。この相違は、ピエゾ抵抗素子Ｒの製造プロセスの相違によるものである。
・ピエゾ抵抗素子Ｒを形成する際のエッチング領域が相違している。第２の実施形態での加速度センサ２００の作成方法におけるステップＳ２２において、ピエゾ抵抗素子Ｒの周囲の単結晶シリコン１４、及びピエゾ抵抗基台部２１７の周囲の半導体材料を除去している。これに対して、本実施形態では、Ｓ３２においてピエゾ抵抗素子Ｒの周囲の半導体材料のみを除去している（図１３Ｂ）。この相違は、ピエゾ抵抗素子Ｒを形成する際のエッチングにおいて、酸化物層２１６をストッパ層として利用するために生じたものである。
The method for creating the
・ Semiconductor substrates to be prepared are different. In step S21 in the method of creating the acceleration sensor 200 in the second embodiment, the semiconductor substrate W2 is used. On the other hand, in this embodiment, the semiconductor substrate W3 in which an impurity such as boron is doped at a substantially constant concentration in the semiconductor material stacked on the upper side of the
-The etching area | region at the time of forming the piezoresistive element R is different. In step S22 in the method of creating the acceleration sensor 200 according to the second embodiment, the
半導体基板Ｗ３の作成方法について説明する。
半導体基板Ｗ３は、半導体材料層２１１と酸化物層２１６が積層されて構成される第１の層３１上に、不純物が略一定の濃度でドープされている半導体層を備えている。
酸化物層２１６が内部に形成され、かつ全体に不純物がドープされたシリコン／酸化シリコン／シリコンの３層構造をなすＳＯＩ基板（半導体基板Ｗ３）は、シリコン基板上にシリコン酸化膜を積層した基板と、酸化物層２１６が内部に形成され、かつ全体に不純物がドープされたシリコン基板を接合後、後者のシリコン基板を薄く研磨することで作成できる。
A method for producing the semiconductor substrate W3 will be described.
The semiconductor substrate W3 includes a semiconductor layer doped with impurities at a substantially constant concentration on the
An SOI substrate (semiconductor substrate W3) having a three-layer structure of silicon / silicon oxide / silicon in which an
ここで、酸化物層２１６が内部に形成され、かつ全体に不純物がドープされたシリコン基板は、例えば、以下の方法により製造可能である。まず、チョクラルスキー法によるシリコン単結晶の製造において、例えばボロンのような不純物がドープされたシリコン基板を作成する。そして、この不純物がドープされたシリコン基板に酸化物層２１６を形成することにより作成できる。
Here, the silicon substrate in which the
酸化物層２１６は、ＳＯＩ基板の一種であるＳＩＭＯＸ基板の公知の製造方法により形成できる。具体的には、例えば、１８０ｋＶの加速電圧により、温度５００℃に加熱したシリコン基板の内部に酸素イオンを３×１０１７〜４×１０１７ｃｍ−２のドーズ量で注入する。その後、アルゴン及び酸素の雰囲気下で、シリコン基板を例えば１３００℃の温度でアニール（加熱処理）し、シリコン基板の表面に形成された酸化物層を除去することで作成できる。
The
なお、本実施の形態では、シリコン基板の全体に例えばボロンの不純物をドープした後に、酸化物層２１６を形成したものを用いているが、酸化物層２１６の形成後に、イオン注入や熱拡散等により酸化物層２１６の上側の半導体材料の全体にわたって不純物をドープしたものを用いてもよい。通常、イオン注入や熱拡散による不純物の濃度は、拡散進行方向において指数関数的に小さくなる。しかし、酸化物層２１６の上側の半導体材料に不純物をドープすれば、酸化物層２１６によって、不純物の下方への拡散が制限されるので、ピエゾ抵抗素子Ｒの深さ方向の不純物の濃度を略一定にすることができる。
In this embodiment, the entire silicon substrate is doped with, for example, boron impurities, and then the
本実施形態の加速度センサ３００においては、酸化物層２１６上に位置し、かつ全体に略一定の濃度の不純物がドープされている半導体材料層に対し、ピエゾ抵抗素子Ｒの形成領域以外の部分を除去することにより、ピエゾ抵抗素子Ｒを形成している。そのため、ピエゾ抵抗素子Ｒの深さ方向及び基板の表面に平行な方向の不純物の濃度を略一定にすることができる。したがって、本実施形態の加速度センサ３００は、第２の実施形態の加速度センサ２００と同様に、製品間のピエゾ抵抗素子Ｒの抵抗値のばらつきを抑えることが可能なので、製品間における加速度センサ３００の特性のばらつきを抑えることができる。また、ピエゾ抵抗素子Ｒ全体として、不純物の濃度を前述した適切な濃度とすることができるので、前述したように、加速度センサ３００の感度の温度依存性を大幅に小さくすることができる。
In the
（第４の実施形態）
図１４は、本発明の第４の実施形態に係る加速度センサ４００の主要な部分を表す一部断面図である。図４、図８に共通する部分には同一符号を付し、重複する説明を省略する。
(Fourth embodiment)
FIG. 14 is a partial cross-sectional view showing main parts of an
本実施形態の加速度センサ４００では、ピエゾ抵抗素子Ｒが、酸化物層２１６（本実施形態では不純物の拡散防止層として機能する）の上側に配置された半導体材料層４１１に、イオン注入や熱拡散等により不純物をドープして形成されている。
In the
本実施形態の加速度センサ４００は、第１の実施形態の加速度センサ１００と、以下の点において相違している。
・本実施形態の加速度センサ４００は、第１の構造体４１０内に、第１の実施形態の加速度センサ１００が備えていない酸化物層２１６を備えている。この相違は、本実施の形態では、ピエゾ抵抗素子Ｒの形成の際に、酸化物層２１６を不純物の拡散防止層として利用するために生じたものである。
・第１の実施形態での加速度センサ１００においては、ピエゾ抵抗素子Ｒは第１の構造体１１０の上面上に配置されているのに対して、本実施形態の加速度センサ４００では、ピエゾ抵抗素子Ｒは、第１の構造体４１０中の半導体材料層４１１に形成されている。この相違は、ピエゾ抵抗素子Ｒの製造プロセスの相違によるものである。
・ピエゾ抵抗素子Ｒの不純物の濃度分布が相違している。第１の実施形態での加速度センサ１００においては、ピエゾ抵抗素子Ｒが、エピタキシャル成長によって形成された、所望の不純物濃度のシリコン単結晶で構成されているため、ピエゾ抵抗素子Ｒの深さ方向及び基板の表面に平行な方向の不純物の濃度を略一定にすることができる。これに対して、本実施形態の加速度センサ４００では、ピエゾ抵抗素子Ｒが、イオン注入や熱拡散等により、酸化物層２１６の上側に配置された半導体材料層４１１に不純物をドープして形成されているため、ピエゾ抵抗素子Ｒの深さ方向のみの不純物の濃度を略一定にすることができる。
The
The
In the
The impurity concentration distribution of the piezoresistive element R is different. In the
加速度センサ４００の構成について説明する。
加速度センサ４００は、互いに積層して配置される第１の構造体４１０、接合部１２０、第２の構造体１３０、基体１４０を有する。
第１の構造体４１０、接合部１２０、第２の構造体１３０は、それぞれ、酸化物層２１６が内部に形成されたシリコン、酸化シリコン、シリコンから構成可能である。したがって、加速度センサ４００は、酸化物層２１６が内部に形成されたシリコン／酸化シリコン／シリコンの３層構造をなすＳＯＩ基板を用いて製造可能である。
A configuration of the
The
The
第１の構造体４１０は、半導体材料層２１１（酸化物層２１６の下側に積層された半導体材料層）、酸化物層２１６、半導体材料層４１１（酸化物層２１６の上側に積層された半導体材料層）が互いに積層して配置されている。第１の構造体４１０は、外形が略正方形であり、固定部１１１、変位部１１２、接続部１１３から構成される。第１の構造体４１０上には、配線構造１５０が配置される。
第１の構造体４１０は、その外周が例えば、１ｍｍの辺の略正方形状であり、高さは、例えば６．５μｍ（例えば、半導体材料層２１１の厚み５μｍ、酸化物層２１６の厚み０．５μｍ、半導体材料層４１１の厚み１μｍ）である。
第１の構造体４１０は、内部に酸化物層２１６が形成された半導体材料の膜をエッチングして、開口部１１５を形成することで作成できる。
The
The outer periphery of the
The
加速度センサ４００の作成工程について説明する。
図１５は、加速度センサ４００の作成手順の一例を表すフロー図である。図１６Ａは、図１５の作成手順のステップＳ４１における半導体基板Ｗ２を表す断面図である。図１６Ｂ〜図１６Ｄは、図１５の作成手順のステップＳ４２におけるピエゾ抵抗素子Ｒの形成状態を表す断面図である。図１６Ｅ〜図１６Ｇは、図１５の作成手順のステップＳ４３における配線構造１５０の形成状態を表す断面図である。
A process for creating the
FIG. 15 is a flowchart illustrating an example of a procedure for creating the
本実施形態の加速度センサ４００の作成方法は、第１の実施形態の加速度センサ１００の作成方法と、以下の点において相違している。
・用意する半導体基板が相違している。第１の実施形態での加速度センサ１００の作成方法におけるステップＳ１１において半導体基板Ｗ１を用いているのに対して、本実施形態では、Ｓ４１において第１の層２１に酸化物層２１６が形成された半導体基板Ｗ２を用いている（図１６Ａ）。この相違は、ピエゾ抵抗素子Ｒの製造プロセスの相違によるものである。
・ピエゾ抵抗素子Ｒの形成方法が相違している。第１の実施形態の加速度センサ１００では、ピエゾ抵抗素子Ｒがエピタキシャル成長によって形成されている。これに対して、本実施形態の加速度センサ４００では、ピエゾ抵抗素子Ｒが、酸化物層２１６の上側に配置された半導体材料層４１１の所定の位置に、イオン注入や熱拡散等により、不純物をドープして形成されている（図１６Ｂ〜１６Ｄ）。
The method for creating the
・ Semiconductor substrates to be prepared are different. In contrast to using the semiconductor substrate W1 in step S11 in the method for producing the
The formation method of the piezoresistive element R is different. In the
（１）半導体基板Ｗ２の用意（ステップＳ４１、および図１６Ａ）
図１６Ａに示すように、例えば、酸化物層２１６が内部に配置されたシリコン／酸化シリコン／シリコンの３層構造をなすＳＯＩ基板である、半導体基板Ｗ２を用意する。
(1) Preparation of semiconductor substrate W2 (step S41 and FIG. 16A)
As shown in FIG. 16A, for example, a semiconductor substrate W2, which is an SOI substrate having a three-layer structure of silicon / silicon oxide / silicon in which an
（２）ピエゾ抵抗素子Ｒ拡散層の形成（ステップ４２−１〜４２−３、および図１６Ｂ〜図１６Ｄ）
拡散層の形成は、次のａ、ｂのようにして行われる。
ａ．拡散マスク１５の形成（ステップ４２−１、図１６Ｂ）
例えば、低圧ＣＶＤ（Low Pressure-Chemical Vapor Deposition）によって、第１の層１１上にＳｉＮ膜を積層し、レジストをマスクとしてＲＩＥ（Reactive Ion Etching）で開口を形成する。このようにして、第１の層１１上に開口１６を有する膜、即ち、拡散マスク１５が形成される。
(2) Formation of piezoresistive element R diffusion layer (steps 42-1 to 42-3 and FIGS. 16B to 16D)
Formation of the diffusion layer is performed as in the following a and b.
a. Formation of diffusion mask 15 (step 42-1, FIG. 16B)
For example, a SiN film is laminated on the
ｂ．拡散層の形成（ステップ４２−２、４２−３、図１６Ｃ、図１６Ｄ）
例えば、拡散マスク１５上に、例えばボロンを含有する不純物層を、例えばスピンコートによって形成した後、例えば１０００℃に熱処理して、ボロンを第１の層２１の半導体材料層４１１の表層へ拡散させ、ボロンの浅い拡散層を形成する（いわゆるプレデポジション工程）。次に、フッ酸を用いて、ボロンの不純物層をエッチングして、拡散マスク１４上の不純物層を除去する。続いて、例えば１０００℃に熱処理して、ボロンの浅い拡散層から第１の層２１の半導体材料層４１１内により深くボロンを拡散させ、ボロンの引き伸ばし拡散層（単に「拡散層」とも表現する。）を形成する（いわゆるドライブイン工程）（ステップ４２−２、図１６Ｃ）。
次に、例えば、拡散マスク１４の構成材料がＳｉＮの場合、熱リン酸によって、これをエッチングし、除去する。この結果、第１の層１１が露出される（ステップ４２−３、図１６Ｄ）。
b. Formation of diffusion layer (steps 42-2, 42-3, FIG. 16C, FIG. 16D)
For example, an impurity layer containing, for example, boron is formed on the
Next, for example, when the constituent material of the
通常、イオン注入や熱拡散による不純物の濃度は、拡散進行方向において指数関数的に小さくなる。しかし、酸化物層２１６の上側の半導体材料４１１に不純物をドープすると、酸化物層２１６によって、不純物の下方への拡散が制限されるので、ピエゾ抵抗素子Ｒの深さ方向の不純物の濃度を略一定にすることができる。
Usually, the concentration of impurities by ion implantation or thermal diffusion decreases exponentially in the direction of diffusion. However, when the
（３）配線構造１５０の形成（ステップＳ４３、および図１６Ｅ〜図１６Ｇ）
配線構造１５０の形成は、第１の実施形態の加速度センサ１００の作成方法におけるステップＳ１３と同様に作成することができる。
(3) Formation of wiring structure 150 (step S43 and FIGS. 16E to 16G)
The
本実施形態の加速度センサ４００では、ピエゾ抵抗素子Ｒが、酸化物層２１６の上側の半導体材料層４１１の所定の位置に、イオン注入や熱拡散等により、不純物をドープすることにより形成されている。そのため、本実施形態の加速度センサ４００においても、ピエゾ抵抗素子Ｒの深さ方向の不純物の濃度を略一定にすることができる。したがって、本実施形態の加速度センサ４００は、第１の実施形態の加速度センサ１００と同様に、製品間のピエゾ抵抗素子Ｒの抵抗値のばらつきを抑えることが可能なので、製品間における加速度センサ４００の特性のばらつきを抑えることができる。また、ピエゾ抵抗素子Ｒの深さ方向の不純物の濃度を前述した適切な濃度とすることができるので、前述したように、加速度センサ４００の感度の温度依存性を大幅に小さくすることができる。
In the
（第５の実施形態）
図１７は、本発明の第５の実施形態に係る加速度センサ５００の主要な部分を表す一部断面図である。図１４に共通する部分には同一符号を付し、重複する説明を省略する。
(Fifth embodiment)
FIG. 17 is a partial cross-sectional view showing main parts of an
本実施形態の加速度センサ５００においても、第４の実施形態の加速度センサ４００と同様に、ピエゾ抵抗素子Ｒが、酸化物層５１６（本実施形態では不純物の拡散防止層として機能する）の上側に配置された半導体材料層５１１に、イオン注入や熱拡散等により不純物をドープして形成されている。
Also in the
本実施形態の加速度センサ５００は、第４の実施形態の加速度センサ４００と、以下の点において相違している。
・第４の実施形態の加速度センサ４００では、酸化物層２１６がピエゾ抵抗素子Ｒの下面に連続的に配置されているのに対して、本実施形態の加速度センサ５００では、酸化物層５１６を、ピエゾ抵抗素子Ｒのそれぞれの底面に離散的に形成している。
The
In the
加速度センサ５００の構成について説明する。
加速度センサ５００は、互いに積層して配置される第１の構造体５１０、接合部１２０、第２の構造体１３０、基体１４０を有する。
第１の構造体５１０、接合部１２０、第２の構造体１３０は、それぞれ、酸化物層５１６が内部に形成されたシリコン、酸化シリコン、シリコンから構成可能である。したがって、加速度センサ５００は、酸化物層５１６が内部に形成されたシリコン／酸化シリコン／シリコンの３層構造をなすＳＯＩ基板を用いて製造可能である。
The configuration of the
The
The
第１の構造体５１０は、半導体材料層５１１と、半導体材料層５１１の上部の所定の位置に形成されるピエゾ抵抗素子Ｒと、ピエゾ抵抗素子Ｒの下面にそれぞれ配置される酸化物層５１６とで構成される。第１の構造体５１０は、外形が略正方形であり、固定部１１１、変位部１１２、接続部１１３から構成される。第１の構造体５１０上には、配線構造１５０が配置される。
第１の構造体５１０は、その外周が例えば、１ｍｍの辺の略正方形状であり、高さは、例えば６．５μｍ（例えば、半導体材料層５１１の厚み６．５μｍ、酸化物層５１６の厚み０．５μｍ、ピエゾ抵抗素子Ｒの厚み１μｍ）である。
第１の構造体５１０は、内部に酸化物層５１６が形成された半導体材料の膜をエッチングして、開口部１１５を形成することで作成できる。
The
The outer periphery of the
The
半導体材料層５１１は、半導体材料で構成され、接合部１２０と絶縁層１５１との間に積層して配置される。
酸化物層５１６は、不純物の拡散防止層として機能し、ピエゾ抵抗素子Ｒのそれぞれの底面を覆うように離散的に配置される。
通常、イオン注入や熱拡散による不純物の濃度は、拡散進行方向において指数関数的に小さくなる。しかし、酸化物層５１６の上側の半導体材料層５１１に不純物をドープすると、酸化物層５１６によって、不純物の下方への拡散が制限される。そのため、ピエゾ抵抗素子Ｒの底面に配置される酸化物層５１６を備えることによって、ピエゾ抵抗素子Ｒの深さ方向の不純物の濃度を略一定にすることができる。
The
The
Usually, the concentration of impurities by ion implantation or thermal diffusion decreases exponentially in the direction of diffusion. However, when the
加速度センサ５００の作成工程について説明する。
図１８は、加速度センサ５００の作成手順の一例を表すフロー図である。図１９Ａは、図１８の作成手順のステップＳ５１における半導体基板Ｗ１を表す断面図である。図１９Ｂ〜図１９Ｄは、図１８の作成手順のステップＳ５２における酸化物層５１６の形成状態を表す断面図である。図１９Ｅ〜図１９Ｇは、図１８の作成手順のステップＳ５３におけるピエゾ抵抗素子Ｒの形成状態を表す断面図である。図１９Ｈ〜図１９Ｊは、図１８の作成手順のステップＳ５４における配線構造１５０の形成状態を表す断面図である。
A process for creating the
FIG. 18 is a flowchart illustrating an example of a procedure for creating the
本実施形態の加速度センサ５００の作成方法は、第４の実施形態の加速度センサ４００の作成方法と、以下の点において相違している。
用意する半導体基板が相違している。第４の実施形態での加速度センサ４００の作成方法におけるステップＳ４１においては、酸化物層２１６が内部に形成されたシリコン／酸化シリコン／シリコンからなる半導体基板Ｗ２を用いている。これに対して、本実施形態では、Ｓ５１においてシリコン／酸化シリコン／シリコンからなる半導体基板Ｗ１を用意している（図１９Ａ）。
・酸化物層５１６の形成工程を有している。本実施形態では、Ｓ５２において第１の層１１に酸化物層５１６を形成している（図１９Ｂ〜図１９Ｄ）。この相違は、本実施の形態では、拡散防止層の形成されていない基板Ｗ１を用いたため、拡散防止層として機能する酸化物層５１６を形成している。
The method of creating the
The semiconductor substrate to be prepared is different. In step S41 in the method for producing the
-It has the formation process of the
（１）半導体基板Ｗ１の用意（ステップＳ５１、および図１９Ａ）
図１９Ａに示すように、シリコン／酸化シリコン／シリコンの３層構造をなすＳＯＩ基板である、半導体基板Ｗ１を用意する。
(1) Preparation of semiconductor substrate W1 (step S51 and FIG. 19A)
As shown in FIG. 19A, a semiconductor substrate W1, which is an SOI substrate having a three-layer structure of silicon / silicon oxide / silicon, is prepared.
（２）酸化物層５１６の形成（ステップ５２、および図１９Ｂ〜図１９Ｄ）
酸化物層５１６の形成は、次のａ、ｂのようにして行われる。
ａ．拡散マスク５１の形成（図１９Ｂ）
例えば、低圧ＣＶＤ（Low Pressure-Chemical Vapor Deposition）によって、第１の層１１上にＳｉＮ膜を積層し、レジストをマスクとしてＲＩＥ（Reactive Ion Etching）で開口を形成する。このようにして、第１の層１１上に開口５２を有する膜、即ち、拡散マスク５１が形成される。
(2) Formation of oxide layer 516 (
The
a. Formation of diffusion mask 51 (FIG. 19B)
For example, a SiN film is laminated on the
ｂ．酸化物層５１６の形成（図１９Ｃ、図１９Ｄ）
例えば、拡散マスク５１を介して、１８０ｋＶの加速電圧により、温度５００℃に加熱した半導体基板Ｗ１の第１の層１１の内部に酸素イオンを３×１０１７〜４×１０１７ｃｍ−２のドーズ量で注入する。その後、アルゴン及び酸素の雰囲気下で、半導体基板Ｗ１を例えば１３００℃の温度でアニール（加熱処理）し、酸化物層５１６を形成する。
次に、半導体基板Ｗ１上に形成された酸化物層を除去する（図１９Ｃ）。
次に、例えば、拡散マスク５１の構成材料がＳｉＮの場合、熱リン酸によって、これをエッチングし、除去する。この結果、第１の層１１が露出される（図１９Ｄ）。
b. Formation of oxide layer 516 (FIGS. 19C and 19D)
For example, oxygen ions are implanted into the
Next, the oxide layer formed on the semiconductor substrate W1 is removed (FIG. 19C).
Next, for example, when the constituent material of the
（３）ピエゾ抵抗素子Ｒの形成（ステップ５３−１〜５３−３、および図１９Ｅ〜図１９Ｇ）
ピエゾ抵抗素子Ｒの形成は、第４の実施形態の加速度センサ４００の作成方法におけるステップＳ４２−１〜４２−３と同様に作成することができる。
(3) Formation of piezoresistive element R (Steps 53-1 to 53-3 and FIGS. 19E to 19G)
The piezoresistive element R can be formed in the same manner as steps S42-1 to S42-3 in the method for creating the
通常、イオン注入や熱拡散による不純物の濃度は、拡散進行方向において指数関数的に小さくなる。しかし、酸化物層５１６の上側の半導体材料層５１１に不純物をドープすると、酸化物層５１６によって、不純物の下方への拡散が制限される。そのため、ピエゾ抵抗素子の下面に配置される酸化物層５１６を備えることによって、ピエゾ抵抗素子Ｒの深さ方向の不純物の濃度を略一定にすることができる。
Usually, the concentration of impurities by ion implantation or thermal diffusion decreases exponentially in the direction of diffusion. However, when the
（４）配線構造１５０の形成（ステップＳ５４および図１９Ｈ〜図１９Ｊ）
配線構造１５０の形成は、第４の実施形態の加速度センサ４００の作成方法におけるステップＳ４３と同様に作成することができる。
(4) Formation of wiring structure 150 (step S54 and FIGS. 19H to 19J)
The
本実施形態の加速度センサ５００では、ピエゾ抵抗素子Ｒが、イオン注入や熱拡散等により酸化物層５１６の上側の半導体材料層５１１の所定の位置に不純物をドープすることにより、形成されている。そのため、本実施形態の加速度センサ５００においても、ピエゾ抵抗素子Ｒの深さ方向の不純物の濃度を略一定にすることができる。したがって、本実施形態の加速度センサ５００は、第４の実施形態の加速度センサ４００と同様に、製品間のピエゾ抵抗素子Ｒの抵抗値のばらつきを抑えることが可能なので、製品間における加速度センサ４００の特性のばらつきを抑えることができる。また、ピエゾ抵抗素子Ｒの深さ方向の不純物の濃度を前述した適切な濃度とすることができるので、前述したように、加速度センサ５００の感度の温度依存性を大幅に小さくすることができる。
In the
（変形例）
図２０は、本発明の第５の実施形態に係る加速度センサの変形例を表す一部断面図である。図１７に共通する部分には同一符号を付し、重複する説明を省略する。
(Modification)
FIG. 20 is a partial sectional view showing a modification of the acceleration sensor according to the fifth embodiment of the invention. Portions common to FIG. 17 are denoted by the same reference numerals, and redundant description is omitted.
この変形例に係る加速度センサは、第５の実施形態の加速度センサ５００が備えるピエゾ抵抗素子Ｒの下面を覆う酸化物層５１６に加えて、ピエゾ抵抗素子Ｒを囲む側壁部に酸化物層６１６をさらに備えている点で、第５の実施形態とは相違している。
その結果、ピエゾ抵抗素子Ｒの不純物の濃度分布が相違する。第５の実施形態の加速度センサ５００においては、ピエゾ抵抗素子Ｒの下面を覆う酸化物層５１６のみを備えているため、ピエゾ抵抗素子Ｒの深さ方向のみの不純物の濃度を略一定にすることができる。これに対して、この変形例に係る加速度センサでは、ピエゾ抵抗素子Ｒの底面を覆う酸化物層５１６に加えて、ピエゾ抵抗素子Ｒの側面に接する酸化物層６１６をさらに備えているため、ピエゾ抵抗素子Ｒの深さ方向のみならず、基板の表面に平行な方向の不純物の濃度も略一定にすることができる。
The acceleration sensor according to this modification includes an
As a result, the impurity concentration distribution of the piezoresistive element R is different. Since the
酸化物層６１６は、不純物の拡散防止層として機能し、ピエゾ抵抗素子Ｒのそれぞれの側面に接して配置され、ピエゾ抵抗素子Ｒの側面を囲んでいる。イオン注入や熱拡散等によるピエゾ抵抗素子Ｒの形成において、酸化物層６１６は、基板の表面に平行な方向への不純物の拡散を制限するため、基板の表面に平行な方向のピエゾ抵抗素子Ｒの不純物の濃度を略一定にすることができる。
The
この変形例に係る加速度センサの作成工程について説明する。
この変形例に係る加速度センサの作成方法は、第５の実施形態での加速度センサ５００の作成方法におけるステップＳ５２での酸化物層５１６の形成後（図１９Ｄ）、さらに酸化物層６１６を形成する点で、第５の実施形態の加速度センサ５００の作成方法と相違している。
A process of creating an acceleration sensor according to this modification will be described.
In the method for creating an acceleration sensor according to this modification, the
次に、酸化物層６１６及びピエゾ抵抗素子Ｒの作成手順について説明する。
図２１Ａ〜図２１Ｄは、この変形例に係る加速度センサの酸化物層６１６の形成状態を表す断面図である。図２１Ｅ〜図２１Ｇは、この変形例に係る加速度センサのピエゾ抵抗素子Ｒの形成状態を表す断面図である。
Next, a procedure for forming the
21A to 21D are cross-sectional views showing the formation state of the
（１）酸化物層６１６の形成（図２１Ａ〜図２１Ｄ）
酸化物層５１６の形成された半導体基板Ｗ１（図２１Ａ）の第１の層１１上に、例えば、低圧ＣＶＤ（Low Pressure-Chemical Vapor Deposition）によって、ＳｉＮ膜を積層する。レジストをマスクとするＲＩＥ（Reactive Ion Etching）で、ピエゾ抵抗素子Ｒの側壁部に対応する領域に開口を形成する。このようにして、第１の層１１上に開口６２を有する膜、即ち、拡散マスク６１が形成される（図２１Ｂ）。
次に、熱酸化することで、ＳｉＮ膜で覆われていないピエゾ抵抗素子Ｒの側壁部に酸化物層６１６を形成できる（図２１Ｃ）。
次に、例えば、拡散マスク６１の構成材料がＳｉＮの場合、熱リン酸によって、これをエッチングし、除去する。この結果、第１の層１１が露出される（図２１Ｄ）。
(1) Formation of oxide layer 616 (FIGS. 21A to 21D)
On the
Next, by performing thermal oxidation, the
Next, for example, when the constituent material of the
（２）ピエゾ抵抗素子Ｒの形成（図２１Ｅ〜図２１Ｇ）
ピエゾ抵抗素子Ｒの形成は、第５の実施形態の加速度センサ５００の作成方法におけるステップＳ５３と同様に作成することができる。
(2) Formation of piezoresistive element R (FIGS. 21E to 21G)
The piezoresistive element R can be formed in the same manner as Step S53 in the method for creating the
この変形例に係る加速度センサにおいては、酸化物層５１６及び酸化物層６１６で囲まれた領域の半導体材料層５１１にイオン注入や熱拡散等により不純物をドープすることにより、ピエゾ抵抗素子Ｒが形成されている。そのため、ピエゾ抵抗素子Ｒの深さ方向及び基板の表面に平行な方向の不純物の濃度を略一定にすることができる。したがって、この変形例に係る加速度センサは、第５の実施形態の加速度センサ５００よりも、製品間のピエゾ抵抗素子Ｒの抵抗値のばらつきをさらに抑えることが可能なので、製品間における加速度センサの特性のばらつきをさらに抑えることができる。また、ピエゾ抵抗素子Ｒ全体として、不純物の濃度を前述した適切な濃度とすることができるので、前述したように、この変形例に係る加速度センサの感度の温度依存性を大幅に小さくすることができる。
In the acceleration sensor according to this modification, the piezoresistive element R is formed by doping impurities into the
（その他の実施形態）
本発明の実施形態は上記の実施形態に限られず拡張、変更可能であり、拡張、変更した実施形態も本発明の技術的範囲に含まれる。
(Other embodiments)
Embodiments of the present invention are not limited to the above-described embodiments, and can be expanded and modified. The expanded and modified embodiments are also included in the technical scope of the present invention.
１００，２００，３００，４００，５００ 加速度センサ
１１０，２１０，３１０，４１０，５１０ 第１の構造体
１１１ 固定部
１１２ 変位部
１１３ 接続部
１１５ 開口部
１２０ 接合部
１２１ 接合部
１２２ 接合部
１３０ 第２の構造体
１３１ 台座
１３１ａ 枠体部
１３１ｂ 突出部
１３２（１３２a-１３３ｅ） 重量部
１３３ 開口部
１４０ 基体
１４１ 接合防止層
１５０，２５０，３５０ 配線構造
１５１ 絶縁層
１５２，２５２，３５２ 配線層
１５３，２５３ 保護層
１５４ コンタクトホール
１５５ 層間接続導体
１５６，２５６，３５６ 配線
１５７，２５７，３５７ ボンディングパッド
１５８，２５８ パッド開口
Ｒ（Ｒｘ１-Ｒｘ４，Ｒｙ１-Ｒｙ４，Ｒｚ１-Ｒｚ４） ピエゾ抵抗素子
１４ 単結晶シリコン
１５，５１，６１ 拡散マスク
１６，５２，６２ 開口
２１１，４１１，５１１ 半導体材料層
２１６，５１６，６１６ 酸化物層
２１７ ピエゾ抵抗基台部
100, 200, 300, 400, 500
Claims (5)
前記変位部に接合される重量部と，前記重量部を囲んで配置され，かつ前記固定部に接合される台座と，を有し，前記第１の構造体に積層して配置される第２の構造体と，
前記接続部に配置され，不純物の濃度が少なくとも深さ方向において略一定であるピエゾ抵抗素子と，を具備し，
前記第１の構造体が，前記ピエゾ抵抗素子の底面に配置される酸化物層を備える，
ことを特徴とする加速度センサ。 A first structure having a fixed portion having an opening, a displacement portion disposed in the opening and displaced with respect to the fixed portion, and a connection portion connecting the fixed portion and the displacement portion; ,
A second portion disposed on the first structure, the second portion having a weight portion joined to the displacement portion and a pedestal arranged to surround the weight portion and joined to the fixed portion; And the structure of
A piezoresistive element disposed in the connecting portion and having an impurity concentration that is substantially constant at least in the depth direction ;
The first structure includes an oxide layer disposed on a bottom surface of the piezoresistive element;
Acceleration sensor, wherein a call.
前記第１の層をエッチングして，開口を有する固定部と，この開口内に配置され，かつ前記固定部に対して変位する変位部と，前記固定部と前記変位部とを接続し，かつ前記ピエゾ抵抗素子が配置される接続部と，を有する第１の構造体を形成するステップと，
前記第３の層をエッチングして，前記変位部に接合される重量部と，前記重量部を囲んで配置され，かつ前記固定部に接合される台座と，を有する第２の構造体を形成するステップと，を有し，
前記第１の層が，前記第１の層内の前記ピエゾ抵抗素子が形成される領域の底面に配置される拡散防止層をさらに有し，
前記ピエゾ抵抗素子を形成するステップが，前記拡散防止層上に位置する前記第１の半導体材料層に，前記不純物を拡散させて前記ピエゾ抵抗素子たる拡散層を形成するステップを有する，
することを特徴とする加速度センサの製造方法。 A first layer made of a first semiconductor material, a second layer made of an insulating material, and a third layer made of a second semiconductor material, which are sequentially stacked on the first layer of the semiconductor substrate; Forming a piezoresistive element having a substantially constant concentration of impurities at least in the depth direction;
Etching the first layer, connecting a fixed portion having an opening, a displacement portion disposed in the opening and displaced relative to the fixed portion, the fixed portion and the displacement portion; and Forming a first structure having a connection portion on which the piezoresistive element is disposed;
The third layer is etched to form a second structure having a weight part joined to the displacement part, and a pedestal arranged to surround the weight part and joined to the fixed part. the method comprising the steps of, a possess,
The first layer further includes a diffusion preventing layer disposed on a bottom surface of a region of the first layer where the piezoresistive element is formed;
Forming the piezoresistive element comprises diffusing the impurity in the first semiconductor material layer located on the diffusion preventing layer to form a diffusion layer serving as the piezoresistive element;
A method for manufacturing an acceleration sensor.
前記第１の層内の前記ピエゾ抵抗素子が形成される領域の底面に配置される拡散防止層を形成するステップと，
前記拡散防止層上に位置する前記第１の半導体材料に前記不純物を拡散させて，前記ピエゾ抵抗素子たる拡散層を形成するステップと，
を有することを特徴とする請求項４に記載の加速度センサの製造方法。 Forming the piezoresistive element comprises:
Forming a diffusion prevention layer disposed on a bottom surface of a region where the piezoresistive element is formed in the first layer;
Diffusing the impurities in the first semiconductor material located on the diffusion prevention layer to form a diffusion layer as the piezoresistive element;
The method of manufacturing an acceleration sensor according to claim 4 , wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008236505A JP5115416B2 (en) | 2008-09-16 | 2008-09-16 | Acceleration sensor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008236505A JP5115416B2 (en) | 2008-09-16 | 2008-09-16 | Acceleration sensor and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010071678A JP2010071678A (en) | 2010-04-02 |
| JP5115416B2 true JP5115416B2 (en) | 2013-01-09 |
Family
ID=42203632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008236505A Expired - Fee Related JP5115416B2 (en) | 2008-09-16 | 2008-09-16 | Acceleration sensor and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5115416B2 (en) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4035823A (en) * | 1975-10-06 | 1977-07-12 | Honeywell Inc. | Stress sensor apparatus |
| JPH03208375A (en) * | 1990-01-10 | 1991-09-11 | Mitsubishi Electric Corp | Semiconductor pressure sensor |
| JPH1022511A (en) * | 1996-06-28 | 1998-01-23 | Matsushita Electric Works Ltd | Semiconductor pressure sensor and its manufacture |
| JP4845308B2 (en) * | 2001-09-26 | 2011-12-28 | 日本電産コパル電子株式会社 | Semiconductor sensor and manufacturing method thereof |
| JP2006145462A (en) * | 2004-11-24 | 2006-06-08 | Ngk Spark Plug Co Ltd | Pressure sensor |
| JP2007171057A (en) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Works Ltd | Acceleration sensor |
| JP2007322299A (en) * | 2006-06-02 | 2007-12-13 | Dainippon Printing Co Ltd | Acceleration sensor and its manufacturing method |
-
2008
- 2008-09-16 JP JP2008236505A patent/JP5115416B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010071678A (en) | 2010-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0899574B1 (en) | Acceleration sensor element and method of its manufacture | |
| EP3052901B1 (en) | Inertial and pressure sensors on single chip | |
| US20100162823A1 (en) | Mems sensor and mems sensor manufacture method | |
| US9194882B2 (en) | Inertial and pressure sensors on single chip | |
| TWI634069B (en) | Hybrid integrated component and process for its production | |
| JP4858064B2 (en) | Mechanical quantity detection sensor and manufacturing method thereof | |
| JP4847686B2 (en) | Semiconductor acceleration sensor | |
| KR20000028948A (en) | Method for manufacturing an angular rate sensor | |
| JP5115416B2 (en) | Acceleration sensor and manufacturing method thereof | |
| JP2007322299A (en) | Acceleration sensor and its manufacturing method | |
| JP3938199B1 (en) | Wafer level package structure and sensor device | |
| JP6860514B2 (en) | MEMS device and its manufacturing method | |
| JP4952069B2 (en) | Method for manufacturing acceleration sensor | |
| JP2010032389A (en) | Physical quantity sensor and manufacturing method therefor | |
| JP4665733B2 (en) | Sensor element | |
| JP4134881B2 (en) | Semiconductor acceleration sensor | |
| JP5023558B2 (en) | Acceleration sensor and manufacturing method thereof | |
| JP5401820B2 (en) | Sensor | |
| US8921203B2 (en) | Method of forming an integrated circuit having varying substrate depth | |
| JP2008051686A (en) | Sensor unit and manufacturing method therefor | |
| JP5309652B2 (en) | Acceleration sensor | |
| JP2004028912A (en) | Capacitance-type acceleration sensor and its manufacturing method | |
| JP2007266318A (en) | Sensor device, and manufacturing method thereof | |
| JP2009243915A (en) | Acceleration sensor | |
| JP5434037B2 (en) | Manufacturing method of semiconductor sensor and manufacturing method of piezoresistive element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110616 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121001 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |