JP4952069B2

JP4952069B2 - Method for manufacturing acceleration sensor

Info

Publication number: JP4952069B2
Application number: JP2006154226A
Authority: JP
Inventors: 明雄森井
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 2006-06-02
Filing date: 2006-06-02
Publication date: 2012-06-13
Anticipated expiration: 2026-06-02
Also published as: JP2007322298A

Description

本発明は、加速度を検出する加速度センサおよびその製造方法に関する。 The present invention relates to an acceleration sensor for detecting acceleration and a method for manufacturing the same.

半導体からなるトランスデューサ構造体を用い、ピエゾ抵抗素子で撓みを検出することで、加速度を測定する加速度センサの技術が開示されている（特許文献１参照）。
特開２００３−３２９７０２号公報 A technique of an acceleration sensor that measures acceleration by using a transducer structure made of a semiconductor and detecting deflection by a piezoresistive element is disclosed (see Patent Document 1).
JP 2003-329702 A

ここで、ピエゾ抵抗素子は、例えば、シリコン単結晶基板等の基板に、Ｐ型もしくはＮ型の不純物ドープ領域を形成することによって作製できる。
しかしながら、このＰＮ接合の界面付近に重金属等の金属不純物が取り込まれると、接合リーク電流が増大してしまい、加速度の正確な検出が困難となる可能性があることが判った。
上記に鑑み、本発明は接合リーク電流の低減を図った加速度センサおよびその製造方法を提供することを目的とする。 Here, the piezoresistive element can be manufactured, for example, by forming a P-type or N-type impurity doped region on a substrate such as a silicon single crystal substrate.
However, it has been found that if a metal impurity such as heavy metal is taken in the vicinity of the interface of the PN junction, the junction leakage current increases, making it difficult to accurately detect acceleration.
In view of the above, an object of the present invention is to provide an acceleration sensor and a method for manufacturing the same that reduce junction leakage current.

本発明の一態様に係る加速度センサは、開口を有する固定部と、この開口内に配置され、かつ前記固定部に対して変位する変位部と、前記固定部と前記変位部とを接続する接続部と、を有し、かつ平板状の第１の半導体材料から一体的に構成される第１の構造体と、前記変位部に接合される重量部と、前記重量部を囲んで配置され、かつ前記固定部に接合される台座と、を有し、第２の半導体材料から構成され、ゲッタリング層を備え、かつ前記第１の構造体に積層して配置される第２の構造体と、前記接続部に配置されるピエゾ抵抗素子と、を具備することを特徴とする。 An acceleration sensor according to an aspect of the present invention includes a fixed portion having an opening, a displacement portion that is disposed in the opening and is displaced with respect to the fixed portion, and a connection that connects the fixed portion and the displacement portion. A first structure that is integrally formed of a flat plate-like first semiconductor material, a weight part that is joined to the displacement part, and is disposed so as to surround the weight part. And a pedestal joined to the fixed portion, and a second structure that is made of a second semiconductor material, includes a gettering layer, and is stacked on the first structure. And a piezoresistive element disposed in the connection portion.

本発明の一態様に係る加速度センサの製造方法は、第１の半導体材料からなる第１の層、酸化物からなる第２の層、および第２の半導体材料からなり、かつ第１のゲッタリング層が形成されている第３の層が順に積層されてなる半導体基板の前記第１の層上に酸化膜を形成するステップと、前記酸化膜に前記第１の層が露出する第１の開口を形成するステップと、前記第１の開口により露出した第１の層の表面上に第２のゲッタリング層を形成するステップと、前記半導体基板を熱処理して前記第１及び第２のゲッタリング層内に金属不純物を捕捉するステップと、を有することを特徴とする。 A method of manufacturing an acceleration sensor according to one embodiment of the present invention includes a first layer made of a first semiconductor material, a second layer made of an oxide, and a second semiconductor material, and the first gettering. A step of forming an oxide film on the first layer of the semiconductor substrate in which a third layer on which the layers are formed is sequentially stacked; and a first opening in which the first layer is exposed to the oxide film Forming a second gettering layer on the surface of the first layer exposed by the first opening, and heat-treating the semiconductor substrate to form the first and second gettering layers. Trapping metal impurities in the layer.

本発明によれば、接合リーク電流の低減を図った加速度センサおよびその製造方法を提供できる。 ADVANTAGE OF THE INVENTION According to this invention, the acceleration sensor which aimed at reduction of junction leak current, and its manufacturing method can be provided.

以下、図面を参照して、本発明の実施の形態を詳細に説明する。
図１は本発明の一実施形態に係る加速度センサ１００を表す斜視図である。また、図２は加速度センサ１００を分解した状態を表す分解斜視図である。図３は、加速度センサ１００の接続部（梁）上の配線を上面から見た状態を表す上面図である。図４は、加速度センサ１００を図３のＡ−Ａに沿って切断した状態を表す一部断面図である。なお、見やすさおよび図４との対応関係を考慮し、図１〜図３において配線の図示を限定している。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a perspective view showing an acceleration sensor 100 according to an embodiment of the present invention. FIG. 2 is an exploded perspective view showing a state where the acceleration sensor 100 is disassembled. FIG. 3 is a top view illustrating a state where the wiring on the connection portion (beam) of the acceleration sensor 100 is viewed from the top surface. FIG. 4 is a partial cross-sectional view showing a state in which the acceleration sensor 100 is cut along AA in FIG. 3. Note that the illustration of the wiring is limited in FIGS. 1 to 3 in consideration of the visibility and the correspondence with FIG. 4.

加速度センサ１００は、互いに積層して配置される第１の構造体１１０、接合部１２０、第２の構造体１３０、および基体１４０を有する。なお、図２では、見やすさのために、接合部１２０の記載を省略している。
第１の構造体１１０、接合部１２０、第２の構造体１３０、基体１４０は、その外周が例えば、１ｍｍの辺の略正方形状であり、これらの高さはそれぞれ、例えば、３〜１２μｍ、０．５〜３μｍ、６００〜７２５μｍ、６００μｍである。
第１の構造体１１０、接合部１２０、第２の構造体１３０はそれぞれ、シリコン、酸化シリコン、第１のゲッタリング層１３５が形成されたシリコンから構成可能であり、シリコン／酸化シリコン／第１のゲッタリング層１３５が形成されたシリコンの３層構造をなすＳＯＩ（Silicon On Insulator）基板を用いて製造可能である。また、基体１４０は、例えば、ガラス材料で構成できる。 The acceleration sensor 100 includes a first structure 110, a joint 120, a second structure 130, and a base body 140 that are stacked on each other. In FIG. 2, the description of the joint 120 is omitted for easy viewing.
The outer periphery of the first structure 110, the joint 120, the second structure 130, and the base body 140 is, for example, a substantially square shape with sides of 1 mm, and the heights thereof are, for example, 3 to 12 μm, They are 0.5-3 micrometers, 600-725 micrometers, and 600 micrometers.
The first structure body 110, the joint 120, and the second structure body 130 can each be composed of silicon, silicon oxide, and silicon on which the first gettering layer 135 is formed, and silicon / silicon oxide / first structure. It can be manufactured using an SOI (Silicon On Insulator) substrate having a three-layer structure of silicon on which the gettering layer 135 is formed. The base 140 can be made of, for example, a glass material.

第１の構造体１１０は、外形が略正方形であり、固定部１１１、変位部１１２、接続部１１３から構成され、その上に配線構造１５０が配置される。第１の構造体１１０は、半導体材料の膜をエッチングして開口部１１５を形成することで、作成できる。 The first structure 110 has a substantially square outer shape, and includes a fixed portion 111, a displacement portion 112, and a connection portion 113, and a wiring structure 150 is disposed thereon. The first structure 110 can be formed by etching a film of a semiconductor material to form the opening 115.

固定部１１１は、外周、内周（開口）が共に略正方形の枠形状の基板である。固定部１１１は、後述の台座１３１と形状が対応し、かつ接合部１２０によって台座１３１と接合される。
変位部１１２は、外周が略正方形の基板であり、固定部１１１の開口の中央近傍に配置される。
接続部（梁）１１３は略長方形の基板であり、固定部１１１と変位部１１２とを４方向（Ｘ正方向、Ｘ負方向、Ｙ正方向、Ｙ負方向）で接続する。 The fixed portion 111 is a frame-shaped substrate whose outer periphery and inner periphery (opening) are both substantially square. The fixed portion 111 has a shape corresponding to a pedestal 131 described later, and is joined to the pedestal 131 by the joining portion 120.
The displacement part 112 is a substrate having a substantially square outer periphery, and is disposed in the vicinity of the center of the opening of the fixed part 111.
The connection part (beam) 113 is a substantially rectangular substrate, and connects the fixed part 111 and the displacement part 112 in four directions (X positive direction, X negative direction, Y positive direction, Y negative direction).

接続部１１３は、撓みが可能な梁として機能する。接続部１１３が撓むことで、変位部１１２が固定部１１１に対して変位可能である。具体的には、変位部１１２が固定部１１１に対して、Ｚ正方向、Ｚ負方向に直線的に変位する。また、変位部１１２は、固定部１１１に対してＸ軸およびＹ軸を回転軸とする正負の回転が可能である。即ち、ここでいう「変位」には、移動および回転（Ｚ軸方向での移動、Ｘ、Ｙ軸での回転）の双方を含めることができる。 The connecting portion 113 functions as a beam that can be bent. The displacement part 112 can be displaced with respect to the fixed part 111 by bending the connection part 113. Specifically, the displacement portion 112 is linearly displaced in the Z positive direction and the Z negative direction with respect to the fixed portion 111. Further, the displacement portion 112 can rotate positively and negatively with respect to the fixed portion 111 with the X axis and the Y axis as rotation axes. That is, the “displacement” here can include both movement and rotation (movement in the Z-axis direction, rotation in the X and Y axes).

変位部１１２の変位（移動および回転）を検知することで、Ｘ、Ｙ、Ｚの３軸方向の加速度を測定することができる。
接続部１１３上に、１２個のピエゾ抵抗素子Ｒ（Ｒｘ１〜Ｒｘ４、Ｒｙ１〜Ｒｙ４、Ｒｚ１〜Ｒｚ４）が配置されている。このピエゾ抵抗素子Ｒは、抵抗の変化として接続部１１３の撓み（あるいは、歪み）、ひいては変位部１１２の変位を検出するためのものである。なお、この詳細は後述する。 By detecting the displacement (movement and rotation) of the displacement unit 112, the acceleration in the X, Y and Z triaxial directions can be measured.
On the connecting portion 113, twelve piezoresistive elements R (Rx1 to Rx4, Ry1 to Ry4, Rz1 to Rz4) are arranged. This piezoresistive element R is for detecting the bending (or distortion) of the connecting portion 113 as a change in resistance, and consequently the displacement of the displacing portion 112. Details of this will be described later.

第１の構造体１１０上に配線構造１５０が配置される。
配線構造１５０は、絶縁層１５１、配線層１５２、保護層１５３の層構造をなす。
絶縁層１５１は、第１の構造体１１０と配線層１５２とを分離するための層である。絶縁層１５１には、ピエゾ抵抗素子Ｒと配線層１５２とを電気的に接続するためのコンタクトホール（開口）１５４が形成される。このコンタクトホール１５４には、層間接続導体１５５が配置される。 A wiring structure 150 is disposed on the first structure 110.
The wiring structure 150 has a layer structure of an insulating layer 151, a wiring layer 152, and a protective layer 153.
The insulating layer 151 is a layer for separating the first structure 110 and the wiring layer 152. A contact hole (opening) 154 for electrically connecting the piezoresistive element R and the wiring layer 152 is formed in the insulating layer 151. An interlayer connection conductor 155 is disposed in the contact hole 154.

配線層１５２には、配線１５６、およびボンディングパッド１５７のパターンが配置される。配線１５６は、層間接続導体１５５を介して、ピエゾ抵抗素子Ｒとボンディングパッド１５７とを電気的に接続する。
ボンディングパッド１５７は、加速度センサ１００と外部回路とを例えば、ワイヤボンディングで接続するための接続端子である。
層間接続導体１５５、配線１５６、およびボンディングパッド１５７は、同一の材料、例えば、Ｎｄを含有するＡｌからなる。これらが同一の材料からなるのは、この材料を堆積してパターニングすることで、形成されるためである。 In the wiring layer 152, a pattern of the wiring 156 and the bonding pad 157 is arranged. The wiring 156 electrically connects the piezoresistive element R and the bonding pad 157 via the interlayer connection conductor 155.
The bonding pad 157 is a connection terminal for connecting the acceleration sensor 100 and an external circuit, for example, by wire bonding.
The interlayer connection conductor 155, the wiring 156, and the bonding pad 157 are made of the same material, for example, Al containing Nd. These are made of the same material because they are formed by depositing and patterning this material.

この材料をＮｄ含有Ａｌとしているのは、層間接続導体１５５、配線１５６にヒロックが発生することを防止するためである。後述のように、ピエゾ抵抗素子Ｒと層間接続導体１５５とをオーム性接触（オーミックコンタクト）させるため、層間接続導体１５５がアニール（加熱処理）される。このアニールによって層間接続導体１５５、配線１５６にヒロックが発生し、ピエゾ抵抗素子Ｒとボンディングパッド１５７間の電気的接続が不良となるおそれがある。第１、第２の構造体１１０、１３０の作成時に、配線１５６のヒロックが原因で配線１５６に断線等の欠陥が生じる可能性がある。
ＡｌにＮｄを含有させることで（１．５〜１０ａｔ％）、層間接続導体１５５、配線１５６へのヒロックの発生を防止し、接続信頼性を向上できる。 The reason why this material is Nd-containing Al is to prevent hillocks from occurring in the interlayer connection conductor 155 and the wiring 156. As will be described later, in order to make the piezoresistive element R and the interlayer connection conductor 155 ohmic contact (ohmic contact), the interlayer connection conductor 155 is annealed (heat treatment). By this annealing, hillocks are generated in the interlayer connection conductor 155 and the wiring 156, and the electrical connection between the piezoresistive element R and the bonding pad 157 may be poor. When the first and second structures 110 and 130 are formed, a defect such as disconnection may occur in the wiring 156 due to a hillock of the wiring 156.
By containing Nd in Al (1.5 to 10 at%), generation of hillocks on the interlayer connection conductor 155 and the wiring 156 can be prevented, and connection reliability can be improved.

保護層１５３は、配線層１５２を外界から保護するための一種の絶縁層である。ボンディングパッド１５７と対応して、保護層１５３にパッド開口１５８が形成される。外部回路等とボンディングパッド１５７との接続のためである。 The protective layer 153 is a kind of insulating layer for protecting the wiring layer 152 from the outside. A pad opening 158 is formed in the protective layer 153 corresponding to the bonding pad 157. This is for connection between an external circuit or the like and the bonding pad 157.

第２の構造体１３０は、外形が略正方形であり、台座１３１および重量部１３２（１３２a〜１３２ｅ）、突出部１３４から構成され、第１のゲッタリング層１３５を備えている。第２の構造体１３０は、半導体材料の基板をエッチングして開口部１３３を形成することで、作成可能である。なお、台座１３１と、重量部１３２とは、互いに高さがほぼ等しく、また開口部１３３によって分離され、相対的に移動可能である。 The second structure 130 has a substantially square outer shape, includes a pedestal 131, weight parts 132 (132 a to 132 e), and protrusions 134, and includes a first gettering layer 135. The second structure body 130 can be formed by etching the substrate of a semiconductor material to form the opening 133. The pedestal 131 and the weight part 132 are substantially equal in height to each other, are separated by the opening 133, and are relatively movable.

台座１３１は、外周、内周（開口部１３３）が共に略正方形の枠形状の基板である。台座１３１は固定部１１１と対応した形状を有し、接合部１２０によって固定部１１１に接続される。
重量部１３２は、質量を有し、加速度によって力を受ける重錘、あるいは作用体として機能する。即ち、加速度が印加されると、重量部１３２の重心に力が作用する。
重量部１３２は、略直方体形状の重量部１３２a〜１３２ｅに区分される。中心に配置された重量部１３２aに４方向から重量部１３２ｂ〜１３２ｅが接続され、全体として一体的に変位（移動、回転）が可能となっている。即ち、重量部１３２aは、重量部１３２ｂ〜１３２ｅを接続する接続部として機能する。 The pedestal 131 is a frame-shaped substrate whose outer periphery and inner periphery (opening 133) are both substantially square. The pedestal 131 has a shape corresponding to the fixed portion 111 and is connected to the fixed portion 111 by the joint portion 120.
The weight part 132 has a mass and functions as a weight that receives a force due to acceleration or an action body. That is, when acceleration is applied, a force acts on the center of gravity of the weight portion 132.
The weight part 132 is divided into substantially rectangular parallelepiped weight parts 132a to 132e. The weight parts 132b to 132e are connected to the weight part 132a arranged at the center from four directions, and can be displaced (moved or rotated) integrally as a whole. That is, the weight part 132a functions as a connection part for connecting the weight parts 132b to 132e.

重量部１３２ａは、変位部１１２と対応する略正方形の断面形状を有し、接合部１２０によって変位部１１２と接合される。この結果、重量部１３２に加わった加速度に応じて変位部１１２が変位し、その結果、加速度の測定が可能となる。 The weight part 132 a has a substantially square cross-sectional shape corresponding to the displacement part 112, and is joined to the displacement part 112 by the joining part 120. As a result, the displacement portion 112 is displaced according to the acceleration applied to the weight portion 132, and as a result, the acceleration can be measured.

重量部１３２ｂ〜１３２ｅはそれぞれ、第１の構造体１１０の開口部１１５に対応して配置される。重量部１３２が変位したときに重量部１３２ｂ〜１３２ｅが接続部１１３に接触しないようにするためである（重量部１３２ｂ〜１３２ｅが接続部１１３に接触すると、加速度の検出が阻害される）。 Each of the weight portions 132b to 132e is disposed corresponding to the opening 115 of the first structure 110. This is to prevent the weight parts 132b to 132e from coming into contact with the connection part 113 when the weight part 132 is displaced (when the weight parts 132b to 132e come into contact with the connection part 113, detection of acceleration is hindered).

重量部１３２ａ〜１３２ｅによって、重量部１３２を構成しているのは、加速度センサ１００の小型化と高感度化の両立を図るためである。加速度センサ１００を小型化（小容量化）すると、重量部１３２の容量も小さくなり、その質量が小さくなることから、加速度に対する感度も低下する。接続部１１３の撓みを阻害しないように重量部１３２ｂ〜１３２ｅを分散配置することで、重量部１３２の質量を確保している。この結果、加速度センサ１００の小型化と高感度化の両立が図られる。 The reason why the weight part 132 is configured by the weight parts 132a to 132e is to achieve both miniaturization and high sensitivity of the acceleration sensor 100. When the acceleration sensor 100 is reduced in size (capacity reduction), the capacity of the weight portion 132 is also reduced, and the mass thereof is reduced. The weight parts 132b to 132e are distributed and arranged so as not to hinder the bending of the connection part 113, thereby securing the mass of the weight part 132. As a result, the acceleration sensor 100 can be both downsized and highly sensitive.

突出部１３４は、重量部１３２と基体１４０との間に間隙（ギャップ）を確保し、重量部１３２の変位を可能にするためのものである。
突出部１３４は、台座１３１と一体的に構成され、外周、内周が共に略正方形の枠形状の基板である。突出部１３４の外周は、台座１３１の外周と一致し、突出部１３４の内周は、台座１３１の内周より大きい。 The protruding portion 134 is for securing a gap (gap) between the weight portion 132 and the base 140 and enabling the weight portion 132 to be displaced.
The protrusion 134 is a frame-shaped substrate that is formed integrally with the pedestal 131 and has a substantially square outer periphery and inner periphery. The outer periphery of the protrusion 134 coincides with the outer periphery of the pedestal 131, and the inner periphery of the protrusion 134 is larger than the inner periphery of the pedestal 131.

第１のゲッタリング層１３５は、第２の構造体１３０に存在する重金属等の金属不純物を捕捉する層である。第１のゲッタリング層１３５は、第２の構造体１３０中の一部に形成されていても、第２の構造体１３０の全体に形成されていてもよいが、ゲッタリング能力の向上の観点から第２の構造体１３０の全体に形成されていることが好ましい。本実施の形態では、第１のゲッタリング層１３５は第２の構造体１３０の全体に形成されている。 The first gettering layer 135 is a layer that captures metal impurities such as heavy metals present in the second structure 130. The first gettering layer 135 may be formed on a part of the second structure 130 or may be formed on the entire second structure 130. To the entire second structure 130. In the present embodiment, the first gettering layer 135 is formed over the entire second structure 130.

ピエゾ抵抗素子Ｒと第一の構造体１１０を構成するシリコンとのＰＮ接合の界面付近にＦｅ、Ｃｕ等の不純物重金属が取り込まれると、接合リーク電流が増大してしまい、加速度の正確な検出が困難となる可能性がある。そのため、第１のゲッタリング層１３５は、主に加速度センサ１００の裏面からピエゾ抵抗素子Ｒの近傍への重金属汚染を防止し、リーク電流の低減を図ることができる。特に、Ｃｕは、高速拡散種であり、加速度センサ１００の裏面から接合部１２０等のＳｉＯ_２層を通り抜けてピエゾ抵抗素子Ｒの近傍まで拡散することが十分可能なので、第１のゲッタリング層１３５による除去が有効である。
なお、後述する第２のゲッタリング層１５は、主に加速度センサ１００の表（おもて）面からピエゾ抵抗素子Ｒの近傍への重金属汚染を防止することができる。 If an impurity heavy metal such as Fe or Cu is taken in the vicinity of the interface of the PN junction between the piezoresistive element R and the silicon constituting the first structure 110, the junction leakage current increases, and the acceleration can be accurately detected. It can be difficult. Therefore, the first gettering layer 135 can prevent heavy metal contamination mainly from the back surface of the acceleration sensor 100 to the vicinity of the piezoresistive element R, and can reduce the leakage current. In particular, since Cu is a high-speed diffusion species and can sufficiently diffuse from the back surface of the acceleration sensor 100 through the SiO ₂ layer such as the joint 120 to the vicinity of the piezoresistive element R, the first gettering layer 135 is obtained. Removal by is effective.
The second gettering layer 15 to be described later can prevent heavy metal contamination mainly from the front surface of the acceleration sensor 100 to the vicinity of the piezoresistive element R.

第１のゲッタリング層１３５としては、例えば、シリコンに不純物が含まれる不純物層、バルク微小欠陥（ＢＭＤ）層、第２の構造体１３０の裏面の機械的研磨によるダメージ層、第２の構造体１３０の裏面に形成される多結晶シリコン膜等が挙げられるが、不純物層、バルク微小欠陥（ＢＭＤ）層が好ましい。後述するように、第２の構造体１３０の裏面に位置する突出部１３４は、基体１４０と接合されるため、接合部分が平坦である必要があるからである。 Examples of the first gettering layer 135 include an impurity layer containing impurities in silicon, a bulk minute defect (BMD) layer, a damage layer formed by mechanical polishing of the back surface of the second structure 130, and a second structure. Examples thereof include a polycrystalline silicon film formed on the back surface of 130, but an impurity layer and a bulk micro defect (BMD) layer are preferable. As will be described later, the protrusion 134 positioned on the back surface of the second structure 130 is bonded to the base 140, and therefore, the bonded portion needs to be flat.

第１のゲッタリング層１３５を構成する、シリコンに含まれる不純物としては、例えば、ボロン、リン等を挙げることができる。
不純物がボロンの場合には、第１のゲッタリング層１３５の抵抗率は、０．００１Ω・ｃｍ以上０．１Ω・ｃｍ以下が好ましく、０．００１Ω・ｃｍ以上０．０１Ω・ｃｍ以下がさらに好ましい。抵抗率が０．００１Ω・ｃｍ未満であると、ボロンの添加量が多くなり単結晶化が困難になるおそれがあり、抵抗率が０．１Ω・ｃｍを越えると、ゲッタリング能力が不十分になるおそれがある。本実施の形態では、第１のゲッタリング層１３５として、高濃度のボロンを含み、抵抗率が０．００１〜０．０１Ω・ｃｍのものを使用した。 Examples of impurities contained in silicon that form the first gettering layer 135 include boron and phosphorus.
When the impurity is boron, the resistivity of the first gettering layer 135 is preferably 0.001 Ω · cm to 0.1 Ω · cm, and more preferably 0.001 Ω · cm to 0.01 Ω · cm. . If the resistivity is less than 0.001 Ω · cm, the amount of boron added may increase and it may be difficult to obtain a single crystal. If the resistivity exceeds 0.1 Ω · cm, the gettering ability is insufficient. There is a risk. In this embodiment mode, the first gettering layer 135 containing high-concentration boron and having a resistivity of 0.001 to 0.01 Ω · cm is used.

バルク微小欠陥（ＢＭＤ：ＢｕｌｋＭｉｃｒｏｄｅｆｅｃｔ）は、シリコン単結晶中に含まれる格子間酸素が析出して、発生する欠陥であり、バルク微小欠陥（ＢＭＤ）層は、重金属等の金属不純物をゲッタリングするゲッタリング層として機能する。ＢＭＤ密度は、５×１０^８ｃｍ^−３以上５×１０^１０ｃｍ^−３以下であることが好ましい。ＢＭＤ密度が５×１０^８ｃｍ^−３未満であると、ゲッタリング能力が不十分になるおそれがあり、ＢＭＤ密度が５×１０^１０ｃｍ^−３を超えると、ＢＭＤの周辺での転位の成長が顕著となり、機械的強度が劣化するおそれがある。なお、ＢＭＤ層は、例えば、６５０〜７００℃の熱処理によって、酸素の析出核を形成した後に、１０００〜１１００℃で熱処理し、酸素を析出させることにより得ることができる。 Bulk microdefect (BMD) is a defect that occurs when interstitial oxygen contained in a silicon single crystal is precipitated, and the bulk microdefect (BMD) layer getters metal impurities such as heavy metals. Functions as a gettering layer. The BMD density is preferably 5 × 10 ⁸ cm ⁻³ or more and 5 × 10 ¹⁰ cm ⁻³ or less. If the BMD density is less than 5 × 10 ⁸ cm ⁻³ , the gettering capability may be insufficient, and if the BMD density exceeds 5 × 10 ¹⁰ cm ⁻³ , dislocation growth around the BMD may occur. There is a possibility that the mechanical strength is deteriorated. The BMD layer can be obtained, for example, by forming oxygen precipitation nuclei by heat treatment at 650 to 700 ° C., and then heat-treating at 1000 to 1100 ° C. to precipitate oxygen.

本明細書中において、ゲッタリング層とは、重金属等の金属不純物を捕捉する層をいい、半導体ウェーハの活性領域（具体的にはピエゾ抵抗素子Ｒの近傍）が重金属等の不純物によって汚染されることを防止することができる。ゲッタリング層は、連続的に形成してもよく、離散的に形成してもよい。
また、Ｆｅ、Ｃｕ、Ｎｉ等の重金属等の金属不純物の汚染源としては、例えば、クリーンルーム内のダスト、化学薬品、レジスト、微細加工で発生する微粒子等が挙げられる。 In this specification, the gettering layer refers to a layer that captures metal impurities such as heavy metals, and the active region of the semiconductor wafer (specifically, near the piezoresistive element R) is contaminated by impurities such as heavy metals. This can be prevented. The gettering layer may be formed continuously or discretely.
Examples of the contamination source of metal impurities such as heavy metals such as Fe, Cu, and Ni include dust in a clean room, chemicals, resist, and fine particles generated by fine processing.

接合部１２０は、既述のように、第１、第２の構造体１１０、１３０を接続するものである。接合部１２０は、固定部１１１と台座１３１を接続する接合部１２１と、変位部１１２と重量部１３２ａを接続する接合部１２２に区分される。接合部１２０は、これ以外の部分では、第１、第２の構造体１１０、１３０を接続していない。接続部１１３の撓み、および重量部１３２ｂ〜１３２ｅの変位を可能とするためである。
なお、接合部１２１、１２２は、シリコン酸化膜をエッチングすることで構成可能である。 The joint 120 connects the first and second structures 110 and 130 as described above. The joint portion 120 is divided into a joint portion 121 that connects the fixed portion 111 and the pedestal 131, and a joint portion 122 that connects the displacement portion 112 and the weight portion 132a. The joint 120 does not connect the first and second structures 110 and 130 at other portions. This is because the connecting portion 113 can be bent and the weight portions 132b to 132e can be displaced.
The junctions 121 and 122 can be configured by etching a silicon oxide film.

基体１４０は、第２の構造体１３０の突出部１３４と接合され、第１、第２の構造体１１０、１３０を支持するためのものであり、その上面に接合防止層１４１が配置される。
基体１４０は、例えば、ガラス材料からなり、略直方体の外形を有する。
基体１４０と突出部１３４は、例えば、陽極接合によって接続される。基体１４０と突出部１３４とを接触させて加熱した状態で、これらの間に電圧を印加することで，接合がなされる。 The base 140 is bonded to the protruding portion 134 of the second structure 130 and supports the first and second structures 110 and 130, and the bonding preventing layer 141 is disposed on the upper surface thereof.
The base body 140 is made of, for example, a glass material and has a substantially rectangular parallelepiped outer shape.
The base body 140 and the protruding portion 134 are connected by, for example, anodic bonding. Bonding is performed by applying a voltage between the base body 140 and the protruding portion 134 in a heated state in contact with each other.

接合防止層１４１は、重量部１３２と基体１４０との接合を防止するためのものである。前述の陽極接合の際に、基体１４０に重量部１３２が接触することで、これらが接合され、加速度センサ１００が動作不良となる可能性がある。
突出部１３４の下面に対応する領域には、接合防止層１４１が配置されない。接合防止層１４１の構成材料として、例えば、Ｃｒを用いることができる。 The bonding prevention layer 141 is for preventing the weight part 132 and the base body 140 from being bonded to each other. When the weight part 132 is in contact with the base body 140 during the anodic bonding described above, the weight part 132 is bonded to the acceleration sensor 100, and the acceleration sensor 100 may malfunction.
In the region corresponding to the lower surface of the protruding portion 134, the bonding prevention layer 141 is not disposed. For example, Cr can be used as a constituent material of the bonding prevention layer 141.

（加速度センサ１００の動作）
加速度センサ１００による加速度の検出の原理を説明する。既述のように、接続部１１３には、合計１２個のピエゾ抵抗素子Ｒｘ１〜Ｒｘ４、Ｒｙ１〜Ｒｙ４、Ｒｚ１〜Ｒｚ４が配置されている。
これら各ピエゾ抵抗素子は、シリコンからなる接続部１１３の上面付近に形成されたＰ型もしくはＮ型の不純物ドープ領域（拡散層１１６）によって構成できる。 (Operation of the acceleration sensor 100)
The principle of acceleration detection by the acceleration sensor 100 will be described. As described above, a total of 12 piezoresistive elements Rx1 to Rx4, Ry1 to Ry4, and Rz1 to Rz4 are arranged in the connection portion 113.
Each of these piezoresistive elements can be constituted by a P-type or N-type impurity doped region (diffusion layer 116) formed near the upper surface of the connection portion 113 made of silicon.

３組のピエゾ抵抗素子Ｒｘ１〜Ｒｘ４、Ｒｙ１〜Ｒｙ４、Ｒｚ１〜Ｒｚ４が、接続部１１３上のＸ軸方向、Ｙ軸方向、Ｘ軸方向に一直線に並ぶように配置される。
なお、ピエゾ抵抗素子Ｒｘ１〜Ｒｘ４、Ｒｚ１〜Ｒｚ４は、接続部１１３によって配置が異なる。これはピエゾ抵抗素子Ｒによる接続部１１３の撓みの検出をより高精度化するためである。 Three sets of piezoresistive elements Rx1 to Rx4, Ry1 to Ry4, and Rz1 to Rz4 are arranged on the connection portion 113 so as to be aligned in a straight line in the X axis direction, the Y axis direction, and the X axis direction.
The piezoresistive elements Rx1 to Rx4 and Rz1 to Rz4 are arranged differently depending on the connection portion 113. This is to make the detection of the bending of the connecting portion 113 by the piezoresistive element R more accurate.

３組のピエゾ抵抗素子Ｒｘ１〜Ｒｘ４、Ｒｙ１〜Ｒｙ４、Ｒｚ１〜Ｒｚ４はそれぞれ、重量部１３２のＸ、Ｙ、Ｚ軸方向成分の変位を検出するＸ、Ｙ、Ｚ軸方向成分変位検出部として機能する。なお、４つのピエゾ抵抗素子Ｒｚ１〜Ｒｚ４は、必ずしもＸ軸方向に配置する必要はなく、Ｙ軸方向に配置してもよい。 The three sets of piezoresistive elements Rx1 to Rx4, Ry1 to Ry4, and Rz1 to Rz4 function as X, Y, and Z axis direction component displacement detection units that detect the displacement of the X, Y, and Z axis direction components of the weight part 132, respectively. To do. Note that the four piezoresistive elements Rz1 to Rz4 are not necessarily arranged in the X-axis direction, and may be arranged in the Y-axis direction.

ピエゾ抵抗素子Ｒの伸び（＋）、縮み（−）の組み合わせと、その伸び縮みの量それぞれから、加速度の方向および量を検出することができる。ピエゾ抵抗素子Ｒの伸び、縮みは、ピエゾ抵抗素子Ｒの抵抗の変化として検出できる。
例えば、接続部１１３の構成材料の結晶面指数が｛１００｝で、ピエゾ抵抗素子Ｒの長手方向での結晶方向が＜１１０＞の場合を考える。ここで、各ピエゾ抵抗素子ＲがシリコンへのＰ型不純物ドープによって構成されているとする。このときには、ピエゾ抵抗素子Ｒの長手方向での抵抗値は、伸び方向の応力が作用したときには増加し、縮み方向の応力が作用した場合には減少する。
なお、ピエゾ抵抗素子ＲをシリコンへのＮ型不純物ドープによって構成した場合には、抵抗値の増減が逆になる。 The direction and amount of acceleration can be detected from the combination of the expansion (+) and contraction (−) of the piezoresistive element R and the amount of expansion / contraction. The expansion and contraction of the piezoresistive element R can be detected as a change in the resistance of the piezoresistive element R.
For example, consider a case where the crystal plane index of the constituent material of the connection portion 113 is {100} and the crystal direction in the longitudinal direction of the piezoresistive element R is <110>. Here, it is assumed that each piezoresistive element R is constituted by P-type impurity doping into silicon. At this time, the resistance value in the longitudinal direction of the piezoresistive element R increases when a stress in the expansion direction is applied, and decreases when a stress in the contraction direction is applied.
Note that when the piezoresistive element R is configured by doping N-type impurities into silicon, the increase and decrease of the resistance value is reversed.

図５Ａ〜図５Ｃはそれぞれ、ピエゾ抵抗素子Ｒの抵抗からＸ、Ｙ、Ｚの軸方向それぞれでの加速度を検出するための検出回路の構成例を示す回路図である。この検出回路では、Ｘ、Ｙ、Ｚの軸方向の加速度成分をそれぞれを検出するために、４組のピエゾ抵抗素子からなるブリッジ回路を構成し、そのブリッジ電圧を検出している。 5A to 5C are circuit diagrams showing configuration examples of detection circuits for detecting accelerations in the X, Y, and Z axial directions from the resistance of the piezoresistive element R, respectively. In this detection circuit, in order to detect the acceleration components in the X, Y, and Z axial directions, a bridge circuit composed of four sets of piezoresistive elements is formed, and the bridge voltage is detected.

これらのブリッジ回路では入力電圧Ｖｉｎ（Ｖｘ_ｉｎ、Ｖｙ_ｉｎ、Ｖｚ_ｉｎ）それぞれに対する出力電圧Ｖｏｕｔ（Ｖｘ_ｏｕｔ、Ｖｙ_ｏｕｔ、Ｖｚ_ｏｕｔ）の関係は以下の式（１）〜（３）で表される。
Ｖｘ_ｏｕｔ／Ｖｘ_ｉｎ＝
［Ｒｘ４／（Ｒｘ１＋Ｒｘ４）−Ｒｘ３／（Ｒｘ２＋Ｒｘ３）］ ……式（１）
Ｖｙ_ｏｕｔ／Ｖｙ_ｉｎ＝
［Ｒｙ４／（Ｒｙ１＋Ｒｙ４）−Ｒｙ３／（Ｒｙ２＋Ｒｙ３）］ ……式（２）
Ｖｚ_ｏｕｔ／Ｖｚ_ｉｎ＝
［Ｒｚ３／（Ｒｚ１＋Ｒｚ３）−Ｒｚ４／（Ｒｚ２＋Ｒｚ４）］ ……式（３） In these bridge circuits, the relationship of the output voltage Vout (Vx_out, Vy_out, Vz_out) to each of the input voltages Vin (Vx_in, Vy_in, Vz_in) is expressed by the following equations (1) to (3).
Vx_out / Vx_in =
[Rx4 / (Rx1 + Rx4) −Rx3 / (Rx2 + Rx3)] (1)
Vy_out / Vy_in =
[Ry4 / (Ry1 + Ry4) −Ry3 / (Ry2 + Ry3)] (2)
Vz_out / Vz_in =
[Rz3 / (Rz1 + Rz3) −Rz4 / (Rz2 + Rz4)] (3)

加速度とピエゾ抵抗Ｒの伸び縮み量が比例し、さらにピエゾ抵抗素子Ｒの伸び縮の量と抵抗値Ｒの変化とが比例する。この結果、入力電圧に対する出力電圧の比（Ｖｘｏｕｔ／Ｖｘｉｎ、Ｖｙｏｕｔ／Ｖｙｉｎ、Ｖｚｏｕｔ／Ｖｚｉｎ）は加速度と比例し、Ｘ、Ｙ、Ｚ軸それぞれでの加速度を分離して測定することが可能となる。 The amount of expansion and contraction of the piezoresistor R is proportional to the acceleration, and the amount of expansion and contraction of the piezoresistive element R is proportional to the change in the resistance value R. As a result, the ratio of the output voltage to the input voltage (Vxout / Vxin, Vyout / Vyin, Vzout / Vzin) is proportional to the acceleration, and the acceleration on the X, Y, and Z axes can be measured separately. .

（加速度センサ１００の作成）
加速度センサ１００の作成工程につき説明する。
図６は、加速度センサ１００の作成手順の一例を表すフロー図である。また、図７Ａ〜図７Ｐは、図４に対応し、図６の作成手順における加速度センサ１００の状態を表す断面図である。図８は、図６の作成手順のステップＳ１２における加速度センサ１００を上面から見た状態を表す上面図である。図９は、図８のＢ−Ｂに沿って切断した状態を表す一部断面図である。図１０は、図６の作成手順のステップＳ２１における加速度センサ１００を上面から見た状態を表す上面図である。図１１は、図１０のＣ−Ｃに沿って切断した状態を表す一部断面図である。 (Creation of acceleration sensor 100)
The production process of the acceleration sensor 100 will be described.
FIG. 6 is a flowchart illustrating an example of a procedure for creating the acceleration sensor 100. 7A to 7P correspond to FIG. 4 and are cross-sectional views showing the state of the acceleration sensor 100 in the creation procedure of FIG. FIG. 8 is a top view showing a state in which the acceleration sensor 100 in step S12 of the creation procedure of FIG. 6 is viewed from above. FIG. 9 is a partial cross-sectional view illustrating a state cut along BB in FIG. 8. FIG. 10 is a top view showing a state in which the acceleration sensor 100 in step S21 of the creation procedure of FIG. 6 is viewed from above. 11 is a partial cross-sectional view illustrating a state cut along CC in FIG.

（１）半導体基板Ｗの用意（ステップＳ１１、および図７Ａ）
図７Ａに示すように、第１、第２、第３の層１１、１２、１３の３層を積層してなる半導体基板Ｗを用意する。 (1) Preparation of semiconductor substrate W (step S11 and FIG. 7A)
As shown in FIG. 7A, a semiconductor substrate W formed by stacking three layers of first, second, and third layers 11, 12, and 13 is prepared.

第１、第２、第３の層１１、１２、１３はそれぞれ、第１の構造体１１０、接合部１２０、第２の構造体１３０を構成するための層であり、ここでは、シリコン、酸化シリコン、第１のゲッタリング層１３５が形成されたシリコンからなる層とする。 The first, second, and third layers 11, 12, and 13 are layers for forming the first structure 110, the joint 120, and the second structure 130, respectively. A layer made of silicon and silicon on which the first gettering layer 135 is formed is used.

シリコン／酸化シリコン／第１のゲッタリング層１３５が形成されたシリコンの３層構造をなすＳＯＩ基板は、例えば、以下の方法により製造可能である。ここでは、本実施の形態で使用した第１のゲッタリング層１３５、すなわち、第１のゲッタリング層１３５が、シリコンに高濃度のボロンが含まれる不純物層で構成され、第３の層１３全体に形成された場合を例に説明する。
シリコン／酸化シリコン／第１のゲッタリング層１３５が形成されたシリコンの３層構造をなすＳＯＩ基板は、例えば、シリコンと、酸化シリコンと、第１のゲッタリング層１３５が形成されたシリコンとを貼り合わせることにより製造することができる。ここで、第１のゲッタリング層１３５が形成されたシリコンは、例えば、チョクラルスキー法によるシリコン単結晶の製造において、ボロンをドープすることにより製造することができる。
なお、第１のゲッタリング層１３５は、イオン注入や熱拡散等により、第３の層１３中の一部に形成されていてもよいが、ゲッタリング能力の向上の観点から、本実施形態のように第３の層１３の全体に形成されていることが好ましい。 An SOI substrate having a three-layer structure of silicon on which silicon / silicon oxide / first gettering layer 135 is formed can be manufactured by, for example, the following method. Here, the first gettering layer 135 used in this embodiment, that is, the first gettering layer 135 is formed of an impurity layer in which high-concentration boron is contained in silicon, and the entire third layer 13 is formed. An example of the case will be described.
An SOI substrate having a three-layer structure of silicon / silicon oxide / silicon on which the first gettering layer 135 is formed includes, for example, silicon, silicon oxide, and silicon on which the first gettering layer 135 is formed. It can be manufactured by bonding. Here, the silicon on which the first gettering layer 135 is formed can be manufactured, for example, by doping boron in manufacturing a silicon single crystal by the Czochralski method.
Note that the first gettering layer 135 may be formed in a part of the third layer 13 by ion implantation, thermal diffusion, or the like, but from the viewpoint of improving the gettering capability, Thus, it is preferably formed on the entire third layer 13.

第２の層１２を第１、第３の層１１、１３とは異なる材料から構成しているのは、第１、第３の層１１、１３とエッチング特性を異ならせ、エッチングのストッパ層として利用するためである。第１の層１１に対する上面からのエッチング、および第３の層１３に対する下面からのエッチングの双方で、第２の層１２がエッチングのストッパ層として機能する。
なお、ここでは第１の層１１と第３の層１３とを同一材料（シリコン）によって構成するものとするが、第１、第２、第３の層１１、１２、１３のすべてを異なる材料によって構成してもよい。 The reason why the second layer 12 is made of a material different from that of the first and third layers 11 and 13 is that the etching characteristics are different from those of the first and third layers 11 and 13, and the etching stopper layer is used. It is for use. The second layer 12 functions as an etching stopper layer in both etching from the upper surface of the first layer 11 and etching from the lower surface of the third layer 13.
Here, the first layer 11 and the third layer 13 are made of the same material (silicon), but the first, second, and third layers 11, 12, and 13 are all made of different materials. You may comprise by.

（２）第２のゲッタリング層の形成（ステップ１２、および図７Ｂ、図８、図９）
マスク１４を用いて第２のゲッタリング層１５を形成する。この形成は、次のａ〜ｄのようにして行われる。
ａ．半導体基板Ｗを熱処理して、第１の層１１上及び第３の層１３上に、例えば、膜厚２００ｎｍの酸化膜を形成する。
ｂ．第１の層１１上の酸化膜に開口１６を形成し、第２のゲッタリング層１５を成膜するためのマスク１４を形成する。第１の層１１上に多結晶シリコンからなる第２のゲッタリング層１５を直接形成すると、第２のゲッタリング層１５の除去後に、第１の層１１の表面が荒れてしまい、後の工程での配線構造１５０の形成が困難になるからである。開口１６は、例えば、ＲＩＥ（Reactive Ion Etching）で形成する。また、開口１６は、後述するステップ２１で第１の層１１をエッチングすることにより形成される開口部１１５に対応する領域に形成される。
ｃ．マスク１４上に、多結晶シリコン層を形成する。例えば、低圧ＣＶＤ（Low Pressure-Chemical Vapor Deposition）によりマスク１４上に例えば、厚さ１．５μｍの多結晶シリコン層を形成する。
ｄ．多結晶シリコンをエッチングし、第２のゲッタリング層１５を形成する。第２のゲッタリング層は、開口１６（すなわちステップ２１での開口部１１５の形成領域に対応する領域）内の第１の層１１上に配置される。 (2) Formation of second gettering layer (step 12, and FIGS. 7B, 8, and 9)
A second gettering layer 15 is formed using the mask 14. This formation is performed as in the following a to d.
a. The semiconductor substrate W is heat-treated to form, for example, an oxide film having a thickness of 200 nm on the first layer 11 and the third layer 13.
b. An opening 16 is formed in the oxide film on the first layer 11, and a mask 14 for forming the second gettering layer 15 is formed. If the second gettering layer 15 made of polycrystalline silicon is directly formed on the first layer 11, the surface of the first layer 11 is roughened after the second gettering layer 15 is removed. This is because it becomes difficult to form the wiring structure 150 in the above. The opening 16 is formed by, for example, RIE (Reactive Ion Etching). The opening 16 is formed in a region corresponding to the opening 115 formed by etching the first layer 11 in step 21 described later.
c. A polycrystalline silicon layer is formed on the mask 14. For example, a polycrystalline silicon layer having a thickness of 1.5 μm, for example, is formed on the mask 14 by low pressure CVD (Low Pressure-Chemical Vapor Deposition).
d. The polycrystalline silicon is etched to form the second gettering layer 15. The second gettering layer is disposed on the first layer 11 in the opening 16 (that is, the region corresponding to the formation region of the opening 115 in Step 21).

加速度センサ１００の製造にはＳＯＩ基板を用いている。ＳＯＩ基板は、酸化膜からなる第２の層１２が重金属等の金属不純物の拡散を妨げるため、ゲッタリングされにくい構造となっている。しかし、本発明に係る加速度センサ１００の製造方法では、第３の層に形成された第１のゲッタリング層１３５が、半導体基板Ｗの主に裏面から侵入した重金属等の金属不純物を除去し、第１の層１１上に形成された第２のゲッタリング層１５が、半導体基板Ｗの主に表面から侵入した重金属等の金属不純物を除去することができるので、ＳＯＩ基板を用いた場合でも効果的なゲッタリングが可能である。
本発明では、第２のゲッタリング層１５をピエゾ抵抗素子Ｒの形成領域に近づけて配置している。重金属等の金属不純物を減少させるべき領域（具体的にはピエゾ抵抗素子Ｒの形成領域の近傍）から、ゲッタリング領域が離れていると、重金属等の拡散距離が長くなるため、除去に時間を要してしまうためである。第２のゲッタリング層を構成する多結晶シリコン膜は、その粒界の歪みに重金属等の金属不純物を捕捉する。 An SOI substrate is used for manufacturing the acceleration sensor 100. The SOI substrate has a structure that is difficult to getter because the second layer 12 made of an oxide film prevents diffusion of metal impurities such as heavy metals. However, in the method of manufacturing the acceleration sensor 100 according to the present invention, the first gettering layer 135 formed in the third layer removes metal impurities such as heavy metals that have entered mainly from the back surface of the semiconductor substrate W, Since the second gettering layer 15 formed on the first layer 11 can remove metal impurities such as heavy metals that have entered mainly from the surface of the semiconductor substrate W, it is effective even when an SOI substrate is used. Gettering is possible.
In the present invention, the second gettering layer 15 is disposed close to the formation region of the piezoresistive element R. If the gettering region is away from the region where metal impurities such as heavy metal should be reduced (specifically, in the vicinity of the region where the piezoresistive element R is formed), the diffusion distance of heavy metal and the like becomes longer, so the removal takes time. This is because it is necessary. The polycrystalline silicon film constituting the second gettering layer captures metal impurities such as heavy metals in the grain boundary distortion.

第３の層１３上に形成された酸化膜１７ａは、Ｆｅ等の重金属等の拡散を妨げるため、半導体基板Ｗの裏面からの重金属等の金属不純物の侵入を抑制することができる。また、酸化膜からなるマスク１４も、Ｆｅ等の重金属等の拡散を妨げるため、半導体基板Ｗの表面からの重金属等の侵入を抑制することができる。 Since the oxide film 17a formed on the third layer 13 prevents diffusion of heavy metals such as Fe, it is possible to suppress intrusion of metal impurities such as heavy metals from the back surface of the semiconductor substrate W. Further, the mask 14 made of an oxide film also prevents diffusion of heavy metals such as Fe, so that intrusion of heavy metals and the like from the surface of the semiconductor substrate W can be suppressed.

（３）拡散マスク１８の形成（ステップＳ１３、および図７Ｃ）
マスク１４上に拡散マスク１８を形成する。第１の層１１にピエゾ抵抗素子Ｒの拡散層１１６を形成するためである。
例えば、低圧ＣＶＤによって、マスク１４上にＳｉＮ膜を積層し、ＲＩＥ（Reactive Ion Etching）で開口を形成する。このようにして、第１の層１１上に開口１９を有する膜、即ち、拡散マスク１８が形成される。
なお、ＳｉＮ膜で構成される拡散マスク１８は、重金属等の拡散を妨げるため、半導体基板Ｗの表面からの重金属等の侵入を抑制することもできる。 (3) Formation of diffusion mask 18 (step S13 and FIG. 7C)
A diffusion mask 18 is formed on the mask 14. This is because the diffusion layer 116 of the piezoresistive element R is formed in the first layer 11.
For example, a SiN film is laminated on the mask 14 by low pressure CVD, and an opening is formed by RIE (Reactive Ion Etching). In this manner, a film having an opening 19 on the first layer 11, that is, a diffusion mask 18 is formed.
Note that the diffusion mask 18 formed of a SiN film prevents diffusion of heavy metals and the like, and thus can suppress the penetration of heavy metals and the like from the surface of the semiconductor substrate W.

（４）拡散層１１６の形成（ステップＳ１４、および図７Ｄ）
拡散マスク１８を用いてピエゾ抵抗素子Ｒの拡散層１１６のパターンを形成する。この形成は次のａ〜ｃのようにして行われる。
ａ．拡散マスク１８上に不純物層、例えば、Ｂを含有する層を形成する。例えば、スピンコートによって、Ｂを含有する層を形成できる。
ｂ．熱処理によって、不純物層に含まれる不純物、例えば、Ｂを第１の層１１内に拡散させ、拡散層１１６を形成する。例えば、１０００℃の熱処理によって、Ｂが熱拡散される。
ｃ．拡散マスク１８上の不純物層を除去する。例えば、フッ酸を用いて、Ｂの不純物層をエッチングする。
ｄ．上記ａ〜ｃでは熱拡散を用いてピエゾ抵抗素子Ｒの拡散層１１６を形成している。これに対して、熱拡散以外の手段、例えば、イオン打ち込みによってピエゾ抵抗素子Ｒの拡散層１１６を形成しても差し支えない。 (4) Formation of diffusion layer 116 (step S14 and FIG. 7D)
The pattern of the diffusion layer 116 of the piezoresistive element R is formed using the diffusion mask 18. This formation is performed as in the following ac.
a. An impurity layer, for example, a layer containing B is formed on the diffusion mask 18. For example, a layer containing B can be formed by spin coating.
b. By the heat treatment, an impurity contained in the impurity layer, for example, B is diffused into the first layer 11 to form a diffusion layer 116. For example, B is thermally diffused by heat treatment at 1000 ° C.
c. The impurity layer on the diffusion mask 18 is removed. For example, the B impurity layer is etched using hydrofluoric acid.
d. In the above a to c, the diffusion layer 116 of the piezoresistive element R is formed using thermal diffusion. On the other hand, the diffusion layer 116 of the piezoresistive element R may be formed by means other than thermal diffusion, for example, ion implantation.

上記の熱処理により、半導体基板Ｗに存在する重金属等の金属不純物は熱拡散し、第１のゲッタリング層１３５及び第２のゲッタリング層１５によってゲッタリングされる。ステップ１４における熱処理温度が、加速度センサ１００の製造プロセス中において最も高いため、熱処理中の重金属の移動が大きく、第１のゲッタリング層１３５及び第２のゲッタリング層１５によるゲッタリング効果が大きい。そのため、ステップ１４における熱処理前に、第１のゲッタリング層１３５及び第２のゲッタリング層１５を形成している。 By the heat treatment, metal impurities such as heavy metal existing in the semiconductor substrate W are thermally diffused and gettered by the first gettering layer 135 and the second gettering layer 15. Since the heat treatment temperature in step 14 is the highest during the manufacturing process of the acceleration sensor 100, the movement of heavy metal during the heat treatment is large, and the gettering effect by the first gettering layer 135 and the second gettering layer 15 is large. Therefore, the first gettering layer 135 and the second gettering layer 15 are formed before the heat treatment in step 14.

（５）拡散マスク１８の除去（ステップＳ１５、および図７Ｅ）
拡散マスク１８を除去する。拡散マスク１８の構成材料がＳｉＮの場合、熱リン酸によって、これをエッチング、除去できる。この結果、酸化膜からなるマスク１４が露出される。 (5) Removal of diffusion mask 18 (step S15 and FIG. 7E)
The diffusion mask 18 is removed. When the constituent material of the diffusion mask 18 is SiN, it can be etched and removed by hot phosphoric acid. As a result, the mask 14 made of an oxide film is exposed.

（６）絶縁層１５１の形成（ステップＳ１６、および図７Ｆ）
第１の層１１の拡散層１１６上に絶縁層１５１を形成する。例えば、熱酸化することで、第１の層１１の拡散層１１６上にＳｉＯ_２の層を形成できる（なお、第３の層１３上の酸化膜を酸化膜１７ｂと称する）。
絶縁層１５１にコンタクトホール（開口）１５４を形成する。例えば、レジストをマスクとしたＲＩＥによって、絶縁層１５１にコンタクトホール（開口）１５４のパターンを形成できる。 (6) Formation of insulating layer 151 (step S16 and FIG. 7F)
An insulating layer 151 is formed on the diffusion layer 116 of the first layer 11. For example, an SiO ₂ layer can be formed on the diffusion layer 116 of the first layer 11 by thermal oxidation (the oxide film on the third layer 13 is referred to as an oxide film 17b).
A contact hole (opening) 154 is formed in the insulating layer 151. For example, a pattern of contact holes (openings) 154 can be formed in the insulating layer 151 by RIE using a resist as a mask.

（７）配線１５６の形成（ステップＳ１７、および図７Ｇ）
絶縁層１５１上に配線１５６を形成する。この形成は次のａ、ｂのようにして行われる。
ａ．第１の層１１上に、例えば、Ｎｄを含むＡｌ層を形成する。例えば、スパッタリングによって、Ｎｄを含むＡｌを堆積できる。この堆積の結果、第１の層１１上に配線層１５２が、コンタクトホール１５４内に層間接続導体１５５が形成される。 (7) Formation of wiring 156 (step S17 and FIG. 7G)
A wiring 156 is formed over the insulating layer 151. This formation is performed as follows a and b.
a. For example, an Al layer containing Nd is formed on the first layer 11. For example, Al containing Nd can be deposited by sputtering. As a result of this deposition, a wiring layer 152 is formed on the first layer 11 and an interlayer connection conductor 155 is formed in the contact hole 154.

ｂ．配線層１５２をパターニングして、配線１５６、およびボンディングパッド１５７のパターンのパターンを形成する。例えば、レジストをマスクとしてウェットエッチングすることで、配線１５６、およびボンディングパッド１５７のパターンのパターンを形成できる。 b. The wiring layer 152 is patterned to form patterns of wiring 156 and bonding pads 157. For example, the pattern of the wiring 156 and the bonding pad 157 can be formed by wet etching using a resist as a mask.

（８）保護層１５３の形成（ステップＳ１８、および図７Ｈ）
配線層１５２上に保護層１５３を形成する。例えば、ＬＰ−ＣＶＤにより、ＳｉＮ層を堆積する。このとき、例えば、３５０℃程度に配線層１５２が加熱され、半導体基板Ｗに存在する重金属等の金属不純物は熱拡散し、第１のゲッタリング層１３５及び第２のゲッタリング層１５によってゲッタリングされる。なお、ＳｉＮ膜で構成される保護層１５３は、重金属等の拡散を妨げるため、半導体基板Ｗの表面からの重金属等の侵入を抑制することもできる。 (8) Formation of protective layer 153 (step S18 and FIG. 7H)
A protective layer 153 is formed on the wiring layer 152. For example, a SiN layer is deposited by LP-CVD. At this time, for example, the wiring layer 152 is heated to about 350 ° C., and metal impurities such as heavy metal existing in the semiconductor substrate W are thermally diffused, and gettering is performed by the first gettering layer 135 and the second gettering layer 15. Is done. Note that the protective layer 153 formed of a SiN film prevents diffusion of heavy metals and the like, and thus can prevent intrusion of heavy metals and the like from the surface of the semiconductor substrate W.

（９）熱処理（ステップＳ１９、および図７Ｈ）
半導体基板Ｗを熱処理する。拡散層１１６と層間接続導体１５５間をオーム性接触（オーミックコンタクト）させるためである。このとき、例えば、４００℃程度に配線層１５２が加熱され、半導体基板Ｗに存在する重金属等の金属不純物は熱拡散し、第１のゲッタリング層１３５及び第２のゲッタリング層１５によってゲッタリングされる。 (9) Heat treatment (step S19 and FIG. 7H)
The semiconductor substrate W is heat-treated. This is to make ohmic contact between the diffusion layer 116 and the interlayer connection conductor 155. At this time, for example, the wiring layer 152 is heated to about 400 ° C., metal impurities such as heavy metal existing in the semiconductor substrate W are thermally diffused, and gettering is performed by the first gettering layer 135 and the second gettering layer 15. Is done.

（１０）パッド開口１５８の形成（ステップＳ２０、および図７Ｉ）
保護層１５３にパッド開口１５８を形成する。レジストをマスクとするＲＩＥによって、保護層１５３をエッチングしてパッド開口１５８を形成できる。 (10) Formation of pad opening 158 (step S20 and FIG. 7I)
A pad opening 158 is formed in the protective layer 153. The pad opening 158 can be formed by etching the protective layer 153 by RIE using a resist as a mask.

（１１）第１の構造体１１０の作成（第１の層１０のエッチング、ステップＳ２１、および図７Ｊ、図１０、図１１）
第２のゲッタリング層１５、第１の層１１をエッチングすることにより、開口部１１５を形成し、第１の構造体１１０を形成する。即ち、第１の層１１に対して浸食性を有し、第２の層１２に対して浸食性を有しないエッチング方法を用いて、第１の層１１の所定領域（開口部１１５）に対して、第２の層１２の上面が露出するまで厚み方向にエッチングする。
図７Ｊ、図１０、図１１は、第１の層１１に対して、上述のようなエッチングを行い、第１の構造体１１０を形成した状態を示す。 (11) Creation of first structure 110 (etching of first layer 10, step S21, and FIGS. 7J, 10, and 11)
By etching the second gettering layer 15 and the first layer 11, the opening 115 is formed, and the first structure 110 is formed. That is, with respect to a predetermined region (opening 115) of the first layer 11 by using an etching method that has erosion with respect to the first layer 11 and does not have erosion with respect to the second layer 12. Then, etching is performed in the thickness direction until the upper surface of the second layer 12 is exposed.
7J, 10, and 11 show a state in which the first structure 110 is formed by performing the etching as described above on the first layer 11.

第２のゲッタリング層１５の上面に、第１の構造体１１０に対応するパターンをもったレジスト層を形成し、このレジスト層で覆われていない露出部分を垂直下方に浸食する。このエッチング工程では、第２の層１２に対する浸食は行われないので、第２のゲッタリング層１５及び第１の層１１の所定領域（開口部１１５）のみが除去される。
重金属等の金属不純物をゲッタリングした第２のゲッタリング層１５を除去するため、ゲッタリングされた重金属等の金属不純物をピエゾ抵抗素子Ｒの近傍から永久に除去することができる。
また、配線層１５２を形成しない領域であって、最終的に開口部１１５となる領域に、第２のゲッタリング層１５を形成している。そのため、第２のゲッタリング層１５のみに占有される領域を形成する必要がないので、スペースを有効活用することができ、加速度センサ１００の小型化を図ることができる。 A resist layer having a pattern corresponding to the first structure 110 is formed on the upper surface of the second gettering layer 15, and the exposed portion not covered with the resist layer is eroded vertically downward. In this etching process, since the second layer 12 is not eroded, only the predetermined regions (openings 115) of the second gettering layer 15 and the first layer 11 are removed.
Since the second gettering layer 15 gettered with metal impurities such as heavy metal is removed, the metal impurities such as gettered heavy metal can be permanently removed from the vicinity of the piezoresistive element R.
In addition, the second gettering layer 15 is formed in a region where the wiring layer 152 is not formed and which finally becomes the opening 115. Therefore, since it is not necessary to form a region occupied only by the second gettering layer 15, space can be used effectively and the acceleration sensor 100 can be reduced in size.

（１２）第２の構造体１３０の作成（第３の層１３のエッチング、ステップＳ２２、および図７Ｋ、図７Ｌ）
第２の構造体１３０は２段階に区分して作成される。
１）突出部１３４の形成（図７Ｋ）
第３の層１３の下面に、突出部１３４に対応するパターンをもったレジスト層を形成し、このレジスト層で覆われていない露出部分を垂直上方へと浸食させる。この結果、第３の層１３の下面に窪み（凹部）２１が形成される。この窪み２１の外周が突出部１３４である。 (12) Creation of second structure 130 (etching of third layer 13, step S22, and FIGS. 7K and 7L)
The second structure 130 is created in two stages.
1) Formation of protrusion 134 (FIG. 7K)
A resist layer having a pattern corresponding to the projecting portion 134 is formed on the lower surface of the third layer 13, and an exposed portion not covered with the resist layer is eroded vertically upward. As a result, a recess (concave portion) 21 is formed on the lower surface of the third layer 13. The outer periphery of the recess 21 is a protrusion 134.

２）台座１３１および重量部１３２の形成（図７Ｌ）
第３の層１３の窪み２１をさらにエッチングすることにより、開口部１３３を形成し、第２の構造体１３０を形成する。即ち、第３の層１３に対して浸食性を有し、第２の層１２に対して浸食性を有しないエッチング方法により、第３の層１３の所定領域（開口部１３３）に対して、第２の層１２の下面が露出するまで厚み方向へのエッチングを行う。 2) Formation of pedestal 131 and weight part 132 (FIG. 7L)
By further etching the recess 21 of the third layer 13, the opening 133 is formed, and the second structure 130 is formed. That is, with respect to a predetermined region (opening 133) of the third layer 13 by an etching method that has erosion with respect to the third layer 13 and does not have erosion with respect to the second layer 12. Etching in the thickness direction is performed until the lower surface of the second layer 12 is exposed.

第３の層１３の下面に、第２の構造体１３０に対応するパターンをもったレジスト層を形成する。窪み２１内のレジスト層で覆われていない露出部分を垂直上方へと浸食させる。このエッチング工程では、第２の層１２に対する浸食は行われないので、第３の層１３の所定領域（開口部１３３）のみが除去される。 A resist layer having a pattern corresponding to the second structure 130 is formed on the lower surface of the third layer 13. The exposed portion not covered with the resist layer in the recess 21 is eroded vertically upward. In this etching process, since the second layer 12 is not eroded, only a predetermined region (opening 133) of the third layer 13 is removed.

図７Ｌは、第３の層１３に対して、上述のようなエッチングを行い、第２の構造体１３０を形成した状態を示す。 FIG. 7L shows a state where the second structure 130 is formed by etching the third layer 13 as described above.

なお、上述した第１の層１１に対するエッチング工程（ステップＳ２１）と、第３の層１３に対するエッチング工程（ステップＳ２２）の順序は入れ替えることができる。いずれのエッチング工程を先に行ってもかまわないし、同時に行っても差し支えない。 The order of the etching process (step S21) for the first layer 11 and the etching process (step S22) for the third layer 13 described above can be interchanged. Any of the etching steps may be performed first or at the same time.

（１３）接合部１２０の作成（第２の層１２のエッチング、ステップＳ２３、および図７Ｍ）
第２の層１２をエッチングすることにより、接合部１２０を形成する。即ち、第２の層１２に対しては浸食性を有し、第１の層１１および第３の層１３に対しては浸食性を有しないエッチング方法により、第２の層１２に対して、その露出部分から厚み方向および層方向にエッチングする。 (13) Creation of joint 120 (etching of second layer 12, step S23, and FIG. 7M)
The joint 120 is formed by etching the second layer 12. That is, the second layer 12 is erodible with respect to the second layer 12 by an etching method that is not erodible with respect to the first layer 11 and the third layer 13. Etching is performed in the thickness direction and the layer direction from the exposed portion.

以上の製造プロセスにおいて、第１の構造体１１０を形成する工程（ステップＳ２１）と、第２の構造体１３０を形成する工程（ステップＳ２２）では、次の２つの条件を満たすエッチング法を行う必要がある。
第１の条件は、各層の厚み方向への方向性を持つことである。第２の条件は、シリコン層に対しては浸食性を有するが、酸化シリコン層に対しては浸食性を有しないことである。第１の条件は、所定寸法をもった開口部や溝を形成するために必要な条件であり、第２の条件は、酸化シリコンからなる第２の層１２を、エッチングストッパ層として利用するために必要な条件である。 In the above manufacturing process, it is necessary to perform an etching method that satisfies the following two conditions in the step of forming the first structure 110 (step S21) and the step of forming the second structure 130 (step S22). There is.
The first condition is to have directionality in the thickness direction of each layer. The second condition is that the silicon layer is erodible but the silicon oxide layer is not erodible. The first condition is a condition necessary for forming an opening or a groove having a predetermined dimension, and the second condition is for using the second layer 12 made of silicon oxide as an etching stopper layer. This is a necessary condition.

第１の条件を満たすエッチング方法として、誘導結合型プラズマエッチング法（ＩＣＰエッチング法：Inductively-Coupled Plasma Etching Method ）を挙げることができる。このエッチング法は、垂直方向に深い溝を掘る際に効果的な方法であり、一般に、ＤＲＩＥ（Deep Reactive Ion Etching ）と呼ばれているエッチング方法の一種である。
この方法では、材料層を厚み方向に浸食しながら掘り進むエッチング段階と、掘った穴の側面にポリマーの壁を形成するデポジション段階と、を交互に繰り返す。掘り進んだ穴の側面は、順次ポリマーの壁が形成されて保護されるため、ほぼ厚み方向にのみ浸食を進ませることが可能になる。 As an etching method that satisfies the first condition, an inductively coupled plasma etching method (ICP etching method) can be given. This etching method is effective when digging deep grooves in the vertical direction, and is a kind of etching method generally called DRIE (Deep Reactive Ion Etching).
In this method, an etching step of digging while eroding the material layer in the thickness direction and a deposition step of forming a polymer wall on the side surface of the dug hole are alternately repeated. Since the side walls of the holes that have been dug are protected by the formation of polymer walls, it is possible to advance erosion almost only in the thickness direction.

一方、第２の条件を満たすエッチングを行うには、酸化シリコンとシリコンとでエッチング選択性を有するエッチング材料を用いればよい。例えば、エッチング段階では、ＳＦ_６ガス、およびＯ_２ガスの混合ガスを、デポジション段階では、Ｃ_４Ｆ_８ガスを用いることが考えられる。 On the other hand, in order to perform etching that satisfies the second condition, an etching material having etching selectivity between silicon oxide and silicon may be used. For example, a mixed gas of SF ₆ gas and O ₂ gas may be used in the etching stage, and C ₄ F ₈ gas may be used in the deposition stage.

第２の層１２に対するエッチング工程（ステップＳ２３）では、次の２つの条件を満たすエッチング法を行う必要がある。第１の条件は、厚み方向とともに層方向への方向性をもつことであり、第２の条件は、酸化シリコン層に対しては浸食性を有するが、シリコン層に対しては浸食性を有しないことである。
第１の条件は、不要な部分に酸化シリコン層が残存して重量部１３２の変位の自由度を妨げることがないようにするために必要な条件である。第２の条件は、既に所定形状への加工が完了しているシリコンからなる第１の構造体１１０や第２の構造体１３０に浸食が及ばないようにするために必要な条件である。 In the etching step (step S23) for the second layer 12, it is necessary to perform an etching method that satisfies the following two conditions. The first condition is to have directionality in the layer direction as well as the thickness direction, and the second condition is erosive to the silicon oxide layer but erodible to the silicon layer. Is not to.
The first condition is a condition necessary for preventing the silicon oxide layer from remaining in an unnecessary portion and preventing the degree of freedom of displacement of the weight portion 132. The second condition is a condition necessary to prevent erosion of the first structure 110 and the second structure 130 made of silicon that has already been processed into a predetermined shape.

第１、第２の条件を満たすエッチング方法として、バッファド弗酸（例えば、ＨＦ＝５．５ｗｔ％、ＮＨ_４Ｆ＝２０ｗｔ％の混合水溶液）をエッチング液として用いるウェットエッチングを挙げることができる。 As an etching method that satisfies the first and second conditions, wet etching using buffered hydrofluoric acid (for example, a mixed aqueous solution of HF = 5.5 wt% and NH ₄ F = 20 wt%) can be given.

（１４）基体１４０の接合（ステップＳ２４、および図７Ｎ、図７Ｏ）
１）基体１４０への接合防止層１４１の形成（図７Ｎ）
基体１４０に接合防止層１４１を形成する。例えば、スパッタリングによって、基体１４０の上面にＣｒの層を形成する。さらに、レジストをマスクとするエッチングにより、突出部１３４の下面に対応するように、この層の外周を除去する。突出部１３４と基体１４０との接合を確保しつつ、重量部１３２と基体１４０との接合を防止するためである。 (14) Bonding of base 140 (step S24, and FIGS. 7N and 7O)
1) Formation of anti-bonding layer 141 on substrate 140 (FIG. 7N)
A bonding prevention layer 141 is formed on the base 140. For example, a Cr layer is formed on the upper surface of the substrate 140 by sputtering. Further, the outer periphery of this layer is removed by etching using a resist as a mask so as to correspond to the lower surface of the protrusion 134. This is to prevent the weight portion 132 and the base body 140 from being joined while securing the joint between the protruding portion 134 and the base body 140.

２）半導体基板Ｗと基体１４０の接合（図７Ｏ）
半導体基板Ｗと基体１４０とを接合する。基体１４０と突出部１３４それぞれの構成材料がガラスおよびＳｉの場合、陽極接合（静電接合ともいう）が可能となる。
基体１４０と突出部１３４とを接触させて加熱した状態で、これらの間に電圧を印加する。加熱によって基体１４０のガラスが軟化する。また、ガラス中に含まれる可動イオン（例えば、Ｎａイオン）の移動によって、基体１４０のガラスにナトリウム欠乏層が生成される。具体的には、可動イオンがガラス中を接合面と反対方向に移動してガラス表面に析出し、ガラス中の接合面近傍にナトリウム欠乏層が生成される。この結果、基体１４０と突出部１３４間に電気的二重層が発生し、その静電引力によりこれらが接合される。
このとき、接合防止層１４１が、基体１４０と重量部１３２間でのイオンの移動を制限する。この結果、基体１４０と重量部１３２間での接合が防止される。 2) Bonding of the semiconductor substrate W and the base 140 (FIG. 7O)
The semiconductor substrate W and the base 140 are bonded. When the constituent materials of the base 140 and the protrusion 134 are glass and Si, anodic bonding (also referred to as electrostatic bonding) is possible.
A voltage is applied between the base 140 and the protrusion 134 in a state where the base 140 and the protrusion 134 are heated. The glass of the substrate 140 is softened by heating. Further, a sodium-deficient layer is generated on the glass of the substrate 140 due to movement of mobile ions (for example, Na ions) contained in the glass. Specifically, movable ions move in the glass in the direction opposite to the bonding surface and precipitate on the glass surface, and a sodium-deficient layer is generated near the bonding surface in the glass. As a result, an electric double layer is generated between the base 140 and the protrusion 134, and these are joined by the electrostatic attractive force.
At this time, the bonding prevention layer 141 restricts the movement of ions between the base body 140 and the weight part 132. As a result, bonding between the base body 140 and the weight portion 132 is prevented.

（１５）半導体基板Ｗのダイシング（ステップＳ２５および図７Ｐ）
互いに接合された半導体基板Ｗおよび基体１４０にダイシングソー等で切れ込みを入れて、個々の半導体センサ１００に分離する。 (15) Dicing of the semiconductor substrate W (Step S25 and FIG. 7P)
The semiconductor substrate W and the base body 140 bonded to each other are cut with a dicing saw or the like and separated into individual semiconductor sensors 100.

（その他の実施形態）
本発明の実施形態は上記の実施形態に限られず拡張、変更可能であり、拡張、変更した実施形態も本発明の技術的範囲に含まれる。 (Other embodiments)
Embodiments of the present invention are not limited to the above-described embodiments, and can be expanded and modified. The expanded and modified embodiments are also included in the technical scope of the present invention.

本発明の一実施形態に係る加速度センサを表す斜視図である。It is a perspective view showing the acceleration sensor which concerns on one Embodiment of this invention. 図１の加速度センサを分解した状態を表す分解斜視図である。It is a disassembled perspective view showing the state which decomposed | disassembled the acceleration sensor of FIG. 図１の加速度センサの接続部（梁）上の配線を上面から見た状態を表す上面図である。It is a top view showing the state which looked at the wiring on the connection part (beam) of the acceleration sensor of FIG. 1 from the upper surface. 図３のＡ−Ａに沿って切断した状態を表す一部断面図である。FIG. 4 is a partial cross-sectional view illustrating a state cut along AA in FIG. 3. ピエゾ抵抗素子の抵抗からＸ軸方向での加速度を検出するための検出回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the detection circuit for detecting the acceleration in a X-axis direction from the resistance of a piezoresistive element. ピエゾ抵抗素子の抵抗からＹ軸方向での加速度を検出するための検出回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the detection circuit for detecting the acceleration in a Y-axis direction from the resistance of a piezoresistive element. ピエゾ抵抗素子の抵抗からＺ軸方向での加速度を検出するための検出回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the detection circuit for detecting the acceleration in a Z-axis direction from the resistance of a piezoresistive element. 加速度センサの作成手順の一例を表すフロー図である。It is a flowchart showing an example of the preparation procedure of an acceleration sensor. 図６の作成手順における加速度センサの状態を表す断面図である。It is sectional drawing showing the state of the acceleration sensor in the preparation procedure of FIG. 図６の作成手順における加速度センサの状態を表す断面図である。It is sectional drawing showing the state of the acceleration sensor in the preparation procedure of FIG. 図６の作成手順における加速度センサの状態を表す断面図である。It is sectional drawing showing the state of the acceleration sensor in the preparation procedure of FIG. 図６の作成手順における加速度センサの状態を表す断面図である。It is sectional drawing showing the state of the acceleration sensor in the preparation procedure of FIG. 図６の作成手順における加速度センサの状態を表す断面図である。It is sectional drawing showing the state of the acceleration sensor in the preparation procedure of FIG. 図６の作成手順における加速度センサの状態を表す断面図である。It is sectional drawing showing the state of the acceleration sensor in the preparation procedure of FIG. 図６の作成手順における加速度センサの状態を表す断面図である。It is sectional drawing showing the state of the acceleration sensor in the preparation procedure of FIG. 図６の作成手順における加速度センサの状態を表す断面図である。It is sectional drawing showing the state of the acceleration sensor in the preparation procedure of FIG. 図６の作成手順における加速度センサの状態を表す断面図である。It is sectional drawing showing the state of the acceleration sensor in the preparation procedure of FIG. 図６の作成手順における加速度センサの状態を表す断面図である。It is sectional drawing showing the state of the acceleration sensor in the preparation procedure of FIG. 図６の作成手順における加速度センサの状態を表す断面図である。It is sectional drawing showing the state of the acceleration sensor in the preparation procedure of FIG. 図６の作成手順における加速度センサの状態を表す断面図である。It is sectional drawing showing the state of the acceleration sensor in the preparation procedure of FIG. 図６の作成手順における加速度センサの状態を表す断面図である。It is sectional drawing showing the state of the acceleration sensor in the preparation procedure of FIG. 図６の作成手順における加速度センサの状態を表す断面図である。It is sectional drawing showing the state of the acceleration sensor in the preparation procedure of FIG. 図６の作成手順における加速度センサの状態を表す断面図である。It is sectional drawing showing the state of the acceleration sensor in the preparation procedure of FIG. 図６の作成手順における加速度センサの状態を表す断面図である。It is sectional drawing showing the state of the acceleration sensor in the preparation procedure of FIG. 図６の作成手順のステップＳ１２における加速度センサを上面から見た状態を表す上面図である。It is a top view showing the state which looked at the acceleration sensor in step S12 of the preparation procedure of FIG. 6 from the upper surface. 図８のＢ−Ｂに沿って切断した状態を表す一部断面図である。FIG. 9 is a partial cross-sectional view illustrating a state cut along BB in FIG. 8. 図６の作成手順のステップＳ２１における加速度センサを上面から見た状態を表す上面図である。It is a top view showing the state which looked at the acceleration sensor in step S21 of the preparation procedure of FIG. 6 from the upper surface. 図１０のＣ−Ｃに沿って切断した状態を表す一部断面図である。It is a partial sectional view showing the state cut along CC of FIG.

Explanation of symbols

１００加速度センサ
１１０第１の構造体
１１１固定部
１１２変位部
１１３接続部
１１５開口部
１１６拡散層
１２０接合部
１２１接合部
１２２接合部
１３０第２の構造体
１３１台座
１３２（１３２a-１３３ｅ）重量部
１３３開口部
１３４突出部
１３５第１のゲッタリング層
１４０基体
１４１接合防止層
１５０配線構造
１５１絶縁層
１５２配線層
１５３保護層
１５４コンタクトホール
１５５層間接続導体
１５６配線
１５７ボンディングパッド
１５８パッド開口
Ｒｘ１-Ｒｘ４，Ｒｙ１-Ｒｙ４，Ｒｚ１-Ｒｚ４ピエゾ抵抗素子
１４マスク
１５第２のゲッタリング層
１６開口 100 Acceleration sensor 110 First structure 111 Fixing part 112 Displacement part 113 Connection part 115 Opening part 116 Diffusion layer 120 Joining part 121 Joining part 122 Joining part 130 Second structure 131 Pedestal 132 (132a-133e) Weight part 133 Opening 134 Projection 135 First gettering layer 140 Base 141 Bonding prevention layer 150 Wiring structure 151 Insulating layer 152 Wiring layer 153 Protective layer 154 Contact hole 155 Interlayer connection conductor 156 Wiring 157 Bonding pad 158 Pad opening Rx1-Rx4, Ry1 -Ry4, Rz1-Rz4 Piezoresistive element 14 Mask 15 Second gettering layer 16 Opening

Claims

A first layer made of a first semiconductor material, a second layer made of an oxide, and a third layer made of a second semiconductor material and formed with a first gettering layer are sequentially stacked. Forming an oxide film on the first layer of the semiconductor substrate comprising:
Forming a first opening through which the first layer is exposed in the oxide film;
Forming a second gettering layer on a surface of the first layer exposed by the first opening, wherein a second opening is formed in a region which does not correspond to a displacement portion and a connection portion described later ; When,
Heat treating the semiconductor substrate to trap metal impurities in the first and second gettering layers;
Removing the second gettering layer that has captured the metal impurities;
Etching the first layer, a fixed part having a second opening, a displacement part disposed in the second opening and displaced with respect to the fixed part, the fixed part and the displacement part Forming a first structure having a connection portion connecting to each other;
The third layer is etched to form a second structure having a weight part joined to the displacement part, and a pedestal arranged to surround the weight part and joined to the fixed part. Steps to do,
A method for manufacturing an acceleration sensor, comprising:

A step of forming a diffusion layer functioning as a piezoresistive element in the connection portion by diffusion or implantation of impurities
The method of manufacturing an acceleration sensor according to claim 1, further comprising:

The second gettering layer, a manufacturing method of an acceleration sensor according to claim 1 or 2, characterized in that a polycrystalline silicon.

The first gettering layer, a manufacturing method of an acceleration sensor according to any one of claims 1 to 3, wherein the a second impurity layer that contains the impurities into the semiconductor material.

5. The method of manufacturing an acceleration sensor according to claim 4 , wherein the impurity is boron.

The first gettering layer, a manufacturing method of an acceleration sensor according to any one of claims 1 to 5, characterized in that a bulk micro defects (BMD) layer.

Manufacturing method of the first, the acceleration sensor according to any one of claims 1 to 6 the second semiconductor material is characterized in that both silicon.