JP5109683B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP5109683B2 JP5109683B2 JP2008015023A JP2008015023A JP5109683B2 JP 5109683 B2 JP5109683 B2 JP 5109683B2 JP 2008015023 A JP2008015023 A JP 2008015023A JP 2008015023 A JP2008015023 A JP 2008015023A JP 5109683 B2 JP5109683 B2 JP 5109683B2
- Authority
- JP
- Japan
- Prior art keywords
- arm
- circuits
- sets
- power conversion
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
この発明は、入力交流電源から負荷に安定した交流電圧を供給するために、PWM制御技術を用いつつ主回路構成に特徴を有する電力変換装置に関する。 The present invention relates to a power conversion device characterized by a main circuit configuration using a PWM control technique in order to supply a stable AC voltage from an input AC power supply to a load.
図6は、下記「非特許文献1」の回路構成を含む、この種の電力変換装置の従来例を示す回路構成図である。
FIG. 6 is a circuit configuration diagram showing a conventional example of this type of power conversion device including the circuit configuration of “Non-Patent
この電力変換装置2ではダイオードがそれぞれ逆並列接続された自己消弧形半導体素子としてのIGBT(絶縁ゲートバイポーラトランジスタ)のQ1とQ2とを直列接続してなる第1アーム,ダイオードがそれぞれ逆並列接続されたIGBTのQ3とQ4とを直列接続してなる第2アーム,ダイオードがそれぞれ逆並列接続されたIGBTのQ5とQ6とを直列接続してなる第3アーム,コンデンサC1それぞれを互いに並列接続している。また、リアクトルL1の一端を第1アームの中間接続点に接続し、リアクトルL2とコンデンサC3とを直列接続してなる出力フィルタのリアクトルL2側端を第3アームの中間接続点に接続してなる電力変換回路PCC1としている。さらに、この電力変換回路PCC1への入力交流電源1の一端とリアクトルL1の他端とを接続し、入力交流電源1の他端は第2アームの中間接続点と前記出力フィルタのコンデンサC3側端とに接続すると共に、コンデンサC3の両端から給電される負荷3に安定した交流電圧を印加するために、前記電力変換回路のスイッチング動作を制御する制御装置4とから構成されている。ここで、コンデンサC2は入力電源1のフィルタコンデンサである。
In this
この電力変換装置2において、コンデンサC1をIGBTのQ3,Q4,Q5,Q6とそのダイオードで構成されるコンバータの電源と考えたとき、このコンバータは入力交流電源1と負荷3との間に直列接続されていることから直列コンバータとも称される。
In this
また、コンデンサC1が出力側に接続されているIGBTのQ1,Q2,Q3,Q4とそのダイオードは、入力交流電源1に並列に接続されているコンバータと見做せることから並列コンバータとも称される。
Further, the IGBTs Q1, Q2, Q3, and Q4 and the diodes of the IGBTs to which the capacitor C1 is connected on the output side can be regarded as converters that are connected in parallel to the input
すなわち、前記直列コンバータが任意の電圧を発生することで、負荷3には入力交流電源1の電圧と該直列コンバータの電圧とが加算されて印加されることになる。従って、負荷3には一定の電圧を供給することができる。このとき、前記並列コンバータは入力交流電源1との間で充放電動作を行うことで、コンデンサC1の電圧をほぼ一定にしている。
That is, when the series converter generates an arbitrary voltage, the voltage of the input
図7は、図6に示した電力変換装置2の電力変換回路PCC1のスイッチング動作を説明するための波形図である。
FIG. 7 is a waveform diagram for explaining the switching operation of the power conversion circuit PCC1 of the
図6に示した制御装置4により、交流電圧検出器PT1の検出値としての図7に示す入力電圧である入力交流電源1の電圧極性の変化に同期して、図7に示すようにIGBTのQ3,Q4にはオン・オフ動作をさせつつ、直流電圧指令値に基づいたPWM制御結果によるオン・オフ信号を、図7に示すようにIGBTのQ1,Q2に与えることで、コンデンサC1の両端電圧を入力交流電源1の振幅値より高い値でのほぼ一定値に調整するようにしている。そして、このコンデンサC1の両端電圧を、上述の如くIGBTのQ3,Q4にはオン・オフ動作をさせつつ、電圧検出器PT2の検出値に対応する出力電圧指令値によるPWM制御に基づいたオン・オフ信号を、図7に示すようにIGBTのQ5,Q6に与える。その結果、負荷3には、入力交流電源1の電圧変動を補償しつつ、その周波数が入力交流電源1と等しく、所望の振幅値の交流電圧を供給することができる。
The control device 4 shown in FIG. 6 synchronizes with the change in the voltage polarity of the input
なお図7では、IGBTのQ1,Q2,Q5,Q6それぞれのオン・オフ信号はIGBTのQ3,Q4のオン・オフ信号の変化に対応しつつ、一定幅で示しているが、これは模式的に示すもので、実際には、上述のPWM制御結果それぞれに応じてこれらの幅は増減する。また、図7からも明らかなように、IGBTのQ1とQ2は逆論理の関係にあり、同様に、IGBTのQ3とQ4、および、IGBTのQ5とQ6は逆論理の関係にある。
図6に示した回路構成の電力変換装置の大容量化手段として、上述の電力変換回路2組を並列運転する方法がある。 As a means for increasing the capacity of the power conversion device having the circuit configuration shown in FIG. 6, there is a method of operating the above-described two power conversion circuits in parallel.
しかしながら、前記電力変換回路の並列運転では回路内部の素子特性のばらつき等によって、単にその出力端を並列接続するのみでは各電力変換回路の出力電流にアンバランスが発生し、該回路間に横流を発生させる。上記「特許文献1」はその解決策の一例である。
However, in parallel operation of the power conversion circuit, simply by connecting the output terminals in parallel due to variations in element characteristics within the circuit, an imbalance occurs in the output current of each power conversion circuit, and cross current flows between the circuits. generate. The above-mentioned “
この発明の目的は、PWM制御技術を用いつつ主回路構成に特徴を有する上述の電力変換回路の並列運転における横流を抑制できる電力変換装置を提供することにある。 The objective of this invention is providing the power converter device which can suppress the cross current in the parallel operation of the above-mentioned power converter circuit which has the characteristics in a main circuit structure, using a PWM control technique.
この第1の発明は、自己消弧形半導体素子とダイオードとの逆並列接続回路2個を直列接続してなる第1アーム,第2アーム,第3アームと、第1コンデンサとを互いに並列接続し、第1リアクトルの一端を第1アームの中間接続点に接続し、第2リアクトルと第2コンデンサとを直列接続してなる出力フィルタのリアクトル側端を第3アームの中間接続点に接続して形成される電力変換回路を2組備え、入力交流電源の一端とそれぞれの前記第1リアクトルの他端とを接続し、該入力交流電源の他端はそれぞれの前記第2アームの中間接続点とそれぞれの前記出力フィルタのコンデンサ側端とに接続すると共に、それぞれの前記第2コンデンサの両端から並列給電される負荷に交流電圧を印加するために、前記2組の電力変換回路のスイッチング動作を制御する制御装置から構成される電力変換装置において、
前記制御装置には、前記2組の電力変換回路から前記負荷に流れる電流それぞれとこれらの電流のその都度の平均値との差を差電流として導出する差電流検出回路を2組備え、前記第3アームへのPWMパルス指令にローパスフィルタを介した値それぞれと前記差電流のいずれかとから前記第3アームを形成する自己消弧形半導体素子それぞれのオンタイミングを調整する4組のタイミング調整回路を備えたことを特徴とする。
According to the first aspect of the present invention, a first arm, a second arm, and a third arm formed by connecting two antiparallel connection circuits of a self-extinguishing semiconductor element and a diode in series are connected in parallel to each other. Then, one end of the first reactor is connected to the intermediate connection point of the first arm, and the reactor side end of the output filter formed by connecting the second reactor and the second capacitor in series is connected to the intermediate connection point of the third arm. 2 sets of power conversion circuits formed by connecting one end of an input AC power supply and the other end of each of the first reactors, and the other end of the input AC power supply is an intermediate connection point of each of the second arms Are connected to the capacitor side ends of the respective output filters, and the switch of the two power conversion circuits is applied to apply an AC voltage to a load fed in parallel from both ends of the second capacitors. The power converter and a control device for controlling the ring operation,
The control device includes two sets of difference current detection circuits for deriving the difference between each of the currents flowing from the two sets of power conversion circuits to the load and an average value of these currents as a difference current, Four sets of timing adjustment circuits for adjusting the on-timing of each self-extinguishing semiconductor element forming the third arm from each of the values via a low-pass filter and the difference current in the PWM pulse command to the three arms It is characterized by having .
第2の発明は、自己消弧形半導体素子とダイオードとの逆並列接続回路2個を直列接続してなる第1アーム,第2アーム,第3アームと、第1コンデンサとを互いに並列接続し、第1リアクトルの一端を第1アームの中間接続点に接続し、第2リアクトルと第2コンデンサとを直列接続してなる出力フィルタのリアクトル側端を第3アームの中間接続点に接続して形成される電力変換回路を2組備え、
入力交流電源の一端とそれぞれの前記第1リアクトルの他端とを接続し、該入力交流電源の他端はそれぞれの前記第2アームの中間接続点とそれぞれの前記出力フィルタのコンデンサ側端とに接続すると共に、それぞれの前記第2コンデンサの両端から並列給電される負荷に交流電圧を印加するために、前記2組の電力変換回路のスイッチング動作を制御する制御装置から構成される電力変換装置において、
前記制御装置には、前記2組の電力変換回路から前記負荷に流れる電流それぞれとこれらの電流のその都度の平均値との差を差電流として導出する2組の差電流検出回路と、それぞれの前記差電流の極性を反転する2組の極性反転回路と、
前記一方の第3アームへのPWMパルス指令にローパスフィルタを介した値それぞれと前記差電流のいずれかとから該第3アームを形成する自己消弧形半導体素子それぞれのオンタイミングを調整する2組の第1のタイミング調整回路と、
前記他方の第3アームへのPWMパルス指令にローパスフィルタを介した値それぞれと前記極性を反転した差電流のいずれかとから該第3アームを形成する自己消弧形半導体素子それぞれのオンタイミングを調整する2組の第2のタイミング調整回路とを備えたことを特徴とする。
According to a second aspect of the present invention, a first arm, a second arm, and a third arm formed by connecting two antiparallel connection circuits of a self-extinguishing semiconductor element and a diode in series are connected in parallel to each other. , One end of the first reactor is connected to the intermediate connection point of the first arm, and the reactor side end of the output filter formed by connecting the second reactor and the second capacitor in series is connected to the intermediate connection point of the third arm. Two sets of power conversion circuits to be formed are provided,
One end of the input AC power supply is connected to the other end of each of the first reactors, and the other end of the input AC power supply is connected to an intermediate connection point of each of the second arms and a capacitor side end of each of the output filters. In the power converter configured by the control device that controls the switching operation of the two power converter circuits in order to connect and apply an AC voltage to the load fed in parallel from both ends of each of the second capacitors ,
The control device includes two sets of difference current detection circuits for deriving a difference between each of the currents flowing from the two sets of power conversion circuits to the load and an average value of these currents as a difference current, Two sets of polarity inverting circuits for inverting the polarity of the difference current;
Two sets of adjusting the on-timing of each of the self-extinguishing semiconductor elements forming the third arm from each of the value via the low-pass filter and the difference current in the PWM pulse command to the one third arm A first timing adjustment circuit;
The on-timing of each self-extinguishing semiconductor element forming the third arm is adjusted based on each of the PWM pulse command to the other third arm via the low-pass filter and the difference current with the polarity reversed. And two sets of second timing adjustment circuits .
第3の発明は前記第1又は第2の発明の電力変換装置において、前記制御装置では、前記第3アームを前記入力交流電源よりも高い周波数でスイッチング動作させ、このときの前記2組の電力変換回路から前記負荷に流れる電流それぞれと前記平均値との差である差電流それぞれに基づいて、前記第3アームを形成する自己消弧形半導体素子それぞれのオンタイミングを調整するようにしたことを特徴とする。
According to a third aspect of the present invention, in the power conversion device of the first or second aspect of the invention, the control device causes the third arm to perform a switching operation at a frequency higher than that of the input AC power source, and the two sets of power at this time The on-timing of each self-extinguishing semiconductor element forming the third arm is adjusted based on a difference current that is a difference between each current flowing from the conversion circuit to the load and the average value. Features .
この発明によれば、前記電力変換装置において、2組の電力変換回路から負荷に流れる電流それぞれとこれらの電流のその都度の平均値との差である差電流それぞれにより、速やかに各電力変換回路の第3アームのオンタイミングを補正することで、該電力変換回路の並列運転における横流を抑制することができる。 According to the present invention, in the power conversion device, each power conversion circuit is promptly determined by a difference current that is a difference between each of the currents flowing from the two sets of power conversion circuits to the load and an average value of the respective currents. By correcting the ON timing of the third arm, it is possible to suppress the cross current in the parallel operation of the power conversion circuit.
図1は、この発明の実施の形態を示す電力変換装置の回路構成図である。 FIG. 1 is a circuit configuration diagram of a power conversion device showing an embodiment of the present invention.
この電力変換装置10では、ダイオードがそれぞれ逆並列接続されたIGBTのQ11とQ12とを直列接続してなる第1アーム,ダイオードがそれぞれ逆並列接続されたIGBTのQ13とQ14とを直列接続してなる第2アーム,ダイオードがそれぞれ逆並列接続されたIGBTのQ15とQ16とを直列接続してなる第3アーム,コンデンサC11それぞれを互いに並列接続している。また、リアクトルL11の一端を第1アームの中間接続点に接続し、リアクトルL12とコンデンサC12とを直列接続してなる出力フィルタのリアクトルL12側端を第3アームの中間接続点に接続してなる電力変換回路PCC10としている。 In this power converter 10, a first arm formed by serially connecting IGBTs Q11 and Q12 each having a diode connected in antiparallel, and an IGBT Q13 and Q14 each having a diode connected in reverse parallel are connected in series. The second arm and the third arm formed by serially connecting the Q15 and Q16 of the IGBT having the diodes connected in antiparallel to each other and the capacitor C11 are connected in parallel to each other. Further, one end of the reactor L11 is connected to the intermediate connection point of the first arm, and the reactor L12 side end of the output filter formed by connecting the reactor L12 and the capacitor C12 in series is connected to the intermediate connection point of the third arm. The power conversion circuit PCC10 is used.
また同様に、ダイオードがそれぞれ逆並列接続されたIGBTのQ21とQ22とを直列接続してなる第1アーム,ダイオードがそれぞれ逆並列接続されたIGBTのQ23とQ24とを直列接続してなる第2アーム,ダイオードがそれぞれ逆並列接続されたIGBTのQ25とQ26とを直列接続してなる第3アーム,コンデンサC21それぞれを互いに並列接続している。また、リアクトルL21の一端を第1アームの中間接続点に接続し、リアクトルL22とコンデンサC22とを直列接続してなる出力フィルタのリアクトルL22側端を第3アームの中間接続点に接続してなる電力変換回路PCC20としている。 Similarly, a first arm formed by serially connecting IGBTs Q21 and Q22 each having a diode connected in antiparallel, and a second arm formed by serially connecting IGBTs Q23 and Q24 each having a diode connected in reverse parallel. A third arm formed by connecting Q25 and Q26 of an IGBT, to which an arm and a diode are connected in antiparallel, respectively, and a capacitor C21 are connected in parallel to each other. Further, one end of the reactor L21 is connected to the intermediate connection point of the first arm, and the reactor L22 side end of the output filter formed by connecting the reactor L22 and the capacitor C22 in series is connected to the intermediate connection point of the third arm. The power conversion circuit PCC20 is used.
さらに、この電力変換回路PCC10,PCC20への入力交流電源1の一端と,リアクトルL11およびL22の他端とを接続し、入力交流電源1の他端は電力変換回路PCC10の第2アームおよび電力変換回路PCC20の第2アームの中間接続点と、前記出力フィルタのコンデンサC12およびC22側端とに接続すると共に、コンデンサC12およびC22の両端から給電される負荷3に安定した交流電圧を印加するために、前記電力変換回路それぞれのスイッチング動作を制御する制御装置30または50とから構成されている。
Further, one end of the input
ここで、コンデンサC10は入力電源1のフィルタコンデンサであり、交流電流検出器CT1,CT2は電力変換回路PCC10,PCC20それぞれからの出力電流を検出するために設けている。また、交流電圧検出器PT1,PT2は、先述の如く、入力交流電源1の電圧と電力変換装置10の出力電圧を検出するために設けている。なお、図1からも明らかなように、電力変換回路PCC10,PCC20それぞれの回路構成は、図6に示した電力変換回路PCC1の回路構成と同じである。
Here, the capacitor C10 is a filter capacitor of the
この発明の電力変換装置10における電力変換回路PCC10とPCC20の並列運転での横流の抑制手段について、図2〜5を参照しつつ、以下に説明をする。 The cross current suppressing means in the parallel operation of the power conversion circuits PCC10 and PCC20 in the power conversion device 10 of the present invention will be described below with reference to FIGS.
図2は、この発明の第1の実施例としての図1に示した制御装置30の部分詳細回路構成図である。すなわち、この回路構成は電力変換装置10における電力変換回路PCC10とPCC20の並列運転での横流の抑制手段に関係する部分を示している。 FIG. 2 is a partial detailed circuit configuration diagram of control device 30 shown in FIG. 1 as the first embodiment of the present invention. That is, this circuit configuration shows a portion related to the cross current suppressing means in the parallel operation of the power conversion circuits PCC 10 and PCC 20 in the power conversion device 10.
電圧制御・PWM演算回路31では、交流電圧検出器PT1の検出値の極性変化を基準として図示しないIGBTのQ13,Q14,Q23,Q24をオン・オフ動作させつつ、該検出値と直流電圧指令値とに基づいたPWM制御演算結果によるオン・オフ信号を図示しないIGBTのQ11,Q12,Q21,Q22に与えることで、コンデンサC11,C21それぞれの両端電圧を入力交流電源1の振幅値より高い値でのほぼ一定値に調整するようにしている。
In the voltage control /
さらに、この電圧制御・PWM演算回路31では、電圧検出器PT2の検出値と出力電圧指令値とによるPWM制御演算結果に基づいたオン・オフ信号をLPF(ローパスフィルタ)34,38,42,46とAND素子36,40,44,48に送出している。
Further, in this voltage control /
また、抵抗R11〜R16および演算増幅素子OP1からなる差電流検出回路32と、抵抗R21〜R26および演算増幅素子OP2からなる差電流検出回路33には交流電流検出器CT1,CT2それぞれの検出値が入力され、抵抗R13,R14の接続点と抵抗R23,R24の接続点とが図示の如く結ばれている。これにより、抵抗R13の両端にはPCC10の出力電流と、電力変換回路PCC10の出力電流と電力変換回路PCC20の出力電流の平均値との差が得られ、同様に、抵抗R23の両端にはPCC20の出力電流と前記平均値との差が得られる。従って、演算増幅素子OP1の出力端にはPCC10の出力電流と前記平均値との差の極性を反転した増幅値が得られ、同様に、演算増幅素子OP2の出力端にはPCC20の出力電流と前記平均値との差の極性を反転した増幅値が得られる。
The detected values of the AC current detectors CT1 and CT2 are respectively detected in the difference
図3は、図2に示した差電流検出回路,LPF,コンパレータ素子,AND素子それぞれの基本的な動作を説明する波形図であり、この図は電力変換回路PCC10の出力電流とPCC20の出力電流とが等しいときの動作波形図である。 FIG. 3 is a waveform diagram for explaining basic operations of the differential current detection circuit, LPF, comparator element, and AND element shown in FIG. 2, and this figure shows the output current of the power conversion circuit PCC10 and the output current of the PCC20. It is an operation | movement waveform diagram when these are equal.
この図において、コンパレータ素子部でのaの波形は電圧制御・PWM演算回路31から出力されたIGBTのQ15,Q16,Q25,Q26それぞれへのオン・オフ信号(PWMパルス指令)であり、このオン・オフ信号にLPFを介することにより、エッジに傾斜を持ったbの波形に変換される。すなわち、コンパレータ素子では図示の基準レベルC0 の電圧値と前記傾斜を持ったbの波形の値との比較演算を行い、この演算結果と前記aの波形の値との論理演算をAND素子が行うことにより、AND素子部の出力はd0 の波形となり、このd0 の波形の値がオン・オフ信号としてゲート駆動回路37,41,45,49それぞれに伝達される。
In this figure, the waveform a in the comparator element part is an on / off signal (PWM pulse command) to each of the Q15, Q16, Q25, and Q26 of the IGBT output from the voltage control /
このときの基準レベルの電圧値は、上述の差電流検出回路の演算増幅素子OP1,OP2の出力端の電圧値が「零」であることから、例えば、+15Vを抵抗R16とR17、または抵抗R26とR27で分圧した値で設定される。従って、AND素子の出力であるIGBTのQ15,Q16,Q25,Q26それぞれへのオンタイミングが、電圧制御・PWM演算回路31からのオンタイミングよりも、例えば、数マイクロ秒遅れた位置に設定される。
The voltage value at the reference level at this time is, for example, +15 V is set to resistors R16 and R17, or resistor R26 because the voltage value at the output terminal of the operational amplifiers OP1 and OP2 of the above-described differential current detection circuit is “zero”. And the value divided by R27. Accordingly, the ON timing of each of the IGBTs Q15, Q16, Q25, and Q26, which are the outputs of the AND element, is set at a position delayed by, for example, several microseconds from the ON timing from the voltage control /
図4は、図2に示した差電流検出回路,LPF,コンパレータ素子,AND素子それぞれにおける電力変換回路PCC10,PCC20間の横流を抑制するときの動作を説明する波形図である。 FIG. 4 is a waveform diagram for explaining the operation when suppressing the cross current between the power conversion circuits PCC10 and PCC20 in the differential current detection circuit, LPF, comparator element, and AND element shown in FIG.
図4(イ)は、差電流検出回路の出力値が前記基準レベルC0 より低下してC1 となったとき、すなわち、電力変換回路PCC10,PCC20それぞれの出力電流間に差が発生し、その出力電流の極性が正でその振幅がより大きいとき、または極性が負でその振幅がより小さいときの挙動を示す波形である。 Figure 4 (a) is, when the output value of the differential current detection circuit becomes C 1 decreases from the reference level C 0, i.e., the difference is generated between the power conversion circuit PCC 10, PCC20 respective output currents, It is a waveform showing the behavior when the polarity of the output current is positive and the amplitude is larger, or when the polarity is negative and the amplitude is smaller.
この図のd1 の波形からも明らかなように、IGBTへのオンタイミングをより早めるように動作するので、その出力電圧の振幅が増大する。従って、図2に示した回路構成では、相手方の電力変換回路の同極性の出力電流が増大するように作用すると共に、自方の電力変換回路の反対極性の出力電流が増大するように作用する。 As apparent from the waveform of d 1 in this figure, since the operation is performed so as to advance the on-timing to the IGBT, the amplitude of the output voltage increases. Therefore, the circuit configuration shown in FIG. 2 acts to increase the output current of the opposite polarity of the counterpart power conversion circuit and to increase the output current of the opposite polarity of the own power conversion circuit. .
図4(ロ)は、差電流検出回路の出力値が前記基準レベルC0 より上昇してC2 となったとき、すなわち、電力変換回路PCC10,PCC20それぞれの出力電流間に差が発生し、その出力電流の極性でその振幅がより小さいとき、または、極性が負でその振幅がより大きいときのの挙動を示す波形である。 FIG. 4B shows that when the output value of the difference current detection circuit rises from the reference level C 0 to C 2 , that is, a difference occurs between the output currents of the power conversion circuits PCC 10 and PCC 20. It is a waveform showing the behavior when the amplitude is smaller with the polarity of the output current, or when the polarity is negative and the amplitude is larger.
この図のd2 の波形からも明らかなように、IGBTへのオンタイミングをより遅らせるように動作するので、その出力電圧の振幅が減少する。従って、図2に示した回路構成では、相手方の電力変換回路の同極性の出力電流が減少するように作用すると共に、自方の電力変換回路の反対極性の出力電流が減少するように作用する。 As is apparent from the waveform of d 2 in this figure, since the operation is performed so as to delay the on-timing to the IGBT, the amplitude of the output voltage decreases. Therefore, the circuit configuration shown in FIG. 2 acts so that the output current of the same polarity of the power conversion circuit of the other party is reduced and the output current of the opposite polarity of the power conversion circuit of the other party is reduced. .
図5は、この発明の第2の実施例としての図1に示した制御装置50の部分詳細回路構成図である。この図において、図2に示した回路構成と同一機能を有するものには、同一符号を付している。すなわち、この回路構成が、図2に示した回路構成と異なっている点は、極性反転回路51,52を付加していることである。
FIG. 5 is a partial detailed circuit configuration diagram of control device 50 shown in FIG. 1 as the second embodiment of the present invention. In this figure, components having the same functions as those in the circuit configuration shown in FIG. That is, this circuit configuration is different from the circuit configuration shown in FIG. 2 in that
従って、この制御装置50では電力変換回路PCC10,PCC20それぞれの出力電流間に差が発生し、その出力電流の極性が正でその振幅がより大きいとき、または、極性が負でその振幅がより小さいときには、相手方の電力変換回路の同極性の出力電流が増大するように作用すると共に、極性反転回路の追加により、自方の電力変換回路の同極性の出力電流が減少するように作用する。 Therefore, in this control device 50, a difference occurs between the output currents of the power conversion circuits PCC10 and PCC20, and when the polarity of the output current is positive and the amplitude is larger, or the polarity is negative and the amplitude is smaller. In some cases, the output current with the same polarity of the power conversion circuit of the other party increases so that the output current with the same polarity of the power conversion circuit of the other party decreases due to the addition of the polarity inversion circuit.
また、電力変換回路PCC10,PCC20それぞれの出力電流間に差が発生し、その出力電流の極性が正でその振幅がより小さいとき、または、極性が負でその振幅がより大きいときには、相手方の電力変換回路の同極性の出力電流が減少するように作用すると共に、極性反転回路の追加により、自方の電力変換回路の同極性の出力電流が増大するように作用する。 Further, when a difference occurs between the output currents of the power conversion circuits PCC10 and PCC20 and the polarity of the output current is positive and the amplitude is smaller, or when the polarity is negative and the amplitude is larger, the power of the other party The output current having the same polarity of the conversion circuit acts to decrease, and the addition of the polarity inversion circuit acts to increase the output current of the same polarity of the own power conversion circuit.
以上のように、この発明の電力変換装置10において、電力変換回路PCC10の第3アームおよび電力変換回路PCC20の第3アームのオンタイミングを、制御装置30または制御装置50の電圧制御・PWM演算回路31が出力するPWM制御演算結果に基づいたその都度のオン・オフ信号に対して、速やかに補正することで、電力変換回路PCC10,PCC20の並列運転における横流を抑制することができる。
As described above, in the power conversion device 10 of the present invention, the on-timing of the third arm of the power conversion circuit PCC10 and the third arm of the power conversion circuit PCC20 is determined by the voltage control / PWM operation circuit of the control device 30 or the control device 50. By quickly correcting the on / off signal for each time based on the PWM control calculation result output by the
1…入力交流電源、2,10…電力変換装置、3…負荷、4,30,50…制御装置、31…電圧制御・PWM演算回路、32,33…差電流検出回路、34,38,42,46…LPF、35,39,43,47…コンパレータ素子、36,40,44,48…AND素子、37,41,45,49…ゲート駆動回路、51,52…極性反転回路。
DESCRIPTION OF
Claims (3)
入力交流電源の一端とそれぞれの前記第1リアクトルの他端とを接続し、該入力交流電源の他端はそれぞれの前記第2アームの中間接続点とそれぞれの前記出力フィルタのコンデンサ側端とに接続すると共に、それぞれの前記第2コンデンサの両端から並列給電される負荷に交流電圧を印加するために、前記2組の電力変換回路のスイッチング動作を制御する制御装置から構成される電力変換装置において、
前記制御装置には、前記2組の電力変換回路から前記負荷に流れる電流それぞれとこれらの電流のその都度の平均値との差を差電流として導出する差電流検出回路を2組備え、前記第3アームへのPWMパルス指令にローパスフィルタを介した値それぞれと前記差電流のいずれかとから前記第3アームを形成する自己消弧形半導体素子それぞれのオンタイミングを調整する4組のタイミング調整回路を備えたことを特徴とする電力変換装置。 A first arm, a second arm, a third arm, and a first capacitor formed by connecting two antiparallel connection circuits of a self-extinguishing semiconductor element and a diode in series are connected in parallel to each other, and one end of the first reactor Is connected to the intermediate connection point of the first arm, and the reactor side end of the output filter formed by connecting the second reactor and the second capacitor in series is connected to the intermediate connection point of the third arm. 2 sets,
One end of the input AC power supply is connected to the other end of each of the first reactors, and the other end of the input AC power supply is connected to an intermediate connection point of each of the second arms and a capacitor side end of each of the output filters. In the power converter configured by the control device that controls the switching operation of the two power converter circuits in order to connect and apply an AC voltage to the load fed in parallel from both ends of each of the second capacitors ,
The control device includes two sets of difference current detection circuits for deriving the difference between each of the currents flowing from the two sets of power conversion circuits to the load and an average value of these currents as a difference current, Four sets of timing adjustment circuits for adjusting the on-timing of each self-extinguishing semiconductor element forming the third arm from each of the values via a low-pass filter and the difference current in the PWM pulse command to the three arms A power conversion device comprising:
入力交流電源の一端とそれぞれの前記第1リアクトルの他端とを接続し、該入力交流電源の他端はそれぞれの前記第2アームの中間接続点とそれぞれの前記出力フィルタのコンデンサ側端とに接続すると共に、それぞれの前記第2コンデンサの両端から並列給電される負荷に交流電圧を印加するために、前記2組の電力変換回路のスイッチング動作を制御する制御装置から構成される電力変換装置において、 One end of the input AC power supply is connected to the other end of each of the first reactors, and the other end of the input AC power supply is connected to an intermediate connection point of each of the second arms and a capacitor side end of each of the output filters. In the power converter configured by the control device that controls the switching operation of the two power converter circuits in order to connect and apply an AC voltage to the load fed in parallel from both ends of each of the second capacitors ,
前記制御装置には、前記2組の電力変換回路から前記負荷に流れる電流それぞれとこれらの電流のその都度の平均値との差を差電流として導出する2組の差電流検出回路と、それぞれの前記差電流の極性を反転する2組の極性反転回路と、 The control device includes two sets of difference current detection circuits for deriving a difference between each of the currents flowing from the two sets of power conversion circuits to the load and an average value of these currents as a difference current, Two sets of polarity inverting circuits for inverting the polarity of the difference current;
前記一方の第3アームへのPWMパルス指令にローパスフィルタを介した値それぞれと前記差電流のいずれかとから該第3アームを形成する自己消弧形半導体素子それぞれのオンタイミングを調整する2組の第1のタイミング調整回路と、 Two sets of adjusting the on-timing of each of the self-extinguishing semiconductor elements forming the third arm from each of the value via the low-pass filter and the difference current in the PWM pulse command to the one third arm A first timing adjustment circuit;
前記他方の第3アームへのPWMパルス指令にローパスフィルタを介した値それぞれと前記極性を反転した差電流のいずれかとから該第3アームを形成する自己消弧形半導体素子それぞれのオンタイミングを調整する2組の第2のタイミング調整回路とを備えたことを特徴とする電力変換装置。 The on-timing of each self-extinguishing semiconductor element forming the third arm is adjusted based on each of the PWM pulse command to the other third arm via the low-pass filter and the difference current with the polarity reversed. A power conversion device comprising two sets of second timing adjustment circuits.
前記制御装置では、前記第3アームを前記入力交流電源よりも高い周波数でスイッチング動作させ、このときの前記2組の電力変換回路から前記負荷に流れる電流それぞれと前記平均値との差である差電流それぞれに基づいて、前記第3アームを形成する自己消弧形半導体素子それぞれのオンタイミングを調整するようにしたことを特徴とする電力変換装置。 In the power converter device according to claim 1 or 2,
In the control device, the third arm is switched at a frequency higher than that of the input AC power supply, and a difference that is a difference between each of the currents flowing from the two power conversion circuits to the load and the average value at this time. An on-timing of each self-extinguishing semiconductor element forming the third arm is adjusted based on each current .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008015023A JP5109683B2 (en) | 2008-01-25 | 2008-01-25 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008015023A JP5109683B2 (en) | 2008-01-25 | 2008-01-25 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009177978A JP2009177978A (en) | 2009-08-06 |
JP5109683B2 true JP5109683B2 (en) | 2012-12-26 |
Family
ID=41032477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008015023A Active JP5109683B2 (en) | 2008-01-25 | 2008-01-25 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5109683B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021024394A1 (en) * | 2019-08-06 | 2021-02-11 | 東芝三菱電機産業システム株式会社 | Power conversion system |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0433573A (en) * | 1990-05-28 | 1992-02-04 | Mitsubishi Electric Corp | Inverter |
JPH10225144A (en) * | 1997-02-05 | 1998-08-21 | Nippon Electric Ind Co Ltd | Method of controlling gate of three-arm ups |
-
2008
- 2008-01-25 JP JP2008015023A patent/JP5109683B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009177978A (en) | 2009-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101973676B1 (en) | Three-level unit inverter | |
JP6123900B2 (en) | Inverter device | |
JP2008167091A (en) | Triangular-wave generating circuit, and pwm circuit | |
JPS63198581A (en) | Dc component corrector for inverter output voltage | |
JP2004201427A (en) | Current detection device and pwm inverter using same | |
WO2013073678A1 (en) | Neutral-point-clamped multilevel power conversion device | |
JP5109683B2 (en) | Power converter | |
JPH08317663A (en) | Control device for clamped-neutral type power converter | |
JP6573167B2 (en) | Parallel chopper device | |
JP4106704B2 (en) | Three-phase current controller | |
JP2010273470A (en) | Control circuit of multiplex chopper circuit | |
JP6646380B2 (en) | Current detection circuit | |
JP4498891B2 (en) | Semiconductor power converter | |
JP2018046601A (en) | Control device of power factor improving converter | |
JP6157599B2 (en) | Power conversion apparatus, motor drive apparatus including the same, blower including the same, compressor, air conditioner including them, refrigerator, and refrigerator | |
JP4795761B2 (en) | DC power supply | |
JP2016015847A (en) | Multilevel power converter | |
JP2009257811A (en) | Current detecting circuit | |
JP6207796B2 (en) | Power converter | |
JP2001352764A (en) | Inverter controller | |
JP6280767B2 (en) | Driving circuit | |
JP2018133853A (en) | Current detection method for inverter, current detection device for inverter, and active filter | |
JP5243314B2 (en) | Switching circuit | |
JP2023167438A (en) | Power conversion device | |
JPH0974771A (en) | Inverter apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20100812 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5109683 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |