JP5104799B2 - 感光性レジスト保護用テープと半導パッケージ基板の製造方法および半導体パッケージ基板 - Google Patents
感光性レジスト保護用テープと半導パッケージ基板の製造方法および半導体パッケージ基板 Download PDFInfo
- Publication number
- JP5104799B2 JP5104799B2 JP2009085364A JP2009085364A JP5104799B2 JP 5104799 B2 JP5104799 B2 JP 5104799B2 JP 2009085364 A JP2009085364 A JP 2009085364A JP 2009085364 A JP2009085364 A JP 2009085364A JP 5104799 B2 JP5104799 B2 JP 5104799B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base film
- semiconductor package
- photosensitive resist
- package substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
本発明は、電子機器、電気機器、コンピューター、通信機器等に用いられる半導体パッケージ基板、特に、ＦＣ−ＢＧＡ基板（FC-BGA： Flip Chip-Ball Grid Array）、ＣＳＰ基板（CSP： Chip Size Package）に用いるソルダーレジスト層を形成する際に用いる感光性レジスト保護用テープの構造と製造方法に関する。
従来、半導体パッケージ基板は絶縁樹脂の積層による絶縁層形成、レーザー等によるビアの形成、パターンメッキによる配線形成を繰り返すことにより、３次元的に配線パターンを形成する基板である。近年、高性能化、軽薄短小化の要求が進み、配線パターンの細線化、接続端子（ランド、パッド等）の微細化、層間を電気的に接続するビアの小径化が進み、それらが多数存在する複雑な基板が形成されている。更に、ワイヤボンディング用パッドのないＦＣ−ＢＧＡやＣＳＰが開発され、高密度化に対応する為、急速に細線化、微細化が進んできている。
半導体パッケージ基板における、実装工程は、半導体パッケージ基板側のソルダーレジスト層の開口部と半導体チップ側の電極パッドをはんだにより接続し、半導体パッケージ基板と半導体チップの間隙をアンダーフィルにより充填する。はんだ接続はそれに接するソルダーレジストの開口形状が適切でない場合、半導体パッケージ基板と半導体チップとを接続するはんだが接続不良を起こす問題があり、微細化に伴う実装時の歩留まりや実装後の接続信頼を維持もしくは向上させるため、ソルダーレジストの開口部を制御しなくてはならない。
半導体パッケージ基板で使用されるソルダーレジストは塗工、乾燥後の未露光状態でタックが発生しており、取り扱い、及び露光時の光硬化反応の関係上、粘着フィルムをソルダーレジスト上に貼付し、ソルダーレジスト表面の保護の役目として使われている。
半導体パッケージ基板で使用されるソルダーレジストは塗工、乾燥後の未露光状態でタックが発生しており、取り扱い、及び露光時の光硬化反応の関係上、粘着フィルムをソルダーレジスト上に貼付し、ソルダーレジスト表面の保護の役目として使われている。
例えば、特許文献１では、半導体チップ実装時後の接続信頼性を確保する為に、粘着フィルムの粘着層の表面状態をソルダーレジストに転写し、ソルダーレジストの表面粗さを制御し、実装後の接続信頼性を確保する対策が提案されている。
また、特許文献２では、高密度化、細線化に対応すべく、ソルダーレジスト層に炭酸ガスレーザー等を用いて、微細な開口を形成する対策が提案されている。
そして、特許文献３では、耐衝撃性に優れた半導体パッケージ基板に対応すべく、半導体パッケージ基板で、ソルダーレジスト層の開口径が表層側（上部）より接続端子側（下部）の方が大きな構造にする対策が提案されている。
しかし、特許文献１に記載の発明によると、この粘着フィルムでは、ソルダーレジスト層の露光後に、ソルダーレジスト層の表層側（上部）と接続端子側（下部）で光重合の速度差が生じ、ソルダーレジスト層の開口表層部が閉塞する。それにより、開口径が小さく、開口径にバラツキが発生するため、半導体パッケージ基板に半導体チップを実装する際に、はんだの接続不良が発生する。また特許文献１の発明によると、ソルダーレジスト層の表層側（上部）の開口が小さく、接続端子側（下部）が大きくなるため、実装後のはんだがソルダーレジスト層の表層部で凹んだ形状となり、実装後の接続信頼性が著しく低下する。
そして、特許文献２に記載の発明によると、微細化の実現や開口の形状が一定となるが、半導体パッケージ基板と半導体チップの接続端子の数は数百〜千数百にまで及ぶため、接続端子を形成する開口の加工にレーザーを用いるとコスト高となる上に設備投資も更に必要となってしまう。
それから、特許文献３に記載の発明によると、このソルダーレジスト層の開口形状で製造を実施すると、まず工程内のウェット処理時の洗浄性が悪化し、開口部に洗浄不足による不純物が残留することで、電気信頼性に大きく影響を及ぼす。また、実装後のはんだがソルダーレジスト層の表層部で凹んだ形状となり、実装後の接続信頼性が著しく低下する。
本発明は前記従来の技術の問題点に鑑み成されたものであり、半導体パッケージ基板の配線パターンの細線化、高密度化に伴う、ソルダーレジストの開口径の微細化が進んでも、半導体パッケージ基板と半導体チップの実装歩留まりや接続信頼性が低下せず、電気信頼性を確保した半導体パッケージ基板の供給に有効な、感光性レジスト保護用テープと半導パッケージ基板の製造方法および半導体パッケージ基板を提供することを目的とする。
前記課題を解決するための手段として、請求項１に記載の発明は、少なくとも基材フィルム１ａ、粘着層１ｃ、及び光硬化性樹脂についてこの並びで積層されており、
ソルダーレジストをパターン形成をするための露光に使う露光光に対する、少なくとも該基材フィルム１ａと該粘着層１ｂを含む層の透過率に関して、
（イ）該露光光の少なくとも波長３５０〜４５０ｎｍの領域の光が、少なくとも該基材フィルム１ａと該粘着層１ｂを含む層を透過して該ソルダーレジストに到達できる透過率を有すること、
（ロ）波長３５０〜３８０ｎｍ域の主ピーク強度と、波長４００〜４２０ｎｍ域の主ピーク強度との比が１：１〜１：５の範囲内にあること、
前記（イ）、（ロ）を共に満足することを特徴とする感光性レジスト保護用テープである。
ソルダーレジストをパターン形成をするための露光に使う露光光に対する、少なくとも該基材フィルム１ａと該粘着層１ｂを含む層の透過率に関して、
（イ）該露光光の少なくとも波長３５０〜４５０ｎｍの領域の光が、少なくとも該基材フィルム１ａと該粘着層１ｂを含む層を透過して該ソルダーレジストに到達できる透過率を有すること、
（ロ）波長３５０〜３８０ｎｍ域の主ピーク強度と、波長４００〜４２０ｎｍ域の主ピーク強度との比が１：１〜１：５の範囲内にあること、
前記（イ）、（ロ）を共に満足することを特徴とする感光性レジスト保護用テープである。
また、請求項２に記載の発明は、前記少なくとも該基材フィルム１ａと該粘着層１ｂを含む層が、少なくとも、３４０ｎｍ以下の紫外線の最大透過率については７０％以下であること、を特徴とする請求項１に記載の感光性レジスト保護用テープである。
また、請求項３に記載の発明は、前記基材フィルム１ａと粘着層１ｂのうちいずれか一方か又は両方が、紫外線吸収材を含有していること、を特徴とする請求項１又は２のいずれかに記載の感光性レジスト保護用テープである。
また、請求項４に記載の発明は、前記基材フィルム１ａの片面か又は両面に、１層以上の紫外線吸収層が設けてあること、を特徴とする請求項１又は２のいずれかに記載の感光性レジスト保護用テープである。
また、請求項５に記載の発明は、前記紫外線吸収層は、前記基材フィルム１ａ上に紫外線吸収材を含有する樹脂の層を形成したこと、を特徴とする請求項４に記載の感光性レジスト保護用テープである。
また、請求項６に記載の発明は、前記紫外線吸収層は、単層か又は複数層の誘電体膜が前記基材フィルム１ａ上に形成されていること、を特徴とする請求項４に記載の感光性レジスト保護用テープである。
また、請求項７に記載の発明は、前記基材フィルム１ａと粘着層１ｂのうちいずれか一方か又は両方が、紫外線吸収材を含有しており、
且つ、該基材フィルム１ａの片面か又は両面に、１層以上の紫外線吸収層が設けてあること、を特徴とする請求項１又は２のいずれかに記載の感光性レジスト保護用テープである。
且つ、該基材フィルム１ａの片面か又は両面に、１層以上の紫外線吸収層が設けてあること、を特徴とする請求項１又は２のいずれかに記載の感光性レジスト保護用テープである。
また、請求項８に記載の発明は、請求項１乃至７のいずれかに記載の感光性レジスト保護用テープを前記粘着層１ｂを介して、作製途中の半導体パッケージ基板上の前記ソルダーレジスト層の面に接触させ、所望するパターンに応じて選択的な露光を行うことにより該ソルダーレジスト層のパターニングを行うこと、を特徴とする半導体パッケージ基板の製造方法である。
また、請求項９に記載の発明は、請求項１乃至７のいずれかに記載の感光性レジスト保護用テープを用いて形成されるソルダーレジスト層の複数有る開口の個々の開口径の個々の大きさの広がり方が、半導体チップと半導体パッケージ基板とが電気的に接続される接続端子部から該半導体チップの方に向かって、径が徐々に大きく広がっていること、を特徴とする半導体パッケージ基板である。
本発明によると、基材フィルム１ａと、基材フィルム１ｂの片面に形成される粘着層１ｃと粘着層１ｃに貼合される支持フィルム１ｂとからなる感光性レジスト保護用テープが、粘着層１ｃの支持フィルム１ｂと接する面は、粘着層１ｂがソルダーレジスト層と接触し、ソルダーレジスト層をパターニングするための露光を実施した際に、感光性レジスト保護用テープが光を適度に反射してしまうこと／若しくは吸収してしまうことによって、ソルダーレジスト層に到達する光の分光波長および強度を適度に制御してしまう作用を呈する。
その結果として、ソルダーレジスト層の表層部の開口の閉塞を制御することにより、半導体パッケージ基板と半導体チップの実装歩留まりとか、その実装後の接続信頼性の向上とか微細化に伴う実装歩留まり、あるいは接続信頼性の低下を抑制できるソルダーレジスト層の開口形状の形成を実現できる。
また本発明によると、従来の設備での生産も可能で、低コストでの生産も可能となる。
また本発明によると、従来の設備での生産も可能で、低コストでの生産も可能となる。
本発明に係る感光性レジスト保護用テープは、基材フィルムと粘着層に光（紫外線）を反射する／若しくは吸収する作用を呈することにより、ソルダーレジスト層の露光後の光重合反応を制御してしまうよう作用することで、形成される開口の形状を制御し、半導体パッケージ基板と半導体チップが実装される際の歩留まりの向上とか、実装後の接続信頼性を確保した半導体パッケージ基板を供給することに有効となる。
また、本発明のソルダーレジスト層の開口形状を制御する技術は、感光性レジスト保護用テープを未露光ソルダーレジスト層に貼付すると云う簡便な措置で提供できる。
また、本発明のソルダーレジスト層の開口形状を制御する技術は、感光性レジスト保護用テープを未露光ソルダーレジスト層に貼付すると云う簡便な措置で提供できる。
つまるところ、半導体パッケージ基板と半導体チップが実装される際の歩留まりの向上とか、実装後の接続信頼性の向上を、従来の設備、低コストで提供でき、結果的には半導体パッケージ基板や半導体装置の耐熱性、耐湿性の改善や振動等の耐環境性を向上させることができる。
また本発明は、半導体パッケージ基板だけに限って適用できるものではなく、感光性樹脂材料を用いる部材の感光性樹脂層をパターニングする際の開口形状の制御にも適用できる。
また本発明は、半導体パッケージ基板だけに限って適用できるものではなく、感光性樹脂材料を用いる部材の感光性樹脂層をパターニングする際の開口形状の制御にも適用できる。
本発明を実施するための形態について、以下で図面を参照しながら説明する。
ソルダーレジスト保護用粘着フィルムの基本構造は図１に示すように、基材フィルム１ａと支持フィルム１ｂの間に粘着層１ｃを設けた構造となる。
ソルダーレジスト保護用粘着フィルムの基本構造は図１に示すように、基材フィルム１ａと支持フィルム１ｂの間に粘着層１ｃを設けた構造となる。
基材フィルム１ａとしては、光透過性に優れたものであれば良く、例えば、ポリエチレン、ポリプロピレン、ポリブテン等のポリオレフィン、エチレン−ビニルアルコール共重合体、ポリスチレン、ポリエチレンテレフタレート、ポリエステル、ポリブチレンテレフタレート、ポリエチレン−２，６−ナフタレート等のポリエステル、ナイロン６、ナイロン１１、芳香族ポリアミド、ポリカーボネート、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリイミド等の樹脂からなるもの等が挙げられる。特に、透明性の高いフィルムである汎用のポリエチレンテレフタレート、ポリエチレン、ポリエチレンテレフタレート等が好ましい。基材フィルムの厚みは２〜５０μｍ、好ましくは４〜２０μｍが光透過性の観点から適している。
支持フィルム１ｂとしては、ソルダーレジスト層に貼付される前に、感光性レジスト保護用テープより剥離されるもので、離型性が高いものであれば特に限定せず、必要に応じて、シリコーン離型材等を用いて離型処理を施してもよい。ポリエチレンテレフタレートやポリエチレン等が汎用的なものであり、適している。厚みは、特に限定されないが、１０〜３０μｍがコスト、取扱い性の観点から適している。
粘着層１ｃとしては、アクリル系接着材、ゴム系接着材等を用い、光透過性、ソルダーレジスト露光時の解像性の等の観点からアクリル系接着材が好ましい。
アクリル系接着材としては、（メタ）アクリル酸アルキルエステルを主成分とし、例えば、アクリル酸ｎ−ブチル、アクリル酸イソブチル、アクリル酸ヘキシル、アクリル酸オクチル、アクリル酸２−エチルヘキシル、アクリル酸イソオクチル、アクリル酸デシル、アクリル酸イソデシル、メタクリル酸２−エチルヘキシル、メタクリル酸イソオクチル、メタクリル酸デシル、メタクリル酸イソデシル、メタクリル酸ラウリル等がある。
このような基本構造を持った感光性レジスト保護用テープに、前記の反射／若しくは吸収の光学特性を付与する為、図２で例示したように、紫外線吸収材が基材フィルム２ａと粘着層２ｃの少なくとも一方に含有されたものである。
紫外線吸収材としては、例えば、ベンゾフェノン系化合物、ベンゾトリアゾール系化合物、環状イミノエステル系、サリチル酸系化合物、ハイドロキノン系化合物、又はヒドロキシフェニルトリアジン系化合物、等がある。これらの中でも特にヒドロキシフェニルトリアジン系化合物が、耐熱性、透明性、又は紫外線吸収性の観点から好ましい。尚、紫外線吸収材は単独で用いても良いが、必要に応じて２種類以上を併用して用いることも可能である。
紫外線吸収材としては、例えば、ベンゾフェノン系化合物、ベンゾトリアゾール系化合物、環状イミノエステル系、サリチル酸系化合物、ハイドロキノン系化合物、又はヒドロキシフェニルトリアジン系化合物、等がある。これらの中でも特にヒドロキシフェニルトリアジン系化合物が、耐熱性、透明性、又は紫外線吸収性の観点から好ましい。尚、紫外線吸収材は単独で用いても良いが、必要に応じて２種類以上を併用して用いることも可能である。
ヒドロキシフェニルトリアジン系化合物としては、以下に限定されるものではないが、2-(4,6-ビス(2,4-ジメチルフェニル)-1,3,5-トリアジン-2-イル)-5-ヒドロキシフェニル、2-(2,4-ジヒドロキシフェニル)-4,6-ビス-(2,4-ジメチルフェニル)-1,3,5-トリアジンと(2-エチルヘキシル)-グリシド酸エステル、2,4-ビス「2-ヒドロキシ-4-ブトキシフェニル]-6-(2,4-ジブトキシフェニル)-1,3-5-トリアジン、又は、2-(4,6-ジフェニル-1,3,5-トリアジン-2-イル)-5-(ヘキシル)オキシフェノール、等が例示として挙げられる。
本発明では、紫外線吸収材の基材フィルム主成分への添加濃度としては、０．０１〜１０重量％が良く、より好ましくは０．０５〜５重量％、更に好ましくは０．０１〜３重量％である。
尚、紫外線吸収材の添加量が０．０１重量％未満の場合は紫外線を吸収する能力が劣る為に、また１０重量％を超える場合にはポリエステルフィルムの機械特性が著しく低下するため、どちらもあまり好ましくない。
これらの紫外線吸収材を基材フィルム２ａもしくは粘着材２ｃを塗工する際に予め適宜含有させることで、所望の光学特性を得ることができる。
本発明では、紫外線吸収材の基材フィルム主成分への添加濃度としては、０．０１〜１０重量％が良く、より好ましくは０．０５〜５重量％、更に好ましくは０．０１〜３重量％である。
尚、紫外線吸収材の添加量が０．０１重量％未満の場合は紫外線を吸収する能力が劣る為に、また１０重量％を超える場合にはポリエステルフィルムの機械特性が著しく低下するため、どちらもあまり好ましくない。
これらの紫外線吸収材を基材フィルム２ａもしくは粘着材２ｃを塗工する際に予め適宜含有させることで、所望の光学特性を得ることができる。
また、感光性レジスト保護用テープに前記の光学特性を付与する為の、他の有効な手段として、図３や図４に示すように、基材フィルム３ａ、４ａの少なくとも片面に紫外線吸収層３ｄ、４ｄを設ける方法である。紫外線吸収層の種類および形成方法を説明する。
１つは、紫外線吸収材を含有した高分子層３ｄを基材フィルム３ａ上に形成する方法である。紫外線吸収材は前期基材フィルム１ａに添加する要領で、高分子層３ｄの主成分となるバインダー樹脂に添加する。バインダー樹脂としては、例えば、ポリエチレン、ポリプロピレン、ポリエチレンテレフタレート、ポリスチレン、ポリ塩化ビニル、ポリエステル系の樹脂を形成するためのモノマーがあり、必要に応じて、水系や有機系の溶媒を用いて希釈しても良い。
上記、高分子層３ｄの基材フィルム３ａ上への塗工は、グラビアコーティング、オフセットコーティング、バーコーティング、エアーナイフコーティング、ロッドブレードコーティング、又はピュアブレードコーティング、等の塗工方法で行うことができ、特に限定されないが、高分子層の厚みとして１０μｍ以下であることが好ましい。
１つは、誘電体膜４ｄを上記基材フィルム上４ａ上に形成する方法である。誘電体膜４ｄの材料としては、例えば金属酸化物を材料としたＺｒＯ２、ＴｉＯ２、ＣｅＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、ＺｎＳ、Ａｌ２Ｏ３、ＣｅＦ、ＭｇＦ２、又はＳｉＯ２、等を挙げることができ、これらの中から適宜選択し適用して良い。
前記の誘電体膜４ｄの基材フィルム４ａ上への形成方法としては、例えば、上記、金属酸化物をターゲット材料として、真空蒸着法、プラズマ法、スパッタ法等の方法で形成する。また、誘電体膜は所望の光学特性を得る為に、単層もしくは異なる材料を用いて複数層重ねて形成することも可能である。
更に、図５に示す様に、紫外線吸収材を含有させた基材フィルム２ａ’上に前記の高分子層３ｄ’や、又は誘電体膜４ｄ’を、若しくはそれらの組み合わせで所望の特性を得ることもできる。
本発明の上記感光性レジスト保護用テープは支持フィルムを剥離し、基材フィルムと粘着層、更に、紫外線吸収特性を保持する為に設けた、高分子層もしくは誘電体膜とそれらの組合せがソルダーレジスト層側に粘着層が接するように貼付される。
半導体パッケージ基板の製造工程で、配線パターンの最外層上にソルダーレジスト層をパターニングするための露光工程で、露光の光が上記ソルダーレジスト層に貼付された感光性レジスト保護用テープを通過し、未硬化のソルダーレジストに到達する際の分光波長の３５０〜３８０ｎｍ域の主ピーク強度と、４００〜４２０ｎｍ域の主ピーク強度の比が １：１〜１：５ となるようにして、前記のように感光性レジスト保護用テープを得る。
尚、感光性レジスト保護用テープの紫外線吸収特性は、露光時に用いる光源の分光波長に応じて適宜調整が必要となる。
尚、感光性レジスト保護用テープの紫外線吸収特性は、露光時に用いる光源の分光波長に応じて適宜調整が必要となる。
次に、感光性レジスト保護用テープを半導体パッケージ基板に適用し、本発明の目的である効果を実現させるための工程を図６を用いて説明する。
まず半導体パッケージ基板の構造については、半導体パッケージ基板Ａはコア層６ａ、コア層６ａの両面に絶縁層６ｃとレーザービア６ｄとメッキによる配線パターン６ｅからなるビルドアップ層６ｂ、６ｂ’、ビルドアップ最外層の接続端子部６ｆ、６ｆ’が開口するように形成されたソルダーレジスト層６ｇと半導体チップＢと接続するはんだバンプ（ＦＣバンプ）６ｈ、マザーボード等のプリント基板と接続するはんだバンプ（ＢＧＡバンプ）６ｈ’から構成されている。また、半導体パッケージ基板Ａと半導体チップＢとの接続は、ＦＣバンプ６ｈが半導体パッケージ基板Ａのソルダーレジスト開口部より露出する接続端子６ｆと半導体チップＢの端子を実装工程により電気的に接続する。
尚、本発明で云う、実装時の歩留まり向上とか実装後の接続信頼性に大きく関わるのは、特に図６（Ｃ）となる。
まず半導体パッケージ基板の構造については、半導体パッケージ基板Ａはコア層６ａ、コア層６ａの両面に絶縁層６ｃとレーザービア６ｄとメッキによる配線パターン６ｅからなるビルドアップ層６ｂ、６ｂ’、ビルドアップ最外層の接続端子部６ｆ、６ｆ’が開口するように形成されたソルダーレジスト層６ｇと半導体チップＢと接続するはんだバンプ（ＦＣバンプ）６ｈ、マザーボード等のプリント基板と接続するはんだバンプ（ＢＧＡバンプ）６ｈ’から構成されている。また、半導体パッケージ基板Ａと半導体チップＢとの接続は、ＦＣバンプ６ｈが半導体パッケージ基板Ａのソルダーレジスト開口部より露出する接続端子６ｆと半導体チップＢの端子を実装工程により電気的に接続する。
尚、本発明で云う、実装時の歩留まり向上とか実装後の接続信頼性に大きく関わるのは、特に図６（Ｃ）となる。
次に、半導体パッケージ基板の製造工程について図７を用いて説明する。
コア層の構造を図７に示す。コア層７ａはガラスクロスにエポキシ樹脂等を含浸させた両面銅張り基板を用い、ドリルによりスルーホール７ｂ形成をし、パネルメッキとエッチングにより配線パターン７ｃを形成する、両面の導通はスルーホール形成後のパネルめっきにより確保する。
コア層の構造を図７に示す。コア層７ａはガラスクロスにエポキシ樹脂等を含浸させた両面銅張り基板を用い、ドリルによりスルーホール７ｂ形成をし、パネルメッキとエッチングにより配線パターン７ｃを形成する、両面の導通はスルーホール形成後のパネルめっきにより確保する。
次いで、図８にあるように、コア層８ａの両面に真空プレス機等を用いて、絶縁樹脂８ｂをラミネートする。次いで、絶縁樹脂に埋め込まれた配線パターン８ｃをレーザーにより露出させビアホール８ｄを形成する。ここで、レーザーは炭酸ガスレーザー、ＵＶレーザー等が用いられる。
次いで、露出した配線パターン８ｃと絶縁樹脂上に形成する配線パターンとを電気的に接続する為に、無電解銅メッキ８ｅの形成をし、感光性ドライフィルムレジスト８ｆを配線パターンが形成されない領域に設ける。
次いで、パターンメッキを施し、配線パターン８ｇを形成した後に、感光性ドライフィルムレジストを苛性ソーダにより剥離する。
次いで、配線パターン８ｇを形成しない領域の無電解銅メッキをエッチングにより除去し、ビルドアップ層の１層分が完成する。この工程を所望の層数分繰り返し行い、３次元配線基板（図９）を形成する。
次いで、露出した配線パターン８ｃと絶縁樹脂上に形成する配線パターンとを電気的に接続する為に、無電解銅メッキ８ｅの形成をし、感光性ドライフィルムレジスト８ｆを配線パターンが形成されない領域に設ける。
次いで、パターンメッキを施し、配線パターン８ｇを形成した後に、感光性ドライフィルムレジストを苛性ソーダにより剥離する。
次いで、配線パターン８ｇを形成しない領域の無電解銅メッキをエッチングにより除去し、ビルドアップ層の１層分が完成する。この工程を所望の層数分繰り返し行い、３次元配線基板（図９）を形成する。
次いで、ソルダーレジスト層の形成を図１０を用いて説明する。３次元配線基板の最外層にロールコーターもしくはスクリーン印刷によりソルダーレジストを塗工し、乾燥することで、未硬化ソルダーレジスト１０ａを形成する。また、ソルダーレジストが半硬化樹脂の場合は真空ラミネータ等により、ラミネートにて形成する。
次いで、乾燥した未硬化ソルダーレジスト層上に、本発明に関わる感光性レジスト保護用テープ１０ｂをロールラミネーター等を用いて、貼付する。
次いで、接続端子を露出する為に、所望の露出部分をガラスマスク等の遮光パターン１０ｃにてマスキングし、露光によりマスキング部以外を光硬化させ、露光後に感光性レジスト保護用テープを剥離して、現像を行い、ソルダーレジスト開口部１０ｄを形成する。
次いで、乾燥した未硬化ソルダーレジスト層上に、本発明に関わる感光性レジスト保護用テープ１０ｂをロールラミネーター等を用いて、貼付する。
次いで、接続端子を露出する為に、所望の露出部分をガラスマスク等の遮光パターン１０ｃにてマスキングし、露光によりマスキング部以外を光硬化させ、露光後に感光性レジスト保護用テープを剥離して、現像を行い、ソルダーレジスト開口部１０ｄを形成する。
次いで、ソルダーレジストを完全硬化させるために、熱と光の２次処理を実施する。
次いで、開口部に、印刷によりはんだインキを印刷、リフローを実施することにより、はんだバンプ１０ｅを形成し半導体パッケージ基板となる。
次いで、開口部に、印刷によりはんだインキを印刷、リフローを実施することにより、はんだバンプ１０ｅを形成し半導体パッケージ基板となる。
本発明に使用する半導体パッケージ基板は上記工程により作成し、効果の確認をしたものである。硬化の確認の為、図１０の１０ｂで使用する紫外線吸収機能を付与した感光性レジスト保護用テープを用いて実施した。
ビルドアップ基板に、ロールコーターにてソルダーレジスト（太陽インキ製造（株）製、ＰＳＲ−４０００）を接続端子上の乾燥膜厚が２０〜３０μｍとなるように塗布し、それぞれの紫外線吸収特性を持つ感光性レジスト保護用テープをロールラミネーターによりラミネートし、露光、現像を実施した。光重合反応を収束させる為、露光後に感光性レジスト保護用テープを剥離するまで、１時間エージングを行い、剥離後、現像を実施した。開口させるためのガラスマスクのマスキング部はφ８０μｍのドットパターンにて評価を実施した。
効果の確認方法としては、完全硬化後に、断面を観察することにより、ソルダーレジストの開口形状を確認した。開口の形状はソルダーレジスト層の表層部（上部）の開口径と接続端子側（下部）の開口径を測定した。
感光性レジスト保護用テープについて、ソルダーレジスト層に到達する分光波長の３５０〜３８０ｎｍ域の主ピーク強度と、４００〜４２０ｎｍ域の主ピーク強度の比を １：２ になるよう、紫外線吸収特性を調整したテープを用いて、ソルダーレジスト層を形成した。
感光性レジスト保護用テープについて、ソルダーレジスト層に到達する分光波長の３５０〜３８０ｎｍ域の主ピーク強度と、４００〜４２０ｎｍ域の主ピーク強度の比を １：１．１２ になるよう、紫外線吸収特性を調整したテープを用いた以外は、実施例１の場合と同様にして、ソルダーレジスト層を形成した。
感光性レジスト保護用テープについて、紫外線吸収特性の調整をしないテープを用いてソルダーレジスト層の形成を実施した。この際のソルダーレジスト層に到達する分光波長の３５０〜３８０ｎｍ域の主ピーク強度と、４００〜４２０ｎｍ域の主ピーク強度の比は １．１６：１．０ であった。
実施例１、実施例２、及び比較例の結果を表１に示す。
表１から明らかなように、実施例１、２で得られた開口径は、表層部（上部）と接続端子側（下部）を比較すると、図１１のように上部の開口径の方が大きく仕上がっている。それに対して、比較例の開口径は図１２のように下部の方が大きく仕上がっている。
つまり、実施例１、２の様に露光時にソルダーレジスト層に到達する光を感光性レジスト保護用テープにより制御することにより、比較例の開口径のような、表層部（上部）の開口が閉塞してしまう不具合を抑制することができ、実装時の接続性に有利に働くことが判る。
表１から明らかなように、実施例１、２で得られた開口径は、表層部（上部）と接続端子側（下部）を比較すると、図１１のように上部の開口径の方が大きく仕上がっている。それに対して、比較例の開口径は図１２のように下部の方が大きく仕上がっている。
つまり、実施例１、２の様に露光時にソルダーレジスト層に到達する光を感光性レジスト保護用テープにより制御することにより、比較例の開口径のような、表層部（上部）の開口が閉塞してしまう不具合を抑制することができ、実装時の接続性に有利に働くことが判る。
１ａ、２a、２ａ′３ａ、４ａ ・・・基材フィルム
１ｂ、２ｂ、２ｂ′、３ｂ、４ｂ ・・・支持フィルム
１ｃ、２ｃ、２ｃ′、３ｃ、４ｃ ・・・粘着層
３ｄ、３ｄ′ ・・・・・高分子層
４ｄ、４ｄ′ ・・・・・誘電体層
Ａ ・・・・・・・・・・半導体パッケージ基板
Ｂ ・・・・・・・・・・半導体チップ
Ｃ ・・・・・・・・・・半導体パッケージ基板と半導体チップのはんだ接続部
６ａ、７ａ、８ａ ・・・コア層
６ｂ、６ｂ′ ・・・・・ビルドアップ層
６ｃ、８ｂ ・・・・・・絶縁層
６ｄ ・・・・・・・・・レーザービア
６ｅ、８ｃ、８ｇ ・・・配線パターン
６ｆ ・・・・・・・・・接続端子（ＦＣ側）
６ｆ′ ・・・・・・・・接続端子（ＢＧＡ側）
６ｇ ・・・・・・・・・ソルダーレジスト層
７ｂ ・・・・・・・・・スルーホール
７ｃ ・・・・・・・・・配線
８ｄ ・・・・・・・・・ビアホール
８ｅ ・・・・・・・・・無電解メッキ
８ｆ ・・・・・・・・・感光性ドライフィルム
１０ａ ・・・・・・・・未硬化ソルダーレジスト
１０ｂ ・・・・・・・・感光性レジスト保護用テープ
１０ｃ ・・・・・・・・遮光パターン
１０ｄ ・・・・・・・・ソルダーレジスト開口部
１０ｅ ・・・・・・・・はんだバンプ
１ｂ、２ｂ、２ｂ′、３ｂ、４ｂ ・・・支持フィルム
１ｃ、２ｃ、２ｃ′、３ｃ、４ｃ ・・・粘着層
３ｄ、３ｄ′ ・・・・・高分子層
４ｄ、４ｄ′ ・・・・・誘電体層
Ａ ・・・・・・・・・・半導体パッケージ基板
Ｂ ・・・・・・・・・・半導体チップ
Ｃ ・・・・・・・・・・半導体パッケージ基板と半導体チップのはんだ接続部
６ａ、７ａ、８ａ ・・・コア層
６ｂ、６ｂ′ ・・・・・ビルドアップ層
６ｃ、８ｂ ・・・・・・絶縁層
６ｄ ・・・・・・・・・レーザービア
６ｅ、８ｃ、８ｇ ・・・配線パターン
６ｆ ・・・・・・・・・接続端子（ＦＣ側）
６ｆ′ ・・・・・・・・接続端子（ＢＧＡ側）
６ｇ ・・・・・・・・・ソルダーレジスト層
７ｂ ・・・・・・・・・スルーホール
７ｃ ・・・・・・・・・配線
８ｄ ・・・・・・・・・ビアホール
８ｅ ・・・・・・・・・無電解メッキ
８ｆ ・・・・・・・・・感光性ドライフィルム
１０ａ ・・・・・・・・未硬化ソルダーレジスト
１０ｂ ・・・・・・・・感光性レジスト保護用テープ
１０ｃ ・・・・・・・・遮光パターン
１０ｄ ・・・・・・・・ソルダーレジスト開口部
１０ｅ ・・・・・・・・はんだバンプ
Claims (9)
- 少なくとも基材フィルム１ａ、粘着層１ｃ、及び光硬化性樹脂についてこの並びで積層されており、
ソルダレジストをパターン形成をするための露光に使う露光光に対する、少なくとも該基材フィルム１ａと該粘着層１ｂを含む層の透過率に関して、
（イ）該露光光の少なくとも波長３５０〜４５０ｎｍの領域の光が、少なくとも該基材フィルム１ａと該粘着層１ｂを含む層を透過して該ソルダーレジストに到達できる透過率を有すること、
（ロ）波長３５０〜３８０ｎｍ域の主ピーク強度と、波長４００〜４２０ｎｍ域の主ピーク強度との比が１：１〜１：５の範囲内にあること、
前記（イ）、（ロ）を共に満足することを特徴とする感光性レジスト保護用テープ。 - 前記少なくとも該基材フィルム１ａと該粘着層１ｂを含む層が、少なくとも、３４０ｎｍ以下の紫外線の最大透過率については７０％以下であること、を特徴とする請求項１に記載の感光性レジスト保護用テープ。
- 前記基材フィルム１ａと粘着層１ｂのうちいずれか一方か又は両方が、紫外線吸収材を含有していること、を特徴とする請求項１又は２のいずれかに記載の感光性レジスト保護用テープ。
- 前記基材フィルム１ａの片面か又は両面に、１層以上の紫外線吸収層が設けてあること、を特徴とする請求項１又は２のいずれかに記載の感光性レジスト保護用テープ。
- 前記紫外線吸収層は、前記基材フィルム１ａ上に紫外線吸収材を含有する樹脂の層を形成したこと、を特徴とする請求項４に記載の感光性レジスト保護用テープ。
- 前記紫外線吸収層は、単層か又は複数層の誘電体膜が前記基材フィルム１ａ上に形成されていること、を特徴とする請求項４に記載の感光性レジスト保護用テープ。
- 前記基材フィルム１ａと粘着層１ｂのうちいずれか一方か又は両方が、紫外線吸収材を含有しており、
且つ、該基材フィルム１ａの片面か又は両面に、１層以上の紫外線吸収層が設けてあること、を特徴とする請求項１又は２のいずれかに記載の感光性レジスト保護用テープ。 - 請求項１乃至７のいずれかに記載の感光性レジスト保護用テープを前記粘着層１ｂを介して、作製途中の半導体パッケージ基板上の前記ソルダレジスト層の面に接触させ、所望するパターンに応じて選択的な露光を行うことにより該ソルダレジスト層のパターニングを行うこと、を特徴とする半導体パッケージ基板の製造方法。
- 請求項１乃至７のいずれかに記載の感光性レジスト保護用テープを用いて形成されるソルダレジスト層の複数有る開口の個々の開口径の個々の大きさの広がり方が、半導体チップと半導体パッケージ基板とが電気的に接続される接続端子部から該半導体チップの方に向かって、径が徐々に大きく広がっていること、を特徴とする半導体パッケージ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009085364A JP5104799B2 (ja) | 2009-03-31 | 2009-03-31 | 感光性レジスト保護用テープと半導パッケージ基板の製造方法および半導体パッケージ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009085364A JP5104799B2 (ja) | 2009-03-31 | 2009-03-31 | 感光性レジスト保護用テープと半導パッケージ基板の製造方法および半導体パッケージ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010238917A JP2010238917A (ja) | 2010-10-21 |
| JP5104799B2 true JP5104799B2 (ja) | 2012-12-19 |
Family
ID=43092985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009085364A Expired - Fee Related JP5104799B2 (ja) | 2009-03-31 | 2009-03-31 | 感光性レジスト保護用テープと半導パッケージ基板の製造方法および半導体パッケージ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5104799B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101613785B1 (ko) * | 2013-06-18 | 2016-04-19 | 주식회사 엘지화학 | 다층 광학 필름, 그 제조방법 및 이를 포함하는 편광판 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5110852B2 (ja) * | 2006-11-02 | 2012-12-26 | 積水化学工業株式会社 | ソルダレジスト保護用粘着テープ |
-
2009
- 2009-03-31 JP JP2009085364A patent/JP5104799B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010238917A (ja) | 2010-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5461323B2 (ja) | 半導体パッケージ基板の製造方法 | |
| US8445790B2 (en) | Coreless substrate having filled via pad and method of manufacturing the same | |
| JP2007081408A (ja) | リジッド−フレキシブルパッケージオンパッケージ（ｐｏｐ）用印刷回路基板及びその製造方法 | |
| KR101044103B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
| JP5892157B2 (ja) | プリント配線基板、プリント配線基板の製造方法および半導体装置 | |
| US20220375919A1 (en) | Manufacturing method of package structure | |
| US20210195761A1 (en) | Manufacturing method of package structure | |
| JP2007088476A (ja) | キャビティを備えた基板の製造方法 | |
| JP5104799B2 (ja) | 感光性レジスト保護用テープと半導パッケージ基板の製造方法および半導体パッケージ基板 | |
| US6808643B2 (en) | Hybrid interconnect substrate and method of manufacture thereof | |
| US10897823B2 (en) | Circuit board, package structure and method of manufacturing the same | |
| TWI663693B (zh) | 封裝結構及其製造方法 | |
| US20120103662A1 (en) | Printed circuit board and manufacturing method thereof | |
| KR20090025546A (ko) | 연성인쇄회로기판의 제조방법 | |
| JP5640613B2 (ja) | 半導体パッケージ基板の製造方法 | |
| US9383647B2 (en) | Resist film and method of forming pattern | |
| TW202234960A (zh) | 具導通孔之電路板線路結構的製作方法 | |
| KR101448529B1 (ko) | 프라이머층을 이용하는 세미어디티브법을 적용하는 인쇄회로기판의 제조 방법 | |
| US20200068721A1 (en) | Package structure and manufacturing method thereof | |
| TWI713185B (zh) | 封裝結構及其製造方法 | |
| TWI673784B (zh) | 在發光二極體載板形成開窗的方法 | |
| KR101730468B1 (ko) | 범프가 포함된 인쇄회로기판 및 그 제조방법 | |
| KR101154720B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| JP2004088039A (ja) | 回路基板の製造方法 | |
| KR20120130638A (ko) | 다층 연성 인쇄회로기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120917 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |