JP5103991B2 - コンピュータシステム及び該システムに用いられるパケット採取方法、パケット採取プログラム - Google Patents

Description

本発明は、ＣＰＵチップセット−ＩＯカード間にスイッチチップを搭載したコンピュータシステム及び該システムに用いられるパケット採取方法、パケット採取プログラムに関する。

ＣＰＵチップセット−ＩＯカード間にプロトコル処理を行うスイッチチップ（ＰＣＩ(Peripheral Components Interconnect bus)スイッチ等）が搭載されたコンピュータシステムにおいて、開発過程での障害解析や、運用時の障害解析等のために、伝送パケットを解析する必要が生じた場合、ＣＰＵチップセット−スイッチチップ間のパケットと、スイッチチップ−ＩＯカード間のパケットとを同時に採取して、両者のパケットを比較、解析する方法が有効な手段として挙げられている。

しかしながら、この方法には、以下の（１）や（２）の問題が含まれている。
（１）パケットの採取、解析を行うには、専用のコネクタを基板上に設けておき、汎用のＩＯカード（ＰＣＩカード等）タイプのプロトコルアナライザとは異なる特殊なアナライザを用いる必要がある等、容易にかつ安価には実現できない。
（２）汎用のＩＯカードタイプのプロトコルアナライザの使用にあたっては、ＩＯカードスロットに装着する際に、一旦、システム又はジョブを停止する必要があり、このことは、運用者側にとって、運用中のコンピュータシステムに影響を与える。また、障害調査者側にとっては、障害発生時のパケットの解析を行う場合は、運用中のパケットの採取が要求される。要するに、運用者側と障害調査者側にとって、システムを止めることはできない。

この種のコンピュータシステムの従来技術としては、特許文献１や特許文献２に記載されているものが開示されている。まず、特許文献１に記載の「ネットワーク中継装置、ポートモニタリング方法、およびその方法をコンピュータに実行するためのプログラム」は、中継装置が、被モニタポートからのパケットを受信すると、パケットに転送先（出力先ポート、モニタポート）を設定して転送し、転送先は付加した情報に基づいてパケットを変換し、モニタポートはパケットを監視装置に出力することによって、被モニタポートからのパケットをモニタポートから出力することができる構成になっている。

次に、特許文献２に記載の「データ分配装置、データ転送総装置及び画像処理装置」は、データ分配装置が分配制御回路の制御により、出力優先度を予め設定した複数の出力部（プリント機）に対して、現在の未出力ページ数に基づいた配送制御を行うことにより、印刷のための待ち時間を低減することができる構成になっている。
特開２００２−３１９９５７号公報 特開２００５−３３２３１６号公報

しかしながら、上記特許文献１や特許文献２にも不都合な点があり、上記特許文献１においては、受信したパケットを転送先に転送しているが、転送先では、受信したパケットに制御情報と変換情報が付加されており、最初に受信したパケットとは内容が異なっている。また、ネットワークを介して受信したパケットを再度、ネットワークを介して送受信している。このことは、最初の受信時のパケットと同じパケット（コピーパケット）を使用したい場合に、受信の都度、パケットの同一性を立証する必要があり、その立証は困難であり、受信側にとって、余計な立証作業が強いられることになる。

特許文献２においては、データを出力する際に、複数の出力先の中から優先順位をつけて出力先を決定することができても、伝送されるパケットを目的位置へ伝送するための伝送路の分岐先を決定することができない。

本発明は、上述した事情に鑑みてなされたものであり、上述のような問題を解決することができるコンピュータシステム及び該システムに用いられるパケット採取方法、パケットプログラムを提供することを目的とする。

上記課題を解決するために、請求項１記載の発明は、ＣＰＵ−ＩＯカード間にスイッチチップを搭載したコンピュータシステムに係り、ＣＰＵ−前記スイッチチップ間のクロスバースイッチに基づいて、前記ＣＰＵから前記ＩＯカードの方向又は前記ＩＯカードから前記ＣＰＵの方向に伝送されるパケットを他のＩＯカード側に分岐させ、任意の位置における前記パケットを前記他のＩＯカード側から取得することを特徴としている。

また、請求項２記載の発明は、請求項１記載のコンピュータシステムに係り、前記スイッチチップにプロトコル処理を行うか否かを設定することを特徴としている。

また、請求項３記載の発明は、請求項２記載のコンピュータシステムに係り、前記スイッチチップにプロトコル処理を行う設定とプロトコル処理を行わない設定とを任意に設定することを特徴としている。

また、請求項４記載の発明は、請求項１乃至３の何れか一つに記載のコンピュータシステムに係り、前記任意の位置は、ＣＰＵ−前記スイッチチップ間、前記スイッチチップ−ＩＯカード間、及び前記スイッチチップ−他のスイッチチップ間の内、一つ以上を含むことを特徴としている。

また、請求項５記載の発明は、請求項１乃至４の何れか一つに記載のコンピュータシステムに係り、前記パケットを前記他のＩＯカード側に装着されたＩＯカードタイプのプロトコルアナライザを用いて採取、解析することを特徴としている。

また、請求項６記載の発明は、請求項１乃至５の何れか一つに記載のコンピュータシステムに係り、前記クロスバースイッチは、他のクロスバースイッチ又は他のスイッチチップに分岐させることを特徴としている。

また、請求項７記載の発明は、ＣＰＵ−ＩＯカード間にスイッチチップを搭載したコンピュータシステムに利用されるパケット採取方法に係り、ＣＰＵ−前記スイッチチップ間のクロスバースイッチに基づいて、前記ＣＰＵから前記ＩＯカードの方向又は前記ＩＯカードから前記ＣＰＵの方向に伝送されるパケットを他のＩＯカード側に分岐させるステップと、任意の位置における前記パケットを前記他のＩＯカード側から取得するステップと、を有することを特徴としている。

また、請求項８記載の発明は、請求項７記載のパケット採取方法に係り、前記スイッチチップにプロトコル処理を行うか否かを設定することを特徴としている。

また、請求項９記載の発明は、請求項８記載のパケット採取方法に係り、前記スイッチチップにプロトコル処理を行う設定とプロトコル処理を行わない設定とを任意に設定することを特徴としている。

また、請求項１０記載の発明は、請求項７乃至９の何れか一つに記載のパケット採取方法に係り、前記任意の位置は、ＣＰＵ−前記スイッチチップ間、前記スイッチチップ−ＩＯカード間、及び前記スイッチチップ−他のスイッチチップ間の内、一つ以上を含むことを特徴としている。

また、請求項１１記載の発明は、請求項７乃至１０の何れか一つに記載のパケット採取方法に係り、前記パケットを前記他のＩＯカード側に装着されたＩＯカードタイプのプロトコルアナライザを用いて採取、解析することを特徴としている。

また、請求項１２記載の発明は、請求項７乃至１１の何れか一つに記載のパケット採取方法に係り、前記クロスバースイッチは、他のクロスバースイッチ又は他のスイッチチップに分岐させることを特徴としている。

また、請求項１３記載の発明は、パケット採取プログラムに係り、請求項７乃至１２の何れか一つに記載のパケット採取方法をコンピュータに実行させることを特徴としている。

本発明によれば、特殊なアナライザを用いなくても、容易に、かつ、コストを抑えて実現することができる。
また、ＩＯカードタイプのプロトコルアナライザの使用の際には、システムを一旦、停止しなくても使用することができる。

ＣＰＵ−ＩＯカード間にプロトコル処理を行うスイッチチップと、ＣＰＵ−スイッチチップ間にクロスバースイッチとを搭載したコンピュータシステムにおいて、クロスバースイッチは、他のクロスバースイッチ又は他のスイッチチップに分岐させるように設定し、また、スイッチチップと他のスイッチチップにプロトコル処理を行う設定と行わない設定とを任意に設定し、クロスバースイッチの設定に基づいて、ＣＰＵからＩＯカードの方向又はＩＯカードからＣＰＵの方向に伝送されるパケットを他のＩＯカード側に分岐させ、ＣＰＵ−スイッチチップ間又はスイッチチップ−ＩＯカード間の任意の位置におけるパケットを他のＩＯカードに装着されたＩＯカードタイプのプロトコルアナライザを用いて採取、解析する。
実施の形態
以下、本発明に係るコンピュータシステムの一実施の形態について説明する。本発明は、ＣＰＵチップセット（ＣＰＵ）−ＩＯカード間にプロトコル処理を行うスイッチチップが搭載されたコンピュータシステムにおいて、ＣＰＵチップセット側とＩＯカード側の両方のパケットを同時に採取、解析が可能なコンピュータシステムである。クロスバースイッチによって、通常運用系と解析系の２つのパス（ｐａｔｈ）にパケットを送出し、通常運用系に影響を与えることなく、スイッチチップのＣＰＵ側のＰｏｒｔとＩＯカード側のＰｏｒｔの両方に流れるパケットを汎用のＩＯカードタイプのプロトコルアナライザによって解析するためのものである。

図１は本実施の形態のコンピュータシステムの概念的構成を示すブロック図である。本実施の形態のコンピュータシステムは、ホスト筐体１０１、通常運用系のスイッチ筐体２０１及びＩＯ筐体４０１と、解析系のスイッチ筐体２０２及びＩＯ筐体４０２とから概略構成される。ホスト筐体１０１−スイッチ筐体２０１間、スイッチ筐体２０１−ＩＯ筐体４０１間は、ＢａｃｋＰｌａｎｅ３０１を介して接続されている。また、スイッチ筐体２０１は、隣接するスイッチ筐体２０２とＢａｃｋＰｌａｎｅ３０１を介して接続される。スイッチ筐体２０１及び２０２と、ＩＯ筐体４０１及び４０２には、それぞれクロスバースイッチ２１１及び２１２と、４１１及び４１２とが搭載されている。また、ＩＯ筐体４０１及び４０２には、プロトコル処理を行うスイッチチップ４２１及び４２２と、汎用ＩＯカードスロット４３１及び４３２（他のＩＯカード側）にそれぞれ装着される汎用ＩＯカードタイプのプロトコルアナライザとを有する。採取及び解析の対象となるパケットは、６０１及び６０２である。

クロスバースイッチ２１１、２１２、４１１、４１２は、一つの入力Ｐｏｒｔで受け取った信号を複数の出力Ｐｏｒｔへ出力することができるアナログスイッチである。
伝送路のプロトコルは、例えば、ＰＣＩ等であり、スイッチチップ４２１、４２２はＰＣＩスイッチ等である。スイッチチップ４２１、４２２は、ＣＰＵチップセット側のＰｏｒｔで受信したパケットをそのまま何も処理を行わないでＩＯカード側へ送出するモードを有する。また、これらのクロスバースイッチやスイッチチップは、ＲＯＭやＲＡＭ等の記憶手段に記憶されたプログラムを実行することにより実現する構成となっていてもよい。

次に、本実施の形態の採取、解析方法について、パケット６０１と６０２を同時に採取、解析する場合と、パケット６０１を運用中に採取、解析する場合とについて説明する。
まず、パケット６０１と６０２を同時に採取、解析する場合の動作について説明する。クロスバースイッチ２１１、２１２、４１１、４１２を図２のように設定し、スイッチチップ４２２は、プロトコル処理を行わないモードに設定する。
ＣＰＵチップセット１１１から送出されたパケット（信号）を受信したクロスバースイッチ２１１は、受信信号をクロスバースイッチ４１１と４１２の両方に対して送出する。
クロスバースイッチ４１１に送出されたパケットは、ＩＯカードスロット４３１に装着されたプロトコルアナライザにより、パケット６０１として採取、解析される。

パケット６０２の採取、解析方法は、ＩＯ筐体４０２上のＩＯカードスロット４３２に装着されたプロトコルアナライザにより、採取、解析される。パケット６０２の採取、解析を行うには、クロスバースイッチ２１１、２１２、４１１、４１２に対して通常運用系のバスに加えて、以下の設定を行う。これによって、パケット６０１、６０２の同時に採取、解析することができる。
ＣＰＵチップセット１１１からスイッチチップ４２１へ向かうパケットは、ＣＰＵチップセット１１１→クロスバースイッチ２１１→クロスバースイッチ４１２→スイッチチップ４２２へ伝送されるように設定する。

以上の設定を行うことにより、ＣＰＵチップセット１１１からスイッチチップ４２１へ向かうパケット６０２のコピーパケット６１２は、プロトコル上、パケット６０２と同等であり、ＩＯカードスロット４３２にて、採取、解析が可能になる。

一方、ＩＯカードスロット４３１上のＩＯカードから送出されたパケットは、まず、パケット６０１としてＩＯカードスロット４３１上のプロトコルアナライザによって採取、解析される。
ＩＯカードスロット４３１を通過したパケットは、スイッチチップ４２１が受信する。スイッチチップ４２１からＣＰＵチップセット１１１へ向かうパケットは、スイッチチップ４２１→クロスバースイッチ４１１→クロスバースイッチ２１１→クロスバースイッチ２１２→クロスバースイッチ４１２→スイッチチップ４２２へ伝送されるように設定する。スイッチチップ４２２では、通常はプロトコル処理が行われて、ＩＯカード側にパケットが送られるが、パケット採取時は、クロスバースイッチ４１２から受け取ったパケットに対して、何も処理を行わないで受信したパケットをそのままＩＯカード側へ送出するモードに設定する。

以上の設定を行うことにより、スイッチチップ４２１からＣＰＵチップセット１１１へ向かうパケット６０２のコピーパケット６１２は、プロトコル上、パケット６０２と同等であり、ＩＯカードスロット４３２にて、採取、解析が可能になる。

次に、パケット６０１を運用中に採取、解析する場合の動作を説明する。図３に示すように、通常運用系にはプロトコルアナライザを装着する必要はなく、プロトコルアナライザを有する解析系にて、通常運用系の動作を停止させることなく、パケットの採取、解析が可能になる。
運用を止めずにパケットを採取、解析するには、クロスバースイッチ２１１、２１２、４１１、４１２を図４に示すように設定し、スイッチチップ４２２は、通常運用モード（プロトコル処理を行うモード）に設定する。
ＣＰＵチップセット１１１からスイッチチップ４２１間のパケットは、上記の方法（ＣＰＵチップセット１１１→クロスバースイッチ２１１→クロスバースイッチ４１２→スイッチチップ４２２）で運用を止めずに採取、解析が可能である。スイッチチップ４２１からＩＯカードスロット４３１へ向かうパケットの採取、解析する場合には、通常運用系の設定に加えて、以下の設定をクロスバースイッチ２１１、２１２、４１１、４１２に行う。
ＣＰＵチップセット１１１→クロスバースイッチ２１１→クロスバースイッチ４１２→スイッチチップ４２２へ伝送されるように設定し、スイッチチップ４２２は通常と同じようにプロトコル処理を行うように設定する。

以上の設定を行うことにより、ＣＰＵチップセット１１１→スイッチチップ４２１間のパケットがＩＯカードスロット４３２へ伝送される。このパケットは、プロトコル上、ＣＰＵチップセット１１１からＩＯカードスロット４３１へ向かうパケット６０１と同等であり、通常運用系を停止させることなく、解析系のＩＯカードスロット４３２上のプロトコルアナライザにて、通常運用系のパケット６０１のコピーパケットが採取、解析可能になる。

図５は、実施例１の動作と効果を示す説明図である。図５に示すように、クロスバースイッチ４５１、４５２を設定し、スイッチチップ４６２はプロトコル処理を行わないモードに設定することによって、パケット６３２は、プロトコル上、ＣＰＵチップセット１３１−スイッチチップ４６１間のパケット６２２のコピーパケットと同等であり、パケット６３２をＩＯカードスロット４７２上のプロトコルアナライザにて採取、解析が可能になる。

図６は、実施例２の動作と効果を示す説明図である。図６に示すように、クロスバースイッチ４５１、４５２の設定を行うことによって、パケット６３１は、プロトコル上、スイッチチップ４６１−ＩＯカード間のパケット６２１と同等であり、パケット６３１をＩＯカードスロット４７２上のプロトコルアナライザにて採取、解析が可能になる。

図７は、実施例３の動作と効果を示す説明図である。図７に示すように、クロスバースイッチ１６１を設定し、スイッチチップ４９２はプロトコル処理を行わないモードに設定することによって、パケット６５２は、プロトコル上、ＣＰＵチップセット１５１−スイッチチップ４９１間のパケット６４２と同等であり、パケット６５２をＩＯカードスロット４ａ２上のプロトコルアナライザにて採取、解析が可能になる。

図８は、実施例４の動作と効果を示す説明図である。図８に示すように、クロスバースイッチ１６１の設定を行うことによって、パケット６５１は、プロトコル上、スイッチチップ４６１−ＩＯカード間のパケット６３１と同等であり、パケット６５１をＩＯカードスロット４７２上のプロトコルアナライザにて採取、解析が可能になる。

この実施の形態によれば、以下の（１）から（３）の効果を奏する。
（１）従来、困難であったＣＰＵチップセット−スイッチチップ間のパケットの採取、解析が可能になるため、ＣＰＵチップセット−スイッチチップ間のパケットと、それに対応するスイッチチップ−ＩＯカード間のパケットとの比較を行うことができ、問題の原因究明が容易になる。
（２）通常運用系の運用を停止させることなく、そのパケットを採取、解析することができるため、顧客のコンピュータシステムの障害調査を行う場合には、客先での運用中のコンピュータシステムに基づいたパケットの採取、解析が可能になる。
（３）従来、ＣＰＵチップセット−スイッチチップ間のパケットを採取する場合には、予め、パケット採取用の作りこみ（パケット採取用のコネクタ等）や専用の特殊な装置が必要であったが、それらは必要なく、通常運用で使用する装置と同じ装置を用意し、クロスバースイッチの設定を行うことによって、汎用のＩＯカードタイプのプロトコルアナライザを使用したパケットの採取、解析が可能になる。このことは、開発コストや運用コストを抑えることに加えて、開発過程や運用中に発生した障害等の問題対応を容易にし、問題解決までの時間短縮化にも繋げることができる。

以上、本発明の実施の形態について図面を参照して詳述してきたが、具体的な構成はこれらの実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計の変更等があっても本発明に含まれる。

例えば、上述の実施の形態では、伝送パケットをクロスバースイッチから他のクロスバースイッチ又はスイッチチップへ分岐させている例を示したが、調査を要するパケットが既に伝送制御されている場合は、その伝送制御に基づいて、パケット（信号）の分岐先を制御するような設定を他のクロスバースイッチに行い、必要な調査対象のコピーパケットを取得するようにしてもよい。
また、上述の実施の形態は、その目的及び構成等に特に矛盾や問題がない限り、互いの技術を流用することができる。

本発明に係るコンピュータシステムにおける実施の形態の概念的構成を示すブロック図である。 同システムのパケット６０１と６０２を同時に採取、解析する場合の動作を示す説明図である。 同システムのパケット６０１を運用中に採取、解析する場合の構成の特徴を示す説明図である。 同システムのパケット６０１を運用中に採取、解析する場合の動作を示す説明図である。 他の実施の形態の実施例１の動作と効果を示す説明図である。 他の実施の形態の実施例２の動作と効果を示す説明図である。 他の実施の形態の実施例３の動作と効果を示す説明図である。 他の実施の形態の実施例４の動作と効果を示す説明図である。

符号の説明

１０１、１２１、１４１ ホスト筐体
１１１、１３１、１５１ ＣＰＵチップセット
１６１ ホスト筐体内のクロスバースイッチ
２０１、２０２ スイッチ筐体
２１１、２１２ スイッチ筐体のクロスバースイッチ
３０１、３１１、３２１ ＢａｃｋＰｌａｎｅ
４０１、４０２，４４１、４４２、４８１、４８２ ＩＯ筐体
４１１、４１２、４５１、４５２ ＩＯ筐体のクロスバースイッチ
４２１、４２２、４６１、４６２、４９１、４９２ スイッチチップ
４３１、４３２、４７２、４ａ１、４ａ２ ＩＯカードスロット
６０１，６０２、６２１、６４１、６４２ 採取、解析対象パケット
６１１、６１２、６３１、６３２、６５１、６５２ 採取、解析対象のコピーパケット

Claims (13)

1. ＣＰＵ−ＩＯカード間にスイッチチップを搭載したコンピュータシステムであって、
   ＣＰＵ−前記スイッチチップ間のクロスバースイッチに基づいて、前記ＣＰＵから前記ＩＯカードの方向又は前記ＩＯカードから前記ＣＰＵの方向に伝送されるパケットを他のＩＯカード側に分岐させ、任意の位置における前記パケットを前記他のＩＯカード側から取得することを特徴とするコンピュータシステム。
2. 前記スイッチチップにプロトコル処理を行うか否かを設定することを特徴とする請求項１記載のコンピュータシステム。
3. 前記スイッチチップにプロトコル処理を行う設定とプロトコル処理を行わない設定とを任意に設定することを特徴とする請求項２記載のコンピュータシステム。
4. 前記任意の位置は、ＣＰＵ−前記スイッチチップ間、前記スイッチチップ−ＩＯカード間、及び前記スイッチチップ−他のスイッチチップ間の内、１つ以上を含むことを特徴とする請求項１乃至３の何れか一つに記載のコンピュータシステム。
5. 前記パケットを前記他のＩＯカード側に装着されたＩＯカードタイプのプロトコルアナライザを用いて採取、解析することを特徴とする請求項１乃至４の何れか一つに記載のコンピュータシステム。
6. 前記クロスバースイッチは、他のクロスバースイッチ又は他のスイッチチップに分岐させることを特徴とする請求項１乃至５の何れか一つに記載のコンピュータシステム。
7. ＣＰＵ−ＩＯカード間にスイッチチップを搭載したコンピュータシステムに利用されるパケット採取方法であって、
   ＣＰＵ−前記スイッチチップ間のクロスバースイッチに基づいて、前記ＣＰＵから前記ＩＯカードの方向又は前記ＩＯカードから前記ＣＰＵの方向に伝送されるパケットを他のＩＯカード側に分岐させるステップと、
   任意の位置における前記パケットを前記他のＩＯカード側から取得するステップと、
   を有することを特徴とするパケット採取方法。
8. 前記スイッチチップにプロトコル処理を行うか否かを設定することを特徴とする請求項７記載のパケット採取方法。
9. 前記スイッチチップにプロトコル処理を行う設定とプロトコル処理を行わない設定とを任意に設定することを特徴とする請求項８記載のパケット採取方法。
10. 前記任意の位置は、ＣＰＵ−前記スイッチチップ間、前記スイッチチップ−ＩＯカード間、及び前記スイッチチップ−他のスイッチチップ間の内、１つ以上を含むことを特徴とする請求項７乃至９の何れか一つに記載のパケット採取方法。
11. 前記パケットを前記他のＩＯカード側に装着されたＩＯカードタイプのプロトコルアナライザを用いて採取、解析するステップを有することを特徴とする請求項７乃至１０の何れか一つに記載のパケット採取方法。
12. 前記クロスバースイッチは、他のクロスバースイッチ又は他のスイッチチップに分岐させることを特徴とする請求項７乃至１１の何れか一つに記載のパケット採取方法。
13. 請求項７乃至１２の何れか一つに記載のパケット採取方法をコンピュータに実行させるためのパケット採取プログラム。

Images