JP5096824B2 - Nanostructure and method for producing nanostructure - Google Patents
Nanostructure and method for producing nanostructure Download PDFInfo
- Publication number
- JP5096824B2 JP5096824B2 JP2007191912A JP2007191912A JP5096824B2 JP 5096824 B2 JP5096824 B2 JP 5096824B2 JP 2007191912 A JP2007191912 A JP 2007191912A JP 2007191912 A JP2007191912 A JP 2007191912A JP 5096824 B2 JP5096824 B2 JP 5096824B2
- Authority
- JP
- Japan
- Prior art keywords
- nanowire
- growth
- forming
- algainas
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Led Devices (AREA)
- Light Receiving Elements (AREA)
Description
本発明はナノ構造およびナノ構造の作製方法に関し、特に、ＶＬＳ（Ｖａｐｅｒ Ｌｉｑｕｉｄ Ｓｏｌｉｄ：気相−液相−固相）成長またはＶＳＳ（Ｖａｐｅｒ Ｓｏｌｉｄ Ｓｏｌｉｄ：気相−固相−固相）成長にてナノオーダーの結晶構造を作製する方法に適用して好適なものである。 The present invention relates to a nanostructure and a method for producing a nanostructure, and in particular, in VLS (Vapor Liquid Solid) growth or VSS (Vapor Solid Solid) growth. It is suitable for application to a method for producing a nano-order crystal structure.
受光発光素子で多く用いられるＩＩＩ−Ｖ族化合物半導体を使用したナノワイヤは、結晶が異なるＳｉ上でも比較的良好に結合でき、光デバイスをＳｉ回路上に容易に集積することが可能となることから、ＯＥＩＣ（Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ）への応用が期待されている。
このナノワイヤを作製する方法として、ＶＬＳ成長またはＶＳＳ成長を用いる方法がある。このＶＬＳ成長またはＶＳＳ成長では、Ｓｉと格子定数の異なる化合物半導体であっても、軸方向では双晶も入ることはあるが、ドーピングを行いながら、原子の結合が途切れていない良好な単結晶を軸の垂直な方向に作製することができ、ナノオーダーの受光発光素子を形成することができる。
Nanowires using III-V compound semiconductors often used in light-receiving and light-emitting elements can be bonded relatively well even on Si having different crystals, and optical devices can be easily integrated on Si circuits. Application to OEIC (Optoelectronic integrated circuits) is expected.
As a method for manufacturing this nanowire, there is a method using VLS growth or VSS growth. In this VLS growth or VSS growth, even if it is a compound semiconductor having a lattice constant different from that of Si, twin crystals may enter in the axial direction, but a good single crystal in which atomic bonds are not interrupted while doping is performed. It can be produced in a direction perpendicular to the axis, and a nano-order light-receiving / emitting element can be formed.
現状では、化合物半導体の中でも、ＧａＰのナノワイヤにおいては、Ｓｉ基板との界面で良好に原子が結合され、エピタキシャル成長できることが確認されている（非特許文献１）。また、格子定数差が大きなＩｎＰなどの化合物半導体をＳｉ基板上に直接ＶＬＳ成長させることも行われている（非特許文献２）。さらに、Ａｕを用いたＶＬＳ成長にてＧａＩｎＡｓのナノワイヤをＧａＡｓ基板上に形成することも行われている（非特許文献３）。 At present, it has been confirmed that, among compound semiconductors, GaP nanowires can be bonded epitaxially and favorably grown at the interface with the Si substrate (Non-patent Document 1). In addition, a compound semiconductor such as InP having a large lattice constant difference is directly grown on a Si substrate by VLS (Non-patent Document 2). Furthermore, GaInAs nanowires are also formed on a GaAs substrate by VLS growth using Au (Non-patent Document 3).
一方、ＡｌＧａＩｎＡｓ化合物は、ＡｌとＧａの量を少なくすることで、バンドギャップを小さくすることができ、発光波長をより長波長側にシフトさせることができる。また、Ａｌ、Ｇａ、Ｉｎの量を調整することで、ＡｌＧａＩｎＡｓ化合物をＩｎＰ基板と格子整合をとることもできる。さらに、ＡｌとＧａの比を調整することで、量子閉じ込め構造、光の屈折率閉じ込め構造を構成することができ、半導体レーザ、光アンプ、光変調器、受光器などを実現することができる。 On the other hand, the AlGaInAs compound can reduce the band gap by reducing the amounts of Al and Ga, and can shift the emission wavelength to the longer wavelength side. Further, by adjusting the amounts of Al, Ga, and In, the AlGaInAs compound can be lattice-matched with the InP substrate. Further, by adjusting the ratio of Al and Ga, a quantum confinement structure and a light refractive index confinement structure can be formed, and a semiconductor laser, an optical amplifier, an optical modulator, a light receiver, and the like can be realized.
しかしながら、従来のＡｌＧａＩｎＡｓ化合物の作製方法では、ＭＢＥ（分子線エピタキシー）法やＭＯＶＰＥ（有機金属気相成長）法が用いられるため、Ｓｉ基板上にＡｌＧａＩｎＡｓ化合物を結晶成長させることが困難であり、光デバイスをＳｉ回路上に集積することができないという問題があった。
また、ＶＬＳ成長またはＶＳＳ成長を用いた場合においても、ＧａＰナノワイヤはＳｉ（１１１）基板上で垂直に成長させることができるが、ＧａＰ以外のＩＩＩ−Ｖ族化合物半導体ではＳｉ（１１１）基板のＡ面にも多く成長するため、［１１１］Ｂ方向に成長しやすい化合物半導体ナノワイヤでは斜めに成長し、ヘテロ構造などの層構造を制御性よく作製することが困難であるという問題があった。
However, since the conventional AlGaInAs compound manufacturing method uses MBE (molecular beam epitaxy) method or MOVPE (metal organic vapor phase epitaxy) method, it is difficult to crystallize the AlGaInAs compound on the Si substrate. There is a problem that the device cannot be integrated on the Si circuit.
Even when VLS growth or VSS growth is used, GaP nanowires can be grown vertically on a Si (111) substrate. However, in III-V group compound semiconductors other than GaP, the A of the Si (111) substrate is used. Since compound semiconductor nanowires that grow easily in the [111] B direction grow obliquely on the surface, there is a problem that it is difficult to produce a layer structure such as a heterostructure with good controllability.
さらに、格子定数差が大きなＩｎＰなどの化合物半導体をＳｉ基板上に直接ＶＬＳ成長させると、ナノワイヤの幅を大きくすることが困難となり、ＩｎＰなどでは５０ｎｍ程度で臨界太さとなることから、ナノワイヤの良好な成長自体が困難になるという問題があった。
そこで、本発明の目的は、格子定数差が大きな半導体基板上にボトムアップ的に制御性よくナノワイヤを作製することが可能なナノ構造およびナノ構造の作製方法を提供することである。
Furthermore, when a compound semiconductor such as InP having a large difference in lattice constant is directly grown on a Si substrate by VLS, it becomes difficult to increase the width of the nanowire. InP or the like becomes a critical thickness at about 50 nm. There was a problem that the growth itself was difficult.
Accordingly, an object of the present invention is to provide a nanostructure and a method for producing a nanostructure capable of producing a nanowire on a semiconductor substrate having a large lattice constant difference in a bottom-up manner with good controllability.
上述した課題を解決するために、請求項１記載のナノ構造の作製方法によれば、金属微粒子を半導体基板上に形成する工程と、ＶＬＳ成長またはＶＳＳ成長にて前記金属微粒子下に第１ナノワイヤを形成する工程と、前記金属微粒子との間で前記第１ナノワイヤよりも格子定数差が大きく、前記第１ナノワイヤよりも幅の大きなバッファ層をＶＬＳ成長もしくはＶＳＳ成長と側面上への層成長との組み合わせにて前記第１ナノワイヤ上に形成する工程と、前記金属微粒子との間で前記第１ナノワイヤよりも格子定数差が大きく、前記バッファ層と格子定数の近い第２ナノワイヤを、ＶＬＳ成長またはＶＳＳ成長にて前記バッファ層上に形成する工程とを備えることを特徴とする。 In order to solve the above-described problem, according to the method for producing a nanostructure according to claim 1, a step of forming metal fine particles on a semiconductor substrate, and a first nanowire below the metal fine particles by VLS growth or VSS growth. A buffer layer having a lattice constant difference larger than that of the first nanowire and wider than that of the first nanowire, and VLS growth or VSS growth and layer growth on the side surface. A second nanowire having a lattice constant difference larger than that of the first nanowire and having a lattice constant close to that of the buffer layer between the metal nanoparticle and the step of forming the first nanowire in a combination of Forming on the buffer layer by VSS growth.
これにより、半導体基板と格子定数の近い第１ナノワイヤを形成してから、第１ナノワイヤと格子定数差の大きいバッファ層をＶＬＳ成長またはＶＳＳ成長と側面上への層成長との組み合わせにて幅広に形成して、格子定数差による歪みを第１ナノワイヤとバッファ層との間で緩和することができる。このため、バッファ層と格子定数の近い第２ナノワイヤを良好な結晶性を維持しながら形成することができ、半導体基板と第２ナノワイヤとの間の格子定数差が大きい場合においても、半導体基板上にボトムアップ的に制御性よく第２ナノワイヤを作製することが可能となる。 Thus, after forming the first nanowire having a lattice constant close to that of the semiconductor substrate, the buffer layer having a large lattice constant difference with the first nanowire is widened by VLS growth or a combination of VSS growth and layer growth on the side surface. The strain due to the difference in lattice constant can be reduced between the first nanowire and the buffer layer. For this reason, the second nanowire having a lattice constant close to that of the buffer layer can be formed while maintaining good crystallinity, and even when the lattice constant difference between the semiconductor substrate and the second nanowire is large, the second nanowire is formed on the semiconductor substrate. In addition, the second nanowire can be fabricated with good controllability from the bottom up.
また、請求項２記載のナノ構造の作製方法によれば、前記第２ナノワイヤの形成後に、前記第１ナノワイヤおよび前記第２ナノワイヤの周囲を覆うキャッピング層を形成する工程を備えることを特徴とする。
これにより、第１ナノワイヤおよび第２ナノワイヤをキャッピング層にて保護することができ、第２ナノワイヤを用いて光デバイスを形成した場合においても、光デバイスを安定的に動作させることができる。
The method for producing a nanostructure according to claim 2, further comprising a step of forming a capping layer that covers the periphery of the first nanowire and the second nanowire after the formation of the second nanowire. .
Thereby, the first nanowire and the second nanowire can be protected by the capping layer, and the optical device can be stably operated even when the optical device is formed using the second nanowire.
また、請求項３記載のナノ構造の作製方法によれば、前記第２ナノワイヤの製作時に量子ドット構造または超格子構造を形成する工程と、前記第２ナノワイヤの製作時に前記量子ドット構造または超格子構造の上下に不純物をドーピングする工程を備えることを特徴とする。
これにより、ＶＬＳ成長またはＶＳＳ成長にてナノワイヤ構造に発光素子を形成することができ、発光素子をＳｉ基板上に集積することが可能となることから、ＯＥＩＣへの応用性を拡大することが可能となる。
According to the method for producing a nanostructure according to claim 3, a step of forming a quantum dot structure or a superlattice structure at the time of manufacturing the second nanowire, and a step of forming the quantum dot structure or the superlattice at the time of manufacturing the second nanowire. A step of doping impurities is provided above and below the structure.
As a result, a light-emitting element can be formed in a nanowire structure by VLS growth or VSS growth, and the light-emitting element can be integrated on a Si substrate, so that the applicability to OEIC can be expanded. It becomes.
また、請求項４記載のナノ構造の作製方法によれば、共振器を構成するフォトニック結晶構造を半導体基板上に形成する工程と、前記半導体基板上に金属微粒子を形成する工程と、ＶＬＳ成長またはＶＳＳ成長にて前記金属微粒子下に配置され前記共振器に入れ込まれたナノワイヤを形成する工程と工程を備え、前記ナノワイヤを形成する工程は、ＶＬＳ成長またはＶＳＳ成長にて前記金属微粒子下に第１ナノワイヤを形成する工程と、前記金属微粒子との間で前記第１ナノワイヤよりも格子定数差が大きく、前記第１ナノワイヤよりも幅の大きなバッファ層をＶＬＳ成長もしくはＶＳＳ成長と側面上への層成長との組み合わせにて前記第１ナノワイヤ上に形成する工程と、 前記金属微粒子との間で前記第１ナノワイヤよりも格子定数差が大きく、前記バッファ層と格子定数の近い第２ナノワイヤを、ＶＬＳ成長またはＶＳＳ成長にて前記バッファ層上に形成する工程とを有することを特徴とする。
これにより、半導体基板上にナノワイヤを形成することで、レーザ構造を作製することができ、ＯＥＩＣへの応用性を拡大することが可能となる。
According to a method for producing a nanostructure according to claim 4, a step of forming a photonic crystal structure constituting a resonator on a semiconductor substrate, a step of forming metal fine particles on the semiconductor substrate, and VLS growth Alternatively, the method includes a step of forming a nanowire disposed under the metal fine particle and placed in the resonator by VSS growth, and the step of forming the nanowire includes forming the nanowire under the metal fine particle by VLS growth or VSS growth. A buffer layer having a larger lattice constant difference than the first nanowire between the step of forming the first nanowire and the metal fine particles and having a width wider than the first nanowire is formed on the side surface by VLS growth or VSS growth. A difference in lattice constant between the step of forming on the first nanowire in combination with layer growth and the metal fine particle is larger than that of the first nanowire. Hear, close second nanowire of the buffer layer and the lattice constant, and wherein Rukoto which have a forming on the buffer layer at VLS growth or VSS growth.
Accordingly, by forming nanowires on the semiconductor substrate, a laser structure can be manufactured, and applicability to OEIC can be expanded.
また、請求項５記載のナノ構造の作製方法によれば、金属微粒子をＳｉ基板上に形成する工程と、ＶＬＳ成長またはＶＳＳ成長にて前記金属微粒子下にＧａＰナノワイヤを形成する工程と、前記ＧａＰナノワイヤよりも幅の大きなＩｎＰバッファ層をＶＬＳ成長またはＶＳＳ成長と側面上への層成長との組み合わせにて５００から６００℃の温度の範囲で前記ＧａＰナノワイヤ上に連続して形成する工程と、ＶＬＳ成長またはＶＳＳ成長にて１．３−３．４μｍに発光波長のあるＡｌＧａＩｎＡｓ系（ＩＩＩ族元素に対し、Ｉｎ組成０．１以上、Ａｌ組成０以上０．９以下、Ｇａ組成０以上０．９以下）ナノワイヤを前記ＩｎＰバッファ層上に連続して形成する工程とを備えることを特徴とする。 According to the method for producing a nanostructure according to claim 5, a step of forming metal fine particles on a Si substrate, a step of forming GaP nanowires under the metal fine particles by VLS growth or VSS growth, and the GaP Continuously forming an InP buffer layer having a width larger than that of the nanowire on the GaP nanowire in a temperature range of 500 to 600 ° C. by VLS growth or a combination of VSS growth and layer growth on the side surface; AlGaInAs system having an emission wavelength of 1.3 to 3.4 μm by growth or VSS growth (for Group III elements, In composition 0.1 or more, Al composition 0 or more and 0.9 or less, Ga composition 0 or more and 0.9 And the step of continuously forming nanowires on the InP buffer layer.
これにより、Ｓｉ基板と格子定数の近いＧａＰナノワイヤを形成してから、ＧａＰナノワイヤと格子定数差の大きいＩｎＰバッファ層をＶＬＳ成長またはＶＳＳ成長と側面上への層成長との組み合わせにて形成することができ、良好な結晶性を維持しながら径の大きなＩｎＰバッファ層を作製することができる。このため、Ａｌ、Ｇａ、Ｉｎの量を調整することで、ＩｎＰバッファ層と格子整合されたＡｌＧａＩｎＡｓ系ナノワイヤを径の大きなＩｎＰバッファ層上に形成することが可能となるとともに、ＡｌとＧａの量や比を調整することで、発光波長を変化させたり、量子閉じ込め構造、光の屈折率閉じ込め構造を構成したりすることができる。このため、Ｓｉ基板とＡｌＧａＩｎＡｓ系ナノワイヤとの間の格子定数差が大きい場合においても、ＡｌＧａＩｎＡｓ系ナノワイヤをＳｉ基板上にボトムアップ的に制御性よく作製することが可能となり、半導体レーザ、光アンプ、光変調器、受光器などをＳｉ基板上に集積することができる。 Thus, after forming a GaP nanowire having a lattice constant close to that of the Si substrate, an InP buffer layer having a large lattice constant difference from the GaP nanowire is formed by VLS growth or a combination of VSS growth and layer growth on the side surface. InP buffer layer having a large diameter can be produced while maintaining good crystallinity. Therefore, by adjusting the amounts of Al, Ga, and In, it becomes possible to form AlGaInAs nanowires lattice-matched with the InP buffer layer on the InP buffer layer having a large diameter, and the amounts of Al and Ga. By adjusting the ratio, the emission wavelength can be changed, or a quantum confinement structure and a light refractive index confinement structure can be formed. For this reason, even when the lattice constant difference between the Si substrate and the AlGaInAs-based nanowire is large, it becomes possible to fabricate the AlGaInAs-based nanowire on the Si substrate with good controllability, so that a semiconductor laser, an optical amplifier, An optical modulator, a light receiver, etc. can be integrated on the Si substrate.
また、請求項６記載のナノ構造の作製方法によれば、前記ＡｌＧａＩｎＡｓ系ナノワイヤの形成後に、前記ＡｌＧａＩｎＡｓ系ナノワイヤよりもＡｌ組成の高いＡｌＧａＩｎＡｓ系キャッピング層またはＡｌＧａＩｎＰ系キャッピング層を側面上への層成長にて５００から７００℃の温度の範囲で前記ＧａＰナノワイヤおよび前記ＡｌＧａＩｎＡｓ系ナノワイヤの周囲に形成する工程を備えることを特徴とする。
これにより、ＧａＰナノワイヤおよびＡｌＧａＩｎＡｓ系ナノワイヤを、ＧａＰナノワイヤおよびＡｌＧａＩｎＡｓ系ナノワイヤよりもバンドギャップの広いキャッピング層にて保護することができ、ＡｌＧａＩｎＡｓ系ナノワイヤを用いて光デバイスを形成した場合においても、光デバイスを安定的に動作させることができる。
According to the method for producing a nanostructure according to claim 6, after the formation of the AlGaInAs nanowire, an AlGaInAs capping layer or an AlGaInP capping layer having an Al composition higher than that of the AlGaInAs nanowire is grown on the side surface. And a step of forming the GaP nanowire and the AlGaInAs nanowire around the GaP nanowire in a temperature range of 500 to 700 ° C.
Thereby, the GaP nanowire and the AlGaInAs-based nanowire can be protected by a capping layer having a wider band gap than the GaP nanowire and the AlGaInAs-based nanowire, and even when the optical device is formed using the AlGaInAs-based nanowire, the optical device Can be operated stably.
また、請求項７記載のナノ構造の作製方法によれば、前記ＡｌＧａＩｎＡｓ系ナノワイヤの製作時にＡｌＧａＩｎＡｓ系量子ドット構造またはＡｌＧａＩｎＡｓ系超格子構造を形成する工程と、前記ＡｌＧａＩｎＡｓ系ナノワイヤの製作時に前記ＡｌＧａＩｎＡｓ系量子ドット構造またはＡｌＧａＩｎＡｓ系超格子構造の上下に不純物をドーピングし、ｐｉｎ型ダイオードを形成する工程を備えることを特徴とする。
これにより、ＶＬＳ成長またはＶＳＳ成長にてＡｌＧａＩｎＡｓ系ナノワイヤ構造に発光素子を形成することができ、発光素子をＳｉ基板上に集積することが可能となることから、ＯＥＩＣへの応用性を拡大することが可能となる。
According to the method for producing a nanostructure according to claim 7, a step of forming an AlGaInAs quantum dot structure or an AlGaInAs superlattice structure when the AlGaInAs nanowire is manufactured, and the AlGaInAs system when the AlGaInAs nanowire is manufactured. The semiconductor device includes a step of forming a pin-type diode by doping impurities above and below the quantum dot structure or the AlGaInAs-based superlattice structure.
As a result, a light emitting element can be formed in an AlGaInAs-based nanowire structure by VLS growth or VSS growth, and the light emitting element can be integrated on a Si substrate, so that the applicability to OEIC is expanded. Is possible.
また、請求項８記載のナノ構造の作製方法によれば、Ｓｉ基板上に形成されたＧａＰナノワイヤと、前記ＧａＰナノワイヤに軸方向に接続され、前記ＧａＰナノワイヤよりも幅の大きなＩｎＰバッファ層と、前記ＩｎＰバッファ層に軸方向に接続され、１．３−３．４μｍに発光波長のあるＡｌＧａＩｎＡｓ系（ＩＩＩ族元素に対し、Ｉｎ組成０．１以上、Ａｌ組成０以上０．９以下、Ｇａ組成０以上０．９以下）ナノワイヤとを備えることを特徴とする。
これにより、Ｓｉとの格子定数差の大きなＡｌＧａＩｎＡｓ系ナノワイヤをＳｉ基板上に形成することができ、半導体レーザ、光アンプ、光変調器、受光器などをＳｉ基板上に集積することができる。
According to the method for producing a nanostructure according to claim 8, a GaP nanowire formed on a Si substrate, an InP buffer layer connected to the GaP nanowire in an axial direction and having a width wider than the GaP nanowire, An AlGaInAs system connected in the axial direction to the InP buffer layer and having an emission wavelength of 1.3 to 3.4 μm (for Group III elements, In composition 0.1 or more, Al composition 0 or more and 0.9 or less, Ga composition 0 to 0.9) nanowire.
Accordingly, AlGaInAs nanowires having a large lattice constant difference from Si can be formed on the Si substrate, and semiconductor lasers, optical amplifiers, optical modulators, light receivers, and the like can be integrated on the Si substrate.
以上説明したように、本発明によれば、半導体基板とナノワイヤとの間の格子定数差が大きい場合においても、半導体基板上にボトムアップ的に制御性よくナノワイヤを作製することが可能となり、半導体レーザ、光アンプ、光変調器、受光器などをＳｉ基板上に集積することが可能となることから、ＯＥＩＣへの応用性を拡大することが可能となる。 As described above, according to the present invention, even when the lattice constant difference between the semiconductor substrate and the nanowire is large, it is possible to manufacture the nanowire on the semiconductor substrate with good controllability on the semiconductor substrate. Since a laser, an optical amplifier, an optical modulator, a light receiver and the like can be integrated on the Si substrate, the applicability to OEIC can be expanded.
本発明の一実施形態では、金半導体基板との間で第１ナノワイヤよりも格子定数差が大きく、第１ナノワイヤよりも幅の大きなバッファ層をＶＬＳ成長またはＶＳＳ成長と側面上への層成長との組み合わせにて第１ナノワイヤと第２ナノワイヤとの間に形成する。また、第２ナノワイヤの形成後に、第１ナノワイヤおよび第２ナノワイヤの周囲を覆うキャッピング層を形成するようにしてもよい。また、第２ナノワイヤの製作時に量子ドット構造または超格子構造を形成するようにしてもよく、第２ナノワイヤの製作時に不純物をドーピングし、Ｐｉｎ構造を形成するようにしてもよい。 In one embodiment of the present invention, a buffer layer having a lattice constant difference larger than that of the first nanowire and larger than that of the first nanowire with the gold semiconductor substrate is formed by VLS growth or VSS growth and layer growth on the side surface. It forms between 1st nanowire and 2nd nanowire by the combination of these. Moreover, you may make it form the capping layer which covers the circumference | surroundings of a 1st nanowire and a 2nd nanowire after formation of a 2nd nanowire. Further, a quantum dot structure or a superlattice structure may be formed when the second nanowire is manufactured, or a pin structure may be formed by doping impurities when manufacturing the second nanowire.
なお、半導体基板としては、例えば、Ｓｉ（１１１）半導体基板、金属微粒子としては、例えば、直径２０ｎｍ程度のＡｕ微粒子を用いることができる。また、金属微粒子を半導体基板上に形成する方法としては、例えば、金属の蒸着とアニールによる自己形成、ＥＢリソグラフィによるパターニング、あるいはＡｕ微粒子１２を含む溶液の塗布などの方法を用いることができる。
なお、第１ナノワイヤ、第２ナノワイヤおよびバッファ層の材料は、Ｓｉ、Ｇｅ、ＧａＩｎＮ、ＡｌＧａＡｓ、ＧａＩｎＰ、ＡｌＧａＩｎＮ、ＡｌＧａＩｎＳｂ、ＡｌＧａＩｎＡｓ、ＩｎＰ、ＧａＰの中から選択することができる。
As the semiconductor substrate, for example, an Si (111) semiconductor substrate, and as the metal fine particles, for example, Au fine particles having a diameter of about 20 nm can be used. Further, as a method for forming the metal fine particles on the semiconductor substrate, for example, a method such as self-formation by vapor deposition and annealing, patterning by EB lithography, or application of a solution containing Au fine particles 12 can be used.
The material of the first nanowire, the second nanowire, and the buffer layer can be selected from Si, Ge, GaInN, AlGaAs, GaInP, AlGaInN, AlGaInSb, AlGaInAs, InP, and GaP.
例えば、第１ナノワイヤの材料としてＧａＰ、第２ナノワイヤの材料としてＡｌＧａＩｎＡｓ（ＩＩＩ族元素に対し、Ｉｎ組成０．１以上、Ａｌ組成０以上０．９以下、Ｇａ組成０以上０．９以下）、バッファ層の材料としてＩｎＰ、キャッピング層の材料として第２ナノワイヤのＡｌＧａＩｎＡｓよりもＡｌ組成の高いＡｌＧａＩｎＡｓまたはＩｎＰを用いることができる。あるいは、キャッピング層の材料としてＩｎＰよりもバンドギャップの大きなＡｌＧａＩｎＰを用いるようにしてもよい。
これにより、Ｓｉとの格子定数差の大きなＡｌＧａＩｎＡｓ系ナノワイヤをＳｉ基板上に形成することができ、半導体レーザ、光アンプ、光変調器、受光器などをＳｉ基板上に集積することができる。
For example, GaP as the material of the first nanowire, AlGaInAs as the material of the second nanowire (In group 0.1 element, In composition 0.1 or more, Al composition 0 or more, 0.9 or less, Ga composition 0 or more and 0.9 or less), InP can be used as the material of the buffer layer, and AlGaInAs or InP having a higher Al composition than the AlGaInAs of the second nanowire can be used as the material of the capping layer. Alternatively, AlGaInP having a larger band gap than InP may be used as the material for the capping layer.
Accordingly, AlGaInAs nanowires having a large lattice constant difference from Si can be formed on the Si substrate, and semiconductor lasers, optical amplifiers, optical modulators, light receivers, and the like can be integrated on the Si substrate.
以下、本発明の実施形態に係るナノ構造の作製方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係るＳｉ（１１１）基板上に配置されたＡｕ微粒子を示す斜視図、図２（ａ）および図３は、本発明の第１実施形態に係るナノ構造の作製方法を示す断面図、図２（ｂ）は本発明の第１実施形態に係るナノ構造の構成を示すＳＥＭ像である。
図１において、直径２０ｎｍ程度のＡｕ微粒子１２をＳｉ（１１１）基板１１上に形成する。なお、Ａｕ微粒子１２をＳｉ（１１１）基板１１上に形成する方法としては、例えば、金属の蒸着とアニールによる自己形成、ＥＢリソグラフィによるパターニング、あるいはＡｕ微粒子１２を含む溶液の塗布などの方法を用いることができる。
Hereinafter, a method for producing a nanostructure according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a perspective view showing Au fine particles arranged on a Si (111) substrate according to the first embodiment of the present invention, and FIGS. 2A and 3 are nano views according to the first embodiment of the present invention. FIG. 2B is a cross-sectional view showing a method for producing the structure, and FIG. 2B is an SEM image showing the configuration of the nanostructure according to the first embodiment of the present invention.
In FIG. 1, Au fine particles 12 having a diameter of about 20 nm are formed on a Si (111) substrate 11. As a method of forming the Au fine particles 12 on the Si (111) substrate 11, for example, a method such as self-formation by metal deposition and annealing, patterning by EB lithography, or application of a solution containing the Au fine particles 12 is used. be able to.
次に、図２に示すように、Ａｕ微粒子１２が形成されたＳｉ（１１１）基板１１を有機気相成長炉内に設置し、ＴＭＧａ（トリメチルガリウム）を１×１０-5ｍｏｌ／ｍｉｍ、ＴＢＰ（ターシャリブチルフォスフィン）を６×１０-4ｍｏｌ／ｍｉｍだけ流しながら４８０℃でＧａＰナノワイヤ１３をＳｉ（１１１）基板１１上に１分だけ成長させた。
なお、ＧａＰはＳｉ（１１１）基板１１上にＢ面を形成するため、ＧａＰナノワイヤ１３はＳｉ（１１１）基板１１に垂直に成長させることができる。
Next, as shown in FIG. 2, the Si (111) substrate 11 on which the Au fine particles 12 are formed is placed in an organic vapor phase growth furnace, and TMGa (trimethylgallium) is added at 1 × 10 −5 mol / mim, TBP. GaP nanowires 13 were grown on the Si (111) substrate 11 for 1 minute at 480 ° C. while flowing (tertiary butylphosphine) by 6 × 10 −4 mol / mim.
Since GaP forms a B surface on the Si (111) substrate 11, the GaP nanowire 13 can be grown perpendicularly to the Si (111) substrate 11.
また、Ａｕを触媒としたＧａＰのＶＬＳ成長またはＶＳＳ成長は４００−５００℃の範囲内で見られるため、ＧａＰナノワイヤ１３の成長温度を４８０℃に設定した。
そして、ＴＭＩｎ（トリメチルインジウム）を１×１０-5ｍｏｌ／ｍｉｍ、ＴＢＰ（ターシャリブチルフォスフィン）を６×１０-4ｍｏｌ／ｍｉｍだけ流しながら５５０℃で２０秒のエピタキシャル成長を行うことにより、ＩｎＰバッファ層１４をＧａＰナノワイヤ１３上に形成した。
Moreover, since the VLS growth or VSS growth of GaP using Au as a catalyst is observed within the range of 400-500 ° C., the growth temperature of the GaP nanowire 13 was set to 480 ° C.
Then, epitaxial growth is performed at 550 ° C. for 20 seconds while flowing TMIn (trimethylindium) at 1 × 10 −5 mol / mim and TBP (tertiary butylphosphine) at 6 × 10 −4 mol / mim. A buffer layer 14 was formed on the GaP nanowire 13.
なお、ＧａＰナノワイヤ１３の成長後にＩｎＰをヘテロにナノワイヤ成長させることは難しい。ただし、図２（ｂ）に示すように、ＩｎＰバッファ層１４を形成する時に５００−６００℃の範囲内に温度を上昇させることにより、ＧａＰナノワイヤ１３の先端にＩｎＰバッファ層１４をＶＬＳ成長もしくはＶＳＳ成長と側面上への層成長との組み合わせにて卵状に幅広に成長させることができることを見出した。
次に、ＴＭＧａ（トリメチルガリウム）およびＴＭＩｎ（トリメチルインジウム）を５×１０-6ｍｏｌ／ｍｉｍ、ＡｓＨ3（アルシン）を６×１０-4ｍｏｌ／ｍｉｍだけ流しながら４５０℃でＧａＩｎＡｓナノワイヤ１５をＩｎＰバッファ層１４上に１分だけ成長させた。
Note that it is difficult to grow InP heterogeneously after the growth of the GaP nanowire 13. However, as shown in FIG. 2B, when the InP buffer layer 14 is formed, the InP buffer layer 14 is grown at the tip of the GaP nanowire 13 by VLS growth or VSS by raising the temperature within the range of 500-600 ° C. It has been found that a combination of growth and layer growth on the side surface enables the growth to be wide in an egg shape.
Next, the GaInAs nanowires 15 are transferred to the InP buffer at 450 ° C. while flowing TMGa (trimethylgallium) and TMIn (trimethylindium) at 5 × 10 −6 mol / mim and AsH 3 (arsine) at 6 × 10 −4 mol / mim. Grow on layer 14 for 1 minute.
なお、Ａｕを触媒としたＡｌＧａＩｎＡｓ（ＩＩＩ族元素に対し、Ｉｎ組成０．１以上、Ａｌ組成０以上０．９以下、Ｇａ組成０以上０．９以下）のＶＬＳ成長またはＶＳＳ成長は４００−５００℃の範囲内で見られるため、ＧａＩｎＡｓナノワイヤ１５の成長温度を４５０℃に設定した。
また、ＧａＰナノワイヤ１３の先端にＩｎＰバッファ層１４を幅広に成長させることにより、ＧａＰとＩｎＰの界面をスムースに結合させることができ、ＩｎＰに格子定数の近いＡｌＧａＩｎＡｓ系材料を連続してナノワイヤ成長させることができる。
It should be noted that VLS growth or VSS growth of AlGaInAs using Au as a catalyst (In composition 0.1 or more, Al composition 0 or more and 0.9 or less, Ga composition 0 or more and 0.9 or less with respect to a group III element) is 400-500. The growth temperature of GaInAs nanowire 15 was set to 450 ° C. because it was observed within the range of ° C.
Also, by growing the InP buffer layer 14 wide at the tip of the GaP nanowire 13, the interface between GaP and InP can be smoothly coupled, and an AlGaInAs-based material having a lattice constant close to that of InP is continuously grown on the nanowire. be able to.
次に、ＴＭＩｎ（トリメチルインジウム）を２×１０-5ｍｏｌ／ｍｉｍ、ＰＨ3（フォスフィン）を６×１０-4ｍｏｌ／ｍｉｍだけ流しながら５５０℃で５分のエピタキシャル成長を行うことにより、ＧａＰナノワイヤ１３、ＩｎＰバッファ層１４およびＧａＩｎＡｓナノワイヤ１５の周囲が覆われるようにＩｎＰキャッピング層１６を形成した。
なお、Ａｕを触媒としたＶＬＳ成長もしくはＶＳＳ成長によるナノワイヤ成長から側面への層成長の起こる半導体表面でのエピタキシャル成長への成長モードの変化は５００−８００℃の範囲内で見られるため、ＩｎＰキャッピング層１６の成長温度を５５０℃に設定した。
Next, epitaxial growth is performed at 550 ° C. for 5 minutes while flowing TMIn (trimethylindium) at 2 × 10 −5 mol / mim and PH 3 (phosphine) at 6 × 10 −4 mol / mim, thereby forming GaP nanowires 13. The InP capping layer 16 was formed so as to cover the periphery of the InP buffer layer 14 and the GaInAs nanowire 15.
In addition, since the change of the growth mode from the nanowire growth by Au-catalyzed VLS growth or VSS growth to the epitaxial growth on the semiconductor surface where the layer growth from the side occurs is observed in the range of 500-800 ° C., the InP capping layer The growth temperature of 16 was set to 550 ° C.
これにより、Ｓｉ（１１１）基板１１と格子定数の近いＧａＰナノワイヤ１３を形成してから、ＧａＰナノワイヤ１３と格子定数差の大きいＩｎＰバッファ層１４を形成することができ、さらにＩｎＰバッファ層１４と格子整合されたＧａＩｎＡｓナノワイヤ１５を径の大きなＩｎＰバッファ層１４上に形成することが可能となる。ＧａＩｎＡｓにＡｌを加えたり、Ｇａの量やＡｌ、Ｇａ、Ｉｎの組成比を調整することで、発光波長を変化させたり、量子閉じ込め構造、光の屈折率閉じ込め構造を構成したりすることができる。このため、Ｓｉ（１１１）基板１１とＧａＩｎＡｓナノワイヤ１５との間の格子定数差が大きい場合においても、幅広なＩｎＰバッファ層１４を介してＧａＩｎＡｓナノワイヤ１５をＳｉ（１１１）基板１１上にボトムアップ的に制御性よく作製することが可能となり、半導体レーザ、光アンプ、光変調器、受光器などをＳｉ（１１１）基板１１上に集積することができる。 Thereby, after forming the GaP nanowire 13 having a lattice constant close to that of the Si (111) substrate 11, the InP buffer layer 14 having a large lattice constant difference from the GaP nanowire 13 can be formed. Further, the InP buffer layer 14 and the lattice can be formed. The aligned GaInAs nanowires 15 can be formed on the InP buffer layer 14 having a large diameter. By adding Al to GaInAs or adjusting the amount of Ga or the composition ratio of Al, Ga, and In, the emission wavelength can be changed, and the quantum confinement structure and the refractive index confinement structure of light can be configured. . For this reason, even when the lattice constant difference between the Si (111) substrate 11 and the GaInAs nanowire 15 is large, the GaInAs nanowire 15 is bottom-up on the Si (111) substrate 11 via the wide InP buffer layer 14. Therefore, it is possible to manufacture the semiconductor laser, the optical amplifier, the optical modulator, the light receiver, and the like on the Si (111) substrate 11.
なお、上述した実施形態では、ＩｎＰバッファ層１４上にＧａＩｎＡｓナノワイヤ１５を形成する方法について説明したが、１．３−３．４μｍに発光波長のあるＡｌＧａＩｎＡｓ系（ＩＩＩ族元素に対し、Ｉｎ組成０．１以上、Ａｌ組成０以上０．９以下、Ｇａ組成０以上０．９以下）ナノワイヤならば何でも良く、例えば、ＡｌＩｎＡｓナノワイヤを形成するようにしてもよいし、ＩｎＰバッファ層１４上にＡｌＧａＩｎＡｓ系ナノワイヤを形成する時にＡｌ、Ｇａ、Ｉｎの組成を変化させたりしてもよい。 In the above-described embodiment, the method of forming the GaInAs nanowire 15 on the InP buffer layer 14 has been described. However, the AlGaInAs system having an emission wavelength of 1.3 to 3.4 μm (In composition 0 with respect to the group III element) 1 or more, Al composition 0 or more and 0.9 or less, Ga composition 0 or more and 0.9 or less) Any nanowire may be used. For example, an AlInAs nanowire may be formed, or an AlGaInAs system may be formed on the InP buffer layer 14. The composition of Al, Ga, and In may be changed when forming the nanowire.
また、上述した実施形態では、キャッピング層の材料としてＩｎＰを用いる方法について説明したが、ＩｎＰよりもバンドギャップの大きなＡｌＧａＩｎＰを用いるようにしてもよい。
また、ＩｎＰバッファ層１４上にＧａＩｎＡｓナノワイヤ１５を形成する時にｐ型またはｎ型不純物のドーピングを行うことにより、ｐｉｎ型ダイオードを形成するようにしてもよい。
In the above-described embodiment, the method using InP as the material of the capping layer has been described. However, AlGaInP having a band gap larger than that of InP may be used.
Alternatively, a pin diode may be formed by doping p-type or n-type impurities when forming the GaInAs nanowire 15 on the InP buffer layer 14.
図４は、本発明の第１実施形態に係るナノ構造の発光特性を示す図である。
図４において、図３のナノ構造のサンプルについてフォトルミネッセンス測定にて発光特性を調べたところ、室温で１５５０ｎｍにピークを持つ発光が確認できた。
図５は、本発明の第２実施形態に係るナノ構造の概略構成を示す断面図である。
図５において、Ａｕの蒸着とアニールによる自己形成、ＥＢリソグラフィによるパターニング、あるいはＡｕ微粒子１２を含む溶液の塗布などの方法を用いることにより、直径４０ｎｍ程度のＡｕ微粒子１２をＳｉ（１１１）基板１１上に形成する。
FIG. 4 is a diagram showing the light emission characteristics of the nanostructure according to the first embodiment of the present invention.
In FIG. 4, when the light emission characteristics of the nanostructured sample of FIG. 3 were examined by photoluminescence measurement, light emission having a peak at 1550 nm at room temperature was confirmed.
FIG. 5 is a cross-sectional view showing a schematic configuration of the nanostructure according to the second embodiment of the present invention.
In FIG. 5, Au fine particles 12 having a diameter of about 40 nm are formed on the Si (111) substrate 11 by using a method such as self-formation by Au deposition and annealing, patterning by EB lithography, or application of a solution containing Au fine particles 12. To form.
次に、Ａｕ微粒子１２が形成されたＳｉ（１１１）基板１１を有機気相成長炉内に設置し、ＴＭＧａ（トリメチルガリウム）を１×１０-5ｍｏｌ／ｍｉｍ、ＰＨ3（フォスフィン）を６×１０-4ｍｏｌ／ｍｉｍだけ流しながら４８０℃でＧａＰナノワイヤ３１をＳｉ（１１１）基板１１上に１分だけ成長させた。
なお、ＧａＰはＳｉ（１１１）基板１１上にＢ面を形成するため、ＧａＰナノワイヤ３１はＳｉ（１１１）基板１１に垂直に成長させることができる。
Next, the Si (111) substrate 11 on which the Au fine particles 12 are formed is placed in an organic vapor phase growth furnace, TMGa (trimethylgallium) is 1 × 10 −5 mol / mim, and PH 3 (phosphine) is 6 ×. GaP nanowires 31 were grown on the Si (111) substrate 11 for 1 minute at 480 ° C. while flowing at 10 −4 mol / mim.
Since GaP forms a B surface on the Si (111) substrate 11, the GaP nanowire 31 can be grown perpendicularly to the Si (111) substrate 11.
また、Ａｕを触媒としたＧａＰのＶＬＳ成長またはＶＳＳ成長は４００−５００℃の範囲内で見られるため、ＧａＰナノワイヤ３１の成長温度を４８０℃に設定した。
そして、ＴＭＩｎ（トリメチルインジウム）を１×１０-5ｍｏｌ／ｍｉｍ、ＴＢＰ（ターシャリブチルフォスフィン）を６×１０-4ｍｏｌ／ｍｉｍだけ流しながら５５０℃で２０秒のエピタキシャル成長を行うことにより、ＩｎＰバッファ層３２をＧａＰナノワイヤ３１上に形成した。
Moreover, since the VLS growth or VSS growth of GaP using Au as a catalyst is observed within the range of 400-500 ° C., the growth temperature of the GaP nanowire 31 was set to 480 ° C.
Then, epitaxial growth is performed at 550 ° C. for 20 seconds while flowing TMIn (trimethylindium) at 1 × 10 −5 mol / mim and TBP (tertiary butylphosphine) at 6 × 10 −4 mol / mim. A buffer layer 32 was formed on the GaP nanowire 31.
なお、ＩｎＰバッファ層３２を形成する時に５００−６００℃の範囲内に温度を上昇させることにより、ＧａＰナノワイヤ３１の先端にＩｎＰバッファ層３２を卵状に幅広に成長させることができる。
次に、ＴＭＡｌ（トリメチルアルミニウム）およびＴＭＩｎ（トリメチルインジウム）を５×１０-6ｍｏｌ／ｍｉｍ、ＡｓＨ3（アルシン）を６×１０-4ｍｏｌ／ｍｉｍだけ流しながら４５０℃でＡｌＩｎＡｓナノワイヤ３３をＩｎＰバッファ層３２上に１分だけ成長させた。
In addition, when the InP buffer layer 32 is formed, the InP buffer layer 32 can be grown in an egg-like wide shape at the tip of the GaP nanowire 31 by raising the temperature within a range of 500 to 600 ° C.
Next, the AlInAs nanowires 33 are transferred to the InP buffer at 450 ° C. while flowing TMAl (trimethylaluminum) and TMIn (trimethylindium) at 5 × 10 −6 mol / mim and AsH 3 (arsine) at 6 × 10 −4 mol / mim. Grow on layer 32 for 1 minute.
さらに、ＴＭＡｌ（トリメチルアルミニウム）およびＴＭＩｎ（トリメチルインジウム）をそれぞれ５×１０-6ｍｏｌ／ｍｉｍ、ＡｓＨ3（アルシン）を６×１０-4ｍｏｌ／ｍｉｍだけ流す工程と、ＴＭＧａ（トリメチルガリウム）およびＴＭＩｎ（トリメチルインジウム）を５×１０-6ｍｏｌ／ｍｉｍ、ＡｓＨ3（アルシン）を６×１０-4ｍｏｌ／ｍｉｍだけ流す工程とを５秒ごとに切り替えながら５回だけ繰り返すことにより、ＡｌＩｎＡｓ層３４ａとＧａＩｎＡｓ層３４ｂとが交互に積層されたＡｌＧａＩｎＡｓ系超格子構造３４を４５０℃でＡｌＩｎＡｓナノワイヤ３３上に成長させた。 Furthermore, a process of flowing TMAl (trimethylaluminum) and TMIn (trimethylindium) by 5 × 10 −6 mol / mim and AsH 3 (arsine) by 6 × 10 −4 mol / mim respectively, and TMGa (trimethylgallium) and TMIn The AlInAs layer 34a is obtained by repeating the process of flowing (trimethylindium) at 5 × 10 −6 mol / mim and AsH 3 (arsine) at 6 × 10 −4 mol / mim only 5 times while switching every 5 seconds. An AlGaInAs superlattice structure 34 in which GaInAs layers 34b were alternately stacked was grown on the AlInAs nanowires 33 at 450 ° C.
次に、ＴＭＡｌ（トリメチルアルミニウム）およびＴＭＩｎ（トリメチルインジウム）を５×１０-6ｍｏｌ／ｍｉｍ、ＡｓＨ3（アルシン）を６×１０-4ｍｏｌ／ｍｉｍだけ流しながら４５０℃でＡｌＩｎＡｓナノワイヤ３５をＡｌＧａＩｎＡｓ系超格子構造３４上に１分だけ成長させた。
なお、Ａｕを触媒としたＡｌＧａＩｎＡｓ（ＩＩＩ族元素に対し、Ｉｎ組成０．１以上、Ａｌ組成０以上０．９以下、Ｇａ組成０以上０．９以下）のＶＬＳ成長またはＶＳＳ成長は４００−５００℃の範囲内で見られるため、ＧａＩｎＡｓナノワイヤ３３、３５およびＡｌＧａＩｎＡｓ系超格子構造３４の成長温度を４５０℃に設定した。
Next, AlAlAs nanowires 35 are made to be AlGaInAs system at 450 ° C. while flowing TMAl (trimethylaluminum) and TMIn (trimethylindium) at 5 × 10 −6 mol / mim and AsH 3 (arsine) at 6 × 10 −4 mol / mim. The substrate was grown on the superlattice structure 34 for 1 minute.
It should be noted that VLS growth or VSS growth of AlGaInAs using Au as a catalyst (In composition 0.1 or more, Al composition 0 or more and 0.9 or less, Ga composition 0 or more and 0.9 or less with respect to a group III element) is 400-500. The growth temperature of the GaInAs nanowires 33 and 35 and the AlGaInAs-based superlattice structure 34 was set to 450 ° C. because it was observed within the range of ° C.
また、ＧａＰナノワイヤ３１の先端にＩｎＰバッファ層３２を幅広に成長させることにより、ＧａＰとＩｎＰの界面をスムースに結合させることができ、ＩｎＰに格子定数の近いＡｌＧａＩｎＡｓ系材料を連続してナノワイヤ成長させることができる。
次に、ＴＭＡｌ（トリメチルアルミニウム）およびＴＭＩｎ（トリメチルインジウム）をそれぞれ１×１０-5ｍｏｌ／ｍｉｍ、ＡｓＨ3（アルシン）を６×１０-4ｍｏｌ／ｍｉｍだけ流しながら６００℃で５分のエピタキシャル成長を行うことにより、ＧａＰナノワイヤ３１、ＩｎＰバッファ層３２、ＧａＩｎＡｓナノワイヤ３３、３５およびＡｌＧａＩｎＡｓ系超格子構造３４の周囲が覆われるようにＡｌＩｎＡｓキャッピング層３６を形成した。
In addition, by growing the InP buffer layer 32 wide at the tip of the GaP nanowire 31, the interface between GaP and InP can be smoothly bonded, and an AlGaInAs-based material having a lattice constant close to that of InP is continuously grown on the nanowire. be able to.
Next, epitaxial growth is performed at 600 ° C. for 5 minutes while flowing TMAl (trimethylaluminum) and TMIn (trimethylindium) in amounts of 1 × 10 −5 mol / mim and AsH 3 (arsine) in amounts of 6 × 10 −4 mol / mim, respectively. By performing, the AlInAs capping layer 36 was formed so that the circumference | surroundings of the GaP nanowire 31, InP buffer layer 32, GaInAs nanowire 33, 35, and the AlGaInAs type | system | group superlattice structure 34 might be covered.
なお、キャッピング層の材料としては、ＡｌＩｎＡｓ以外にも、Ｇａを加えたＡｌＧａＩｎＡｓを用いるようにしてもよい。
そして、図５のナノ構造のサンプルについてフォトルミネッセンス測定にて発光特性を調べたところ、室温で１３００ｎｍにピークを持つ発光が確認できた。
なお、ＧａＰナノワイヤ３１、ＩｎＰバッファ層３２およびＡｌＩｎＡｓナノワイヤ３３を成長させる時にＳまたはＳｉ化合物などのｎ型ドーパントを供給し、ＡｌＩｎＡｓナノワイヤ３５を成長させる時にＺｎまたはＣ化合物などのｐ型ドーパントを供給することにより、図５のナノ構造にｐｉｎ型の発光ダイオードを形成するようにしてもよい。
In addition to AlInAs, AlGaInAs added with Ga may be used as a material for the capping layer.
And when the light emission characteristic was investigated by the photoluminescence measurement about the sample of the nanostructure of FIG. 5, light emission which has a peak at 1300 nm at room temperature was confirmed.
An n-type dopant such as S or Si compound is supplied when growing the GaP nanowire 31, InP buffer layer 32, and AlInAs nanowire 33, and a p-type dopant such as Zn or C compound is supplied when growing the AlInAs nanowire 35. Accordingly, a pin-type light emitting diode may be formed in the nanostructure of FIG.
そして、ＧａＰナノワイヤ３１、ＩｎＰバッファ層３２、ＡｌＩｎＡｓナノワイヤ３３、３５およびＡｌＧａＩｎＡｓ系超格子構造３４とＡｌＩｎＡｓキャッピング層３６のナノ構造の周囲を絶縁性のポリイミドで埋め込んだ後、先端のＡｕ微粒子１２および絶縁性ＡｌＩｎＡｓキャッピング層３６の先端部をエッチングにて除去し、ＡｌＩｎＡｓナノワイヤ３５の先端を露出させた後、Ｓｉ（１１１）基板１１の裏面にｎ側電極、ＡｌＩｎＡｓナノワイヤ３５の先端にｐ側電極を形成することにより、図５のナノ構造を発光ダイオードとして動作させることができる。
また、図５のナノ構造をフォトニック結晶などの反射鏡に囲まれた共振器に入れ込むことにより、レーザ構造を作製することができる。
Then, after the periphery of the GaP nanowire 31, InP buffer layer 32, AlInAs nanowires 33 and 35, and the nanostructure of the AlGaInAs-based superlattice structure 34 and the AlInAs capping layer 36 is filled with insulating polyimide, the Au fine particles 12 at the tip and the insulating material are insulated. After removing the tip of the AlInAs capping layer 36 by etching and exposing the tip of the AlInAs nanowire 35, an n-side electrode is formed on the back surface of the Si (111) substrate 11 and a p-side electrode is formed on the tip of the AlInAs nanowire 35. By doing so, the nanostructure of FIG. 5 can be operated as a light emitting diode.
Further, a laser structure can be manufactured by inserting the nanostructure of FIG. 5 into a resonator surrounded by a reflecting mirror such as a photonic crystal.
図６は、本発明の第３実施形態に係るナノ構造の概略構成を示す斜視図である。
図６において、Ｓｉ（１１１）基板４１には間隙層４２を介してＳｉ層４３が形成され、Ｓｉ層４３にはフォトニック結晶を構成する貫通口４４が形成されている。そして、Ｓｉ層４３の光路上には、Ｓｉ（１１１）基板４１上に成長されたナノワイヤ４７が入れ込まれる貫通口４５が形成され、Ｓｉ（１１１）基板４１の裏面にはｎ側電極４６、ナノワイヤ４７の先端にはｐ側電極４８が形成されている。そして、ｎ側電極４６とｐ側電極４８とは、ボンディングワイヤ４９を介して電源５０に接続されている。
FIG. 6 is a perspective view showing a schematic configuration of the nanostructure according to the third embodiment of the present invention.
In FIG. 6, an Si layer 43 is formed on a Si (111) substrate 41 via a gap layer 42, and a through hole 44 constituting a photonic crystal is formed in the Si layer 43. Then, on the optical path of the Si layer 43, a through hole 45 into which the nanowire 47 grown on the Si (111) substrate 41 is inserted is formed. On the back surface of the Si (111) substrate 41, an n-side electrode 46, A p-side electrode 48 is formed at the tip of the nanowire 47. The n-side electrode 46 and the p-side electrode 48 are connected to the power source 50 via a bonding wire 49.
なお、ナノワイヤ４７の構造としては、例えば、発光ダイオードが形成された図３のナノ構造や図５のナノ構造を用いることができる。また、ナノワイヤ４７の発光部はＳｉ層４３の内部に埋め込まれるように配置することができる。
そして、ナノワイヤ４７の発光部から出射された光はＳｉ層４３に形成されたフォトニック結晶を導波し、フォトニック結晶で囲まれた共振器内で共振させることにより、レーザ光として外部に取り出すことができる。
In addition, as a structure of the nanowire 47, the nanostructure of FIG. 3 in which the light emitting diode was formed, or the nanostructure of FIG. 5 can be used, for example. Further, the light emitting part of the nanowire 47 can be arranged so as to be embedded in the Si layer 43.
Then, the light emitted from the light emitting portion of the nanowire 47 is guided to the photonic crystal formed in the Si layer 43, and is resonated in the resonator surrounded by the photonic crystal, thereby taking out as laser light to the outside. be able to.
図７は、図６のナノ構造の作製方法を示す断面図である。
図７（ａ）において、Ｓｉ（１１１）基板４１に間隙層４２を介してＳｉ層４３を形成する。なお、Ｓｉ（１１１）基板４１に間隙層４２を介してＳｉ層４３を形成する方法としては、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板に対して、Ｓｉ基板とＳｉ層の間のＳｉＯ2層を選択的に除去する方法を用いることができる。
FIG. 7 is a cross-sectional view illustrating a method for manufacturing the nanostructure of FIG.
In FIG. 7A, a Si layer 43 is formed on a Si (111) substrate 41 through a gap layer. As a method of forming the Si layer 43 on the Si (111) substrate 41 via the gap layer 42, for example, an SiO 2 layer between the Si substrate and the Si layer is formed on an SOI (Silicon On Insulator) substrate. A selective removal method can be used.
そして、例えば、電子ビーム露光技術およびドライエッチング技術を組み合わせることにより、フォトニック結晶を構成する貫通口４４をＳｉ層４３に形成するとともに、ナノワイヤ４７をＳｉ層４３に入れ込む貫通口４５をＳｉ層４３に形成する。
次に、図７（ｂ）に示すように、Ａｕの蒸着とアニールによる自己形成、ＥＢリソグラフィによるパターニング、あるいはＡｕ微粒子５１を含む溶液の塗布などの方法を用いることにより、直径４０ｎｍ程度のＡｕ微粒子５１をＳｉ（１１１）基板４１上に形成する。
Then, for example, by combining the electron beam exposure technique and the dry etching technique, the through hole 44 constituting the photonic crystal is formed in the Si layer 43, and the through hole 45 for inserting the nanowire 47 into the Si layer 43 is formed in the Si layer. 43.
Next, as shown in FIG. 7B, Au fine particles having a diameter of about 40 nm are obtained by using a method such as self-formation by vapor deposition and annealing of Au, patterning by EB lithography, or application of a solution containing Au fine particles 51. 51 is formed on the Si (111) substrate 41.
次に、図７（ｃ）に示すように、ＶＬＳ成長またはＶＳＳ成長を用いることにより、貫通口４５を介してＳｉ層４３に入れ込まれるようにしてＡｕ微粒子５１下にナノワイヤ４７を形成する。なお、ナノワイヤ４７の形成方法としては、図３のナノワイヤの作製方法や図５のナノワイヤの作製方法と同一の方法を用いることができる。
次に、図７（ｄ）に示すように、Ａｕ微粒子５１を除去し、Ｓｉ（１１１）基板４１の裏面にはｎ側電極４６、ナノワイヤ４７の先端にはｐ側電極４８を形成する。
Next, as shown in FIG. 7C, the nanowire 47 is formed under the Au fine particles 51 so as to be inserted into the Si layer 43 through the through hole 45 by using VLS growth or VSS growth. In addition, as a formation method of the nanowire 47, the same method as the formation method of the nanowire of FIG. 3 or the formation method of the nanowire of FIG. 5 can be used.
Next, as shown in FIG. 7D, the Au fine particles 51 are removed, and an n-side electrode 46 is formed on the back surface of the Si (111) substrate 41, and a p-side electrode 48 is formed on the tip of the nanowire 47.
１１、４１ Ｓｉ（１１１）基板
１２、５１ Ａｕ微粒子
１３、３１、 ＧａＰナノワイヤ
１５ ＧａＩｎＡｓナノワイヤ
３３、３５ ＡｌＩｎＡｓナノワイヤ
４７ ナノワイヤ
１４、３２ ＩｎＰバッファ層
１６、３６ ＩｎＰキャッピング層
３４ ＡｌＧａＩｎＡｓ系超格子構造
３４ａ ＡｌＩｎＡｓ層
３４ｂ ＧａＩｎＡｓ層
４２ 間隙層
４３ Ｓｉ層
４４、４５ 貫通口
４６ ｎ側電極
４８ ｐ側電極
４９ ボンディングワイヤ
５０ 電源
11, 41 Si (111) substrate 12, 51 Au fine particles 13, 31, GaP nanowire 15 GaInAs nanowire 33, 35 AlInAs nanowire 47 Nanowire 14, 32 InP buffer layer 16, 36 InP capping layer 34 AlGaInAs-based superlattice structure 34a AlInAs layer 34b GaInAs layer 42 Gap layer 43 Si layer 44, 45 Through hole 46 N side electrode 48 P side electrode 49 Bonding wire 50 Power supply
Claims (8)
ＶＬＳ成長またはＶＳＳ成長にて前記金属微粒子下に第１ナノワイヤを形成する工程と、
前記金属微粒子との間で前記第１ナノワイヤよりも格子定数差が大きく、前記第１ナノワイヤよりも幅の大きなバッファ層をＶＬＳ成長もしくはＶＳＳ成長と側面上への層成長との組み合わせにて前記第１ナノワイヤ上に形成する工程と、
前記金属微粒子との間で前記第１ナノワイヤよりも格子定数差が大きく、前記バッファ層と格子定数の近い第２ナノワイヤを、ＶＬＳ成長またはＶＳＳ成長にて前記バッファ層上に形成する工程とを備えることを特徴とするナノ構造の作製方法。 Forming metal fine particles on a semiconductor substrate;
Forming a first nanowire under the metal fine particles by VLS growth or VSS growth;
A difference in lattice constant between the metal fine particles and the first nanowire is larger than that of the first nanowire, and a buffer layer having a width wider than that of the first nanowire is formed by VLS growth or a combination of VSS growth and layer growth on the side surface. Forming on one nanowire;
Forming a second nanowire having a lattice constant difference larger than that of the first nanowire and close to that of the buffer layer on the buffer layer by VLS growth or VSS growth. A method for producing a nanostructure characterized by the above.
前記第２ナノワイヤの製作時に前記量子ドット構造または超格子構造の上下に不純物をドーピングする工程を備えることを特徴とする請求項１または２記載のナノ構造の作製方法。 Forming a quantum dot structure or a superlattice structure during fabrication of the second nanowire;
The method for producing a nanostructure according to claim 1 or 2, further comprising a step of doping impurities above and below the quantum dot structure or the superlattice structure when the second nanowire is produced.
前記半導体基板上に金属微粒子を形成する工程と、
ＶＬＳ成長またはＶＳＳ成長にて前記金属微粒子下に配置され前記共振器に入れ込まれ
たナノワイヤを形成する工程とを備え、
前記ナノワイヤを形成する工程は、ＶＬＳ成長またはＶＳＳ成長にて前記金属微粒子下に第１ナノワイヤを形成する工程と、
前記金属微粒子との間で前記第１ナノワイヤよりも格子定数差が大きく、前記第１ナノワイヤよりも幅の大きなバッファ層をＶＬＳ成長もしくはＶＳＳ成長と側面上への層成長との組み合わせにて前記第１ナノワイヤ上に形成する工程と、
前記金属微粒子との間で前記第１ナノワイヤよりも格子定数差が大きく、前記バッファ層と格子定数の近い第２ナノワイヤを、ＶＬＳ成長またはＶＳＳ成長にて前記バッファ層上に形成する工程とを有することを特徴とするナノ構造の作製方法。 Forming a photonic crystal structure constituting a resonator on a semiconductor substrate;
Forming metal fine particles on the semiconductor substrate;
Forming a nanowire disposed under the metal fine particle and encased in the resonator by VLS growth or VSS growth ,
Forming the nanowire includes forming a first nanowire under the metal fine particles by VLS growth or VSS growth;
A difference in lattice constant between the metal fine particles and the first nanowire is larger than that of the first nanowire, and a buffer layer having a width wider than that of the first nanowire is formed by VLS growth or a combination of VSS growth and layer growth on the side surface. Forming on one nanowire;
Forming a second nanowire having a lattice constant difference larger than that of the first nanowire with the metal fine particles and having a lattice constant close to that of the buffer layer on the buffer layer by VLS growth or VSS growth. the method for manufacturing a nano structure wherein to Rukoto.
ＶＬＳ成長またはＶＳＳ成長にて前記金属微粒子下にＧａＰナノワイヤを形成する工程と、
前記ＧａＰナノワイヤよりも幅の大きなＩｎＰバッファ層をＶＬＳ成長またはＶＳＳ成長と側面上への層成長との組み合わせにて５００から６００℃の温度の範囲で前記ＧａＰナノワイヤ上に連続して形成する工程と、
ＶＬＳ成長またはＶＳＳ成長にて１．３−３．４μｍに発光波長のあるＡｌＧａＩｎＡｓ系（ＩＩＩ族元素に対し、Ｉｎ組成０．１以上、Ａｌ組成０以上０．９以下、Ｇａ組成０以上０．９以下）ナノワイヤを前記ＩｎＰバッファ層上に連続して形成する工程とを備えることを特徴とするナノ構造の作製方法。 Forming metal fine particles on the Si substrate;
Forming GaP nanowires under the metal fine particles by VLS growth or VSS growth;
Forming an InP buffer layer having a width larger than that of the GaP nanowire continuously on the GaP nanowire in a temperature range of 500 to 600 ° C. by a combination of VLS growth or VSS growth and layer growth on a side surface; ,
AlGaInAs system having an emission wavelength of 1.3 to 3.4 μm by VLS growth or VSS growth (for Group III elements, In composition is 0.1 or more, Al composition is 0 or more and 0.9 or less, Ga composition is 0 or more and 0.00. 9 or less) comprising a step of continuously forming nanowires on the InP buffer layer.
前記ＡｌＧａＩｎＡｓ系ナノワイヤの製作時に前記ＡｌＧａＩｎＡｓ系量子ドット構造またはＡｌＧａＩｎＡｓ系超格子構造の上下に不純物をドーピングし、ｐｉｎ型ダイオードを形成する工程を備えることを特徴とする請求項５または６記載のナノ構造の作製方法。 Forming an AlGaInAs quantum dot structure or an AlGaInAs superlattice structure when manufacturing the AlGaInAs nanowire;
The nanostructure according to claim 5 or 6, further comprising a step of doping impurities above and below the AlGaInAs quantum dot structure or the AlGaInAs superlattice structure when forming the AlGaInAs nanowire to form a pin-type diode. Manufacturing method.
前記ＧａＰナノワイヤに軸方向に接続され、前記ＧａＰナノワイヤよりも幅の大きなＩｎＰバッファ層と、
前記ＩｎＰバッファ層に軸方向に接続され、１．３−３．４μｍに発光波長のあるＡｌＧａＩｎＡｓ系（ＩＩＩ族元素に対し、Ｉｎ組成０．１以上、Ａｌ組成０以上０．９以下、Ｇａ組成０以上０．９以下）ナノワイヤとを備えることを特徴とするナノ構造。 GaP nanowires formed on a Si substrate;
An InP buffer layer axially connected to the GaP nanowire and wider than the GaP nanowire;
An AlGaInAs system connected in the axial direction to the InP buffer layer and having an emission wavelength of 1.3 to 3.4 μm (for Group III elements, In composition 0.1 or more, Al composition 0 or more and 0.9 or less, Ga composition 0 to 0.9) a nanostructure comprising a nanowire.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007191912A JP5096824B2 (en) | 2007-07-24 | 2007-07-24 | Nanostructure and method for producing nanostructure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007191912A JP5096824B2 (en) | 2007-07-24 | 2007-07-24 | Nanostructure and method for producing nanostructure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009028797A JP2009028797A (en) | 2009-02-12 |
| JP5096824B2 true JP5096824B2 (en) | 2012-12-12 |
Family
ID=40399901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007191912A Active JP5096824B2 (en) | 2007-07-24 | 2007-07-24 | Nanostructure and method for producing nanostructure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5096824B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010120233A2 (en) * | 2009-04-15 | 2010-10-21 | Sol Voltaics Ab | Multi-junction photovoltaic cell with nanowires |
| JP5066164B2 (en) * | 2009-12-07 | 2012-11-07 | シャープ株式会社 | Manufacturing method of semiconductor device |
| DE102013112490A1 (en) * | 2013-11-13 | 2015-05-13 | Osram Opto Semiconductors Gmbh | Semiconductor layer sequence and method for its production |
| JP6271401B2 (en) * | 2014-11-20 | 2018-01-31 | 日本電信電話株式会社 | Method for producing quantum dot nanowire |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040000418A (en) * | 2001-03-30 | 2004-01-03 | 더 리전트 오브 더 유니버시티 오브 캘리포니아 | Methods of fabricating nanostructures and nanowires and devices fabricated therefrom |
| JP4920872B2 (en) * | 2002-03-28 | 2012-04-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Manufacturing method of nanowire |
| US7335908B2 (en) * | 2002-07-08 | 2008-02-26 | Qunano Ab | Nanostructures and methods for manufacturing the same |
| WO2004088755A1 (en) * | 2003-04-04 | 2004-10-14 | Startskottet 22286 Ab | Nanowhiskers with pn junctions and methods of fabricating thereof |
| JP2005236157A (en) * | 2004-02-23 | 2005-09-02 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor nano-wire element |
| JP4813775B2 (en) * | 2004-06-18 | 2011-11-09 | 日本電信電話株式会社 | Porous structure and manufacturing method thereof |
| WO2006070670A1 (en) * | 2004-12-28 | 2006-07-06 | Matsushita Electric Industrial Co., Ltd. | Semiconductor nano-wire, and semiconductor device provided with that nano-wire |
| JP4894180B2 (en) * | 2005-07-11 | 2012-03-14 | 独立行政法人物質・材料研究機構 | Nanowire having bonding of Ga and ZnS coated with silica film and method for producing the same |
-
2007
- 2007-07-24 JP JP2007191912A patent/JP5096824B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009028797A (en) | 2009-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Arakawa | Progress in GaN-based quantum dots for optoelectronics applications | |
| EP3084847B1 (en) | Iii-nitride nanowire led with strain modified surface active region and method of making thereof | |
| JP4864837B2 (en) | Fabrication method of nanolaser structure | |
| JP4173445B2 (en) | Nitride semiconductor substrate, method for manufacturing the same, and semiconductor light emitting device using the same | |
| US7683392B2 (en) | Semiconductor device with anisotropy-relaxed quantum dots | |
| CN112673535A (en) | Surface-emitting laser element and method of manufacturing surface-emitting laser element | |
| JP5929115B2 (en) | Semiconductor nanodevice | |
| Mao | Nanolasers: lasing from nanoscale quantum wires | |
| JP5376360B2 (en) | Method for manufacturing photonic crystal surface emitting laser | |
| JP5096824B2 (en) | Nanostructure and method for producing nanostructure | |
| US8213477B2 (en) | Semiconductor laser and method of manufacturing the same | |
| JP5032823B2 (en) | Nanostructure and method for producing nanostructure | |
| KR101697824B1 (en) | Photonic diode and its manufacturing method | |
| JP2007258269A (en) | Semiconductor optical element | |
| JP2007007827A (en) | Method for manufacturing nanostructure | |
| JP2000277867A (en) | Semiconductor laser device | |
| US7782919B2 (en) | Buried semiconductor laser and method for manufacturing the same | |
| JP2012222274A (en) | Manufacturing method of nanopillar | |
| JP2007250896A (en) | Semiconductor optical element | |
| JP3278035B2 (en) | Quantum box structure with current confinement structure and its fabrication method | |
| JP5119789B2 (en) | Quantum dot semiconductor laser | |
| JP2005136267A (en) | Semiconductor quantum dot element | |
| JP4563026B2 (en) | Manufacturing method of three-dimensional confined quantum nanostructure | |
| JP2000124441A (en) | Preparation of semiconductor quantum dot | |
| JP5278080B2 (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090501 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090501 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120301 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120921 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5096824 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |