JP4864837B2 - Fabrication method of nanolaser structure - Google Patents
Fabrication method of nanolaser structure Download PDFInfo
- Publication number
- JP4864837B2 JP4864837B2 JP2007215781A JP2007215781A JP4864837B2 JP 4864837 B2 JP4864837 B2 JP 4864837B2 JP 2007215781 A JP2007215781 A JP 2007215781A JP 2007215781 A JP2007215781 A JP 2007215781A JP 4864837 B2 JP4864837 B2 JP 4864837B2
- Authority
- JP
- Japan
- Prior art keywords
- nanowire
- capping layer
- forming
- growth
- fine particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
本発明はナノレーザ構造の作製方法に関し、特に、VLS(Vaper Liquid Solid:気相−液相−固相)成長またはVSS(Vaper Solid Solid:気相−固相−固相)成長にてナノオーダのレーザ構造を作製する方法に適用して好適なものである。 The present invention relates to a method for manufacturing a Na Noreza structure, in particular, VLS (Vaper Liquid Solid: gas phase - liquid phase - solid phase) growth or VSS (Vaper Solid Solid: gas phase - solid phase - solid phase) in the growth of nano-order It is suitable for application to a method for manufacturing a laser structure.
ナノワイヤを作製する結晶成長方法として、金属触媒を用いたVLS成長またはVSS成長が知られている。このVLS成長またはVSS成長では、ドーピングを行いながら、原子の結合が途切れていない良好な単結晶を軸の垂直な方向に作製することができ、ナノオーダの受光発光素子を形成することができる。
また、ナノワイヤの表面での非発光再結合を抑えるために、ナノワイヤ形成後に成長温度を上げてキャッピング成長を行うことは、発光素子を実現する上で重要である。ここで、金属触媒を残したままキャッピング成長を行うと、成長温度が高い場合においても、軸方向の成長が速いため、キャッピング成長後の構造がテーパー状となり、共振器を構成する上で障害になる。
一方、非特許文献1には、Geナノワイヤにおいて、金属のエッチングにより、触媒の金属粒子を選択的に除去する方法が開示されている。
In order to suppress non-radiative recombination on the surface of the nanowire, it is important to raise the growth temperature after the nanowire is formed and perform capping growth in order to realize a light emitting device. Here, if capping growth is performed with the metal catalyst left, the growth after the capping growth becomes a taper shape even when the growth temperature is high. Become.
On the other hand, Non-Patent Document 1 discloses a method of selectively removing metal particles of a catalyst by etching a metal in a Ge nanowire.
しかしながら、触媒の金属粒子を選択的に除去するために、金属のエッチングを用いる方法では、微量ながらも溶け出された金属がナノワイヤの表面に再結合するため、キャッピング成長後に金属がナノワイヤに取り込まれ、ナノワイヤの発光特性が劣化することがあるという問題があった。
そこで、本発明の目的は、ボトムアップ的に制御性よくナノオーダのレーザ構造を作製することが可能なナノレーザ構造の作製方法を提供することである。
However, in the method using metal etching in order to selectively remove the metal particles of the catalyst, the dissolved metal is re-bonded to the surface of the nanowire, but the metal is taken into the nanowire after capping growth. There has been a problem that the light emission characteristics of the nanowire may deteriorate.
An object of the present invention is to provide a method for manufacturing a capable Na Noreza structure to produce a laser structure of a bottom-up manner with good controllability nanometer order.
上述した課題を解決するために、請求項1記載のナノレーザ構造の作製方法によれば、金属微粒子を半導体基板上に形成する工程と、VLS成長またはVSS成長にて前記金属微粒子下に第1ナノワイヤを形成する工程と、前記第1ナノワイヤよりもエッチングレートの大きな第2ナノワイヤをVLS成長もしくはVSS成長にて前記第1ナノワイヤ上に形成する工程と、前記第2ナノワイヤを選択的にエッチングすることにより、前記金属微粒子を第2ナノワイヤとともに前記第1ナノワイヤ上から除去する工程と、前記第2ナノワイヤが除去された前記第1ナノワイヤの周囲に前記第1ナノワイヤとヘテロ接合を構成する第1キャッピング層を結晶成長にて形成する工程と、前記第1キャッピング層の周囲に前記第1キャッピング層とヘテロ接合を構成する第2キャッピング層を結晶成長にて形成する工程とを備えることを特徴とする。 In order to solve the above-described problem, according to the method for manufacturing a nanolaser structure according to claim 1, a step of forming metal fine particles on a semiconductor substrate, and a first nanowire under the metal fine particles by VLS growth or VSS growth. Forming a second nanowire having a higher etching rate than the first nanowire on the first nanowire by VLS growth or VSS growth, and selectively etching the second nanowire. Removing the metal fine particles together with the second nanowire from the first nanowire; and a first capping layer forming a heterojunction with the first nanowire around the first nanowire from which the second nanowire has been removed. Forming by crystal growth, and surrounding the first capping layer with the first capping layer. Characterized in that it comprises a step of the second capping layer is formed by crystal growth it constitutes the B junction.
これにより、第1ナノワイヤ上に形成された第2ナノワイヤをエッチングすることにより、金属微粒子を溶かすことなく、触媒の金属微粒子を除去することができる。このため、第1ナノワイヤに金属が取り込まれるのを防止しつつ、第1ナノワイヤの周囲をキャッピング層にて覆うことが可能となるとともに、キャッピング層の形成時の軸方向の成長を抑制することができ、キャッピング成長後の構造を良質な結晶性のロッド状にすることが可能となる。この結果、キャッピング成長後のロッドの上端のファセット面を反射鏡として使用することが可能となり、ロッドの下端の界面との間で共振器を構成することが可能となるとともに、第1キャッピング層を活性層として機能させることができ、ボトムアップ的に制御性よくナノオーダのレーザ構造を作製することができる。 Accordingly, the metal fine particles of the catalyst can be removed without etching the metal fine particles by etching the second nanowires formed on the first nanowires. For this reason, it is possible to cover the periphery of the first nanowire with the capping layer while preventing the metal from being taken into the first nanowire, and to suppress the growth in the axial direction when the capping layer is formed. In addition, the structure after capping growth can be made into a high-quality crystalline rod. As a result, the facet surface at the upper end of the rod after the capping growth can be used as a reflecting mirror, and a resonator can be formed between the lower end interface of the rod and the first capping layer can be formed. It can function as an active layer, and a nano-order laser structure can be fabricated with bottom-up controllability.
また、請求項2記載のナノレーザ構造の作製方法によれば、半導体基板上に絶縁層を形成する工程と、前記絶縁層に開口部を形成する工程と、前記開口部を介して金属微粒子を半導体基板上に形成する工程と、VLS成長またはVSS成長にて前記金属微粒子下に第1ナノワイヤを形成する工程と、前記第1ナノワイヤよりもエッチングレートの大きな第2ナノワイヤをVLS成長もしくはVSS成長にて前記第1ナノワイヤ上に形成する工程と、前記第2ナノワイヤを選択的にエッチングすることにより、前記金属微粒子を第2ナノワイヤとともに前記第1ナノワイヤ上から除去する工程と、前記第2ナノワイヤが除去された前記第1ナノワイヤの周囲が覆われるようにして、前記第1ナノワイヤとヘテロ接合を構成する第1キャッピング層を結晶成長にて前記絶縁層上に形成する工程と、前記第1キャッピング層の周囲が覆われるようにして、前記第1キャッピング層とヘテロ接合を構成する第2キャッピング層を結晶成長にて前記絶縁層上に形成する工程とを備えることを特徴とする。 According to the method for producing a nanolaser structure according to claim 2, a step of forming an insulating layer on a semiconductor substrate, a step of forming an opening in the insulating layer, and metal fine particles are formed through the opening. A step of forming on the substrate, a step of forming a first nanowire under the metal fine particles by VLS growth or VSS growth, and a second nanowire having a higher etching rate than the first nanowire by VLS growth or VSS growth. Forming on the first nanowire; removing the metal fine particles from the first nanowire together with the second nanowire by selectively etching the second nanowire; and removing the second nanowire. A first capping that forms a heterojunction with the first nanowire so that the periphery of the first nanowire is covered. And forming a second capping layer constituting a heterojunction with the first capping layer by crystal growth so that the periphery of the first capping layer is covered. And a step of forming on the insulating layer.
これにより、第1ナノワイヤに金属が取り込まれるのを防止しつつ、第1キャッピング層を活性層として機能させることが可能となるとともに、キャッピング成長後のロッドの上端のファセット面および絶縁層との界面を反射鏡として使用することが可能となり、ボトムアップ的に制御性よくナノオーダのレーザ構造を作製することができる。
また、請求項3記載のナノレーザ構造の作製方法によれば、前記第1ナノワイヤの途中に前記第1ナノワイヤとヘテロ接合を構成する量子ドットまたは超格子構造を形成する工程とを備えることを特徴とする。
As a result, the first capping layer can function as an active layer while preventing the metal from being taken into the first nanowire, and the interface between the facet surface at the upper end of the rod after capping growth and the insulating layer Can be used as a reflecting mirror, and a nano-order laser structure can be fabricated with good controllability in a bottom-up manner.
The method for producing a nanolaser structure according to claim 3, further comprising a step of forming a quantum dot or a superlattice structure that forms a heterojunction with the first nanowire in the middle of the first nanowire. To do.
これにより、第1ナノワイヤに金属が取り込まれるのを防止しつつ、第1ナノワイヤからの発光を効率よく行わせることができ、ボトムアップ的に制御性よくナノオーダのレーザ構造を作製することができる。
また、請求項4記載のナノレーザ構造の作製方法によれば、前記第1ナノワイヤの周囲に前記第1キャッピング層と前記第2キャッピング層とが交互に配置された多層構造を形成することを特徴とする。
Accordingly, it is possible to efficiently emit light from the first nanowire while preventing the metal from being taken into the first nanowire, and it is possible to manufacture a nano-order laser structure with a good bottom-up controllability.
According to the method for producing a nanolaser structure according to claim 4, a multilayer structure in which the first capping layer and the second capping layer are alternately arranged around the first nanowire is characterized in that: To do.
これにより、第1ナノワイヤに金属が取り込まれるのを防止しつつ、キャッピング成長後の構造を良質な結晶性のロッド状にすることが可能となるとともに、水平方向に光閉じ込め構造を形成することができ、水平方向にレーザ発振を行わせることができる。
また、請求項5記載のナノレーザ構造の作製方法によれば、前記第2キャッピング層を除去することにより、所定間隔を隔てて配置された第1キャッピング層にて水平方向にブラッグ反射鏡を形成することを特徴とする。
As a result, while preventing the metal from being taken into the first nanowire, the structure after the capping growth can be formed into a high-quality crystalline rod, and a light confinement structure can be formed in the horizontal direction. And laser oscillation can be performed in the horizontal direction.
Further, according to the method for producing a nanolaser structure according to claim 5, by removing the second capping layer, a Bragg reflector is formed in the horizontal direction with the first capping layer arranged at a predetermined interval. It is characterized by that.
これにより、第1ナノワイヤに金属が取り込まれるのを防止しつつ、キャッピング成長後の構造を良質な結晶性のロッド状にすることが可能となるとともに、水平方向に共振器を形成することができ、水平方向にレーザ発振を行わせることができる。
また、請求項6記載のナノレーザ構造の作製方法によれば、前記多層構造の上面を絶縁性基板に貼り合わせる工程と、前記絶縁性基板にて前記多層構造を支持させながら、前記第1ナノワイヤが形成された半導体基板を除去する工程と、前記絶縁性基板に貼り合わされた多層構造の第2キャッピング層を除去することにより、所定間隔を隔てて配置された第1キャッピング層にて水平方向にブラッグ反射鏡を形成する工程とを備えることを特徴とする。
As a result, while preventing the metal from being taken into the first nanowire, the structure after the capping growth can be formed into a high-quality crystalline rod, and a resonator can be formed in the horizontal direction. Laser oscillation can be performed in the horizontal direction.
According to the method for producing a nanolaser structure according to claim 6, the first nanowire is formed by attaching the upper surface of the multilayer structure to an insulating substrate, and supporting the multilayer structure with the insulating substrate. A step of removing the formed semiconductor substrate, and a second capping layer having a multilayer structure bonded to the insulating substrate is removed, whereby the first capping layer arranged at a predetermined interval is bragged horizontally. Forming a reflecting mirror.
これにより、水平方向に形成された共振器を絶縁性基板上に配置することが可能となり、ナノオーダのレーザ構造を絶縁性基板上に形成することができる。 As a result, the resonator formed in the horizontal direction can be disposed on the insulating substrate, and a nano-order laser structure can be formed on the insulating substrate .
以上説明したように、本発明によれば、ナノワイヤに金属が取り込まれるのを防止しつつ、ナノワイヤの周囲をキャッピング層にて覆うことが可能となるとともに、キャッピング層の形成時の軸方向の成長を抑制することができ、キャッピング成長後の構造を良質な結晶性のロッド状にすることが可能となることから、ボトムアップ的に制御性よくナノオーダのレーザ構造を作製することができる。 As described above, according to the present invention, it is possible to cover the nanowire with a capping layer while preventing the metal from being taken into the nanowire, and to grow in the axial direction when the capping layer is formed. Since the structure after capping growth can be made into a high-quality crystalline rod, it is possible to manufacture a nano-order laser structure with good controllability in a bottom-up manner.
本発明の一実施形態では、金属微粒子を半導体基板上に形成し、VLS成長またはVSS成長にて金属微粒子下に第1ナノワイヤおよび第2ナノワイヤを順次形成し、第2ナノワイヤを選択的にエッチングすることにより、金属微粒子を第2ナノワイヤとともに第1ナノワイヤ上から除去し、さらに第1ナノワイヤの周囲に第1キャッピング層および第2キャッピング層を結晶成長にて形成する。ここで、第2ナノワイヤは、第1ナノワイヤよりもエッチングレートの大きな材料を用いることができる。また、第1ナノワイヤ、第1キャッピング層および第2キャッピング層にてダブルヘテロ接合を構成することができる。なお、第1ナノワイヤの製作時に量子ドット構造または超格子構造を形成するようにしてもよく、第1ナノワイヤ、第1キャッピング層および第2キャッピング層の製作時に不純物をドーピングし、pin構造を形成するようにしてもよい。また、第1ナノワイヤの周囲に第1キャッピング層と第2キャッピング層とが交互に配置された多層構造を形成するようにしてもよく、多層構造を形成した後に第2キャッピング層を除去することにより、所定間隔を隔てて配置された第1キャッピング層にて水平方向にブラッグ反射鏡を形成するようにしてもよい。 In one embodiment of the present invention, metal fine particles are formed on a semiconductor substrate, first nanowires and second nanowires are sequentially formed under the metal fine particles by VLS growth or VSS growth, and the second nanowires are selectively etched. As a result, the metal fine particles are removed from the first nanowire together with the second nanowire, and a first capping layer and a second capping layer are formed around the first nanowire by crystal growth. Here, the second nanowire can be made of a material having an etching rate larger than that of the first nanowire. In addition, a double heterojunction can be formed by the first nanowire, the first capping layer, and the second capping layer. Note that a quantum dot structure or a superlattice structure may be formed when the first nanowire is manufactured, and an impurity is doped when the first nanowire, the first capping layer, and the second capping layer are manufactured to form a pin structure. You may do it. Further, a multilayer structure in which the first capping layer and the second capping layer are alternately arranged around the first nanowire may be formed, and the second capping layer is removed after the multilayer structure is formed. The Bragg reflector may be formed in the horizontal direction with the first capping layer arranged at a predetermined interval.
なお、半導体基板としては、例えば、Si(111)半導体基板、金属微粒子としては、例えば、直径20nm程度のAu微粒子を用いることができる。また、金属微粒子を半導体基板上に形成する方法としては、例えば、金属の蒸着とアニールによる自己形成、EBリソグラフィによるパターニング、あるいはAu微粒子12を含む溶液の塗布などの方法を用いることができる。
As the semiconductor substrate, for example, an Si (111) semiconductor substrate, and as the metal fine particles, for example, Au fine particles having a diameter of about 20 nm can be used. Further, as a method for forming the metal fine particles on the semiconductor substrate, for example, a method such as self-formation by vapor deposition and annealing, patterning by EB lithography, or application of a solution containing Au
なお、第1ナノワイヤ、第2ナノワイヤ、第1キャッピング層および第2キャッピング層の材料は、Si、Ge、GaInN、AlGaAs、GaInP、AlGaInN、AlGaInSb、AlGaInAs、InP、GaAs、GaP、GaAsPの中から選択することができる。例えば、第1ナノワイヤおよび第2キャッピング層の材料としてGaP、第2ナノワイヤおよび第1キャッピング層の材料としてGaAsを用いることができる。 The material of the first nanowire, the second nanowire, the first capping layer, and the second capping layer is selected from Si, Ge, GaInN, AlGaAs, GaInP, AlGaInN, AlGaInSb, AlGaInAs, InP, GaAs, GaP, and GaAsP. can do. For example, GaP can be used as the material of the first nanowire and the second capping layer, and GaAs can be used as the material of the second nanowire and the first capping layer.
以下、本発明の実施形態に係るナノレーザ構造の作製方法について図面を参照しながら説明する。
図1(a)〜図1(c)は、本発明の第1実施形態に係るナノレーザ構造の作製方法を示す断面図、図1(d)は、本発明の第1実施形態に係るナノレーザ構造の構成を示すSEM像である。
Hereinafter, a method for producing a nanolaser structure according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1A to FIG. 1C are cross-sectional views showing a method for producing a nanolaser structure according to the first embodiment of the present invention, and FIG. 1D is a nanolaser structure according to the first embodiment of the present invention. It is a SEM image which shows the structure of these.
図1(a)において、直径20nm程度のAu微粒子12をSi(111)基板11上に形成する。なお、Au微粒子12をSi(111)基板11上に形成する方法としては、例えば、金属の蒸着とアニールによる自己形成、EBリソグラフィによるパターニング、あるいはAu微粒子12を含む溶液の塗布などの方法を用いることができる。
In FIG. 1A, Au
次に、Au微粒子12が形成されたSi(111)基板11を有機気相成長(MOVPE)炉内に設置し、TMGa(トリメチルガリウム)を1×10−5mol/mim、TBP(ターシャリブチルフォスフィン)を6×10−4mol/mimだけ流しながら、GaPナノワイヤ13を480℃で1分だけSi(111)基板11上に成長させた。
なお、GaPはSi(111)基板11上にB面を形成するため、GaPナノワイヤ13はSi(111)基板11に垂直に成長させることができる。
また、Auを触媒としたGaPのVLS成長またはVSS成長は400−500℃の範囲内で見られるため、GaPナノワイヤ13の成長温度を480℃に設定した。
Next, the Si (111)
Since GaP forms a B surface on the Si (111)
Moreover, since the VLS growth or VSS growth of GaP using Au as a catalyst is observed within the range of 400-500 ° C., the growth temperature of the
次に、TMGa(トリメチルガリウム)を5×10−6mol/mim、AsH3(アルシン)を6×10−4mol/mimだけ流しながら、GaAsナノワイヤ14を450℃で1分だけGaPナノワイヤ13上に成長させた。
次に、図1(b)に示すように、GaPナノワイヤ13およびGaAsナノワイヤ14が形成されたSi(111)基板11を有機気相成長炉から取り出し、H2SO4/H2O2/H2O=1/10/100のエッチング溶液にてGaAsナノワイヤ14をウェットエッチングすることにより、GaAsナノワイヤ14をAu微粒子12とともにGaPナノワイヤ13上から除去した。なお、GaAsナノワイヤ14はこのエッチング溶液にてエッチングされるが、Au微粒子12はこのエッチング溶液にて溶け出されることはないので、Auが拡散してGaPナノワイヤ13の表面に付着するのを防止することができる。
Next, while flowing TMGa (trimethylgallium) at 5 × 10 −6 mol / mim and AsH 3 (arsine) at 6 × 10 −4 mol / mim, the
Next, as shown in FIG. 1B, the Si (111)
次に、図1(c)に示すように、Au微粒子12およびGaAsナノワイヤ14が除去されたSi(111)基板11を有機気相成長炉内に再度設置し、TMGa(トリメチルガリウム)を2×10−5mol/mim、AsH3(アルシン)を6×10−4mol/mimだけ流しながら、GaPナノワイヤ13の周囲が覆われるようにGaAsキャッピング層15を550℃で2分だけSi(111)基板11上にエピタキシャル成長させた。
Next, as shown in FIG. 1C, the Si (111)
さらに、TMGa(トリメチルガリウム)を2×10−5mol/mim、PH3(フォスフィン)を6×10−4mol/mimだけ流しながら、GaAsキャッピング層15の周囲が覆われるようにGaPキャッピング層16を550℃で5分だけSi(111)基板11上にエピタキシャル成長させた。
なお、GaPナノワイヤ13およびGaPキャッピング層16を形成する時にp型またはn型不純物のドーピングを行うことにより、pin型ダイオードを形成するようにしてもよい。
Furthermore, while flowing TMGa (trimethylgallium) at 2 × 10 −5 mol / mim and PH 3 (phosphine) at 6 × 10 −4 mol / mim, the
Note that a pin-type diode may be formed by doping p-type or n-type impurities when forming the
そして、図1(c)のサンプルについてフォトルミネッセンス測定にて発光特性を調べたところ、室温で820nmにピークを持つ発光が確認できた。
ここで、Au微粒子12を除去してから、GaAsキャッピング層15およびGaAsキャッピング層16を形成することにより、図1(d)に示すように、平坦な(111)Bファセットを上端に形成することができ、側壁が(110)面で囲まれたロッド構造を形成することができる。
And when the light emission characteristic was investigated by the photoluminescence measurement about the sample of FIG.1 (c), light emission which has a peak in 820 nm at room temperature has been confirmed.
Here, after removing the Au
これにより、キャッピング成長後のロッドの上端のファセット面を反射鏡として使用することが可能となり、ロッドの下端の界面との間で共振器を構成することが可能となるとともに、GaPナノワイヤ13およびGaPキャッピング層16を光閉じ込め層として機能させつつ、GaAsキャッピング層15を活性層として機能させることができ、ボトムアップ的に制御性よくナノオーダのレーザ構造を作製することができる。
As a result, the facet surface at the upper end of the rod after capping growth can be used as a reflecting mirror, and a resonator can be formed between the lower end interface of the rod and the
図2は、本発明の第2実施形態に係るナノレーザ構造の作製方法を示す断面図である。
図2(a)において、CVDなどの方法にてSi(111)基板11上にSiO2層17を成膜し、EBリソグラフィおよびドライエッチング技術を用いてSiO2層17をパターニングすることで、直径20nm程度の開口部をSiO2層17に形成する。そして、SiO2層17に形成された開口部を通して直径20nm程度のAu微粒子12をSi(111)基板11上に形成する。なお、Au微粒子12をSi(111)基板11上に形成する方法としては、例えば、金属の蒸着とアニールによる自己形成、EBリソグラフィによるパターニング、あるいはAu微粒子12を含む溶液の塗布などの方法を用いることができる。
FIG. 2 is a cross-sectional view showing a method for producing a nanolaser structure according to a second embodiment of the present invention.
In FIG. 2A, the SiO 2 layer 17 is formed on the Si (111)
次に、Au微粒子12が形成されたSi(111)基板11を有機気相成長(MOVPE)炉内に設置し、TMGa(トリメチルガリウム)を1×10−5mol/mim、TBP(ターシャリブチルフォスフィン)を6×10−4mol/mimだけ流しながら、480℃でGaPナノワイヤ13をSi(111)基板11上に1分だけ成長させた。
次に、TMGa(トリメチルガリウム)を5×10−6mol/mim、AsH3(アルシン)を6×10−4mol/mimだけ流しながら、GaAsナノワイヤ14を450℃で1分だけGaPナノワイヤ13上に成長させた。
Next, the Si (111)
Next, while flowing TMGa (trimethylgallium) at 5 × 10 −6 mol / mim and AsH 3 (arsine) at 6 × 10 −4 mol / mim, the
次に、図2(b)に示すように、GaPナノワイヤ13およびGaAsナノワイヤ14が形成されたSi(111)基板11を有機気相成長炉から取り出し、H2SO4/H2O2/H2O=1/10/100のエッチング溶液にてGaAsナノワイヤ14をウェットエッチングすることにより、GaAsナノワイヤ14をAu微粒子12とともにGaPナノワイヤ13上から除去した。
Next, as shown in FIG. 2B, the Si (111)
次に、図1(c)に示すように、Au微粒子12およびGaAsナノワイヤ14が除去されたSi(111)基板11を有機気相成長炉内に再度設置し、TMGa(トリメチルガリウム)を2×10−5mol/mim、AsH3(アルシン)を6×10−4mol/mimだけ流しながら、GaPナノワイヤ13の周囲が覆われるようにGaAsキャッピング層15を550℃で2分だけSiO2層17上にエピタキシャル成長させた。
Next, as shown in FIG. 1C, the Si (111)
さらに、TMGa(トリメチルガリウム)を2×10−5mol/mim、PH3(フォスフィン)を6×10−4mol/mimだけ流しながら、GaAsキャッピング層15の周囲が覆われるようにGaPキャッピング層16を550℃で5分だけSiO2層17上にエピタキシャル成長させた。
なお、GaPナノワイヤ13およびGaPキャッピング層16を形成する時にp型またはn型不純物のドーピングを行うことにより、pin型ダイオードを形成するようにしてもよい。
Furthermore, while flowing TMGa (trimethylgallium) at 2 × 10 −5 mol / mim and PH 3 (phosphine) at 6 × 10 −4 mol / mim, the
Note that a pin-type diode may be formed by doping p-type or n-type impurities when forming the
そして、Si(111)基板11とGaPキャッピング層16とを配線することで、Si(111)基板11とGaPキャッピング層16との間に電源18を接続した。
これにより、GaPナノワイヤ13にAuが取り込まれるのを防止しつつ、GaAsキャッピング層15を活性層として機能させることが可能となるとともに、キャッピング成長後のロッドの上端のファセット面およびロッドの下端のSiO2層17との界面との間で共振器を構成することが可能となり、ボトムアップ的に制御性よくナノオーダのレーザ構造を作製することができる。
The
This makes it possible to allow the
なお、上述した第2実施形態では、GaAsキャッピング層15の下端に屈折率の小さな材料を配置するために、GaAsキャッピング層15の下端にSiO2層17を形成する方法について説明したが、GaAsよりも屈折率の小さな材料ならば、Si3N4層などのSiO2層以外の材料であってもよい。
図3(a)〜図3(c)は、本発明の第3実施形態に係るナノレーザ構造の作製方法を示す断面図、図3(d)は、本発明の第4実施形態に係るナノレーザ構造の概略構成を示す断面図である。
In the second embodiment described above, the method of forming the SiO 2 layer 17 at the lower end of the
3 (a) to 3 (c) are cross-sectional views showing a method for producing a nanolaser structure according to the third embodiment of the present invention, and FIG. 3 (d) is a nanolaser structure according to the fourth embodiment of the present invention. It is sectional drawing which shows schematic structure of these.
図3(a)において、直径400nm程度のAu微粒子12をSi(111)基板11上に形成する。なお、Au微粒子12をSi(111)基板11上に形成する方法としては、例えば、金属の蒸着とアニールによる自己形成、EBリソグラフィによるパターニング、あるいはAu微粒子12を含む溶液の塗布などの方法を用いることができる。
次に、Au微粒子12が形成されたSi(111)基板11を有機気相成長(MOVPE)炉内に設置し、TMGa(トリメチルガリウム)を1×10−5mol/mim、PH3(フォスフィン)を6×10−4mol/mimだけ流しながら、GaPナノワイヤ13aを480℃で1分だけSi(111)基板11上に成長させた。
In FIG. 3A, Au
Next, the Si (111)
さらに、TMGa(トリメチルガリウム)を5×10−6mol/mim、AsH3(アルシン)を6×10−4、mol/mimPH3(フォスフィン)を6×10−4mol/mimだけ流しながら、GaAsP量子ドット13bを450℃で20秒だけSi(111)基板11上に成長させた。
さらに、TMGa(トリメチルガリウム)を1×10−5mol/mim、PH3(フォスフィン)を6×10−4mol/mimだけ流しながら、GaPナノワイヤ13cを480℃で1分だけSi(111)基板11上に成長させた。
Furthermore, while flowing TMGa (trimethylgallium) at 5 × 10 −6 mol / mim, AsH 3 (arsine) at 6 × 10 −4 , and mol / mimPH 3 (phosphine) at 6 × 10 −4 mol / mim, GaAsP The
Furthermore, while flowing TMGa (trimethyl gallium) at 1 × 10 −5 mol / mim and PH 3 (phosphine) at 6 × 10 −4 mol / mim, the
次に、TMGa(トリメチルガリウム)を5×10−6mol/mim、AsH3(アルシン)を6×10−4mol/mimだけ流しながら、GaAsナノワイヤを450℃で1分だけGaPナノワイヤ13c上に成長させた。
次に、GaPナノワイヤ13a、13c、GaAsP量子ドット13bおよびGaAsナノワイヤが形成されたSi(111)基板11を有機気相成長炉から取り出し、H2SO4/H2O2/H2O=1/10/100のエッチング溶液にてGaAsナノワイヤをウェットエッチングすることにより、GaAsナノワイヤをAu微粒子12とともにGaPナノワイヤ13c上から除去した。
Next, while flowing TMGa (trimethylgallium) at 5 × 10 −6 mol / mim and AsH 3 (arsine) at 6 × 10 −4 mol / mim, the GaAs nanowire is placed on the
Next, the Si (111)
次に、Au微粒子12およびGaAsナノワイヤが除去されたSi(111)基板11を有機気相成長炉内に再度設置し、TMGa(トリメチルガリウム)を2×10−5mol/mim、AsH3(アルシン)を6×10−4mol/mimだけ流しながら、GaPナノワイヤ13a、13cおよびGaAsP量子ドット13bの周囲が覆われるようにGaAsキャッピング層14aを550℃でSi(111)基板11上にエピタキシャル成長させた。
Next, the Si (111)
さらに、TMGa(トリメチルガリウム)を2×10−5mol/mim、PH3(フォスフィン)を6×10−4mol/mimだけ流しながら、GaAsキャッピング層14aの周囲が覆われるようにGaPキャッピング層15aを550℃でSi(111)基板11上にエピタキシャル成長させた。
以上のキャッピング成長を3回だけ繰り返すことにより、GaPナノワイヤ13a、13cおよびGaAsP量子ドット13bの周囲にGaAsキャッピング層14a〜14cおよびGaPキャッピング層15a〜15cが交互に配置されるようにSi(111)基板11上に形成した。
Further, while flowing TMGa (trimethylgallium) at 2 × 10 −5 mol / mim and PH 3 (phosphine) at 6 × 10 −4 mol / mim, the
By repeating the above capping growth only three times, Si (111) is formed so that the GaAs capping layers 14a to 14c and the GaP capping layers 15a to 15c are alternately arranged around the
なお、GaPナノワイヤ13a、13cおよびGaAsP量子ドット13bを形成する時にp型またはn型不純物のドーピングを行うことにより、pin型ダイオードを形成するようにしてもよい。
次に、図3(b)に示すように、GaAsキャッピング層14a〜14cおよびGaPキャッピング層15a〜15cからなるキャッピング構造の周囲をレジストにて覆い、このキャッピング構造の側壁をレジストにて保護しながら、GaAsキャッピング層14a〜14cおよびGaPキャッピング層15a〜15cの表面のドライエッチングを行うことにより、GaAsキャッピング層14a〜14cの表面を露出させた。
Note that a pin-type diode may be formed by doping p-type or n-type impurities when forming the
Next, as shown in FIG. 3B, the periphery of the capping structure composed of the GaAs capping layers 14a to 14c and the GaP capping layers 15a to 15c is covered with a resist, and the side walls of the capping structure are protected with the resist. The surfaces of the GaAs capping layers 14a to 14c and the GaP capping layers 15a to 15c were dry-etched to expose the surfaces of the GaAs capping layers 14a to 14c.
次に、図3(c)に示すように、H2SO4/H2O2/H2O=1/10/100のエッチング溶液にてGaAsキャッピング層14a〜14cをウェットエッチングすることにより、GaAsキャッピング層14a〜14cをSi(111)基板11上から除去した。
ここで、Au微粒子12を除去してから、GaAsキャッピング層14a〜14cおよびGaPキャッピング層15a〜15cを形成することにより、平坦な(111)Bファセットを上端に形成することができ、側壁が(110)面で囲まれたロッド構造を形成することができる。
Next, as shown in FIG. 3C, the GaAs capping layers 14a to 14c are wet-etched with an etching solution of H 2 SO 4 / H 2 O 2 / H 2 O = 1/10/100, The GaAs capping layers 14 a to 14 c were removed from the Si (111)
Here, by removing the Au
なお、GaPキャッピング層15a〜15cの水平方向の厚さは、その材料の屈折率をn、GaAsP量子ドット13bの発光波長をλ(=760nm)とすると、3*λ/(4n)となるように設定した。また、GaAsキャッピング層14a〜14cの2層目以降の水平方向の厚さは、λ/4となるように設定した。
これにより、発光波長λの光は、GaPキャッピング層15a〜15cと空気の多層構造にてブラッグ反射させることが可能となる。また、中心のワイヤ径dを40nmとすると、1層目のGaAsキャッピング層14aの水平方向の厚さを(λ/2−nd)/(2n)とすることにより、半波長の共振器構造を水平方向に形成することができ、水平方向にレーザ発振を行わせることができる。
The horizontal thickness of the GaP capping layers 15a to 15c is 3 * λ / (4n), where n is the refractive index of the material and λ (= 760 nm) is the emission wavelength of the
As a result, light having an emission wavelength λ can be Bragg-reflected by the multilayer structure of GaP capping layers 15a to 15c and air. Further, when the central wire diameter d is 40 nm, the horizontal thickness of the first
なお、上述した第3実施形態では、ダブルへテロ接合を形成するために、GaPナノワイヤ13a、13cおよびGaAsP量子ドット13bを中心に形成する方法について説明したが、GaPナノワイヤ13を中心に形成し、GaAsキャッピング層14aおよびGaPキャッピング層15aを残すことで、GaAsキャッピング層14aを活性層として機能させるようにしてもよい。
In addition, in 3rd Embodiment mentioned above, in order to form a double heterojunction, although demonstrated about the method of forming centering on
ここで、GaAsキャッピング層14aおよびGaPキャッピング層15aを残したまま、GaPキャッピング層15b、15cと空気の多層構造からなるブラッグ反射層を水平方向に形成するために、GaPキャッピング層15a上をレジストにて保護しながら、GaAsキャッピング層14b、14cおよびGaPキャッピング層15b、15cの表面のドライエッチングを行うことにより、GaAsキャッピング層14b、14cの表面を露出させ、H2SO4/H2O2/H2O=1/10/100のエッチング溶液にてGaAsキャッピング層14b、14cをウェットエッチングすることができる。
Here, with the
図4は、本発明の第5実施形態に係るナノレーザ構造の作製方法を示す断面図である。
図4(a)において、図3(a)と同様の方法により、GaPナノワイヤ13a、13cおよびGaAsP量子ドット13bを中心として、GaAsキャッピング層14a〜14cおよびGaPキャッピング層15a〜15cをSi(111)基板11上に形成する。
FIG. 4 is a cross-sectional view showing a method for producing a nanolaser structure according to a fifth embodiment of the present invention.
In FIG. 4A, the GaAs capping layers 14a to 14c and the GaP capping layers 15a to 15c are made Si (111) around the
次に、図4(b)に示すように、上端のGaPキャッピング層15cにSiO2基板21を貼り合わせ、エッチングまたは研削などの方法でSi(111)基板11を除去する。
次に、図4(c)に示すように、H2SO4/H2O2/H2O=1/10/100のエッチング溶液にてGaAsキャッピング層14a〜14cをウェットエッチングすることにより、GaPナノワイヤ13aおよびGaPキャッピング層15a〜15cがGaAsキャッピング層14a〜14cにて保持されるようにしたまま、GaAsP量子ドット13bをGaAsキャッピング層14aから露出させる。
Next, as shown in FIG. 4B, the SiO 2 substrate 21 is bonded to the upper
Next, as shown in FIG. 4 (c), by wet-etching the
これにより、GaPキャッピング層15a〜15cと空気の多層構造からなるブラッグ反射層をSiO2基板21上に配置することが可能となり、ナノオーダのレーザ構造をSiO2基板21上に形成することができる。
なお、上述した第5実施形態では、GaPキャッピング層15a〜15cと空気の多層構造からなるブラッグ反射層をSiO2基板21上に配置する方法について説明したが、Si(111)基板11とは異なる材料ならば、SiO2基板21以外のセラミック基板などを用いるようにしてもよい。
Thus, it is possible to form the Bragg reflective layer of the multilayer structure of the
In the above-described fifth embodiment, the method of disposing the GaP capping layers 15 a to 15 c and the Bragg reflection layer having a multilayer structure of air on the SiO 2 substrate 21 has been described, but is different from the Si (111)
図5は、本発明の第6実施形態に係るナノレーザ構造の概略構成を示す斜視図である。
図5において、図3(c)のSi(111)基板11上には、GaPナノワイヤ13a、13cおよびGaAsP量子ドット13bを中心として、GaPキャッピング層15a〜15cと空気の多層構造からなるブラッグ反射層が形成されている。そして、GaPナノワイヤ13c上には、GaAsP量子ドット13bに電流を注入する透明電極22が形成され、Si(111)基板11と透明電極22とを配線することで、Si(111)基板11と透明電極22との間に電源23が接続されている。
FIG. 5 is a perspective view showing a schematic configuration of a nanolaser structure according to a sixth embodiment of the present invention.
In FIG. 5, on the Si (111)
これにより、GaPキャッピング層15a〜15cと空気の多層構造からなるブラッグ反射層を水平方向に形成し、ナノオーダのレーザ構造を形成することが可能となるとともに、垂直方向から光を取り出すことができる。
図6は、本発明の第7実施形態に係るナノレーザ構造の概略構成を示す平面図である。
図6において、図3(b)のSi(111)基板11上には、GaPナノワイヤ13a、13cおよびGaAsP量子ドット13bを中心として、GaAsキャッピング層14a〜14cおよびGaPキャッピング層15a〜15cの多層構造が形成されている。そして、GaAsキャッピング層14a〜14cには、特定の方向に沿うようにして開口部24が形成され、GaPキャッピング層15a〜15cと空気の多層構造からなるブラッグ反射層が特定の方向に形成されている。
This makes it possible to form a Bragg reflection layer having a GaP capping layers 15a to 15c and a multilayer structure of air in the horizontal direction, to form a nano-order laser structure, and to extract light from the vertical direction.
FIG. 6 is a plan view showing a schematic configuration of the nanolaser structure according to the seventh embodiment of the present invention.
In FIG. 6, a multilayer structure of GaAs capping layers 14a to 14c and GaP capping layers 15a to 15c centering on
これにより、GaPキャッピング層15a〜15cと空気の多層構造からなるブラッグ反射層を特定の方向に形成することができ、光の出射方向を制御しつつ、ボトムアップ的に制御性よくナノオーダのレーザ構造を作製することができる。
なお、上述した実施形態では、VLS成長またはVSS成長を行わせるために、Si(111)半導体基板を用いる方法について説明したが、GaAs基板やInP基板上にヘテロ接合のナノワイヤを形成し、触媒の金属微粒子をナノワイヤの一部とともに除去してから、As系材料およびP系材料を組み合わせてキャッピング層を形成し、選択エッチングにて空気層と半導体層からなる反射鏡を形成するようにしてもよい。
As a result, a Bragg reflection layer composed of a
In the above-described embodiment, a method using a Si (111) semiconductor substrate to perform VLS growth or VSS growth has been described. However, a heterojunction nanowire is formed on a GaAs substrate or an InP substrate, and a catalyst is formed. After removing the metal fine particles together with a part of the nanowire, a capping layer may be formed by combining an As-based material and a P-based material, and a reflecting mirror composed of an air layer and a semiconductor layer may be formed by selective etching. .
また、上述した実施形態では、選択エッチングとしてウェットエッチングを用いる方法について説明したが、ハロゲンガスを用いたドライエッチングを用いるようにしてもよい。さらに、活性層を光吸収層として使用することで、受光器や変調器として応用するようにしてもよい。 In the above-described embodiment, the method using wet etching as selective etching has been described. However, dry etching using halogen gas may be used. Furthermore, the active layer may be used as a light absorption layer to be applied as a light receiver or a modulator.
11 Si(111)基板
12 Au微粒子
13、13a、13c GaPナノワイヤ
14 GaAsナノワイヤ
15、14a〜14c GaAsキャッピング層
16、15a〜15c GaPキャッピング層
17 SiO2層
18、23 電源
13b GaAsP量子ドット
21 SiO2基板
22 透明電極
24 開口部
11 Si (111)
Claims (6)
VLS成長またはVSS成長にて前記金属微粒子下に第1ナノワイヤを形成する工程と、
前記第1ナノワイヤよりもエッチングレートの大きな第2ナノワイヤをVLS成長もしくはVSS成長にて前記第1ナノワイヤ上に形成する工程と、
前記第2ナノワイヤを選択的にエッチングすることにより、前記金属微粒子を第2ナノワイヤとともに前記第1ナノワイヤ上から除去する工程と、
前記第2ナノワイヤが除去された前記第1ナノワイヤの周囲に前記第1ナノワイヤとヘテロ接合を構成する第1キャッピング層を結晶成長にて形成する工程と、
前記第1キャッピング層の周囲に前記第1キャッピング層とヘテロ接合を構成する第2キャッピング層を結晶成長にて形成する工程とを備えることを特徴とするナノレーザ構造の作製方法。 Forming metal fine particles on a semiconductor substrate;
Forming a first nanowire under the metal fine particles by VLS growth or VSS growth;
Forming a second nanowire having an etching rate larger than that of the first nanowire on the first nanowire by VLS growth or VSS growth;
Removing the metal fine particles from the first nanowire together with the second nanowire by selectively etching the second nanowire;
Forming a first capping layer constituting a heterojunction with the first nanowire by crystal growth around the first nanowire from which the second nanowire has been removed;
Forming a second capping layer that forms a heterojunction with the first capping layer by crystal growth around the first capping layer.
前記絶縁層に開口部を形成する工程と、
前記開口部を介して金属微粒子を半導体基板上に形成する工程と、
VLS成長またはVSS成長にて前記金属微粒子下に第1ナノワイヤを形成する工程と、
前記第1ナノワイヤよりもエッチングレートの大きな第2ナノワイヤをVLS成長もしくはVSS成長にて前記第1ナノワイヤ上に形成する工程と、
前記第2ナノワイヤを選択的にエッチングすることにより、前記金属微粒子を第2ナノワイヤとともに前記第1ナノワイヤ上から除去する工程と、
前記第2ナノワイヤが除去された前記第1ナノワイヤの周囲が覆われるようにして、前記第1ナノワイヤとヘテロ接合を構成する第1キャッピング層を結晶成長にて前記絶縁層上に形成する工程と、
前記第1キャッピング層の周囲が覆われるようにして、前記第1キャッピング層とヘテロ接合を構成する第2キャッピング層を結晶成長にて前記絶縁層上に形成する工程とを備えることを特徴とするナノレーザ構造の作製方法。 Forming an insulating layer on the semiconductor substrate;
Forming an opening in the insulating layer;
Forming metal fine particles on the semiconductor substrate through the opening;
Forming a first nanowire under the metal fine particles by VLS growth or VSS growth;
Forming a second nanowire having an etching rate larger than that of the first nanowire on the first nanowire by VLS growth or VSS growth;
Removing the metal fine particles from the first nanowire together with the second nanowire by selectively etching the second nanowire;
Forming a first capping layer that forms a heterojunction with the first nanowire on the insulating layer by crystal growth so that the periphery of the first nanowire from which the second nanowire has been removed is covered;
Forming a second capping layer that forms a heterojunction with the first capping layer on the insulating layer by crystal growth so that the periphery of the first capping layer is covered. A method for producing a nanolaser structure.
前記絶縁性基板にて前記多層構造を支持させながら、前記第1ナノワイヤが形成された半導体基板を除去する工程と、
前記絶縁性基板に貼り合わされた多層構造の第2キャッピング層を除去することにより、所定間隔を隔てて配置された第1キャッピング層にて水平方向にブラッグ反射鏡を形成する工程とを備えることを特徴とする請求項4記載のナノレーザ構造の作製方法。 Bonding the upper surface of the multilayer structure to an insulating substrate;
Removing the semiconductor substrate on which the first nanowires are formed while supporting the multilayer structure on the insulating substrate;
Forming a Bragg reflector in a horizontal direction by removing the second capping layer having a multilayer structure bonded to the insulating substrate, with the first capping layer disposed at a predetermined interval. The method for producing a nanolaser structure according to claim 4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007215781A JP4864837B2 (en) | 2007-08-22 | 2007-08-22 | Fabrication method of nanolaser structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007215781A JP4864837B2 (en) | 2007-08-22 | 2007-08-22 | Fabrication method of nanolaser structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009049282A JP2009049282A (en) | 2009-03-05 |
JP4864837B2 true JP4864837B2 (en) | 2012-02-01 |
Family
ID=40501216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007215781A Expired - Fee Related JP4864837B2 (en) | 2007-08-22 | 2007-08-22 | Fabrication method of nanolaser structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4864837B2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4912454B2 (en) * | 2009-12-07 | 2012-04-11 | シャープ株式会社 | Method for manufacturing rod-shaped structure light emitting element, rod-shaped structure light emitting element, backlight, illumination device, and display device |
US8872214B2 (en) | 2009-10-19 | 2014-10-28 | Sharp Kabushiki Kaisha | Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device |
JP5066164B2 (en) * | 2009-12-07 | 2012-11-07 | シャープ株式会社 | Manufacturing method of semiconductor device |
FR2964982B1 (en) * | 2010-09-22 | 2013-03-08 | Commissariat Energie Atomique | PROCESS FOR REMOVING METAL CATALYST RESIDUES ON SURFACE OF CATALYTICALLY GROWN-WIRE PRODUCTS |
FR2973936B1 (en) * | 2011-04-05 | 2014-01-31 | Commissariat Energie Atomique | METHOD OF SELECTIVE GROWTH ON SEMICONDUCTOR STRUCTURE |
CN102412503A (en) * | 2011-09-20 | 2012-04-11 | 浙江大学 | Single-longitudinal-mode laser for coupling by utilizing two semiconductor nano wires and preparation method |
JP6024755B2 (en) | 2012-09-18 | 2016-11-16 | 富士通株式会社 | Semiconductor light receiving element and manufacturing method thereof |
JP6669608B2 (en) * | 2016-08-03 | 2020-03-18 | 日本電信電話株式会社 | Semiconductor nanowire laser and method of manufacturing the same |
WO2018062646A2 (en) * | 2016-09-28 | 2018-04-05 | 한국과학기술원 | Gold nanoparticle superlattice embedded in porous silica and method for manufacturing same |
JP6954562B2 (en) * | 2017-09-15 | 2021-10-27 | セイコーエプソン株式会社 | Light emitting device and its manufacturing method, and projector |
CN113401864A (en) * | 2020-06-30 | 2021-09-17 | 吉林大学 | Method for preparing semiconductor micro-nano structure by laser assembly and application thereof |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1850580A (en) * | 2005-04-22 | 2006-10-25 | 清华大学 | Superlattice nano device and its manufacturing method |
-
2007
- 2007-08-22 JP JP2007215781A patent/JP4864837B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009049282A (en) | 2009-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4864837B2 (en) | Fabrication method of nanolaser structure | |
US8039854B2 (en) | Pulsed growth of catalyst-free growth of GaN nanowires and application in group III nitride semiconductor bulk material | |
JP2020505782A (en) | Laser or LED based on nanowires grown on graphene substrate | |
KR101834785B1 (en) | Heterostructure including a composite semiconductor layer | |
US20110140072A1 (en) | Defect-free group iii - nitride nanostructures and devices using pulsed and non-pulsed growth techniques | |
JP5226174B2 (en) | NANOSTRUCTURE, ELECTRONIC DEVICE HAVING SUCH NANOSTRUCTURE, AND METHOD FOR PREPARING NANOSTRUCTURE | |
WO2006062084A1 (en) | Semiconductor laser device and method for manufacturing same | |
CN101924322A (en) | Surface plasmon generating apparatus and manufacture method thereof | |
JP2005057262A (en) | Semiconductor device with superlattice structure semiconductor layer, and its manufacturing method | |
JP7376574B2 (en) | Semiconductor device with structure for light emission or light detection | |
JP5032823B2 (en) | Nanostructure and method for producing nanostructure | |
JP5096824B2 (en) | Nanostructure and method for producing nanostructure | |
JP5906108B2 (en) | Photonic crystal manufacturing method and surface emitting laser manufacturing method | |
JP2012222274A (en) | Manufacturing method of nanopillar | |
CN111463653A (en) | Semiconductor laser and preparation method thereof | |
JP4563026B2 (en) | Manufacturing method of three-dimensional confined quantum nanostructure | |
Deshpande et al. | Bright LEDs using position-controlled MOCVD growth of InP nanopillar array on a silicon substrate | |
JP2000124441A (en) | Preparation of semiconductor quantum dot | |
JP2018022762A (en) | Semiconductor nanowire laser and method of manufacturing the same | |
Motohisa et al. | Optical properties and application of MOVPE-grown III-V nanowires |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090501 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090501 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4864837 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |