JP5093942B2 - 対称的なスイッチング特性を有する磁気メモリセル - Google Patents
対称的なスイッチング特性を有する磁気メモリセル Download PDFInfo
- Publication number
- JP5093942B2 JP5093942B2 JP2001019744A JP2001019744A JP5093942B2 JP 5093942 B2 JP5093942 B2 JP 5093942B2 JP 2001019744 A JP2001019744 A JP 2001019744A JP 2001019744 A JP2001019744 A JP 2001019744A JP 5093942 B2 JP5093942 B2 JP 5093942B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic memory
- reference layer
- memory cell
- sense
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
- H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Nanotechnology (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、磁気メモリの分野に関する。より詳細には、本発明は、実質的に対称的なスイッチング特性を有する磁気メモリセルに関する。
【０００２】
【従来の技術】
磁気ランダムアクセスメモリ（ＭＲＡＭ）のような磁気メモリは、典型的に磁気メモリセルのアレイを含む。通常、各磁気メモリセルは、センス層と、参照層、すなわちリファレンス層とを含む。センス層は、通常、磁化方位のパターンを記憶する磁性材料の層であり、その方位は、スイッチング磁界の印加によって変化し得る。リファレンス層は、通常、磁化が特定の方向に固定、すなわち「ピン止め」されている磁性材料の層である。
【０００３】
磁気メモリセルの論理状態は、典型的に電流の流れに対するその抵抗に依存する。磁気メモリセルの抵抗は、通常、そのセンス層とリファレンス層との磁化の相対的な方位に依存する。磁気メモリセルは、典型的に、そのセンス層の磁化の全体的な方位がそのリファレンス層の磁化方位と平行である場合に、低抵抗状態となる。対照的に、磁気メモリセルは、典型的に、そのセンス層の磁化の全体的な方位がそのリファレンス層の磁化方位と平行ではない場合に、高抵抗状態となる。
【０００４】
【発明が解決しようとする課題】
このような磁気メモリセルは、通常、センス層の磁化方位を回転させるスイッチング磁界の印加によって、所望の論理状態に書き込まれる。通常、磁気メモリセルを、一方向に予測可能な大きさを有するスイッチング磁界が磁気メモリセルを低抵抗状態にスイッチングし、反対方向の予測可能な大きさを有するスイッチング磁界が磁気メモリセルを高抵抗状態にスイッチングするように、形成することが望ましい。そのようなスイッチング動作は、対称的スイッチング特性と称されることがある。残念ながら、従来の磁気メモリセルにおいては、普通に見出される様々な効果により、非対称なスイッチング効果が生じる。
【０００５】
例えば、典型的な従来の磁気メモリセルのリファレンス層は、センス層内の磁化方位を反平行、すなわち平行ではない方向に押しやる反磁界を生成する。これらの反磁界は、通常、センス層を低抵抗状態に回転させるために必要とされるスイッチング磁界のしきい値強度を高め、センス層を高抵抗状態に回転させるために必要とされるスイッチング磁界のしきい値強度を低くする。これにより、典型的に磁気メモリセルを低抵抗状態に書き込むために必要とされる電力、パワーが増大し、高抵抗状態への誤書き込みが生じることがある。極端な場合には、これらの反磁界は、印加されたスイッチング磁界にかかわらず、磁気メモリセルを高抵抗状態に保持させることがある。
【０００６】
加えて、典型的な従来の磁気メモリセルのリファレンス層とセンス層との間の結合磁界が、センス層内の磁化を平行方位に向かって押す、すなわちセンス層内の磁化方位を平行な方向にしようとする。これらの結合磁界により、通常、磁気メモリセルを高抵抗状態に書き込むために必要とされるパワーが増大し、低抵抗状態への誤書き込みが生じることがある。極端な場合には、これらの結合磁界は、印加されたスイッチング磁界にかかわらず、磁気メモリセルを低抵抗状態に保持することがある。
【０００７】
さらに、反磁界および結合磁界からのセンス層の磁化への擾乱の度合いが、デバイス製造時のパターニングステップおよび／または付着ステップにおける変動のために、ＭＲＡＭアレイ内の磁気メモリセル間で変動したり、異なるＭＲＡＭアレイ間で変動したりすることがある。このような変動は、典型的に書き込み動作中に個々の磁気メモリセルの動作に関して、不確かさを生じさせる。
【０００８】
本発明は、対称的なスイッチング特性を有する磁気メモリセルを開示する。この磁気メモリセルは、センス層と、このセンス層にバリア層を介して結合されるリファレンス層とを含む。この磁気メモリセルは、センス層にスペーサ層を介して結合された付加的なリファレンス層をさらに含む。また、付加的なリファレンス層からの反磁界と、付加的なリファレンス層およびセンス層間の結合磁界との組合せが、リファレンス層からの反磁界と、リファレンス層およびセンス層間の結合磁界との組合せと釣り合うように、付加的なリファレンス層は、リファレンス層とは反対の磁化方向を有し、リファレンス層と同じ厚みに形成され、リファレンス層、バリア層およびセンス層間の界面粗さが、付加的なリファレンス層、スペーサ層およびセンス層間の界面粗さと同様となるように形成される。また、本発明に係る磁気メモリは、磁化方向をピン止めするための反強磁性層をさらに有し、反強磁性層は、リファレンス層と付加的なリファレンス層との両方に各々結合されて形成され、互いに異なる遮断温度を有する。
【０００９】
本発明のその他の特徴および効果は、以下の詳細な説明から明らかになるであろう。
【００１０】
【発明の実施の形態】
以下において、本発明が、その特定の例示的な実施形態に関して説明され、そのために添付の図面が参照される。
【００１１】
図１は、本発明にしたがう、対称的なスイッチング特性を有する磁気メモリセル４０を示す図である。この磁気メモリセル４０は、可変磁化状態（Ｍ２）を保持するセンス層５２と、ピン止めされた磁化方位（Ｍ１）を有するリファレンス層５０と、ピン止めされた磁化方位（Ｍ３）を有する付加的なリファレンス層５４とを含んでいる。リファレンス層５０および５４の厚み、ならびに方位Ｍ１およびＭ３は、センス層５２内の反磁界の効果と結合磁界の効果とが釣り合うように選択される。この実施形態では、磁気メモリセル４０は、センス層５２とリファレンス層５０との間にバリア６２を有し、センス層５２とリファレンス層５４との間にスペーサ６０を有する。
【００１２】
リファレンス層５０および５４の厚み、ならびに方位Ｍ１およびＭ３は、センス層５２内で、リファレンス層５４からの反磁界が、リファレンス層５０からの反磁界に対して、実質的に大きさは同じであるが方向が反対となるように選択される。これは、例えば、リファレンス層５４内の磁化方位Ｍ３を、リファレンス層５０のピン止めされた磁化方位Ｍ１とは反対にピン止めし、かつリファレンス層５０および５４を実質的に同じ厚みで形成することによって達成され得る。
【００１３】
リファレンス層５４とセンス層５２との間の結合磁界の大きさ、ならびにリファレンス層５０とセンス層５２との間の結合磁界の大きさは、対応する層間界面における粗さの関数であることが知られている。センス層５２は、非常に薄く、いくつかの実施形態では１０ｎｍよりも薄く形成され、層６０および６２は、これらの層間の界面における粗さが構造を介して複製されるように、一層薄く形成される。その結果として、リファレンス層５０、バリア６２、センス層５２の間の界面の粗さは、リファレンス層５４、スペーサ６０、センス層５２の間の界面の粗さと、実質的に同様である。したがってセンス層５２に作用するリファレンス層５４からの結合磁界は、センス層５２に作用するリファレンス層５０からの結合磁界と、大きさは実質的に同様であるが、方向が逆である。なぜならば、Ｍ１およびＭ３が反対向きだからである。最終的な結果としては、これらの結合磁界が低減されるか、または実質的にお互いに相殺する。
【００１４】
リファレンス層５０および５４の厚みは、センス層５０に作用する磁界の釣り合いが達成されるように、異なったものにしてもよい。
【００１５】
磁気メモリセル４０は、読み出し動作中に電荷がトンネルバリア６２を介して移動するスピントンネリング（spin tunneling）デバイスであってもよい。このトンネルバリア６２を介する電荷の移動は、読み出し電圧が磁気メモリセル４０に印加されると生じる。トンネルバリア６２は、厚み１０ｎｍ未満の酸化アルミニウムのような絶縁性材料の層とすることができる。
【００１６】
スペーサ６０は、１ｎｍ〜５ｎｍ（１０Å〜５０Å）の範囲の厚みを有する銅のような導体、または酸化アルミニウムのような絶縁体とすることもできる。センス層５２は、ニッケル−鉄、ニッケル−鉄−コバルト、あるいはその界面に強磁性体材料を備え、磁気抵抗効果を向上させたニッケル−鉄のような、軟磁性体材料の層とすることができる。リファレンス層５０〜５４は、ニッケル−鉄またはニッケル−鉄−コバルトのような軟磁性体材料であってもよく、あるいはその磁化が隣接する反強磁性体層によってピン止めされている同様の材料であってもよい。
【００１７】
代替的には、スペーサ６０は、0.5ｎｍ〜３ｎｍ（５Å〜３０Å）の厚みを有する酸化アルミニウムのような絶縁体とすることができる。この実施形態では、磁気メモリセル４０内の第２のトンネル接合が、トンネルバリア６２によって形成される主トンネル接合と直列に形成される。
【００１８】
図２は、本発明にしたがう、対称的なスイッチング特性を有する磁気メモリセル４０の一実施形態を示す図である。この実施形態では、リファレンス層５０が、鉄−マンガンのような反強磁性材料の層６４によってピン止めされ、リファレンス層５４が、大きな外部磁界によってその磁化方位をスイッチング、すなわち切り替えることができるコバルト−白金のような永久磁石材料である。代替的には、リファレンス層５０を永久磁石とすることができ、リファレンス層５４を反強磁性材料の層によってピン止めすることもできる。反強磁性材料は、鉄−マンガン、ニッケル−マンガン、イリジウム−マンガン、白金−マンガン、あるいは同様の材料とすることができる。
【００１９】
図３は、本発明にしたがう、対称的なスイッチング特性を有する磁気メモリセル４０の他の実施形態を示す図である。この実施形態では、リファレンス層５４が反強磁性材料の層６６によってピン止めされ、リファレンス層５０が反強磁性材料の層６８によってピン止めされている。層６６および６８は、異なる遮断温度（blocking temperature）を有しており、それによって第１の遮断温度を通って温度を下げ、かつ第２の遮断温度を通って温度を下げる前に設定磁界を逆転することによって、一方の層がピン止めされる。
【００２０】
形成中に、図示されている磁気メモリセル４０の構造は、層６６および６８の両方の遮断温度より高く加熱され、Ｍ３と平行な外部磁界を印加することによって、層５０および５４の磁化方位がＭ３と平行に設定される。それから、温度が、層６６の遮断温度よりは低いが層６８の遮断温度よりは高い温度まで下げられて、層５４内に、Ｍ３の方向で一方向性の異方性軸が確立、導入される。次に、外部磁界の向きは、Ｍ１の方向に沿って再回転される。それから、温度が層６８の遮断温度より低い温度まで下げられて、層５０内に、Ｍ１の方向で一方向性の異方性軸が確立される。
【００２１】
図４は、本発明にしたがう、対称的なスイッチング特性を有する磁気メモリセル４０のさらに他の実施形態を示す図である。この実施形態では、リファレンス層５４の磁化が、反強磁性材料の層７０によってＭ３と平行にピン止めされ、リファレンス層５０内の磁化方位Ｍ１が、スペーサ８０を介した磁性材料の層７４との反強磁性結合によって設定される。層７４は、反強磁性材料の層７２によって設定される磁化方位Ｍ４を有する。層７４は、コバルト−鉄またはニッケル−鉄のような磁性材料とすることができる。層５０と層７４との間の反強磁性結合は、層５０内のＭ１を所望の方位に設定する。スペーサ８０は、0.4ｎｍ〜１ｎｍ（４Å〜１０Å）の範囲の厚みを有するルテニウムとすることができる。またクロムおよび銅のような材料を、スペーサ８０として使用することもできる。
【００２２】
反強磁性層７０および７２は、層５４および７４の中に、Ｍ４によって画定される方向の一方向性異方性軸を確立する。この結果として、層７０および７２を、同じ遮断温度を有する鉄−マンガン、イリジウム−マンガン、ニッケル−マンガンのような同じ材料とすることができる。この実施形態では、上述のように遮断温度を異ならせるための加熱および設定シーケンスを必要としない。層５０の厚みは、センス層５２に影響を与える層５０からの反磁界が、センス層５２に影響を与える層５４および７４からの反磁界とバランスするように、すなわち釣り合うように、層５４の厚みに層７４の厚みを加えたものと実質的に等しくすることができる。
【００２３】
図５は、本発明の教示を組み込んだ磁気メモリ１０、ＭＲＡＭの上面図である。この磁気メモリ１０は、磁気メモリセル４０を付加的な磁気メモリセル４１〜４３とともに含む磁気メモリセルのアレイを含み、これらのセルの各々は、対称的なスイッチング特性をもたらす、上述の構造を有するように形成されている。磁気メモリ１０は、導体２０〜２１および３０〜３１の構成を含み、これらの構成が、磁気メモリセル４０〜４３への読み出しおよび書き込みアクセスを可能にする。
【００２４】
一実施形態においては、磁気メモリセル４０〜４３の寸法ｄxおよびｄyが、実質的に等しく、正方形の形状を形成するように選択される。正方形の形状は、長方形のメモリセルを使用した場合に得ることができる密度と比較して、ＭＲＡＭ内で得ることができる密度を向上させる。これは、所与の最小形状寸法に対して、長方形の磁気メモリセルよりも多くの正方形の磁気メモリセルを、所与の基板領域に形成し得るからである。他の実施形態では、磁気メモリセルの形状として長方形を使用することができる。
【００２５】
本発明の以上の詳細な説明は、解説を目的として提供されたものであり、本発明を、開示されたものと全く同じ実施形態に制限することを意図したものではない。したがって本発明の範囲は、添付の特許請求の範囲の記載によって画定されるべきである。
【００２６】
以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。
１．センス層（５２）と、
前記センス層（５２）にバリア層を介して結合されているリファレンス層（５０）と、
付加的なリファレンス層（５４）と、この付加的なリファレンス層（５４）が、当該付加的なリファレンス層（５４）からの反磁界と結合磁界とのセットが、前記リファレンス層（５０）からの反磁界と結合磁界とのセットと釣り合うように、前記センス層（５２）にスペーサ層（６０）を介して結合されていることと、
からなる磁気メモリセル。
【００２７】
２．前記付加的なリファレンス層（５４）が、前記付加的なリファレンス層（５４）からの反磁界と結合磁界が前記リファレンス層（５０）からの反磁界と結合磁界と釣り合うように、あらかじめ選択された厚みを有する、１項に記載の磁気メモリセル。
【００２８】
３．前記リファレンス層（５０）内の磁化方位をピン止めする反強磁性材料の層をさらに備える、１項に記載の磁気メモリセル。
【００２９】
４．前記付加的なリファレンス層（５４）が、前記リファレンス層（５０）内の磁化方位とは実質的に反対向きの磁化方位を有する永久磁石材料からなる、３項に記載の磁気メモリセル。
【００３０】
５．前記付加的なリファレンス層（５４）内の磁化方位を、前記リファレンス層（５０）内の磁化方位とは実質的に反対向きにピン止めする、反強磁性材料の層をさらに備える、３項に記載の磁気メモリセル。
【００３１】
６．前記スペーサ層（６０）が１０ｎｍ未満の厚みを有する絶縁性材料の層である、１項に記載の磁気メモリセル。
【００３２】
７．前記スペーサ層（６０）が導電材料の層である、１項に記載の磁気メモリセル。
【００３３】
８．前記バリア層が１０ｎｍ未満の厚みを有する絶縁性材料の層である、１項に記載の磁気メモリセル。
【００３４】
９．前記付加的なリファレンス層（５４）内の磁化方位をピン止めする反強磁性材料の層（７０）と、
前記リファレンス層（５０）から付加的なスペーサ層（８０）によって分離されている磁性材料の層（７４）と、
前記磁性材料の層（７４）内の磁化方位を、前記付加的なリファレンス層（５４）内の磁化方位と実質的に平行にピン止めする反強磁性材料の層（７２）とをさらに備える、１項に記載の磁気メモリセル。
【００３５】
１０．前記付加的なスペーサ層（８０）がルテニウムからなる、９項に記載の磁気メモリセル。
【００３６】
１１．前記付加的なスペーサ層（８０）が銅からなる、９項に記載の磁気メモリセル。
【００３７】
１２．前記付加的なスペーサ層（８０）がクロムからなる、９項に記載の磁気メモリセル。
【００３８】
１３．前記リファレンス層（５０）が、前記付加的なリファレンス層（５４）の厚みに前記磁性材料の層の厚みを加えたものと実質的に等しい厚みを有する、９項に記載の磁気メモリセル。
【００３９】
１４．磁気メモリセルのアレイからなる磁気メモリであって、この磁気メモリセルの各々が、
センス層（５２）と、
前記センス層（５２）にバリア層を介して結合されているリファレンス層（５０）と、
付加的なリファレンス層（５４）と、この付加的なリファレンス層（５４）が、当該付加的なリファレンス層（５４）からの反磁界と結合磁界とのセットが、前記リファレンス層（５０）からの反磁界と結合磁界とのセットと釣り合うように、前記センス層（５２）にスペーサ層（６０）を介して結合されていることと、
からなる磁気メモリ。
【００４０】
１５．前記磁気メモリセル内の前記付加的なリファレンス層が、当該付加的なリファレンス層からの反磁界および結合磁界が、対応する前記リファレンス層からの反磁界および結合磁界と釣り合うように、あらかじめ選択された厚みを有する、１４項に記載の磁気メモリ。
【００４１】
１６．各磁気メモリセルが、対応する前記リファレンス層内の磁化方位をピン止めする反強磁性材料の層をさらに備える、１４項に記載の磁気メモリ。
【００４２】
１７．前記付加的なリファレンス層が、前記リファレンス層内の磁化方位とは実質的に反対向きの磁化方位を有する永久磁石材料からなる、１６項に記載の磁気メモリ。
【００４３】
１８．さらに各磁気メモリセルが、対応する前記付加的なリファレンス層内の磁化方位を、対応する前記リファレンス層内の磁化方位とは実質的に反対向きにピン止めする反強磁性材料の層からなる、１６項に記載の磁気メモリ。
【００４４】
１９．前記スペーサ層が１０ｎｍ未満の厚みを有する絶縁性材料の層である、１４項に記載の磁気メモリ。
【００４５】
２０．前記スペーサ層が導電材料の層である、１４項に記載の磁気メモリ。
【００４６】
２１．前記バリア層が１０ｎｍ未満の厚みを有する絶縁性材料の層である、１４項に記載の磁気メモリ。
【００４７】
２２．各磁気メモリセルが、
対応する前記付加的なリファレンス層内の磁化方位をピン止めする反強磁性材料の層と、
対応する前記リファレンス層から付加的なスペーサ層によって分離されている磁性材料の層と、
対応する前記磁性材料の層内の磁化方位を、対応する前記付加的なリファレンス層内の磁化方位と実質的に平行にピン止めする、反強磁性材料の層とをさらに備える、１４項に記載の磁気メモリ。
【００４８】
２３．前記付加的なスペーサ層がルテニウムからなる、２２項に記載の磁気メモリ。
【００４９】
２４．前記付加的なスペーサ層が銅からなる、２２項に記載の磁気メモリ。
【００５０】
２５．前記付加的なスペーサ層がクロムからなる、２２項に記載の磁気メモリ。
【００５１】
２６．前記リファレンス層が、前記付加的なリファレンス層の厚みに前記磁性材料の層の厚みを加えたものと実質的に等しい厚みを有する、２２項に記載の磁気メモリ。
【００５２】
【発明の効果】
本発明は、センス層５２と、バリア層を介してこのバリア層５２と結合しているリファレンス層５０とからなる、対称的なスイッチング特性を備える磁気メモリセルに関する。さらにこの磁気メモリセルは、スペーサ層６０を介してセンス層５２と結合している付加的なリファレンス層５４を含む。この付加的なリファレンス層５４は、この付加的なリファレンス層５４からの反磁界と結合磁界とのセットと、リファレンス層５０からの反磁界と結合磁界とのセットが釣り合うように、形成されている。
【図面の簡単な説明】
【図１】 本発明にしたがう、対称的なスイッチング特性を有する磁気メモリセルを示す図である。
【図２】 本発明にしたがう、対称的なスイッチング特性を有する磁気メモリセルの一実施形態を示す図である。
【図３】 本発明にしたがう、対称的なスイッチング特性を有する磁気メモリセルの他の実施形態を示す図である。
【図４】 本発明にしたがう、対称的なスイッチング特性を有する磁気メモリセルのさらに他の実施形態を示す図である。
【図５】 本発明の教示を組み込んだ磁気メモリの上面図である。
【符号の説明】
５０ リファレンス層
５２ センス層
５４ 付加的なリファレンス層
６０ スペーサ層
７０ 反強磁性材料層
７２ 反強磁性材料層
７４ 磁性材料層
８０ 付加的なスペーサ層
【発明の属する技術分野】
本発明は、磁気メモリの分野に関する。より詳細には、本発明は、実質的に対称的なスイッチング特性を有する磁気メモリセルに関する。
【０００２】
【従来の技術】
磁気ランダムアクセスメモリ（ＭＲＡＭ）のような磁気メモリは、典型的に磁気メモリセルのアレイを含む。通常、各磁気メモリセルは、センス層と、参照層、すなわちリファレンス層とを含む。センス層は、通常、磁化方位のパターンを記憶する磁性材料の層であり、その方位は、スイッチング磁界の印加によって変化し得る。リファレンス層は、通常、磁化が特定の方向に固定、すなわち「ピン止め」されている磁性材料の層である。
【０００３】
磁気メモリセルの論理状態は、典型的に電流の流れに対するその抵抗に依存する。磁気メモリセルの抵抗は、通常、そのセンス層とリファレンス層との磁化の相対的な方位に依存する。磁気メモリセルは、典型的に、そのセンス層の磁化の全体的な方位がそのリファレンス層の磁化方位と平行である場合に、低抵抗状態となる。対照的に、磁気メモリセルは、典型的に、そのセンス層の磁化の全体的な方位がそのリファレンス層の磁化方位と平行ではない場合に、高抵抗状態となる。
【０００４】
【発明が解決しようとする課題】
このような磁気メモリセルは、通常、センス層の磁化方位を回転させるスイッチング磁界の印加によって、所望の論理状態に書き込まれる。通常、磁気メモリセルを、一方向に予測可能な大きさを有するスイッチング磁界が磁気メモリセルを低抵抗状態にスイッチングし、反対方向の予測可能な大きさを有するスイッチング磁界が磁気メモリセルを高抵抗状態にスイッチングするように、形成することが望ましい。そのようなスイッチング動作は、対称的スイッチング特性と称されることがある。残念ながら、従来の磁気メモリセルにおいては、普通に見出される様々な効果により、非対称なスイッチング効果が生じる。
【０００５】
例えば、典型的な従来の磁気メモリセルのリファレンス層は、センス層内の磁化方位を反平行、すなわち平行ではない方向に押しやる反磁界を生成する。これらの反磁界は、通常、センス層を低抵抗状態に回転させるために必要とされるスイッチング磁界のしきい値強度を高め、センス層を高抵抗状態に回転させるために必要とされるスイッチング磁界のしきい値強度を低くする。これにより、典型的に磁気メモリセルを低抵抗状態に書き込むために必要とされる電力、パワーが増大し、高抵抗状態への誤書き込みが生じることがある。極端な場合には、これらの反磁界は、印加されたスイッチング磁界にかかわらず、磁気メモリセルを高抵抗状態に保持させることがある。
【０００６】
加えて、典型的な従来の磁気メモリセルのリファレンス層とセンス層との間の結合磁界が、センス層内の磁化を平行方位に向かって押す、すなわちセンス層内の磁化方位を平行な方向にしようとする。これらの結合磁界により、通常、磁気メモリセルを高抵抗状態に書き込むために必要とされるパワーが増大し、低抵抗状態への誤書き込みが生じることがある。極端な場合には、これらの結合磁界は、印加されたスイッチング磁界にかかわらず、磁気メモリセルを低抵抗状態に保持することがある。
【０００７】
さらに、反磁界および結合磁界からのセンス層の磁化への擾乱の度合いが、デバイス製造時のパターニングステップおよび／または付着ステップにおける変動のために、ＭＲＡＭアレイ内の磁気メモリセル間で変動したり、異なるＭＲＡＭアレイ間で変動したりすることがある。このような変動は、典型的に書き込み動作中に個々の磁気メモリセルの動作に関して、不確かさを生じさせる。
【０００８】
本発明は、対称的なスイッチング特性を有する磁気メモリセルを開示する。この磁気メモリセルは、センス層と、このセンス層にバリア層を介して結合されるリファレンス層とを含む。この磁気メモリセルは、センス層にスペーサ層を介して結合された付加的なリファレンス層をさらに含む。また、付加的なリファレンス層からの反磁界と、付加的なリファレンス層およびセンス層間の結合磁界との組合せが、リファレンス層からの反磁界と、リファレンス層およびセンス層間の結合磁界との組合せと釣り合うように、付加的なリファレンス層は、リファレンス層とは反対の磁化方向を有し、リファレンス層と同じ厚みに形成され、リファレンス層、バリア層およびセンス層間の界面粗さが、付加的なリファレンス層、スペーサ層およびセンス層間の界面粗さと同様となるように形成される。また、本発明に係る磁気メモリは、磁化方向をピン止めするための反強磁性層をさらに有し、反強磁性層は、リファレンス層と付加的なリファレンス層との両方に各々結合されて形成され、互いに異なる遮断温度を有する。
【０００９】
本発明のその他の特徴および効果は、以下の詳細な説明から明らかになるであろう。
【００１０】
【発明の実施の形態】
以下において、本発明が、その特定の例示的な実施形態に関して説明され、そのために添付の図面が参照される。
【００１１】
図１は、本発明にしたがう、対称的なスイッチング特性を有する磁気メモリセル４０を示す図である。この磁気メモリセル４０は、可変磁化状態（Ｍ２）を保持するセンス層５２と、ピン止めされた磁化方位（Ｍ１）を有するリファレンス層５０と、ピン止めされた磁化方位（Ｍ３）を有する付加的なリファレンス層５４とを含んでいる。リファレンス層５０および５４の厚み、ならびに方位Ｍ１およびＭ３は、センス層５２内の反磁界の効果と結合磁界の効果とが釣り合うように選択される。この実施形態では、磁気メモリセル４０は、センス層５２とリファレンス層５０との間にバリア６２を有し、センス層５２とリファレンス層５４との間にスペーサ６０を有する。
【００１２】
リファレンス層５０および５４の厚み、ならびに方位Ｍ１およびＭ３は、センス層５２内で、リファレンス層５４からの反磁界が、リファレンス層５０からの反磁界に対して、実質的に大きさは同じであるが方向が反対となるように選択される。これは、例えば、リファレンス層５４内の磁化方位Ｍ３を、リファレンス層５０のピン止めされた磁化方位Ｍ１とは反対にピン止めし、かつリファレンス層５０および５４を実質的に同じ厚みで形成することによって達成され得る。
【００１３】
リファレンス層５４とセンス層５２との間の結合磁界の大きさ、ならびにリファレンス層５０とセンス層５２との間の結合磁界の大きさは、対応する層間界面における粗さの関数であることが知られている。センス層５２は、非常に薄く、いくつかの実施形態では１０ｎｍよりも薄く形成され、層６０および６２は、これらの層間の界面における粗さが構造を介して複製されるように、一層薄く形成される。その結果として、リファレンス層５０、バリア６２、センス層５２の間の界面の粗さは、リファレンス層５４、スペーサ６０、センス層５２の間の界面の粗さと、実質的に同様である。したがってセンス層５２に作用するリファレンス層５４からの結合磁界は、センス層５２に作用するリファレンス層５０からの結合磁界と、大きさは実質的に同様であるが、方向が逆である。なぜならば、Ｍ１およびＭ３が反対向きだからである。最終的な結果としては、これらの結合磁界が低減されるか、または実質的にお互いに相殺する。
【００１４】
リファレンス層５０および５４の厚みは、センス層５０に作用する磁界の釣り合いが達成されるように、異なったものにしてもよい。
【００１５】
磁気メモリセル４０は、読み出し動作中に電荷がトンネルバリア６２を介して移動するスピントンネリング（spin tunneling）デバイスであってもよい。このトンネルバリア６２を介する電荷の移動は、読み出し電圧が磁気メモリセル４０に印加されると生じる。トンネルバリア６２は、厚み１０ｎｍ未満の酸化アルミニウムのような絶縁性材料の層とすることができる。
【００１６】
スペーサ６０は、１ｎｍ〜５ｎｍ（１０Å〜５０Å）の範囲の厚みを有する銅のような導体、または酸化アルミニウムのような絶縁体とすることもできる。センス層５２は、ニッケル−鉄、ニッケル−鉄−コバルト、あるいはその界面に強磁性体材料を備え、磁気抵抗効果を向上させたニッケル−鉄のような、軟磁性体材料の層とすることができる。リファレンス層５０〜５４は、ニッケル−鉄またはニッケル−鉄−コバルトのような軟磁性体材料であってもよく、あるいはその磁化が隣接する反強磁性体層によってピン止めされている同様の材料であってもよい。
【００１７】
代替的には、スペーサ６０は、0.5ｎｍ〜３ｎｍ（５Å〜３０Å）の厚みを有する酸化アルミニウムのような絶縁体とすることができる。この実施形態では、磁気メモリセル４０内の第２のトンネル接合が、トンネルバリア６２によって形成される主トンネル接合と直列に形成される。
【００１８】
図２は、本発明にしたがう、対称的なスイッチング特性を有する磁気メモリセル４０の一実施形態を示す図である。この実施形態では、リファレンス層５０が、鉄−マンガンのような反強磁性材料の層６４によってピン止めされ、リファレンス層５４が、大きな外部磁界によってその磁化方位をスイッチング、すなわち切り替えることができるコバルト−白金のような永久磁石材料である。代替的には、リファレンス層５０を永久磁石とすることができ、リファレンス層５４を反強磁性材料の層によってピン止めすることもできる。反強磁性材料は、鉄−マンガン、ニッケル−マンガン、イリジウム−マンガン、白金−マンガン、あるいは同様の材料とすることができる。
【００１９】
図３は、本発明にしたがう、対称的なスイッチング特性を有する磁気メモリセル４０の他の実施形態を示す図である。この実施形態では、リファレンス層５４が反強磁性材料の層６６によってピン止めされ、リファレンス層５０が反強磁性材料の層６８によってピン止めされている。層６６および６８は、異なる遮断温度（blocking temperature）を有しており、それによって第１の遮断温度を通って温度を下げ、かつ第２の遮断温度を通って温度を下げる前に設定磁界を逆転することによって、一方の層がピン止めされる。
【００２０】
形成中に、図示されている磁気メモリセル４０の構造は、層６６および６８の両方の遮断温度より高く加熱され、Ｍ３と平行な外部磁界を印加することによって、層５０および５４の磁化方位がＭ３と平行に設定される。それから、温度が、層６６の遮断温度よりは低いが層６８の遮断温度よりは高い温度まで下げられて、層５４内に、Ｍ３の方向で一方向性の異方性軸が確立、導入される。次に、外部磁界の向きは、Ｍ１の方向に沿って再回転される。それから、温度が層６８の遮断温度より低い温度まで下げられて、層５０内に、Ｍ１の方向で一方向性の異方性軸が確立される。
【００２１】
図４は、本発明にしたがう、対称的なスイッチング特性を有する磁気メモリセル４０のさらに他の実施形態を示す図である。この実施形態では、リファレンス層５４の磁化が、反強磁性材料の層７０によってＭ３と平行にピン止めされ、リファレンス層５０内の磁化方位Ｍ１が、スペーサ８０を介した磁性材料の層７４との反強磁性結合によって設定される。層７４は、反強磁性材料の層７２によって設定される磁化方位Ｍ４を有する。層７４は、コバルト−鉄またはニッケル−鉄のような磁性材料とすることができる。層５０と層７４との間の反強磁性結合は、層５０内のＭ１を所望の方位に設定する。スペーサ８０は、0.4ｎｍ〜１ｎｍ（４Å〜１０Å）の範囲の厚みを有するルテニウムとすることができる。またクロムおよび銅のような材料を、スペーサ８０として使用することもできる。
【００２２】
反強磁性層７０および７２は、層５４および７４の中に、Ｍ４によって画定される方向の一方向性異方性軸を確立する。この結果として、層７０および７２を、同じ遮断温度を有する鉄−マンガン、イリジウム−マンガン、ニッケル−マンガンのような同じ材料とすることができる。この実施形態では、上述のように遮断温度を異ならせるための加熱および設定シーケンスを必要としない。層５０の厚みは、センス層５２に影響を与える層５０からの反磁界が、センス層５２に影響を与える層５４および７４からの反磁界とバランスするように、すなわち釣り合うように、層５４の厚みに層７４の厚みを加えたものと実質的に等しくすることができる。
【００２３】
図５は、本発明の教示を組み込んだ磁気メモリ１０、ＭＲＡＭの上面図である。この磁気メモリ１０は、磁気メモリセル４０を付加的な磁気メモリセル４１〜４３とともに含む磁気メモリセルのアレイを含み、これらのセルの各々は、対称的なスイッチング特性をもたらす、上述の構造を有するように形成されている。磁気メモリ１０は、導体２０〜２１および３０〜３１の構成を含み、これらの構成が、磁気メモリセル４０〜４３への読み出しおよび書き込みアクセスを可能にする。
【００２４】
一実施形態においては、磁気メモリセル４０〜４３の寸法ｄxおよびｄyが、実質的に等しく、正方形の形状を形成するように選択される。正方形の形状は、長方形のメモリセルを使用した場合に得ることができる密度と比較して、ＭＲＡＭ内で得ることができる密度を向上させる。これは、所与の最小形状寸法に対して、長方形の磁気メモリセルよりも多くの正方形の磁気メモリセルを、所与の基板領域に形成し得るからである。他の実施形態では、磁気メモリセルの形状として長方形を使用することができる。
【００２５】
本発明の以上の詳細な説明は、解説を目的として提供されたものであり、本発明を、開示されたものと全く同じ実施形態に制限することを意図したものではない。したがって本発明の範囲は、添付の特許請求の範囲の記載によって画定されるべきである。
【００２６】
以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。
１．センス層（５２）と、
前記センス層（５２）にバリア層を介して結合されているリファレンス層（５０）と、
付加的なリファレンス層（５４）と、この付加的なリファレンス層（５４）が、当該付加的なリファレンス層（５４）からの反磁界と結合磁界とのセットが、前記リファレンス層（５０）からの反磁界と結合磁界とのセットと釣り合うように、前記センス層（５２）にスペーサ層（６０）を介して結合されていることと、
からなる磁気メモリセル。
【００２７】
２．前記付加的なリファレンス層（５４）が、前記付加的なリファレンス層（５４）からの反磁界と結合磁界が前記リファレンス層（５０）からの反磁界と結合磁界と釣り合うように、あらかじめ選択された厚みを有する、１項に記載の磁気メモリセル。
【００２８】
３．前記リファレンス層（５０）内の磁化方位をピン止めする反強磁性材料の層をさらに備える、１項に記載の磁気メモリセル。
【００２９】
４．前記付加的なリファレンス層（５４）が、前記リファレンス層（５０）内の磁化方位とは実質的に反対向きの磁化方位を有する永久磁石材料からなる、３項に記載の磁気メモリセル。
【００３０】
５．前記付加的なリファレンス層（５４）内の磁化方位を、前記リファレンス層（５０）内の磁化方位とは実質的に反対向きにピン止めする、反強磁性材料の層をさらに備える、３項に記載の磁気メモリセル。
【００３１】
６．前記スペーサ層（６０）が１０ｎｍ未満の厚みを有する絶縁性材料の層である、１項に記載の磁気メモリセル。
【００３２】
７．前記スペーサ層（６０）が導電材料の層である、１項に記載の磁気メモリセル。
【００３３】
８．前記バリア層が１０ｎｍ未満の厚みを有する絶縁性材料の層である、１項に記載の磁気メモリセル。
【００３４】
９．前記付加的なリファレンス層（５４）内の磁化方位をピン止めする反強磁性材料の層（７０）と、
前記リファレンス層（５０）から付加的なスペーサ層（８０）によって分離されている磁性材料の層（７４）と、
前記磁性材料の層（７４）内の磁化方位を、前記付加的なリファレンス層（５４）内の磁化方位と実質的に平行にピン止めする反強磁性材料の層（７２）とをさらに備える、１項に記載の磁気メモリセル。
【００３５】
１０．前記付加的なスペーサ層（８０）がルテニウムからなる、９項に記載の磁気メモリセル。
【００３６】
１１．前記付加的なスペーサ層（８０）が銅からなる、９項に記載の磁気メモリセル。
【００３７】
１２．前記付加的なスペーサ層（８０）がクロムからなる、９項に記載の磁気メモリセル。
【００３８】
１３．前記リファレンス層（５０）が、前記付加的なリファレンス層（５４）の厚みに前記磁性材料の層の厚みを加えたものと実質的に等しい厚みを有する、９項に記載の磁気メモリセル。
【００３９】
１４．磁気メモリセルのアレイからなる磁気メモリであって、この磁気メモリセルの各々が、
センス層（５２）と、
前記センス層（５２）にバリア層を介して結合されているリファレンス層（５０）と、
付加的なリファレンス層（５４）と、この付加的なリファレンス層（５４）が、当該付加的なリファレンス層（５４）からの反磁界と結合磁界とのセットが、前記リファレンス層（５０）からの反磁界と結合磁界とのセットと釣り合うように、前記センス層（５２）にスペーサ層（６０）を介して結合されていることと、
からなる磁気メモリ。
【００４０】
１５．前記磁気メモリセル内の前記付加的なリファレンス層が、当該付加的なリファレンス層からの反磁界および結合磁界が、対応する前記リファレンス層からの反磁界および結合磁界と釣り合うように、あらかじめ選択された厚みを有する、１４項に記載の磁気メモリ。
【００４１】
１６．各磁気メモリセルが、対応する前記リファレンス層内の磁化方位をピン止めする反強磁性材料の層をさらに備える、１４項に記載の磁気メモリ。
【００４２】
１７．前記付加的なリファレンス層が、前記リファレンス層内の磁化方位とは実質的に反対向きの磁化方位を有する永久磁石材料からなる、１６項に記載の磁気メモリ。
【００４３】
１８．さらに各磁気メモリセルが、対応する前記付加的なリファレンス層内の磁化方位を、対応する前記リファレンス層内の磁化方位とは実質的に反対向きにピン止めする反強磁性材料の層からなる、１６項に記載の磁気メモリ。
【００４４】
１９．前記スペーサ層が１０ｎｍ未満の厚みを有する絶縁性材料の層である、１４項に記載の磁気メモリ。
【００４５】
２０．前記スペーサ層が導電材料の層である、１４項に記載の磁気メモリ。
【００４６】
２１．前記バリア層が１０ｎｍ未満の厚みを有する絶縁性材料の層である、１４項に記載の磁気メモリ。
【００４７】
２２．各磁気メモリセルが、
対応する前記付加的なリファレンス層内の磁化方位をピン止めする反強磁性材料の層と、
対応する前記リファレンス層から付加的なスペーサ層によって分離されている磁性材料の層と、
対応する前記磁性材料の層内の磁化方位を、対応する前記付加的なリファレンス層内の磁化方位と実質的に平行にピン止めする、反強磁性材料の層とをさらに備える、１４項に記載の磁気メモリ。
【００４８】
２３．前記付加的なスペーサ層がルテニウムからなる、２２項に記載の磁気メモリ。
【００４９】
２４．前記付加的なスペーサ層が銅からなる、２２項に記載の磁気メモリ。
【００５０】
２５．前記付加的なスペーサ層がクロムからなる、２２項に記載の磁気メモリ。
【００５１】
２６．前記リファレンス層が、前記付加的なリファレンス層の厚みに前記磁性材料の層の厚みを加えたものと実質的に等しい厚みを有する、２２項に記載の磁気メモリ。
【００５２】
【発明の効果】
本発明は、センス層５２と、バリア層を介してこのバリア層５２と結合しているリファレンス層５０とからなる、対称的なスイッチング特性を備える磁気メモリセルに関する。さらにこの磁気メモリセルは、スペーサ層６０を介してセンス層５２と結合している付加的なリファレンス層５４を含む。この付加的なリファレンス層５４は、この付加的なリファレンス層５４からの反磁界と結合磁界とのセットと、リファレンス層５０からの反磁界と結合磁界とのセットが釣り合うように、形成されている。
【図面の簡単な説明】
【図１】 本発明にしたがう、対称的なスイッチング特性を有する磁気メモリセルを示す図である。
【図２】 本発明にしたがう、対称的なスイッチング特性を有する磁気メモリセルの一実施形態を示す図である。
【図３】 本発明にしたがう、対称的なスイッチング特性を有する磁気メモリセルの他の実施形態を示す図である。
【図４】 本発明にしたがう、対称的なスイッチング特性を有する磁気メモリセルのさらに他の実施形態を示す図である。
【図５】 本発明の教示を組み込んだ磁気メモリの上面図である。
【符号の説明】
５０ リファレンス層
５２ センス層
５４ 付加的なリファレンス層
６０ スペーサ層
７０ 反強磁性材料層
７２ 反強磁性材料層
７４ 磁性材料層
８０ 付加的なスペーサ層
Claims (5)
- センス層と、
前記センス層にバリア層を介して結合されるリファレンス層と、
前記センス層にスペーサ層を介して結合される、付加的なリファレンス層と、
を有し、
前記付加的なリファレンス層からの反磁界と、前記付加的なリファレンス層および前記センス層間の結合磁界との組合せが、前記リファレンス層からの反磁界と、前記リファレンス層および前記センス層間の結合磁界との組合せと釣り合うように、前記付加的なリファレンス層は、前記リファレンス層とは反対の磁化方向を有し、前記リファレンス層と同じ厚みに形成され、
前記リファレンス層、前記バリア層および前記センス層間の界面粗さが、前記付加的なリファレンス層、前記スペーサ層および前記センス層間の界面粗さと同様となるように形成され、
磁化方向をピン止めするための反強磁性層をさらに有し、
前記反強磁性層は、前記リファレンス層と前記付加的なリファレンス層との両方に各々結合されて形成され、互いに異なる遮断温度を有する磁気メモリセル。 - 前記スペーサ層は導電性である、請求項１に記載の磁気メモリセル。
- 前記バリア層は１０ｎｍよりも薄い厚みを有する絶縁性材料の層である請求項１または２に記載の磁気メモリセル。
- 前記センス層は１０ｎｍよりも薄く形成される、請求項１〜３のいずれか一項に記載の磁気メモリセル。
- 請求項１〜４に記載の前記磁気メモリセルのアレイからなる磁気メモリ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/492,260 US6172904B1 (en) | 2000-01-27 | 2000-01-27 | Magnetic memory cell with symmetric switching characteristics |
| US09/492260 | 2000-01-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001267523A JP2001267523A (ja) | 2001-09-28 |
| JP5093942B2 true JP5093942B2 (ja) | 2012-12-12 |
Family
ID=23955591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001019744A Expired - Fee Related JP5093942B2 (ja) | 2000-01-27 | 2001-01-29 | 対称的なスイッチング特性を有する磁気メモリセル |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6172904B1 (ja) |
| EP (1) | EP1126469B1 (ja) |
| JP (1) | JP5093942B2 (ja) |
| DE (1) | DE60022616T2 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10113853B4 (de) * | 2000-03-23 | 2009-08-06 | Sharp K.K. | Magnetspeicherelement und Magnetspeicher |
| FR2817998B1 (fr) * | 2000-12-07 | 2003-01-10 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif |
| US6713830B2 (en) * | 2001-03-19 | 2004-03-30 | Canon Kabushiki Kaisha | Magnetoresistive element, memory element using the magnetoresistive element, and recording/reproduction method for the memory element |
| US6510080B1 (en) | 2001-08-28 | 2003-01-21 | Micron Technology Inc. | Three terminal magnetic random access memory |
| US6576969B2 (en) * | 2001-09-25 | 2003-06-10 | Hewlett-Packard Development Company, L.P. | Magneto-resistive device having soft reference layer |
| US6649423B2 (en) * | 2001-10-04 | 2003-11-18 | Hewlett-Packard Development Company, L.P. | Method for modifying switching field characteristics of magnetic tunnel junctions |
| TW582032B (en) * | 2001-11-30 | 2004-04-01 | Toshiba Corp | Magnetic random access memory |
| KR100457158B1 (ko) * | 2001-12-26 | 2004-11-16 | 주식회사 하이닉스반도체 | 대칭적인 스위칭 특성을 위한 마그네틱 메모리 셀 |
| US6638774B2 (en) * | 2002-01-15 | 2003-10-28 | Infineon Technologies, Ag | Method of making resistive memory elements with reduced roughness |
| US6735112B2 (en) * | 2002-02-06 | 2004-05-11 | Micron Technology, Inc. | Magneto-resistive memory cell structures with improved selectivity |
| US6593608B1 (en) * | 2002-03-15 | 2003-07-15 | Hewlett-Packard Development Company, L.P. | Magneto resistive storage device having double tunnel junction |
| DE10214159B4 (de) * | 2002-03-28 | 2008-03-20 | Qimonda Ag | Verfahren zur Herstellung einer Referenzschicht für MRAM-Speicherzellen |
| US6724652B2 (en) * | 2002-05-02 | 2004-04-20 | Micron Technology, Inc. | Low remanence flux concentrator for MRAM devices |
| US6657890B1 (en) * | 2002-06-21 | 2003-12-02 | Hewlett-Packard Development Company, L.P. | Magnetic memory device |
| US6744651B2 (en) * | 2002-09-20 | 2004-06-01 | Taiwan Semiconductor Manufacturing Company | Local thermal enhancement of magnetic memory cell during programming |
| JP3684225B2 (ja) * | 2002-09-30 | 2005-08-17 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
| US6873542B2 (en) | 2002-10-03 | 2005-03-29 | International Business Machines Corporation | Antiferromagnetically coupled bi-layer sensor for magnetic random access memory |
| US6765823B1 (en) | 2003-01-29 | 2004-07-20 | Micron Technology Incorporated | Magnetic memory cell with shape anisotropy |
| US7002228B2 (en) * | 2003-02-18 | 2006-02-21 | Micron Technology, Inc. | Diffusion barrier for improving the thermal stability of MRAM devices |
| US7050326B2 (en) * | 2003-10-07 | 2006-05-23 | Hewlett-Packard Development Company, L.P. | Magnetic memory device with current carrying reference layer |
| US7072209B2 (en) * | 2003-12-29 | 2006-07-04 | Micron Technology, Inc. | Magnetic memory having synthetic antiferromagnetic pinned layer |
| US7576956B2 (en) * | 2004-07-26 | 2009-08-18 | Grandis Inc. | Magnetic tunnel junction having diffusion stop layer |
| KR100647319B1 (ko) * | 2005-02-05 | 2006-11-23 | 삼성전자주식회사 | 스핀 분극 전류를 이용한 멀티 비트 자기 메모리 소자와그 제조 및 구동 방법 |
| JP2006344750A (ja) * | 2005-06-08 | 2006-12-21 | Tdk Corp | 磁気メモリ |
| US7973349B2 (en) * | 2005-09-20 | 2011-07-05 | Grandis Inc. | Magnetic device having multilayered free ferromagnetic layer |
| US7777261B2 (en) * | 2005-09-20 | 2010-08-17 | Grandis Inc. | Magnetic device having stabilized free ferromagnetic layer |
| US7859034B2 (en) * | 2005-09-20 | 2010-12-28 | Grandis Inc. | Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer |
| US7430135B2 (en) * | 2005-12-23 | 2008-09-30 | Grandis Inc. | Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density |
| US20070246787A1 (en) * | 2006-03-29 | 2007-10-25 | Lien-Chang Wang | On-plug magnetic tunnel junction devices based on spin torque transfer switching |
| US7851840B2 (en) * | 2006-09-13 | 2010-12-14 | Grandis Inc. | Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier |
| US7782659B2 (en) * | 2007-05-10 | 2010-08-24 | Macronix International Co., Ltd. | Magnetic memory and memory cell thereof and method of manufacturing the memory cell |
| US7957179B2 (en) * | 2007-06-27 | 2011-06-07 | Grandis Inc. | Magnetic shielding in magnetic multilayer structures |
| US7982275B2 (en) * | 2007-08-22 | 2011-07-19 | Grandis Inc. | Magnetic element having low saturation magnetization |
| US7894248B2 (en) * | 2008-09-12 | 2011-02-22 | Grandis Inc. | Programmable and redundant circuitry based on magnetic tunnel junction (MTJ) |
| KR101766899B1 (ko) | 2010-04-21 | 2017-08-10 | 삼성전자주식회사 | 자기 메모리 소자 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3293437B2 (ja) * | 1995-12-19 | 2002-06-17 | 松下電器産業株式会社 | 磁気抵抗効果素子、磁気抵抗効果型ヘッド及びメモリー素子 |
| US5745408A (en) * | 1996-09-09 | 1998-04-28 | Motorola, Inc. | Multi-layer magnetic memory cell with low switching current |
| US5768183A (en) * | 1996-09-25 | 1998-06-16 | Motorola, Inc. | Multi-layer magnetic memory cells with improved switching characteristics |
| US5768069A (en) * | 1996-11-27 | 1998-06-16 | International Business Machines Corporation | Self-biased dual spin valve sensor |
| US5768181A (en) * | 1997-04-07 | 1998-06-16 | Motorola, Inc. | Magnetic device having multi-layer with insulating and conductive layers |
| US5936293A (en) * | 1998-01-23 | 1999-08-10 | International Business Machines Corporation | Hard/soft magnetic tunnel junction device with stable hard ferromagnetic layer |
| US6104633A (en) * | 1998-02-10 | 2000-08-15 | International Business Machines Corporation | Intentional asymmetry imposed during fabrication and/or access of magnetic tunnel junction devices |
| JPH11330585A (ja) * | 1998-05-13 | 1999-11-30 | Sony Corp | 磁化制御方法、磁気機能素子、情報記録方法、情報記録素子及び可変抵抗素子 |
| US5953248A (en) * | 1998-07-20 | 1999-09-14 | Motorola, Inc. | Low switching field magnetic tunneling junction for high density arrays |
| US5982660A (en) * | 1998-08-27 | 1999-11-09 | Hewlett-Packard Company | Magnetic memory cell with off-axis reference layer orientation for improved response |
| US6072717A (en) * | 1998-09-04 | 2000-06-06 | Hewlett Packard | Stabilized magnetic memory cell |
| US6233172B1 (en) * | 1999-12-17 | 2001-05-15 | Motorola, Inc. | Magnetic element with dual magnetic states and fabrication method thereof |
-
2000
- 2000-01-27 US US09/492,260 patent/US6172904B1/en not_active Expired - Lifetime
- 2000-12-13 EP EP00311117A patent/EP1126469B1/en not_active Expired - Lifetime
- 2000-12-13 DE DE60022616T patent/DE60022616T2/de not_active Expired - Lifetime
-
2001
- 2001-01-29 JP JP2001019744A patent/JP5093942B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1126469B1 (en) | 2005-09-14 |
| DE60022616D1 (de) | 2005-10-20 |
| EP1126469A3 (en) | 2001-09-26 |
| DE60022616T2 (de) | 2006-07-13 |
| US6172904B1 (en) | 2001-01-09 |
| JP2001267523A (ja) | 2001-09-28 |
| EP1126469A2 (en) | 2001-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5093942B2 (ja) | 対称的なスイッチング特性を有する磁気メモリセル | |
| US11744161B2 (en) | Magnetoresistive stacks with an unpinned, fixed synthetic anti-ferromagnetic structure and methods of manufacturing thereof | |
| US9318179B2 (en) | Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers | |
| Slaughter et al. | Fundamentals of MRAM technology | |
| JP5279384B2 (ja) | Ｓｔｔ−ｍｔｊ−ｍｒａｍセルおよびその製造方法 | |
| CN102339638B (zh) | 具有电子反射绝缘间隔层的stram | |
| US5917749A (en) | MRAM cell requiring low switching field | |
| US5774394A (en) | Magnetic memory cell with increased GMR ratio | |
| JP4700901B2 (ja) | 磁性トンネル接合 | |
| EP1248273A2 (en) | Cladded read conductor for a tunnel junction memory cell | |
| US20100148167A1 (en) | Magnetic tunnel junction stack | |
| US7589994B2 (en) | Methods of writing data to magnetic random access memory devices with bit line and/or digit line magnetic layers | |
| CN100550457C (zh) | 热促进编程的磁性存储元件方法及装置 | |
| EP2201570A1 (en) | Magnetic element having reduced current density | |
| JP2005510048A (ja) | 縮小可能性が改良された磁気抵抗ランダムアクセスメモリ | |
| KR20080060143A (ko) | 기억 소자 및 메모리 | |
| WO2007047311A2 (en) | Spin transfer based magnetic storage cells utilizing granular free layers and magnetic memories using such cells | |
| US5898612A (en) | Magnetic memory cell with increased GMR ratio | |
| JP2014501040A (ja) | 磁気トンネル接合において磁界を制御するための装置、方法、メモリ・セル | |
| JP2003197872A (ja) | 磁気抵抗効果膜を用いたメモリ | |
| KR100958469B1 (ko) | 이중 자기저항 메모리 셀 | |
| EP1108257B1 (en) | An mram cell requiring low switching field |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070706 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110425 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120705 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120918 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5093942 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |