JP5093044B2 - Multilayer capacitor - Google Patents
Multilayer capacitor Download PDFInfo
- Publication number
- JP5093044B2 JP5093044B2 JP2008270093A JP2008270093A JP5093044B2 JP 5093044 B2 JP5093044 B2 JP 5093044B2 JP 2008270093 A JP2008270093 A JP 2008270093A JP 2008270093 A JP2008270093 A JP 2008270093A JP 5093044 B2 JP5093044 B2 JP 5093044B2
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- electrode
- internal
- dielectric layers
- stacking direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims description 114
- 239000003989 dielectric material Substances 0.000 claims description 8
- 238000003475 lamination Methods 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 description 17
- 230000007423 decrease Effects 0.000 description 11
- 238000010030 laminating Methods 0.000 description 5
- 239000012141 concentrate Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、積層コンデンサに関する。 The present invention relates to a multilayer capacitor.
従来、等価直列抵抗(ESR:EquivalentSeries Resistance)を増加させて電源の電圧振動を抑制することで種々の用途に適用可能とした積層コンデンサが知られている(例えば、下記特許文献1参照)。この積層コンデンサは、直方体形状を呈しており、互いに対向する一対の主面と、互いに対向する第1及び第2の側面と、互いに対向する第3及び第4の側面とを有する積層体と、第1の側面に配置された第1の端子電極と、第2の側面に配置された第2の端子電極と、第3の側面に配置された第1の連結用電極と、第4の側面に配置された第2の連結用電極とを備える。積層体は、誘電体層を介在させて第1〜第4の内部電極を交互に積層させて形成されている。
2. Description of the Related Art Conventionally, there has been known a multilayer capacitor that can be applied to various applications by increasing equivalent series resistance (ESR) and suppressing voltage oscillation of a power source (for example, see
第1の内部電極には、第1の側面に一端部が露出するように延びて第1の端子電極に接続される端子用突出部と、第3の側面に一端部が露出するように延びて第1の連結電極に接続される接続用突出部とがそれぞれ一体的に設けられている(下記特許文献1の図10参照)。第2の内部電極には、第2の側面に一端部が露出するように第2の端子電極に接続される端子用突出部と、第4の側面に一端部が露出するように延びて第2の連結電極に接続される接続用突出部とが一体的に設けられている(同図参照)。第3の内部電極には、第3の側面に一端部が露出するように延びて第1の連結電極に接続される接続用突出部が一体的に設けられている(同図参照)。第4の内部電極には、第4の側面に一端部が露出するように延びて第2の連結電極に接続される接続用突出部が一体的に設けられている(同図参照)。そのため、電流は、第1の端子電極、第1の内部電極、第1の連結電極及び第3の内部電極の順に流れ、第1の内部電極と第3の内部電極とが同極性として機能することとなる。また、電流は、第4の内部電極、第2の連結電極、第2の内部電極及び第2の端子電極の順に流れ、第2の内部電極と第4の内部電極とが同極性として機能することとなる。これにより、積層コンデンサ内における電流の流路の増加がもたらされ、これに伴い積層コンデンサのESRが増加することとなる。このようにESRを増加させることでインピーダンスを大きくすることができ、共振周波数を中心とした広域波帯域にわたってインピーダンス変動を小さくすることができる。
しかしながら、上記特許文献1のような従来の積層コンデンサでは、ESRを増加させて共振周波数を大きくしても、共振周波数の近傍において依然としてインピーダンスが低下してしまう場合があった(図4の破線b参照)。
However, in the conventional multilayer capacitor as in
そこで、本発明は、共振周波数におけるインピーダンスの低下を抑制することが可能な積層コンデンサを提供することを目的とする。 Accordingly, an object of the present invention is to provide a multilayer capacitor capable of suppressing a decrease in impedance at a resonance frequency.
本発明者等は、共振周波数の近傍においてインピーダンスが低下してしまう原因について、鋭意研究を行った。その結果、以下の知見を得た。 The inventors of the present invention have intensively studied the cause of the impedance decreasing near the resonance frequency. As a result, the following knowledge was obtained.
上記特許文献1に記載された積層コンデンサでは、第1の端子電極と接続される接続用突出部が一体的に設けられた第1の内部電極と、第2の端子電極と接続される接続用突出部が一体的に設けられた第2の内部電極とが、誘電体層を介して隣り合っていた。すなわち、異極となる第1の内部電極と第2の内部電極とが、誘電体層を介して隣り合っていた。そのため、第1の内部電極と第2の内部電極との間に静電容量が発生していた。
In the multilayer capacitor described in
ところで、電流は、第1の内部電極においては、端子用突出部、第1の内部電極及び接続用突出部の順に流れ、第2の内部電極においては、接続用突出部、第2の内部電極及び端子用突出部の順に流れる。そのため、積層コンデンサの抵抗成分は、第1の内部電極においては、電流が流れる端子用突出部、第1の内部電極及び接続用突出部の間に発生し、第2の内部電極においては、端子用突出部、第2の内部電極及び接続用突出部の間に発生する。従って、積層コンデンサの等価回路においては、第1の内部電極のうち端子用突出部と接続用突出部との間とは反対側の部分と、第2の内部電極のうち端子用突出部と接続用突出部との間の部分との間に発生する静電容量(寄生容量ともいう)Cpが、積層コンデンサの抵抗成分ESRに並列に接続されることとなる(図5参照)。そして、本発明者等は、当該寄生容量Cpが大きいほど共振周波数の近傍におけるインピーダンスが低下してしまうことを見出し、この知見に基づいて本発明を完成させるに至った。 By the way, the current flows in the order of the terminal protruding portion, the first internal electrode, and the connecting protruding portion in the first internal electrode, and in the second internal electrode, the connecting protruding portion and the second internal electrode. And the terminal protrusion. Therefore, the resistance component of the multilayer capacitor is generated between the terminal protruding portion through which current flows, the first internal electrode, and the connecting protruding portion in the first internal electrode, and in the second internal electrode, the terminal Occurs between the projecting portion, the second internal electrode and the connecting projecting portion. Therefore, in the equivalent circuit of the multilayer capacitor, a portion of the first internal electrode on the opposite side between the terminal protrusion and the connection protrusion is connected to the terminal protrusion of the second internal electrode. Capacitance (also referred to as parasitic capacitance) Cp generated between the projecting portion and the projecting portion is connected in parallel to the resistance component ESR of the multilayer capacitor (see FIG. 5). The inventors have found that the impedance near the resonance frequency decreases as the parasitic capacitance Cp increases, and the present invention has been completed based on this finding.
すなわち、本発明に係る積層コンデンサは、第1〜第3の誘電体層を少なくとも有する複数の誘電体層が積層された素体と、素体の外表面に配置された第1及び第2の端子電極と、素体の外表面に配置された第1及び第2の連結用電極と、素体の内部に配置された第1〜第4の内部電極とを備え、第1の誘電体層、第2の誘電体層及び第3の誘電体層は、この順で積層されており、第1及び第2の内部電極は、互いに離間した状態で前記第1の誘電体層上に配置され、第3の内部電極は、第2の誘電体層上に配置され、第4の内部電極は、第3の誘電体層上に配置されており、第1の内部電極には、第1の端子電極と接続される第1の端子用接続部と、第1の連結用電極と接続される第1の連結用接続部とが一体的に設けられ、第2の内部電極には、第2の端子電極と接続される第2の端子用接続部と、第2の連結用電極と接続される第2の連結用接続部とが一体的に設けられ、第3の内部電極には、第2の連結用電極と接続される第3の連結用接続部が一体的に設けられ、第4の内部電極には、第1の連結用電極と接続される第4の連結用接続部が一体的に設けられ、第3の内部電極は、複数の誘電体層の積層方向において第2及び第4の内部電極と隣り合い、第1の内部電極と第3の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っておらず、第2の内部電極と第3の内部電極と第4の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っていることを特徴とする。 That is, the multilayer capacitor according to the present invention includes an element body in which a plurality of dielectric layers having at least first to third dielectric layers are laminated, and first and second elements disposed on the outer surface of the element body. A first dielectric layer, comprising: a terminal electrode; first and second connection electrodes disposed on an outer surface of the element body; and first to fourth inner electrodes disposed within the element body. The second dielectric layer and the third dielectric layer are laminated in this order, and the first and second internal electrodes are disposed on the first dielectric layer in a state of being separated from each other. The third internal electrode is disposed on the second dielectric layer, the fourth internal electrode is disposed on the third dielectric layer, and the first internal electrode includes the first internal electrode The first terminal connecting portion connected to the terminal electrode and the first connecting connecting portion connected to the first connecting electrode are integrally provided, and the second internal power supply is provided. The second terminal connection portion connected to the second terminal electrode and the second connection connection portion connected to the second connection electrode are integrally provided, and the third interior The electrode is integrally provided with a third connection for connection that is connected to the second connection electrode, and the fourth internal electrode is provided with a fourth connection that is connected to the first connection electrode. And the third internal electrode is adjacent to the second and fourth internal electrodes in the stacking direction of the plurality of dielectric layers, and the first internal electrode and the third internal electrode Are not overlapped with each other when viewed from the stacking direction of the plurality of dielectric layers, and the second internal electrode, the third internal electrode, and the fourth internal electrode are viewed from the stacking direction of the plurality of dielectric layers. It is characterized by overlapping each other.
本発明に係る積層コンデンサでは、第1の内部電極に、第1の端子電極と接続される第1の端子用接続部及び第1の連結用電極と接続される第1の連結用接続部が一体的に設けられ、第3の内部電極に、第2の連結用電極と接続される第3の連結用接続部が一体的に設けられ、第4の内部電極に、第1の連結用電極と接続される第4の連結用接続部が一体的に設けられており、互いに同極である第1の内部電極と第4の内部電極とが、複数の誘電体層の積層方向から見て互いに重なり合っており、第1の内部電極と第3の内部電極とが、複数の誘電体層の積層方向から見て互いに重なり合っていない。そのため、電流が流れた場合に積層コンデンサの抵抗成分ESR(図5参照)が生じる第1の内部電極が、第4の内部電極の側において、異極と隣接して対向しなくなることから、積層コンデンサの抵抗成分に並列に接続される寄生用量Cp(図5参照)が小さくなる。また、本発明に係る積層コンデンサでは、第2の内部電極に、第2の端子電極と接続される第2の端子用接続部及び第2の連結用電極と接続される第2の連結用接続部が一体的に設けられ、第3の内部電極に、第2の連結用電極と接続される第3の連結用接続部が一体的に設けられており、互いに同極である第2の内部電極と第3の内部電極とが、複数の誘電体層の積層方向から見て互いに重なり合っている。そのため、電流が流れた場合に積層コンデンサの抵抗成分ESR(図5参照)が生じる第2の内部電極が、第3の内部電極と隣り合う側において、異極と隣接して対向しなくなることから、積層コンデンサの抵抗成分に並列に接続される寄生用量Cp(図5参照)が小さくなる。その結果、図4において実線aで示されるように、共振周波数の近傍におけるインピーダンスの低下を抑制することが可能となり、共振周波数の近傍を含む広域帯にわたってインピーダンスの変動が抑制されることとなる。 In the multilayer capacitor according to the present invention, the first internal electrode includes a first terminal connection portion connected to the first terminal electrode and a first connection connection portion connected to the first connection electrode. The third connecting electrode is integrally provided, and the third connecting electrode connected to the second connecting electrode is integrally provided on the third inner electrode, and the first connecting electrode is provided on the fourth inner electrode. The first connecting electrode and the fourth inner electrode having the same polarity are viewed from the stacking direction of the plurality of dielectric layers. The first internal electrode and the third internal electrode overlap each other, and do not overlap each other when viewed from the stacking direction of the plurality of dielectric layers. For this reason, the first internal electrode in which the resistance component ESR (see FIG. 5) of the multilayer capacitor is generated when a current flows is not adjacent to the opposite electrode on the fourth internal electrode side. The parasitic dose Cp (see FIG. 5) connected in parallel to the resistance component of the capacitor is reduced. In the multilayer capacitor according to the present invention, the second internal connection is connected to the second terminal connection portion connected to the second terminal electrode and the second connection connection connected to the second connection electrode. Are integrally provided, and the third internal connection electrode is integrally provided with a third connection connection portion connected to the second connection electrode, and the second internal electrodes are of the same polarity. The electrode and the third internal electrode overlap each other when viewed from the stacking direction of the plurality of dielectric layers. Therefore, the second internal electrode in which the resistance component ESR (see FIG. 5) of the multilayer capacitor is generated when a current flows is not adjacent to the opposite electrode on the side adjacent to the third internal electrode. The parasitic dose Cp (see FIG. 5) connected in parallel to the resistance component of the multilayer capacitor is reduced. As a result, as indicated by a solid line a in FIG. 4, it is possible to suppress a decrease in impedance in the vicinity of the resonance frequency, and the impedance variation is suppressed over a wide band including the vicinity of the resonance frequency.
また、本発明に係る積層コンデンサでは、互いに異極である第1の内部電極と第2の内部電極とが、共に同一の誘電体層(第1の誘電体層)上に配置されている。その結果、素体を構成する誘電体層の積層数が減るので、積層コンデンサの小型化を図ることが可能となる。 In the multilayer capacitor according to the present invention, the first internal electrode and the second internal electrode having different polarities are both disposed on the same dielectric layer (first dielectric layer). As a result, since the number of dielectric layers constituting the element body is reduced, the multilayer capacitor can be miniaturized.
さらに、本発明に係る積層コンデンサでは、第3の内部電極に、第2の連結用電極と接続される第3の連結用接続部が一体的に設けられ、第4の内部電極に、第1の連結用電極と接続される第4の連結用接続部が一体的に設けられており、互いに異極である第3の内部電極と第4の内部電極とが、複数の誘電体層の積層方向において隣接して対向している。そのため、第1又は第2の端子電極と接続されない第3の内部電極と第4の内部電極との間において、積層コンデンサの容量成分C(図5参照)が生じることとなる。その結果、上記のように、互いに異極である第1の内部電極と第2の内部電極とが共に同一の誘電体層上に配置されていることと相俟って、積層コンデンサの小型化を図りつつ、積層コンデンサの全体としての静電容量C(図5参照)を大きくすることが可能となる。これにより、図4において二点鎖線c2で示されるように、低周波帯域全体にわたってインピーダンスを低下させることが可能となる。 Furthermore, in the multilayer capacitor according to the present invention, the third internal connection electrode is provided integrally with the third internal electrode, and the third internal connection portion is connected to the second internal connection electrode. A fourth connecting connection portion connected to the connecting electrode is integrally provided, and a third internal electrode and a fourth internal electrode having different polarities are laminated with a plurality of dielectric layers. Adjacent to each other in the direction. Therefore, a capacitance component C (see FIG. 5) of the multilayer capacitor is generated between the third internal electrode and the fourth internal electrode that are not connected to the first or second terminal electrode. As a result, as described above, the first internal electrode and the second internal electrode, which are different from each other, are disposed on the same dielectric layer, so that the size of the multilayer capacitor can be reduced. It is possible to increase the capacitance C (see FIG. 5) of the multilayer capacitor as a whole. As a result, as indicated by a two-dot chain line c2 in FIG. 4, it is possible to reduce the impedance over the entire low frequency band.
好ましくは、素体の内部に配置された第5の内部電極を備え、第5の内部電極は、第3の内部電極と離間した状態で第2の誘電体層上に配置され、第5の内部電極には、第1の連結用電極と接続される第5の連結用接続部が一体的に設けられ、第5の内部電極は、複数の誘電体の積層方向において第1及び第4の内部電極と隣り合い、第1の内部電極と第5の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っており、第2の内部電極と第5の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っておらず、第4の内部電極と第5の内部電極とは、複数の誘電体の積層方向から見て互いに重なり合っている。このようにすると、電流が流れた場合に積層コンデンサの抵抗成分ESR(図5参照)が生じる第1の内部電極が、第5の内部電極と隣り合う側において、異極と隣接して対向しなくなることから、積層コンデンサの抵抗成分に並列に接続される寄生容量Cp(図5参照)をより小さくすることが可能となる。 Preferably, a fifth internal electrode disposed inside the element body is provided, and the fifth internal electrode is disposed on the second dielectric layer in a state of being separated from the third internal electrode, The internal electrode is integrally provided with a fifth connection portion that is connected to the first connection electrode, and the fifth internal electrode includes first and fourth layers in the stacking direction of the plurality of dielectrics. Adjacent to the internal electrodes, the first internal electrode and the fifth internal electrode overlap each other when viewed from the stacking direction of the plurality of dielectric layers, and the second internal electrode and the fifth internal electrode are The fourth internal electrode and the fifth internal electrode do not overlap each other when viewed from the stacking direction of the plurality of dielectric layers, and the fourth internal electrode and the fifth internal electrode overlap each other when viewed from the stacking direction of the plurality of dielectrics. In this way, the first internal electrode in which the resistance component ESR (see FIG. 5) of the multilayer capacitor when the current flows is adjacent to the opposite electrode on the side adjacent to the fifth internal electrode. As a result, the parasitic capacitance Cp (see FIG. 5) connected in parallel to the resistance component of the multilayer capacitor can be further reduced.
また、本発明に係る積層コンデンサは、第1〜第3の誘電体層を少なくとも有する複数の誘電体層が積層された素体と、素体の外表面に配置された第1及び第2の端子電極と、素体の外表面に配置された第1及び第2の連結用電極と、素体の内部に配置された第1〜第5の内部電極とを備え、第1の誘電体層、第2の誘電体層及び第3の誘電体層は、この順で積層されており、第1及び第2の内部電極は、互いに離間した状態で前記第1の誘電体層上に配置され、第3及び第5の内部電極は、互いに離間した状態で前記第2の誘電体層上に配置され、第4の内部電極は、第3の誘電体層上に配置されており、第1の内部電極には、第1の端子電極と接続される第1の端子用接続部と、第1の連結用電極と接続される第1の連結用接続部とが一体的に設けられ、第2の内部電極には、第2の端子電極と接続される第2の端子用接続部と、第2の連結用電極と接続される第2の連結用接続部とが一体的に設けられ、第3の内部電極には、第2の連結用電極と接続される第3の連結用接続部が一体的に設けられ、第4の内部電極には、第1の連結用電極と接続される第4の連結用接続部が一体的に設けられ、第5の内部電極には、第1の連結用電極と接続される第5の連結用接続部が一体的に設けられ、第1の内部電極は、複数の誘電体層の積層方向において第5の内部電極と隣り合い、第3の内部電極は、複数の誘電体層の積層方向において第2及び第4の内部電極と隣り合い、第1の内部電極と第5の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っており、第1の内部電極と第3の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っておらず、第2の内部電極と第5の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っておらず、第2の内部電極と第3の内部電極と第4の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っていることを特徴とする。 The multilayer capacitor in accordance with the present invention includes an element body in which a plurality of dielectric layers having at least first to third dielectric layers are laminated, and first and second elements disposed on an outer surface of the element body. A first dielectric layer comprising: a terminal electrode; first and second connection electrodes disposed on an outer surface of the element body; and first to fifth inner electrodes disposed within the element body. The second dielectric layer and the third dielectric layer are laminated in this order, and the first and second internal electrodes are disposed on the first dielectric layer in a state of being separated from each other. The third and fifth internal electrodes are disposed on the second dielectric layer in a state of being separated from each other, and the fourth internal electrode is disposed on the third dielectric layer, The internal electrode includes a first terminal connecting portion connected to the first terminal electrode and a first connecting connecting portion connected to the first connecting electrode. The second internal electrode includes a second terminal connection portion connected to the second terminal electrode, and a second connection connection portion connected to the second connection electrode. The third internal electrode is integrally provided with a third connection for connecting to the second connection electrode, and the fourth internal electrode is provided with the first connection. A fourth connecting connection portion connected to the first connecting electrode is integrally provided, and a fifth connecting connection portion connected to the first connecting electrode is provided integrally to the fifth internal electrode. The first internal electrode is adjacent to the fifth internal electrode in the stacking direction of the plurality of dielectric layers, and the third internal electrode is the second and fourth internals in the stacking direction of the plurality of dielectric layers. The first internal electrode and the fifth internal electrode are adjacent to each other and overlap each other when viewed from the stacking direction of the plurality of dielectric layers. The internal electrode and the third internal electrode do not overlap each other when viewed from the stacking direction of the plurality of dielectric layers, and the second internal electrode and the fifth internal electrode are stacked in the stacking direction of the plurality of dielectric layers. The second internal electrode, the third internal electrode, and the fourth internal electrode do not overlap with each other when viewed from above, and overlap with each other when viewed from the stacking direction of the plurality of dielectric layers.
本発明に係る積層コンデンサでは、第1の内部電極に、第1の端子電極と接続される第1の端子用接続部及び第1の連結用電極と接続される第1の連結用接続部が一体的に設けられ、第3の内部電極に、第2の連結用電極と接続される第3の連結用接続部が一体的に設けられ、第5の内部電極に、第1の連結用電極と接続される第5の連結用接続部が一体的に設けられており、互いに同極である第1の内部電極と第5の内部電極とが、複数の誘電体層の積層方向から見て互いに重なり合っており、第1の内部電極と第3の内部電極とが、複数の誘電体層の積層方向から見て互いに重なり合っていない。そのため、電流が流れた場合に積層コンデンサの抵抗成分ESR(図5参照)が生じる第1の内部電極が、第5の内部電極と隣り合う側において、異極と隣接して対向しなくなることから、積層コンデンサの抵抗成分に並列に接続される寄生用量Cp(図5参照)が小さくなる。また、本発明に係る積層コンデンサでは、第2の内部電極に、第2の端子電極と接続される第2の端子用接続部及び第2の連結用電極と接続される第2の連結用接続部が一体的に設けられ、第3の内部電極に、第2の連結用電極と接続される第3の連結用接続部が一体的に設けられ、第5の内部電極に、第1の連結用電極と接続される第5の連結用接続部が一体的に設けられており、互いに同極である第2の内部電極と第3の内部電極とが、複数の誘電体層の積層方向から見て互いに重なり合っており、第2の内部電極と第5の内部電極とが、複数の誘電体層の積層方向から見て互いに重なり合っていない。そのため、電流が流れた場合に積層コンデンサの抵抗成分ESR(図5参照)が生じる第2の内部電極が、第3の内部電極と隣り合う側において、異極と隣接して対向しなくなることから、積層コンデンサの抵抗成分に並列に接続される寄生用量Cp(図5参照)が小さくなる。その結果、図4において実線aで示されるように、共振周波数の近傍におけるインピーダンスの低下を抑制することが可能となり、共振周波数の近傍を含む広域帯にわたってインピーダンスの変動が抑制されることとなる。 In the multilayer capacitor according to the present invention, the first internal electrode includes a first terminal connection portion connected to the first terminal electrode and a first connection connection portion connected to the first connection electrode. The third connecting electrode provided integrally with the third internal electrode and connected to the second connecting electrode is integrally provided, and the first connecting electrode is provided on the fifth internal electrode. The first connecting electrode and the fifth inner electrode having the same polarity are viewed from the stacking direction of the plurality of dielectric layers. The first internal electrode and the third internal electrode overlap each other, and do not overlap each other when viewed from the stacking direction of the plurality of dielectric layers. For this reason, the first internal electrode in which the resistance component ESR (see FIG. 5) of the multilayer capacitor is generated when a current flows is not adjacent to the opposite electrode on the side adjacent to the fifth internal electrode. The parasitic dose Cp (see FIG. 5) connected in parallel to the resistance component of the multilayer capacitor is reduced. In the multilayer capacitor according to the present invention, the second internal connection is connected to the second terminal connection portion connected to the second terminal electrode and the second connection connection connected to the second connection electrode. A third connecting electrode connected to the second connecting electrode is provided integrally with the third internal electrode, and the first connecting pin is connected to the fifth internal electrode. And a second internal electrode and a third internal electrode having the same polarity are provided from the stacking direction of the plurality of dielectric layers. The second internal electrode and the fifth internal electrode do not overlap each other when viewed from the stacking direction of the plurality of dielectric layers. Therefore, the second internal electrode in which the resistance component ESR (see FIG. 5) of the multilayer capacitor is generated when a current flows is not adjacent to the opposite electrode on the side adjacent to the third internal electrode. The parasitic dose Cp (see FIG. 5) connected in parallel to the resistance component of the multilayer capacitor is reduced. As a result, as indicated by a solid line a in FIG. 4, it is possible to suppress a decrease in impedance in the vicinity of the resonance frequency, and the impedance variation is suppressed over a wide band including the vicinity of the resonance frequency.
また、本発明に係る積層コンデンサでは、互いに異極である第1の内部電極と第2の内部電極とが、共に同一の誘電体層(第1の誘電体層)上に配置されており、互いに異極である第3の内部電極と第5の内部電極とが、共に同一の誘電体層(第2の誘電体層)上に配置されている。その結果、素体を構成する誘電体層の積層数が減るので、積層コンデンサの小型化を図ることが可能となる。 In the multilayer capacitor according to the present invention, the first internal electrode and the second internal electrode having different polarities are both disposed on the same dielectric layer (first dielectric layer), The third internal electrode and the fifth internal electrode having different polarities are both disposed on the same dielectric layer (second dielectric layer). As a result, since the number of dielectric layers constituting the element body is reduced, the multilayer capacitor can be miniaturized.
さらに、本発明に係る積層コンデンサでは、第3の内部電極に、第2の連結用電極と接続される第3の連結用接続部が一体的に設けられ、第4の内部電極に、第1の連結用電極と接続される第4の連結用接続部が一体的に設けられており、互いに異極である第3の内部電極と第4の内部電極とが、複数の誘電体層の積層方向において隣接して対向している。そのため、第1又は第2の端子電極と接続されない第3の内部電極と第4の内部電極との間において、積層コンデンサの容量成分C(図5参照)が生じることとなる。その結果、上記のように、互いに異極である第1の内部電極と第2の内部電極とが共に同一の誘電体層上に配置されており、互いに異極である第3の内部電極と第4の内部電極とが共に同一の誘電体層上に配置されていることと相俟って、積層コンデンサの小型化を図りつつ、積層コンデンサの全体としての静電容量C(図5参照)を大きくすることが可能となる。これにより、図4において二点鎖線c2で示されるように、低周波帯域全体にわたってインピーダンスを低下させることが可能となる。 Furthermore, in the multilayer capacitor according to the present invention, the third internal connection electrode is provided integrally with the third internal electrode, and the third internal connection portion is connected to the second internal connection electrode. A fourth connecting connection portion connected to the connecting electrode is integrally provided, and a third internal electrode and a fourth internal electrode having different polarities are laminated with a plurality of dielectric layers. Adjacent to each other in the direction. Therefore, a capacitance component C (see FIG. 5) of the multilayer capacitor is generated between the third internal electrode and the fourth internal electrode that are not connected to the first or second terminal electrode. As a result, as described above, the first internal electrode and the second internal electrode that are different from each other are disposed on the same dielectric layer, and the third internal electrode that is different from each other, Combined with the fact that both the fourth internal electrodes are arranged on the same dielectric layer, the capacitance of the multilayer capacitor as a whole is reduced while reducing the size of the multilayer capacitor (see FIG. 5). Can be increased. As a result, as indicated by a two-dot chain line c2 in FIG. 4, it is possible to reduce the impedance over the entire low frequency band.
好ましくは、素体の内部に配置された第6〜第10の内部電極を備え、複数の誘電体層は、第4〜第6の誘電体層を有し、第1の誘電体層、第2の誘電体層、第3の誘電体層、第6の誘電体層、第4の誘電体層及び第5の誘電体層は、この順で積層されており、素体は、複数の誘電体層の積層方向において第1の誘電体層側に位置する第1の主面と、複数の誘電体層の積層方向において第5の誘電体層側に位置する第2の主面とを有し、第6及び第7の内部電極は、互いに離間した状態で第4の誘電体層上に配置され、第8及び第9の内部電極は、互いに離間した状態で第5の誘電体層上に配置され、第10の内部電極は、第6の誘電体層上に配置されており、第6の内部電極には、第1の連結用電極と接続される第6の連結用接続部が一体的に設けられ、第7の内部電極には、第2の連結用電極と接続される第7の連結用接続部が一体的に設けられ、記第8の内部電極には、第1の端子電極と接続される第3の端子用接続部と、第1の連結用電極と接続される第8の連結用接続部とが一体的に設けられ、第9の内部電極には、第2の端子電極と接続される第4の端子用接続部と、第2の連結用電極と接続される第9の連結用接続部とが一体的に設けられ、第10の内部電極には、第2の連結用電極と接続される第10の連結用接続部が一体的に設けられ、第6の内部電極は、複数の誘電体層の積層方向において第8及び第10の内部電極と隣り合い、第7の内部電極は、複数の誘電体層の積層方向において第9の内部電極と隣り合い、第6の内部電極と第8の内部電極と第10の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っており、第6の内部電極と第9の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っておらず、第7の内部電極と第8の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っておらず、第7の内部電極と第9の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っており、複数の誘電体層の積層方向における第1及び第2の内部電極と素体の第1の主面との直線距離が、複数の誘電体層の積層方向における第8及び第9の内部電極と素体の第2の主面との直線距離と略同一である。 Preferably, the device includes sixth to tenth internal electrodes disposed inside the element body, and the plurality of dielectric layers include fourth to sixth dielectric layers, the first dielectric layer, the first dielectric layer, The second dielectric layer, the third dielectric layer, the sixth dielectric layer, the fourth dielectric layer, and the fifth dielectric layer are laminated in this order. A first main surface located on the first dielectric layer side in the stacking direction of the body layers, and a second main surface positioned on the fifth dielectric layer side in the stacking direction of the plurality of dielectric layers. The sixth and seventh internal electrodes are disposed on the fourth dielectric layer in a state of being separated from each other, and the eighth and ninth internal electrodes are disposed on the fifth dielectric layer in a state of being separated from each other. The tenth internal electrode is arranged on the sixth dielectric layer, and the sixth internal electrode has a sixth connection part connected to the first connection electrode. Togetherness The seventh internal electrode is integrally provided with a seventh connection portion connected to the second connection electrode, and the eighth internal electrode includes the first terminal electrode. And a third terminal connecting portion connected to the first connecting electrode and an eighth connecting connecting portion connected to the first connecting electrode, and the ninth internal electrode includes the second terminal. A fourth terminal connecting portion connected to the electrode and a ninth connecting connecting portion connected to the second connecting electrode are integrally provided, and the tenth internal electrode includes the second connecting portion. A tenth connection portion for connection to the connection electrode is integrally provided, and the sixth internal electrode is adjacent to the eighth and tenth internal electrodes in the stacking direction of the plurality of dielectric layers, and The internal electrode 7 is adjacent to the ninth internal electrode in the stacking direction of the plurality of dielectric layers, and the sixth internal electrode, the eighth internal electrode, and the tenth internal electrode The partial electrodes overlap each other when viewed from the stacking direction of the plurality of dielectric layers, and the sixth internal electrode and the ninth internal electrode overlap each other when viewed from the stacking direction of the plurality of dielectric layers. First, the seventh internal electrode and the eighth internal electrode do not overlap each other when viewed from the stacking direction of the plurality of dielectric layers, and the seventh internal electrode and the ninth internal electrode do not overlap each other. The linear distances between the first and second internal electrodes and the first main surface of the element body in the stacking direction of the plurality of dielectric layers are overlapped with each other when viewed from the stacking direction of the body layers. The linear distance between the eighth and ninth inner electrodes and the second main surface of the element body in the stacking direction is substantially the same.
このようにすると、電流が流れた場合に積層コンデンサの抵抗成分ESR(図5参照)が生じる第8の内部電極が、第6の内部電極と隣り合う側において、異極と隣接して対向しなくなると共に、電流が流れた場合に積層コンデンサの抵抗成分ESR(図5参照)が生じる第9の内部電極が、第7の内部電極と隣り合う側において、異極と隣接して対向しなくなることから、積層コンデンサの抵抗成分に並列に接続される寄生用量Cp(図5参照)が小さくなる。その結果、図4において実線aで示されるように、共振周波数の近傍におけるインピーダンスの低下を抑制することが可能となり、共振周波数の近傍を含む広域帯にわたってインピーダンスの変動が抑制されることとなる。 In this way, the eighth internal electrode in which the resistance component ESR (see FIG. 5) of the multilayer capacitor when the current flows is adjacent to the opposite electrode on the side adjacent to the sixth internal electrode. In addition, the ninth internal electrode in which the resistance component ESR (see FIG. 5) of the multilayer capacitor is generated when a current flows is not adjacent to the different electrode on the side adjacent to the seventh internal electrode. Therefore, the parasitic dose Cp (see FIG. 5) connected in parallel to the resistance component of the multilayer capacitor is reduced. As a result, as indicated by a solid line a in FIG. 4, it is possible to suppress a decrease in impedance in the vicinity of the resonance frequency, and the impedance variation is suppressed over a wide band including the vicinity of the resonance frequency.
また、互いに異極である第6の内部電極と第7の内部電極とが、共に同一の誘電体層(第4の誘電体層)上に配置されており、互いに異極である第8の内部電極と第9の内部電極とが、共に同一の誘電体層(第5の誘電体層)上に配置されている。その結果、素体を構成する誘電体層の積層数が減るので、積層コンデンサの小型化を図ることが可能となる。 In addition, the sixth internal electrode and the seventh internal electrode having different polarities are arranged on the same dielectric layer (fourth dielectric layer), and the eighth internal electrode having different polarities from each other. The internal electrode and the ninth internal electrode are both disposed on the same dielectric layer (fifth dielectric layer). As a result, since the number of dielectric layers constituting the element body is reduced, the multilayer capacitor can be miniaturized.
さらに、このようにすると、第1又は第2の端子電極と接続されない第6の内部電極と第10の内部電極との間において、積層コンデンサの容量成分C(図5参照)が生じることとなる。その結果、上記のように、互いに異極である第6の内部電極と第7の内部電極とが共に同一の誘電体層上に配置されており、互いに異極である第8の内部電極と第9の内部電極とが共に同一の誘電体層上に配置されていることと相俟って、積層コンデンサの小型化を図りつつ、積層コンデンサの全体としての静電容量C(図5参照)を大きくすることが可能となる。これにより、図4において二点鎖線c2で示されるように、低周波帯域全体にわたってインピーダンスを低下させることが可能となる。 Further, in this way, a capacitance component C (see FIG. 5) of the multilayer capacitor is generated between the sixth internal electrode and the tenth internal electrode that are not connected to the first or second terminal electrode. . As a result, as described above, the sixth internal electrode and the seventh internal electrode having different polarities are arranged on the same dielectric layer, and the eighth internal electrode having different polarities from each other Combined with the fact that the ninth internal electrode is disposed on the same dielectric layer, the capacitance of the multilayer capacitor as a whole can be reduced while reducing the size of the multilayer capacitor (see FIG. 5). Can be increased. As a result, as indicated by a two-dot chain line c2 in FIG. 4, it is possible to reduce the impedance over the entire low frequency band.
ところで、第1の主面と第1及び第2の内部電極との直線距離と、第2の主面と第8及び第9の内部電極との直線距離とが異なっていると、第1の主面を実装面として積層コンデンサを回路基板に実装した場合と第2の主面を実装面として積層コンデンサを回路基板に実装した場合とで電流が流れる経路が変わってしまい、回路基板への積層コンデンサの実装状態によっては高周波特性が変わってしまうことが起こりうる。しかしながら、このように、第1の主面と第1及び第2の内部電極との直線距離と、第2の主面と第8及び第9の内部電極との直線距離とが略同一であると、高周波特性が変わってしまう虞がほとんどなくなることとなる。なお、積層コンデンサは工業製品であり、ある程度の範囲での誤差が生じるものであるから、ここでいう「略同一」には、工業製品における誤差範囲内での同一性も含まれる。 By the way, if the linear distance between the first main surface and the first and second internal electrodes and the linear distance between the second main surface and the eighth and ninth internal electrodes are different, The path through which the current flows is different between when the multilayer capacitor is mounted on the circuit board with the main surface as the mounting surface and when the multilayer capacitor is mounted on the circuit board with the second main surface as the mounting surface. The high frequency characteristics may change depending on the mounting state of the capacitor. However, in this way, the linear distance between the first main surface and the first and second internal electrodes and the linear distance between the second main surface and the eighth and ninth internal electrodes are substantially the same. As a result, there is almost no possibility that the high-frequency characteristics will change. Since the multilayer capacitor is an industrial product and an error occurs within a certain range, the “substantially the same” here includes the identity within the error range of the industrial product.
好ましくは、素体の内部に配置された第6〜第9の内部電極を備え、複数の誘電体層は、第4及び第5の誘電体層を有し、第1の誘電体層、第2の誘電体層、第3の誘電体層、第4の誘電体層及び第5の誘電体層は、この順で積層されており、素体は、複数の誘電体層の積層方向において第1の誘電体層側に位置する第1の主面と、複数の誘電体層の積層方向において第5の誘電体層側に位置する第2の主面とを有し、第6及び第7の内部電極は、互いに離間した状態で第4の誘電体層上に配置され、第8及び第9の内部電極は、互いに離間した状態で第5の誘電体層上に配置され、第6の内部電極には、第1の連結用電極と接続される第6の連結用接続部が一体的に設けられ、第7の内部電極には、第2の連結用電極と接続される第7の連結用接続部が一体的に設けられ、第8の内部電極には、第1の端子電極と接続される第3の端子用接続部と、第1の連結用電極と接続される第8の連結用接続部とが一体的に設けられ、第9の内部電極には、第2の端子電極と接続される第4の端子用接続部と、第2の連結用電極と接続される第9の連結用接続部とが一体的に設けられ、第4の内部電極は、複数の誘電体層の積層方向において第7の内部電極と隣り合い、第6の内部電極は、複数の誘電体層の積層方向において第8の内部電極と隣り合い、第7の内部電極は、複数の誘電体層の積層方向において第9の内部電極と隣り合い、第4の内部電極と第7の内部電極と第9の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っており、第6の内部電極と第8の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っており、第6の内部電極と第9の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っておらず、第7の内部電極と第8の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っておらず、複数の誘電体層の積層方向における第1及び第2の内部電極と素体の第1の主面との直線距離が、複数の誘電体層の積層方向における第8及び第9の内部電極と素体の第2の主面との直線距離と略同一である。 Preferably, the semiconductor device includes sixth to ninth internal electrodes arranged inside the element body, and the plurality of dielectric layers include fourth and fifth dielectric layers, and the first dielectric layer, the first dielectric layer, The second dielectric layer, the third dielectric layer, the fourth dielectric layer, and the fifth dielectric layer are laminated in this order, and the element body is the second dielectric layer in the laminating direction of the plurality of dielectric layers. A first main surface located on the first dielectric layer side, and a second main surface located on the fifth dielectric layer side in the stacking direction of the plurality of dielectric layers. Are disposed on the fourth dielectric layer in a state of being separated from each other, and the eighth and ninth internal electrodes are disposed on the fifth dielectric layer in a state of being separated from each other, The internal electrode is integrally provided with a sixth connection portion connected to the first connection electrode, and the seventh internal electrode includes a seventh connection portion connected to the second connection electrode. Communicating And the eighth internal electrode includes a third terminal connection portion connected to the first terminal electrode and an eighth connection connected to the first connection electrode. And a ninth terminal connected to the second terminal electrode and a ninth connecting electrode connected to the second connecting electrode. And the fourth internal electrode is adjacent to the seventh internal electrode in the stacking direction of the plurality of dielectric layers, and the sixth internal electrode is formed of the plurality of dielectric layers. Adjacent to the eighth internal electrode in the stacking direction, the seventh internal electrode is adjacent to the ninth internal electrode in the stacking direction of the plurality of dielectric layers, and the fourth internal electrode, the seventh internal electrode, and the 9 internal electrodes overlap each other when viewed from the stacking direction of the plurality of dielectric layers, and the sixth internal electrode and the eighth internal electrode And the sixth internal electrode and the ninth internal electrode do not overlap with each other when viewed from the stacking direction of the plurality of dielectric layers, The seventh internal electrode and the eighth internal electrode do not overlap each other when viewed from the stacking direction of the plurality of dielectric layers, and the first and second internal electrodes and the element in the stacking direction of the plurality of dielectric layers are not overlapped. The linear distance from the first main surface of the body is substantially the same as the linear distance between the eighth and ninth internal electrodes and the second main surface of the element body in the stacking direction of the plurality of dielectric layers.
このようにすると、電流が流れた場合に積層コンデンサの抵抗成分ESR(図5参照)が生じる第8の内部電極が、第6の内部電極と隣り合う側において、異極と隣接して対向しなくなると共に、電流が流れた場合に積層コンデンサの抵抗成分ESR(図5参照)が生じる第9の内部電極が、第7の内部電極と隣り合う側において、異極と隣接して対向しなくなることから、積層コンデンサの抵抗成分に並列に接続される寄生用量Cp(図5参照)が小さくなる。その結果、図4において実線aで示されるように、共振周波数の近傍におけるインピーダンスの低下を抑制することが可能となり、共振周波数の近傍を含む広域帯にわたってインピーダンスの変動が抑制されることとなる。 In this way, the eighth internal electrode in which the resistance component ESR (see FIG. 5) of the multilayer capacitor when the current flows is adjacent to the opposite electrode on the side adjacent to the sixth internal electrode. In addition, the ninth internal electrode in which the resistance component ESR (see FIG. 5) of the multilayer capacitor is generated when a current flows is not adjacent to the different electrode on the side adjacent to the seventh internal electrode. Therefore, the parasitic dose Cp (see FIG. 5) connected in parallel to the resistance component of the multilayer capacitor is reduced. As a result, as indicated by a solid line a in FIG. 4, it is possible to suppress a decrease in impedance in the vicinity of the resonance frequency, and the impedance variation is suppressed over a wide band including the vicinity of the resonance frequency.
また、互いに異極である第6の内部電極と第7の内部電極とが、共に同一の誘電体層(第4の誘電体層)上に配置されており、互いに異極である第8の内部電極と第9の内部電極とが、共に同一の誘電体層(第5の誘電体層)上に配置されている。その結果、素体を構成する誘電体層の積層数が減るので、積層コンデンサの小型化を図ることが可能となる。 In addition, the sixth internal electrode and the seventh internal electrode having different polarities are arranged on the same dielectric layer (fourth dielectric layer), and the eighth internal electrode having different polarities from each other. The internal electrode and the ninth internal electrode are both disposed on the same dielectric layer (fifth dielectric layer). As a result, since the number of dielectric layers constituting the element body is reduced, the multilayer capacitor can be miniaturized.
さらに、このようにすると、第1又は第2の端子電極と接続されない第4の内部電極と第7の内部電極との間において、積層コンデンサの容量成分C(図5参照)が生じることとなる。その結果、上記のように、互いに異極である第6の内部電極と第7の内部電極とが共に同一の誘電体層上に配置されており、互いに異極である第8の内部電極と第9の内部電極とが共に同一の誘電体層上に配置されていることと相俟って、積層コンデンサの小型化を図りつつ、積層コンデンサの全体としての静電容量C(図5参照)を大きくすることが可能となる。これにより、図4において二点鎖線c2で示されるように、低周波帯域全体にわたってインピーダンスを低下させることが可能となる。 Further, in this way, a capacitance component C (see FIG. 5) of the multilayer capacitor is generated between the fourth internal electrode and the seventh internal electrode that are not connected to the first or second terminal electrode. . As a result, as described above, the sixth internal electrode and the seventh internal electrode having different polarities are arranged on the same dielectric layer, and the eighth internal electrode having different polarities from each other Combined with the fact that the ninth internal electrode is disposed on the same dielectric layer, the capacitance of the multilayer capacitor as a whole can be reduced while reducing the size of the multilayer capacitor (see FIG. 5). Can be increased. As a result, as indicated by a two-dot chain line c2 in FIG. 4, it is possible to reduce the impedance over the entire low frequency band.
ところで、第1の主面と第1及び第2の内部電極との直線距離と、第2の主面と第8及び第9の内部電極との直線距離とが異なっていると、第1の主面を実装面として積層コンデンサを回路基板に実装した場合と第2の主面を実装面として積層コンデンサを回路基板に実装した場合とで電流が流れる経路が変わってしまい、回路基板への積層コンデンサの実装状態によっては高周波特性が変わってしまうことが起こりうる。しかしながら、このように、第1の主面と第1及び第2の内部電極との直線距離と、第2の主面と第8及び第9の内部電極との直線距離とが略同一であると、高周波特性が変わってしまう虞がほとんどなくなることとなる。なお、積層コンデンサは工業製品であり、ある程度の範囲での誤差が生じるものであるから、ここでいう「略同一」には、工業製品における誤差範囲内での同一性も含まれる。 By the way, if the linear distance between the first main surface and the first and second internal electrodes and the linear distance between the second main surface and the eighth and ninth internal electrodes are different, The path through which the current flows is different between when the multilayer capacitor is mounted on the circuit board with the main surface as the mounting surface and when the multilayer capacitor is mounted on the circuit board with the second main surface as the mounting surface. The high frequency characteristics may change depending on the mounting state of the capacitor. However, in this way, the linear distance between the first main surface and the first and second internal electrodes and the linear distance between the second main surface and the eighth and ninth internal electrodes are substantially the same. As a result, there is almost no possibility that the high-frequency characteristics will change. Since the multilayer capacitor is an industrial product and an error occurs within a certain range, the “substantially the same” here includes the identity within the error range of the industrial product.
好ましくは、素体は、複数の誘電体層の積層方向において第1の誘電体層側に位置する第1の主面と、複数の誘電体層の積層方向において第3の誘電体層側に位置する第2の主面とを有し、複数の誘電体層の積層方向における第1及び第2の内部電極と素体の第1の主面との直線距離が、複数の誘電体層の積層方向における第1及び第2の内部電極と素体の第2の主面との直線距離と略同一である。 Preferably, the element body has a first main surface positioned on the first dielectric layer side in the stacking direction of the plurality of dielectric layers, and a third dielectric layer side in the stacking direction of the plurality of dielectric layers. And a linear distance between the first and second internal electrodes and the first main surface of the element body in the stacking direction of the plurality of dielectric layers is such that the plurality of dielectric layers The linear distance between the first and second internal electrodes and the second main surface of the element body in the stacking direction is substantially the same.
ところで、第1の主面と第1及び第2の内部電極との直線距離と、第2の主面と第1及び第2の内部電極との直線距離とが異なっていると、第1の主面を実装面として積層コンデンサを回路基板に実装した場合と第2の主面を実装面として積層コンデンサを回路基板に実装した場合とで電流が流れる経路が変わってしまい、回路基板への積層コンデンサの実装状態によっては高周波特性が変わってしまうことが起こりうる。しかしながら、このように、第1の主面と第1及び第2の内部電極との直線距離と、第2の主面と第1及び第2の内部電極との直線距離とが略同一であると、高周波特性が変わってしまう虞がほとんどなくなることとなる。なお、積層コンデンサは工業製品であり、ある程度の範囲での誤差が生じるものであるから、ここでいう「略同一」には、工業製品における誤差範囲内での同一性も含まれる。 By the way, if the linear distance between the first main surface and the first and second internal electrodes and the linear distance between the second main surface and the first and second internal electrodes are different, the first The path through which the current flows is different between when the multilayer capacitor is mounted on the circuit board with the main surface as the mounting surface and when the multilayer capacitor is mounted on the circuit board with the second main surface as the mounting surface. The high frequency characteristics may change depending on the mounting state of the capacitor. However, in this way, the linear distance between the first main surface and the first and second internal electrodes is substantially the same as the linear distance between the second main surface and the first and second internal electrodes. As a result, there is almost no possibility that the high-frequency characteristics will change. Since the multilayer capacitor is an industrial product and an error occurs within a certain range, the “substantially the same” here includes the identity within the error range of the industrial product.
より好ましくは、素体の内部に配置された第6及び第7の内部電極を備え、複数の誘電体層は、第4の誘電体層を有し、第4の誘電体層、第1の誘電体層、第2の誘電体層及び第3の誘電体層は、この順で積層されており、第6及び第7の内部電極は、互いに離間した状態で第4の誘電体層上に配置され、第6の内部電極には、第1の連結用電極と接続される第6の連結用接続部が一体的に設けられ、第7の内部電極には、第2の連結用電極と接続される第7の連結用接続部が一体的に設けられ、第6の内部電極は、複数の誘電体層の積層方向において第1の内部電極と隣り合い、第7の内部電極は、複数の誘電体層の積層方向において第2の内部電極と隣り合い、第6の内部電極と第1の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っており、第6の内部電極と第2の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っておらず、第7の内部電極と第1の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っておらず、第7の内部電極と第2の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っている。 More preferably, the semiconductor device includes sixth and seventh internal electrodes disposed inside the element body, and the plurality of dielectric layers include a fourth dielectric layer, the fourth dielectric layer, the first dielectric layer, The dielectric layer, the second dielectric layer, and the third dielectric layer are laminated in this order, and the sixth and seventh internal electrodes are spaced apart from each other on the fourth dielectric layer. The sixth internal electrode is integrally provided with a sixth connection for connecting to the first connection electrode, and the seventh internal electrode is provided with the second connection electrode. A seventh connecting connection portion to be connected is integrally provided, the sixth internal electrode is adjacent to the first internal electrode in the stacking direction of the plurality of dielectric layers, and the seventh internal electrode includes a plurality of The sixth internal electrode and the first internal electrode are adjacent to the second internal electrode in the stacking direction of the dielectric layers when viewed from the stacking direction of the plurality of dielectric layers. The sixth internal electrode and the second internal electrode do not overlap each other when viewed from the stacking direction of the plurality of dielectric layers, and the seventh internal electrode and the first internal electrode The seventh internal electrode and the second internal electrode do not overlap each other when viewed from the stacking direction of the plurality of dielectric layers, and the seventh internal electrode and the second internal electrode overlap each other when viewed from the stacking direction of the plurality of dielectric layers.
このようにすると、電流が流れた場合に積層コンデンサの抵抗成分ESR(図5参照)が生じる第1の内部電極が、第6の内部電極と隣り合う側において、異極と隣接して対向しなくなると共に、電流が流れた場合に積層コンデンサの抵抗成分ESR(図5参照)が生じる第2の内部電極が、第7の内部電極と隣り合う側において、異極と隣接して対向しなくなることから、積層コンデンサの抵抗成分に並列に接続される寄生用量Cp(図5参照)が小さくなる。その結果、図4において実線aで示されるように、共振周波数の近傍におけるインピーダンスの低下を抑制することが可能となり、共振周波数の近傍を含む広域帯にわたってインピーダンスの変動が抑制されることとなる。 In this way, the first internal electrode in which the resistance component ESR of the multilayer capacitor (see FIG. 5) when current flows is adjacent to the opposite electrode on the side adjacent to the sixth internal electrode. In addition, when the current flows, the second internal electrode in which the resistance component ESR (see FIG. 5) of the multilayer capacitor is generated does not face the opposite electrode on the side adjacent to the seventh internal electrode. Therefore, the parasitic dose Cp (see FIG. 5) connected in parallel to the resistance component of the multilayer capacitor is reduced. As a result, as indicated by a solid line a in FIG. 4, it is possible to suppress a decrease in impedance in the vicinity of the resonance frequency, and the impedance variation is suppressed over a wide band including the vicinity of the resonance frequency.
また、互いに異極である第6の内部電極と第7の内部電極とが、共に同一の誘電体層(第4の誘電体層)上に配置されている。その結果、素体を構成する誘電体層の積層数が減るので、積層コンデンサの小型化を図ることが可能となる。 In addition, the sixth internal electrode and the seventh internal electrode having different polarities are both disposed on the same dielectric layer (fourth dielectric layer). As a result, since the number of dielectric layers constituting the element body is reduced, the multilayer capacitor can be miniaturized.
好ましくは、第1の内部電極は、第1の連結用接続部が設けられている部分よりも第1の端子用接続部寄りの第1の端子側領域を有し、第2の内部電極は、第2の連結用接続部が設けられている部分よりも第2の端子用接続部寄りの第2の端子側領域を有しており、第1及び第2の端子側領域には複数の開口部がそれぞれ設けられている。 Preferably, the first internal electrode has a first terminal side region closer to the first terminal connection portion than the portion where the first connection connection portion is provided, and the second internal electrode is , Having a second terminal side region closer to the second terminal connection portion than the portion where the second connecting connection portion is provided, and the first and second terminal side regions have a plurality of Each opening is provided.
より好ましくは、複数の開口部はメッシュ状に配置されている。 More preferably, the plurality of openings are arranged in a mesh shape.
ところで、第1の内部電極とその異極の内部電極との対向面積や、第2の内部電極とその異極の内部電極との対向面積を小さくするためには、第1及び第2の内部電極を、例えば、細い1本の線状とすることも考えられる。しかしながら、この場合、細い1本の線状部分に電流が集中して流れることとなり、等価直列インダクタンス(ESL:Equivalent Series Inductance)が増大してしまう。そして、ESLは、積層コンデンサの等価回路において静電容量Cと直列に接続されており(図5参照)、コンデンサの急速な充放電を妨げるように作用するので、ESLが増大すると、回路の高速化が抑制されてしまう。しかしながら、上記のように、メッシュ状(網目状)となるように複数の開口部を第1及び第2の内部電極に設けるようにすると、第1及び第2の内部電極において電流が分散して流れるようになるので、ESLの低減を図れることとなる。その結果、図4において一点鎖線c1で示されるように、高周波帯域全体にわたってインピーダンスを低下させることが可能となる。また、第1及び第2の端子側領域に複数の開口部がそれぞれ設けられているので、複数の誘電体層の積層方向から見たときの第1の内部電極とその異極との対向面積が小さくなっており、複数の誘電体層の積層方向から見たときの第2の内部電極とその異極との対向面積が小さくなっている。そのため、第1及び第2の内部電極が、異極からの磁束による影響を受けにくくなり、積層コンデンサの抵抗成分に並列に接続される寄生容量Cp(図5参照)が小さくなる。その結果、図4において実線aで示されるように、共振周波数の近傍におけるインピーダンスの低下を抑制することが可能となり、共振周波数の近傍を含む広域帯にわたってインピーダンス変動が抑制されることとなる。 By the way, in order to reduce the opposing area between the first internal electrode and the internal electrode of the different polarity, or the opposing area of the second internal electrode and the internal electrode of the different polarity, the first and second internal electrodes It is also conceivable that the electrode is, for example, a single thin line. However, in this case, current concentrates on one thin linear portion, and an equivalent series inductance (ESL) increases. The ESL is connected in series with the capacitance C in the equivalent circuit of the multilayer capacitor (see FIG. 5), and acts to prevent rapid charge and discharge of the capacitor. Will be suppressed. However, as described above, when a plurality of openings are provided in the first and second internal electrodes so as to have a mesh shape (mesh shape), the current is dispersed in the first and second internal electrodes. Since it flows, ESL can be reduced. As a result, as indicated by a one-dot chain line c1 in FIG. 4, the impedance can be reduced over the entire high frequency band. In addition, since the plurality of openings are respectively provided in the first and second terminal side regions, the facing area between the first internal electrode and its different polarity when viewed from the stacking direction of the plurality of dielectric layers. , And the facing area between the second internal electrode and its different polarity when viewed from the stacking direction of the plurality of dielectric layers is small. Therefore, the first and second internal electrodes are not easily affected by the magnetic fluxes from different poles, and the parasitic capacitance Cp (see FIG. 5) connected in parallel to the resistance component of the multilayer capacitor is reduced. As a result, as indicated by a solid line a in FIG. 4, it is possible to suppress a decrease in impedance in the vicinity of the resonance frequency, and impedance fluctuation is suppressed over a wide band including the vicinity of the resonance frequency.
本発明によれば、共振周波数の近傍におけるインピーダンスの低下を抑制することが可能な積層コンデンサを提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the multilayer capacitor which can suppress the fall of the impedance in the vicinity of the resonant frequency can be provided.
本発明に係る積層コンデンサ1の好適な実施形態について、図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。
A preferred embodiment of a
図1〜図3を参照して、本実施形態に係る積層コンデンサ1の構成について説明する。積層コンデンサ1は、直方体形状の誘電体素体(素体)10と、内部電極12A(第1の内部電極、第8の内部電極),12B(第2の内部電極、第9の内部電極),14A(第5の内部電極、第6の内部電極),14B(第3の内部電極、第7の内部電極),16A(第4の内部電極),16B(第10の内部電極)と、端子電極18A(第1の端子電極),18B(第2の端子電極)と、連結用電極20A(第1の連結用電極),20B(第2の連結用電極)とを備える。
With reference to FIGS. 1-3, the structure of the
誘電体素体10は、互いに対向する主面10a,10bと、互いに対向する側面10c,10dと、互いに対向する側面10e,10fとを有する。なお、本実施形態においては、主面10a又は主面10bが、回路基板(図示せず)の主面と対向する実装面とされている。
側面10c,10dは、主面10a,10b及び側面10e,10fを連結するように延びている。側面10e,10fは、主面10a,10b及び側面10c,10dを連結するように延びている。本実施形態においては、誘電体素体10の長手方向の長さを例えば1.0mm程度、幅を例えば0.5mm程度、厚みを例えば0.5mm程度に設定することができる。なお、誘電体素体10は、通常、焼成後にバレル研磨されるので、誘電体素体10の稜部は、所定の大きさの曲率を有する曲面状を呈している(図示せず)。
The side surfaces 10c and 10d extend so as to connect the
誘電体素体10は、図3に示されるように、矩形状を呈する誘電体層A10〜A18がこの順に積層されて構成されている。すなわち、誘電体層A10の上面が誘電体素体10の主面10aを構成し、誘電体層A18の下面が誘電体素体10の主面10bを構成することとなり、主面10a,10bの対向方向(以下、対向方向と称する)は本実施形態において誘電体素体10(誘電体層A10〜A18)の積層方向(以下、積層方向と称する)に一致する。
As shown in FIG. 3, the
誘電体層A10〜A18は、電気絶縁性を有する絶縁体として機能する。誘電体層A10〜A18は、例えば、チタン酸バリウムやチタン酸ストロンチウムに希土類元素を添加した誘電性セラミック材料で形成することができる。実際の誘電体素体10は、焼成により、各誘電体層A10〜A18の境界が視認できない程度に一体化されている。
The dielectric layers A10 to A18 function as an insulator having electrical insulation. The dielectric layers A10 to A18 can be formed of, for example, a dielectric ceramic material obtained by adding a rare earth element to barium titanate or strontium titanate. The actual
誘電体層A11,A18のそれぞれの表面には、矩形状の内部電極12A,12Bが互いに離間した状態で形成されている。内部電極12Aは、誘電体層A11,A18のうち側面10c寄りの領域(本実施形態においては、誘電体層A11,A18の長手方向における中央よりも側面10c側の領域)に配置されており、内部電極12Bは、誘電体層A11,A18のうち側面10d寄りの領域(本実施形態においては、誘電体層A11,A18の長手方向における中央よりも側面10d側の領域)に配置されている。
On the surfaces of the dielectric layers A11 and A18, rectangular
内部電極12Aには、側面10c側の短辺に端子用接続部22A(第1の端子用接続部、第3の端子用接続部)が一体的に設けられている。端子用接続部22Aは、内部電極12Aと同じ幅で誘電体層A11,A18の端子電極18Aが形成される側の縁に引き出され、その端部が側面10cに露出している。また、内部電極12Aには、側面10d側で且つ側面10e側の隅部に連結用接続部24A(第1の連結用接続部、第8の連結用接続部)が一体的に設けられている。連結用接続部24Aは、内部電極12Aに対して十分小さな幅で誘電体層A11,A18の連結用電極20Aが形成される側の縁に引き出され、その端部が側面10eに露出している。
The
内部電極12Bには、側面10d側の短辺に端子用接続部22B(第2の端子用接続部、第4の端子用接続部)が一体的に設けられている。端子用接続部22Bは、内部電極12Bと同じ幅で誘電体層A11,A18の端子電極18Bが形成される側の縁に引き出され、その端部が側面10dに露出している。また、内部電極12Bには、側面10c側で且つ側面10f側の隅部に連結用接続部24B(第1の連結用接続部、第9の連結用接続部)が一体的に設けられている。連結用接続部24Bは、内部電極12Bに対して十分小さな幅で誘電体層A11,A18の連結用電極20Bが形成される側の縁に引き出され、その端部が側面10fに露出している。
The
誘電体層A12,A17のそれぞれの表面には、矩形状の内部電極14A,14Bが互いに離間した状態で形成されている。内部電極14Aは、誘電体層A12,A17のうち側面10c寄りの領域(本実施形態においては、誘電体層A12,A17の長手方向における中央よりも側面10c側の領域)に配置されており、内部電極14Bは、誘電体層A12,A17のうち側面10d寄りの領域(本実施形態においては、誘電体層A12,A17の長手方向における中央よりも側面10d側の領域)に配置されている。
On the surfaces of the dielectric layers A12 and A17, rectangular
内部電極14Aには、側面10d側で且つ側面10e側の隅部に連結用接続部26A(第3の連結用接続部、第6の連結用接続部)が一体的に設けられている。連結用接続部26Aは、内部電極14Aに対して十分小さな幅で誘電体層A12,A17の連結用電極20Aが形成される側の縁に引き出され、その端部が側面10eに露出している。
The
内部電極14Bには、側面10c側で且つ側面10f側の隅部に連結用接続部26B(第5の連結用接続部、第7の連結用接続部)が一体的に設けられている。連結用接続部26Bは、内部電極14Bに対して十分小さな幅で誘電体層A12,A17の連結用電極20Bが形成される側の縁に引き出され、その端部が側面10fに露出している。
The
誘電体層A13,A15のそれぞれの表面には、矩形状の内部電極16Aが形成されている。内部電極16Aは、側面10c,10dの対向方向に延在している。内部電極16Aには、側面10e側の長辺の中央部に連結用接続部28A(第4の連結用接続部)が一体的に設けられている。連結用接続部28Aは、内部電極16Aに対して十分小さな幅で誘電体層A13,A15の連結用電極20Aが形成される側の縁に引き出され、その端部が側面10eに露出している。
A rectangular
誘電体層A14,A16のそれぞれの表面には、矩形状の内部電極16Bが形成されている。内部電極16Bは、側面10c,10dの対向方向に延在している。内部電極16Bには、側面10f側の長辺の中央部に連結用接続部28B(第4の連結用接続部)が一体的に設けられている。連結用接続部28Bは、内部電極16Bに対して十分小さな幅で誘電体層A14,A16の連結用電極20Bが形成される側の縁に引き出され、その端部が側面10fに露出している。
A rectangular
内部電極12A,12B,14A,14B,16A,16Bは、いずれも誘電体素体10の内部に配置されており、誘電体層A11〜A17を介して内部電極12A,12B、内部電極14A,14B、内部電極16A、内部電極16B、内部電極16A、内部電極16B、内部電極14A,14B及び内部電極12A,12Bの順で積層されている。すなわち、各内部電極12A,12B,14A,14B,16A,16Bは、積層方向(主面10a,10bの対向方向)において隣り合う内部電極同士が誘電体層A11〜A18の厚みの分だけ互いに離間した状態で、誘電体素体10の内部に配置されている。なお、図2に示されるように、主面10aからの内部電極12A,12Bまでの距離d1と、主面10bから内部電極12A,12Bまでの距離d2とが略同一となっている。
The
内部電極12A,14A,16A,16Bは、いずれも積層方向から見て互いに重なり合っている。より詳しくは、内部電極12Aと、内部電極14Aと、内部電極16Aのうち誘電体層の長手方向における中央よりも側面10c側の領域と、内部電極16Bのうち誘電体層の長手方向における中央よりも側面10c側の領域とは、いずれも積層方向から見て互いに重なり合っている。
The
また、内部電極12B,14B,16A,16Bは、いずれも積層方向から見て互いに重なり合っている。より詳しくは、内部電極12Bと、内部電極14Bと、内部電極16Aのうち誘電体層の長手方向における中央よりも側面10d側の領域と、内部電極16Bのうち誘電体層の長手方向における中央よりも側面10d側の領域とは、いずれも積層方向から見て互いに重なり合っている。
The
一方、内部電極12Aと内部電極12B,14Bとは、積層方向から見て互いに重なり合っていない。また、内部電極12Bと内部電極12A,14Aとは、積層方向から見て互いに重なり合っていない。
On the other hand, the
従って、積層方向から見たときの内部電極16A,16Bの対向面積及び内部電極16A,16Bのそれぞれの間隔(すなわち、誘電体層A13〜A15の厚み)、積層方向から見たときの内部電極14Aと内部電極16Bとの対向面積及び内部電極14A,16Bの間隔(すなわち、誘電体層A17の厚み)、並びに、積層方向から見たときの内部電極14Bと内部電極16Aとの対向面積及び内部電極14B,16Aの間隔(すなわち、誘電体層A12の厚み)によって、積層コンデンサ1の静電容量が規定される。
Therefore, the facing area of the
内部電極12A,12B,14A,14B,16A,16Bは、例えばAgやNi等の導電性材料からなる。内部電極12A,12B,14A,14B,16A,16Bは、上記導電性材料を含む導電性ペーストの焼結体として構成されている。
The
端子電極18Aは、誘電体素体10の側面10cを覆うと共にこの側面10cと隣り合う主面10a,10b及び側面10e,10fに回り込むように形成されている。つまり、端子電極18Aは、側面10cと、主面10a,10b及び側面10e,10fのうち側面10c寄りの部分とに配置されている。端子電極18Aは、側面10cに端部が露出している端子用接続部22Aと物理的且つ電気的に接続される。これにより、端子電極18Aと内部電極12Aとが電気的に接続されることとなる。
The
端子電極18Bは、誘電体素体10の側面10dを覆うと共にこの側面10dと隣り合う主面10a,10b及び側面10e,10fに回り込むように形成されている。つまり、端子電極18Bは、側面10dと、主面10a,10b及び側面10e,10fのうち側面10d寄りの部分とに配置されている。端子電極18Bは、側面10dに端部が露出している端子用接続部22Bと物理的且つ電気的に接続される。これにより、端子電極18Bと内部電極12Bとが電気的に接続されることとなる。
The
連結用電極20Aは、矩形状を呈しており、誘電体素体10の側面10eを覆うと共にこの側面10eと隣り合う主面10a,10bに回り込むように形成されている。つまり、連結用電極20Aは、側面10eと、主面10a,10bのうち側面10e寄りの部分とに配置されている。連結用電極20Aは、側面10eに端部が露出している連結用接続部24A,26A,28Aと物理的且つ電気的に接続される。これにより、内部電極12Aと内部電極14Aと内部電極16Aとが、連結用電極20Aを介して互いに電気的に接続されることとなる。すなわち、内部電極12Aと内部電極14Aと内部電極16Aとは同極となる。
The connecting
連結用電極20Bは、矩形状を呈しており、誘電体素体10の側面10fを覆うと共にこの側面10fと隣り合う主面10a,10bに回り込むように形成されている。つまり、連結用電極20Bは、側面10fと、主面10a,10bのうち側面10f寄りの部分とに配置されている。連結用電極20Bは、側面10fに端部が露出している連結用接続部24B,26B,28Bと物理的且つ電気的に接続される。これにより、内部電極12Bと内部電極14Bと内部電極16Bとが、連結用電極20Bを介して互いに電気的に接続されることとなる。すなわち、内部電極12Bと内部電極14Bと内部電極16Bとは同極となる。
The connecting
端子電極18A,18B及び連結用電極20A,20Bは、例えば導電性金属粉末及びガラスフリットを含む導電性ペーストを誘電体素体10の外表面の塗布し、焼き付けることによって形成される。必要に応じて、焼き付けられた端子電極18A,18B及び連結用電極20A,20Bの上にめっき層が形成されることもある。
The
以上のような本実施形態においては、内部電極12Aに、端子電極18Aと接続される端子用接続部22A及び連結用電極20Aと接続される連結用接続部24Aが一体的に設けられ、内部電極14Aに、連結用電極20Aと接続される連結用接続部26Aが一体的に設けられ、内部電極14Bに連結用電極20Bと接続される連結用接続部26Bが一体的に設けられており、互いに同極である内部電極12Aと内部電極14Aとが積層方向から見て互いに重なり合っており、互いに異極である内部電極12Aと内部電極14Bとが積層方向から見て互いに重なり合っていない。そのため、電流が流れた場合に積層コンデンサ1の抵抗成分ESR(図5参照)が生じる内部電極12Aが、内部電極14Aと隣り合う側において、異極と隣接して対向しなくなることから、積層コンデンサ1の抵抗成分に並列に接続される寄生用量Cp(図5参照)が小さくなる。また、本実施形態においては、内部電極12Bに、端子電極18Bと接続される端子用接続部22B及び連結用電極20Bと接続される連結用接続部22Bが一体的に設けられ、内部電極14Bに連結用電極20Bと接続される連結用接続部26Bが一体的に設けられ、内部電極14Aに、連結用電極20Aと接続される連結用接続部26Aが一体的に設けられており、互いに同極である内部電極12Bと内部電極14Bとが積層方向から見て互いに重なり合っており、互いに異極である内部電極12Bと内部電極14Aとが積層方向から見て互いに重なり合っていない。そのため、電流が流れた場合に積層コンデンサの抵抗成分ESR(図5参照)が生じる内部電極12Bが、内部電極14Aと隣り合う側において、異極と隣接して対向しなくなることから、積層コンデンサ1の抵抗成分に並列に接続される寄生用量Cp(図5参照)が小さくなる。その結果、図4において実線aで示されるように、共振周波数の近傍におけるインピーダンスの低下を抑制することが可能となり、共振周波数の近傍を含む広域帯にわたってインピーダンスの変動が抑制されることとなる。
In the present embodiment as described above, the
また、本実施形態においては、互いに異極である内部電極12Aと内部電極12Bとが、共に同一の誘電体層A11,A18上に配置されており、互いに異極である内部電極14Aと内部電極14Bとが、共に同一の誘電体層A12,A17上に配置されている。その結果、誘電体素体10を構成する誘電体層の積層数が減るので、積層コンデンサ1の小型化を図ることが可能となる。
In the present embodiment, the
また、本実施形態においては、内部電極14Aに、連結用電極20Aと接続される連結用接続部26Aが一体的に設けられ、内部電極16Bに、連結用電極20Bと接続される連結用接続部28Bが一体的に設けられており、内部電極14Aと内部電極16Bとが積層方向において隣接して対向している。また、内部電極14Bに、連結用電極20Aと接続される連結用接続部26Aが一体的に設けられ、内部電極16Bに、連結用電極20Bと接続される連結用接続部28Bが一体的に設けられており、内部電極14Aと内部電極16Bとが積層方向において隣接して対向している。そのため、端子電極18A,18Bと接続されない内部電極14Aと内部電極16Bとの間、及び、端子電極18A,18Bと接続されない内部電極14Bと内部電極16Aとの間において、積層コンデンサ1の容量成分C(図5参照)が生じることとなる。その結果、上記のように、互いに異極である内部電極14Aと内部電極14Bとが共に同一の誘電体層A12上に配置されており、互いに異極である内部電極14Aと内部電極14Bとが共に同一の誘電体層A17上に配置されていることと相俟って、積層コンデンサ1の小型化を図りつつ、積層コンデンサ1の全体としての静電容量を大きくすることが可能となる。これにより、図4において二点鎖線c2で示されるように、低周波帯域全体にわたってインピーダンスを低下させることが可能となる。
In the present embodiment, the connecting
また、本実施形態においては、誘電体層A11、誘電体層A12及び誘電体層A13がこの順で積層されており、内部電極12A,12Bが、積層方向において内部電極14A,14Bと隣り合い、内部電極14A,14Bが、積層方向において内部電極16Aと隣り合っている。つまり、端子電極18Bと電気的に接続される内部電極12Bが、異極である内部電極16Aと積層方向において隣り合っていない。また、誘電体層A16、誘電体層A17及び誘電体層A18がこの順で積層されており、内部電極16Bが、積層方向において内部電極14A,14Bと隣り合い、内部電極14A,14Bが、積層方向において、内部電極12A,12Bと隣り合っている。つまり、端子電極18Aと電気的に接続される内部電極12Aが、異極である内部電極16Bと積層方向において隣り合っていない。さらに、本実施形態においては、内部電極12Aと内部電極14Aとが、積層方向から見て互いに重なり合っており、内部電極12Bと内部電極14Bとが、積層方向から見て互いに重なり合っており、内部電極12Aと内部電極14Bとが、積層方向から見て互いに重なり合っておらず、内部電極12Bと内部電極14Aとが、積層方向から見て互いに重なり合っておらず、内部電極14Bと内部電極16Aとが、積層方向から見て互いに重なり合っており、内部電極14Aと内部電極16Bとが、積層方向から見て互いに重なり合っている。そのため、端子電極18Aと接続される内部電極12Aと同極である内部電極14Aの存在によって、内部電極12Aが、異極である内部電極16Bと積層方向において隣接して対向しないこととなり、端子電極18Bと接続される内部電極12Bと同極である内部電極14Bの存在によって、内部電極12Bが、異極である内部電極16Aと積層方向において隣接して対向しないこととなる。その結果、寄生容量をより一層小さくすることが可能となる。
In the present embodiment, the dielectric layer A11, the dielectric layer A12, and the dielectric layer A13 are laminated in this order, and the
また、本実施形態においては、主面10aからの内部電極12A,12Bまでの距離d1と、主面10bから内部電極12A,12Bまでの距離d2とが略同一となっている。そのため、主面10a,10bのどちらを実装面として積層コンデンサ1を回路基板に実装した場合であっても、電流が流れる経路が変わることがなくなっている。その結果、積層コンデンサ1の高周波特性が変わってしまう虞がほとんどなくなっている。なお、積層コンデンサ1は工業製品であり、ある程度の範囲での誤差が生じるものであるから、ここでいう「略同一」には、工業製品における誤差範囲内での同一性も含まれる。
In the present embodiment, the distance d1 from the
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記した実施形態に限定されるものではない。例えば、本実施形態では、同一の誘電体層上に位置する内部電極12A,12Bと同一の誘電体層上に位置する内部電極14A,14Bとが、誘電体素体10の内部に二組配置されていたが、図6に示されるように、誘電体素体10の内部に一組の内部電極12A,12Bが配置されていてもよく、また、三組以上の内部電極12A,12Bが配置されていてもよい(図示せず)。
Although the preferred embodiments of the present invention have been described in detail above, the present invention is not limited to the above-described embodiments. For example, in this embodiment, two sets of
また、図6に示されるように、一組の内部電極12A,12Bと二組の内部電極14A,14Bとが、誘電体素体10の内部に配置されていてもよい。
Further, as shown in FIG. 6, one set of internal electrodes 12 </ b> A and 12 </ b> B and two sets of internal electrodes 14 </ b> A and 14 </ b> B may be disposed inside the
なお、図6において、誘電体素体10は、誘電体層A10〜A16がこの順に積層されることで構成されており、内部電極12A,12B,14A,14B,16A,16Bは、誘電体素体10の内部において、誘電体層A11〜A15を介して内部電極12A,12B、内部電極14A,14B、内部電極16A、内部電極16B、内部電極16A及び内部電極16Bの順で積層されている。また、図7において、誘電体素体10は、誘電体層A10,A13,A14,A12,A11,A17,A15,A16がこの順に積層されることで構成されており、内部電極12A,12B,14A,14B,16A,16Bは、誘電体素体10の内部において、誘電体層A13,A14,A12,A11,A17,A15を介して内部電極16A、内部電極16B、内部電極14A,14B、内部電極12A,12B、内部電極14A,14B、内部電極16A及び内部電極16Bの順で積層されている。
In FIG. 6, the
つまり、図7においては、内部電極14A,14B、内部電極12A,12B及び内部電極14A,14Bが積層方向において隣り合い、いずれも同極である内部電極14A,12A,14Aが積層方向から見て互いに重なり合っており、いずれも同極である内部電極14B,12B,14Bが積層方向から見て互いに重なり合っている。このようにすると、端子電極18Aと接続される内部電極12Aと同極である内部電極14Aの存在によって、内部電極12Aが異極である内部電極16Bと積層方向において隣接して対向しないこととなり、端子電極18Bと接続される内部電極12Bと同極である内部電極14Bの存在によって、内部電極12Bが異極である内部電極16Aと積層方向において隣接して対向しないこととなる。その結果、寄生容量をより一層小さくすることが可能となる。また、図7においても、主面10aからの内部電極12A,12Bまでの距離と、主面10bから内部電極12A,12Bまでの距離とが略同一となっており、高周波特性が変わってしまう虞がほとんどなくなっている。
That is, in FIG. 7, the
また、互いに異極である内部電極12Aと内部電極12Bとが、複数の誘電体層の積層方向から見て互いに重なり合っておらず、互いに異極である内部電極14Aと内部電極16Bとが、複数の誘電体層の積層方向から見て互いに重なり合っていれば、例えば図8に示されるように、内部電極12A,12B、14A,14Bを種々の形状に変更することができるのは勿論である。
Also, the
なお、図8において、内部電極12Aは、L字形状を呈しており、誘電体層A11,A18の長手方向における中央よりも側面10c側の領域及び誘電体A11,A18の短手方向における中央よりも側面10e側の領域にわたってそれぞれ配置されている。内部電極12Bは、L字形状を呈しており、誘電体層A11,A18の長手方向における中央よりも側面10d側の領域及び誘電体A11,A18の短手方向における中央よりも側面10f側の領域にわたってそれぞれ配置されている。内部電極14Aは、L字形状を呈しており、誘電体層A12,A17の長手方向における中央よりも側面10c側の領域及び誘電体A12,A17の短手方向における中央よりも側面10e側の領域にわたってそれぞれ配置されている。内部電極14Bは、L字形状を呈しており、誘電体層A12,A17の長手方向における中央よりも側面10d側の領域及び誘電体A11,A17の短手方向における中央よりも側面10f側の領域にわたってそれぞれ配置されている。
In FIG. 8, the
また、図9に示されるように、内部電極12Aに、正方形状を呈する開口部30Aを複数設け、内部電極12Bに、正方形状を呈する開口部30Bを複数設けるようにしてもよい。これらの開口部30A,30Bは、内部電極12A,12Bにおいて4行×4列となるように、すなわちメッシュ状(網目状)となるようにそれぞれ配置されている。なお、開口部30A,30Bを多角形状(三角形状や四角形状等)、円形状、楕円形状、長孔状といった種々の形状としてもよい。このようにすると、内部電極12Aが異極の内部電極16Bと積層方向において対向していても、内部電極12Aと内部電極16Bとの対向面積が小さくなると共に、内部電極12Bが異極の内部電極16Aと積層方向において対向していても、内部電極12Bと内部電極16Aとの対向面積が小さくなる。その結果、寄生容量をより一層小さくすることが可能となる。
9, the
ところで、内部電極12Aとその異極の内部電極16Bとの対向面積及び内部電極12Bとその異極の内部電極16Aとの対向面積を小さくするためには、内部電極12A,12Bを、例えば、細い1本の線状とすることも考えられる。しかしながら、この場合、細い1本の線状部分に電流が集中して流れることとなり、等価直列インダクタンスESLが増大してしまう。そして、ESLは、積層コンデンサ1の等価回路において静電容量Cと直列に接続されており(図5参照)、コンデンサの急速な充放電を妨げるように作用するので、ESLが増大すると、回路の高速化が抑制されてしまう。しかしながら、上記のように、メッシュ状(網目状)となるように複数の開口部30A,30Bを内部電極12A,12Bにそれぞれ設けるようにすると、内部電極12A,12Bにおいて電流が分散して流れるようになるので、ESLの低減を図れることとなる。その結果、図4において一点鎖線c1で示されるように、高周波帯域全体にわたってインピーダンスを低下させることが可能となる。また、このようにすると、積層方向から見たときの内部電極12Aとその異極との対向面積が小さくなり、積層方向から見たときの内部電極12Bとその異極との対向面積が小さくなる。そのため、内部電極12A,12Bが、異極からの磁束による影響を受けにくくなり、積層コンデンサ1の抵抗成分に並列に接続される寄生容量Cp(図5参照)が小さくなる。その結果、図4において実線aで示されるように、共振周波数の近傍におけるインピーダンスの低下を抑制することが可能となり、共振周波数の近傍を含む広域帯にわたってインピーダンス変動が抑制されることとなる。
By the way, in order to reduce the facing area between the
また、本実施形態においては、内部電極12A,12B,14A,14B,16A,16Bが、誘電体層A11〜A17を介して内部電極12A,12B、内部電極14A,14B、内部電極16A、内部電極16B、内部電極16A、内部電極16B、内部電極14A,14B及び内部電極12A,12Bの順で積層されていたが、内部電極16A,16Bの順番が入れ替わっていてもよい。すなわち、内部電極12A,12B,14A,14B,16A,16Bが、誘電体層A11〜A17を介して内部電極12A,12B、内部電極14A,14B、内部電極16B、内部電極16A、内部電極16B、内部電極16A、内部電極14A,14B及び内部電極12A,12Bの順で積層されていてもよい。
In the present embodiment, the
また、本実施形態においては、誘電体層A12,A17上に内部電極14A,14Bが配置されていたが、誘電体層A12,A17上に内部電極14A,14Bのうち一方だけが配置されていてもよい。ここで、積層コンデンサ1の静電容量C(図5参照)を増加させるため、例えば、誘電体層A12上に内部電極14Aのみが配置されている場合には、内部電極16Bが内部電極14Aと積層方向において隣り合うように誘電体素体10内に配置されることとなり、誘電体層A12上に内部電極14Bのみが配置されている場合には、内部電極16Aが内部電極14Bと積層方向において隣り合うように誘電体素体10内に配置されることとなる。
In this embodiment, the
また、本実施形態においては、誘電体層A12上に配置された内部電極14A,14Bと誘電体層A17上に配置された内部電極14A,14Bとの間に、内部電極16A、内部電極16B、内部電極16A、内部電極16Bが積層方向においてこの順に並んでいたが、誘電体層A12上に配置された内部電極14A,14Bと誘電体層A17上に配置された内部電極14A,14Bとの間に、内部電極16A又は内部電極16Bのどちらか一方が位置していればよい。
In the present embodiment, the
また、内部電極16A,16Bの数及び誘電体層の数を適宜所望の数とするようにしてもよい。
Further, the number of
1…積層コンデンサ、10…誘電体素体(素体)、12A…内部電極(第1の内部電極)、12B…内部電極(第2の内部電極)、14A…内部電極(第5の内部電極)、14B…内部電極(第3の内部電極)、16A…内部電極(第4の内部電極)、16B…内部電極(第10の内部電極)、18A…端子電極(第1の端子電極)、18B…端子電極(第2の端子電極)、20A…連結用電極(第1の連結用電極)、20B…連結用電極(第2の連結用電極)、22A…端子用接続部(第1の端子用接続部、第3の端子用接続部)、22B…端子用接続部(第2の端子用接続部、第4の端子用接続部)、24A…連結用接続部(第1の連結用接続部、第8の連結用接続部)、24B…連結用接続部(第2の連結用接続部、第9の連結用接続部)、26A…連結用接続部(第3の連結用接続部、第5の連結用接続部)、26B…連結用接続部(第5の連結用接続部、第7の連結用接続部)、28A…連結用接続部(第4の連結用接続部)、28B…連結用接続部(第4の連結用接続部)、30A,30B…開口部。
DESCRIPTION OF
Claims (9)
前記素体の外表面に配置された第1及び第2の端子電極と、
前記素体の外表面に配置された第1及び第2の連結用電極と、
前記素体の内部に配置された第1〜第4の内部電極とを備え、
前記第1の誘電体層、前記第2の誘電体層及び前記第3の誘電体層は、この順で積層されており、
前記第1及び第2の内部電極は、互いに離間した状態で前記第1の誘電体層上に配置され、
前記第3の内部電極は、前記第2の誘電体層上に配置され、
前記第4の内部電極は、前記第3の誘電体層上に配置されており、
前記第1の内部電極には、前記第1の端子電極と接続される第1の端子用接続部と、前記第1の連結用電極と接続される第1の連結用接続部とが一体的に設けられ、
前記第2の内部電極には、前記第2の端子電極と接続される第2の端子用接続部と、前記第2の連結用電極と接続される第2の連結用接続部とが一体的に設けられ、
前記第3の内部電極には、前記第2の連結用電極と接続される第3の連結用接続部が一体的に設けられ、
前記第4の内部電極には、前記第1の連結用電極と接続される第4の連結用接続部が一体的に設けられ、
前記第3の内部電極は、前記複数の誘電体層の積層方向において前記第2及び第4の内部電極と隣り合い、
前記第1の内部電極と前記第3の内部電極とは、前記複数の誘電体層の積層方向から見て互いに重なり合っておらず、
前記第2の内部電極と前記第3の内部電極と前記第4の内部電極とは、前記複数の誘電体層の積層方向から見て互いに重なり合っていることを特徴とする積層コンデンサ。 An element body in which a plurality of dielectric layers having at least first to third dielectric layers are stacked;
First and second terminal electrodes disposed on the outer surface of the element body;
First and second connection electrodes disposed on the outer surface of the element body;
Comprising first to fourth internal electrodes disposed inside the element body;
The first dielectric layer, the second dielectric layer, and the third dielectric layer are laminated in this order,
The first and second internal electrodes are disposed on the first dielectric layer in a state of being separated from each other,
The third internal electrode is disposed on the second dielectric layer;
The fourth internal electrode is disposed on the third dielectric layer;
The first internal electrode is integrally formed with a first terminal connection portion connected to the first terminal electrode and a first connection connection portion connected to the first connection electrode. Provided in
The second internal electrode is integrally formed with a second terminal connection portion connected to the second terminal electrode and a second connection connection portion connected to the second connection electrode. Provided in
The third internal electrode is integrally provided with a third connecting connection portion connected to the second connecting electrode,
The fourth internal electrode is integrally provided with a fourth connection for connection that is connected to the first connection electrode,
The third internal electrode is adjacent to the second and fourth internal electrodes in the stacking direction of the plurality of dielectric layers;
The first internal electrode and the third internal electrode do not overlap each other when viewed from the stacking direction of the plurality of dielectric layers,
The multilayer capacitor, wherein the second internal electrode, the third internal electrode, and the fourth internal electrode overlap each other when viewed from the stacking direction of the plurality of dielectric layers.
前記第5の内部電極は、前記第3の内部電極と離間した状態で前記第2の誘電体層上に配置され、
前記第5の内部電極には、前記第1の連結用電極と接続される第5の連結用接続部が一体的に設けられ、
前記第5の内部電極は、前記複数の誘電体の積層方向において前記第1及び第4の内部電極と隣り合い、
前記第1の内部電極と前記第5の内部電極とは、前記複数の誘電体層の積層方向から見て互いに重なり合っており、
前記第2の内部電極と前記第5の内部電極とは、前記複数の誘電体層の積層方向から見て互いに重なり合っておらず、
前記第4の内部電極と前記第5の内部電極とは、前記複数の誘電体の積層方向から見て互いに重なり合っていることを特徴とする、請求項1に記載された積層コンデンサ。 A fifth internal electrode disposed inside the element body;
The fifth internal electrode is disposed on the second dielectric layer in a state of being separated from the third internal electrode;
The fifth internal electrode is integrally provided with a fifth connecting portion connected to the first connecting electrode,
The fifth internal electrode is adjacent to the first and fourth internal electrodes in the stacking direction of the plurality of dielectrics,
The first internal electrode and the fifth internal electrode overlap each other when viewed from the stacking direction of the plurality of dielectric layers,
The second internal electrode and the fifth internal electrode do not overlap each other when viewed from the stacking direction of the plurality of dielectric layers,
2. The multilayer capacitor according to claim 1, wherein the fourth internal electrode and the fifth internal electrode overlap each other when viewed from the stacking direction of the plurality of dielectrics.
前記素体の外表面に配置された第1及び第2の端子電極と、
前記素体の外表面に配置された第1及び第2の連結用電極と、
前記素体の内部に配置された第1〜第5の内部電極とを備え、
前記第1の誘電体層、前記第2の誘電体層及び前記第3の誘電体層は、この順で積層されており、
前記第1及び第2の内部電極は、互いに離間した状態で前記第1の誘電体層上に配置され、
前記第3及び第5の内部電極は、互いに離間した状態で前記第2の誘電体層上に配置され、
前記第4の内部電極は、前記第3の誘電体層上に配置されており、
前記第1の内部電極には、前記第1の端子電極と接続される第1の端子用接続部と、前記第1の連結用電極と接続される第1の連結用接続部とが一体的に設けられ、
前記第2の内部電極には、前記第2の端子電極と接続される第2の端子用接続部と、前記第2の連結用電極と接続される第2の連結用接続部とが一体的に設けられ、
前記第3の内部電極には、前記第2の連結用電極と接続される第3の連結用接続部が一体的に設けられ、
前記第4の内部電極には、前記第1の連結用電極と接続される第4の連結用接続部が一体的に設けられ、
前記第5の内部電極には、前記第1の連結用電極と接続される第5の連結用接続部が一体的に設けられ、
前記第1の内部電極は、前記複数の誘電体層の積層方向において前記第5の内部電極と隣り合い、
前記第3の内部電極は、前記複数の誘電体層の積層方向において前記第2及び第4の内部電極と隣り合い、
前記第1の内部電極と前記第5の内部電極とは、前記複数の誘電体層の積層方向から見て互いに重なり合っており、
前記第1の内部電極と前記第3の内部電極とは、前記複数の誘電体層の積層方向から見て互いに重なり合っておらず、
前記第2の内部電極と前記第5の内部電極とは、前記複数の誘電体層の積層方向から見て互いに重なり合っておらず、
前記第2の内部電極と前記第3の内部電極と前記第4の内部電極とは、前記複数の誘電体層の積層方向から見て互いに重なり合っていることを特徴とする積層コンデンサ。 An element body in which a plurality of dielectric layers having at least first to third dielectric layers are stacked;
First and second terminal electrodes disposed on the outer surface of the element body;
First and second connection electrodes disposed on the outer surface of the element body;
Comprising first to fifth internal electrodes disposed inside the element body;
The first dielectric layer, the second dielectric layer, and the third dielectric layer are laminated in this order,
The first and second internal electrodes are disposed on the first dielectric layer in a state of being separated from each other,
The third and fifth internal electrodes are disposed on the second dielectric layer in a state of being separated from each other,
The fourth internal electrode is disposed on the third dielectric layer;
The first internal electrode is integrally formed with a first terminal connection portion connected to the first terminal electrode and a first connection connection portion connected to the first connection electrode. Provided in
The second internal electrode is integrally formed with a second terminal connection portion connected to the second terminal electrode and a second connection connection portion connected to the second connection electrode. Provided in
The third internal electrode is integrally provided with a third connecting connection portion connected to the second connecting electrode,
The fourth internal electrode is integrally provided with a fourth connection for connection that is connected to the first connection electrode,
The fifth internal electrode is integrally provided with a fifth connecting portion connected to the first connecting electrode,
The first internal electrode is adjacent to the fifth internal electrode in the stacking direction of the plurality of dielectric layers,
The third internal electrode is adjacent to the second and fourth internal electrodes in the stacking direction of the plurality of dielectric layers;
The first internal electrode and the fifth internal electrode overlap each other when viewed from the stacking direction of the plurality of dielectric layers,
The first internal electrode and the third internal electrode do not overlap each other when viewed from the stacking direction of the plurality of dielectric layers,
The second internal electrode and the fifth internal electrode do not overlap each other when viewed from the stacking direction of the plurality of dielectric layers,
The multilayer capacitor, wherein the second internal electrode, the third internal electrode, and the fourth internal electrode overlap each other when viewed from the stacking direction of the plurality of dielectric layers.
前記複数の誘電体層は、第4〜第6の誘電体層を有し、
前記第1の誘電体層、前記第2の誘電体層、前記第3の誘電体層、前記第6の誘電体層、前記第4の誘電体層及び前記第5の誘電体層は、この順で積層されており、
前記素体は、前記複数の誘電体層の積層方向において前記第1の誘電体層側に位置する第1の主面と、前記複数の誘電体層の積層方向において前記第5の誘電体層側に位置する第2の主面とを有し、
前記第6及び第7の内部電極は、互いに離間した状態で前記第4の誘電体層上に配置され、
前記第8及び第9の内部電極は、互いに離間した状態で前記第5の誘電体層上に配置され、
前記第10の内部電極は、前記第6の誘電体層上に配置されており、
前記第6の内部電極には、前記第1の連結用電極と接続される第6の連結用接続部が一体的に設けられ、
前記第7の内部電極には、前記第2の連結用電極と接続される第7の連結用接続部が一体的に設けられ、
前記第8の内部電極には、前記第1の端子電極と接続される第3の端子用接続部と、前記第1の連結用電極と接続される第8の連結用接続部とが一体的に設けられ、
前記第9の内部電極には、前記第2の端子電極と接続される第4の端子用接続部と、前記第2の連結用電極と接続される第9の連結用接続部とが一体的に設けられ、
前記第10の内部電極には、前記第2の連結用電極と接続される第10の連結用接続部が一体的に設けられ、
前記第6の内部電極は、前記複数の誘電体層の積層方向において前記第8及び第10の内部電極と隣り合い、
前記第7の内部電極は、前記複数の誘電体層の積層方向において前記第9の内部電極と隣り合い、
前記第6の内部電極と前記第8の内部電極と前記第10の内部電極とは、前記複数の誘電体層の積層方向から見て互いに重なり合っており、
前記第6の内部電極と前記第9の内部電極とは、前記複数の誘電体層の積層方向から見て互いに重なり合っておらず、
前記第7の内部電極と前記第8の内部電極とは、前記複数の誘電体層の積層方向から見て互いに重なり合っておらず、
前記第7の内部電極と前記第9の内部電極とは、前記複数の誘電体層の積層方向から見て互いに重なり合っており、
前記複数の誘電体層の積層方向における前記第1及び第2の内部電極と前記素体の前記第1の主面との直線距離が、前記複数の誘電体層の積層方向における前記第8及び第9の内部電極と前記素体の前記第2の主面との直線距離と略同一であることを特徴とする、請求項2又は3に記載された積層コンデンサ。 Comprising sixth to tenth internal electrodes disposed inside the element body;
The plurality of dielectric layers have fourth to sixth dielectric layers,
The first dielectric layer, the second dielectric layer, the third dielectric layer, the sixth dielectric layer, the fourth dielectric layer and the fifth dielectric layer are Are stacked in order,
The element body includes a first main surface located on the first dielectric layer side in the stacking direction of the plurality of dielectric layers, and the fifth dielectric layer in the stacking direction of the plurality of dielectric layers. A second main surface located on the side,
The sixth and seventh internal electrodes are disposed on the fourth dielectric layer in a state of being separated from each other,
The eighth and ninth internal electrodes are disposed on the fifth dielectric layer in a state of being spaced apart from each other;
The tenth internal electrode is disposed on the sixth dielectric layer;
The sixth internal electrode is integrally provided with a sixth connection portion connected to the first connection electrode,
The seventh internal electrode is integrally provided with a seventh connecting portion connected to the second connecting electrode,
The eighth internal electrode is integrally formed with a third terminal connection portion connected to the first terminal electrode and an eighth connection connection portion connected to the first connection electrode. Provided in
The ninth internal electrode is integrally formed with a fourth terminal connecting portion connected to the second terminal electrode and a ninth connecting connecting portion connected to the second connecting electrode. Provided in
The tenth internal electrode is integrally provided with a tenth connecting portion connected to the second connecting electrode,
The sixth internal electrode is adjacent to the eighth and tenth internal electrodes in the stacking direction of the plurality of dielectric layers;
The seventh internal electrode is adjacent to the ninth internal electrode in the stacking direction of the plurality of dielectric layers;
The sixth internal electrode, the eighth internal electrode, and the tenth internal electrode overlap each other when viewed from the stacking direction of the plurality of dielectric layers,
The sixth internal electrode and the ninth internal electrode do not overlap each other when viewed from the stacking direction of the plurality of dielectric layers,
The seventh internal electrode and the eighth internal electrode do not overlap each other when viewed from the stacking direction of the plurality of dielectric layers,
The seventh internal electrode and the ninth internal electrode overlap each other when viewed from the stacking direction of the plurality of dielectric layers,
A linear distance between the first and second internal electrodes in the stacking direction of the plurality of dielectric layers and the first main surface of the element body is the eighth and the eighth distances in the stacking direction of the plurality of dielectric layers. 4. The multilayer capacitor according to claim 2, wherein the multilayer capacitor is substantially the same as a linear distance between a ninth internal electrode and the second main surface of the element body. 5.
前記複数の誘電体層は、第4及び第5の誘電体層を有し、
前記第1の誘電体層、前記第2の誘電体層、前記第3の誘電体層、前記第4の誘電体層及び前記第5の誘電体層は、この順で積層されており、
前記素体は、前記複数の誘電体層の積層方向において前記第1の誘電体層側に位置する第1の主面と、前記複数の誘電体層の積層方向において前記第5の誘電体層側に位置する第2の主面とを有し、
前記第6及び第7の内部電極は、互いに離間した状態で前記第4の誘電体層上に配置され、
前記第8及び第9の内部電極は、互いに離間した状態で前記第5の誘電体層上に配置され、
前記第6の内部電極には、前記第1の連結用電極と接続される第6の連結用接続部が一体的に設けられ、
前記第7の内部電極には、前記第2の連結用電極と接続される第7の連結用接続部が一体的に設けられ、
前記第8の内部電極には、前記第1の端子電極と接続される第3の端子用接続部と、前記第1の連結用電極と接続される第8の連結用接続部とが一体的に設けられ、
前記第9の内部電極には、前記第2の端子電極と接続される第4の端子用接続部と、前記第2の連結用電極と接続される第9の連結用接続部とが一体的に設けられ、
前記第4の内部電極は、前記複数の誘電体層の積層方向において前記第7の内部電極と隣り合い、
前記第6の内部電極は、前記複数の誘電体層の積層方向において前記第8の内部電極と隣り合い、
前記第7の内部電極は、前記複数の誘電体層の積層方向において前記第9の内部電極と隣り合い、
前記第4の内部電極と前記第7の内部電極と前記第9の内部電極とは、前記複数の誘電体層の積層方向から見て互いに重なり合っており、
前記第6の内部電極と前記第8の内部電極とは、前記複数の誘電体層の積層方向から見て互いに重なり合っており、
前記第6の内部電極と前記第9の内部電極とは、前記複数の誘電体層の積層方向から見て互いに重なり合っておらず、
前記第7の内部電極と前記第8の内部電極とは、前記複数の誘電体層の積層方向から見て互いに重なり合っておらず、
前記複数の誘電体層の積層方向における前記第1及び第2の内部電極と前記素体の前記第1の主面との直線距離が、前記複数の誘電体層の積層方向における前記第8及び第9の内部電極と前記素体の前記第2の主面との直線距離と略同一であることを特徴とする、請求項2又は3に記載された積層コンデンサ。 Comprising sixth to ninth internal electrodes arranged inside the element body;
The plurality of dielectric layers have fourth and fifth dielectric layers,
The first dielectric layer, the second dielectric layer, the third dielectric layer, the fourth dielectric layer, and the fifth dielectric layer are laminated in this order,
The element body includes a first main surface located on the first dielectric layer side in the stacking direction of the plurality of dielectric layers, and the fifth dielectric layer in the stacking direction of the plurality of dielectric layers. A second main surface located on the side,
The sixth and seventh internal electrodes are disposed on the fourth dielectric layer in a state of being separated from each other,
The eighth and ninth internal electrodes are disposed on the fifth dielectric layer in a state of being spaced apart from each other;
The sixth internal electrode is integrally provided with a sixth connection portion connected to the first connection electrode,
The seventh internal electrode is integrally provided with a seventh connecting portion connected to the second connecting electrode,
The eighth internal electrode is integrally formed with a third terminal connection portion connected to the first terminal electrode and an eighth connection connection portion connected to the first connection electrode. Provided in
The ninth internal electrode is integrally formed with a fourth terminal connecting portion connected to the second terminal electrode and a ninth connecting connecting portion connected to the second connecting electrode. Provided in
The fourth internal electrode is adjacent to the seventh internal electrode in the stacking direction of the plurality of dielectric layers;
The sixth internal electrode is adjacent to the eighth internal electrode in the stacking direction of the plurality of dielectric layers;
The seventh internal electrode is adjacent to the ninth internal electrode in the stacking direction of the plurality of dielectric layers;
The fourth internal electrode, the seventh internal electrode, and the ninth internal electrode overlap each other when viewed from the stacking direction of the plurality of dielectric layers,
The sixth internal electrode and the eighth internal electrode overlap each other when viewed from the stacking direction of the plurality of dielectric layers,
The sixth internal electrode and the ninth internal electrode do not overlap each other when viewed from the stacking direction of the plurality of dielectric layers,
The seventh internal electrode and the eighth internal electrode do not overlap each other when viewed from the stacking direction of the plurality of dielectric layers,
A linear distance between the first and second internal electrodes in the stacking direction of the plurality of dielectric layers and the first main surface of the element body is the eighth and the eighth distances in the stacking direction of the plurality of dielectric layers. 4. The multilayer capacitor according to claim 2, wherein the multilayer capacitor is substantially the same as a linear distance between a ninth internal electrode and the second main surface of the element body. 5.
前記複数の誘電体層の積層方向における前記第1及び第2の内部電極と前記素体の前記第1の主面との直線距離が、前記複数の誘電体層の積層方向における前記第1及び第2の内部電極と前記素体の前記第2の主面との直線距離と略同一であることを特徴とする、請求項2又は3に記載された積層コンデンサ。 The element body includes a first main surface located on the first dielectric layer side in the stacking direction of the plurality of dielectric layers, and the third dielectric layer in the stacking direction of the plurality of dielectric layers. A second main surface located on the side,
A linear distance between the first and second internal electrodes in the stacking direction of the plurality of dielectric layers and the first main surface of the element body is the first and second in the stacking direction of the plurality of dielectric layers. 4. The multilayer capacitor according to claim 2, wherein the multilayer capacitor is substantially the same as a linear distance between a second internal electrode and the second main surface of the element body. 5.
前記複数の誘電体層は、第4の誘電体層を有し、
前記第4の誘電体層、前記第1の誘電体層、前記第2の誘電体層及び前記第3の誘電体層は、この順で積層されており、
前記第6及び第7の内部電極は、互いに離間した状態で前記第4の誘電体層上に配置され、
前記第6の内部電極には、前記第1の連結用電極と接続される第6の連結用接続部が一体的に設けられ、
前記第7の内部電極には、前記第2の連結用電極と接続される第7の連結用接続部が一体的に設けられ、
前記第6の内部電極は、前記複数の誘電体層の積層方向において前記第1の内部電極と隣り合い、
前記第7の内部電極は、前記複数の誘電体層の積層方向において前記第2の内部電極と隣り合い、
前記第6の内部電極と前記第1の内部電極とは、前記複数の誘電体層の積層方向から見て互いに重なり合っており、
前記第6の内部電極と前記第2の内部電極とは、前記複数の誘電体層の積層方向から見て互いに重なり合っておらず、
前記第7の内部電極と前記第1の内部電極とは、前記複数の誘電体層の積層方向から見て互いに重なり合っておらず、
前記第7の内部電極と前記第2の内部電極とは、前記複数の誘電体層の積層方向から見て互いに重なり合っていることを特徴とする、請求項6に記載された積層コンデンサ。 Comprising sixth and seventh internal electrodes disposed inside the element body;
The plurality of dielectric layers have a fourth dielectric layer;
The fourth dielectric layer, the first dielectric layer, the second dielectric layer, and the third dielectric layer are laminated in this order,
The sixth and seventh internal electrodes are disposed on the fourth dielectric layer in a state of being separated from each other,
The sixth internal electrode is integrally provided with a sixth connection portion connected to the first connection electrode,
The seventh internal electrode is integrally provided with a seventh connecting portion connected to the second connecting electrode,
The sixth internal electrode is adjacent to the first internal electrode in the stacking direction of the plurality of dielectric layers;
The seventh internal electrode is adjacent to the second internal electrode in the stacking direction of the plurality of dielectric layers;
The sixth internal electrode and the first internal electrode overlap each other when viewed from the stacking direction of the plurality of dielectric layers,
The sixth internal electrode and the second internal electrode do not overlap each other when viewed from the stacking direction of the plurality of dielectric layers,
The seventh internal electrode and the first internal electrode do not overlap each other when viewed from the stacking direction of the plurality of dielectric layers,
7. The multilayer capacitor according to claim 6, wherein the seventh internal electrode and the second internal electrode overlap each other when viewed from the lamination direction of the plurality of dielectric layers.
前記第2の内部電極は、前記第2の連結用接続部が設けられている部分よりも前記第2の端子用接続部寄りの第2の端子側領域を有しており、
前記第1及び第2の端子側領域には複数の開口部がそれぞれ設けられていることを特徴とする、請求項1〜7のいずれか一項に記載された積層コンデンサ。 The first internal electrode has a first terminal side region closer to the first terminal connection portion than a portion where the first connection connection portion is provided,
The second internal electrode has a second terminal side region closer to the second terminal connection portion than a portion where the second connecting connection portion is provided,
The multilayer capacitor according to claim 1, wherein a plurality of openings are provided in each of the first and second terminal side regions.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008270093A JP5093044B2 (en) | 2008-10-20 | 2008-10-20 | Multilayer capacitor |
US12/497,970 US8189321B2 (en) | 2008-09-30 | 2009-07-06 | Multilayer capacitor |
KR1020090092162A KR20100036982A (en) | 2008-09-30 | 2009-09-29 | Multilayer condensor |
US13/447,668 US8659873B2 (en) | 2008-09-30 | 2012-04-16 | Multilayer capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008270093A JP5093044B2 (en) | 2008-10-20 | 2008-10-20 | Multilayer capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010098254A JP2010098254A (en) | 2010-04-30 |
JP5093044B2 true JP5093044B2 (en) | 2012-12-05 |
Family
ID=42259711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008270093A Active JP5093044B2 (en) | 2008-09-30 | 2008-10-20 | Multilayer capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5093044B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5267548B2 (en) * | 2010-12-24 | 2013-08-21 | Tdk株式会社 | Multilayer capacitor |
JP6064362B2 (en) * | 2012-05-09 | 2017-01-25 | Tdk株式会社 | Multilayer capacitor |
KR101994713B1 (en) | 2013-04-22 | 2019-07-01 | 삼성전기주식회사 | Multi-layered ceramic capacitor and board for mounting the same |
JP6137047B2 (en) * | 2014-05-09 | 2017-05-31 | 株式会社村田製作所 | Multilayer capacitor and method of using the same |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1167586A (en) * | 1997-08-13 | 1999-03-09 | Taiyo Yuden Co Ltd | Chip-type network electronic component |
JP3907599B2 (en) * | 2003-03-07 | 2007-04-18 | Tdk株式会社 | Multilayer capacitor |
JP4293560B2 (en) * | 2006-07-12 | 2009-07-08 | Tdk株式会社 | Multilayer capacitor array |
-
2008
- 2008-10-20 JP JP2008270093A patent/JP5093044B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010098254A (en) | 2010-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4374041B2 (en) | Multilayer capacitor | |
JP2007317786A (en) | Multilayer capacitor | |
JP4462194B2 (en) | Multilayer feedthrough capacitor array | |
US8659873B2 (en) | Multilayer capacitor | |
US20180226191A1 (en) | Multilayer capacitor and electronic component device | |
JP5870674B2 (en) | Multilayer capacitor array | |
JP4475338B2 (en) | Multilayer capacitor | |
JP5093044B2 (en) | Multilayer capacitor | |
JP6201477B2 (en) | Multilayer capacitor | |
JP4428446B2 (en) | Multilayer capacitor | |
US7675732B2 (en) | Multilayer capacitor array | |
JP4600561B2 (en) | Multilayer capacitor | |
JP2009033044A (en) | Through-type layered capacitor | |
JP5131263B2 (en) | Multilayer capacitor | |
JP5042892B2 (en) | Feedthrough capacitor | |
JP5077180B2 (en) | Multilayer capacitor | |
US8125760B2 (en) | Multilayer capacitor | |
JP4412386B2 (en) | Feed-through multilayer capacitor | |
JP5131264B2 (en) | Multilayer capacitor | |
JP2018129435A (en) | Multilayer feed-through capacitor and electronic component device | |
JP2013251374A (en) | Multilayer capacitor | |
JP2010124010A (en) | Feedthrough capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120903 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5093044 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |