JP5090281B2 - 基板電位測定装置及び基板電位測定方法 - Google Patents

基板電位測定装置及び基板電位測定方法 Download PDF

Info

Publication number
JP5090281B2
JP5090281B2 JP2008189337A JP2008189337A JP5090281B2 JP 5090281 B2 JP5090281 B2 JP 5090281B2 JP 2008189337 A JP2008189337 A JP 2008189337A JP 2008189337 A JP2008189337 A JP 2008189337A JP 5090281 B2 JP5090281 B2 JP 5090281B2
Authority
JP
Japan
Prior art keywords
substrate
potential
processed
contact
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008189337A
Other languages
English (en)
Other versions
JP2010027940A (ja
Inventor
佳詞 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2008189337A priority Critical patent/JP5090281B2/ja
Publication of JP2010027940A publication Critical patent/JP2010027940A/ja
Application granted granted Critical
Publication of JP5090281B2 publication Critical patent/JP5090281B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Description

本発明は、被処理基板の電位を測定するための基板電位測定装置及び基板電位測定方法に関し、特に、処理室内でステージに保持されている被処理基板の電位を処理中または処理後に可及的速やかに測定できる基板電位測定装置及び基板電位測定方法に関する。
例えば半導体素子の製造工程で用いられるスパッタリング法やCVD法による真空成膜処理またはエッチング処理等の真空処理装置ではプラズマを用いることが一般に知られている。これらの真空処理装置を用いて処理する場合、近年のデバイスの微細化、高集積化の進展に伴い、異常放電等によるプラズマダメージで半導体素子が破壊され易いため、プラズマダメージを如何に抑制するかが問題となっている。
従来、処理室にて第1及び第2の両電極を相互に離間して対向配置し、両電極のうち少なくとも一方をアース接地し、かつ、他方にプラズマ発生用の電力を印加することによりプラズマを発生させ、両電極のうち少なくとも一方に載置したシリコンウエハ等の被処理基板をプラズマを用いて処理するように構成したものにおいて、接地電位に対するプラズマ電位と、接地電位に対する基板表面の電位の差変動を測定し、測定した値の変動に基づいて異常放電の有無を判断することが特許文献1で知られている。
具体的には、高周波電源に接続された一方の電極に、当該電極の電位を測定する電圧モニタ部を接続し、異常放電が発生するときには基板を保持した他方の電極を接地していることで、一方の電極の電位が変動することを利用して異常放電の有無が判断できるようになっている。
然し、上記特許文献1記載のものは、両電極のうち少なくとも一方をアース接地した真空処理装置にしか適用できないという問題がある。ここで、処理中に被処理基板にて異常放電が発生したときには当該被処理基板自体の電位が変動している。このことから、処理中に基板電位を直接監視できれば、プラズマを用いた処理が安定して行われているか否かが明確に管理できるようになる。
また、上記真空処理装置においては、被処理基板を位置決めして保持するために静電吸着方式の所謂静電チャックを用いることが一般に知られている(例えば、特許文献2参照)。静電チャック表面に配置されている誘電体層は通常高抵抗(1E7〜1E14Ω・cm)であることが多く、電荷の放電に時間を要することが知られている。
然し、半導体製造においては、生産性を重視して残留電荷の放電を長時間待つことなく、処理後直ちに基板を次工程へと搬送することが求められている。このため、基板搬送時に残留電荷の影響を受けて基板の搬送不良が発生し得ることから、処理後に基板電位を直接監視できれば、搬送不良の発生を回避しつつ、被処理基板を可及的速やかに次工程へと搬送できる。
特開2007−214176号公報 特開平10−335439号公報
そこで、本発明は、以上の点に鑑み、処理中または処理後に可及的速やかに基板電位を測定できるようにした簡単な構成の基板電位測定装置及び基板電位測定方法を提供することをその課題とする。
上記課題を解決するために、本発明の基板電位測定装置は、処理室内のステージに、アースに対して絶縁状態で保持された被処理基板の電位を測定する基板電位測定装置であって、前記被処理基板に接触可能な導電性の接触手段と、抵抗を介して前記接触手段をアース接地して前記抵抗間に発生する電位を測定する測定手段とを備え、被処理基板の電位と同等の基準電位を前記接触手段に印加する電源を更に備えたことを特徴とする。
本発明によれば、アースに対して絶縁された被処理基板に接触手段を接触させると、当該被処理基板が電位を持っていればアースに対して電流が流れる。その際、抵抗により電流の流れを制限しながら抵抗間に発生した電位を測定手段にて測定すれば、被処理基板の電位が測定される。なお、本発明において、アースに対して絶縁とは被処理基板が10kΩ以上絶縁された状態を言う。
このように本発明によれば、処理中または処理後に必要に応じて接触手段を接触させるだけで、簡単な構成で被処理基板の電位を測定し得る。従って、例えば基板電位がプラズマ電位に対してマイナスになるようにバイアス電位を印加しながら、被処理基板に対しAr等の陽イオンを引き込んでエッチング処理する真空処理装置においても、処理中に基板電位を適宜測定することで異常放電の発生を監視でき、その上、エッチング速度をも事実上管理できるようになる。
それに加えて、被処理基板が静電チャックを備えたステージで保持されている場合においては、残留電荷と吸着力との関係とを予め取得しておけば、処理後の基板電位を測定することで、搬送不良の発生を回避しつつ、可及的速やかに基板を次工程へと搬送できる。
本発明においては、前記接触手段をステージ内に組み付けた構成を採用すれば、ステージに載置された基板によりプラズマから遮蔽されることで、接触手段の表面が荒れたり、また、反応生成物が堆積したりする不具合は生じない。
また、前記被処理基板の非処理面に対し前記接触手段を進退自在に駆動する駆動手段を備えた構成を採用すれば、基板電位を測定する場合のみ接触手段を基板に接触させるようにできてよい。
ところで、接触手段を被処理基板に接触させようとするとき、被処理基板に滞留する電荷が接触手段に飛び移って火花放電を発生し、基板に損傷を与えてしまう虞がある。そこで、スイッチ手段を更に備え、前記接触手段を前記被処理基板に接触させた後、前記スイッチ手段を作動させて前記抵抗間に生じる電位を測定する構成を採用すれば、接触手段の被処理基板への接触時に火花放電が発生することを防止できる。
なお、本発明においては、被処理基板の電位と同等の基準電位を前記接触手段に印加する電源を更に備える構成を採用すれば、接触手段を基板に接触させたときに流れる電流を最小限に抑制しつつ基板電位を測定できる。
さらに、上記課題を解決するために、本発明の基板電位測定方法は、処理室内のステージに、アースに対して絶縁状態で被処理基板を保持させ、前記被処理基板に、被処理基板の電位と同等の基準電位を印加した導電性の接触手段を接触させ、前記接触手段を抵抗を介してアース接地し、抵抗間に発生する電位から基板の電位を測定するようにしたことを特徴とする。
以下、図面を参照して本発明の実施の形態の基板電位測定装置を組み付ける処理装置として反応性イオンエッチング装置(以下、「RIE装置」という)を例に説明する。
RIE装置は、公知の構造を有し、処理室を構成する真空チャンバ1を有する。真空チャンバ1の天井部1a中央には、当該真空チャンバ1にエッチングガスを導入するガス導入部2が設けられている。ガス導入部2は、真空チャンバ1の天上部1aから内方に向かって突出させた環状の突出部2aと、その先端に装着され、複数個の孔Hが開設されたシャワープレート2bとを有し、突出部2aとシャワープレート2bとで区画された空間がガス拡散室2cとしての役割を果たす。
ガス導入部2には少なくとも1本のガス管2dが接続され、このガス管2dの他端が、図示省略したマスフローコントローラを介してガス源に連通している。そして、エッチング処理しようとする被処理基板Sに応じて適宜選択されたエッチングガスやこれに不活性ガスなどのキャリアガスを所定の混合比で混合したガスが所定の流量で拡散室2cに供給されるようになっている。ここで、例えばエッチング処理される被処理基板Sとしてシリコンウエハを用いる場合には、エッチングガスとしてSF、O等が用いられる。
真空チャンバ1の天井部1aは電極として構成され、当該天井部1aは、公知の構造を有するマッチングボックスM1を介して高周波電源E1に接続され、真空チャンバ1に導入されたエッチングガスに高周波電位を印加してプラズマ化させるようになっている。また、真空チャンバ1の底部には、被処理基板Sが載置されるステージ3が、図示省略した絶縁体3aを介してシャワープレート2bと同心に対向配置され、被処理基板Sの処理すべき面を上側にして(他面を非処理面という)、当該被処理基板Sが載置されるようになっている。
円筒形状のステージ3は、公知の構造を有するマッチングボックスM2を介して高周波電源E2に接続され、処理中にプラズマ電位に対してプラスまたはマイナスになるようにバイアス電位を印加し、基板Sに対しの陽イオンまたは陰イオンを引き込むようになっている。なお、ステージ3には、基板Sに対するエッチング処理に応じて基板Sを適宜加熱、冷却できるように、公知の構造を有する抵抗加熱式ヒータや冷媒循環手段(図示せず)を組み付ける構成を採用することができる。
図2を参照して、ステージ3の上面たる基板載置面には、静電チャック4が備えられている。静電チャック4は、公知の構造を有し、基板ステージ3の上面に設けた絶縁層41と、絶縁層41上面にパターニングして形成した電極42と、この電極42を覆うように絶縁層41上に設けた誘電層43とから構成され、図示省略した電源から電極42に通電することで静電吸着式により被処理基板Sを吸着保持する。この場合、被処理基板Sはアースから絶縁状態で保持されることになる。
また、ステージ3には、本実施の形態の基板電位測定装置5が組み付けられている。基板電位測定装置5は、CuやAl等の導電性金属からなる棒状の接触ピン(接触手段)6を備え、当該接触ピン6は、静電チャック4を含むステージ3の所定位置で上下に貫通させて形成した貫通孔7に移動自在に挿設されている。ステージ3の下面より下方に突出した接触ピンの下端は、エアーシリンダや直動モータ等の駆動手段8の駆動軸8aに連結されている。そして、駆動手段8によって、接触ピン6の上端が貫通孔7内まで下降して被処理基板Sと離間する待機位置と、接触ピン6の上端が貫通孔7上方に上昇して被処理基板Sの非処理面に接触する接触位置との間で昇降自在となる。
駆動手段8は、その駆動軸8aが真空チャンバ11内まで突出するように真空チャンバ1の底壁外側にシール手段(図示せず)を介して取付けられ、駆動軸8aの先端にはフランジ8bが形成されている。そして、フランジ8bとステージ3の裏面所定位置に取付けた環状の絶縁部材3bとの間にはベローズ9が縮設され、ベローズ9により接触ピン6が真空シールされている。上記構成を採用することで、ステージ3に載置された被処理基板Sにより、処理中にプラズマから接触ピン6が遮蔽されることで、その表面が荒れたり、また、反応生成物が堆積したりする不具合は生じない。
接触ピン6は、所定の抵抗値を有する抵抗10を介設した電線11によりアース接地されている。抵抗10は、少なくとも被処理基板S自体の抵抗値より高い抵抗値を有するものが用いられる。この場合、アースと被処理基板Sとを電気的に接続したときに、基板電位の低下が極力抑制されると共に、抵抗10と被処理基板S自体が有する抵抗値とによって発生する電位が分圧されないように抵抗値を選択することが好ましい。また、被処理基板Sの種類に応じて抵抗値が変更できるように可変抵抗を用いるようにしてもよい。
抵抗10の両端には、当該抵抗10間に発生する電位を測定する公知の構造を有する電位モニタ(測定手段)11が接続されている。また、抵抗10の片端とアースとの間にはスイッチ手段12が設けられ、接触ピン6とアースとを適宜接続できるようになっている。
次に、本実施の形態の基板電位測定装置5を用いた基板電位測定方法について説明する。先ず、被処理基板Sをステージ3に位置決めして載置し、静電チャックの電極42に通電して被処理基板Sを吸着する。この場合、接触ピン6は待機位置に存し、また、スイッチ手段12により接触ピン6とアースとの接続が遮断されている。そして、真空チャンバ1内を所定の圧力まで真空引きした後、エッチングガスを導入しつつ高周波電源E1を介して電力投入し、エッチングガスに高周波電位を印加してプラズマ化させる。それと同時に、高周波電源E2を介してステージに電力投入してバイアス電位を印加し、被処理基板Sに対してイオンを引き込みながら、エッチング処理を実施する。
このようなエッチング処理中に被処理基板Sの電位を測定する場合、駆動手段8を作動させて接触ピン6を待機位置から接触位置に移動させる。このとき、接触ピン6の上端が被処理基板Sの非処理面に当接する。次いで、スイッチ手段12を作動させて接触ピン6とアースとを接続する。
接触ピン6とアースとが接続されると、被処理基板Sが電位を持っていればアースに対して電流が流れる。このとき、抵抗10により電流の流れを制限しながら抵抗10の両端に接続された電位モニタ11によりその電位が測定される。この測定した電位は、電流の流れを制限していることで基板電位に相当し、これにより、基板電位が測定される。ここで、本実施の形態では、接触ピン6を被処理基板Sに接触させた後に、スイッチ手段12を作動させてアース接地しているため、被処理基板Sに滞留する電荷が接触ピン6に飛び移って火花放電を発生し、被処理基板Sに損傷を与えることが防止できる。
処理中に基板電位の測定が不要となった場合には、スイッチ手段12を作動させて接触ピン6とアースとの接続を遮断した後、駆動手段8を作動させて接触ピン6を接触位置から待機位置に移動させ、両者の接触を遮断する。
このように本実施の形態では、絶縁状態の被処理基板Sが電位を持っている限り、簡単な構造で必要に応じて処理中に基板電位を可及的速やかに測定できる。その結果、被処理基板Sにバイアス電位を印加しながらエッチング処理する上記RIE装置においても、測定した基板電位から異常放電の発生を監視でき、それに加えて、エッチング速度をも事実上管理できるようになる。
他方で、処理後において基板電位を測定したい場合には、静電チャック4の電極42への通電を停止して吸着を解除した後、上記と同じ手順で接触ピン6の駆動手段8及びスイッチ11を作動させる。このとき、被処理基板Sが例えばマイナスに帯電していると、電圧計にはマイナスの電位が発生する。従って、静電チャック4の電極42への通電を停止して吸着を解除したときの残留電荷と吸着力との関係を予め取得しておけば、処理後の基板電位を測定することで、搬送不良の発生を回避しつつ、処理後の被処理基板Sを次工程へと可及的速やかに搬送できる。
尚、本実施の形態では、RIE装置に基板電位測定装置5を組み付けたものを例に説明したが、これに限定されるものではなく、スパッタリング法やCVD法による真空成膜処理または他のエッチングに適用でき、被処理基板Sが電位を持っている限り、必要に応じて処理中または処理後に基板電位を可及的速やかに測定できる。
また、本実施の形態では、接触ピン6をステージ3に組み付け、被処理基板Sの非処理面に接触させるものを例として説明したが、これに限定されるものではなく、接触ピン6の位置は任意に設定できる。また、接触ピン6を駆動手段8に連結したものを例に説明したが、これに限定されるものではない。
図3に示すように、ステージ3の所定の位置に、ステージ3の上面に凹部20を形成し、当該凹部20にコイルバネ等の付勢手段21を介して接触手段22を設ける構成を採用してもよい。この場合、ステージ3に被処理基板Sが載置されていない状態では、接触ピン22の上端が付勢手段21による付勢力でステージ3から上面から上方に突出し、ステージ3に被処理基板Sを載置して静電チャック4で吸着すると、接触ピン22の上端が基板の裏面の当接し、付勢手段21の付勢力に抗して接触ピンが凹部20内で下降しつつ接触ピン22の上端が被処理基板Sの非処理面に接触した状態となる。
さらに、本実施の形態では、接触ピン6をアース接地した場合を例に説明したが、これに限定されるものではなく、それに加えて、接触ピン6をブロッキングコンデンサーCを介して被処理基板Sの電位と同等の電位を印加する電源に接続する構成を採用してもよい(図1に点線で示されている)。これにより、接触ピン6を被処理基板Sに接触させたときに、流れる電流を最小限に抑制しつつ基板電位を測定できるようになる。
本発明の実施の形態の基板電位測定装置が組み込まれたRIE装置を模式的に示す断面図。 図1の部分拡大断面図。 本発明の基板電位測定装置の変形例を模式的に説明する断面図。
符号の説明
3 ステージ
4 静電チャック
5 基板電位測定装置
6 接触ピン(接触手段)
7 貫通孔
8 駆動手段
10 抵抗
11 電位モニタ(測定手段)
12 スイッチ手段

Claims (5)

  1. 処理室内のステージに、アースに対して絶縁状態で保持された被処理基板の電位を測定する基板電位測定装置であって、
    前記被処理基板に接触可能な導電性の接触手段と、抵抗を介して前記接触手段をアース接地して前記抵抗間に発生する電位を測定する測定手段とを備え、被処理基板の電位と同等の基準電位を前記接触手段に印加する電源を更に備えたことを特徴とする基板電位測定装置。
  2. 前記接触手段をステージ内に組み付けたことを特徴とする請求項1記載の基板電位測定装置。
  3. 前記被処理基板の非処理面に対し前記接触手段を進退自在に駆動する駆動手段を備えたことを特徴とする請求項2記載の基板電位測定装置。
  4. スイッチ手段を更に備え、前記接触手段を前記被処理基板に接触させた後、前記スイッチ手段を作動させて前記抵抗間に生じる電位を測定することを特徴とする請求項1乃至請求項3のいずれか1項に記載の基板電位測定装置。
  5. 処理室内のステージに、アースに対して絶縁状態で被処理基板を保持させ、前記被処理基板に、被処理基板の電位と同等の基準電位を印加した導電性の接触手段を接触させ、前記接触手段を抵抗を介してアース接地し、抵抗間に発生する電位から基板の電位を測定するようにしたことを特徴とする基板電位測定方法。
JP2008189337A 2008-07-23 2008-07-23 基板電位測定装置及び基板電位測定方法 Active JP5090281B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008189337A JP5090281B2 (ja) 2008-07-23 2008-07-23 基板電位測定装置及び基板電位測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008189337A JP5090281B2 (ja) 2008-07-23 2008-07-23 基板電位測定装置及び基板電位測定方法

Publications (2)

Publication Number Publication Date
JP2010027940A JP2010027940A (ja) 2010-02-04
JP5090281B2 true JP5090281B2 (ja) 2012-12-05

Family

ID=41733466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008189337A Active JP5090281B2 (ja) 2008-07-23 2008-07-23 基板電位測定装置及び基板電位測定方法

Country Status (1)

Country Link
JP (1) JP5090281B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000268993A (ja) * 1999-03-15 2000-09-29 Toshiba Corp プラズマ計測用プローブ,プラズマ計測装置及びプラズマ生成装置
JP2005310945A (ja) * 2004-04-20 2005-11-04 Hitachi High-Technologies Corp 半導体製造装置およびウェハの静電吸着方法・除電方法

Also Published As

Publication number Publication date
JP2010027940A (ja) 2010-02-04

Similar Documents

Publication Publication Date Title
JP2016225439A (ja) プラズマ処理装置及び基板剥離検知方法
KR101415551B1 (ko) 정전척, 이의 제조 방법 및 이를 포함하는 기판 처리 장치
US7541283B2 (en) Plasma processing method and plasma processing apparatus
JP6292977B2 (ja) 静電チャック及び半導体・液晶製造装置
KR101918810B1 (ko) 기판 처리 방법 및 기판 처리 장치
US20060037704A1 (en) Plasma Processing apparatus and method
US20060175772A1 (en) Substrate holding mechanism using electrostaic chuck and method of manufacturing the same
TWI559359B (zh) 中段頻率射頻範圍中之高電壓偏壓電源用之旁路電容器
KR20000071664A (ko) 반도체 웨이퍼 프로세스 장치에서 지지 표면을 회복시키는방법 및 장치
JP2005136350A (ja) 静電吸着装置、プラズマ処理装置及びプラズマ処理方法
JP2018093173A (ja) プラズマ処理装置
JP6308871B2 (ja) 静電チャック及び半導体・液晶製造装置
JP4010541B2 (ja) 静電吸着装置
JP2016058670A (ja) プラズマ処理装置
JP4642809B2 (ja) プラズマ処理方法及びプラズマ処理装置
US9484180B2 (en) Plasma processing method and plasma processing apparatus
JP5090281B2 (ja) 基板電位測定装置及び基板電位測定方法
JP2011049567A (ja) 分割可能な電極及びこの電極を用いたプラズマ処理装置ならびに電極交換方法
KR100780366B1 (ko) 반도체 제조 장치
US8593780B2 (en) Substrate removing method and storage medium
JP2005310945A (ja) 半導体製造装置およびウェハの静電吸着方法・除電方法
JP2001223259A (ja) 静電吸着電極
JPH11233602A (ja) 静電吸着装置及び試料処理装置
JP5335421B2 (ja) 真空処理装置
CN110797251A (zh) 基底加工设备和基底加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5090281

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250