JP5075489B2 - 磁気デバイスおよびその製造方法 - Google Patents
磁気デバイスおよびその製造方法 Download PDFInfo
- Publication number
- JP5075489B2 JP5075489B2 JP2007150337A JP2007150337A JP5075489B2 JP 5075489 B2 JP5075489 B2 JP 5075489B2 JP 2007150337 A JP2007150337 A JP 2007150337A JP 2007150337 A JP2007150337 A JP 2007150337A JP 5075489 B2 JP5075489 B2 JP 5075489B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- conductive layer
- layer
- magnetic
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Hall/Mr Elements (AREA)
- Measuring Magnetic Variables (AREA)
Description
このMIセンサには、磁性体薄膜を用いた薄膜タイプや、磁性体ワイヤにコイルを巻いたピックアップタイプなど様々な形態がある。
しかしながら、薄膜タイプのMIセンサの場合、センサを最も感度の良い磁界で動作させるためには、磁石やコイルなどでバイアス磁界を印加させる必要がある。
ところが、バイアス磁界の印加に磁石を用いた場合、角型比が優れ、任意の磁界を発生できる材料を選択することや、磁石形状、配置を最適化することが必要であるだけでなく、磁界の強さや向きが同じものを安定して製造することが難しい。また、バイアス磁界の印加にコイルを用いた場合、任意の磁界を得るには、小型化と省電力化がトレードオフ(二律背反)の関係にあり、小型で省電力のセンサの実現が難しい。
また、MIセンサではないが、帯状の磁性体にピックアップコイルを巻いた磁気センサも提案されている(例えば、特許文献3参照)。
さらに、磁性体ワイヤや帯状磁性体の特性変化を効率良く検出するには、磁性体ワイヤや帯状磁性体とピックアップコイルとの間の距離を狭くしたり、コイルの巻き数を増やすと有効であるが、従来の方法では磁性体コイル間の距離や巻き数の改善には共に限界があった。
また、本発明は、特性のばらつきが抑制され、優れた歩留まりで容易に製造できる磁気デバイスの製造方法を提供することを目的とする。
本発明の請求項2に係る磁気デバイスは、請求項1において、前記第一絶縁層は、前記第一導電層を前記第一磁性膜に対して電気的に絶縁させる絶縁層であり、前記第二絶縁層は、前記第一磁性膜を前記第二導電層に対して電気的に絶縁させる絶縁層であり、前記第三絶縁層は、前記第二導電層を外部に対して電気的に絶縁させる絶縁層であることを特徴とする。
本発明の請求項4に係る磁気デバイスは、請求項3において、前記第五絶縁層は、前記第三導電層を前記第二磁性膜に対して電気的に絶縁させる絶縁層であり、前記第六絶縁層は、前記第二磁性膜を前記第四導電層に対して電気的に絶縁させる絶縁層であり、前記第七絶縁層は、前記第四導電層を外部に対して電気的に絶縁させる絶縁層であることを特徴とする。
ゆえに、MIセンサ素子である前記第一磁性体素子の周囲に、前記第一導電層と前記第二導電層により構成された、ゼロ磁界で動作する優れた感度を有するコイル配線が配置されたMIセンサ構造とすることができる。
したがって、薄膜製造技術を用いて形成することができ、バイアス磁界を印加させる必要がない薄膜タイプの磁性体素子と、外部磁界の変化による磁性体素子の特性変化を電圧の変化として検出することができるピックアップコイルを備えた磁気デバイスを提供することができる。
さらに、前記第二導電層と前記第二絶縁層を覆うように配された第三絶縁層を備え、前記第一導電層、前記第二導電層及び/又は前記第一磁性体素子が、前記第三絶縁層の外面へ開口部を有する貫通孔を通じて外部と電気的に接続される構造を備えていることで、前記第一磁性体素子が前記貫通孔を通じて外部と電気的に接続し、前記第一磁性体素子に電流を流すことで、直交フラックスゲートセンサとして利用することもできる。
ゆえに、MIセンサ素子である前記第二磁性体素子の周囲に、前記第三導電層と前記第四導電層により構成された、ゼロ磁界で動作する優れた感度を有するコイル配線が配置されたMIセンサ構造とすることができる。
したがって、薄膜製造技術を用いて形成することができ、バイアス磁界を印加させる必要がない薄膜タイプの磁性体素子と、外部磁界の変化による磁性体素子の特性変化を電圧の変化として検出することができるピックアップコイルを備えた磁気デバイスを提供することができる。
さらに、前記第四導電層と前記第六絶縁層を覆うように配された第七絶縁層を備え、前記第三導電層、前記第四導電層及び/又は前記第二磁性体素子が、前記第四絶縁層の下面へ開口部を有する貫通孔を通じて前記半導体回路と電気的に接続される構造を備えていることで、前記第二磁性体素子が前記貫通孔を通じて前記半導体回路と第二基板上で効率良く電気的に接続することができ、前記第二磁性体素子に電流を流すことで、直交フラックスゲートセンサとして利用することもできる。
ゆえに、磁気デバイスの製造において、半導体製造で用いられている薄膜形成技術を応用して、前記第一導電層、前記第一絶縁層、前記第一磁性体素子、前記第二絶縁層、前記第二導電層を製造のばらつきなく形成することができる。しかも、前記第一磁性体素子と、前記第一導電層及び前記第二導電層との距離や、コイルの配線幅、配線のピッチ間隔、配線の厚さ、配線の巻き数、等を任意に設計することが可能な設計上の自由度が高い構成を備えることができる。
したがって、特性のばらつきが抑制され、優れた歩留まりで容易に製造することができる磁気デバイスの製造方法を提供することができる。
さらに、前記第一絶縁層、前記第二絶縁層、前記第三絶縁層のいずれか1以上に、前記第一磁性体素子が、外部と電気的に接続されるように前記第三絶縁層の外面へ開口部を有する貫通孔を形成する工程を備えることで、直交フラックスゲートセンサとして利用することもできる磁気デバイスを製造することができる。
ゆえに、磁気デバイスの製造において、半導体製造で用いられている薄膜形成技術を応用して、前記第四絶縁層、前記第三導電層、前記第五絶縁層、前記第二磁性体素子、前記第六絶縁層、前記第四導電層を製造のばらつきなく形成することができる。しかも、前記第二磁性体素子と、前記第三導電層及び前記第四導電層との距離や、コイルの配線幅、配線のピッチ間隔、配線の厚さ、配線の巻き数、等を任意に設計することが可能な設計上の自由度が高い構成を備えることができる。
したがって、特性のばらつきが抑制され、優れた歩留まりで容易に製造することができる磁気デバイスの製造方法を提供することができる。
さらに、前記第四絶縁層、前記第五絶縁層、前記第六絶縁層のいずれか1以上に、前記第二磁性体素子が、前記半導体回路と電気的に接続されるように前記第四絶縁層の下面へ開口部を有する貫通孔を形成する工程を備えることで、前記第二磁性体素子を前記半導体回路と第二基板上で効率良く電気的に接続した、直交フラックスゲートセンサとして利用することもできる磁気デバイスを製造することができる。
以下、最良の形態に基づき、図面を参照して本発明を説明する。
本発明に係る磁気デバイスは、第一の構造の磁気デバイス(第一の磁気デバイス)と、第二の構造の磁気デバイス(第二の磁気デバイス)とに大きく分けることができる。第一の磁気デバイスは、基板の一面側に配されたMIセンサ素子である磁性体素子の周囲にコイル形状をなすように導電層が配置され、前記導電層及び/又は前記磁性体素子が外部と電気的に接続される構造を備えている。また、第二の磁気デバイスは、半導体回路を有する基板の一面側に絶縁層を介して配されたMIセンサ素子である磁性体素子の周囲にコイル形状をなすように導電層が配置され、前記導電層及び/又は前記磁性体素子が前記半導体回路と電気的に接続される構造を備えている。
まず、第一の磁気デバイスについて、図1乃至図5に基づき説明する。
図1は、本発明に係る第一の磁気デバイスの一例を示す模式的な平面図(a)と、模式的な断面図(b)、(c)及び(d)である。図1(b)は図1(a)に示すA−A線に沿った断面、図1(c)は図1(a)に示すB−B線に沿った断面、及び、図1(d)は図1(a)に示すC−C線に沿った断面、をそれぞれ表している。
第二導電層14は、第一絶縁層21、第二絶縁層22、第三絶縁層23の各々を構成する膜に被覆されている。
そして、第一の磁気デバイス10は、第一導電層12と第二導電層14が電気的に接続されてコイル形状をなし、第一導電層12、第二導電層14及び/又は第一磁性体素子13が、その両端部に配した電極パッド13a、13bを通じて、第三絶縁層23の外面へ開口部を有する貫通孔16,17を通じて外部と電気的に接続される構造も備えている。
また、第一基板11は、ウエハでもよく、ウエハをチップ寸法に切断(ダイシング)したチップであっても良い。
この第一導電層12をなす材料としては、たとえばAlやCu、Auなどの非磁性の導電体を挙げることができる。また、第一導電層12の膜厚は、たとえば1〜40μmであり、その幅は、たとえば1〜40μmである。この第一導電層12は、ウエハレベルパッケージの製造で用いられるような半導体製造技術、たとえばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
また、図2に示すように、第一導電層12により構成される配線は、そのピッチ間隔w1が、たとえば1〜40μmにすると良い。これにより、外部磁界による第一磁性体素子13の特性の変化をピックアップコイルで効率的、かつ、ノイズを少なく取得することができる。
また、第一磁性体素子(磁性体薄膜)13の膜厚は、たとえば0.5〜5.0μmであり、その幅は、たとえば1〜40μmである。また、第一磁性体素子13は、ウエハレベルパッケージの製造で用いられるような半導体製造技術、たとえばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
この第二導電層14をなす材料としては、たとえばAlやCu、Auなどの非磁性の導電体を挙げることができる。また、第二導電層14の膜厚は、たとえば1〜40μmであり、その幅は、たとえば1〜40μmである。この第二導電層14もまた、ウエハレベルパッケージの製造で用いられるような半導体製造技術、たとえばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
また、図2に示すように、第二導電層14により構成される配線は、そのピッチ間隔w2が、たとえば1〜40μmにすると良い。これにより、外部磁界による第一磁性体素子13の特性の変化をピックアップコイルで効率的、かつ、ノイズを少なく取得することができる。
なお、上述した2つのピッチ間隔w1、w2は何れも、配線パターンの中心間距離であり、通常は、w1=w2という関係が好適に用いられる。
また、図2に示すように、第一絶縁層21は、その厚さt1が、たとえば1〜40μmとすると良い。これにより、外部磁界による第一磁性体素子13の特性の変化をピックアップコイルで効率的、かつ、ノイズを少なく取得することができる。換言すると、厚さt1は、第一導電層12と第一磁性体素子13との間隔であり、第一絶縁層21の厚さではない。
また、図2に示すように、第二絶縁層22は、その厚さt2が、たとえば1〜40μmとすると良い。これにより、外部磁界による第一磁性体素子13の特性の変化をピックアップコイルで効率的、かつ、ノイズを少なく取得することができる。ただし、図2において、厚さt2は、第一磁性体素子13と第二導電層14との間隔であり、第二絶縁層22の厚さではない。
しかも、ピックアップコイルを構成する配線の幅、ピッチ間隔、厚さ、巻き数、磁性体素子との距離を任意に設計でき、容易に作製できる効果を有する。これにより、コイル配線と磁性体素子との間隔を極限まで近づけ、コイル配線の巻き数を極限まで多くしたものとすることができる。したがって、外部磁界の変化による磁性体素子の特性変化を前記コイル配線により効率良く検出することができる。
貫通孔16は、図1(b)に示すように、第一磁性体素子13の両端部に配した電極パッド13a、13bが露呈するように、第二絶縁層22及び第三絶縁層23に開口部を設けて形成される。
また、第一導電層12と第二導電層14により構成されるコイルの両端にも、電極パッド14a、14bが配される。
図示しないが、電極パッド13a、13bは第一磁性体素子13と同じ層(材料)でも良く、その場合には、第二絶縁層22、及び第三絶縁層23の全てに開口部を設ける。また、コイルの電極パッド14a、14bも、第一導電層12、第二導電層14と同じ層(材料)としても構わない。
このように、第一絶縁層21、第二絶縁層22、及び第三絶縁層23に貫通孔16,17を形成することで、前記第一導電層12、前記第二導電層14及び/又は前記第一磁性体素子13が、外部と電気的に接続される構造を備えることができる。
図3の構成を採用した場合、第一磁性体素子13の新たな電極パッド18とその延長部25は、第一磁性体素子13を設けた後に、たとえばAl、Cu、Auなどを用いて形成される。また、コイルの新たな電極パッド19とその延長部26は、コイル配線時、コイルと同じ部材で一緒に形成されるか、または、コイルを設けた後に、たとえばAl、Cu、Auなどを用いて形成される。
図4及び図5は、上記電磁デバイスの製造方法の一例を工程順に示す模式的断面図である。
まず、第一基板11を準備する。この第一基板11が半導体回路を有する半導体基板である場合は、前記半導体回路を覆うように絶縁層(不図示)を形成する。
次に、第一基板11の一面側に第一磁性体素子13を形成するため、前記第一基板11の一面側に第一導電層12を形成する[図4(a)参照]。第一導電層12は、たとえばフォトリソグラフィ法によりレジストマスクを形成した後、メッキによって導電体を積層すれば良い。
次いで、前記第一導電層12を覆うように第一絶縁層21を形成する[図4(b)参照]。第一絶縁層21としては、たとえばプラズマCVD法やスパッタ法などによりSiO2 を形成する。
そして、前記第一絶縁層21上に第一磁性体素子(磁性膜)13を形成する[図4(c)参照]。これにより、第一基板11の一面側に第一磁性体素子13が配された構造となる。
引き続き、前記第一絶縁層21と同様の方法により、前記第一磁性体素子13を覆うように第二絶縁層22を形成する[図4(d)参照]。
その後、前記第一絶縁層21と同様の方法により、前記第二導電層14と前記第二絶縁層22を覆うように第三絶縁層23を形成する[図5(b)参照]。
そして、前記第一絶縁層21、前記第二絶縁層22、前記第三絶縁層23のいずれかに1以上に、前記第一導電層12、前記第二導電層14及び/又は前記第一磁性体素子13が、外部と電気的に接続されるように前記第三絶縁層23の外面へ開口部を有する貫通孔16,17を形成する[図5(c)参照]。
これにより、本実施形態の磁気デバイス10が完成する。
なお、上記説明では、貫通孔が一括で開口する方法を例示したが、開口してある層を積層して貫通孔を形成しても、本発明の作用・効果は得られる。たとえば、絶縁層が樹脂の場合には、各層形成時に開口する手法を採用してもよい。
このようにウエハ面内で複数の磁気デバイスを大量に一括して作製できるので、ばらつきが抑制され、安定した特性のピックアップコイルと磁性体素子を集積した磁気デバイスが、優れた歩留まりで、効率的に製造することができる。
図6は、本発明の第一の磁気デバイスにおける配線パターンの他の例を示す模式的平面図である。
図6に示す磁気デバイス30では、第一基板31上に、直線形状をなす五本の磁性体素子33A、33B、33C、33D、33Eが配され、これら磁性体素子が、一方の縁部側から他方の縁部側に向かって当該第一基板31の一面に沿って蛇行するメアンダ形状となるように、直列的に接続形成された配線パターンとなっている。
すなわち、たとえば一番上の磁性体素子33Aの他端(図6に示す左端)と、次の磁性体素子33B(図6に示す上から二番目)の一端(図6に示す左端)とを接続層46によって電気的に接続する。一方、一番上の磁性体素子33Aの一端側に、電極を通して外部と電気的に接続するための貫通孔36を形成する。また、上から二番目の磁性体素子33Bの他端(図6に示す右端)と、その次の磁性体素子33C(図6に示す上から三番目)の一端(図6に示す右端)とを接続層46によって電気的に接続する。また、上から三番目の磁性体素子33Cの他端(図6に示す左端)と、その次の磁性体素子33D(図6に示す下から二番目)の一端(図6に示す左端)とを接続層46によって電気的に接続する。さらに、下から二番目の磁性体素子33Dの他端(図6に示す右端)と、一番下の磁性体素子33Eの一端(図6に示す右端)とを接続層46によって電気的に接続する。なお、一番下の磁性体素子33Eの他端側に、電極を通して外部と電気的に接続するための貫通孔36を形成する。
これにより、磁場を高精度に検出することができる。
次に、第二の磁気デバイスについて、図7乃至図11に基づき説明する。
図7は、本発明に係る第二の磁気デバイスの一例を示す模式的な平面図(a)と、模式的な断面図(b)及び(c)である。図7(b)は図7(a)に示すD−D線に沿った断面を表し、図7(c)は図7(a)に示すE−E線に沿った断面を表している。
第四導電層54は、第五絶縁層61、第六絶縁層62、第七絶縁層63の各々を構成する膜に被覆されている。
そして、第二の磁気デバイス50は、前記第三導電層52と前記第四導電層54が電気的に接続されてコイル形状をなし、前記第三導電層52、前記第四導電層54及び/又は前記第二磁性体素子53が、第二基板51の厚み方向において、半導体回路と重なる位置に設けられ、前記第四絶縁層60の下面へ開口部を有する貫通孔56、57を通じて前記半導体回路と電気的に接続される構造を備えていることを特徴とする。
また、第二基板51は、ウエハでもよく、ウエハをチップ寸法に切断(ダイシング)したチップであっても良い。
この第三導電層52をなす材料としては、たとえばAlや非磁性のCu、Auなどの導電体を挙げることができる。また、第三導電層52の膜厚は、たとえば1〜40μmであり、その幅は、たとえば1〜40μmである。この第三導電層52は、ウエハレベルパッケージの製造で用いられるような半導体製造技術、たとえばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
また、図8に示すように、第三導電層52により構成される配線は、そのピッチ間隔w3が、たとえば1〜40μmにすると良い。これにより、外部磁界による第二磁性体素子53の特性の変化をピックアップコイルで効率的、かつ、ノイズを少なく取得することができる。
また、第二磁性体素子(磁性体薄膜)53の膜厚は、たとえば0.5〜5.0μmであり、その幅は、たとえば1〜40μmである。また、第二磁性体素子53は、ウエハレベルパッケージの製造で用いられるような半導体製造技術、たとえばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
この第四導電層54をなす材料としては、たとえばAlや非磁性のCu、Auなどの導電体を挙げることができる。また、第四導電層54の膜厚は、たとえば1〜40μmであり、その幅は、たとえば1〜40μmである。この第四導電層54もまた、ウエハレベルパッケージの製造で用いられるような半導体製造技術、たとえばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
また、図8に示すように、第四導電層54により構成される配線は、そのピッチ間隔w4が、たとえば1〜40μmにすると良い。これにより、外部磁界による第二磁性体素子53の特性の変化をピックアップコイルで効率的、かつ、ノイズを少なく取得することができる。
なお、上述した2つのピッチ間隔w3、w4は何れも、配線パターンの中心間距離であり、通常は、w3=w4という関係が好適に用いられる。
また、図8に示すように、第五絶縁層61は、その厚さt3が、たとえば1〜40μmとすると良い。これにより、外部磁界による第二磁性体素子53の特性の変化をピックアップコイルで効率的、かつ、ノイズを少なく取得することができる。ただし、図8において、厚さt3は、第三導電層52と第二磁性体素子53との間隔であり、第五絶縁層61の厚さではない。
また、図8に示すように、第六絶縁層62は、その厚さt4が、たとえば1〜40μmとすると良い。これにより、外部磁界による第二磁性体素子53の特性の変化をピックアップコイルで効率的、かつ、ノイズを少なく取得することができる。ただし、図8において、厚さt4は、第二磁性体素子53と第四導電層54との間隔であり、第六絶縁層62の厚さではない。
しかも、ピックアップコイルを構成する配線の幅、ピッチ間隔、厚さ、巻き数、磁性体素子との距離を任意に設計でき、容易に作製できる効果を有する。これにより、コイル配線と磁性体素子との間隔を極限まで近づけ、コイル配線の巻き数を極限まで多くしたものとすることができる。したがって、外部磁界の変化による磁性体素子の特性変化を前記コイル配線により効率良く検出することができる。
さらに、磁性体素子やコイル配線が、貫通孔を通して基板上に形成されている半導体回路と基板上で効率的に電気的な接続を行なうことができるものとなる。
貫通孔56a、56bは、図7(b)に示すように、第二磁性体素子53の一端側53aと他端側53bに相当する位置に、共に第四絶縁層60及び第五絶縁層61に開口部を設けて形成される。その際、一端側53aと貫通孔56aとの間の接続、及び、他端側53bと貫通孔56bとの間の接続にはそれぞれ、たとえば、磁性体素子の成膜時に磁性膜素子自体で接続する手法、あるいはAlやCu、Auなどを用いて接続する手法が好適に用いられる。
一方、コイルの両端が第三導電層52a、52b(52)となるようにして、貫通孔(開口部)はコイルの両端とも第四絶縁層60だけとする。
このように、第四絶縁層60、第五絶縁層61、及び第六絶縁層62に貫通孔56,57を形成することにより、第三導電層52、第四導電層54及び/又は第二磁性体素子53が、第二基板の一面側に形成された半導体回路が備える電極パッド57A、57Bと電気的に接続される構造を備えることができる。
図9の構成を採用した場合、第二磁性体素子53の新たな電極パッド58とその延長部65は、第二磁性体素子53を設けた後に、たとえばAl、Cu、Auなどを用いて形成される。また、コイルの新たな電極パッド59とその延長部66は、コイル配線時、コイルと同じ部材で一緒に形成されるか、または、コイルを設けた後に、たとえばAl、Cu、Auなどを用いて形成される。
また、第二基板51上には、図9に示すように、たとえば第三導電層52、第四導電層54が、半導体回路と電気的に接続するための電極パッド59,59を形成し、延長部66によって第三導電層52及び第四導電層54と電極パッド59とを電気的に接続するようにしても良い。これにより、第二基板51上に、コイル配線を構成する第三導電層52及び第四導電層54で取得した信号を処理する回路が形成されている場合、電極パッド59を通してコイル配線で取得した信号を処理することができる。
なお、電極パッド58,59は、第二基板51上に限らず、コイル配線を構成する第三導電層52若しくは第四導電層54上に、又は磁性体素子53と同一平面上に、形成しても良い。
図10及び図11は、上記電磁デバイスの製造方法の一例を工程順に示す模式的断面図である。
まず、第二基板51を準備する。この第二基板51は一面側に半導体回路を有する半導体基板である。そして、前記半導体回路を覆うように第四絶縁層60を形成する(図10(a)参照)。必要に応じて、半導体回路の電極パッド位置に開口部を形成する。
次に、第二基板51の一面側に第二磁性体素子53を形成するため、第四絶縁層60の上方に第三導電層52を形成する[図10(b)参照]。第三導電層52は、たとえばフォトリソグラフィック法によりレジストマスクを形成した後、メッキによって導電体を積層すれば良い。
次いで、第三導電層52を覆うように第五絶縁層61を形成する[図10(c)参照]。第五絶縁層61は、たとえば回転塗布法、印刷法、ラミネート法などによって樹脂を成膜する。必要に応じて、半導体回路の電極パッド位置に開口部を形成する。
そして、第五絶縁層61上に第二磁性体素子(磁性膜)53を形成する[図10(d)参照]。これにより、第二基板51の一面側に第二磁性体素子53が配された構造となる。
引き続き、第五絶縁層61と同様の方法により、第二磁性体素子53を覆うように第六絶縁層62を形成する[図10(e)参照]。
これにより、本実施形態の磁気デバイス50が完成する。
このようにウエハ面内で複数の磁気デバイスを大量に一括して作製できるので、ばらつきが抑制され、安定した特性のピックアップコイルと磁性体素子を集積した磁気デバイスが、優れた歩留まりで、効率的に製造することができる。
図12は、本発明の第二の磁気デバイスにおける配線パターンの他の例を示す模式的平面図である。
図12に示す磁気デバイス70では、第二基板71上に、直線形状をなす五本の磁性体素子73A、73B、73C、73D、73Eが配され、これら磁性体素子が、一方の縁部側から他方の縁部側に向かって当該第二基板71の一面に沿って蛇行するメアンダ形状となるように、直列的に接続形成された配線パターンとなっている。
すなわち、たとえば一番上の磁性体素子73Aの他端(図12に示す左端)と、次の磁性体素子73B(図12に示す上から二番目)の一端(図12に示す左端)とを接続層86によって電気的に接続する。一方、一番上の磁性体素子73Aの一端側に、半導体回路と電気的に接続するための開口を形成する。また、上から二番目の磁性体素子73Bの他端(図12に示す右端)と、その次の磁性体素子73C(図12に示す上から三番目)の一端(図12に示す右端)とを接続層86によって電気的に接続する。また、上から三番目の磁性体素子73Cの他端(図12に示す左端)と、その次の磁性体素子73D(図12に示す下から二番目)の一端(図12に示す左端)とを接続層86によって電気的に接続する。さらに、下から二番目の磁性体素子73Dの他端(図12に示す右端)と、一番下の磁性体素子73Eの一端(図12に示す右端)とを接続層86によって電気的に接続する。なお、一番下の磁性体素子73Eの他端側に、半導体回路と電気的に接続するための開口を形成する。
これにより、磁場を高精度に検出することができる。
Claims (10)
- 第一基板の一面側に配された第一磁性膜、前記一面側にあって前記第一磁性膜と重なり、前記第一磁性膜を挟むように、かつ、第一絶縁層と第二絶縁層をそれぞれ介して配される第一導電層と第二導電層、及び、前記第二導電層と前記第二絶縁層を覆うように配された第三絶縁層、を少なくとも備え、
前記第二導電層は、前記第一絶縁層、前記第二絶縁層、前記第三絶縁層の各々を構成する膜に被覆され、
前記第一導電層と前記第二導電層は電気的に接続されてコイル形状をなし、
前記第一導電層、前記第二導電層及び/又は前記第一磁性膜は、前記第三絶縁層の外面へ開口部を有する貫通孔を通じて外部と電気的に接続される構造を備えていることを特徴とする磁気デバイス。 - 前記第一絶縁層は、前記第一導電層を前記第一磁性膜に対して電気的に絶縁させる絶縁層であり、
前記第二絶縁層は、前記第一磁性膜を前記第二導電層に対して電気的に絶縁させる絶縁層であり、
前記第三絶縁層は、前記第二導電層を外部に対して電気的に絶縁させる絶縁層であることを特徴とする請求項1に記載の磁気デバイス。 - 半導体回路が一面側に配された第二基板、前記半導体回路を覆うように配された第四絶縁層、前記第四絶縁層の上方に配された第二磁性膜、前記一面側にあって前記第二磁性膜と重なり、前記第二磁性膜を挟むように、かつ、第五絶縁層と第六絶縁層をそれぞれ介して配される第三導電層と第四導電層、及び、前記第四導電層と前記第六絶縁層を覆うように配された第七絶縁層、を少なくとも備え、
前記第四導電層は、前記第五絶縁層、前記第六絶縁層、前記第七絶縁層の各々を構成する膜に被覆され、
前記第三導電層と前記第四導電層は電気的に接続されてコイル形状をなし、
前記第三導電層、前記第四導電層及び/又は前記第二磁性膜は、前記第二基板の厚み方向において、前記半導体回路と重なる位置に設けられ、前記第四絶縁層の下面へ開口部を有する貫通孔を通じて前記半導体回路と電気的に接続される構造を備えていることを特徴とする磁気デバイス。 - 前記第五絶縁層は、前記第三導電層を前記第二磁性膜に対して電気的に絶縁させる絶縁層であり、
前記第六絶縁層は、前記第二磁性膜を前記第四導電層に対して電気的に絶縁させる絶縁層であり、
前記第七絶縁層は、前記第四導電層を外部に対して電気的に絶縁させる絶縁層であることを特徴とする請求項3に記載の磁気デバイス。 - 前記第一絶縁層及び/若しくは前記第二絶縁層、又は前記第五絶縁層及び/若しくは前記第六絶縁層は、その厚さが1〜40μmであることを特徴とする請求項1乃至4のいずれか一項に記載の磁気デバイス。
- 前記第一導電層及び/若しくは前記第二導電層により構成される配線、又は前記第三導電層及び/若しくは前記第四導電層により構成される配線は、そのピッチ間隔が1〜40μmであることを特徴とする請求項1乃至5のいずれか1項に記載の磁気デバイス。
- 前記第一磁性膜又は前記第二磁性膜が、複数配されていることを特徴とする請求項1乃至6のいずれか1項に記載の磁気デバイス。
- 前記第一磁性膜又は前記第二磁性膜は、高周波若しくはパルス電流が印加され
た際に、コイルに発生する外部磁界の強度に応じた電圧を出力することを特徴とする請求
項1乃至7のいずれか1項に記載の磁気デバイス。 - 第一基板の一面側に配された第一磁性膜、前記一面側にあって前記第一磁性膜と重なり、前記第一磁性膜を挟むように、かつ、第一絶縁層と第二絶縁層をそれぞれ介して配される第一導電層と第二導電層、及び前記第二導電層と前記第二絶縁層を覆うように配された第三絶縁層、を少なくとも備え、前記第二導電層は、前記第一絶縁層、前記第二絶縁層、前記第三絶縁層の各々を構成する膜に被覆され、前記第一導電層と前記第二導電層は電気的に接続されてコイル形状をなし、前記第一導電層、前記第二導電層及び/又は前記第一磁性膜は、前記第三絶縁層の外面へ開口部を有する貫通孔を通じて外部と電気的に接続される構造を備えている磁気デバイスの製造方法であって、
前記第一基板の一面側に第一導電層を形成する工程、
前記第一導電層を覆うように第一絶縁層を形成する工程、
前記第一絶縁層上に第一磁性膜を形成する工程、
前記第一磁性膜を覆うように第二絶縁層を形成する工程、
前記第一絶縁層及び前記第二絶縁層に、前記第一導電層の一部が露呈するように開口部を形成する工程、
前記第二絶縁層上に、前記開口部を通して前記第一導電層と電気的に接続する第二導電層を形成する工程、
前記第二導電層と前記第二絶縁層を覆うように第三絶縁層を形成する工程、並びに、
前記第一絶縁層、前記第二絶縁層、前記第三絶縁層のいずれか1以上に、前記第一導電層、前記第二導電層及び/又は前記第一磁性膜が、外部と電気的に接続されるように前記第三絶縁層の外面へ開口部を有する貫通孔を形成する工程、
を少なくとも順に備えることを特徴とする磁気デバイスの製造方法。 - 半導体回路が一面側に配された第二基板、前記半導体回路を覆うように配された第四絶縁層、前記第四絶縁層の上方に配された第二磁性膜、前記一面側にあって前記第二磁性膜と重なり、前記第二磁性膜を挟むように、かつ、第五絶縁層と第六絶縁層をそれぞれ介して配される第三導電層と第四導電層、及び前記第四導電層と前記第六絶縁層を覆うように配された第七絶縁層、を少なくとも備え、前記第四導電層は、前記第五絶縁層、前記第六絶縁層、前記第七絶縁層の各々を構成する膜に被覆され、前記第三導電層と前記第四導電層は電気的に接続されてコイル形状をなし、前記第三導電層、前記第四導電層及び/又は前記第二磁性膜は、前記第二基板の厚み方向において、前記半導体回路と重なる位置に設けられ、前記第四絶縁層の下面へ開口部を有する貫通孔を通じて前記半導体回路と電気的に接続される構造を備えている磁気デバイスの製造方法であって、
前記半導体回路を覆うように第四絶縁層を形成する工程、
前記第四絶縁層の上方に第三導電層を形成する工程、
前記第三導電層を覆うように第五絶縁層を形成する工程、
前記第五絶縁層上に第二磁性膜を形成する工程、
前記第二磁性膜を覆うように第六絶縁層を形成する工程、
前記第五絶縁層及び前記第六絶縁層に、前記第三導電層の一部が露呈するように開口部を形成する工程、
前記第六絶縁層上に、前記開口部を通して前記第三導電層と電気的に接続する第四導電層を形成する工程、
前記第四導電層と前記第六絶縁層を覆うように第七絶縁層を形成する工程、並びに、
前記第四絶縁層、前記第五絶縁層、前記第六絶縁層のいずれか1以上に、前記第三導電層、前記第四導電層及び/又は前記第二磁性膜が、前記半導体回路と電気的に接続されるように前記第四絶縁層の下面へ開口部を有する貫通孔を形成する工程、
を少なくとも備えることを特徴とする磁気デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007150337A JP5075489B2 (ja) | 2007-06-06 | 2007-06-06 | 磁気デバイスおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007150337A JP5075489B2 (ja) | 2007-06-06 | 2007-06-06 | 磁気デバイスおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008305899A JP2008305899A (ja) | 2008-12-18 |
JP5075489B2 true JP5075489B2 (ja) | 2012-11-21 |
Family
ID=40234368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007150337A Expired - Fee Related JP5075489B2 (ja) | 2007-06-06 | 2007-06-06 | 磁気デバイスおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5075489B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11953562B2 (en) * | 2018-06-27 | 2024-04-09 | Nidec-Read Corporation | MI sensor and method for manufacturing MI sensor |
WO2024122330A1 (ja) * | 2022-12-07 | 2024-06-13 | 愛知製鋼株式会社 | 磁気センサ素子の製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001004726A (ja) * | 1999-06-22 | 2001-01-12 | Tdk Corp | 磁界センサ |
JP2001289929A (ja) * | 2000-04-03 | 2001-10-19 | Ricoh Co Ltd | 高周波化磁界センサー |
-
2007
- 2007-06-06 JP JP2007150337A patent/JP5075489B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008305899A (ja) | 2008-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070062027A1 (en) | Inductive structure | |
US7339452B2 (en) | Embedded inductor and application thereof | |
JP4835805B2 (ja) | マグネトインピーダンスセンサ素子及びその製造方法 | |
JP4367487B2 (ja) | コイル部品 | |
TWI236763B (en) | High performance system-on-chip inductor using post passivation process | |
JPH0377360A (ja) | 半導体装置 | |
WO2012043160A1 (ja) | マグネトインピーダンスセンサ素子及びその製造方法 | |
JP4610226B2 (ja) | コイル部品 | |
JP5444245B2 (ja) | 薄膜フラックスゲートセンサー | |
US7978043B2 (en) | Semiconductor device | |
JP2008171965A (ja) | 超小型電力変換装置 | |
JP2008275578A (ja) | 磁気センサおよびその製造方法 | |
JP3579000B2 (ja) | 半導体装置 | |
JP5075489B2 (ja) | 磁気デバイスおよびその製造方法 | |
JP2009236803A (ja) | マグネトインピーダンスセンサ素子 | |
JP2007292544A (ja) | 磁気デバイス | |
JP2007189499A (ja) | 半導体装置 | |
JP4675662B2 (ja) | 半導体装置 | |
JP2006261297A (ja) | 半導体装置及びその製造方法 | |
JP2007281230A (ja) | 半導体装置およびその製造方法 | |
JP2002359115A (ja) | チップ型コモンモードチョークコイル | |
JP2000306729A (ja) | 積層型コイル装置 | |
JP2002270427A (ja) | インダクタ | |
JP5606021B2 (ja) | 電流センサの製造方法 | |
JPH10233315A (ja) | 表面実装型コイルおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120827 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5075489 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |