JP5072232B2 - バイアス点直流電圧ドリフトおよび熱偏移抑制式の電気光学導波路素子とその製造方法 - Google Patents

バイアス点直流電圧ドリフトおよび熱偏移抑制式の電気光学導波路素子とその製造方法 Download PDF

Info

Publication number
JP5072232B2
JP5072232B2 JP2006034027A JP2006034027A JP5072232B2 JP 5072232 B2 JP5072232 B2 JP 5072232B2 JP 2006034027 A JP2006034027 A JP 2006034027A JP 2006034027 A JP2006034027 A JP 2006034027A JP 5072232 B2 JP5072232 B2 JP 5072232B2
Authority
JP
Japan
Prior art keywords
layer
electro
buffer layer
charge dissipation
optic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006034027A
Other languages
English (en)
Other versions
JP2006301593A (ja
Inventor
祐俊 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Viavi Solutions Inc
Original Assignee
JDS Uniphase Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JDS Uniphase Corp filed Critical JDS Uniphase Corp
Publication of JP2006301593A publication Critical patent/JP2006301593A/ja
Application granted granted Critical
Publication of JP5072232B2 publication Critical patent/JP5072232B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/21Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference
    • G02F1/225Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference in an optical waveguide structure
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/07Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 buffer layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00Function characteristic
    • G02F2203/21Thermal instability, i.e. DC drift, of an optical modulator; Arrangements or methods for the reduction thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Description

本発明は、ニオブ酸リチウムからなる種々のデバイス(以下、「素子」と記す)に関する。さらに詳しくは、本発明は、ニオブ酸リチウムからなる導波路素子におけるバッファ層・ブリードオフ層(以下「電荷散逸層」と記す)間の境界面化学的安定度の向上に関し、また本発明は、当該境界面において直流電圧を誘因とした欠陥が発生する度合いを低下させる手段を提供し、さらには直流電圧によるドリフト(以下「dcドリフト」と記す)と、直流電圧により誘起され増長する傾向にあるバイアス点の熱的偏移(以下「温度ドリフト」と記す)、の双方についての改良手段を提供する。
ニオブ酸リチウム(以下、「LN」と記す)で形成した電気光学素子は変調器、たとえば信号処理のため光ファイバー通信システムにおいて使用される変調器として使用され、さらには種々のセンサとして使用されることが多い。これらの変調器には、光強度変調器、スイッチ類、位相あるいは周波数偏移器、偏り変換器および波長フィルタが含まれる。
ここで、例えば図1を参照すると、この図に示された従来の‘z’カット型のLiNbO3(LN)光変調器は、LN基板1と、該基板の表面3またはその近傍に形成された単一または複数の光導波路2a,2bとを備えている。誘電性のバッファ層4はLN基板の上面を覆い、電荷放出ブリードオフ層(電荷散逸層)5は誘電性のバッファ層4上面に形成されている。頂面には、これを覆う電極6a,6bが形成されている。
作動状態にあっては、誘電バッファ層は、進行中の光学信号が電荷散逸層や電極など上面側の導電性各層に起因して吸収されるのを抑制するべく作用し、電極中のRF信号すなわち高周波信号の伝搬速度が導波路中の光学信号の進行速度に整合するよう作用する。
電荷散逸層は、LN基板のピロ電気特性に起因して表面電荷どうしが好ましくない相互作用を起こさないよう抑制するべく作用し、高低さまざまの温度において変調器の作動を安定化させる作用をなす。ブリードオフ層(電荷散逸層)は、米国特許第5473711号明細書にもあるように「半導体層」と称され、また米国特許第5949944号明細書に記されているように「表面電荷散逸層」と称されることもある。この電荷散逸層は、ケイ素(Si)、窒化ケイ素チタン、オキシ窒化ケイ素チタン、あるいは他の適宜の導電性材料で形成されている。
米国特許第5473711号明細書 米国特許第5949944号明細書
上記特許文献1および米国特許第5598490号明細書には、半導体層20(すなわち電荷散逸層20ないし電荷ブリードオフ層20)と電極22a,22bとの間に介在させた拡散抑制層24を有する構造が開示されている。これは図2に示した通りである。そのような拡散抑制層24を設ける目的は、金(Au)イオンが電極22a,22bからSi半導体層の中へ拡散浸入することを阻止することにある。尚、Auで汚染されたSiの導電率は顕著に低く、両電極22a,22b間での短絡といった問題を惹起するおそれがある。
米国特許第5598490号明細書
上記特許文献2と図3を参照すると、バッファ層32の表面に設けられた表面電荷散逸層33の組成は、窒化ケイ素チタン、公称分子式Si2Ti8/3-X である。電荷散逸層33は、誘電性表面に蓄積する傾向のある電荷を散逸させる作用をなし、その電気受容量は15KΩcmから約150KΩcmまでである。
同様の窒化ケイ素チタン被膜を基板の裏面に設けた例も上記特許文献2に開示されている。
特許文献2に開示されている分子式SiTi8/3-X等の窒化物被膜を形成するための実際の工程では、酸素が制御不能な汚染物質としての混入することを避けられず、そのため被膜導電性の正確かつ精密な制御は困難であり、他方、米国特許第6661934号および同第6654512号明細書には酸素を故意に前記被膜中へ導入し、オキシ窒化ケイ素チタン被膜として沈積形成する方法が開示されている。図4に示すように、当該素子の経時的かつ熱的安定性を改良する設計として、電極43a,43bを連結した包囲層43cも備えた多層構造が開示されている。熱電極43dは、上記電極43a,43bおよび包囲層43cに対して絶縁された状態にある。図4の素子では、非ドープ処理バッファ層42がLN基板の表面に設けられ、該層の上面にオキシ窒化ケイ素チタンの層44が形成され、その表面に別のオキシ窒化ケイ素チタンの層46がを積生成させた構造である。
米国特許第6661934号明細書 米国特許第6654512号明細書
米国特許第5404412号明細書にも開示されている通り、図1から図4に示した例では、長期間にわたる作動信頼性の観点から誘電性バッファ層が完全な絶縁体ではなく或程度の導電性を備えた設計である。一般的に種々のLN変調器は、直流のバイアス電圧を上記電極のうち1つ或いは複数個に対して印加することにより、光学出力変化曲線が温度の如何を問わず長期にわたって一定状態を保持するような条件で作動させられる。素子を構成している各物質の内部には直流電界が印加されているが、この電界に緩和現象が生じるので、温度が実質的に一定であっても出力信号にはある種の偏移すなわちドリフトが避けられない。そのような不都合なドリフト現象を補償、つまり打ち消すべく、当該素子作動中は直流バイアス電圧に対して継続したフィードバック制御が必要である。そのような現象は「dcドリフト」と称されている。dcドリフトは、前もって印加されている直流バイアス電圧を部分的に打ち消す方向に生じる傾向があるので、フィードバック制御中の直流バイアス電圧は当該作動系における上限値に向かって上昇させられる。LN変調器がクリアすべき最も重要な課題一つは、そのような不都合なdcドリフトを長期、例えば20年以上にもわたって抑制可能なこと、である。米国特許第5404412号明細書に記された発明の目的は、ほぼ完全にdcドリフトを抑制できる簡単かつ実用的な物質/素子設計、の提供である。
米国特許第5404412号明細書
導電性バッファ層の採用がdcドリフトの抑制にとって有効である旨の、最初の報文は、1985年8月1日発行のAppl.Phys.Lett.誌47巻3号211〜213頁の『LiNbO3導波路素子におけるdcドリフトの極小化』と題したM.ジー(Gee)、G.D.サーマンド(Thurmond)、H.ブローベルト(Blauvelt)およびH.W.イェン(Yen)の報文である。この報文には、熱電極および接地電極の下方に絶縁状態で形成された酸化インジウム錫(ITO)からなる透明な導電性被膜につき、その短期間の性能データが論じられている。ITOの導電性は非常に高いので、両電極間においてITOバッファ層の物理的分離が必要と考えられる。それに加えて、高導電性のバッファ層は、光吸収が大なため光学信号伝播ロスが増大するという問題もある。ITOに代え、ドープされた酸化ケイ素を使用すれば、dcドリフトの抑制が可能な範囲にバッファ層の導電性を調整でき、したがって両電極間において側方へ向かうバッファ層導電性を低く抑えることができる。さらに、このバッファ層素材は酸化ケイ素(Si)系であるから、一般のITOやSnO等々の導電性酸化物と比較した場合、光学吸収と誘電係数の増大傾向を極小化できるという利点もある。図1〜図4は、平面形状のバッファ層を備えた最も簡潔な素子を示しており、その実用化も簡単である。
特許文献6は、酸化ケイ素バッファ層への注入に適したドープ処理用の元素として例示しているは、周期律表のIII族〜VIII族、Ib族およびIIb族の諸元素であり、インジウム(In)ドープまたはチタン(Ti)ドープ二酸化ケイ素を、ドリフト特性が実用的レベルにまで抑制された例として示している。米国特許第5526448号明細書は、純粋な無定形酸化ケイ素に比べ光線屈折率がかなり低い別の無定形酸化ケイ素に対するドープ剤としてリチウム(Li)とニオブ(Nb)を教示している。特許文献4と5は、オキシ窒化ケイ素チタン層が経時的ドリフト(すなわちdcドリフト)特性を同様に改善するバッファ層として使用可能なことを示している。この例では、チタンと窒素の両者いずれもが酸化ケイ素に対するドープ剤であると見なされる。
米国特許第5526448号明細書
ドープ処理ずみ酸化ケイ素バッファ層を備えたLN変調器に関し、そのドリフト現象について本発明者が広範な試験研究を行なった結果、前述の各従来技術文献では論及されていなかった新しい問題点が種々見つかった。そして、その際に観察された現象の詳細は、H.永田(Nagata)、N.F.オブライエン(O′Brien)、W.R.ボーゼンバーグ(Bosenberg)、G.L.レイフ(Reiff)およびK.R.ヴォアジーン(Voisine)が電気電子技術者協会(IEEE)のPhotonic Technol. Lett.誌、2004年16巻11号2460〜2462頁に「LiNbO3光学変調器におけるバイアス点のdc電圧起因温度ドリフト」と題して発表している。永田らが見出した問題点の一つは、初期のバイアス極性との関係においてdcドリフトに非対称性が見られるという点である。他の問題点は、バイアス印加状態で熟成させると、バイアス点温度ドリフトの程度が増大するという点である。そのような、本発明者が見出した問題点は図5〜図10に示してある。
図5は、最も代表的な従来型LN変調器の断面構造である。この変調器はニオブ酸リチウム(LN)等の強誘電性結晶基板50と、その表面近くに形成された光導波路52a,52bと、ドープ処理ずみ酸化ケイ素バッファ層54と、電荷散逸層56と、電極56a,56b,56cとで構成されている。SiO2 系バッファ層54の素材に添加される主ドープ剤として、インジウム(In)が選択されている。電荷散逸層56は、非化学量論的窒化ケイ素系化合物、またはホウ素でドープ処理したケイ素からなり、過度に高くはない適度の導電性を示す該層56 はLN変調器からの表面電荷散逸を可能としている。マッハ・ツェンダー型の光導波路52a,52bは、チタンを変調器表面部に拡散浸透させて形成したものである。各電極は金メッキされている。この従来型変調器の標準的構成と製作過程は、E.L.ウーテン(Wooten)、K.M.キッサ(Kissa)、A.イー・ヤン(Yi-Yan)、E.J.マーフィー(Murphy)、D.A.ラフォー(Lafaw)、P.F.ハレマイヤー(Hallemeier)、D.R.マック(Maack)、D.V.アタナシオ(Attanasio)、D.J.フリッツ(Fritz)、G.J.マクブライエン(McBrien)およびD.E.ボッシ(Bossi)が発表した技術評論、すなわち「光ファイバー通信システム用ニオブ酸リチウム変調器の概観」と題して電気電子技術者協会(IEEE)のJ.Selected Topics Quantum Electron.誌の、2000年1月/2月号69〜82頁に掲載された報文、に見られるとおりである。
図6は、図5に示した断面構造の‘z’カット型LN変調器群につき、135℃のオーブン内で観測したdcドリフト挙動である。この一連のテストでは、Vs=±3Vの初期バイアス電圧が各変調器に印加され、光出力伝達曲線を初期状態に保持すべく、当該バイアス電圧に対してはフィードバック制御がかけられている。Vs値から乖離し偏移する電圧ドリフトの程度、つまり『ドリフト=V(t)−Vs』(ここで「V(t)」とは時刻‘t’におけるdcバイアス電圧である)の時刻依存性をプロットしたのが図6のグラフである。3種のバッファ層素材からなる6個の変調器が「Vs=−3V」と「Vs=+3V」で試験された。変調器“H”は10〜15 mol%のIn23 でドープしたSiO2 系バッファ層を備えたものである。変調器“M”のIn23ドープ濃度は5〜10mol%に、また変調器“L”の同濃度は<5mol%に、それぞれ設定した。バッファ層の厚さは、全てのサンプルについて約1μm とした。同図に見られるように、In23 の濃度はdcドリフト挙動に大きな影響を及ぼす。例えば、ドープ濃度が高いバッファ層は、「負」のバイアス電圧でのテストにおいてドリフト曲線に大きな(下向き)隆起部分を現出する。しかし最低のIn23ドープ濃度“L”とした変調器において、この隆起部分は消失している。しかし「正」のバイアス電圧の場合には、変調器“L”のドリフトが変調器“M”のそれよりも大なように見受けられる。したがって変調器“L”は「負」のバイアス条件でバイアス電圧の下向き隆起を阻止しドリフトを抑制するが、「正」のバイアス条件では却ってドリフト現象を増長させる、ということである。LN変調器の作動信頼性を長期にわたって良好に保つには、(バイアス条件の正負に関し)対称的なdcドリフト抑制が望ましい。
次に図7の図(a)と図(b)を参照すると、ここには本件出願人が従来型のLN変調器バッファ層について見出した他の問題点を示してある。そのうち図7(a)は、交流バイアス電圧をかけずに25〜85℃の温度範囲で観測したバイアス点電圧の温度依存性を示す。温度変化の速さは毎分±1℃とした。この試験において、負の勾配を示す光信号伝達曲線上の無効電圧点をバイアス点として設定した。変調器チップの内部に不可避的に生じる僅かな機械的応力の不対称性が問題であり、、交流バイアスをかけない(つまりdcドリフトに起因した伝達曲線の偏移を伴なわない)場合においても、この不対称性に起因して光信号伝達曲線には軽度の温度ドリフトが生じる。図7(b)はVsが+3V以下の場合に、135℃で212時間のあいだdcドリフト試験を実施したのち、交流バイアスをかけずに当該変調器につきバイアス点温度ドリフトを測定して得たたデータである。dcドリフト試験、つまり後続の温度ドリフト測定に先行した交流バイアスの継続的印加、の結果として温度ドリフトが増大することは明白である。この現象に関し本発明者が大規模な試験を行なった結果、交流バイアスの印加電圧の高低と印加継続時間の長短の何れもが当該現象の要因であること、そして、交流バイアス電圧を時間で積分するとテストデータを対称的に表わし得ること、が明かになった。
図8は、dcドリフト試験をある期間行なった後のバイアス点温度ドリフト曲線の勾配と、当該ドリフト試験の間じゅうの交流バイアス電圧時間積分値、とのあいだに見られる関係である。このバイアス点温度ドリフト曲線勾配は、測定された該曲線を25〜85℃の範囲内で直線に引きなおして決めたものである。また交流バイアス電圧の時間による積分値は、135℃でのdcドリフト試験データから計算した。交流バイアスをかけない純粋な135℃熟成は、バイアス点温度ドリフト曲線の勾配に対し何らの影響も及ぼさないこと、が数種の変調器サンプルによって確認できた。図8中の小さな黒丸点はバッファ層‘M’を有した‘z’カット型LN変調器についてのデータを示し、2つの白丸はバッファ層‘L’を有した同種変調器のデータである。図に明かなように、バイアス極性が正でるか負であるかによって、バイアス点温度ドリフト曲線の勾配が異なる。「負」のバイアス電圧は温度ドリフトを早急に増大させる。
図9は、2種の‘x’カット型LN変調器サンプルについて得たdcドリフトデータを比較したものである。当該2種のうち一方のものは図5の‘z’カット型LN変調器に類した構造である。その‘x’カット型基板表面には、ドープずみSiO2バッファ層のコーティング(図6における組成‘M’)を施したのち、更に窒化ケイ素系で非化学量論的組成の電荷散逸層をコーティングしてある。熱電極は、図5の‘z’カット型LN変調器とは異なり、マッハ・ツェンダー型導波路の両アーム状部分の間に形成してある。上記2種のうち他方の‘x’カット型LN変調器は電荷散逸層を備えていず、各電極はドープ処理SiO2バッファ層の表面に直接形成してある。‘x’カット型LN変調器の表面にはピロ電荷が発生することはないので、電荷散逸層の材質がドリフト現象に及ぼす影響をしらべるには、この種変調器のサンプルが好都合である。初期の直流バイアス電圧としてVs=−3Vをサンプルに対し温度135℃で印加した。図9に見られるように、電荷散逸層なしのサンプルは円滑なdcドリフト挙動を示すに反して、該層を備えた方のサンプルは小さな隆起部分が曲線上に現れ、これは図6の‘z’カット型LN変調器における場合と同様である。したがってdcドリフトのバイアス極性依存性は、電荷散逸層の存在に起因するものと見なされる。
本出願人は、電荷散逸層とドープずみバッファ層との間に確実に生起すると見られる相互作用の一つは、両層間の境界面での化学的欠点発生の増大であると考える。普通、酸化ケイ素バッファ層の素材は、特許文献6に記述されている金属元素、および/または特許文献7に開示されているLiイオン、および/または特許文献4に教示されている窒素、である。そのばあい不可避的に混入するプロトン(水素原子核)ないしOH(水酸基)イオンもやはりドープ剤と見なされるが、それは、これらがバッファ層の導電性に影響するからである。これらのドープ剤は全てケイ素と酸素の間の結合強度を低下させるであろう。アルカリイオンやプロトン等のドープ剤はケイ素酸素間の結合を破壊するであろう。インジウム等の金属性ドープ剤はケイ素と置換すべく酸素に結合するであろうが、その結合強度はケイ素酸素間のそれよりも弱いのが普通である。故に、ドープ処理酸化ケイ素は、化学的に不安定な材料であると見なし得る。他方、電荷散逸層は、無定形ケイ素や非化学量論的窒化ケイ素等々のケイ素系材料からなるのが普通であるが、その理由は、ケイ素の反応性スパッタリングのような簡単な被膜沈積形成工程により或種の導電性フィルムが得られるからである。ケイ素原子(イオン)が酸素に対し強い親和性を示すので、そのような電荷散逸層の素材がドープ処理酸化ケイ素の表面に沈積する際には、ケイ素系の該層が境界面におけるバッファ層の厚みを減じさせるであろう。例えばインジウム・酸素間の化学結合強度(<320.1 kj/mol、CRC化学物理学ハンドブック、第83版2002−2003を参照)は、ケイ素・酸素間のそれ(799.6 kj/mol)よりも遙かに弱いから、酸素原子のうちの幾分かはバッファ層から散逸層の内部へ拡散浸透していき、この酸素に起因した欠点が当該界面に発生するであろう。境界面における、そのような欠陥および/または弱められた化学結合は、該面を貫いた電気的破壊の発生を誘発し異常なドリフト現象を招来するであろう。
この推察が正しいことを確認すべく、故意に界面欠点を生成させた数種の‘z’型LN変調器を用意した。テストの目的で、何らの上層も沈積していない基板の表面に無酸素欠点を生成させるべく、Arイオンによるエッチング技術を利用した。具体的には一例として無酸素欠点および/または弱い化学結合を基盤と上層との間の界面に生成させた。図10は、バイアス印加状態で熟成した後のバイアス点温度ドリフト増大の程度を、標準型の‘z’カットLN変調器(図8の場合と同一のもの)と別途用意した特別仕様の‘z’カットLN変調器との間で比較すべく測定して得たグラフである。図中の小さい黒丸は、バッファ層沈積形成前にArイオンによるエッチングを行なわず、電荷散逸層沈積形成前にもArイオンエッチングを行なわずに作製した標準型‘z’カットLN変調器(以下「NoNo」サンプルと記す)のデータである。図10中の白抜き菱形の「YesYes」サンプルは、バッファ層沈積形成前にArイオンエッチングを行ない、続いて電荷散逸層の沈積形成前にも「焼きなまし」ずみバッファ層表面に対しArイオンエッチングを行なったものである。同様に「NoYes」サンプル(白い三角形)と「YesNo」サンプル(灰色の円)も用意してテストを行なった。その結果として、「YesYes」サンプルと「NoYes」サンプルでは、明かにバイアス点の温度ドリフト増大の度合いが、比較対象の「NoNo」サンプルおよび「YesNo」サンプルの場合よりも大であることが判った。故に、バッファ・電荷散逸両層間の境界に化学的欠陥を生成させると、直流バイアス電圧に起因したバイアス点温度ドリフトの増大という厄介な問題が顕著になる、と推測できる。上述の一連の試験結果は、この推測が正しいことを証明している。
本発明にいうところの電気光学導波路素子の構成は:
その内部且つその表面近傍に形成された1個または複数個の光導波路を有する電気光学基板と;
この電気光学基板の上記表面に形成されたバッファ層と;
このバッファ層の表面に形成され且つ該層よりも高い電気抵抗値を有したブロック層と
このブロック層の表面に形成され、且つ当該電気光学導波路素子の表面ないし内部に発生する電荷を取出すに適した強さの導電度を有した電荷散逸層と;
この電荷散逸層の表面に設けられ、電気信号を上記バッファ層、ブロック層および電荷散逸層を通じて上記光導波路へ導く電極、とを備え、
上記ブロック層が、化学量論的組成の酸化ケイ素または実質上化学量論的組成の酸化ケイ素からなる化合物SiO 2x で形成され、且つ電気絶縁性を呈するべく数値‘x’が式0.9≦x≦1の範囲内に含まれ、
上記バッファ層と上記電荷散逸層との間に生起する化学反応を抑制または低減させるようにしている。
また、本発明にいうところの電気光学導波路素子の他の構成は:
その内部且つその表面近傍に形成された1個または複数個の光導波路を有する電気光学基板と;
この電気光学基板の上記表面に形成されたバッファ層と;
このバッファ層の表面に形成され且つ該層よりも高い電気抵抗値を有したブロック層と;
このブロック層の表面に形成され、且つ当該電気光学導波路素子の表面ないし内部に発生する電荷を取出すに適した強さの導電度を有した電荷散逸層と;
この電荷散逸層の表面に設けられ、電気信号を上記バッファ層、ブロック層および電荷散逸層を通じて上記光導波路へ導く電極、
とを備えた導波路素子であって、
上記ブロック層が、化学量論的組成の窒化ケイ素または実質上化学量論的組成の窒化ケイ素からなる化合物SiN (4/3)x で形成され、且つ電気絶縁性を呈するべく数値‘x’が式0.9≦x≦1の範囲内に含まれ、
上記バッファ層と上記電荷散逸層との間に生起する化学反応を抑制または低減させるようにしている。
本発明にいうところの、このような電気光学導波路素子の製造方法は、以下の各工程、すなわち:
a) 電気光学基板を準備する工程と;
b) この電気光学基板の表面近傍に光導波路を形成する工程と;
c) ドープ処理酸化ケイ素からなる複合素材を用い電気光学基板の表面にバッファ層を形成する工程と;
d) バッファ層の表面に、該層よりも高い電気抵抗値を有するブロック層を形成する工程と;
e) ブロック層の表面にケイ素系素材、または非化学量論的窒化ケイ素系素材、または非化学量論的酸化ケイ素系素材、からなる電荷散逸層を形成する工程;および、
f) 電荷散逸層の表面に電極を形成する工程、からなり、
上記ブロック層が、SiO 2x 、ただし0.9≦x≦1、の組成を有した材料、または、SiN (4/3)x 、0.9≦x≦1、の組成を有した材料で形成され、上記バッファ層と上記電荷散逸層との間に生起する化学反応を抑制または低減させるようにしている。
さらに、本発明にいうところの電気光学導波路素子の他の構成は、以下の要素および各部からなる、すなわち:
次の各層よりなる4層構造、すなわち:
a: その表面近傍に1個または複数個の光導波路を有した電気光学基板と;
b: 電気光学基板の表面に直接設けられたバッファ層と;
c: バッファ層の表面に形成され且つ該層よりも高い電気抵抗値を有したるブロック層;および、
d: ブロック層の表面に形成され且つ該層に接していて、当該電気光学導波路素子の表面ないし内部に発生する電荷を取出すに適した強さの導電度を有した電荷散逸層、からなる4層構造と、
この電荷散逸層の表面に設けられ、電気信号を上記バッファ層、ブロック層および電荷散逸層を通じて上記光導波路へ供給する電極、とを備え、
上記ブロック層が、SiO 2x 、ただし0.9≦x≦1、の組成を有した材料、または、SiN (4/3)x 、ただし0.9≦x≦1、の組成を有した材料で形成され、上記バッファ層と上記電荷散逸層との間に生起する化学反応を抑制または低減させるようにしている。
本発明の根底をなす技術的思想は、実質上または望ましくは完全に化学量論的組成を有した酸化ケイ素および/または化学量論的組成を有した窒化ケイ素からなるブロック層を介在させることによって、ドープずみ酸化ケイ素バッファ層と非化学量論的電荷散逸層素材との間に化学反応が生起することを抑制ないし低減することにある。実質的に化学量論的組成を有した酸化ケイ素とは、SiO2xで示され、ここに‘x’は0.9≦x≦1式またはその近似範囲内の値であり、他方、実質的に化学量論的組成を有した窒化ケイ素とはSiN(4/3)xで示され、やはり‘x’は0.9≦x≦1式またはその近似範囲内の値である。
そして化学量論的酸化ケイ素(または窒化ケイ素)の定義には、完全に酸化された状態(または窒化された状態)のケイ素を与える可能性が最も高い条件で合成された膜状の化合物を包含し、さらには該化合物で形成され作動の際にはバッファ層よりも一層電気絶縁的または抵抗的性状を呈する被膜をも包含する概念である。ブロック層中のケイ素が既に十分な量の酸素または窒素と結合しているから、該層はバッファ層中の酸素結合を破壊若しくは弱化させないであろう。さらに、ケイ素は酸素(および窒素)に対する親和性が非常に大であるから、電荷散逸層との間の界面は化学的に安定したものであろうし、ブロック層と電荷散逸層との間に生じる欠点の密度は、ドープ処理酸化ケイ素からなるバッファ層と電荷散逸層との間におけるそれよりも遙かに小であろう。本発明に係るブロック層は、酸素反応性(または窒素反応性)スパッタリングによるケイ素原料素材の沈積により形成できる。これに代え、酸化ケイ素からなるブロック層は、バッファ層に沈積したケイ素薄膜を酸化性条件下で「焼きなまし」的に処理することによっても形成できる。被膜沈積工程の原料如何によっては(例えばホウ素ドープ‘p’型ケイ素を原料とし、或いは燐ドープした‘n’型ケイ素を原料とする場合など)、ブロック層も少量のホウ素或いは燐をドープされた状態のものとなる可能性がある。
図11は、LN基板150、この中に設けた光導波路152a,152b、および基板150の上面を覆ったドープずみ酸化ケイ素のバッファ層154、を備えてなるLN変調器の断面を示す。電荷散逸層156は非化学量論的窒化物または酸化物で形成され、本発明によればブロック層153は、この散逸層をバッファ層154から隔離している。この図では光導波路を、‘z’カット型のLN基板におけるもの152a,152bとして示してあるが、‘x’カットまたは‘y’カット型のLN基板に形成すべく設計してもよい。さらに光導波路は、他の材料たとえばLiTaO3 で形成した電気光学基板に形成することもできる。本発明は、種々の電気化学導波路変調器における如何なるタイプのドープ処理ケイ素バッファ層の場合にも適用でき、更に、例えば酸化インジウム等々でドープした二酸化ケイ素のバッファ層の場合にも適用できる。実質的に化学量論的な状態のケイ素系の窒化物または酸化物を提供し得るならば、上述した以外の他の被膜生成方法であっても、ブロック層をドープ処理ケイ素バッファ層の上に形成すべく採用できる。電極157a,157b、157cは、電荷散逸層156の表面に設けてある。
図12はdcドリフトの試験結果を示すが、この試験はVs=±3Vにおいて135℃で4種の‘z’カット型LN変調器について実施したものであり、これら変調器は本発明による2種のブロック層の何れかを備え、このブロック層が、組成‘M’のドープずみ二酸化ケイ素バッファ層と非化学量論的な(つまり混成物状の)窒化ケイ素系の電荷散逸層との間に介装された構造である。ドープ処理酸化ケイ素バッファ層(厚み1μm以下)を酸素存在雰囲気内で焼きなまし処理したのち、ケイ素をターゲットすなわち溶射電極とし、これにAr/O2 またはAr/N2 ガスを噴射して反応型の高周波(rf)スパッタリングを行なう、という方法でブロック層を前記バッファ層の表面に形成した。ブロック層形成前のバッファ層表面に対するアルゴン(Ar)イオンによるエッチングは行なわなかった。スパッタリングのための減圧度は12.5mTorrとし、ArとO2(またはN2)ガスの流量は夫々100sccmと10sccmの2条件に設定した。焼きなましバッファ層形成ずみの‘z’カットLN基板に対しては、ブロック層沈積工程のあいだ故意の加熱は行なわなかった。変調器サンプル作成のまえに、ほぼ完璧に酸化されたケイ素化合物または窒化されたケイ素化合物の被膜(つまり、ほゞ完全に化学量論的なSiO2またはSi34の膜)が上記のような反応型の高周波スパッタリング条件によって可能であること確認できた。この確認は、生成被膜の電気絶縁性と光学的透明度とに依拠したものである。このようなSiO2(またはSi34)からなるブロック層の厚さは約25nmであった。ブロック層を沈積形成後、該層の上に電荷散逸層を直接沈積させ、続いて電極を形成した。図12に見られるように、SiO2ブロック層とSi34層の何れにあっても、負バイアスのdcドリフト曲線上における隆起部(従来例の図6参照)は消失し、バイアス極性に関してdcドリフト挙動の対称性が顕著に改善されたのである。
図13はdcドリフト試験の結果であり、このデータは他のブロック層サンプル数種について、Vs=−3Vにおいて135℃で500時間にわたり実施したドリフト試験のデータである。これらサンプルは、‘z’カット型LN導波路基板上に形成した厚み1μm以下のドープ処理酸化ケイ素バッファ層の表面に、まず高周波スパッタリング法でケイ素薄膜を沈積させ、続いて酸素存在下で該膜の焼きなましを行なって作製したものである。そのうち第1のブロック層サンプル、すなわち図13における「SiO2(1)」は、厚さが8〜9nmの無定形ケイ素膜を600℃で5時間、酸素存在下に焼きなましたサンプルである。このケイ素膜は、やはり600℃で酸素存在下に焼きなまし済みのドープ処理二酸化ケイ素バッファ層の表面に形成したものである。他方、第2のブロック層サンプルすなわち図13における「SiO2(2)」の作製にあたっては、厚さが2nmまでの無定形ケイ素膜を、沈積後の厚さが1μmまでの未焼きなましドープずみ酸化ケイ素バッファ層の表面に先ず沈積させた。続いて酸素ガスが存在し流動している雰囲気中において600℃で焼きなますことにより、これらバッファおよびブロック両層を同時に完全に酸化し、ドープ処理二酸化ケイ素バッファ層とSiO2ブロック層とからなる2層構造の複合皮膜とした。焼きなまし後のブロック層の厚さは測定しなかった。反応性高周波スパッタリングに代え、加熱酸化法で作成したSiO2ブロック層にあっても、やはり負バイアスのdcドリフト曲線上における隆起部が消失することを確認した。
この発明によるブロック層は、他の問題すなわち直流バイアス電圧により誘起されて増長するバイアス点の温度ドリフトという問題(従来例を示した図7a、7bおよび8参照)に対する解決策をも提供する。従来例の変調器について行なった試験と同じく、バイアス電圧非印加状態でのバイアス点温度ドリフトの測定を、図12および図13のサンプルについても実施した。最終的に得られたデータは図14の通りであり、図中、白丸の点は図13の焼きなましSiO2ブロック層を示し、白三角は反応性高周波スパッタリングで沈積させた図12のSiO2ブロック層、を示し、灰色菱形は反応性高周波スパッタリングで沈積させた図12のSi3 4ブロック層を示す。比較のため、従来例(ブロック層なし)のデータは小さい黒丸でプロットしてある。ブロック層が、特に負の直流バイアスを印加した状態での、バイアス点の温度ドリフト増長の問題も改善することは明白である。
最後に、反応性条件の高周波スパッタリング法で沈積させた図12のSi3 4ブロック層について、その厚みが及ぼす影響をしらべた。このサンプルの構造は図12に示したものと殆ど同じであるが、ドープ処理二酸化ケイ素バッファ層の化学的組成は異なる。実際には、サンプル製作前に組成の分析はしなかった。しかし、このバッファ層が図9、12および13の変調器サンプルよりも若干多い目のIn2 3 をドープ剤として含有している可能性は高い。そして基線において若干大きい目のdcドリフトを示すことは、図15中の「ブロック層なし」と表示した2本のドリフト曲線(すなわち比較対象のブランクサンプルのdcドリフト)に見られるとおりである。図15における他の6本の曲線は、厚さが3通りに異なる供試サンプルについて測定したdcドリフトである。Si3 4ブロック層の厚さは、沈積時間の長さを変えることで5nm、13nm、25nmの3通りとした。図に見られるように、厚さ5nmのブロック層を介在させると、正バイアス条件でのdcドリフトは顕著に抑制されたが、この厚さでは負バイアス条件下で作動する際にドリフト曲線に隆起部分が生じることを防止できない。負バイアスでのドリフト曲線から隆起部分を抑制しまたは除去するためには、少なくとも25nm厚のSi3 4ブロック層が必要である。しかしブロック層の最適厚さは、バッファ層および電荷散逸層の材質や沈積による製膜工程の条件によって左右されるであろう。
ドープ処理ずみの二酸化ケイ素バッファ層と、ケイ素被膜からなる薄い表層とを備えた電気光学導波路素子の従来例を示した断面図である。 バッファ層、ケイ素半導体薄層、さらに該薄層と電極の間に介在させた拡散抑制層、を備えた電気光学導波路素子の他の従来例を示した断面図である。 LN基板の表面に形成したバッファ層と、該層を覆った表面電荷散逸層とを備えた電気光学導波路素子の別の従来例を示した断面図である。 LN基板の表面に形成した非ドープ処理状態のSiO2バッファ層と、該層を覆ったオキシ窒化ケイ素チタンの2層を備えた電気光学導波路素子のさらに別の従来例を示した断面図である。 LN基板の表面に形成したドープ処理酸化ケイ素バッファ層と、該層を覆った非化学量論的な電荷散逸層を備えた電気光学導波路素子の更に他の従来例を示した断面図である。 DCバイアスドリフト電圧と時間経過との関係を示したグラフであり、従来例のバッファ/電荷散逸層を備えた変調器におけるテスト結果である。 負の無効電圧点と温度との関係(つまり温度ドリフト)を示すグラフであって、図(a)はdcドリフト試験前、また図(b)はdcドリフト試験後についてのデータであり、何れも従来例のバッファ/電荷散逸層を備えた変調器におけるデータである。 温度ドリフトの変化と、dcドリフトの時間積分値との関係を示したグラフであり、従来例のバッファ/電荷散逸層を備えた変調器におけるデータである。 DCバイアスドリフト電圧と時間経過との関係を示したグラフであり、従来例のバッファ/電荷散逸層を備えた‘x’カット型LN光変調器のdcドリフトを示す。 温度ドリフトの変化と、dcドリフトの時間積分値との関係を示したグラフである。 本発明のニオブ酸リチウム変調器の断面図であり、ブロック層つまり遮断層を、ドープずみ酸化ケイ素バッファ層と非化学量論的な窒化物または酸化物からなる電荷散逸層との間に介在させた構造を示す。 135℃におけるテスト結果としてDCバイアスドリフト電圧と時間経過との関係を示すグラフである。 SiO2層が加熱後徐々に冷却(焼きなまし)された2つの場合についての、135℃におけるDCバイアスドリフト電圧と時間経過との関係を示したグラフである。 本発明における温度ドリフトの変化と、dcドリフトの時間積分値との関係を示したグラフである。 ブロック層の厚さを0nmから5nm、13nm、25nmの各水準に変えた場合について、135℃におけるテスト結果としてDCバイアスドリフト電圧と時間経過との関係を示したグラフである。
符号の説明
150 LN基板
152a、152b 光導波路
153 ブロック層
154 バッファ層
156 電荷散逸層
157a、157b、157c 電極

Claims (8)

  1. 電気光学導波路素子であって、次の各部、すなわち:
    その内部且つその表面近傍に形成された1個または複数個の光導波路を有する電気光学基板と;
    この電気光学基板の上記表面に形成されたバッファ層と;
    このバッファ層の表面に形成され且つ該層よりも高い電気抵抗値を有したブロック層と
    このブロック層の表面に形成され、且つ当該電気光学導波路素子の表面ないし内部に発生する電荷を取出すに適した強さの導電度を有した電荷散逸層と;
    この電荷散逸層の表面に設けられ、電気信号を上記バッファ層、ブロック層および電荷散逸層を通じて上記光導波路へ導く電極、
    とを備えた導波路素子であって、
    上記ブロック層が、化学量論的組成の酸化ケイ素または実質上化学量論的組成の酸化ケイ素からなる化合物SiO 2x で形成され、且つ電気絶縁性を呈するべく数値‘x’が式0.9≦x≦1の範囲内に含まれ、
    上記バッファ層と上記電荷散逸層との間に生起する化学反応を抑制または低減させる導波路素子。
  2. 電気光学導波路素子であって、次の各部、すなわち:
    その内部且つその表面近傍に形成された1個または複数個の光導波路を有する電気光学基板と;
    この電気光学基板の上記表面に形成されたバッファ層と;
    このバッファ層の表面に形成され且つ該層よりも高い電気抵抗値を有したブロック層と
    このブロック層の表面に形成され、且つ当該電気光学導波路素子の表面ないし内部に発生する電荷を取出すに適した強さの導電度を有した電荷散逸層と;
    この電荷散逸層の表面に設けられ、電気信号を上記バッファ層、ブロック層および電荷散逸層を通じて上記光導波路へ導く電極、
    とを備えた導波路素子であって、
    上記ブロック層が、化学量論的組成の窒化ケイ素または実質上化学量論的組成の窒化ケイ素からなる化合物SiN (4/3)x で形成され、且つ電気絶縁性を呈するべく数値‘x’が式0.9≦x≦1の範囲内に含まれ、
    上記バッファ層と上記電荷散逸層との間に生起する化学反応を抑制または低減させる導波路素子。
  3. 前記バッファ層がドープ処理酸化ケイ素化合物素材で形成され、この化合物素材の大部分の構成要素が酸化ケイ素であり、純酸化ケイ素よりも比較的高い導電度を呈するべく当該バッファ層に対し適宜のドープ剤を含有させてなる請求項1または請求項2に記載の導波路素子。
  4. 電気光学導波路素子の製造方法であって、下記の各工程、すなわち:
    a) 電気光学基板を準備する工程;
    b) この電気光学基板の表面近傍に光導波路を形成する工程;
    c) ドープ処理酸化ケイ素からなる複合素材を用い電気光学基板の表面にバッファ層を形成する工程;
    d) バッファ層の表面に、該層よりも高い電気抵抗値を有したブロック層を形成する工程;
    e) ブロック層の表面にケイ素系素材、または非化学量論的窒化ケイ素系素材、または非化学量論的酸化ケイ素系素材、からなる電荷散逸層を形成する工程;および、
    f) 電荷散逸層の表面に電極を形成する工程、からなり、
    上記ブロック層が、SiO 2x 、ただし0.9≦x≦1、の組成を有した材料またはSiN (4/3)x 、0.9≦x≦1、の組成を有した材料で形成され、上記バッファ層と上記電荷散逸層との間に生起する化学反応を抑制または低減させる導波路素子の製造方法。
  5. 前記ブロック層の形成工程が反応型被膜沈積工程であり、ケイ素系材料をAr/NないしはAr/O等の反応性混合ガスを用いた反応型スパッタリングにより該層を形成する請求項4に記載の導波路素子の製造方法。
  6. 前記ブロック層の形成工程が、所定場所でケイ素系被膜を前記バッファ層の表面に沈積形成させる段階と、別の場所で当該被膜に熱反応を生起させる段階とからなる請求項4に記載の導波路素子の製造方法。
  7. 電気光学導波路素子であって、次の各部、すなわち:
    次の各層、すなわち:
    a: その表面近傍に1個または複数個の光導波路を有した電気光学基板;
    b: 電気光学基板の表面に直接設けられたバッファ層;
    c: バッファ層の表面に形成され且つ該層よりも高い電気抵抗値を有したブロック層;および、
    d: ブロック層の表面に形成され且つ該層に接していて、当該電気光学導波路素子の表面ないし内部に発生する電荷を取出すに適した強さの導電度を有した電荷散逸層、からなる4層構造、ならびに、
    この電荷散逸層の表面に設けられ、電気信号を上記バッファ層、ブロック層および電荷散逸層を通じて上記光導波路へ供給する電極、
    からなり、
    上記ブロック層が、SiO 2x 、ただし0.9≦x≦1、の組成を有した材料またはSiN (4/3)x 、ただし0.9≦x≦1、の組成を有した材料で形成され、上記バッファ層と上記電荷散逸層との間に生起する化学反応を抑制または低減させるものである導波路素子。
  8. 前記ブロック層の厚さが5〜30nmの範囲内にある請求項7に記載の導波路素子。
JP2006034027A 2005-04-18 2006-02-10 バイアス点直流電圧ドリフトおよび熱偏移抑制式の電気光学導波路素子とその製造方法 Active JP5072232B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US67234305P 2005-04-18 2005-04-18
US60/672343 2005-04-18
US11/131634 2005-05-18
US11/131,634 US7231101B2 (en) 2005-04-18 2005-05-18 Electro-optic waveguide device capable of suppressing bias point DC drift and thermal bias point shift

Publications (2)

Publication Number Publication Date
JP2006301593A JP2006301593A (ja) 2006-11-02
JP5072232B2 true JP5072232B2 (ja) 2012-11-14

Family

ID=37108555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006034027A Active JP5072232B2 (ja) 2005-04-18 2006-02-10 バイアス点直流電圧ドリフトおよび熱偏移抑制式の電気光学導波路素子とその製造方法

Country Status (3)

Country Link
US (1) US7231101B2 (ja)
JP (1) JP5072232B2 (ja)
CA (1) CA2521874A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007322599A (ja) * 2006-05-31 2007-12-13 Fujitsu Ltd 光デバイス
JP2009042529A (ja) * 2007-08-09 2009-02-26 Sony Corp 光制御装置及びその製造方法
CN101981729A (zh) * 2008-03-26 2011-02-23 松下电器产业株式会社 锂二次电池用电极及其制造方法
US7856156B2 (en) * 2008-08-22 2010-12-21 The Boeing Company Lithium niobate modulator having a doped semiconductor structure for the mitigation of DC bias drift
US9020306B2 (en) 2013-03-14 2015-04-28 The Aerospace Corporation Stable lithium niobate waveguide devices, and methods of making and using same
JP6107867B2 (ja) * 2015-03-31 2017-04-05 住友大阪セメント株式会社 導波路型光素子
US9964784B2 (en) 2015-04-06 2018-05-08 Lumentum Operations Llc Modulator with signal electrode enclosed by ground electrode
US10502987B2 (en) 2015-04-07 2019-12-10 Lumentum Operations Llc High bandwidth RF or microwave interconnects for optical modulators
CN110029315B (zh) * 2019-04-29 2020-01-31 电子科技大学 一种超晶格材料及其制备方法和应用
CN113917712B (zh) * 2021-10-18 2023-05-16 北京邮电大学 一种消除铌酸锂热电效应的d型光纤m-z电光调制器及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404412A (en) * 1991-12-27 1995-04-04 Fujitsu Limited Optical waveguide device
JP3628342B2 (ja) * 1993-09-17 2005-03-09 富士通株式会社 誘電体光導波路デバイス
CA2133300C (en) * 1993-11-01 1999-04-27 Hirotoshi Nagata Optical waveguide device
US5949944A (en) * 1997-10-02 1999-09-07 Lucent Technologies Inc. Apparatus and method for dissipating charge from lithium niobate devices
JP3710686B2 (ja) * 1999-08-20 2005-10-26 住友大阪セメント株式会社 電気光学素子
US6654512B2 (en) * 2002-01-04 2003-11-25 Codeon Corporation Buffer layer structures for stabilization of a lithium niobate device

Also Published As

Publication number Publication date
US20060233494A1 (en) 2006-10-19
JP2006301593A (ja) 2006-11-02
US7231101B2 (en) 2007-06-12
CA2521874A1 (en) 2006-10-18

Similar Documents

Publication Publication Date Title
JP5072232B2 (ja) バイアス点直流電圧ドリフトおよび熱偏移抑制式の電気光学導波路素子とその製造方法
JP3001027B2 (ja) 光導波路デバイス
ITMO20080009A1 (it) Dispositivo elettro - ottico resistente all'umidita'
US20120099812A1 (en) Electro-optic device
EP0118746A2 (en) Semiconductor laser device
EP3798718A1 (en) Composite substrate for electro-optical element and method for manufacturing same
WO2013012023A1 (ja) 光導波路素子及びその製造方法
US7856156B2 (en) Lithium niobate modulator having a doped semiconductor structure for the mitigation of DC bias drift
US6195191B1 (en) Optical devices having improved temperature stability
US6156483A (en) Integrated optical devices
JP5464260B1 (ja) 電気光学素子
JP2007199500A (ja) 光変調器
US6583480B1 (en) Electro-optical element having protective film on top and side surfaces of buffer layer
JP2000352700A (ja) 光学導波路デバイス
JP3710686B2 (ja) 電気光学素子
JP3153110B2 (ja) 導波路型低dcドリフト性光変調器の製造方法
US20030133637A1 (en) Lithium niobate waveguide device incorporating Li-trapping layers
CN111936917B (zh) 光学元件
JP2008233513A (ja) 光変調器
Nagata et al. Dc drift reduction in LiNbO3 optical modulators by decreasing the water content of vacuum evaporation deposited SiO2 buffer layers
Nagata Reliability of Lithium Niobate Modulators
WO2013015294A1 (ja) 光導波路素子
JPH06160788A (ja) 光変調器
JP5282809B2 (ja) 光導波路素子及びその製造方法
JP2003066257A (ja) 光導波路型素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090114

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120821

R150 Certificate of patent or registration of utility model

Ref document number: 5072232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250