JP5070937B2 - Boost chopper circuit, step-down chopper circuit, and DC-DC converter circuit using the same - Google Patents

Boost chopper circuit, step-down chopper circuit, and DC-DC converter circuit using the same Download PDF

Info

Publication number
JP5070937B2
JP5070937B2 JP2007139054A JP2007139054A JP5070937B2 JP 5070937 B2 JP5070937 B2 JP 5070937B2 JP 2007139054 A JP2007139054 A JP 2007139054A JP 2007139054 A JP2007139054 A JP 2007139054A JP 5070937 B2 JP5070937 B2 JP 5070937B2
Authority
JP
Japan
Prior art keywords
switch
reactor
terminal
smoothing capacitor
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007139054A
Other languages
Japanese (ja)
Other versions
JP2008295228A (en
Inventor
エドワルド カズヒデ 佐藤
雅博 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Priority to JP2007139054A priority Critical patent/JP5070937B2/en
Publication of JP2008295228A publication Critical patent/JP2008295228A/en
Application granted granted Critical
Publication of JP5070937B2 publication Critical patent/JP5070937B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

この発明は、昇圧チョッパ回路、降圧チョッパ回路及びそれを用いたDC−DCコンバータ回路に関するものである。   The present invention relates to a step-up chopper circuit, a step-down chopper circuit, and a DC-DC converter circuit using the step-up chopper circuit.

図10は、双方向動作が可能な従来のチョッパ回路を示す構成図であり、特許文献1記載のものと同様の構成を示している。図10において、29はリアクトル、30A及び31AはIGBT等で構成される半導体スイッチ、30D及び31Dはダイオード、32は平滑コンデンサである。図10に示す構成のチョッパ回路は、双方向、即ち昇圧モード及び降圧モードでの動作が可能である。   FIG. 10 is a configuration diagram showing a conventional chopper circuit capable of bidirectional operation, and shows a configuration similar to that described in Patent Document 1. In FIG. In FIG. 10, 29 is a reactor, 30A and 31A are semiconductor switches composed of IGBTs, 30D and 31D are diodes, and 32 is a smoothing capacitor. The chopper circuit having the configuration shown in FIG. 10 can operate in a bidirectional mode, that is, in a step-up mode and a step-down mode.

図11は従来のチョッパ回路における昇圧モードを示す構成図である。図11に示すチョッパ回路は、図10における回路端子33A及び33B間に入力直流電源34が、回路端子35A及び35B間に負荷36がそれぞれ接続されたものを示している。図11において、半導体スイッチ30Aは、直流電源34の電圧Vと回路端子35A及び35B間の電圧Eとによって決定されるデューティ比に基づいてオン・オフされる。即ち、半導体スイッチ30Aは、上記回路端子35A及び35B間の電圧Eが一定になるように、オン・オフ制御される。そして、半導体スイッチ30Aがターンオンの時の電流ルートとターンオフの時の電流ルートとは、それぞれ図11の破線及び一点鎖線に示す状態となる。なお、半導体スイッチ31Aは、還流ダイオードとして動作させるためにオフ状態で固定される。   FIG. 11 is a block diagram showing a boost mode in a conventional chopper circuit. The chopper circuit shown in FIG. 11 shows a circuit in which an input DC power supply 34 is connected between circuit terminals 33A and 33B and a load 36 is connected between circuit terminals 35A and 35B in FIG. In FIG. 11, the semiconductor switch 30A is turned on / off based on a duty ratio determined by the voltage V of the DC power supply 34 and the voltage E between the circuit terminals 35A and 35B. That is, the semiconductor switch 30A is on / off controlled so that the voltage E between the circuit terminals 35A and 35B is constant. The current route when the semiconductor switch 30A is turned on and the current route when the semiconductor switch 30A is turned off are in a state indicated by a broken line and an alternate long and short dash line in FIG. 11, respectively. The semiconductor switch 31A is fixed in an off state in order to operate as a free wheel diode.

図12は従来のチョッパ回路における降圧モードを示す構成図である。図12に示すチョッパ回路は、図10における回路端子33A及び33B間に負荷36が、回路端子35A及び35B間に入力直流電源34がそれぞれ接続されたものを示している。図12において、半導体スイッチ31Aは、直流電源34の電圧Eと回路端子33A及び33B間の電圧Vとによって決定されるデューティ比に基づいてオン・オフされる。即ち、半導体スイッチ31Aは、上記回路端子33A及び33B間の電圧Vが一定になるように、オン・オフ制御される。そして、半導体スイッチ31Aがターンオンの時の電流ルートとターンオフの時の電流ルートとは、それぞれ図12の破線及び一点鎖線に示す状態となる。なお、半導体スイッチ30Aは、還流ダイオードとして動作させるためにオフ状態で固定される。   FIG. 12 is a block diagram showing a step-down mode in a conventional chopper circuit. The chopper circuit shown in FIG. 12 shows a circuit in which a load 36 is connected between circuit terminals 33A and 33B and an input DC power supply 34 is connected between circuit terminals 35A and 35B in FIG. In FIG. 12, the semiconductor switch 31A is turned on / off based on a duty ratio determined by the voltage E of the DC power supply 34 and the voltage V between the circuit terminals 33A and 33B. That is, the semiconductor switch 31A is on / off controlled so that the voltage V between the circuit terminals 33A and 33B is constant. The current route when the semiconductor switch 31A is turned on and the current route when the semiconductor switch 31A is turned off are in a state indicated by a broken line and a one-dot chain line in FIG. 12, respectively. The semiconductor switch 30A is fixed in an off state in order to operate as a free wheeling diode.

図13は従来のチョッパ回路におけるスイッチングパターンを示す図である。ここで、図13(a)は図11に示すチョッパ回路(昇圧モード)のスイッチングパターンを、図13(b)は図12に示すチョッパ回路(降圧モード)のスイッチングパターンをそれぞれ示している。図13に示すように、指令信号と三角波のキャリア信号との比較に基づき、半導体スイッチ30A或いは31Aに対するゲート信号が発生される。   FIG. 13 is a diagram showing a switching pattern in a conventional chopper circuit. Here, FIG. 13A shows a switching pattern of the chopper circuit (boost mode) shown in FIG. 11, and FIG. 13B shows a switching pattern of the chopper circuit (step-down mode) shown in FIG. As shown in FIG. 13, a gate signal for the semiconductor switch 30A or 31A is generated based on the comparison between the command signal and the triangular wave carrier signal.

昇圧モード時、図13(a)に示すゲート信号によって半導体スイッチ30Aがオン・オフされ、前述したように図11に示す電流ルートが形成される。半導体スイッチ30Aがオンされると、リアクトル29には直流電源34の電圧Vが印加され、リアクトル電流が増加する。その後、半導体スイッチ30Aがオフされると、リアクトル29には直流電源34の電圧Vと二次側の電圧Eとの差である(V−E)の電圧がかかり、リアクトル電流は下降する。   In the boost mode, the semiconductor switch 30A is turned on / off by the gate signal shown in FIG. 13A, and the current route shown in FIG. 11 is formed as described above. When the semiconductor switch 30A is turned on, the voltage V of the DC power supply 34 is applied to the reactor 29, and the reactor current increases. Thereafter, when the semiconductor switch 30A is turned off, a voltage of (VE), which is the difference between the voltage V of the DC power supply 34 and the voltage E on the secondary side, is applied to the reactor 29, and the reactor current decreases.

一方、降圧モード時、図13(b)に示すゲート信号によって半導体スイッチ31Aがオン・オフされ、前述したように図12に示す電流ルートが形成される。半導体スイッチ31Aがオンされると、リアクトル29には直流電源34の電圧Eと二次側の電圧Vとの差である(E−V)の電圧が印加され、リアクトル電流は増加する。その後、半導体スイッチ31Aがオフされると、リアクトル29には直流電源34の電圧Vがかかり、リアクトル電流は下降する。   On the other hand, in the step-down mode, the semiconductor switch 31A is turned on / off by the gate signal shown in FIG. 13B, and the current route shown in FIG. 12 is formed as described above. When the semiconductor switch 31A is turned on, a voltage (EV), which is the difference between the voltage E of the DC power supply 34 and the secondary side voltage V, is applied to the reactor 29, and the reactor current increases. Thereafter, when the semiconductor switch 31A is turned off, the voltage V of the DC power supply 34 is applied to the reactor 29, and the reactor current decreases.

ここで、昇圧モード時におけるリアクトル29のリプル電流の振幅Δiは、次式で示される。   Here, the amplitude Δi of the ripple current of the reactor 29 in the boost mode is expressed by the following equation.

(数1)
Δi=V/(L・fs)×(1−V/E)
Lはリアクトル29のインダクタンス値、fsは半導体スイッチ30Aのスイッチング周波数である。
同様に、降圧モード時におけるリアクトル29のリプル電流の振幅Δiは、次式で示される。
(Equation 1)
Δi = V / (L · fs) × (1−V / E)
L is the inductance value of the reactor 29, and fs is the switching frequency of the semiconductor switch 30A.
Similarly, the amplitude Δi of the ripple current of reactor 29 in the step-down mode is expressed by the following equation.

(数2)
Δi=(E−V)/(L・fs)×V/E
(Equation 2)
Δi = (E−V) / (L · fs) × V / E

上記式1及び式2から、リアクトル29のリプル電流の大きさは、上記スイッチング周波数fs及びインダクタンス値Lに対して逆比例の関係があることが分かる。したがって、上記式1及び2より、リアクトル29のリプル電流を低減させるためには、リアクトル29に印加される電圧を低減させる方法、スイッチング周波数fsを増加させる方法、リアクトル29のインダクタンス値Lを増やす方法が考えられる。   From the above equations 1 and 2, it can be seen that the magnitude of the ripple current of the reactor 29 is inversely proportional to the switching frequency fs and the inductance value L. Therefore, from the above formulas 1 and 2, in order to reduce the ripple current of the reactor 29, a method of reducing the voltage applied to the reactor 29, a method of increasing the switching frequency fs, and a method of increasing the inductance value L of the reactor 29 Can be considered.

特開2002−369505号公報JP 2002-369505 A

特許文献1記載のものを含め従来のチョッパ回路、DC−DCコンバータでは、損失を増加させることなく、安価な方法でリアクトルのリプル電流を低減させるには限界があった。即ち、リアクトルのリプル電流を低減させるには上記3つの方法が考えられるが、先ず、リアクトルに印加される電圧を低減させる方法には、印加電圧が回路的に決定されてしまうといった問題があった。また、スイッチング周波数fsを増加させた場合には、半導体スイッチにおけるスイッチング損失が増加したり、リアクトルにおける鉄損が増加したりするといった問題があった。更に、リアクトルのインダクタンス値Lを増やした場合には、リアクトルが大型化し、高価になるといった問題があった。   Conventional chopper circuits and DC-DC converters including those described in Patent Document 1 have a limit in reducing the reactor ripple current by an inexpensive method without increasing loss. That is, the above three methods can be considered to reduce the ripple current of the reactor. First, the method of reducing the voltage applied to the reactor has a problem that the applied voltage is determined in a circuit. . Further, when the switching frequency fs is increased, there are problems that the switching loss in the semiconductor switch increases and the iron loss in the reactor increases. Further, when the inductance value L of the reactor is increased, there is a problem that the reactor becomes large and expensive.

また、従来の回路構成では、半導体スイッチに回路電圧以上の耐圧が要求されるため、半導体スイッチが高価になるといった問題もあった。   Further, in the conventional circuit configuration, the semiconductor switch is required to have a withstand voltage higher than the circuit voltage, so that the semiconductor switch is expensive.

この発明は、上述のような課題を解決するためになされたもので、その目的は、半導体スイッチ等での損失を増加させることなく、リアクトルのリプル電流を低減させることができるとともに、小型且つ安価に構成することができる昇圧チョッパ回路、降圧チョッパ回路及びそれを用いたDC−DCコンバータ回路を提供することである。   The present invention has been made to solve the above-described problems, and its object is to reduce the reactor ripple current without increasing the loss in a semiconductor switch or the like, and to reduce the size and cost. A step-up chopper circuit, a step-down chopper circuit, and a DC-DC converter circuit using the step-up chopper circuit can be provided.

この発明に係る昇圧チョッパ回路は、第1の端子及び第3の端子を有する第1のリアクトルと、第2の端子及び第4の端子を有する第2のリアクトルと、第1の端子及び第2の端子間に接続された入力直流電源と、第3の端子及び第4の端子間直列接続された第1のダイオード、負荷、第2のダイオードと、第1のダイオード及び負荷の接続点、並びに負荷及び第2のダイオードの接続点間に直列接続された第1の平滑コンデンサ及び第2の平滑コンデンサと、第3の端子及び第1のダイオードの接続点、並びに第1の平滑コンデンサ及び第2の平滑コンデンサの接続点間に接続された第1のスイッチと、第1の平滑コンデンサ及び第2の平滑コンデンサの接続点、並びに第2のダイオード及び第4の端子の接続点間に接続された第2のスイッチと、第1のスイッチに並列接続された第3のダイオードと、第2のスイッチに並列接続された第4のダイオードと、を備え、第1のスイッチがオン状態且つ第2のスイッチがオフ状態の時に、入力直流電源から第1のリアクトル、第1のスイッチ、第2の平滑コンデンサ、第2のダイオード、第2のリアクトルを順次経由して入力直流電源に戻る電流経路が形成され、第1のスイッチがオフ状態且つ第2のスイッチがオン状態の時に、入力直流電源から第1のリアクトル、第1のダイオード、第1の平滑コンデンサ、第2のスイッチ、第2のリアクトルを順次経由して入力直流電源に戻る電流経路が形成されるものである。 The step-up chopper circuit according to the present invention includes a first reactor having a first terminal and a third terminal, a second reactor having a second terminal and a fourth terminal, a first terminal and a second terminal. an input DC power source connected between the terminals of the third terminal and the fourth first diode connected in series between the terminals of the load, a second diode, a connection point of the first diode and the load, And a first smoothing capacitor and a second smoothing capacitor connected in series between the connection point of the load and the second diode, a connection point of the third terminal and the first diode, and the first smoothing capacitor and the second smoothing capacitor. A first switch connected between the connection points of the two smoothing capacitors, a connection point between the first smoothing capacitor and the second smoothing capacitor, and a connection point between the second diode and the fourth terminal. Second second , A third diode connected in parallel to the first switch, and a fourth diode connected in parallel to the second switch, wherein the first switch is on and the second switch is When in the off state, a current path is formed from the input DC power source to the input DC power source via the first reactor, the first switch, the second smoothing capacitor, the second diode, and the second reactor in order, when the first switch is turned off and the second switch is turned on, the first reactor from the input DC power source, a first diode, via the first smoothing capacitor, a second switch, a second reactor sequentially Thus, a current path returning to the input DC power supply is formed.

この発明に係る降圧チョッパ回路は、第1の端子及び第3の端子を有する第1のリアクトルと、第2の端子及び第4の端子を有する第2のリアクトルと、第1の端子及び第2の端子間に接続された負荷と、第3の端子及び第4の端子間直列接続された第1のスイッチ、入力直流電源、第2のスイッチと、第1のスイッチに並列接続された第1のダイオードと、第2のスイッチに並列接続された第2のダイオードと、第1のスイッチ及び入力直流電源の接続点、並びに入力直流電源及び第2のスイッチの接続点間に直列接続された第1の平滑コンデンサ及び第2の平滑コンデンサと、第3の端子及び第1のスイッチの接続点、並びに第1の平滑コンデンサ及び第2の平滑コンデンサの接続点間に接続された第3のダイオードと、第1の平滑コンデンサ及び第2の平滑コンデンサの接続点、並びに第2のスイッチ及び第4の端子の接続点間に接続された第4のダイオードと、を備え、第1のスイッチがオン状態且つ第2のスイッチがオフ状態の時に、第1の平滑コンデンサから第1のスイッチ、第1のリアクトル、負荷、第2のリアクトル、第4のダイオードを順次経由して第1の平滑コンデンサに戻る電流経路が形成され、第1のスイッチがオフ状態且つ第2のスイッチがオン状態の時に、第2の平滑コンデンサから第3のダイオード、第1のリアクトル、負荷、第2のリアクトル、第2のスイッチを順次経由して第2の平滑コンデンサに戻る電流経路が形成されるものである。




The step-down chopper circuit according to the present invention includes a first reactor having a first terminal and a third terminal, a second reactor having a second terminal and a fourth terminal, a first terminal and a second terminal. a load connected between the terminals of the first switch connected in series between the third terminal and a fourth terminal, the input DC power source, a second switch, the first parallel-connected to the first switch 1 diode, a second diode connected in parallel to the second switch, a connection point between the first switch and the input DC power supply, and a connection point connected in series between the connection point of the input DC power supply and the second switch The first smoothing capacitor, the second smoothing capacitor, the connection point of the third terminal and the first switch, and the third diode connected between the connection point of the first smoothing capacitor and the second smoothing capacitor And the first smoothing Connection point of the capacitor and the second smoothing capacitor, and a second switch and a fourth diode connected between the connection point of the fourth terminal, comprising a first switch is turned on and the second switch When is turned off, a current path is formed from the first smoothing capacitor to the first smoothing capacitor via the first switch, the first reactor, the load, the second reactor, and the fourth diode in this order. When the first switch is off and the second switch is on, the second smoothing capacitor sequentially passes through the third diode, the first reactor, the load, the second reactor, and the second switch. Thus, a current path returning to the second smoothing capacitor is formed.




この発明に係るDC−DCコンバータ回路は、上記昇圧チョッパ回路を備え、更に、負荷に印加される出力電圧及びその基準電圧の差電圧を出力する誤差増幅器と、誤差増幅器の出力に基づいて、パルス幅変調されたパルスを出力するパルス幅変調回路と、パルス幅変調回路の出力に基づいて、第1のスイッチ及び第2のスイッチの動作を制御する制御回路と、を備えたものである。   A DC-DC converter circuit according to the present invention includes the boost chopper circuit, an error amplifier that outputs a difference voltage between an output voltage applied to a load and a reference voltage thereof, and a pulse based on the output of the error amplifier. A pulse width modulation circuit that outputs a pulse subjected to width modulation, and a control circuit that controls the operation of the first switch and the second switch based on the output of the pulse width modulation circuit.

また、この発明に係るDC−DCコンバータ回路は、上記降圧チョッパ回路を備え、更に、負荷に印加される出力電圧及びその基準電圧の差電圧を出力する誤差増幅器と、誤差増幅器の出力に基づいて、パルス幅変調されたパルスを出力するパルス幅変調回路と、パルス幅変調回路の出力に基づいて、第1のスイッチ及び第2のスイッチの動作を制御する制御回路と、を備えたものである。   A DC-DC converter circuit according to the present invention includes the step-down chopper circuit, and further includes an error amplifier that outputs a difference voltage between an output voltage applied to a load and a reference voltage thereof, and an output of the error amplifier. A pulse width modulation circuit that outputs a pulse width modulated pulse, and a control circuit that controls the operation of the first switch and the second switch based on the output of the pulse width modulation circuit. .

この発明によれば、半導体スイッチ等での損失を増加させることなく、リアクトルのリプル電流を低減させることができるとともに、小型且つ安価に構成することができるようになる。   According to the present invention, it is possible to reduce the ripple current of the reactor without increasing the loss in the semiconductor switch or the like, and it is possible to configure the apparatus at a small size and at low cost.

この発明をより詳細に説明するため、添付の図面に従ってこれを説明する。なお、各図中、同一又は相当する部分には同一の符号を付しており、その重複説明は適宜に簡略化ないし省略する。   In order to explain the present invention in more detail, it will be described with reference to the accompanying drawings. In addition, in each figure, the same code | symbol is attached | subjected to the part which is the same or it corresponds, The duplication description is simplified or abbreviate | omitted suitably.

実施の形態1.
図1はこの発明の実施の形態1におけるチョッパ回路を示す構成図である。図1において、1はリアクトル、2A、2B、3A、3BはIGBT等で構成される半導体スイッチ、2AD、2BD、3AD、3BDは半導体スイッチ2A、2B、3A、3Bにそれぞれ並列接続されたダイオード、4A及び4BはE/2の直流電圧がある平滑コンデンサである。
Embodiment 1 FIG.
FIG. 1 is a block diagram showing a chopper circuit according to Embodiment 1 of the present invention. In FIG. 1, 1 is a reactor, 2A, 2B, 3A, 3B are semiconductor switches composed of IGBTs, etc., 2AD, 2BD, 3AD, 3BD are diodes connected in parallel to the semiconductor switches 2A, 2B, 3A, 3B, 4A and 4B are smoothing capacitors having a DC voltage of E / 2.

ここで、平滑コンデンサ4A及び4Bは、直列に接続されている。そして、半導体スイッチ2Aと3Aとを直列に接続した回路が平滑コンデンサ4Aの両端に接続され、半導体スイッチ2Aと3Aとの接続点が、リアクトル1の端子1aに接続されている。また、半導体スイッチ2Bと3Bとを直列に接続した回路が平滑コンデンサ4Bの両端に接続され、半導体スイッチ2Bと3Bとの接続点が、リアクトル1の端子1bに接続されている。なお、5は中性点を示している。また、回路端子6A及び6Bはリアクトル1の端子1c及び1dに、回路端子7A及び7Bは、直列に接続された平滑コンデンサ4A及び4Bの両側の端子に、それぞれ接続されている。   Here, the smoothing capacitors 4A and 4B are connected in series. A circuit in which the semiconductor switches 2A and 3A are connected in series is connected to both ends of the smoothing capacitor 4A, and a connection point between the semiconductor switches 2A and 3A is connected to the terminal 1a of the reactor 1. A circuit in which the semiconductor switches 2B and 3B are connected in series is connected to both ends of the smoothing capacitor 4B, and a connection point between the semiconductor switches 2B and 3B is connected to the terminal 1b of the reactor 1. In addition, 5 has shown the neutral point. The circuit terminals 6A and 6B are connected to terminals 1c and 1d of the reactor 1, and the circuit terminals 7A and 7B are connected to terminals on both sides of the smoothing capacitors 4A and 4B connected in series, respectively.

次に、上記構成を有するチョッパ回路の動作について説明する。
図2はこの発明の実施の形態1におけるチョッパ回路の昇圧モードを示す構成図である。図2に示す昇圧チョッパ回路は、図1における回路端子6A及び6B間に入力直流電源8が接続され、回路端子7A及び7B間に負荷9が接続されたものを示している。また、10はリアクトル電流を示し、半導体スイッチ3A及び3Bは、オフ状態で固定されている。
Next, the operation of the chopper circuit having the above configuration will be described.
FIG. 2 is a block diagram showing a boost mode of the chopper circuit according to the first embodiment of the present invention. The boost chopper circuit shown in FIG. 2 shows a circuit in which an input DC power supply 8 is connected between circuit terminals 6A and 6B in FIG. 1, and a load 9 is connected between circuit terminals 7A and 7B. Reference numeral 10 denotes a reactor current, and the semiconductor switches 3A and 3B are fixed in an off state.

即ち、上記昇圧チョッパ回路では、リアクトル1の端子1c及び1dが直流電源8の両端子に接続される。また、半導体スイッチ3A及び3Bがオフされることにより、リアクトル1、ダイオード3AD、負荷9、ダイオード3BDが直流電源8に直列接続される。平滑コンデンサ4A及び4Bの直列回路は、ダイオード3AD及び負荷9の接続点と、負荷9及びダイオード3BDの接続点との間に接続される。また、半導体スイッチ2A及び2Bの直列回路は、リアクトル1の端子1a及びダイオード3ADの接続点と、ダイオード3BD及びリアクトル1の端子1bの接続点との間に接続される。更に、半導体スイッチ2A及び2Bの接続点と平滑コンデンサ4A及び4Bの接続点とが接続される。   That is, in the step-up chopper circuit, the terminals 1 c and 1 d of the reactor 1 are connected to both terminals of the DC power supply 8. Further, when the semiconductor switches 3A and 3B are turned off, the reactor 1, the diode 3AD, the load 9, and the diode 3BD are connected in series to the DC power supply 8. The series circuit of the smoothing capacitors 4A and 4B is connected between the connection point of the diode 3AD and the load 9 and the connection point of the load 9 and the diode 3BD. The series circuit of the semiconductor switches 2A and 2B is connected between the connection point of the terminal 1a of the reactor 1 and the diode 3AD and the connection point of the diode 3BD and the terminal 1b of the reactor 1. Further, the connection point of the semiconductor switches 2A and 2B and the connection point of the smoothing capacitors 4A and 4B are connected.

そして、半導体スイッチ2A及び2Bが、図示しない制御回路によって、交互にスイッチングを行うように自動制御される。また、半導体スイッチ2A及び2Bのオンデューティも昇圧率に応じて自動制御される。なお、半導体スイッチ2A及び2Bのオンデューティは、定常状態においては従来の昇圧チョッパ回路と同一になる。   The semiconductor switches 2A and 2B are automatically controlled by a control circuit (not shown) so as to perform switching alternately. The on-duty of the semiconductor switches 2A and 2B is also automatically controlled according to the boost rate. The on-duty of the semiconductor switches 2A and 2B is the same as that of the conventional boost chopper circuit in the steady state.

図3は図2に示す昇圧チョッパ回路の動作を説明するための図であり、半導体スイッチ2A及び2Bのオンデューティが1/2未満の場合の電流経路を示したものである。ここで、図3(a)は半導体スイッチ2Aがオン状態、半導体スイッチ2Bがオフ状態の場合の電流ルートを示している。かかる場合、直流電源8からリアクトル1、半導体スイッチ2A、平滑コンデンサ4B、ダイオード3BD、リアクトル1を順次経由して直流電源8に戻る電流経路が形成される。かかる期間、リアクトル電流10は上昇(増加)する。   FIG. 3 is a diagram for explaining the operation of the step-up chopper circuit shown in FIG. 2, and shows a current path when the on-duty of the semiconductor switches 2A and 2B is less than ½. Here, FIG. 3A shows a current route when the semiconductor switch 2A is in the on state and the semiconductor switch 2B is in the off state. In this case, a current path is formed from the DC power supply 8 to the DC power supply 8 via the reactor 1, the semiconductor switch 2A, the smoothing capacitor 4B, the diode 3BD, and the reactor 1 in this order. During this period, the reactor current 10 increases (increases).

図3(b)は半導体スイッチ2A及び2Bが、共にオフ状態の場合の電流ルートを示している。図3(a)に示す状態から半導体スイッチ2Aがオフされると、図3(b)に示すように、直流電源8からリアクトル1、ダイオード3AD、平滑コンデンサ4A、平滑コンデンサ4B、ダイオード3BD、リアクトル1を順次経由して直流電源8に戻る電流経路が形成される。かかる場合、リアクトル1に蓄積されたエネルギーが放出され、リアクトル電流10は下降(減少)する。   FIG. 3B shows a current route when both the semiconductor switches 2A and 2B are off. When the semiconductor switch 2A is turned off from the state shown in FIG. 3A, as shown in FIG. 3B, the reactor 1, the diode 3AD, the smoothing capacitor 4A, the smoothing capacitor 4B, the diode 3BD, the reactor are connected from the DC power supply 8. A current path is formed that returns to the DC power source 8 through 1 in sequence. In such a case, the energy accumulated in the reactor 1 is released, and the reactor current 10 drops (decreases).

図3(c)は半導体スイッチ2Aがオフ状態、半導体スイッチ2Bがオン状態の場合の電流ルートを示している。図3(b)に示す状態から半導体スイッチ2Bがオンされると、図3(c)に示すように、直流電源8からリアクトル1、ダイオード3AD、平滑コンデンサ4A、半導体スイッチ2B、リアクトル1を順次経由して直流電源8に戻る電流経路が形成される。そして、かかる期間、リアクトル電流10は上昇する。   FIG. 3C shows a current route when the semiconductor switch 2A is in an off state and the semiconductor switch 2B is in an on state. When the semiconductor switch 2B is turned on from the state shown in FIG. 3B, as shown in FIG. 3C, the reactor 1, the diode 3AD, the smoothing capacitor 4A, the semiconductor switch 2B, and the reactor 1 are sequentially supplied from the DC power supply 8. A current path is formed that returns to the DC power source 8 via the current path. And the reactor current 10 rises during this period.

上記動作を繰り返すことによって、平滑コンデンサ4A及び4Bを昇圧させることができる。ここで、図4は図2に示す昇圧チョッパ回路のスイッチングパターンを示す図であり、上記動作を行った際の各部波形を図4(a)に示している。オンデューティが1/2未満の場合、半導体スイッチ2A及び2Bは、図4(a)に示すように交互にスイッチングされ、同時にオン状態になることはない。そして、リアクトル電流10は、半導体スイッチ2A及び2Bの何れか一方がオン状態の期間に上昇し、半導体スイッチ2A及び2Bの双方がオフ状態の期間に下降する。なお、リアクトル1に印加される端子電圧は、半導体スイッチ2A及び2Bの何れか一方がオン状態の期間に(V−E/2)/2となり、半導体スイッチ2A及び2Bの双方がオフ状態の期間のリセット電圧は(V−E)/2となる。   By repeating the above operation, the smoothing capacitors 4A and 4B can be boosted. Here, FIG. 4 is a diagram showing a switching pattern of the boost chopper circuit shown in FIG. 2, and waveforms of respective parts when the above operation is performed are shown in FIG. When the on-duty is less than 1/2, the semiconductor switches 2A and 2B are alternately switched as shown in FIG. 4A, and are not turned on at the same time. Reactor current 10 rises during a period in which either one of semiconductor switches 2A and 2B is on, and falls during a period in which both semiconductor switches 2A and 2B are off. Note that the terminal voltage applied to the reactor 1 is (VE / 2) / 2 when either one of the semiconductor switches 2A and 2B is on, and when both the semiconductor switches 2A and 2B are off. The reset voltage is (VE) / 2.

一方、図4(b)は、オンデューティが1/2を越える場合の各部波形を示したものである。図4(b)において、リアクトル電流10は、半導体スイッチ2A及び2Bの双方が同時にオン状態となる期間に上昇し、半導体スイッチ2A及び2Bの何れか一方がオフ状態となる期間に下降する。そして、リアクトル1に印加される端子電圧は、半導体スイッチ2A及び2Bの双方がオン状態の期間にV/2となる。また、半導体スイッチ2A及び2Bの何れか一方がオフ状態の期間は、(V−E/2)/2でリセット電圧が印加される。   On the other hand, FIG. 4B shows the waveform of each part when the on-duty exceeds 1/2. In FIG. 4B, the reactor current 10 rises during a period in which both of the semiconductor switches 2A and 2B are turned on simultaneously, and falls during a period in which either one of the semiconductor switches 2A and 2B is turned off. The terminal voltage applied to the reactor 1 becomes V / 2 during a period in which both of the semiconductor switches 2A and 2B are on. Further, a reset voltage is applied at (V−E / 2) / 2 during a period in which either one of the semiconductor switches 2A and 2B is in an OFF state.

なお、半導体スイッチ2A及び2Bのオンデューティが1/2の場合は、理論上、リプル電流は流れず、完全な直流電流となる。   Note that when the on-duty of the semiconductor switches 2A and 2B is ½, theoretically no ripple current flows and a complete DC current is obtained.

上記構成を有する昇圧チョッパ回路では、半導体スイッチ2A及び2B等での損失を増加させることなく、リアクトル1のリプル電流を低減させることができるとともに、小型且つ安価に構成することができるようになる。   In the step-up chopper circuit having the above-described configuration, the ripple current of the reactor 1 can be reduced without increasing the losses in the semiconductor switches 2A and 2B, and the configuration can be made small and inexpensive.

即ち、上記昇圧チョッパ回路では、直流電源8の電圧Vと平滑コンデンサ4A及び4Bの電圧E/2との電位差分で昇圧するように動作するため、リアクトル1に印加される電圧を低く抑えることが可能となり、その結果、リアクトル1のリプル電流を小さくすることができる。また、半導体スイッチ2A及び2Bを交互にスイッチングすることにより、リアクトル1のリプル周波数は、半導体スイッチ2A及び2Bのスイッチング周波数の2倍になる。このため、リアクトル1のインダクタンス値を小さくすることができ、小型及び安価なリアクトル1を採用することができるようになる。   That is, the boost chopper circuit operates so as to boost with the potential difference between the voltage V of the DC power supply 8 and the voltage E / 2 of the smoothing capacitors 4A and 4B, so that the voltage applied to the reactor 1 can be kept low. As a result, the ripple current of the reactor 1 can be reduced. Further, by alternately switching the semiconductor switches 2A and 2B, the ripple frequency of the reactor 1 becomes twice the switching frequency of the semiconductor switches 2A and 2B. For this reason, the inductance value of the reactor 1 can be made small and the small and cheap reactor 1 can be employ | adopted.

なお、半導体スイッチ2A及び2Bには、E/2の電圧しかかからない。このため、従来のものと比較して耐圧の低い半導体スイッチを使用することができる。また、半導体スイッチ2A及び2Bを交互にスイッチングするため、スイッチング周波数を低く抑えることができ、更にスイッチングがE/2の電圧で行われるため、スイッチング損失も低く抑えることができる。   The semiconductor switches 2A and 2B only have a voltage of E / 2. For this reason, it is possible to use a semiconductor switch having a lower withstand voltage than the conventional one. Further, since the semiconductor switches 2A and 2B are alternately switched, the switching frequency can be kept low, and further, the switching loss can be kept low because the switching is performed at the voltage E / 2.

ここで、上記構成の昇圧チョッパ回路におけるリアクトル1のリプル電流の振幅Δiは、次式で示される。   Here, the amplitude Δi of the ripple current of the reactor 1 in the boost chopper circuit having the above-described configuration is expressed by the following equation.

(数3)
Δi=(E−V)・(2V−E)/E×1/(2・L・fs)
Lはリアクトル1のインダクタンス値、fsは半導体スイッチ2A及び2Bのスイッチング周波数である。ここで、下記表1のパラメータ例に基づいて、従来方式と本方式とのリプル電流を比較すると、従来方式のリプル電流Δi=133.3[A]であるのに対し、本方式のリプル電流Δi=33.3[A]となる。即ち、上記構成の昇圧チョッパ回路では、従来方式に対し、1/4程度までリプル電流を低減させることが可能となる。
(Equation 3)
Δi = (E−V) · (2V−E) / E × 1 / (2 · L · fs)
L is the inductance value of the reactor 1, and fs is the switching frequency of the semiconductor switches 2A and 2B. Here, based on the parameter example of Table 1 below, when the ripple currents of the conventional method and the present method are compared, the ripple current Δi = 133.3 [A] of the conventional method is compared with the ripple current of the present method. Δi = 33.3 [A]. That is, in the boost chopper circuit having the above configuration, the ripple current can be reduced to about ¼ of the conventional method.

(表1)
リプル電流Δiに関するパラメータ例

Figure 0005070937
(Table 1)
Example of parameters related to ripple current Δi
Figure 0005070937

次に、図1に示すチョッパ回路の降圧モードにおける動作を説明する。
図5はこの発明の実施の形態1におけるチョッパ回路の降圧モードを示す構成図である。図5に示す降圧チョッパ回路は、図1における回路端子6A及び6B間に負荷9が接続され、回路端子7A及び7B間に入力直流電源8(図5においては図示せず)が接続されたものを示している。また、半導体スイッチ2A及び2Bは、オフ状態で固定されている。
Next, the operation in the step-down mode of the chopper circuit shown in FIG. 1 will be described.
FIG. 5 is a block diagram showing the step-down mode of the chopper circuit according to the first embodiment of the present invention. The step-down chopper circuit shown in FIG. 5 has a load 9 connected between circuit terminals 6A and 6B in FIG. 1, and an input DC power supply 8 (not shown in FIG. 5) connected between circuit terminals 7A and 7B. Is shown. The semiconductor switches 2A and 2B are fixed in the off state.

即ち、上記降圧チョッパ回路では、リアクトル1の端子1c及び1dが負荷9の両端子に接続される。また、半導体スイッチ2A及び2Bがオフされることにより、リアクトル1、半導体スイッチ3A、直流電源8、半導体スイッチ3Bが負荷9に直列接続される。平滑コンデンサ4A及び4Bの直列回路は、半導体スイッチ3A及び直流電源8の接続点と、直流電源8及び半導体スイッチ3Bの接続点との間に接続される。また、ダイオード2AD及び2BDの直列回路は、リアクトル1の端子1a及び半導体スイッチ3Aの接続点と、半導体スイッチ3B及びリアクトル1の端子1bの接続点との間に接続される。更に、ダイオード2AD及び2BDの接続点と平滑コンデンサ4A及び4Bの接続点とが接続される。   That is, in the step-down chopper circuit, the terminals 1 c and 1 d of the reactor 1 are connected to both terminals of the load 9. Further, when the semiconductor switches 2A and 2B are turned off, the reactor 1, the semiconductor switch 3A, the DC power supply 8, and the semiconductor switch 3B are connected in series to the load 9. The series circuit of the smoothing capacitors 4A and 4B is connected between the connection point of the semiconductor switch 3A and the DC power supply 8 and the connection point of the DC power supply 8 and the semiconductor switch 3B. The series circuit of the diodes 2AD and 2BD is connected between the connection point of the terminal 1a of the reactor 1 and the semiconductor switch 3A and the connection point of the semiconductor switch 3B and the terminal 1b of the reactor 1. Furthermore, the connection point of the diodes 2AD and 2BD and the connection point of the smoothing capacitors 4A and 4B are connected.

そして、半導体スイッチ3A及び3Bが、図示しない制御回路によって、交互にスイッチングを行うように自動制御される。また、半導体スイッチ3A及び3Bのオンデューティも降圧率に応じて自動制御される。なお、半導体スイッチ3A及び3Bのオンデューティは、定常状態においては従来の降圧チョッパ回路と同一になる。   The semiconductor switches 3A and 3B are automatically controlled by a control circuit (not shown) so as to perform switching alternately. The on-duty of the semiconductor switches 3A and 3B is also automatically controlled according to the step-down rate. The on-duty of the semiconductor switches 3A and 3B is the same as that of the conventional step-down chopper circuit in a steady state.

図6は図5に示す降圧チョッパ回路の動作を説明するための図であり、半導体スイッチ3A及び3Bのオンデューティが1/2を超える場合の電流経路を示したものである。ここで、図6(a)は半導体スイッチ3Aがオフ状態、半導体スイッチ3Bがオン状態の場合の電流ルートを示している。かかる場合、平滑コンデンサ4Bからダイオード2AD、リアクトル1、負荷9、リアクトル1、半導体スイッチ3Bを順次経由して平滑コンデンサ4Bに戻る電流経路が形成される。かかる期間、リアクトル電流10は下降(減少)する。   FIG. 6 is a diagram for explaining the operation of the step-down chopper circuit shown in FIG. 5, and shows a current path when the on-duty of the semiconductor switches 3A and 3B exceeds 1/2. Here, FIG. 6A shows a current route when the semiconductor switch 3A is in an OFF state and the semiconductor switch 3B is in an ON state. In this case, a current path is formed from the smoothing capacitor 4B to the smoothing capacitor 4B via the diode 2AD, the reactor 1, the load 9, the reactor 1, and the semiconductor switch 3B in this order. During this period, the reactor current 10 decreases (decreases).

図6(b)は半導体スイッチ3A及び3Bが、共にオン状態の場合の電流ルートを示している。図6(a)に示す状態から半導体スイッチ3Aがオンされると、電流は、図6(b)に示すように、平滑コンデンサ4Aから半導体スイッチ3A、リアクトル1、負荷9、リアクトル1、半導体スイッチ3B、平滑コンデンサ4Bのルートで流れ、リアクトル電流10は上昇(増加)する。   FIG. 6B shows a current route when both the semiconductor switches 3A and 3B are in the ON state. When the semiconductor switch 3A is turned on from the state shown in FIG. 6A, the current flows from the smoothing capacitor 4A to the semiconductor switch 3A, the reactor 1, the load 9, the reactor 1, and the semiconductor switch as shown in FIG. 6B. 3B and the flow of the smoothing capacitor 4B, the reactor current 10 rises (increases).

図6(c)は半導体スイッチ3Aがオン状態、半導体スイッチ3Bがオフ状態の場合の電流ルートを示している。図6(b)に示す状態から半導体スイッチ3Bがオフされると、図6(c)に示すように、平滑コンデンサ4Aから半導体スイッチ3A、リアクトル1、負荷9、リアクトル1、ダイオード2BDを順次経由して平滑コンデンサ4Aに戻る電流経路が形成される。かかる場合、リアクトル1に蓄積されたエネルギーが放出され、リアクトル電流10は下降する。   FIG. 6C shows a current route when the semiconductor switch 3A is on and the semiconductor switch 3B is off. When the semiconductor switch 3B is turned off from the state shown in FIG. 6B, as shown in FIG. 6C, the semiconductor switch 3A, the reactor 1, the load 9, the reactor 1, and the diode 2BD are sequentially passed from the smoothing capacitor 4A. Thus, a current path returning to the smoothing capacitor 4A is formed. In such a case, the energy accumulated in the reactor 1 is released, and the reactor current 10 drops.

上記動作を繰り返すことによって、降圧モードとして動作させることができる。図7は図5に示す降圧チョッパ回路のスイッチングパターンを示す図であり、上記動作を行った際の各部波形を図7(b)に示している。オンデューティが1/2を超える場合、リアクトル電流10は、半導体スイッチ3A及び3Bの双方が同時にオン状態となる期間に上昇し、半導体スイッチ3A及び3Bの何れか一方がオフ状態となる期間に下降する。なお、リアクトル1に印加される端子電圧は、半導体スイッチ3A及び3Bの双方がオン状態の期間に(E−V)/2となる。また、半導体スイッチ3A及び3Bの何れか一方がオフ状態の期間は、(E/2−V)/2でリセット電圧が印加される。   By repeating the above operation, the step-down mode can be operated. FIG. 7 is a diagram showing a switching pattern of the step-down chopper circuit shown in FIG. 5, and waveforms of respective parts when the above operation is performed are shown in FIG. When the on-duty exceeds 1/2, the reactor current 10 rises during a period in which both the semiconductor switches 3A and 3B are turned on simultaneously, and falls during a period in which either one of the semiconductor switches 3A and 3B is turned off. To do. Note that the terminal voltage applied to the reactor 1 becomes (EV) / 2 during a period in which both the semiconductor switches 3A and 3B are on. Further, a reset voltage is applied at (E / 2−V) / 2 during a period in which either one of the semiconductor switches 3A and 3B is in an OFF state.

一方、図7(a)は、オンデューティが1/2未満の場合の各部波形を示している。オンデューティが1/2未満の場合、半導体スイッチ3A及び3Bは、図7(a)に示すように交互にスイッチングされ、同時にオン状態になることはない。そして、リアクトル電流10は、半導体スイッチ3A及び3Bの何れか一方がオン状態の期間に上昇し、半導体スイッチ3A及び3Bの双方がオフ状態の期間に下降する。ここで、リアクトル1に印加される端子電圧は、半導体スイッチ3A及び3Bの何れか一方がオン状態の期間に(E/2−V)/2となり、半導体スイッチ3A及び3Bの双方がオフ状態の期間のリセット電圧はV/2となる。   On the other hand, FIG. 7A shows the waveform of each part when the on-duty is less than 1/2. When the on-duty is less than 1/2, the semiconductor switches 3A and 3B are alternately switched as shown in FIG. 7A, and are not simultaneously turned on. Reactor current 10 rises during a period in which either one of semiconductor switches 3A and 3B is on, and falls during a period in which both semiconductor switches 3A and 3B are off. Here, the terminal voltage applied to the reactor 1 is (E / 2−V) / 2 during a period when one of the semiconductor switches 3A and 3B is on, and both the semiconductor switches 3A and 3B are off. The reset voltage during the period is V / 2.

なお、半導体スイッチ3A及び3Bのオンデューティが1/2の場合は、理論上、リプル電流は流れず、完全な直流電流となる。   Note that when the on-duty of the semiconductor switches 3A and 3B is ½, theoretically no ripple current flows and a complete DC current is obtained.

上記構成を有する降圧チョッパ回路では、半導体スイッチ3A及び3B等での損失を増加させることなく、リアクトル1のリプル電流を低減させることができるとともに、小型且つ安価に構成することができるようになる。   In the step-down chopper circuit having the above-described configuration, the ripple current of the reactor 1 can be reduced without increasing the losses in the semiconductor switches 3A and 3B, and the configuration can be made small and inexpensive.

即ち、上記降圧チョッパ回路では、平滑コンデンサ4A及び4Bの電圧E/2を、この電圧E/2と出力電圧Vとの電位差に降圧するように動作するため、リアクトル1に印加される電圧を低く抑えることが可能となり、その結果、リアクトル1のリプル電流を小さくすることができる。また、半導体スイッチ3A及び3Bを交互にスイッチングすることにより、リアクトル1のリプル周波数は、半導体スイッチ3A及び3Bのスイッチング周波数の2倍になる。このため、リアクトル1のインダクタンス値を小さくすることができ、小型及び安価なリアクトル1を採用することができるようになる。   That is, the step-down chopper circuit operates so as to step down the voltage E / 2 of the smoothing capacitors 4A and 4B to the potential difference between the voltage E / 2 and the output voltage V. Therefore, the voltage applied to the reactor 1 is lowered. As a result, the ripple current of the reactor 1 can be reduced. Further, by alternately switching the semiconductor switches 3A and 3B, the ripple frequency of the reactor 1 becomes twice the switching frequency of the semiconductor switches 3A and 3B. For this reason, the inductance value of the reactor 1 can be made small and the small and cheap reactor 1 can be employ | adopted.

なお、半導体スイッチ3A及び3Bには、E/2の電圧しかかからない。このため、従来のものと比較して耐圧の低い半導体スイッチを使用することができる。また、半導体スイッチ3A及び3Bを交互にスイッチングするため、スイッチング周波数を低く抑えることができ、更にスイッチングがE/2の電圧で行われるため、スイッチング損失も低く抑えることができる。   Note that only a voltage of E / 2 is applied to the semiconductor switches 3A and 3B. For this reason, it is possible to use a semiconductor switch having a lower withstand voltage than the conventional one. In addition, since the semiconductor switches 3A and 3B are alternately switched, the switching frequency can be kept low, and further, the switching is performed at a voltage of E / 2, so that the switching loss can be kept low.

ここで、上記構成の降圧チョッパ回路におけるリアクトル1のリプル電流の振幅Δiは、次式で示される。   Here, the amplitude Δi of the ripple current of the reactor 1 in the step-down chopper circuit configured as described above is expressed by the following equation.

(数4)
Δi=(E−V)・(2V−E)/E×1/(2・L・fs)
Lはリアクトル1のインダクタンス値、fsは半導体スイッチ3A及び3Bのスイッチング周波数である。ここで、昇圧モードの時と同様に、上記表1のパラメータ例に基づいて、従来方式と本方式とのリプル電流を比較すると、従来方式のリプル電流Δi=133.3[A]であるのに対し、本方式のリプル電流Δi=33.3[A]となる。即ち、上記構成の降圧チョッパ回路では、従来方式に対し、1/4程度までリプル電流を低減させることが可能となる。
(Equation 4)
Δi = (E−V) · (2V−E) / E × 1 / (2 · L · fs)
L is the inductance value of the reactor 1, and fs is the switching frequency of the semiconductor switches 3A and 3B. Here, as in the step-up mode, the ripple current Δi = 133.3 [A] in the conventional method is compared between the conventional method and the present method based on the parameter example in Table 1 above. On the other hand, the ripple current Δi of this method is 33.3 [A]. That is, in the step-down chopper circuit having the above configuration, the ripple current can be reduced to about ¼ of the conventional method.

実施の形態2.
図8はこの発明の実施の形態2におけるDC−DCコンバータ回路を示す構成図であり、図1に示す双方向チョッパ回路の昇圧モードに関する制御装置を示したものである。図8において、11は入力直流電源8の電圧を検出する電圧検出器、12はリアクトル電流10を検出する電流検出器、13は平滑コンデンサ4Aの電圧を検出する電圧検出器、14は平滑コンデンサ4Bの電圧を検出する電圧検出器である。上記電圧検出器11、13、14及び電流検出器12による各検出信号は、制御器15に送られる。
Embodiment 2. FIG.
FIG. 8 is a block diagram showing a DC-DC converter circuit according to Embodiment 2 of the present invention, and shows a control device related to the boost mode of the bidirectional chopper circuit shown in FIG. In FIG. 8, 11 is a voltage detector for detecting the voltage of the input DC power supply 8, 12 is a current detector for detecting the reactor current 10, 13 is a voltage detector for detecting the voltage of the smoothing capacitor 4A, and 14 is the smoothing capacitor 4B. Is a voltage detector for detecting the voltage of The detection signals from the voltage detectors 11, 13, 14 and the current detector 12 are sent to the controller 15.

制御器15には、図示しない誤差増幅器が備えられている。この誤差増幅器は、負荷9に印加されるべき出力電圧の基準電圧と、負荷9に印加される出力電圧とが入力され、これら両入力電圧の差電圧(誤差電圧)を出力する。また、制御器15は、誤差増幅器の出力とリアクトル電流10とに基づいて適切に自動制御された出力信号(指令値)を、パルス幅変調回路16に与える。パルス幅変調回路16は、制御器15からの出力信号に基づいて、パルス幅変調されたパルスを出力し、図示しない制御回路によって、半導体スイッチ2Aのスイッチ動作を適切に制御させる。   The controller 15 includes an error amplifier (not shown). This error amplifier receives a reference voltage of an output voltage to be applied to the load 9 and an output voltage applied to the load 9, and outputs a difference voltage (error voltage) between these two input voltages. Further, the controller 15 gives an output signal (command value) appropriately automatically controlled based on the output of the error amplifier and the reactor current 10 to the pulse width modulation circuit 16. The pulse width modulation circuit 16 outputs a pulse subjected to pulse width modulation based on the output signal from the controller 15, and appropriately controls the switch operation of the semiconductor switch 2A by a control circuit (not shown).

なお、上記パルス幅変調回路16は、例えば、三角波キャリアを発生させるキャリア発生器17と、このキャリア発生器17からの三角波キャリアを制御器15からの出力信号と比較して、半導体スイッチ2Aを動作させるためのパルスを上記制御回路に対して出力するコンパレータ18とから構成される。   The pulse width modulation circuit 16 operates the semiconductor switch 2A by comparing, for example, a carrier generator 17 for generating a triangular wave carrier and a triangular wave carrier from the carrier generator 17 with an output signal from the controller 15. And a comparator 18 that outputs a pulse to the control circuit.

一方、制御器15からの出力信号はパルス幅変調回路19に対しても与えられる。パルス幅変調回路19は、上記制御器15からの出力信号に基づいて、パルス幅変調されたパルスを出力し、図示しない制御回路によって、半導体スイッチ2Bのスイッチ動作を適切に制御させる。なお、パルス幅変調回路19は、例えば、三角波キャリアを発生させるキャリア発生器20と、このキャリア発生器20からの三角波キャリアを制御器15からの出力信号と比較して、半導体スイッチ2Bを動作させるためのパルスを上記制御回路に対して出力するコンパレータ21とから構成される。   On the other hand, the output signal from the controller 15 is also supplied to the pulse width modulation circuit 19. The pulse width modulation circuit 19 outputs a pulse width modulated pulse based on the output signal from the controller 15 and appropriately controls the switch operation of the semiconductor switch 2B by a control circuit (not shown). The pulse width modulation circuit 19 compares the triangular wave carrier from the carrier generator 20 with the output signal from the controller 15 and operates the semiconductor switch 2B, for example. And a comparator 21 for outputting a pulse to the control circuit.

なお、三角波のキャリア発生器17及び20の各キャリアの位相差は、自由に選択できる構成を有しているが、例えば、リアクトル1のリプル電流の低減に関しては、180度の位相差が最適なパラメータとなる。また、キャリア発生器17及び20の各三角波キャリアの最大値及び最低値、並びに周波数を同等(所定の誤差範囲内)にして位相をずらし、更に、各三角波キャリアをコンパレータ18及び21によって共通の指令値と比較させることにより、パルス幅変調回路16及び19の構成を簡素化することも可能である。   Note that the phase difference of each carrier of the triangular wave carrier generators 17 and 20 has a configuration that can be freely selected. For example, a phase difference of 180 degrees is optimal for reducing the ripple current of the reactor 1. It becomes a parameter. Further, the maximum and minimum values of the triangular wave carriers of the carrier generators 17 and 20 and the frequency are made equal (within a predetermined error range) to shift the phase. By comparing with the value, the configuration of the pulse width modulation circuits 16 and 19 can be simplified.

また、図9はこの発明の実施の形態2におけるDC−DCコンバータ回路の他の構成を示す図であり、図1に示す双方向チョッパ回路の降圧モードに関する制御装置を示したものである。図9において、電圧検出器11は、負荷9の電圧を検出するように接続されている。そして、電圧検出器11、13、14及び電流検出器12による各検出信号は、制御器22に送られる。   FIG. 9 is a diagram showing another configuration of the DC-DC converter circuit according to Embodiment 2 of the present invention, and shows a control device related to the step-down mode of the bidirectional chopper circuit shown in FIG. In FIG. 9, the voltage detector 11 is connected so as to detect the voltage of the load 9. The detection signals from the voltage detectors 11, 13, 14 and the current detector 12 are sent to the controller 22.

制御器22には、図示しない誤差増幅器が備えられている。この誤差増幅器は、負荷9に印加されるべき出力電圧の基準電圧と、負荷9に印加される出力電圧とが入力され、これら両入力電圧の差電圧(誤差電圧)を出力する。また、制御器22は、誤差増幅器の出力とリアクトル電流10とに基づいて適切に自動制御された出力信号(指令値)を、パルス幅変調回路23に与える。パルス幅変調回路23は、制御器22からの出力信号に基づいて、パルス幅変調されたパルスを出力し、図示しない制御回路によって、半導体スイッチ3Aのスイッチ動作を適切に制御させる。   The controller 22 includes an error amplifier (not shown). This error amplifier receives a reference voltage of an output voltage to be applied to the load 9 and an output voltage applied to the load 9, and outputs a difference voltage (error voltage) between these two input voltages. Further, the controller 22 gives an output signal (command value) appropriately automatically controlled based on the output of the error amplifier and the reactor current 10 to the pulse width modulation circuit 23. The pulse width modulation circuit 23 outputs a pulse width modulated pulse based on the output signal from the controller 22, and appropriately controls the switch operation of the semiconductor switch 3A by a control circuit (not shown).

なお、上記パルス幅変調回路23は、例えば、三角波キャリアを発生させるキャリア発生器24と、このキャリア発生器24からの三角波キャリアを制御器22からの出力信号と比較して、半導体スイッチ3Aを動作させるためのパルスを上記制御回路に対して出力するコンパレータ25とから構成される。   The pulse width modulation circuit 23 operates the semiconductor switch 3A by comparing, for example, a carrier generator 24 for generating a triangular wave carrier and a triangular wave carrier from the carrier generator 24 with an output signal from the controller 22. And a comparator 25 for outputting a pulse to the control circuit.

一方、制御器22からの出力信号はパルス幅変調回路26に対しても与えられる。パルス幅変調回路26は、上記制御機22からの出力信号に基づいて、パルス変調されたパルスを出力し、図示しない制御回路によって、半導体スイッチ3Bのスイッチ動作を適切に制御させる。なお、パルス幅変調回路26は、例えば、三角波キャリアを発生させるキャリア発生器27と、このキャリア発生器27からの三角波キャリアを制御器22からの出力信号と比較して、半導体スイッチ3Bを動作させるためのパルスを上記制御回路に対して出力するコンパレータ28とから構成される。   On the other hand, the output signal from the controller 22 is also supplied to the pulse width modulation circuit 26. The pulse width modulation circuit 26 outputs a pulse-modulated pulse based on the output signal from the controller 22, and appropriately controls the switch operation of the semiconductor switch 3B by a control circuit (not shown). The pulse width modulation circuit 26 operates the semiconductor switch 3B by comparing, for example, a carrier generator 27 for generating a triangular wave carrier and a triangular wave carrier from the carrier generator 27 with an output signal from the controller 22. And a comparator 28 for outputting a pulse to the control circuit.

なお、三角波のキャリア発生器24及び27の各キャリアの位相差は、自由に選択できる構成を有しているが、例えば、リアクトル1のリプル電流の低減に関しては、180度の位相差が最適なパラメータとなる。また、キャリア発生器24及び27の各三角波キャリアの最大値及び最低値、並びに周波数を同等(所定の誤差範囲内)にして位相をずらし、更に、各三角波キャリアをコンパレータ25及び28によって共通の指令値と比較させることにより、パルス幅変調回路23及び26の構成を簡素化することも可能である。   The phase difference between the carriers of the triangular wave carrier generators 24 and 27 can be freely selected. For example, a 180 ° phase difference is optimal for reducing the ripple current of the reactor 1. It becomes a parameter. Further, the maximum and minimum values of the triangular wave carriers of the carrier generators 24 and 27 and the frequency are made equal (within a predetermined error range) to shift the phase. By comparing with the value, the configuration of the pulse width modulation circuits 23 and 26 can be simplified.

この発明の実施の形態1におけるチョッパ回路を示す構成図である。It is a block diagram which shows the chopper circuit in Embodiment 1 of this invention. この発明の実施の形態1におけるチョッパ回路の昇圧モードを示す構成図である。It is a block diagram which shows the pressure | voltage rise mode of the chopper circuit in Embodiment 1 of this invention. 図2に示す昇圧チョッパ回路の動作を説明するための図である。FIG. 3 is a diagram for explaining the operation of the boost chopper circuit shown in FIG. 2. 図2に示す昇圧チョッパ回路のスイッチングパターンを示す図である。It is a figure which shows the switching pattern of the step-up chopper circuit shown in FIG. この発明の実施の形態1におけるチョッパ回路の降圧モードを示す構成図である。It is a block diagram which shows the pressure | voltage fall mode of the chopper circuit in Embodiment 1 of this invention. 図5に示す降圧チョッパ回路の動作を説明するための図である。FIG. 6 is a diagram for explaining the operation of the step-down chopper circuit shown in FIG. 5. 図5に示す降圧チョッパ回路のスイッチングパターンを示す図である。FIG. 6 is a diagram showing a switching pattern of the step-down chopper circuit shown in FIG. 5. この発明の実施の形態2におけるDC−DCコンバータ回路を示す構成図である。It is a block diagram which shows the DC-DC converter circuit in Embodiment 2 of this invention. この発明の実施の形態2におけるDC−DCコンバータ回路の他の構成を示す図である。It is a figure which shows the other structure of the DC-DC converter circuit in Embodiment 2 of this invention. 従来のチョッパ回路を示す構成図である。It is a block diagram which shows the conventional chopper circuit. 従来のチョッパ回路における昇圧モードを示す構成図である。It is a block diagram which shows the pressure | voltage rise mode in the conventional chopper circuit. 従来のチョッパ回路における降圧モードを示す構成図である。It is a block diagram which shows the pressure | voltage fall mode in the conventional chopper circuit. 従来のチョッパ回路におけるスイッチングパターンを示す図である。It is a figure which shows the switching pattern in the conventional chopper circuit.

符号の説明Explanation of symbols

1 リアクトル
1a、1b、1c、1d 端子
2A、2B、3A、3B 半導体スイッチ
2AD、2BD、3AD、3BD ダイオード
4A、4B 平滑コンデンサ
5 中性点
6A、6B、7A、7B 回路端子
8 直流電源
9 負荷
10 リアクトル電流
11、13、14 電圧検出器
12 電流検出器
15、22 制御器
16、19、23、26 パルス幅変調回路
17、20、24、27 キャリア発生器
18、21、25、28 コンパレータ
29 リアクトル
30A、31A 半導体スイッチ
30D、31D ダイオード
32 平滑コンデンサ
33A、33B、35A、35B 回路端子
34 直流電源
36 負荷
1 Reactor 1a, 1b, 1c, 1d Terminal 2A, 2B, 3A, 3B Semiconductor switch 2AD, 2BD, 3AD, 3BD Diode 4A, 4B Smoothing capacitor 5 Neutral point 6A, 6B, 7A, 7B Circuit terminal 8 DC power supply 9 Load DESCRIPTION OF SYMBOLS 10 Reactor current 11, 13, 14 Voltage detector 12 Current detector 15, 22 Controller 16, 19, 23, 26 Pulse width modulation circuit 17, 20, 24, 27 Carrier generator 18, 21, 25, 28 Comparator 29 Reactor 30A, 31A Semiconductor switch 30D, 31D Diode 32 Smoothing capacitor 33A, 33B, 35A, 35B Circuit terminal 34 DC power supply 36 Load

Claims (6)

第1の端子及び第3の端子を有する第1のリアクトルと、
第2の端子及び第4の端子を有する第2のリアクトルと、
前記第1の端子及び前記第2の端子間に接続された入力直流電源と、
前記第3の端子及び前記第4の端子間直列接続された第1のダイオード、負荷、第2のダイオードと、
前記第1のダイオード及び前記負荷の接続点、並びに前記負荷及び前記第2のダイオードの接続点間に直列接続された第1の平滑コンデンサ及び第2の平滑コンデンサと、
前記第3の端子及び前記第1のダイオードの接続点、並びに前記第1の平滑コンデンサ及び前記第2の平滑コンデンサの接続点間に接続された第1のスイッチと、
前記第1の平滑コンデンサ及び前記第2の平滑コンデンサの接続点、並びに前記第2のダイオード及び前記第4の端子の接続点間に接続された第2のスイッチと、
前記第1のスイッチに並列接続された第3のダイオードと、
前記第2のスイッチに並列接続された第4のダイオードと、
を備え、
前記第1のスイッチがオン状態且つ前記第2のスイッチがオフ状態の時に、前記入力直流電源から前記第1のリアクトル、前記第1のスイッチ、前記第2の平滑コンデンサ、前記第2のダイオード、前記第2のリアクトルを順次経由して前記入力直流電源に戻る電流経路が形成され、
前記第1のスイッチがオフ状態且つ前記第2のスイッチがオン状態の時に、前記入力直流電源から前記第1のリアクトル、前記第1のダイオード、前記第1の平滑コンデンサ、前記第2のスイッチ、前記第2のリアクトルを順次経由して前記入力直流電源に戻る電流経路が形成される
ことを特徴とする昇圧チョッパ回路。
A first reactor having a first terminal and a third terminal;
A second reactor having a second terminal and a fourth terminal;
An input DC power source connected between said first terminal and said second terminal,
And the third terminal and the fourth first diode connected in series between the terminals of the load, a second diode,
A connection point of the first diode and the load, and a first smoothing capacitor and a second smoothing capacitor connected in series between the connection point of the load and the second diode;
A first switch connected between a connection point of the third terminal and the first diode, and a connection point of the first smoothing capacitor and the second smoothing capacitor;
Connection point of the first smoothing condenser and the second smoothing capacitor, and a second switch connected between the connection point of the second diode and the fourth terminal,
A third diode connected in parallel to the first switch;
A fourth diode connected in parallel to the second switch;
With
When the first switch is in an on state and the second switch is in an off state, the first direct current power source, the first switch, the second smoothing capacitor, the second diode, A current path is formed to return to the input DC power source via the second reactor in sequence,
When the first switch is in an off state and the second switch is in an on state, the input DC power source is connected to the first reactor, the first diode, the first smoothing capacitor, the second switch, A step-up chopper circuit characterized in that a current path is formed to return to the input DC power supply via the second reactor in sequence.
請求項1に記載の昇圧チョッパ回路を備え、更に、
負荷に印加される出力電圧及びその基準電圧の差電圧を出力する誤差増幅器と、
前記誤差増幅器の出力に基づいて、パルス幅変調されたパルスを出力するパルス幅変調回路と、
前記パルス幅変調回路の出力に基づいて、第1のスイッチ及び第2のスイッチの動作を制御する制御回路と、
を備えたことを特徴とするDC−DCコンバータ回路。
A step-up chopper circuit according to claim 1, further comprising:
An error amplifier that outputs a difference voltage between an output voltage applied to a load and a reference voltage thereof;
A pulse width modulation circuit for outputting a pulse width modulated pulse based on the output of the error amplifier;
A control circuit for controlling the operation of the first switch and the second switch based on the output of the pulse width modulation circuit;
A DC-DC converter circuit comprising:
パルス幅変調回路は、
三角波キャリアを発生させる第1のキャリア発生器及び第2のキャリア発生器と、
前記第1のキャリア発生器からの三角波キャリアを誤差増幅器の出力に基づく指令値と比較して、第1のスイッチを動作させるためのパルスを制御回路に出力する第1のコンパレータと、
前記第2のキャリア発生器からの三角波キャリアを前記指令値と比較して、第2のスイッチを動作させるためのパルスを前記制御回路に出力する第2のコンパレータと、
を備え、
前記第1のキャリア発生器からの三角波キャリアと前記第2のキャリア発生器からの三角波キャリアとは、同じ最大値及び最低値、周波数を有し、その位相がずらされたものであることを特徴とする請求項2に記載のDC−DCコンバータ回路。
The pulse width modulation circuit
A first carrier generator and a second carrier generator for generating triangular wave carriers;
A first comparator that compares the triangular wave carrier from the first carrier generator with a command value based on an output of an error amplifier and outputs a pulse for operating the first switch to a control circuit;
A second comparator that compares a triangular wave carrier from the second carrier generator with the command value and outputs a pulse for operating a second switch to the control circuit;
With
The triangular wave carrier from the first carrier generator and the triangular wave carrier from the second carrier generator have the same maximum value, minimum value, and frequency, and their phases are shifted. The DC-DC converter circuit according to claim 2.
第1の端子及び第3の端子を有する第1のリアクトルと、
第2の端子及び第4の端子を有する第2のリアクトルと、
前記第1の端子及び前記第2の端子間に接続された負荷と、
前記第3の端子及び前記第4の端子間直列接続された第1のスイッチ、入力直流電源、第2のスイッチと、
前記第1のスイッチに並列接続された第1のダイオードと、
前記第2のスイッチに並列接続された第2のダイオードと、
前記第1のスイッチ及び前記入力直流電源の接続点、並びに前記入力直流電源及び前記第2のスイッチの接続点間に直列接続された第1の平滑コンデンサ及び前記第2の平滑コンデンサと、
前記第3の端子及び前記第1のスイッチの接続点、並びに前記第1の平滑コンデンサ及び前記第2の平滑コンデンサの接続点間に接続された第3のダイオードと、
前記第1の平滑コンデンサ及び前記第2の平滑コンデンサの接続点、並びに前記第2のスイッチ及び前記第4の端子の接続点間に接続された第4のダイオードと、
を備え、
前記第1のスイッチがオン状態且つ前記第2のスイッチがオフ状態の時に、前記第1の平滑コンデンサから前記第1のスイッチ、前記第1のリアクトル、前記負荷、前記第2のリアクトル、前記第4のダイオードを順次経由して前記第1の平滑コンデンサに戻る電流経路が形成され、
前記第1のスイッチがオフ状態且つ前記第2のスイッチがオン状態の時に、前記第2の平滑コンデンサから前記第3のダイオード、前記第1のリアクトル、前記負荷、前記第2のリアクトル、前記第2のスイッチを順次経由して前記第2の平滑コンデンサに戻る電流経路が形成される
ことを特徴とする降圧チョッパ回路。
A first reactor having a first terminal and a third terminal;
A second reactor having a second terminal and a fourth terminal;
A load connected between the first terminal and the second terminal,
The third terminal and the first switch connected in series between the fourth terminal, the input DC power source, a second switch,
A first diode connected in parallel to the first switch;
A second diode connected in parallel to the second switch;
A connection point of the first switch and the input DC power supply, and a first smoothing capacitor and a second smoothing capacitor connected in series between the connection point of the input DC power supply and the second switch;
A third diode connected between a connection point of the third terminal and the first switch, and a connection point of the first smoothing capacitor and the second smoothing capacitor;
And the connection point of the first smoothing condenser and the second smoothing capacitor, and a fourth diode connected between the connection point of the second switch and the fourth terminal,
With
When the first switch is in the on state and the second switch is in the off state, the first switch, the first reactor, the load, the second reactor, the second A current path returning to the first smoothing capacitor via the four diodes sequentially is formed,
When the first switch is in the off state and the second switch is in the on state, the third diode, the first reactor, the load, the second reactor, A step-down chopper circuit characterized in that a current path is formed to return to the second smoothing capacitor via two switches in sequence.
請求項4に記載の降圧チョッパ回路を備え、更に、
負荷に印加される出力電圧及びその基準電圧の差電圧を出力する誤差増幅器と、
前記誤差増幅器の出力に基づいて、パルス幅変調されたパルスを出力するパルス幅変調回路と、
前記パルス幅変調回路の出力に基づいて、第1のスイッチ及び第2のスイッチの動作を制御する制御回路と、
を備えたことを特徴とするDC−DCコンバータ回路。
A step-down chopper circuit according to claim 4, further comprising:
An error amplifier that outputs a difference voltage between an output voltage applied to a load and a reference voltage thereof;
A pulse width modulation circuit for outputting a pulse width modulated pulse based on the output of the error amplifier;
A control circuit for controlling the operation of the first switch and the second switch based on the output of the pulse width modulation circuit;
A DC-DC converter circuit comprising:
パルス幅変調回路は、
三角波キャリアを発生させる第1のキャリア発生器及び第2のキャリア発生器と、
前記第1のキャリア発生器からの三角波キャリアを誤差増幅器の出力に基づく指令値と比較して、第1のスイッチを動作させるためのパルスを制御回路に出力する第1のコンパレータと、
前記第2のキャリア発生器からの三角波キャリアを前記指令値と比較して、第2のスイッチを動作させるためのパルスを前記制御回路に出力する第2のコンパレータと、
を備え、
前記第1のキャリア発生器からの三角波キャリアと前記第2のキャリア発生器からの三角波キャリアとは、同じ最大値及び最低値、周波数を有し、その位相がずらされたものであることを特徴とする請求項5に記載のDC−DCコンバータ回路。
The pulse width modulation circuit
A first carrier generator and a second carrier generator for generating triangular wave carriers;
A first comparator that compares the triangular wave carrier from the first carrier generator with a command value based on an output of an error amplifier and outputs a pulse for operating the first switch to a control circuit;
A second comparator that compares a triangular wave carrier from the second carrier generator with the command value and outputs a pulse for operating a second switch to the control circuit;
With
The triangular wave carrier from the first carrier generator and the triangular wave carrier from the second carrier generator have the same maximum value, minimum value, and frequency, and their phases are shifted. The DC-DC converter circuit according to claim 5.
JP2007139054A 2007-05-25 2007-05-25 Boost chopper circuit, step-down chopper circuit, and DC-DC converter circuit using the same Active JP5070937B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007139054A JP5070937B2 (en) 2007-05-25 2007-05-25 Boost chopper circuit, step-down chopper circuit, and DC-DC converter circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007139054A JP5070937B2 (en) 2007-05-25 2007-05-25 Boost chopper circuit, step-down chopper circuit, and DC-DC converter circuit using the same

Publications (2)

Publication Number Publication Date
JP2008295228A JP2008295228A (en) 2008-12-04
JP5070937B2 true JP5070937B2 (en) 2012-11-14

Family

ID=40169394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007139054A Active JP5070937B2 (en) 2007-05-25 2007-05-25 Boost chopper circuit, step-down chopper circuit, and DC-DC converter circuit using the same

Country Status (1)

Country Link
JP (1) JP5070937B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10418801B2 (en) 2016-04-14 2019-09-17 Fuji Electric Co., Ltd. Three-level chopper apparatus

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9203314B2 (en) 2009-07-09 2015-12-01 Toyota Jidosha Kabushiki Kaisha Converter controlling apparatus and multiphase converter
DE112010003189T5 (en) * 2009-08-05 2012-09-20 Mitsubishi Electric Corporation DC / DC power conversion device
WO2011036767A1 (en) * 2009-09-25 2011-03-31 東芝三菱電機産業システム株式会社 Uninterruptible power-supply system
CN102771039B (en) * 2010-02-01 2015-07-29 三菱电机株式会社 DC/DC power-converting device
JP5366326B2 (en) * 2010-06-25 2013-12-11 ニチコン株式会社 Power supply
DE112011102550T5 (en) 2010-07-30 2013-05-02 Mitsubishi Electric Corporation DC / DC converter
JP5539134B2 (en) 2010-09-16 2014-07-02 三菱電機株式会社 Semiconductor device
JP5800130B2 (en) 2011-06-20 2015-10-28 富士電機株式会社 DC power supply system
JP5775760B2 (en) * 2011-08-08 2015-09-09 田淵電機株式会社 Boost chopper circuit and power supply device including the same
JP5947246B2 (en) * 2013-05-23 2016-07-06 東芝三菱電機産業システム株式会社 Power conversion device and power conversion system using the same
CN105191105B (en) 2013-06-25 2017-10-13 三菱电机株式会社 Continuous-current plant and the kind of refrigeration cycle application apparatus with the continuous-current plant
DE102013212229A1 (en) * 2013-06-26 2014-12-31 Robert Bosch Gmbh Voltage converter and method for operating a voltage converter
US9960703B2 (en) 2013-09-06 2018-05-01 Mitsubishi Electric Corporation DC power-supply device and refrigeration-cycle application device including the same
KR101804713B1 (en) 2013-10-18 2018-01-10 미쓰비시덴키 가부시키가이샤 Dc power source device, motor drive device, air conditioner, and refrigerator
WO2015056341A1 (en) 2013-10-18 2015-04-23 三菱電機株式会社 Dc power source device, motor drive device, air conditioner, and refrigerator
KR101811153B1 (en) 2013-10-29 2018-01-25 미쓰비시덴키 가부시키가이샤 Dc power supply device and refrigeration cycle device
WO2015125240A1 (en) 2014-02-19 2015-08-27 三菱電機株式会社 Dc power supply device, electric motor drive device equipped with said dc power supply device, and refrigerating cycle device equipped with said electric motor drive device
JP2016116307A (en) * 2014-12-15 2016-06-23 富士電機株式会社 Power converter
JP6606993B2 (en) * 2015-08-19 2019-11-20 富士電機株式会社 DC-DC converter
TWI547084B (en) * 2015-09-22 2016-08-21 台達電子工業股份有限公司 Bi-directional direct current to direct current converter and grid-connected inverter system
JP7038978B2 (en) * 2016-08-30 2022-03-22 東芝Itコントロールシステム株式会社 Buck-boost power supply
CN113424423B (en) * 2019-02-25 2024-05-14 三菱电机株式会社 Dual step-down chopper circuit
JP7086308B2 (en) * 2019-10-16 2022-06-17 三菱電機株式会社 DC / DC converter device
CN118679670A (en) * 2023-01-16 2024-09-20 株式会社Tmeic DC power conversion device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4579741B2 (en) * 2005-03-30 2010-11-10 富士通株式会社 Power supply device and data processing device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10418801B2 (en) 2016-04-14 2019-09-17 Fuji Electric Co., Ltd. Three-level chopper apparatus

Also Published As

Publication number Publication date
JP2008295228A (en) 2008-12-04

Similar Documents

Publication Publication Date Title
JP5070937B2 (en) Boost chopper circuit, step-down chopper circuit, and DC-DC converter circuit using the same
EP3496252B1 (en) Dc voltage conversion circuit
US9197135B2 (en) Bi-directional DC/DC converter with frequency control change-over
US9281753B2 (en) LLC converter with dynamic gain transformation for wide input and output range
US8508961B2 (en) Power conversion apparatus
CN107222103B (en) The control device and control method of DC/DC converter
JP4715429B2 (en) AC / DC converter
EP2858224A1 (en) Assymetric inductor in multi-phase DCDC converters
EP2985897B1 (en) Power conversion device
JP2007104872A (en) Power converter
JP6124262B2 (en) Power supply
JP6223609B2 (en) DC / DC converter
US20230095989A1 (en) Power conversion device
JP2019103385A (en) DC-DC converter circuit with current estimation circuit
Pandey et al. Bridgeless PFC converter based EV charger
JP2009219329A (en) Switching power supply for driving linear motor
JP2019149867A (en) Power converter and power conversion system
JP5141122B2 (en) Switching power supply
JP6029619B2 (en) Converter and converter control method
JP4487419B2 (en) Buck-boost DC-DC converter
JP2008160942A (en) Semiconductor power conversion device
JP4369702B2 (en) Switching power supply
JP2005176532A (en) Digital type dc power supply control device and method
KR101857947B1 (en) Interleaved type dc-dc converting apparatus
JP4931558B2 (en) Switching power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120806

R150 Certificate of patent or registration of utility model

Ref document number: 5070937

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250