JP4579741B2 - Power supply device and data processing device - Google Patents
Power supply device and data processing device Download PDFInfo
- Publication number
- JP4579741B2 JP4579741B2 JP2005097558A JP2005097558A JP4579741B2 JP 4579741 B2 JP4579741 B2 JP 4579741B2 JP 2005097558 A JP2005097558 A JP 2005097558A JP 2005097558 A JP2005097558 A JP 2005097558A JP 4579741 B2 JP4579741 B2 JP 4579741B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- line
- circuit
- voltage
- ground line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、直流電源からの電圧を負荷に供給する電源装置、およびこの電源装置とデータ処理回路とを含むパッケージが挿抜可能に搭載されたデータ処理装置に関し、特に、電源装置内の電源ラインおよび接地ラインを伝導するノイズを低減するフィルタを備えた電源装置およびデータ処理回路に関する。 The present invention relates to a power supply device that supplies a voltage from a DC power supply to a load, and a data processing device in which a package including the power supply device and a data processing circuit is detachably mounted, and in particular, a power supply line in the power supply device and The present invention relates to a power supply device and a data processing circuit including a filter for reducing noise conducted through a ground line.
通信事業者の局舎などにおいては、通信処理のための回路が搭載された多数のパッケージがシェルフに対して挿抜可能に搭載され、このような多数のシェルフが共通の局舎電源に接続されて、各パッケージに電源が供給されるようなシステムが存在する。このようなシェルフ内のパッケージにはそれぞれオンボード電源回路(OBP:On Board Power-supply)が搭載され、局舎電源からの電圧をパッケージ内の処理回路の電圧に変換している。また、OBPの一次側回路には、電源ラインにおけるEMI(Electro Magnetic Compatibility)伝導ノイズを防止するためのフィルタ回路が一般的に設けられている。 In a telecommunications carrier's office, etc., a large number of packages on which circuits for communication processing are mounted are detachably mounted on the shelf, and such a large number of shelves are connected to a common station power source. There are systems in which power is supplied to each package. Each package in such a shelf is equipped with an on-board power supply (OBP), which converts the voltage from the local power supply into the voltage of the processing circuit in the package. Further, the OBP primary circuit is generally provided with a filter circuit for preventing EMI (Electro Magnetic Compatibility) conduction noise in the power supply line.
図13は、従来の局舎内装置の電源部の構成例を示す図である。
図13に示すように、局舎電源には負電圧(例えば−48V)を発生する直流電源Eが設けられている。そして、この直流電源Eの正電極側のコモングランド(CG)ラインと負電極側の負電源ラインとにより、シェルフを通じてパッケージに電源が供給されるようになっている。また、これらとは別にパッケージにはフレームグランド(FG)ラインが設けられ、このFGラインは局舎電源においてCGラインと共通接続される。またFGラインは、シェルフ内において、CGラインおよび負電源ラインとラインバイパスコンデンサC1およびC2を介してそれぞれ接続されている。
FIG. 13 is a diagram illustrating a configuration example of a power supply unit of a conventional in-house device.
As shown in FIG. 13, the station power supply is provided with a DC power supply E that generates a negative voltage (eg, −48V). Then, power is supplied to the package through the shelf by a common ground (CG) line on the positive electrode side and a negative power line on the negative electrode side of the DC power supply E. In addition to the above, a frame ground (FG) line is provided in the package, and this FG line is commonly connected to the CG line in the office building power supply. In the shelf, the FG line is connected to the CG line and the negative power supply line via line bypass capacitors C1 and C2, respectively.
パッケージの内部では、負電源ラインにはコモンモードチョークコイルL1、突入電流制御用のFET(Field-Effect Transistor)110、ヒューズH1、および整流用のダイオードD1が直列に接続され、CGラインにはコモンモードチョークコイルL2が直列に接続されている。そして、負電源ラインおよびCGラインは入出力絶縁型のオンボード電源回路120に接続され、OBP120により電圧変換された電源電圧が負荷130に供給される。また、OBP120の一次側の回路では、負電源ラインとCGラインとの間に電源監視制御回路140が接続されている。電源監視制御回路140は、負電源ラインとCGラインと間の電圧を検出してFET110のオン/オフを制御し、突入電流がパッケージ内の回路に流れ込むことを防止する。
Inside the package, a common mode choke coil L1, an inrush current control FET (Field-Effect Transistor) 110, a fuse H1, and a rectifying diode D1 are connected in series to the negative power line, and a common to the CG line. A mode choke coil L2 is connected in series. The negative power supply line and the CG line are connected to the input / output insulation type on-board
さらに、一次側の回路では、コモンモードチョークコイルL1およびL2との組み合わせによりノイズ低減や電源発振防止のためのフィルタ機能を果たすコンデンサおよび抵抗が、負電源ラインとCGラインとの間に並列に接続されている。コンデンサC3は、ノーマルモードのEMI伝導ノイズを低減する。コンデンサC4およびC5は、負電源ラインとCGラインとの間に直列に設けられ、それらの中間点でFGラインと接続することで、それぞれ負電源側コモンモード、CG側コモンモードのEMI伝導ノイズを低減する。 Further, in the primary circuit, a capacitor and a resistor that perform a filter function for reducing noise and preventing power oscillation by combining with the common mode choke coils L1 and L2 are connected in parallel between the negative power supply line and the CG line. Has been. Capacitor C3 reduces normal mode EMI conduction noise. Capacitors C4 and C5 are provided in series between the negative power supply line and the CG line, and are connected to the FG line at an intermediate point between them to reduce EMI conduction noise in the negative power supply side common mode and the CG side common mode, respectively. To reduce.
コンデンサC6およびC7は、負電源ラインとCGラインとの間に直列に設けられ、それらの中間点でFGラインと接続することで、OBP120および負荷130の回路側からのEMI伝導ノイズを低減する。コンデンサC8および抵抗R1は、負電源ラインとCGラインとの間に直列に設けられ、これらと並行に設けられたコンデンサC9とにより、局舎電源に対する接続ケーブルを含む入力寄生インダクタンスによる電源発振を防止する。
Capacitors C6 and C7 are provided in series between the negative power supply line and the CG line, and are connected to the FG line at an intermediate point therebetween, thereby reducing EMI conduction noise from the circuit side of the
また、二次側の回路では、平滑用のコンデンサC10が負荷130と並列に接続されている。なお、この図13の例では、負荷130の信号グランド(SG)ラインがFGラインと共通化されているが、これらのラインが独立して設けられていてもよい。
In the secondary circuit, a smoothing capacitor C10 is connected in parallel with the
なお、従来の電源装置としては、交流入力電源を平滑するためのコンデンサと、このコンデンサに並列接続された放電手段を設けて、電源制御信号により電源断を検出すると、放電手段によりコンデンサの端子電圧を自動的に放電させるようにした電源装置があった(例えば、特許文献1参照)。また、商用交流電源の電源ノイズを防止するコンデンサと、このコンデンサに並列接続された放電用抵抗と、放電用抵抗に直列接続されたスイッチを具備して、電源が通電状態でないときにスイッチを閉じるようにした電源装置もあった(例えば、特許文献2参照)。
しかし、図13に示したような電源部の回路では、負荷130への電源供給後に、パッケージをシェルフから抜き取った場合には、回路内のコンデンサC3〜C9に電荷が蓄積されたままとなる。そして、この状態から再びパッケージをシェルフに差し込むと、コンデンサC3〜C9の残留電荷が放電し、この放電によるノイズが、直流電源Eを共用する他のパッケージへの電源電圧レベルを変動させてしまう。直流電源Eの出力をオフにした後、再びオンした場合にも同様な放電によるノイズが発生する。直流電源Eを共用する他の装置は例えば、このようなノイズを検出すると動作をリセットする場合もあり、放電により局舎内の装置の動作が不安定になることが問題であった。
However, in the circuit of the power supply unit as shown in FIG. 13, when the package is removed from the shelf after power is supplied to the
本発明はこのような点に鑑みてなされたものであり、ノイズフィルタのコンデンサに残留した電荷の放電による電源レベル変動が防止された電源装置を提供することを目的とする。 The present invention has been made in view of these points, and an object of the present invention is to provide a power supply apparatus in which fluctuations in the power supply level due to discharge of electric charge remaining in a capacitor of a noise filter are prevented.
また、本発明の他の目的は、電源回路とデータ処理回路とを含むパッケージが挿抜可能に搭載されている場合に、ノイズフィルタのコンデンサに残留した電荷の放電による電源レベル変動が防止されたデータ処理装置を提供することである。 Another object of the present invention is data in which power supply level fluctuations due to discharge of electric charge remaining in a capacitor of a noise filter are prevented when a package including a power supply circuit and a data processing circuit is detachably mounted. It is to provide a processing device.
本発明では上記課題を解決するために、図1に示すような、直流電源Eからの電圧を負荷130に供給する電源装置において、前記直流電源Eからの電圧を所定の電圧に変換して前記負荷130に供給する絶縁型のオンボード電源回路120と、前記オンボード電源回路120の一次側において、前記オンボード電源回路120に対して前記直流電源Eからの電圧を伝送する電源ラインおよび接地ラインにそれぞれ直列に接続されたコモンモードチョークコイルL1およびL2と、前記電源ラインと前記接地ラインとの間に接続された1つ以上のコンデンサC3〜C9とからなるノイズフィルタと、前記電源ラインと前記接地ラインとの間に前記ノイズフィルタのコンデンサC3〜C9と並列に接続され、前記オンボード電源回路120と前記直流電源Eとの間が通電状態のときに開放され、非通電状態のときに短絡されるスイッチ回路とを有することを特徴とする電源装置が提供される。
In the present invention, in order to solve the above-described problem, in a power supply apparatus for supplying a voltage from a DC power source E to a
このような電源装置では、直流電源Eからの電圧が、オンボード電源回路120により所定の電圧に変換された後、負荷130に供給される。また、オンボード電源回路120の一次側には、電源ラインおよび接地ラインにそれぞれ直列に接続されたコモンモードチョークコイルL1およびL2と、各ラインとの間に接続された1つ以上のコンデンサC3〜C9とからなるノイズフィルタが設けられ、このノイズフィルタにより各ラインを伝導するEMI伝導ノイズなどが低減される。
In such a power supply device, the voltage from the DC power supply E is converted into a predetermined voltage by the on-board
さらに、電源ラインと接地ラインとの間には、ノイズフィルタのコンデンサC3〜C9と並列となるスイッチ回路(例えば図中のスイッチSW1およびSW2)が接続されている。このスイッチ回路は、オンボード電源回路120と直流電源Eとの間が通電状態のときに開放され、例えば直流電源Eとの接続が切断される、あるいは直流電源Eの出力が停止するなど、非通電状態のときに短絡される。オンボード電源回路120と直流電源Eとが通電状態から非通電状態に移行すると、ノイズフィルタのコンデンサC3〜C9には電荷が残留するが、このときにスイッチ回路が短絡されることで、各コンデンサC3〜C9の電荷が放電される。
Further, a switch circuit (for example, switches SW1 and SW2 in the drawing) connected in parallel with the capacitors C3 to C9 of the noise filter is connected between the power supply line and the ground line. This switch circuit is opened when the on-board
本発明の電源装置によれば、オンボード電源回路と直流電源とが通電状態から非通電状態に移行したときに、スイッチ回路が短絡されることで、ノイズフィルタのコンデンサに残留した電荷が放電されるので、その後に再び通電状態としたときに残留電荷の放電が発生しなくなる。従って、残留電荷の放電により直流電源の発生電圧が変動することが防止され、例えば、共通の直流電源で駆動される他の装置において、電源レベル変動による動作障害が発生するといった事態が回避されて、周辺装置の動作を安定化できる。 According to the power supply device of the present invention, when the on-board power supply circuit and the DC power supply shift from the energized state to the non-energized state, the charge remaining in the capacitor of the noise filter is discharged by short-circuiting the switch circuit. Therefore, when the energized state is turned on again, the residual charge is not discharged. Accordingly, the generated voltage of the DC power supply is prevented from fluctuating due to the discharge of the residual charge, and, for example, a situation in which an operation failure due to power supply level fluctuation occurs in another device driven by a common DC power supply is avoided. The operation of the peripheral device can be stabilized.
以下、本発明の実施の形態を図面を参照して説明する。ここでは、通信事業者の局舎内に設置された局舎内装置に対して本発明を適用した例について説明する。
図2は、実施の形態に係る局舎内装置の全体構成を示す図である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. Here, an example in which the present invention is applied to an in-station device installed in a telecommunications carrier's station will be described.
FIG. 2 is a diagram illustrating an overall configuration of the in-station device according to the embodiment.
図2に示す局舎内装置では、1つの局舎電源10から3つのデータ処理装置21〜23に対して電力が共通に供給されている。局舎電源10は、例えば−48Vの負電源を出力する。データ処理装置21〜23は、各種の通信処理回路が搭載されたシェルフ31、32aおよび32b、33をそれぞれ具備している。これらのうちデータ処理装置22は、例えば2つのシェルフ32aおよび32bを具備し、各シェルフ32aおよび32bの間で情報を送受信して処理するようになっている。さらに、データ処理装置21〜23の間で互いに情報の送受信が行われるようにしてもよい。なお、後述するように、局舎電源10とデータ処理装置21〜23との間は、負電源ライン、コモングランド(CG)ライン、信号グランド(SG)ライン(または、フレームグランド(FG)ラインでもよい)の各電源ラインによって接続されている。
In the in-station apparatus shown in FIG. 2, power is commonly supplied from one
図3は、シェルフの構成例を示す斜視図である。
この図3に示すシェルフ30には、各種の通信処理回路と、この通信処理回路に対して局舎電源10からの電源電圧を変換して供給するオンボード電源回路(OBP)とが搭載された複数のパッケージ40が、挿抜可能な状態で装着されている。シェルフ30の内部には、各パッケージ40を装着するための装着溝や配線部(ともに図示せず)などが設けられている。このような構成により、通信システムの拡充や更新、点検などに容易に対応できるようになっている。
FIG. 3 is a perspective view illustrating a configuration example of the shelf.
The
図1は、各パッケージに設けられる電源回路の第1の構成例を示す図である。
図1では、パッケージ40内の電源回路とともに、局舎電源10およびシェルフ30の内部回路の概略構成も示している。この図1において、局舎電源10に設けられた直流電源Eは負電圧を発生し、この直流電源Eの正電極側のCGラインと負電極側の負電源ラインにより、シェルフ30を通じてパッケージ40に電源が供給されるようになっている。また、これらとは別にパッケージ40にはFGラインが設けられ、このFGラインは局舎電源10の内部においてCGラインと共通接続される。またFGラインは、シェルフ30内において、CGラインおよび負電源ラインとラインバイパスコンデンサC1およびC2を介してそれぞれ接続されている。
FIG. 1 is a diagram illustrating a first configuration example of a power supply circuit provided in each package.
FIG. 1 also shows a schematic configuration of the
パッケージ40の内部では、負電源ラインにはコモンモードチョークコイルL1、突入電流制御用のFET(Field-Effect Transistor)110、ヒューズH1、および整流用のダイオードD1が直列に接続され、CGラインにはコモンモードチョークコイルL2が直列に接続されている。OBP120は、例えば内部にトランスを備えた入出力絶縁型のDC/DCコンバータであり、負電源ラインおよびCGラインを通じて供給された電圧を、負荷130を構成する通信処理回路を駆動するための所定の電圧に変換して、負荷130に出力する。
Inside the
また、OBP120の一次側の回路では、負電源ラインとCGラインとの間に電源監視制御回路140が接続されている。電源監視制御回路140は、負電源ラインとCGラインと間の電圧を検出してFET110のオン/オフを制御し、突入電流がパッケージ内の回路に流れ込むことを防止する。
In the primary side circuit of the
さらに、一次側の回路では、コモンモードチョークコイルL1およびL2との組み合わせによりノイズ低減や電源発振防止のためのフィルタ機能を果たすコンデンサおよび抵抗が、負電源ラインとCGラインとの間に並列に接続されている。コンデンサC3は、ノーマルモードのEMI伝導ノイズを低減する。コンデンサC4およびC5は、負電源ラインとCGラインとの間に直列に設けられ、それらの中間点でFGラインと接続することで、それぞれ負電源側コモンモード、CG側コモンモードのEMI伝導ノイズを低減する。 Further, in the primary circuit, a capacitor and a resistor that perform a filter function for reducing noise and preventing power oscillation by combining with the common mode choke coils L1 and L2 are connected in parallel between the negative power supply line and the CG line. Has been. Capacitor C3 reduces normal mode EMI conduction noise. Capacitors C4 and C5 are provided in series between the negative power supply line and the CG line, and are connected to the FG line at an intermediate point between them to reduce EMI conduction noise in the negative power supply side common mode and the CG side common mode, respectively. To reduce.
コンデンサC6およびC7は、負電源ラインとCGラインとの間に直列に設けられ、それらの中間点でFGラインと接続することで、OBP120および負荷130の回路側からのEMI伝導ノイズを低減する。コンデンサC8および抵抗R1は、負電源ラインとCGラインとの間に直列に設けられ、これらと並行に設けられたコンデンサC9とにより、局舎電源に対する接続ケーブルを含む入力寄生インダクタンスによる電源発振を防止する。
Capacitors C6 and C7 are provided in series between the negative power supply line and the CG line, and are connected to the FG line at an intermediate point therebetween, thereby reducing EMI conduction noise from the circuit side of the
また、二次側の回路では、平滑用のコンデンサC10が負荷130と並列に接続されている。なお、この図1の例では、負荷130のSGラインがFGラインと共通化されているが、これらのラインが独立して設けられていてもよい。
In the secondary circuit, a smoothing capacitor C10 is connected in parallel with the
ところで、このような電源回路では、負荷130への電源供給後に、パッケージ40をシェルフ30から抜き取った場合には、回路内のコンデンサC3〜C9に電荷が蓄積されたままとなる。そして、この状態から再びパッケージ40をシェルフ30に差し込むと、コンデンサC3〜C9の残留電荷が放電し、この放電によるノイズが、直流電源Eを共用する他のパッケージへの電源電圧レベルを変動させてしまい、これらのパッケージでの動作リセットなどが発生して動作が不安定になることがある。また、直流電源Eの出力をオフにした後、再びオンした場合にも同様な放電によるノイズが発生し得る。
By the way, in such a power supply circuit, when the
そこで、図1の電源回路では、一次側回路の負電源ラインとCGラインとの間に、放電抵抗R11、スイッチSW1、放電抵抗R12、およびスイッチSW2を直列に接続し、スイッチSW1と放電抵抗R12との間をSGラインに接続している。さらに、電源監視制御回路140による負電源ラインとCGラインとの間の検出電圧に応じてスイッチSW1およびSW2の開閉を制御するスイッチ制御回路150を設けている。
Therefore, in the power supply circuit of FIG. 1, the discharge resistor R11, the switch SW1, the discharge resistor R12, and the switch SW2 are connected in series between the negative power supply line and the CG line of the primary circuit, and the switch SW1 and the discharge resistor R12 are connected. Is connected to the SG line. Further, a
ここで、パッケージ40がシェルフ30に差し込まれ、直流電源Eからの電源電圧が供給された状態では、スイッチ制御回路150の制御によりスイッチSW1およびSW2は開放状態とされる。そしてその後、パッケージ40がシェルフ30から引き抜かれる、あるいは直流電源Eの出力がオフされると、電源監視制御回路140により負電源ラインとCGラインとの間の電圧降下が検出される。スイッチ制御回路150は、電源監視制御回路140の検出結果より電源オフの状態と判断して、スイッチSW1およびSW2を閉じさせ、これによりコンデンサC3〜C9に蓄積された電荷が放電される。
Here, when the
例えば、コンデンサC5およびC7については、これらの一方の端子とCGラインのノードN1,放電抵抗R11,スイッチSW1,FGラインのノードN2、コンデンサC5およびC7の他方の端子からなる閉ループが形成されることで、蓄積電荷が放電される。また、コンデンサC4およびC6については、これらの一方の端子と負電源ラインのノードN3,スイッチSW2,放電抵抗R12,FGラインのノードN2,コンデンサC4およびC6の他方の端子からなる閉ループにより蓄積電荷が放電される。また、コンデンサC3,C8およびC9は、スイッチSW1およびSW2により負電源ラインとCGラインとの間が短絡されることにより蓄積電荷が放電される。 For example, for the capacitors C5 and C7, a closed loop including one of these terminals, the node N1 of the CG line, the discharge resistor R11, the node N2 of the switches SW1 and FG lines, and the other terminals of the capacitors C5 and C7 is formed. Thus, the accumulated charge is discharged. In addition, the capacitors C4 and C6 are charged by a closed loop composed of one of these terminals, the negative power supply line node N3, the switch SW2, the discharge resistor R12, the FG line node N2, and the other terminals of the capacitors C4 and C6. Discharged. In addition, the capacitors C3, C8, and C9 discharge the accumulated charges when the negative power supply line and the CG line are short-circuited by the switches SW1 and SW2.
このように、電源オフの状態のとき、コンデンサC3〜C9の蓄積電荷を放電し、パッケージ40内における電源ラインとCGラインとの間の電圧を低下させておくことにより、その後にパッケージ40をシェルフ30に差し込んだときや、直流電源Eからの電源供給が再開されたときに、この直流電源Eを共用する同シェルフ内の他のパッケージ40や、他のシェルフ内のパッケージ40に対して、それらの電源供給端子の電圧を変動させるノイズが発生されなくなる。従って、他のパッケージ40でのリセット発生などが防止されて、直流電源Eを共用するシステム内の動作を安定化し、信頼性を高めることができる。また、信頼性の向上によりパッケージ40のシェルフ30への挿抜試験のコストを低減できる。
In this way, when the power is off, the accumulated charges of the capacitors C3 to C9 are discharged, and the voltage between the power supply line and the CG line in the
さらに、システム内の動作の不安定要因が除去されたことで、各コンデンサC3〜C9の容量の制限がなくなり、これらの容量を大きくできるため、EMI伝導ノイズや電源発振などを防止するために最適な仕様のフィルタ回路を構成できるようになる。従って、EMI規格をクリアするための設計開発が容易になり、製造コストを低減できる。 Furthermore, since the unstable factor of the operation in the system has been removed, the capacities of the capacitors C3 to C9 are no longer limited, and these capacities can be increased, which is optimal for preventing EMI conduction noise and power supply oscillation. It becomes possible to construct a filter circuit with various specifications. Therefore, design development for clearing the EMI standard is facilitated, and the manufacturing cost can be reduced.
また、スイッチSW1およびSW2を設けたことで、電源オンの状態では放電抵抗R11およびR12に電流が流れないため、余分な電力消費が抑制される。
また、通信装置などの場合、OBP120の一次側と二次側との絶縁耐圧を高くして、一次側での電源電圧変動が負荷130でのデータ処理に対して影響を与えないようにする必要があり、そのために図1の回路では入出力絶縁型のOBP120を用いるとともに、一次側と二次側とのグランド(すなわちCGとSG)を分離している。しかし、スイッチSW1およびSW2を設けずに放電抵抗R11およびR12を設けて、各抵抗の接続点でFGラインと接続した場合、絶縁耐圧を高めるためには放電抵抗R11およびR12として高耐圧の部品を使用する必要が生じる。これに対して、図1のようにスイッチSW1およびSW2を設け、電源オンの状態でこれらを開放しておくことで、特に高耐圧の放電抵抗R11およびR12を使用することなく、一次側との二次側との絶縁性を確保でき、高耐圧部品の使用により部品コストや実装面積、消費電力が増大することを防止できる。
In addition, since the switches SW1 and SW2 are provided, no current flows through the discharge resistors R11 and R12 when the power is on, so that excessive power consumption is suppressed.
In the case of a communication device or the like, it is necessary to increase the withstand voltage between the primary side and the secondary side of the
次に、図1に示した電源回路の変形例を図4〜図7に示す。なお、これらの図では、図1に対応する構成には同じ符号を付して示し、それらの説明を省略する。
図4は、各パッケージに設けられる電源回路の第2の構成例を示す図である。
Next, modified examples of the power supply circuit shown in FIG. 1 are shown in FIGS. In these drawings, components corresponding to those in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted.
FIG. 4 is a diagram illustrating a second configuration example of the power supply circuit provided in each package.
図4では、電源オンの状態で放電抵抗R11およびR12への放電を防止するためのスイッチとしてリレースイッチを用いた例を示している。この図4においては、負電源ラインとCGラインとの間に接続されたコイルL11およびL12により電圧を検出し、これらの検出電圧が一定値以下に低下したときに、放電抵抗R11およびR12に直列に設けられたスイッチSW11およびSW12が短絡するような、ノーマリオン(Normally On)型のリレースイッチが構成されている。これにより、パッケージ40を引き抜いたこと、あるいは直流電源Eの出力がオフになったことを自動的に検出して、コンデンサC3〜C9の蓄積電荷を放電させることができ、図1の回路と同様の効果が得られる。
FIG. 4 shows an example in which a relay switch is used as a switch for preventing discharge to the discharge resistors R11 and R12 when the power is on. In FIG. 4, voltages are detected by coils L11 and L12 connected between the negative power supply line and the CG line, and when these detected voltages drop below a certain value, they are connected in series with discharge resistors R11 and R12. A normally-on type relay switch is configured such that the switches SW11 and SW12 provided in the circuit are short-circuited. As a result, it is possible to automatically detect that the
図5は、各パッケージに設けられる電源回路の第3の構成例を示す図である。
図5では、図4の構成から放電抵抗R11およびR12を除いた構成の電源回路を示している。このような構成により、コンデンサC3〜C9の放電時間を短縮できる。
FIG. 5 is a diagram illustrating a third configuration example of the power supply circuit provided in each package.
FIG. 5 shows a power supply circuit having a configuration in which the discharge resistors R11 and R12 are removed from the configuration of FIG. With such a configuration, the discharge time of the capacitors C3 to C9 can be shortened.
図6は、各パッケージに設けられる電源回路の第4の構成例を示す図である。
図6では、電源オンの状態での放電を防止するためのスイッチとして、フォトMOSFET(Metal Oxide Semiconductor-FET)によるリレースイッチを用いた例を示している。この図6においては、負電源ラインとCGラインとの間に接続されたフォトダイオードPD1およびPD2と、放電抵抗R11およびR12に直列接続されたスイッチSW21およびSW22とによってそれぞれノーマリオン型のリレースイッチが構成され、フォトダイオードPD1およびPD2の光量が一定量以下に低下したときにスイッチSW21およびSW22が短絡される。
FIG. 6 is a diagram illustrating a fourth configuration example of the power supply circuit provided in each package.
FIG. 6 shows an example in which a relay switch using a photo MOSFET (Metal Oxide Semiconductor-FET) is used as a switch for preventing discharge in a power-on state. In FIG. 6, normally-on type relay switches are respectively formed by photodiodes PD1 and PD2 connected between the negative power supply line and the CG line, and switches SW21 and SW22 connected in series to discharge resistors R11 and R12. Thus, the switches SW21 and SW22 are short-circuited when the light amounts of the photodiodes PD1 and PD2 drop below a certain amount.
図7は、各パッケージに設けられる電源回路の第5の構成例を示す図である。
図7では、図6の構成から放電抵抗R11およびR12を除いた構成の電源回路を示している。このような構成により、コンデンサC3〜C9の放電時間を短縮できる。
FIG. 7 is a diagram illustrating a fifth configuration example of the power supply circuit provided in each package.
FIG. 7 shows a power supply circuit having a configuration in which the discharge resistors R11 and R12 are removed from the configuration of FIG. With such a configuration, the discharge time of the capacitors C3 to C9 can be shortened.
なお、図示しないが、図1の構成においても、放電抵抗R11およびR12を取り除いて放電時間を短縮することもできる。
ところで、上記の各回路構成例ではFGラインを放電経路として使用していたが、以下の図8〜図12に示すように、負電源ラインとCGラインのみを用いてコンデンサC3〜C9の蓄積電荷を放電させる構成としてもよい。なお、以下の図8〜図12では、図1に対応する構成には同じ符号を付して示し、それらの説明を省略する。
Although not shown, the discharge time can also be shortened by removing the discharge resistors R11 and R12 in the configuration of FIG.
In each circuit configuration example described above, the FG line is used as the discharge path. However, as shown in FIGS. 8 to 12 below, the accumulated charges of the capacitors C3 to C9 using only the negative power supply line and the CG line. It is good also as a structure which discharges. In addition, in the following FIGS. 8-12, the same code | symbol is attached | subjected and shown to the structure corresponding to FIG. 1, and those description is abbreviate | omitted.
図8は、各パッケージに設けられる電源回路の第6の構成例を示す図である。
図8では、OBP120の一次側の回路において、負電源ラインとCGラインとの間にスイッチSW31および放電抵抗R21を直列接続している。また、図1の場合と同様に、電源監視制御回路140による負電源ラインとCGラインとの間の検出電圧に応じてスイッチSW31の開閉を制御するスイッチ制御回路150を設けている。
FIG. 8 is a diagram illustrating a sixth configuration example of the power supply circuit provided in each package.
In FIG. 8, in the circuit on the primary side of the
すなわち、パッケージ40がシェルフ30から抜き取られる、あるいは直流電源Eの出力がオフになることで、負電源ラインとCGラインとの間の電圧が一定値以下に低下すると、スイッチ制御回路150は電源オフ状態になったと判断して、スイッチSW31を短絡状態にする。これにより、各コンデンサC3〜C9の蓄積電荷が、負電源ラインやCGライン、放電抵抗R21を放電路として放電される。
That is, when the voltage between the negative power supply line and the CG line drops below a certain value by removing the
これにより、その後に電源オン状態に復帰したときに、直流電源Eを共用する他のパッケージへの供給電源電圧を変動させるノイズが発生しなくなり、装置全体の動作が安定化される。また、OBP120の一次側と二次側とでグランドラインが分離された状態のままとなるので、一次側と二次側との絶縁耐圧が低下せず、負荷130におけるデータ処理に対する電源電圧変動の影響を抑制できる。
As a result, when the power supply is subsequently restored, noise that fluctuates the power supply voltage supplied to other packages sharing the DC power supply E does not occur, and the operation of the entire apparatus is stabilized. In addition, since the ground line remains separated between the primary side and the secondary side of the
図9は、各パッケージに設けられる電源回路の第7の構成例を示す図である。
図9では、電源オンの状態での放電を防止するためのスイッチとしてリレースイッチを用いた例を示している。この図9においては、負電源ラインとCGラインとの間に接続されたコイルL13により電圧を検出し、これらの検出電圧が一定値以下に低下したときに、放電抵抗R21に直列に設けられたスイッチSW41が短絡するような、ノーマリオン型のリレースイッチが構成されている。これにより、パッケージ40を引き抜いたこと、あるいは直流電源Eの出力がオフになったことを自動的に検出して、コンデンサC3〜C9の蓄積電荷を放電させることができる。
FIG. 9 is a diagram illustrating a seventh configuration example of the power supply circuit provided in each package.
FIG. 9 shows an example in which a relay switch is used as a switch for preventing discharge in a power-on state. In FIG. 9, the voltage is detected by the coil L13 connected between the negative power supply line and the CG line, and when these detected voltages drop below a certain value, they are provided in series with the discharge resistor R21. A normally-on type relay switch is configured such that the switch SW41 is short-circuited. As a result, it is possible to automatically detect that the
図10は、各パッケージに設けられる電源回路の第8の構成例を示す図である。
図10では、図9の構成から放電抵抗R21を除いた構成の電源回路を示している。このような構成により、コンデンサC3〜C9の放電時間を短縮できる。
FIG. 10 is a diagram illustrating an eighth configuration example of the power supply circuit provided in each package.
FIG. 10 shows a power supply circuit having a configuration in which the discharge resistor R21 is removed from the configuration of FIG. With such a configuration, the discharge time of the capacitors C3 to C9 can be shortened.
図11は、各パッケージに設けられる電源回路の第9の構成例を示す図である。
図11では、電源オンの状態での放電を防止するためのスイッチとして、フォトMOSFETによるリレースイッチを用いた例を示している。この図11においては、負電源ラインとCGラインとの間に接続されたフォトダイオードPD3と、放電抵抗R21に直列接続されたスイッチSW51とによってノーマリオン型のリレースイッチが構成され、フォトダイオードPD3の光量が一定量以下に低下したときにスイッチSW51が短絡されて、コンデンサC3〜C9の蓄積電荷が放電される。
FIG. 11 is a diagram illustrating a ninth configuration example of the power supply circuit provided in each package.
FIG. 11 shows an example in which a relay switch using a photo MOSFET is used as a switch for preventing discharge in a power-on state. In FIG. 11, a normally-on type relay switch is configured by the photodiode PD3 connected between the negative power supply line and the CG line, and the switch SW51 connected in series to the discharge resistor R21. When the amount of light falls below a certain amount, the switch SW51 is short-circuited, and the accumulated charges in the capacitors C3 to C9 are discharged.
図12は、各パッケージに設けられる電源回路の第10の構成例を示す図である。
図12では、図11の構成から放電抵抗R21を除いた構成の電源回路を示している。このような構成により、コンデンサC3〜C9の放電時間を短縮できる。
FIG. 12 is a diagram illustrating a tenth configuration example of the power supply circuit provided in each package.
FIG. 12 shows a power supply circuit having a configuration in which the discharge resistor R21 is removed from the configuration of FIG. With such a configuration, the discharge time of the capacitors C3 to C9 can be shortened.
なお、図示しないが、図8の構成においても、放電抵抗R21を取り除いて放電時間を短縮することもできる。
また、電源オンの状態での放電を防止するためのスイッチや、負電源ラインとCGラインとの間の電圧検出手段としては、上記の図1〜図12で用いたものに限らず、様々な構成の回路を用いることができる。また、電圧検出手段の代わりに、パッケージ40のシェルフ30への挿抜状態を機械的あるいは電気的に検出する回路など、直流電源Eからの通電の有無を検出する手段を設けて、通電状態でなくなったときにスイッチを短絡させるようにしてもよい。
Although not shown, the discharge time can also be shortened by removing the discharge resistor R21 in the configuration of FIG.
Further, the switches for preventing discharge in the power-on state and the voltage detection means between the negative power supply line and the CG line are not limited to those used in FIGS. A circuit having a configuration can be used. Further, in place of the voltage detecting means, means for detecting the presence or absence of energization from the DC power source E such as a circuit for mechanically or electrically detecting the insertion / extraction state of the
さらに、パッケージ40としては、通信処理回路以外の様々な情報処理回路が搭載されたものも適用することができる。また、パッケージ40は、例えば半導体集積回路や各種電気部品が搭載された1枚のプリント配線基板としてもよく、あるいはこのようなプリント配線基板が複数搭載され、各基板同士が配線されたものとしてもよい。
Further, as the
(付記1) 直流電源からの電圧を負荷に供給する電源装置において、
前記直流電源からの電圧を所定の電圧に変換して前記負荷に供給する絶縁型のオンボード電源回路と、
前記オンボード電源回路の一次側において、前記オンボード電源回路に対して前記直流電源からの電圧を伝送する電源ラインおよび接地ラインにそれぞれ直列に接続されたコモンモードチョークコイルと、前記電源ラインと前記接地ラインとの間に接続された1つ以上のコンデンサとからなるノイズフィルタと、
前記電源ラインと前記接地ラインとの間に前記ノイズフィルタのコンデンサと並列に接続され、前記オンボード電源回路と前記直流電源との間が通電状態のときに開放され、非通電状態のときに短絡されるスイッチ回路と、
を有することを特徴とする電源装置。
(Supplementary note 1) In a power supply device for supplying a voltage from a DC power supply to a load,
An insulated on-board power supply circuit that converts the voltage from the DC power supply into a predetermined voltage and supplies the voltage to the load;
On the primary side of the on-board power supply circuit, a common mode choke coil connected in series to a power supply line and a ground line for transmitting a voltage from the DC power supply to the on-board power supply circuit, respectively, the power supply line and the power supply line A noise filter comprising one or more capacitors connected between the ground line;
The noise filter capacitor is connected in parallel between the power supply line and the ground line, and is opened when the on-board power supply circuit and the DC power supply are energized, and short-circuited when not energized. A switched circuit,
A power supply device comprising:
(付記2) 前記ノイズフィルタを構成するコンデンサとして、前記電源ラインと前記接地ラインとの間に直列接続され、それぞれの接続点が前記接地ラインと分離されたフレーム接地ラインに接続された第1および第2のコンデンサを備え、
前記スイッチ回路として、前記電源ラインと前記接地ラインとの間に直列接続され、それぞれの接続点が前記フレーム接地ラインに接続された第1および第2のスイッチ回路を備えたことを特徴とする付記1記載の電源装置。
(Additional remark 2) As a capacitor | condenser which comprises the said noise filter, it connected in series between the said power supply line and the said ground line, and each connection point was connected to the frame ground line isolate | separated from the said ground line, and 1st and Comprising a second capacitor;
Note that the switch circuit includes first and second switch circuits connected in series between the power supply line and the ground line, and each connection point connected to the frame ground line. The power supply device according to 1.
(付記3) 前記第1および第2のスイッチ回路には、少なくとも1つの放電抵抗が直列に接続されたことを特徴とする付記2記載の電源装置。
(付記4) 前記第1および第2のスイッチ回路は、前記コモンモードチョークコイルより前記直流電源側において前記電源ラインと前記接地ラインとに接続されたことを特徴とする付記2記載の電源装置。
(Supplementary note 3) The power supply device according to supplementary note 2, wherein at least one discharge resistor is connected in series to the first and second switch circuits.
(Supplementary note 4) The power supply device according to supplementary note 2, wherein the first and second switch circuits are connected to the power supply line and the ground line on the DC power supply side from the common mode choke coil.
(付記5) 前記第1および第2のスイッチ回路は、前記コモンモードチョークコイルと前記オンボード電源回路との間で前記電源ラインと前記接地ラインとに接続されたことを特徴とする付記2記載の電源装置。 (Supplementary note 5) The supplementary note 2, wherein the first and second switch circuits are connected to the power supply line and the ground line between the common mode choke coil and the on-board power supply circuit. Power supply.
(付記6) 前記フレーム接地ラインは、前記オンボード電源回路の2次側における信号接地ラインと共通接続されたことを特徴とする付記2記載の電源装置。
(付記7) 前記電源ラインと前記接地ラインとの間の電圧を検出し、検出電圧が一定値以下のときに前記スイッチ回路を短絡させるスイッチ制御回路をさらに有することを特徴とする付記1記載の電源装置。
(Supplementary note 6) The power supply device according to supplementary note 2, wherein the frame ground line is commonly connected to a signal ground line on a secondary side of the on-board power supply circuit.
(Additional remark 7) The switch control circuit which detects the voltage between the said power supply line and the said ground line, and short-circuits the said switch circuit when a detection voltage is below a fixed value, The additional description 1 characterized by the above-mentioned. Power supply.
(付記8) 前記スイッチ回路として、前記電源ラインと前記接地ラインとの間の電圧に応じて開閉するノーマリオン型のリレー回路を備えたことを特徴とする付記1記載の電源装置。 (Supplementary note 8) The power supply device according to supplementary note 1, wherein the switch circuit includes a normally-on type relay circuit that opens and closes according to a voltage between the power supply line and the ground line.
(付記9) 前記スイッチ回路として、フォトダイオードにより前記電源ラインと前記接地ラインとの間の電圧に応じて開閉するノーマリオン型のフォトMOSリレー回路を備えたことを特徴とする付記1記載の電源装置。 (Supplementary Note 9) The power supply according to Supplementary Note 1, wherein the switch circuit includes a normally-on type photo MOS relay circuit that opens and closes according to a voltage between the power supply line and the ground line by a photodiode. apparatus.
(付記10) 絶縁型のオンボード電源回路と、前記オンボード電源回路の出力電圧により駆動されるデータ処理回路とを含む複数のパッケージが挿抜可能に搭載され、前記複数のパッケージに共通の直流電源が供給されるデータ処理装置において、
前記各パッケージは、
前記オンボード電源回路の一次側において、前記オンボード電源回路に対して前記直流電源からの電圧を伝送する電源ラインおよび接地ラインにそれぞれ直列に接続されたコモンモードチョークコイルと、前記電源ラインと前記接地ラインとの間に接続された1つ以上のコンデンサとからなるノイズフィルタと、
前記電源ラインと前記接地ラインとの間に前記ノイズフィルタのコンデンサと並列に接続され、前記オンボード電源回路と前記直流電源との間が通電状態のときに開放され、非通電状態のときに短絡されるスイッチ回路と、
を有することを特徴とするデータ処理装置。
(Supplementary Note 10) A plurality of packages including an insulated on-board power supply circuit and a data processing circuit driven by the output voltage of the on-board power supply circuit are detachably mounted, and a DC power supply common to the plurality of packages In the data processing apparatus supplied with
Each package is
On the primary side of the on-board power supply circuit, a common mode choke coil connected in series to a power supply line and a ground line for transmitting a voltage from the DC power supply to the on-board power supply circuit, respectively, the power supply line and the power supply line A noise filter comprising one or more capacitors connected between the ground line;
The noise filter capacitor is connected in parallel between the power supply line and the ground line, and is opened when the on-board power supply circuit and the DC power supply are energized, and short-circuited when not energized. A switched circuit,
A data processing apparatus comprising:
10 局舎電源
21〜23 データ処理装置
30,31,32a,32b,33 シェルフ
40 パッケージ
110 FET
120 オンボード電源回路(OBP)
130 負荷
140 電源監視制御回路
150 スイッチ制御回路
C1〜C10 コンデンサ
D1 ダイオード
E 直流電源
H1 ヒューズ
L1,L2コモンモードチョークコイル
N1〜N3 ノード
R1 抵抗
R11,R12 放電抵抗
SW1,SW2 スイッチ
10 Station power supply 21-23
120 On-board power supply circuit (OBP)
130
Claims (5)
前記直流電源からの電圧を所定の電圧に変換して前記負荷に供給する絶縁型のオンボード電源回路と、
前記オンボード電源回路の一次側において、前記オンボード電源回路に対して前記直流電源からの電圧を伝送する電源ラインおよび接地ラインにそれぞれ直列に接続されたコモンモードチョークコイルと、前記電源ラインと前記接地ラインとの間に接続された1つ以上のコンデンサとからなるノイズフィルタと、
前記電源ラインと前記接地ラインとの間に前記ノイズフィルタのコンデンサと並列に接続され、前記オンボード電源回路と前記直流電源との間が通電状態のときに開放され、非通電状態のときに短絡されるスイッチ回路と、
を有することを特徴とする電源装置。 In a power supply device that supplies a voltage from a DC power supply to a load,
An insulated on-board power supply circuit that converts the voltage from the DC power supply into a predetermined voltage and supplies the voltage to the load;
On the primary side of the on-board power supply circuit, a common mode choke coil connected in series to a power supply line and a ground line for transmitting a voltage from the DC power supply to the on-board power supply circuit, respectively, the power supply line and the power supply line A noise filter comprising one or more capacitors connected between the ground line;
The noise filter capacitor is connected in parallel between the power supply line and the ground line, and is opened when the on-board power supply circuit and the DC power supply are energized, and short-circuited when not energized. A switched circuit,
A power supply device comprising:
前記スイッチ回路として、前記電源ラインと前記接地ラインとの間に直列接続され、それぞれの接続点が前記フレーム接地ラインに接続された第1および第2のスイッチ回路を備えたことを特徴とする請求項1記載の電源装置。 As a capacitor constituting the noise filter, first and second capacitors connected in series between the power supply line and the ground line, and each connection point connected to a frame ground line separated from the ground line With
The switch circuit includes first and second switch circuits that are connected in series between the power supply line and the ground line, and each connection point is connected to the frame ground line. Item 1. The power supply device according to Item 1.
前記各パッケージは、
前記オンボード電源回路の一次側において、前記オンボード電源回路に対して前記直流電源からの電圧を伝送する電源ラインおよび接地ラインにそれぞれ直列に接続されたコモンモードチョークコイルと、前記電源ラインと前記接地ラインとの間に接続された1つ以上のコンデンサとからなるノイズフィルタと、
前記電源ラインと前記接地ラインとの間に前記ノイズフィルタのコンデンサと並列に接続され、前記オンボード電源回路と前記直流電源との間が通電状態のときに開放され、非通電状態のときに短絡されるスイッチ回路と、
を有することを特徴とするデータ処理装置。
A plurality of packages including an insulated on-board power supply circuit and a data processing circuit driven by the output voltage of the on-board power supply circuit are detachably mounted, and a common DC power supply is supplied to the plurality of packages. In a data processing device,
Each package is
On the primary side of the on-board power supply circuit, a common mode choke coil connected in series to a power supply line and a ground line for transmitting a voltage from the DC power supply to the on-board power supply circuit, respectively, the power supply line and the power supply line A noise filter comprising one or more capacitors connected between the ground line;
The noise filter capacitor is connected in parallel between the power supply line and the ground line, and is opened when the on-board power supply circuit and the DC power supply are energized, and short-circuited when not energized. A switched circuit,
A data processing apparatus comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005097558A JP4579741B2 (en) | 2005-03-30 | 2005-03-30 | Power supply device and data processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005097558A JP4579741B2 (en) | 2005-03-30 | 2005-03-30 | Power supply device and data processing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006280131A JP2006280131A (en) | 2006-10-12 |
JP4579741B2 true JP4579741B2 (en) | 2010-11-10 |
Family
ID=37214265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005097558A Expired - Fee Related JP4579741B2 (en) | 2005-03-30 | 2005-03-30 | Power supply device and data processing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4579741B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5070937B2 (en) * | 2007-05-25 | 2012-11-14 | 東芝三菱電機産業システム株式会社 | Boost chopper circuit, step-down chopper circuit, and DC-DC converter circuit using the same |
EP2624422B1 (en) | 2012-01-31 | 2019-08-28 | Canon Kabushiki Kaisha | Power source, power failure detection apparatus, and image forming apparatus |
JP5984404B2 (en) * | 2012-01-31 | 2016-09-06 | キヤノン株式会社 | Power supply and power failure detection device |
WO2023276797A1 (en) * | 2021-06-28 | 2023-01-05 | 株式会社村田製作所 | Switching power supply device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09322400A (en) * | 1996-06-03 | 1997-12-12 | Fujitsu Ltd | Power supply system |
JP2001245477A (en) * | 2000-02-28 | 2001-09-07 | Mitsubishi Electric Corp | Power converter |
JP2001275358A (en) * | 2000-03-29 | 2001-10-05 | Mitsubishi Electric Corp | Switching power supply |
JP2002218757A (en) * | 2001-01-22 | 2002-08-02 | Pfu Ltd | Power supply unit |
-
2005
- 2005-03-30 JP JP2005097558A patent/JP4579741B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09322400A (en) * | 1996-06-03 | 1997-12-12 | Fujitsu Ltd | Power supply system |
JP2001245477A (en) * | 2000-02-28 | 2001-09-07 | Mitsubishi Electric Corp | Power converter |
JP2001275358A (en) * | 2000-03-29 | 2001-10-05 | Mitsubishi Electric Corp | Switching power supply |
JP2002218757A (en) * | 2001-01-22 | 2002-08-02 | Pfu Ltd | Power supply unit |
Also Published As
Publication number | Publication date |
---|---|
JP2006280131A (en) | 2006-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7579707B2 (en) | Discharge prevention circuit and electronic equipment provided with the discharge prevention circuit | |
US6807075B2 (en) | Start-up circuit for switched mode power supply | |
US8064179B2 (en) | Integrated circuit including a switching regulator design for power over Ethernet devices | |
US9577511B2 (en) | PFC DC/AC/DC power converter with reduced power loss | |
US7589437B2 (en) | Control unit in a vehicle | |
US9559527B2 (en) | Discharging circuit, image forming apparatus having the discharging circuit, and power supply unit | |
US8369051B2 (en) | Circuit arrangement and method for increasing the safety of an electronic operating device | |
US20120139515A1 (en) | Power supply apparatus and power supply system with plural power supply apparatuses | |
KR101199199B1 (en) | Power supply apparatus | |
JP5031444B2 (en) | Electrical equipment with a noise filter circuit | |
US8289740B2 (en) | Voltage reduction detection circuit and switching power supply system | |
JPH07250468A (en) | Dc/dc converter | |
KR20190065906A (en) | Method And Apparatus for Detecting Failure by Using Reverse Current Prevention of Electronic Vehicle Charger | |
JP4579741B2 (en) | Power supply device and data processing device | |
US8619439B2 (en) | Flyback boost circuit with current supplied to secondary side of transformer circuit prior to boost operation and strobe device using the same | |
EP3367559B1 (en) | Air conditioner | |
KR20090096689A (en) | Power supply and electronic ballast with auxiliary protection circuit | |
JP4217979B2 (en) | Input / output insulation type DC-DC converter | |
US8599583B2 (en) | AC power supply circuit with filter capacitor between output terminals thereof | |
KR20200055428A (en) | Non-contact feeder system | |
US11699958B2 (en) | Voltage switching circuit and power adapter having regulated range of output voltage | |
JP2012065518A (en) | Battery pack module, secondary battery device, and vehicle | |
JP2021044897A (en) | Switching power source device | |
JP2001268935A (en) | Drive circuit of air conditioner | |
JP2002112549A (en) | Power supply apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100826 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |