JP5069208B2 - 光干渉変調器をアドレシングする方法及び光干渉変調器をアドレシングするためのドライバ回路 - Google Patents

Description

本発明の分野は、微小電気機械システム（microelectromechanical system）（ＭＥＭＳ）に関する。

微小電気機械システム（ＭＥＭＳ）は、微小機械素子、アクチュエータ、及び電子機器を含む。微小機械素子は、堆積、エッチング、及び、あるいは、電子デバイス及び電子機械デバイスを形成するために基板及び／又は堆積された材料の一部分をエッチングして取り除く、若しくは複数の層を付加する、他のマイクロマシニング・プロセスを使用して創り出されることができる。ＭＥＭＳデバイスの１つのタイプは、光干渉変調器と呼ばれる。光干渉変調器は、１対の導電性プレートを具備し、その一方又は両方が、全体あるいは一部分が透明である及び／又は反射でき、そして適切な電子信号の印加により相対的動きが可能である。一方のプレートは、基板上に堆積された静止層を具備することができ、他方のプレートは、静止層を覆って吊り下げられた金属膜を具備することができる。そのようなデバイスは、広範囲のアプリケーションを有し、これらのタイプのデバイスの特性を利用すること及び／又は変形することは、この技術において有益であり、その結果、それらの特徴は、既存の製品を改善することに活用されることができ、未だ開発されていない新たな製品を創り出すことに活用されることができる。

本発明のシステム、方法、及びデバイスは、それぞれ複数の態様を有し、そのいずれもが、その好ましい特性に単独で寄与するのではない。本発明の範囲を制限することなく、自身のより卓越した特徴が、ここに簡潔に説明される。本明細書を熟考した後で、特に“実施形態の詳細な説明”の項を読んだ後で、本発明の特徴が他のディスプレイ・デバイスに対して利点をどのようにして提供するかを、理解するであろう。

１つの実施形態において、ディスプレイが提供される。本ディスプレイは、複数の光変調素子を含み、少なくともそのいくつかは、アドレシング・パルス幅及びアドレシング・パルス電圧レベルの一方又は両方に対して異なる撓みの値を有する。しかも、提供されたものは、複数の素子に変化する幅及び／又は電圧レベルのアドレシング・パルスを供給するように構成されたアドレシング回路系であり、その結果、アドレシング・パルスの幅及び／又は電圧レベルに応じて、素子の異なる組み合わせが選択可能な方式で切り替えられる。そして、ここでは、アドレシング回路系は、そのパルスに複数の素子の全ての素子が応答する第１のパルス、及びそのパルスに全てより少ない複数の素子が応答する少なくとも１つの第２のパルスを供給するように構成される。

他の１つの実施形態において、ディスプレイが提供される。本ディスプレイは、行に配置された複数のＭＥＭＳ素子を含み、そこでは、複数の行の各々のＭＥＭＳ素子は、複数の下位行にさらに配置され、そしてそこでは、各行の下位行は、電気的に接続される。この実施形態において、複数の抵抗器が同様に提供され、抵抗器の各々は複数の下位行のそれぞれ１つに接続され、各行の複数の下位行の各々に対する抵抗器のそれぞれ１つはその行の他の下位行に接続された抵抗器とは異なる抵抗を有する。

他の１つの実施形態において、少なくとも第１のディスプレイ素子及び第２のディスプレイ素子を有し、それぞれの応答しきい値により特徴付けられる複数のディスプレイ素子をアドレシングする方法は、複数のディスプレイ素子の全ての応答しきい値よりも大きな値を有するパラメータにより特徴付けられる第１のパルスを発生すること、及び複数のディスプレイ素子に第１のパルスを印加することを含む。その上に、第２のパルスは、第１のディスプレイ素子の応答しきい値よりも大きくそして第２のディスプレイ素子の応答しきい値より小さな値を有するパラメータにより特徴付けられて発生される。第２のパルスは、複数のディスプレイ素子に印加される。

他の１つの実施形態において、少なくとも第１のディスプレイ素子及び第２のディスプレイ素子を有し、それぞれの応答しきい値により特徴付けられる複数のディスプレイ素子をアドレシングするためのドライバ回路は、複数のディスプレイ素子の全ての応答しきい値よりも大きな値を有するパラメータにより特徴付けられる第１のパルスを発生するための手段、及び複数のディスプレイ素子に第１のパルスを印加するための手段を含む。本ドライバ回路は、しかも、第１のディスプレイ素子の応答しきい値よりも大きく且つ第２のディスプレイ素子の応答しきい値より小さな値を有するパラメータにより特徴付けられる第２のパルスを発生するための手段、及び複数のディスプレイ素子に第２のパルスを印加するための手段も含む。

他の１つの実施形態は、デバイスを含む。本デバイスは、光を変調するための複数の手段を具備し、変調する手段は選択された印加電圧に対して異なる撓みの値を有する。本デバイスは、さらに、アドレシング・パルスの電圧レベルに応じて、該変調する手段の異なる組み合わせが選択可能な方法で切り替えるように、複数の素子に変化する電圧レベルのアドレシング・パルスを与えるためのアドレシング手段を具備する。該アドレシング手段は、そのパルスに前記複数の素子の全ての変調する手段が応答する第１のパルス、及びそのパルスに全てより少ない前記変調する手段が応答する少なくとも１つの第２のパルスを与えるように構成される。

他の１つの実施形態は、ディスプレイを製造する方法を具備する。本方法は、複数の行に配置された複数のＭＥＭＳ素子を提供することを具備する。各行のＭＥＭＳ素子は、複数の下位行にさらに配置される。各行の下位行は、電気的に接続される。本方法は、しかも、複数のＭＥＭＳ素子に抵抗器を接続することを具備する。各抵抗器は、複数の下位行のそれぞれ１つに接続される。各行の複数の下位行の各々に対する複数の抵抗器のそれぞれ１つは、該行の他の下位行に接続された抵抗器とは異なる抵抗を有する。

他の１つの実施形態は、ディスプレイを提供する。本ディスプレイは、下記を具備する：複数の行に配置された表示するための複数の手段、ここでは、該複数の行の各々を表示する手段は、複数の下位行にさらに配置され、そしてここでは、各行の複数の下位行は、電気的に接続される。ディスプレイは、しかも、電流に抵抗するための複数の手段も具備し、抵抗する手段の各々は複数の下位行のそれぞれ１つに接続され、各行の下位行の各々に対する抵抗する手段のそれぞれ１つは該行の他の下位行に接続された抵抗する手段とは異なる抵抗を有する。

光干渉変調器ディスプレイの１実施形態の一部分を図示する等測図であり、そこでは、第１の光干渉変調器の可動反射層は、固定鏡から所定の距離の反射する、すなわち、“オン”位置にあり、第２の光干渉変調器の可動反射層は、非反射、すなわち“オフ”位置にある。 ３×３光干渉変調器ディスプレイを組み込んでいる電子デバイスの１実施形態を説明するシステム・ブロック図である。 図１の光干渉変調器の１つの具体例の実施形態に関する印加電圧に対する可動鏡位置の図である。 光干渉変調器ディスプレイを駆動するために使用されることができる行及び列電圧のセットの説明図である。 図２の３×３光干渉変調器ディスプレイ中のディスプレイ・データの１つの具体例のフレームを図示する。 図５Ａのフレームを書き込むために使用されることができる行及び列信号に関する１つの具体例のタイミング図を図示する。 図１のデバイスの断面図である。 光干渉変調器の代わりの実施形態の断面図である。 光干渉変調器の代わりの実施形態の断面図である。 光干渉変調器ディスプレイの１実施形態の一部分の模式図であり、そこでは、複数の行が、共通ドライバ結線を共有する３個の下位行にさらに細分化されている。 図示されたディスプレイ配置を生成するために図７のアレイの実施形態の最上部の行に印加された一連の行及び列信号を説明するタイミング図である。 入れ子になった安定ウィンドウを有する対の光干渉変調器の具体例の実施形態を説明する正印加電圧に対する可動鏡位置の、図３のものと類似の、図である。 図示されたディスプレイ配置を生成するために図７のアレイの実施形態の上部の行に印加された一連の行及び列信号を説明するタイミング図である。 図６Ａ，６Ｂ，６Ｃ及び図７に関連して説明されたような光干渉変調器アレイを駆動する方法の１実施形態を説明するフローチャートである。 複数の光干渉変調器を具備する視覚ディスプレイ・デバイスの１実施形態を説明するシステム・ブロック図である。 複数の光干渉変調器を具備する視覚ディスプレイ・デバイスの１実施形態を説明するシステム・ブロック図である。

好ましい実施形態の詳細な説明

好ましい実施形態において、本発明は、ディスプレイ素子のグループへの共通ドライバ結線を経由して印加された駆動信号を用いるディスプレイ素子のグループに向けられる。ディスプレイは、それゆえ、各ディスプレイ素子に対する駆動信号が各ディスプレイ素子に対して別々のリード線を経由して印加された場合に必要になるはずのリード線よりも少ない数のリード線を用いて、グレーのより多くの階調又はカラーを生成できる。

下記の詳細な説明は、本発明のある特定の実施形態に向けられる。しかしながら、本発明は、多数の異なる方法で具体化されることができる。この明細書では、参照符合が、図面に与えられ、そこでは、全体を通して同様の部分が類似の数字を用いて表される。下記の説明から明らかになるように、本発明は、動画（例えば、ビデオ）であるか固定画面（例えば、静止画）であるかに拘わらず、及びテキストであるか画像であるかに拘わらず、画像を表示するように構成された任意のデバイスにおいて実行されることができる。より詳しくは、本発明が種々の電子デバイスで実行される若しくは電子デバイスに関連付けられることができることが、予想される。電子デバイスは、携帯電話機、無線デバイス、パーソナル・データ・アシスタンツ（ＰＤＡｓ）、ハンド−ヘルド又は携帯型コンピュータ、ＧＰＳ受信機／ナビゲータ、カメラ、ＭＰ３プレーヤ、カムコーダ、ゲーム・コンソール、腕時計、時計、計算機、テレビ・モニタ、フラット・パネル・ディスプレイ、コンピュータ・モニタ、自動車ディスプレイ（例えば、走行距離計ディスプレイ、等）、コクピット制御器及び／又はディスプレイ、カメラ視野のディスプレイ（例えば、自動車の後方監視カメラのディスプレイ）、電子写真、電子広告板又は街頭標識、プロジェクタ、建築上の構造物（例えば、タイル・レイアウト）、包装、及び芸術的な構造（例えば、宝飾品１個の画像のディスプレイ）のようなものであるが、これらに限定されない。より一般的には、本発明は、電子スイッチング・デバイスにおいて実行されることもできる。

画像化アプリケーションのために使用される空間光変調器は、複数の異なる形式で実現される。透過型液晶ディスプレイ（liquid crystal display）（ＬＣＤ）変調器は、光を遮る又は通過させるために結晶性材料の捻れ及び／又は配向を制御することにより光を変調する。反射型空間光変調器は、結像表面に反射される光の量を制御するために種々の物理的な作用を利用する。そのような反射型変調器の例は、反射型ＬＣＤ，及びディジタル微小鏡デバイスを含む。

空間光変調器の他の１つの例は、干渉により光を変調する光干渉変調器である。反射型ＭＥＭＳディスプレイ素子を具備する１つの光干渉変調器ディスプレイの実施形態が、図１に図示される。これらのデバイスにおいて、画素は、明状態又は暗状態のいずれかである。明（“オン”又は“開（open）”）状態では、双安定ディスプレイ素子は、光をユーザに反射する。暗（“オフ”又は“閉（close）”）状態にある場合は、双安定ディスプレイ素子は、光を吸収していて、光をユーザにほとんど反射しない。実施形態に応じて、ディスプレイは、“オフ”状態において光を反射し、“オン”状態において光を吸収するように構成されることができ、すなわち、“オン”及び“オフ”状態の光反射率特性が、逆にされる。ＭＥＭＳ画素は、しかも、選択された色だけを反射するように構成されることができ、黒及び白よりはむしろカラー表示を生成する。

図１は、ＭＥＭＳ光干渉変調器を具備する、視覚ディスプレイの１実施形態のある行中の２つの隣接する画素を図示する等測図である。光干渉変調器ディスプレイは、これら光干渉変調器の行／列アレイを具備する。各光干渉変調器は、互いにある距離に置かれた１対の鏡を含み、共鳴光学的キャビティを形成する。１つの実施形態において、鏡の１つは、２つの位置の間を移動することができる。第１の位置では、可動鏡は、他の鏡から第１の距離に位置し、光干渉変調器は主に反射する。第２の位置では、可動鏡は、異なる距離に置かれ、例えば、固定鏡に隣接し、その結果光干渉変調器は主に吸収する。

画素アレイの図示された部分は、ある行における２つの隣接する光干渉変調器１２ａ及び１２ｂを含む。光干渉変調器の図示された実施形態において、可動鏡１４ａは、固定された部分鏡１６ａから所定の距離の反射（“リリースされた”、“オン”、又は“開”）位置に図示される。光干渉変調器１２ｂの可動鏡１４ｂは、部分鏡１６ｂに隣接する非反射、吸収（“アクチュエートされた”、“オフ”、又は“閉”）位置に図示される。

固定鏡１６ａ，１６ｂは、電気的に導電性であり、例えば、透明基板２０上にクロムとインジウム−スズ−酸化物の層を堆積することにより製作されることができる。複数の層は、平行なストライプにパターニングされ、列電極を形成することができる。その行に沿った可動鏡１４ａ，１４ｂは、１つの好適な材料であるアルミニウムを用いて、基板２０上の（列電極１６ａ，１６ｂに直交する）１層又は複数の層の堆積された金属層の一連の平行なストライプとして形成されることができ、行電極を形成することができる。

電位差が選択された行及び列に印加されると、対応する画素において行及び列電極の交差点に形成されたキャパシタは、充電され、静電力が電極を互いに引きつける。電圧が十分に高ければ、可動電極は、変形され、図１において右の画素１２ｂにより図示されたように、静止電極に対して押し付けられる（誘電材料が、静止電極上に堆積されることがあり、短絡することを防止し、分離距離を制御する）。この動作は、印加される電位差の極性に拘わらず同じである。このようにして、行／列アクチュエーションは、各画素の反射状態に対して吸収状態を制御することができる。

図２から図５は、ディスプレイ・アプリケーションにおいて光干渉変調器のアレイを使用するための１つの具体例のプロセス及びシステムを説明する。図２は、本発明の態様を組み込むことができる電子デバイスの１実施形態を説明するシステム・ブロック図である。具体例の実施形態において、電子デバイスは、プロセッサ２１を含む。そのプロセッサ２１は、いずれかの汎用のシングル・チップ又はマルチ・チップ・マイクロプロセッサ、例えば、ＡＲＭ，ペンティアム（登録商標）、ペンティアムＩＩ（登録商標）、ペンティアムＩＩＩ（登録商標）、ペンティアムＩＶ（登録商標）、ペンティアム（登録商標）プロ、８０５１、ＭＩＰＳ（登録商標）、パワーＰＣ（登録商標）、ＡＬＰＨＡ（登録商標）、若しくはディジタル信号プロセッサ、マイクロコントローラ、又はプログラム可能なゲート・アレイのようないずれかの特殊用途マイクロプロセッサ、であることができる。本技術において普通であるように、プロセッサ２１は、１又はそれより多くのソフトウェア・モジュールを実行するように構成されることができる。オペレーティング・システムを実行することに加えて、プロセッサは、ウェブ・ブラウザ、電話アプリケーション、電子メール・プログラム、若しくはいずれかの他のソフトウェア・アプリケーションを含む、１又はそれより多くのソフトウェア・アプリケーションを実行するように構成されることができる。

１つの実施形態では、プロセッサ２１は、しかも、アレイ・コントローラ２２と通信するように構成される。１つの実施形態では、アレイ・コントローラ２２は、アレイ３０に信号を供給する行ドライバ回路２４及び列ドライバ回路２６を含む。図１に図示されたアレイの断面は、図２に線１−１により示される。アレイ・コントローラ２２の一部分は、増設回路系及び機能性と同様に、実際のディスプレイ・ドライバと汎用マイクロプロセッサとの間に一般に接続されるグラフィック・コントローラにより提供されることができる。グラフィック・コントローラの具体例の実施形態は、チップス・アンド・テクノロジー（Chips and Technology）社からの６９０３０又は６９４５５コントローラ、セイコー・エプソンからのＳ１Ｄ１３００シリーズ、及びソロモン・システック（Solomon Systech）１９０６を含む。

ＭＥＭＳ光干渉変調器に関して、行／列アクチュエーション・プロトコルは、図３に説明されたこれらのデバイスのヒステリシス特性の利点を取ることができる。これは、例えば、画素をリリースされた状態からアクチュエートされた状態へ変形させることを引き起こすために１０ボルトの電位差を必要とすることがある。しかしながら、電圧がその値から減少される場合に、画素は、電圧が２ボルトより下に降下するまでリリースされない。それゆえ、図３に説明された例では、約３から７Ｖの電圧の範囲があり、そこでは、どのような状態で開始されたとしても、デバイスは、そこ状態に留まる。行／列アクチュエーション・プロトコルは、そのために、行ストロービング（strobing）の期間に、アクチュエートされようとしているストローブされた行の画素は、約１０ボルトの電圧差を受け、そしてリリースされようとしている画素は、零ボルトに近い電圧差を受ける。ストローブの後で、画素は、約５ボルトの定常状態電圧差受け、その結果、画素は、行ストローブが画素をどのような状態に置いたとしてもそこに留まる。書き込まれた後で、各画素は、この例では電位差が３−７ボルトの“安定ウィンドウ”の範囲内であると判断する。この特徴は、アクチュエートされた又はリリースされた既存の状態のいずれかにおける同じ印加電圧条件の下で、図１に説明された画素設計を安定にさせる。アクチュエートされた状態であるか又はリリースされた状態であるかに拘わらず、光干渉変調器の各画素が、基本的に固定鏡と移動鏡とにより形成されたキャパシタであるので、この安定状態は、ほとんど電力消費なしにヒステリシス・ウィンドウの範囲内の電圧で保持されることができる。鏡が動かず、そして印加された電位が一定であるならば、基本的に電流は、画素に流れ込まない。

代表的なアプリケーションでは、ディスプレイ・フレームは、第１行中の所望のセットのアクチュエートされた画素にしたがって列電極のセットをアサートすること（asserting）によって創り出されることができる。行パルスは、それから行１の電極に印加されて、アサートされた列ラインに対応する画素をアクチュエートする。列電極のアサートされたセットは、その後、第２行中の所望のセットのアクチュエートされた画素に対応するように変更される。パルスは、それから、行２の電極に印加されて、アサートされた列電極にしたがって行２中の適切な画素をアサートする。行１画素は、行２パルスに影響されず、行１パルスの間に設定された状態に留まる。これは、連続した方式で一連の行全体に対して繰り返され、フレームを生成することができる。一般に、フレームは、１秒当たりある所望のフレームの数でこのプロセスを連続的に繰り返すことにより、新たなディスプレイ・データでリフレッシュされる及び／又は更新される。ディスプレイ・フレームを生成するために画素アレイの行及び列電極を駆動するための多種多様なその他のプロトコルも、周知であり、本発明とともに使用されることができる。

図４、図５Ａ及び図５Ｂは、図２の３×３アレイ上にディスプレイ・フレームを創り出すための１つの可能性のあるアクチュエーション・プロトコルを説明する。図４は、図３のヒステリシス曲線を示す画素に対して使用されることができる、列及び行電圧レベルの可能性のあるセットを図示する。図４の実施形態では、画素をアクチュエートすることは、適切な列を−Ｖ_ｂｉａｓに、そして適切な行を＋ΔＶに設定することを含む。画素をリリースさせることは、適切な列を＋Ｖ_ｂｉａｓに、そして適切な行を同じ＋ΔＶに設定することにより達成される。行電圧が零ボルトに保持されるこれらの行では、列が＋Ｖ_ｂｉａｓであるか又は−Ｖ_ｂｉａｓであるかどうかに拘らず、画素が元々あった状態がどうであろうとも、画素は、その状態で安定である。

図５Ｂは、そこではアクチュエートされた画素が非反射である図２の３×３アレイに印加される一連の行及び列信号を示すタイミング図であり、それは図５Ａに図示されたディスプレイ配置を結果としてもたらす。図５Ａに図示されたフレームを書き込むことに先立って、画素は、任意の状態であることができ、そしてこの例では、全ての行が０ボルトであり、全ての列が＋５ボルトである。この状態において、全ての画素は、自身の現在のアクチュエートされた状態又はリリースされた状態で安定である。

図５Ａのフレームでは、画素（１，１）、（１，２）、（２，２）、（３，２）及び（３，３）がアクチュエートされている。これを実現するために、行１に対する“ライン時間”の期間に、列１及び２は、−５ボルトに設定され、そして列３は、＋５ボルトに設定される。全ての画素が３−７ボルトの安定ウィンドウの中に留まるため、これは、どの画素の状態も変化させない。行１は、その後、０から５ボルトまで上がり、零に戻るパルスでストローブされる。これは、（１，１）及び（１，２）画素をアクチュエートし、（１，３）画素をリリースする。アレイ中のその他の画素は、影響されない。望まれるように行２を設定するために、列２は、−５ボルトに設定され、そして列１及び３は、＋５ボルトに設定される。行２に印加された同じストローブは、次に、画素（２，２）をアクチュエートし、画素（２，１）及び（２，３）をリリースする。再び、アレイのその他の画素は、影響されない。行３は、列２及び３を−５ボルトに、そして列１を＋５ボルトに設定することにより同様に設定される。行３ストローブは、図５Ａに示されたように行３画素を設定する。フレームを書き込んだ後で、行電位は零であり、そして列電位は＋５又は−５ボルトのいずれかに留まることができ、ディスプレイは、その後、図５Ａの配置で安定である。同じ手順が数十から数百の行及び列のアレイに対して採用されることができることが、同様に認識される。しかも、行及び列アクチュエーションを実行するために使用された電圧のタイミング、シーケンス、及びレベルが、上記に概要を示された一般的な原理の範囲内で広範囲に変化されることができ、そして、上記の例は、具体的な例だけであり、任意のアクチュエーション電圧方法が、本発明とともに使用されることができる。

上記に説明された原理にしたがって動作する光干渉変調器の構造の詳細は、広範に変化できる。例えば、図６Ａ−図６Ｃは、移動鏡構造の３つの異なる実施形態を図示する。図６Ａは、図１の実施形態の断面であり、そこでは金属材料１４のストライプが、直角に延びている支柱１８上に堆積される。図６Ｂでは、可動鏡は、連結部（tether）３２上に、角だけで支柱に取り付けられる。図６Ｃでは、鏡１４は、変形可能膜３４から吊り下げられる。鏡１４のために使用される構造設計及び材料が光学的特性に関して最適化されることができるため、及び変形可能層３４のために使用される構造設計及び材料が所望の機械的特性に関して最適化できるため、この実施形態は、利点を有する。種々のタイプの干渉デバイスの製造は、例えば、米国公開出願２００４／００５１９２９号、これは全体が引用文献として取り込まれている、を含む、種々の公開された文書に記載されている。

白黒ディスプレイ画像を説明するデータは、画素当り１ビットのデータを含むことができる。白黒ディスプレイの１つの実施形態は、画素当り１つの光干渉変調器を含み、変調器のオン又はオフ状態が、画素当り１ビットのデータの値に基づいて設定される。グレースケール画像は、画素当り数ビットのデータを含む。例えば、“３ビット”グレースケール・ディスプレイは、各画素に割り当てられることができる８階調のグレーの１つに対応する画素当り３ビットのデータを含む。具体例の３ビット・グレースケール画像を表示するためのディスプレイの１つの実施形態は、各画素に対して３個の光干渉変調器を含む。８階調を得るために、３個の変調器は、１；２；４の比率にしたがって光を反射する。１つのそのような実施形態では、光干渉変調器の各々は、１：２：４の比率にしたがって変化する反射表面領域を有する鏡を含む。画素中の特定の階調は、そのような実施形態では、３ビット・データのビットに対応する２進数値に基づいてオン又はオフ状態に各変調器を設定することにより得られる。カラー・ディスプレイの１つの実施形態は、カラー・ディスプレイが赤、緑、及び青の光干渉変調器グループを含むことを除いて同様に作用する。例えば、１２ビット・カラー・ディスプレイでは、１２ビット中の４ビットは、赤、緑、又は青の光干渉変調器により生成される１６強度の赤、緑、及び青の各々に対応する。そのようなグレースケール又はカラー・ディスプレイは、白黒ディスプレイをアドレスするよりも多くのアドレスすべきディスプレイ素子を有する。グレー又はカラー・ディスプレイのそのような実施形態に関してこれらのディスプレイ素子をアドレスするために、ディスプレイを制御するための電気的結線の数は、増加する。例えば、３×３ ３ビット・グレースケール・ディスプレイの１つの実施形態では、行の各々は、３個の下位行にさらに細分化される。ディスプレイのそのような実施形態の各画素は、３個の下位行の光干渉変調器を具備する。１つのそのような実施形態は、３×３白黒ディスプレイに対する６本と比較して、３×３＝９本の行ドライバ結線と３本の列ドライバ結線との合計１２本のドライバ結線を有する。ドライバ結線の数を減少させる１つの方法は、変調器のグループ、例えば、上記の３ビット・グレースケール実施形態における３個の下位行を一緒に電気的に接続することであり、電気的に接続されたグループのサブセットの状態を変化させる信号を用いてグループを駆動することである。

例えば、電気的に接続された光干渉変調器のグループを選択的にアドレスするための１つの方法は、変調器のグループのあるものの状態を変化させるためには不十分な長さのパルスで駆動信号を印加することである。一般に、行ストローブの先端に応答して状態を変化させるためにディスプレイ中の特定の変調器に対するタイムピリオドは、応答時間、τ、と呼ばれることがある。用語“応答時間”は、光干渉変調器が反射状態から非反射状態に動くための時間、若しくは光干渉変調器が非反射状態から反射状態に動くための時間のいずれかを指すことができる。光干渉変調器ディスプレイの１つの実施形態では、タイムピリオドτは、概念的に電気的応答時間、τ_ＲＣ、と機械的応答時間、τ_Ｍ、との合計である。電気的応答時間に関して、ディスプレイ中の光干渉変調器の各々は、抵抗器−キャパシタ（ＲＣ）時定数により特徴付けられることができるそれぞれの回路を形成する。電気的応答時間、τ_ＲＣ、は、行ストローブ・パルスの先端から回路が鏡を横切るアクチュエーション電圧又はリリース電圧に充電される時間までのタイムピリオドである。機械的応答時間、τ_Ｍ、は、アクチュエーション電圧又はリリース電圧に到達されるいなや、可動鏡が物理的に変化するためのタイムピリオドである。変調器が新たな位置に動くのに要する時間、τ_Ｍ、は、変調器の可動鏡に関するバネ定数及び鏡が動くのに伴う空気に対する抵抗のような要因に依存する。ディスプレイの１つの実施形態は、異なる応答時間を有する電気的に接続された変調器のグループを含む。変調器のグループに対して、ある変調器の応答時間より短いが、その他の変調器の応答時間より長い共通パルスを印加することにより、異なる組み合わせの変調器の状態が、設定されることが可能である。

図７は、図５Ａに示されたものと類似の、光干渉変調器ディスプレイの１実施形態の一部分の模式図であり、そこでは、行が、共通ドライバ結線を共有する３個の下位行にさらに細分化されている。下位行の各々は、各列において１個の光干渉変調器を規定する。上記に説明したように、行ストローブが応答時間より短い時間印加されるのであれば、光干渉変調器の可動鏡は、その位置を実質的に維持する。図７の実施形態では、複数の下位行の光干渉変調器は、応答時間が減少するように上から下へ図示されている。そのような実施形態では、下位行の光干渉変調器は、複数の下位行の選択された部分だけの状態を変化させるように、行ストローブの印加時間を適切に変化させることによって共通ドライバ結線を介してアドレスされることができる。

光干渉変調器の応答時間は、変調器を含むドライバ回路の特性抵抗器−キャパシタ（ＲＣ）時間により、すなわち、変調器の可動鏡が固有の電圧に充電されるまでの時間、変調器の機械的特性、及び空気中を動く可動鏡の抵抗により、影響を受ける。図７に図示された実施形態では、複数の下位行に沿った光干渉変調器の応答時間は、各下位行における変調器のＲＣ時間を変化させることにより変化する。より詳しくは、図７では、下位行の各々は、上から下へ各下位行に対して徐々に低くなる抵抗を与える抵抗器を介して接続される。電圧が複数の変調器の鏡の間に印加される場合に、より大きな抵抗器を有するものは、充電するためにより長い時間を要し、そしてそれゆえ、新たな位置へ可動鏡をアクチュエートするための十分な時間に関して、電圧差を安定ウィンドウの外になるようにするためにより長くを要する。

図８は、図示されたディスプレイ配置を生成するために図７のアレイの実施形態の最上部の行（行１）に印加された一連の行及び列信号を説明するタイミング図である。１つの実施形態において行及び列信号は、一連のパルスが、継続時間が変化する各々のパルスで、複数の下位行の各々をアドレスするように印加されることを除いて、図５Ｂに示されたものと類似している。各ライン時間の終わりのディスプレイの反射状態は、各対応するライン時間の各パルスの下に図８上にグラフィックに図示される。パルスは、各下位行に対して１ライン時間の、各行に対する一連のライン時間の間印加される。これらのライン時間の各々に対する複数の行パルスは、＋５ボルトの大きさで、変化する（左から右へ減少する）継続時間を有する。減少する継続時間が選択され、行パルスは、行パルスより短い応答時間を有する下位行中のそれらの変調器だけをアドレスする。

図８のパルスは、下記のようにしてディスプレイの状態を図７に図示されたものに設定する。行１、列１に対するライン時間に関して、−５ボルトの列電位が、＋５ボルトの行パルスともに印加されて、図８の最下部に沿って図示されたようにアクチュエートされた位置に下位行のそれぞれの変調器の状態を設定する。列１電位は、残りの行１ライン時間にわたり−５ボルトで留まり、アクチュエートされた位置に下位行中の素子の各々を維持する。列２では、＋５ボルトの電位が、第１のライン時間において行パルスとともに印加されて、列２の下位行中の全ての変調器をリリースする。行１に対する第２のライン時間の継続期間で、−５ボルトの列２電位が、行パルスとともに印加されて、行１の下部から２つの下位行をアクチュエートする。第２のライン時間において行パルスの継続時間は、最上部の下位行の応答時間よりも短く、そのため最上部の下位行中の変調器の状態は、維持される。行１に対する第３の行時間の継続期間で、列２電位は、行パルスとともに−５ボルトで印加されて、最下部の下位行の変調器をアクチュエートする。再び、第３の行時間の行パルス継続時間は、最下部の下位行以外の全ての変調器の応答時間よりも短く、その結果、最下部の行だけが状態を変化する。列３に対するパルスのセットが、図８にしたがって印加されて、列３の下位行の状態を設定する。

図示された実施形態では、行に対するこれらのライン時間の各々は、ほぼ同じである。しかしながら、他の実施形態では、ライン時間が、より短い、例えば、行に対するライン時間が、行のライン時間の各々のより短い行パルス継続時間に対応するように短くされることができることが、認識される。さらに、任意のその他の適切な駆動電圧スキームが、図５Ｂおよび図７に図示された具体例のスキームの代わりに使用されることができる。さらに、図示された実施形態の複数の下位行が、下位行のＲＣ時間を変化させる複数の異なる抵抗を含むが、他の実施形態では、複数の下位行は、異なる容量、抵抗、又はこれらの組み合わせを有することができる。

複数の実施形態では、光干渉変調器の応答時間は、可動鏡の動きが、可動鏡と固定鏡との間のキャビティから空気（又はその他のガス）を強制的に排出するので、小さなキャビティ中の空気に抗する可動鏡の動きにより引き起こされる可動鏡の減衰力に基づいて変化する。この減衰力は、空気中で可動鏡が動くことへの抵抗として作用する。１つの実施形態では、この力は、可動鏡に穴を形成することにより変えることができ、可動鏡がアクチュエートする時に可動鏡に抗する空気圧を減少する、そしてこのようにして、アクチュエータの電気機械的な応答を変化させる。他の１つの実施形態では、穴が、図６Ｃの変形可能膜３４に形成される。変化する応答時間を有する他の類似の実施形態は、米国特許出願番号１０／７９４，７３７号、２００４年３月３日出願、に説明されている。１つの実施形態では、複数の下位行の光干渉変調器の応答時間は、ＲＣ特性、バネ定数、又は空気減衰力の１又はそれより多くの多様な組み合わせに基づいて変化する。

他の実施形態では、光干渉変調器の別の機械的特性が、変えられることがあり、複数の下位行間の光干渉変調器の機械的な応答時間を変化させる。応答時間は、変化させることができる複数の要因に依存し、図６Ｃの可動鏡１４又は変形可能層３４の厚さ、大きさ、又は材料を含む。複数の実施形態では、各下位行の光干渉変調器は、異なるバネ定数を有することができる。実施形態は、しかも、支持体の厚さ、位置、又は組成を変化させることにより応答時間を変化させることもできる。

異なる応答時間を有するよりはむしろ、他の実施形態では、複数の下位行の各々の光干渉変調器は、異なるアクチュエーション電圧及びリリース電圧を有することができて、電気的に接続された下位行のセットが別々にアドレスされることを可能にする。図９は、図３のものに類似する、それぞれの入れ子になった安定ウィンドウを有する３個の光干渉変調器の具体例の実施形態を説明する印加正電圧に対する可動鏡位置の図である。軌跡８０２によって示された、最も内側の入れ子になったヒステリシス・ウィンドウは、それぞれ、８ボルトと４ボルトの大きさのアクチュエーション電圧及びリリース電圧を有する。軌跡８０４によって示された、次の入れ子になったヒステリシス・ウィンドウは、それぞれ、１０ボルトと２ボルトの大きさのアクチュエーション電圧及びリリース電圧を有する。軌跡８０６によって示された、最も外側の入れ子になったヒステリシス・ウィンドウは、それぞれ、１２ボルトと０ボルトの大きさのアクチュエーション電圧及びリリース電圧を有する。

各下位行に関係付けられた変調器のヒステリシス・ウィンドウは、変調器の形状及び材料を変化させることにより選択されることができる。特に、幅（アクチュエーション電圧とリリース電圧との差）、位置（アクチュエーション電圧とリリース電圧の絶対値）、及びアクチュエーション電圧とリリース電圧の相対値は、変調器の形状及び材料特性を変化させることにより選択されることができる。変化された特性は、例えば、複数の可動鏡支柱間の距離、バネ定数に対する可動鏡に関係する質量、厚さ、引っ張り応力、又は鏡及び／又は層の硬さ、若しくは鏡を動かす層又は機構、静止電極と可動電極との間の誘電体層の誘電率又は厚さ、を含むことができる。光干渉変調器のヒステリシス特性の選択のより詳細な説明は、米国仮特許番号６０／６１３，３８２号、名称“ヒステリシス・ウィンドウの選択的調整のための方法及び装置”、２００４年９月２７日出願、に開示されている。

１つのそのような実施形態では、光干渉変調器は、図７におけるような複数の下位行に配置される。下位行の各々の変調器は、互いに入れ子になっているヒステリシス安定ウィンドウを有する。図示された実施形態では、安定ウィンドウは、上部の下位行から下部の下位行へ、図９に図示されたように、外側から内側へ入れ子になっている。図１０は、そのようなアレイの実施形態の第１行（行１）に印加された一連の行及び列信号を説明するタイミング図であり、図示されたディスプレイ配置を生成する。１つの実施形態における行及び列信号は、行パルスが持続期間よりはむしろ大きさが変化することを除いて、図８に図示されたものと類似している。行パルスは、上から下への下位行に対応して、大きさが左から右へと減少する。パルスのこの減少する大きさは、より小さなアクチュエーション電圧／より大きなリリース電圧を有する下位行中のそれらの変調器だけをアドレスするために選択される。例えば、図示された実施形態では、＋６ボルトと−６ボルトの電位が、列に印加され、そして２，４，６ボルトの行パルスが行に印加される。

図１０のパルスは、ディスプレイの状態を下記のようにして図７に図示されたものに設定する。行１、列１に対する最初のライン時間に関して、−６ボルトの列電位が、＋６ボルトの行パルスとともに印加されて、下位行のそれぞれの変調器の状態を図１０の下部に沿って図示されたようにアクチュエートされた位置に設定する。列１電位は、残りの行１ライン時間にわたり−６ボルトに留まり、下位行中の素子の各々の状態をアクチュエートされた位置に設定し続ける。列２では、＋６ボルトの電位が、第１のライン時間において＋６ボルトの行パルスとともに印加されて、列２の下位行中の全ての変調器をリリースする。行２に対する第２のライン時間の期間に、−６ボルトの列２電位が、＋４ボルトの行パルスとともに印加され、行１の最下部から２行の下位行をアクチュエートする。行１に対する第３の行時間の期間に、列２電位は、＋２ボルトの行パルスとともに−６ボルトで印加されて、最下部の下位行中の変調器をアクチュエートする。列３に対するパルスのセットは、図１０にしたがって印加されて、列３の下位行の状態を設定する。

図１１は、図６及び図９におけるようなディスプレイの実施形態を更新する方法８５０の１つの実施形態を説明するフローチャートである。方法８５０は、ブロック８５２で始まり、そこでは、図２のアレイ・コントローラ２２は、下位行に対する画像データを受け取る。１つの実施形態では、アレイ・コントローラ２２は、フレーム・バッファからデータの値を受け取る。次に、ブロック８５４で、アレイ・コントローラ２２は、画像データ値に対応する列電位とともに行ストローブを光干渉変調器の全ての下位行に印加する。ブロック８５６に移動して、アレイ・コントローラ２２は、次の下位行に対するデータを受け取る。次にブロック８６０で、ブロック８５４と８５６の動作が複数の下位行の各々に対して繰り返される。１つの実施形態では、ブロック８５４と８５６の動作は、少なくとも部分的に同時に生じる。

図１２Ａ及び図１２Ｂは、ディスプレイ・デバイス２０４０の１実施形態を説明するシステム・ブロック図である。ディスプレイ・デバイス２０４０は、例えば、セルラ電話機又は携帯電話機であり得る。しかしながら、ディスプレイ・デバイス２０４０の同じ構成要素又はそのわずかな変形は、テレビ及び携帯型メディア・プレーヤのような種々のタイプのディスプレイ・デバイスを同様に説明する。

ディスプレイ・デバイス２０４０は、ハウジング２０４１、ディスプレイ２０３０、アンテナ２０４３、スピーカ２０４５、入力デバイス２０４８、及びマイクロフォン２０４６を含む。ハウジング２０４１は、一般に当業者に周知の各種の製造技術のいずれかから形成され、射出成型、及び真空形成を含む。その上、ハウジング２０４１は、プラスチック、金属、ガラス、ゴム、及びセラミックス、又はこれらの組み合わせを含むが、これらに限定されないいずれかの種々の材料から形成されることができる。１つの実施形態では、ハウジング２０４１は、取り外し可能な部分（図示せず）を含み、異なる色、若しくは異なるロゴ、絵柄、又はシンボルを含んでいる別の取り外し可能な部分と取り替えられることができる。

具体例のディスプレイ・デバイス２０４０のディスプレイ２０３０は、ここに説明されたように、双安定ディスプレイを含む種々のディスプレイのいずれかであることができる。他の実施形態では、当業者に周知であるように、ディスプレイ２０３０は、上記に説明されたような、プラズマ、ＥＬ、ＯＬＥＤ、ＳＴＮ ＬＣＤ、又はＴＦＴ ＬＣＤのようなフラット−パネル・ディスプレイ、若しくは当業者に周知のように、ＣＲＴ又はその他の真空管デバイスのような、非フラット−パネル・ディスプレイを含む。しかしながら、本実施形態を説明する目的のために、ディスプレイ２０３０は、ここに説明されたように、光干渉変調器ディスプレイを含む。

具体例のディスプレイ・デバイス２０４０の１つの実施形態の構成要素が、図１２Ｂに模式的に図示される。図示された具体例のディスプレイ・デバイス２０４０は、ハウジング２０４１を含み、少なくとも部分的にその中に納められた増設の構成要素を含むことができる。例えば、１つの実施形態では、具体例のディスプレイ・デバイス２０４０は、トランシーバ２０４７に接続されたアンテナ２０４３を含むネットワーク・インターフェース２０２７を含む。トランシーバ２０４７は、プロセッサ２０２１に接続され、プロセッサ２０２１は調整ハードウェア２０５２に接続される。調整ハードウェア２０５２は、信号を調整する（例えば、信号をフィルタする）ために構成されることができる。調整ハードウェア２０５２は、スピーカ２０４５及びマイクロフォン２０４６に接続される。プロセッサ２０２１も、入力デバイス２０４８及びドライバ・コントローラ２０２９に接続される。ドライバ・コントローラ２０２９は、フレーム・バッファ２０２８に接続され、そしてアレイ・ドライバ２０２２に接続される。アレイ・ドライバ２０２２は、順番にディスプレイ・アレイ２０３０に接続される。電源２０５０は、特定の具体例のディスプレイ・デバイス２０４０設計によって必要とされるように全ての構成要素に電力を供給する。

ネットワーク・インターフェース２０２７は、アンテナ２０４３及びトランシーバ２０４７を含み、その結果、具体例のディスプレイ・デバイス２０４０は、ネットワークを介して１又はそれより多くのデバイスと通信できる。１つの実施形態では、ネットワーク・インターフェース２０２７は、しかも、プロセッサ２０２１の要求を軽減させるためにある種の処理能力を持つことができる。アンテナ２０４３は、信号を送信し受信するために当業者に公知にいずれかのアンテナである。１つの実施形態では、アンテナは、ＩＥＥＥ８０２．１１（ａ），（ｂ），又は（ｇ）を含む、ＩＥＥＥ８０２．１１規格にしたがってＲＦ信号を送信し、受信する。他の１つの実施形態では、アンテナは、ブルートゥース（BLUETOOTH（登録商標））規格にしたがってＲＦ信号を送信し、受信する。セルラ電話機の場合には、アンテナは、ＣＤＭＡ、ＧＳＭ、ＡＭＰＳ又は無線セル電話ネットワークの内部で通信するために使用される他の公知の信号を受信するように設計される。トランシーバ２０４７は、アンテナ２０４３からの受信された信号を事前処理し、その結果、信号は受信され、プロセッサ２０２１によってさらに操作されることができる。トランシーバ２０４７は、しかも、プロセッサ２０２１から受信された信号を処理し、その結果、信号はアンテナ２０４３を介して具体例のディスプレイ・デバイス２０４０から送信されることができる。

代わりの実施形態では、トランシーバ２０４７は、受信機によって置き換えられることがある。しかも他の１つの代わりの実施形態では、ネットワーク・インターフェース２０２７は、画像ソースによって置き換えられることができ、画像ソースは、プロセッサ２０２１に送られるべき画像データを記憶できる、又は発生できる。例えば、画像ソースは、ディジタル・ビデオ・ディスク（digital video disc）（ＤＶＤ）又は画像データを含むハード−ディスク・ドライブ、若しくは画像データを発生するソフトウェア・モジュールであることができる。

プロセッサ２０２１は、一般に具体例のディスプレイ・デバイス２０４０の総合的な動作を制御する。プロセッサ２０２１は、ネットワーク・インターフェース２０２７又は画像ソースから圧縮された画像データのような、データを受信し、そしてデータを生の画像データに又は生の画像データに容易に処理されるフォーマットに処理する。プロセッサ２０２１は、その後、処理されたデータをドライバ・コントローラ２０２９へ、又は記憶のためにフレーム・バッファ２０２８へ送る。生のデータは、一般的に、画像の内部でのそれぞれの位置における画像特性を認識する情報を呼ぶ。例えば、そのような画像特性は、色彩、彩度、及びグレー・スケール・レベルを含むことができる。

１つの実施形態では、プロセッサ２０２１は、マイクロコントローラ、ＣＰＵ、若しくは論理ユニットを含み、具体例のディスプレイ・デバイス２０４０の動作を制御する。調整ハードウェア２０５２は、一般に、スピーカ２０４５に信号を送信するために、そして、マイクロフォン２０４６から信号を受信するために、増幅器及びフィルタを含む。調整ハードウェア２０５２は、具体例のディスプレイ・デバイス２０４０内部の独立した構成要素であることができる、若しくは、プロセッサ２０２１又はその他の構成要素の内部に組み込まれることができる。

ドライバ・コントローラ２０２９は、プロセッサ２０２１により発生された生の画像データをプロセッサ２０２１から直接又はフレーム・バッファ２０２８からのいずれかで取得し、そしてアレイ・ドライバ２０２２への高速送信に適した生の画像データを再フォーマット化する。具体的には、ドライバ・コントローラ２０２９は、生の画像データをラスタ状のフォーマットを有するデータ・フローに再フォーマット化する、その結果、データ・フローは、ディスプレイ・アレイ２０３０全体をスキャニングするために適した時間の順番を有する。それから、ドライバ・コントローラ２０２９は、フォーマット化された情報をアレイ・ドライバ２０２２へ送る。ＬＣＤコントローラのような、ドライバ・コントローラ２０２９が独立型の集積回路（Integrated Circuit）（ＩＣ）としてプロセッサ２０２１にしばしば関連付けられるけれども、そのようなコントローラは、複数の方法で与えられることができる。これらは、ハードウェアとしてプロセッサ２０２１に搭載される、ソフトウェアとしてプロセッサ２０２１に搭載される、若しくはアレイ・ドライバ２０２２を有するハードウェアに完全に統合されることができる。

一般的に、アレイ・ドライバ２０２２は、フォーマット化された情報をドライバ・コントローラ２０２９から受信し、そしてビデオ・データをウェーブフォームの並列セットに再フォーマット化する。ウェーブフォームの並列セットは、ディスプレイの画素のｘ−ｙ行列から来る数百そして時には数千のリード線に毎秒数回適用される。

１つの実施形態では、ドライバ・コントローラ２０２９、アレイ・ドライバ２０２２、及びディスプレイ・アレイ２０３０は、ここに説明されたいずれのタイプのディスプレイに対しても適切である。例えば、１つの実施形態では、ドライバ・コントローラ２０２９は、従来型のディスプレイ・コントローラ又は双安定ディスプレイ・コントローラ（例えば、光干渉変調器コントローラ）である。他の１つの実施形態では、アレイ・ドライバ２０２２は、従来型のドライバ又は双安定ディスプレイ・ドライバ（例えば、光干渉変調器ディスプレイ）である。１つの実施形態では、ドライバ・コントローラ２０２９は、アレイ・ドライバ２０２２と統合される。そのような実施形態は、セルラ電話機、時計、及びその他の小面積ディスプレイのような高度に集積されたシステムにおいて一般的である。さらに他の１つの実施形態では、ディスプレイ・アレイ２０３０は、典型的なディスプレイ・アレイ又は双安定ディスプレイ・アレイ（例えば、光干渉変調器のアレイを含むディスプレイ）である。

入力デバイス２０４８は、ユーザが具体例のディスプレイ・デバイス２０４０の動作を制御することを可能にする。１つの実施形態では、入力デバイス２０４８は、クワーティ（QWERTY）キーボード又は電話キーパッドのようなキーパッド、ボタン、スイッチ、接触感応スクリーン、感圧又は感熱膜を含む。１つの実施形態では、マイクロフォン２０４６は、具体例のディスプレイ・デバイス２０４０のための入力デバイスである。マイクロフォン２０４６がデバイスにデータを入力するために使用される場合に、音声命令は、具体例のディスプレイ・デバイス２０４０の動作を制御するためにユーザによって与えられることができる。

電源２０５０は、この技術において周知のように各種のエネルギー蓄積装置を含むことができる。例えば、１つの実施形態では、電源２０５０は、ニッケル−カドミウム電池又はリチウム・イオン電池のような、充電可能な電池である。他の１つの実施形態では、電源２０５０は、回復可能なエネルギー源、キャパシタ、若しくはプラスチック太陽電池、及びソーラー−セル塗料を含む太陽電池である。他の１つの実施形態では、電源２０５０は、壁のコンセントから電力を受け取るように構成される。

いくつかの方法では、制御のプログラム可能性は、上記に説明されたように、電子ディスプレイ・システム中の複数の場所に置かれることができるドライバ・コントローラ中に常駐する。複数の場合では、制御のプログラム可能性は、アレイ・ドライバ２０２２中に常駐する。上記に説明された最適化が、任意の数のハードウェア及び／又はソフトウェア構成要素において及び種々の構成において実施されることができることを、当業者は、認識する。

ここに開示されたある実施形態が、“行”及び“列”に関して議論されているが、これらの用語は、これらの実施形態を説明することにおいて単に便利なために使用される。他の実施形態では、具体例の実施形態における行又は列に帰する特性は、当業者にとって明白であるように、完全に又は部分的に逆にされることができる。さらに、実施形態が、１つの特定の駆動スキームに関して図７及び図１０に説明されているが、任意の他の好適な駆動スキームが、開示された発明にしたがって印加されるパルスの継続期間又は大きさを変化させるために適用されることができる。その上に、１つの実施形態では、共通ドライバ結線を共有する光干渉変調器のグループが複数の下位行に配置されているが、他の実施形態が光干渉変調器のグループの任意の配置を含むことができることが、理解される。

さらに、ある実施形態が、電気的に接続され異なる応答時間を有する光干渉変調器のグループに関して説明されてきており、そしてある他の実施形態が、電気的に接続され異なるヒステリシス安定ウィンドウを有する光干渉変調器のグループに関して説明されてきているが、他の実施形態は、異なる応答時間及びヒステリシス安定ウィンドウを有する電気的に接続された変調器のグループを含むことができる。そのような実施形態は、継続期間及び電圧の両方が変化する一連のパルスを使用してアドレスされることができる。

以下に、本願発明の種々の観点に基づく発明を付記する。
［１］ 下記を具備する、ディスプレイ：
少なくともいくつかがアドレシング・パルス幅に対して異なる値の撓みを有する複数の光変調素子；及び
前記アドレシング・パルスの幅に応じて、素子の異なる組み合わせが選択可能な方式で切り替えるように、複数の素子に変化する幅のアドレシング・パルスを供給するように構成されたアドレシング回路系、
ここで、前記アドレシング回路系は、前記複数の素子の全ての素子が応答する第１のパルス及び全てより少ない前記複数の素子が応答する少なくとも１つの第２のパルスを供給するように構成される。
［２］ 前記アレイの少なくとも複数の異なる素子は、前記アドレシング・パルス幅に対して異なる値の撓みをもたらすように異なる機械的構造を有する、［１］のディスプレイ。
［３］ 前記複数のうちの少なくともいくつかの異なる素子が、前記素子の撓むことが可能な部分に関して異なるバネ定数を有する、［２］のディスプレイ。
［４］ 前記複数のうちの少なくともいくつかの異なる素子が、前記アドレシング・パルス幅に対して異なる値の撓みをもたらすように異なる抵抗器−キャパシタ（ＲＣ）時定数を有する、［１］のディスプレイ。
［５］ 前記複数のうちの少なくともいくつかの異なる素子が、前記アドレシング・パルス幅に対して異なる値の撓みをもたらすように異なるフィルム厚さを有する、［１］のディスプレイ。
［６］ 少なくとも１つのアドレシング配線と直列の少なくとも１つの抵抗器又はキャパシタをさらに具備する、［１］のディスプレイ。
［７］ 下記を具備する、ディスプレイ：
印加電圧に対して異なる値の撓みを有する複数の光変調素子；及び
アドレシング・パルスの電圧レベルに応じて、素子の異なる組み合わせが選択可能な方式で切り替えるように、複数の素子に変化する電圧レベルのアドレシング・パルスを供給するように構成されたアドレシング回路系、
ここで、前記アドレシング回路系は、前記複数の素子の全ての素子が応答する第１のパルス及び全てより少ない前記複数の素子が応答する少なくとも１つの第２のパルスを供給するように構成される。
［８］ 前記アレイの少なくとも複数の異なる素子は、前記印加電圧に対して異なる値の撓みをもたらすように異なる機械的構造を有する、［７］のディスプレイ。
［９］ 前記アレイの少なくとも複数の異なる素子は、前記印加電圧に対して異なる値の撓みをもたらすように異なる膜厚を有する、［７］のディスプレイ。
［１０］ 前記異なる膜厚は、撓み電極と非撓み電極との間の絶縁体層の異なる厚さを具備する、［９］のディスプレイ。
［１１］ 前記複数の光変調素子と電気的に通信するプロセッサ、前記プロセッサは画像データを処理するために構成される；及び
前記プロセッサと電気的に通信するメモリ・デバイス、
をさらに具備する、［７］のディスプレイ。
［１２］ 前記アドレシング回路系に前記画像データの少なくとも一部分を送るために構成されたコントローラをさらに具備する、［１１］のディスプレイ。
［１３］ 前記プロセッサに前記画像データを送るために構成された画像ソース・モジュールをさらに具備する、［１１］のディスプレイ。
［１４］ 前記画像ソース・モジュールは、受信機、トランシーバ、及び送信機のうちの少なくとも１つを具備する、［１３］のディスプレイ。
［１５］ 入力データを受信するため及び前記プロセッサに前記入力データを通信するために構成された入力デバイスをさらに具備する、［１１］のディスプレイ。
［１６］ 下記を具備する、ディスプレイ：
複数の行に配置された複数のＭＥＭＳ素子、ここで、前記複数の行の各々の前記ＭＥＭＳ素子は、複数の下位行にさらに配置され、及びここで、各行の前記複数の下位行は、電気的に接続される；及び
複数の抵抗器、前記抵抗器の各々は、前記複数の下位行のそれぞれ１つに接続され、各行の前記複数の下位行の各々に対する前記抵抗器のそれぞれ１つは前記行の他の下位行に接続された前記抵抗器とは異なる抵抗を有する。
［１７］ 前記複数のＭＥＭＳ素子は、複数の光干渉変調器を具備する、［１６］のディスプレイ。
［１８］ 少なくとも第１のディスプレイ素子及び第２のディスプレイ素子を有し且つそれぞれの応答しきい値により特徴付けられる複数のディスプレイ素子をアドレシングする方法、前記方法は下記を具備する：
前記複数のディスプレイ素子の全ての前記応答しきい値よりも大きな値を有するパラメータにより特徴付けられる第１のパルスを発生すること；
前記複数のディスプレイ素子に前記第１のパルスを印加すること；
前記第１のディスプレイ素子の前記応答しきい値よりも大きく且つ前記第２のディスプレイ素子の前記応答しきい値より小さな値を有するパラメータにより特徴付けられる第２のパルスを発生すること；及び
前記複数のディスプレイ素子に前記第２のパルスを印加すること。
［１９］ 前記パラメータは、パルス継続時間を具備し、そして前記応答しきい値は、それぞれの前記ディスプレイ素子の応答時間を具備する、［１８］の方法。
［２０］ 前記パラメータは、電圧の大きさを具備し、そして前記応答しきい値は、それぞれの前記ディスプレイ素子のアクチュエーション電圧を具備する、［１８］の方法。
［２１］ 前記第２の素子の状態は、維持される、［１８］の方法。
［２２］ 画像データ信号を受信すること；及び
前記画像データ信号に少なくとも部分的に基づいて前記第１のディスプレイ素子及び前記第２のディスプレイ素子の各々の状態を設定すること、
をさらに具備する、［１８］の方法。
［２３］ 第３のディスプレイ素子の応答しきい値よりも大きなパラメータの第３の値の第３のパルスを発生すること、ここで、前記第３の値は前記第１のディスプレイ素子及び前記第２のディスプレイ素子の前記応答しきい値より小さい；及び
前記複数のディスプレイ素子に前記第３のパルスを印加すること、
をさらに具備する、［１８］の方法。
［２４］ 前記複数のディスプレイ素子に前記第１のパルスを印加することは、複数の光干渉変調器に前記第１のパルスを印加することを具備する、［１８］の方法。
［２５］ 前記複数のディスプレイ素子は、それぞれの抵抗器−キャパシタ（ＲＣ）時定数により特徴付けられる、［１８］の方法。
［２６］ 前記複数のディスプレイ素子の前記それぞれの応答時間は、前記それぞれのＲＣ時定数に少なくとも部分的に基づく、及びここで、前記第１のディスプレイ素子及び前記第２のディスプレイ素子は、異なるＲＣ時定数により特徴付けられる、［２５］の方法。
［２７］ 前記複数のディスプレイ素子は、それぞれの物理特性により特徴付けられる、［２６］の方法。
［２８］ 前記複数のディスプレイ素子の前記それぞれの応答時間は、それぞれのバネ定数に少なくとも部分的に基づく、及びここで、前記第１のディスプレイ素子及び前記第２のディスプレイ素子は、異なるバネ定数により特徴付けられる、［２７］の方法。
［２９］ 前記複数の光干渉変調器の各々は、空気中を動く時にそれぞれの抵抗により特徴付けられる可動鏡を具備する、［２４］の方法。
［３０］ 前記複数の光干渉変調器の前記それぞれの応答時間は、前記可動鏡のそれぞれの空気抵抗に少なくとも部分的に基づく、及びここで、前記第１のディスプレイ素子及び前記第２のディスプレイ素子は、空気中の動きに対する異なる抵抗により特徴付けられる、［２４］の方法。
［３１］ 前記複数のディスプレイ素子に前記第１のパルスを印加することは、視覚ディスプレイの画素に前記第１のパルスを印加することを具備する、［２８］の方法。
［３２］ 前記画素は、前記複数のディスプレイ素子を具備する、［３１］の方法。
［３３］ 前記複数のディスプレイ素子に前記第１のパルスを印加することは、電圧パルスを印加することを具備する、［１８］の方法。
［３４］ 前記複数のディスプレイ素子に前記第１のパルスを印加することは、前記ディスプレイ素子の行に第１の電圧パルスを印加すること、及び前記ディスプレイ素子の列に第２の電圧パルスを印加することを具備する、及びここで、前記第１のディスプレイ素子及び前記第２のディスプレイ素子の各々は、前記行及び前記列に関係付けられる、［１８］の方法。
［３５］ 少なくとも第１のディスプレイ素子及び第２のディスプレイ素子を有し且つそれぞれの応答しきい値により特徴付けられる複数のディスプレイ素子をアドレシングするためのドライバ回路、前記ドライバ回路は下記を具備する：
前記複数のディスプレイ素子の全ての前記応答しきい値よりも大きな値を有するパラメータにより特徴付けられる第１のパルスを発生するための手段；
前記複数のディスプレイ素子に前記第１のパルスを印加するための第１の手段；
前記第１のディスプレイ素子の前記応答しきい値よりも大きく且つ前記第２のディスプレイ素子の前記応答しきい値より小さな値を有するパラメータにより特徴付けられる第２のパルスを発生するための手段；及び
前記複数のディスプレイ素子に前記第２のパルスを印加するための第２の手段。
［３６］ 前記発生する手段は、パルス発生器行ドライバ回路を具備する、［３５］のドライバ回路。
［３７］ 前記パラメータは、パルス継続時間を具備し、そして前記応答しきい値は、それぞれの前記ディスプレイ素子の応答時間を具備する、［３５］のドライバ回路。
［３８］ 前記パラメータは、電圧の大きさを具備し、そして前記応答しきい値は、それぞれの前記ディスプレイ素子のアクチュエーション電圧を具備する、［３５］のドライバ回路。
［３９］ 前記第２の素子の状態は、維持される、［３５］のドライバ回路。
［４０］ 第３のディスプレイ素子の応答しきい値よりも大きな前記パラメータの第３の値の第３のパルスを発生するための手段、ここで、前記第３の値は、前記第１のディスプレイ素子及び前記第２のディスプレイ素子の前記応答しきい値より小さい；及び
前記複数のディスプレイ素子に前記第３のパルスを印加するための第３の手段、
をさらに具備する、［３５］のドライバ回路。
［４１］ 前記発生する手段は、行ドライバ回路を具備する、［４０］のドライバ回路。
［４２］ 前記第３の印加する手段は、行ドライバ回路を具備する、［４０］のドライバ回路。
［４３］ 前記第１の印加する手段は、複数の光干渉変調器に前記第１のパルスを印加するための手段を具備する、［３０］のドライバ回路。
［４４］ 前記第１の印加する手段は、視覚ディスプレイの画素に前記第１のパルスを印加するための手段を具備する、［３０］のドライバ回路。
［４５］ 前記第１の印加する手段は、電圧パルスを印加するための手段を具備する、［３０］のドライバ回路。
［４６］ 前記第１の印加する手段は、前記ディスプレイ素子の行に第１の電圧パルスを印加し、且つ前記ディスプレイ素子の列に第２の電圧パルスを印加するための手段を具備する、及びここで、前記第１のディスプレイ素子及び前記第２のディスプレイ素子の各々は、前記行及び前記列に関係付けられる、［３０］のドライバ回路。
［４７］ 下記を具備する、デバイス：
光を変調するための複数の手段、前記変調する手段は選択された印加電圧に対して異なる撓みの値を有する；及び
アドレシング・パルスの電圧レベルに応じて、前記変調する手段の異なる組み合わせが選択可能な方法で切り替るように、前記複数の変調する手段に変化する電圧レベルのアドレシング・パルスを供給するためのアドレシングする手段、
ここで、前記アドレシングする手段は、前記複数の素子の全ての前記変調する手段が応答する第１のパルス及び全てより少ない前記変調する手段が応答する少なくとも１つの第２のパルスを供給するように構成される。
［４８］ 前記変調する手段のうちの少なくとも１つは、光干渉変調器を具備する、［４７］のデバイス。
［４９］ 前記アドレシングする手段は、回路ドライバを具備する、［４７］のデバイス。
［５０］ 下記を具備する、ディスプレイを製造する方法：
複数の行に配置された複数のＭＥＭＳ素子を提供すること、ここで、前記各行の前記ＭＥＭＳ素子は、複数の下位行にさらに配置され、そしてここで、各行の前記複数の下位行は、電気的に接続される；及び
前記複数のＭＥＭＳ素子に複数の抵抗器を接続すること、前記抵抗器の各々は前記複数の下位行のそれぞれ１つに接続され、各行の前記複数の下位行の各々に対する前記複数の抵抗器のそれぞれ１つは前記行の他の下位行に接続された前記抵抗器とは異なる抵抗を有する。
［５１］ 下記を具備する、ディスプレイ：
複数の行に配置された画像データを表示するための複数の手段、ここで、前記複数の行の各々を前記表示する手段は、複数の下位行にさらに配置され、そしてここで、各行の前記複数の下位行は、電気的に接続される；及び
電流に抵抗するための複数の手段、前記抵抗する手段の各々は前記複数の下位行のそれぞれ１つに接続され、各行の前記複数の下位行の各々に対する前記抵抗する手段のそれぞれ１つは前記行の他の下位行に接続された前記抵抗する手段とは異なる抵抗を有する。
［５２］ 少なくとも１つの前記抵抗する手段は、抵抗器を具備する、［５１］のディスプレイ。
［５３］ 少なくとも１つの前記表示する手段は、光干渉変調器を具備する、［５１］若しくは［５２］のディスプレイ。
上記の詳細な説明は、種々の実施形態に適用されたものとして本発明の新規な特徴を示し、説明し、そして指摘してきているが、説明された装置又はプロセスの形式及び詳細における種々の省略、置き換え、及び変更が、本発明の精神から逸脱することなく当業者により行い得ることが、理解される。本発明の範囲は、前述の明細書によるよりは添付された特許請求の範囲により指示される。特許請求の範囲に等価な趣旨及び範囲内になる全ての変更は、その範囲内に包含されるべきである。

Claims (25)

1. 複数の光干渉変調器のうちの少なくともいくつかがアドレシング・パルス継続時間及び／または電圧の大きさに対して異なる値の撓みを有し、前記複数の光干渉変調器は、お互いに電気的に接続される、少なくとも第１の光干渉変調器及び第２の光干渉変調器を有し且つそれぞれの応答しきい値により特徴付けられる複数の光干渉変調器をアドレシングする方法、前記方法は下記を具備する：
   前記複数の光干渉変調器の全ての前記応答しきい値よりも大きな値を有するパラメータにより特徴付けられる第１のパルスを発生すること；
   前記複数の光干渉変調器に前記第１のパルスを印加すること；
   前記第１の光干渉変調器の前記応答しきい値よりも大きく且つ前記第２の光干渉変調器の前記応答しきい値より小さな値を有するパラメータにより特徴付けられる第２のパルスを発生すること；
   前記複数の光干渉変調器に前記第２のパルスを印加すること；
   第３の光干渉変調器の応答しきい値よりも大きなパラメータの第３の値の第３のパルスを発生すること、ここで、前記第３の値は前記第１の光干渉変調器及び前記第２の光干渉変調器の前記応答しきい値より小さい；及び
   前記複数の光干渉変調器に前記第３のパルスを印加すること
   ここにおいて、前記パラメータは、パルス継続時間及び／または電圧の大きさを具備する。
2. 前記それぞれの応答しきい値は、それぞれの前記光干渉変調器のそれぞれの応答時間を具備する、請求項１の方法。
3. 前記応答しきい値は、それぞれの前記光干渉変調器のアクチュエーション電圧を具備する、請求項１の方法。
4. 前記第２の光干渉変調器の状態は、維持される、請求項１の方法。
5. 画像データ信号を受信すること；及び
   前記画像データ信号に少なくとも部分的に基づいて前記第１の光干渉変調器及び前記第２の光干渉変調器の各々の状態を設定すること、
   をさらに具備する、請求項１の方法。
6. 前記複数の光干渉変調器は、それぞれの抵抗器−キャパシタ時定数により特徴付けられる、請求項２の方法。
7. 前記複数の光干渉変調器の前記それぞれの応答時間は、前記それぞれの抵抗器−キャパシタ時定数に少なくとも部分的に基づく、及びここで、前記第１の光干渉変調器及び前記第２の光干渉変調器は、異なる抵抗器−キャパシタ時定数により特徴付けられる、請求項６の方法。
8. 前記複数の光干渉変調器は、それぞれの物理特性により特徴付けられる、請求項７の方法。
9. 前記複数の光干渉変調器の前記それぞれの応答時間は、それぞれのバネ定数に少なくとも部分的に基づく、及びここで、前記第１の光干渉変調器及び前記第２の光干渉変調器は、異なるバネ定数により特徴付けられる、請求項８の方法。
10. 前記複数の光干渉変調器の各々は、空気中を動く時にそれぞれの抵抗により特徴付けられる可動鏡を具備する、請求項２の方法。
11. 前記複数の光干渉変調器の前記それぞれの応答時間は、前記可動鏡のそれぞれの空気抵抗に少なくとも部分的に基づく、及びここで、前記第１の光干渉変調器及び前記第２の光干渉変調器は、空気中の動きに対する異なる抵抗により特徴付けられる、請求項１０の方法。
12. 前記複数の光干渉変調器に前記第１のパルスを印加することは、視覚ディスプレイの画素に前記第１のパルスを印加することを具備する、請求項９の方法。
13. 前記画素は、前記複数の光干渉変調器を具備する、請求項１２の方法。
14. 前記複数の光干渉変調器に前記第１のパルスを印加することは、電圧パルスを印加することを具備する、請求項１の方法。
15. 前記複数の光干渉変調器に前記第１のパルスを印加することは、前記光干渉変調器の行に第１の電圧パルスを印加すること、及び前記光干渉変調器の列に第２の電圧パルスを印加することを具備する、及びここで、前記第１の光干渉変調器及び前記第２の光干渉変調器の各々は、前記行及び前記列に関係付けられる、請求項１の方法。
16. 複数の光干渉変調器のうちの少なくともいくつかがアドレシング・パルス継続時間及び／または電圧の大きさに対して異なる値の撓みを有し、前記複数の光干渉変調器は、お互いに電気的に接続される、少なくとも第１の光干渉変調器及び第２の光干渉変調器を有し且つそれぞれの応答しきい値により特徴付けられる複数の光干渉変調器をアドレシングするためのドライバ回路、前記ドライバ回路は下記を具備する：
    前記複数の光干渉変調器の全ての前記応答しきい値よりも大きな値を有するパラメータにより特徴付けられる第１のパルスを発生するための手段；
    前記複数の光干渉変調器に前記第１のパルスを印加するための第１の手段；
    前記第１の光干渉変調器の前記応答しきい値よりも大きく且つ前記第２の光干渉変調器の前記応答しきい値より小さな値を有するパラメータにより特徴付けられる第２のパルスを発生するための手段；
    前記複数の光干渉変調器に前記第２のパルスを印加するための第２の手段、ここにおいて、前記パラメータは、パルス継続時間及び／または電圧の大きさを具備する；
    第３の光干渉変調器の応答しきい値よりも大きな前記パラメータの第３の値の第３のパルスを発生するための手段、ここで、前記第３の値は、前記第１の光干渉変調器及び前記第２の光干渉変調器の前記応答しきい値より小さい；及び
    前記複数の光干渉変調器に前記第３のパルスを印加するための第３の手段。
17. 前記発生する手段は、パルス発生器行ドライバ回路を具備する、請求項１６のドライバ回路。
18. 前記応答しきい値は、それぞれの前記光干渉変調器の応答時間を具備する、請求項１６のドライバ回路。
19. 前記応答しきい値は、それぞれの前記光干渉変調器のアクチュエーション電圧を具備する、請求項１６のドライバ回路。
20. 前記第２の光干渉変調器の状態は、維持される、請求項１６のドライバ回路。
21. 前記発生する手段は、行ドライバ回路を具備する、請求項１６のドライバ回路。
22. 前記第３のパルスを印加するための第３の手段は、行ドライバ回路を具備する、請求項１６のドライバ回路。
23. 前記第１のパルスを印加するための第１の手段は、視覚ディスプレイの画素に前記第１のパルスを印加するための手段を具備する、請求項１６のドライバ回路。
24. 前記第１のパルスを印加するための第１の手段は、電圧パルスを印加するための手段を具備する、請求項１６のドライバ回路。
25. 前記第１のパルスを印加するための第１の手段は、前記光干渉変調器の行に第１の電圧パルスを印加し、且つ前記光干渉変調器の列に第２の電圧パルスを印加するための手段を具備する、及びここで、前記第１の光干渉変調器及び前記第２の光干渉変調器の各々は、前記行及び前記列に関係付けられる、請求項１６のドライバ回路。

Images