JP2009175710A - Memsディスプレイをアドレシングするためのシステム及び方法 - Google Patents
Memsディスプレイをアドレシングするためのシステム及び方法 Download PDFInfo
- Publication number
- JP2009175710A JP2009175710A JP2008313378A JP2008313378A JP2009175710A JP 2009175710 A JP2009175710 A JP 2009175710A JP 2008313378 A JP2008313378 A JP 2008313378A JP 2008313378 A JP2008313378 A JP 2008313378A JP 2009175710 A JP2009175710 A JP 2009175710A
- Authority
- JP
- Japan
- Prior art keywords
- display
- pulse
- elements
- row
- rows
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Mechanical Light Control Or Optical Switches (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【解決手段】ディスプレイは、共通に印加された駆動信号を用いてアドレスされるディスプレイ素子のグループを含む。1つの実施形態では、ディスプレイ素子のグループは、異なる応答時間を有するように構成され、そしてそれらの応答時間を表す異なる長さのパルスによって駆動される。他の1つの実施形態では、ディスプレイ素子のグループは、異なるアクチュエーション電圧を有するように構成され、そしてそれらのアクチュエーション電圧を表す異なる電圧のパルスによって駆動される。
【選択図】図7
Description
Claims (53)
- 下記を具備する、ディスプレイ:
少なくともいくつかがアドレシング・パルス幅に対して異なる値の撓みを有する複数の光変調素子;及び
前記アドレシング・パルスの幅に応じて、素子の異なる組み合わせが選択可能な方式で切り替えるように、複数の素子に変化する幅のアドレシング・パルスを供給するように構成されたアドレシング回路系、
ここで、前記アドレシング回路系は、前記複数の素子の全ての素子が応答する第1のパルス及び全てより少ない前記複数の素子が応答する少なくとも1つの第2のパルスを供給するように構成される。 - 前記アレイの少なくとも複数の異なる素子は、前記アドレシング・パルス幅に対して異なる値の撓みをもたらすように異なる機械的構造を有する、請求項1のディスプレイ。
- 前記複数のうちの少なくともいくつかの異なる素子が、前記素子の撓むことが可能な部分に関して異なるバネ定数を有する、請求項2のディスプレイ。
- 前記複数のうちの少なくともいくつかの異なる素子が、前記アドレシング・パルス幅に対して異なる値の撓みをもたらすように異なる抵抗器−キャパシタ(RC)時定数を有する、請求項1のディスプレイ。
- 前記複数のうちの少なくともいくつかの異なる素子が、前記アドレシング・パルス幅に対して異なる値の撓みをもたらすように異なるフィルム厚さを有する、請求項1のディスプレイ。
- 少なくとも1つのアドレシング配線と直列の少なくとも1つの抵抗器又はキャパシタをさらに具備する、請求項1のディスプレイ。
- 下記を具備する、ディスプレイ:
印加電圧に対して異なる値の撓みを有する複数の光変調素子;及び
アドレシング・パルスの電圧レベルに応じて、素子の異なる組み合わせが選択可能な方式で切り替えるように、複数の素子に変化する電圧レベルのアドレシング・パルスを供給するように構成されたアドレシング回路系、
ここで、前記アドレシング回路系は、前記複数の素子の全ての素子が応答する第1のパルス及び全てより少ない前記複数の素子が応答する少なくとも1つの第2のパルスを供給するように構成される。 - 前記アレイの少なくとも複数の異なる素子は、前記印加電圧に対して異なる値の撓みをもたらすように異なる機械的構造を有する、請求項7のディスプレイ。
- 前記アレイの少なくとも複数の異なる素子は、前記印加電圧に対して異なる値の撓みをもたらすように異なる膜厚を有する、請求項7のディスプレイ。
- 前記異なる膜厚は、撓み電極と非撓み電極との間の絶縁体層の異なる厚さを具備する、請求項9のディスプレイ。
- 前記複数の光変調素子と電気的に通信するプロセッサ、前記プロセッサは画像データを処理するために構成される;及び
前記プロセッサと電気的に通信するメモリ・デバイス、
をさらに具備する、請求項7のディスプレイ。 - 前記アドレシング回路系に前記画像データの少なくとも一部分を送るために構成されたコントローラをさらに具備する、請求項11のディスプレイ。
- 前記プロセッサに前記画像データを送るために構成された画像ソース・モジュールをさらに具備する、請求項11のディスプレイ。
- 前記画像ソース・モジュールは、受信機、トランシーバ、及び送信機のうちの少なくとも1つを具備する、請求項13のディスプレイ。
- 入力データを受信するため及び前記プロセッサに前記入力データを通信するために構成された入力デバイスをさらに具備する、請求項11のディスプレイ。
- 下記を具備する、ディスプレイ:
複数の行に配置された複数のMEMS素子、ここで、前記複数の行の各々の前記MEMS素子は、複数の下位行にさらに配置され、及びここで、各行の前記複数の下位行は、電気的に接続される;及び
複数の抵抗器、前記抵抗器の各々は、前記複数の下位行のそれぞれ1つに接続され、各行の前記複数の下位行の各々に対する前記抵抗器のそれぞれ1つは前記行の他の下位行に接続された前記抵抗器とは異なる抵抗を有する。 - 前記複数のMEMS素子は、複数の光干渉変調器を具備する、請求項16のディスプレイ。
- 少なくとも第1のディスプレイ素子及び第2のディスプレイ素子を有し且つそれぞれの応答しきい値により特徴付けられる複数のディスプレイ素子をアドレシングする方法、前記方法は下記を具備する:
前記複数のディスプレイ素子の全ての前記応答しきい値よりも大きな値を有するパラメータにより特徴付けられる第1のパルスを発生すること;
前記複数のディスプレイ素子に前記第1のパルスを印加すること;
前記第1のディスプレイ素子の前記応答しきい値よりも大きく且つ前記第2のディスプレイ素子の前記応答しきい値より小さな値を有するパラメータにより特徴付けられる第2のパルスを発生すること;及び
前記複数のディスプレイ素子に前記第2のパルスを印加すること。 - 前記パラメータは、パルス継続時間を具備し、そして前記応答しきい値は、それぞれの前記ディスプレイ素子の応答時間を具備する、請求項18の方法。
- 前記パラメータは、電圧の大きさを具備し、そして前記応答しきい値は、それぞれの前記ディスプレイ素子のアクチュエーション電圧を具備する、請求項18の方法。
- 前記第2の素子の状態は、維持される、請求項18の方法。
- 画像データ信号を受信すること;及び
前記画像データ信号に少なくとも部分的に基づいて前記第1のディスプレイ素子及び前記第2のディスプレイ素子の各々の状態を設定すること、
をさらに具備する、請求項18の方法。 - 第3のディスプレイ素子の応答しきい値よりも大きなパラメータの第3の値の第3のパルスを発生すること、ここで、前記第3の値は前記第1のディスプレイ素子及び前記第2のディスプレイ素子の前記応答しきい値より小さい;及び
前記複数のディスプレイ素子に前記第3のパルスを印加すること、
をさらに具備する、請求項18の方法。 - 前記複数のディスプレイ素子に前記第1のパルスを印加することは、複数の光干渉変調器に前記第1のパルスを印加することを具備する、請求項18の方法。
- 前記複数のディスプレイ素子は、それぞれの抵抗器−キャパシタ(RC)時定数により特徴付けられる、請求項18の方法。
- 前記複数のディスプレイ素子の前記それぞれの応答時間は、前記それぞれのRC時定数に少なくとも部分的に基づく、及びここで、前記第1のディスプレイ素子及び前記第2のディスプレイ素子は、異なるRC時定数により特徴付けられる、請求項25の方法。
- 前記複数のディスプレイ素子は、それぞれの物理特性により特徴付けられる、請求項26の方法。
- 前記複数のディスプレイ素子の前記それぞれの応答時間は、それぞれのバネ定数に少なくとも部分的に基づく、及びここで、前記第1のディスプレイ素子及び前記第2のディスプレイ素子は、異なるバネ定数により特徴付けられる、請求項27の方法。
- 前記複数の光干渉変調器の各々は、空気中を動く時にそれぞれの抵抗により特徴付けられる可動鏡を具備する、請求項24の方法。
- 前記複数の光干渉変調器の前記それぞれの応答時間は、前記可動鏡のそれぞれの空気抵抗に少なくとも部分的に基づく、及びここで、前記第1のディスプレイ素子及び前記第2のディスプレイ素子は、空気中の動きに対する異なる抵抗により特徴付けられる、請求項24の方法。
- 前記複数のディスプレイ素子に前記第1のパルスを印加することは、視覚ディスプレイの画素に前記第1のパルスを印加することを具備する、請求項28の方法。
- 前記画素は、前記複数のディスプレイ素子を具備する、請求項31の方法。
- 前記複数のディスプレイ素子に前記第1のパルスを印加することは、電圧パルスを印加することを具備する、請求項18の方法。
- 前記複数のディスプレイ素子に前記第1のパルスを印加することは、前記ディスプレイ素子の行に第1の電圧パルスを印加すること、及び前記ディスプレイ素子の列に第2の電圧パルスを印加することを具備する、及びここで、前記第1のディスプレイ素子及び前記第2のディスプレイ素子の各々は、前記行及び前記列に関係付けられる、請求項18の方法。
- 少なくとも第1のディスプレイ素子及び第2のディスプレイ素子を有し且つそれぞれの応答しきい値により特徴付けられる複数のディスプレイ素子をアドレシングするためのドライバ回路、前記ドライバ回路は下記を具備する:
前記複数のディスプレイ素子の全ての前記応答しきい値よりも大きな値を有するパラメータにより特徴付けられる第1のパルスを発生するための手段;
前記複数のディスプレイ素子に前記第1のパルスを印加するための第1の手段;
前記第1のディスプレイ素子の前記応答しきい値よりも大きく且つ前記第2のディスプレイ素子の前記応答しきい値より小さな値を有するパラメータにより特徴付けられる第2のパルスを発生するための手段;及び
前記複数のディスプレイ素子に前記第2のパルスを印加するための第2の手段。 - 前記発生する手段は、パルス発生器行ドライバ回路を具備する、請求項35のドライバ回路。
- 前記パラメータは、パルス継続時間を具備し、そして前記応答しきい値は、それぞれの前記ディスプレイ素子の応答時間を具備する、請求項35のドライバ回路。
- 前記パラメータは、電圧の大きさを具備し、そして前記応答しきい値は、それぞれの前記ディスプレイ素子のアクチュエーション電圧を具備する、請求項35のドライバ回路。
- 前記第2の素子の状態は、維持される、請求項35のドライバ回路。
- 第3のディスプレイ素子の応答しきい値よりも大きな前記パラメータの第3の値の第3のパルスを発生するための手段、ここで、前記第3の値は、前記第1のディスプレイ素子及び前記第2のディスプレイ素子の前記応答しきい値より小さい;及び
前記複数のディスプレイ素子に前記第3のパルスを印加するための第3の手段、
をさらに具備する、請求項35のドライバ回路。 - 前記発生する手段は、行ドライバ回路を具備する、請求項40のドライバ回路。
- 前記第3の印加する手段は、行ドライバ回路を具備する、請求項40のドライバ回路。
- 前記第1の印加する手段は、複数の光干渉変調器に前記第1のパルスを印加するための手段を具備する、請求項30のドライバ回路。
- 前記第1の印加する手段は、視覚ディスプレイの画素に前記第1のパルスを印加するための手段を具備する、請求項30のドライバ回路。
- 前記第1の印加する手段は、電圧パルスを印加するための手段を具備する、請求項30のドライバ回路。
- 前記第1の印加する手段は、前記ディスプレイ素子の行に第1の電圧パルスを印加し、且つ前記ディスプレイ素子の列に第2の電圧パルスを印加するための手段を具備する、及びここで、前記第1のディスプレイ素子及び前記第2のディスプレイ素子の各々は、前記行及び前記列に関係付けられる、請求項30のドライバ回路。
- 下記を具備する、デバイス:
光を変調するための複数の手段、前記変調する手段は選択された印加電圧に対して異なる撓みの値を有する;及び
アドレシング・パルスの電圧レベルに応じて、前記変調する手段の異なる組み合わせが選択可能な方法で切り替るように、前記複数の変調する手段に変化する電圧レベルのアドレシング・パルスを供給するためのアドレシングする手段、
ここで、前記アドレシングする手段は、前記複数の素子の全ての前記変調する手段が応答する第1のパルス及び全てより少ない前記変調する手段が応答する少なくとも1つの第2のパルスを供給するように構成される。 - 前記変調する手段のうちの少なくとも1つは、光干渉変調器を具備する、請求項47のデバイス。
- 前記アドレシングする手段は、回路ドライバを具備する、請求項47のデバイス。
- 下記を具備する、ディスプレイを製造する方法:
複数の行に配置された複数のMEMS素子を提供すること、ここで、前記各行の前記MEMS素子は、複数の下位行にさらに配置され、そしてここで、各行の前記複数の下位行は、電気的に接続される;及び
前記複数のMEMS素子に複数の抵抗器を接続すること、前記抵抗器の各々は前記複数の下位行のそれぞれ1つに接続され、各行の前記複数の下位行の各々に対する前記複数の抵抗器のそれぞれ1つは前記行の他の下位行に接続された前記抵抗器とは異なる抵抗を有する。 - 下記を具備する、ディスプレイ:
複数の行に配置された画像データを表示するための複数の手段、ここで、前記複数の行の各々を前記表示する手段は、複数の下位行にさらに配置され、そしてここで、各行の前記複数の下位行は、電気的に接続される;及び
電流に抵抗するための複数の手段、前記抵抗する手段の各々は前記複数の下位行のそれぞれ1つに接続され、各行の前記複数の下位行の各々に対する前記抵抗する手段のそれぞれ1つは前記行の他の下位行に接続された前記抵抗する手段とは異なる抵抗を有する。 - 少なくとも1つの前記抵抗する手段は、抵抗器を具備する、請求項51のディスプレイ。
- 少なくとも1つの前記表示する手段は、光干渉変調器を具備する、請求項51若しくは52のディスプレイ。
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US60489604P | 2004-08-27 | 2004-08-27 | |
US60/604,896 | 2004-08-27 | ||
US60622304P | 2004-08-31 | 2004-08-31 | |
US60/606,223 | 2004-08-31 | ||
US61345804P | 2004-09-27 | 2004-09-27 | |
US60/613,458 | 2004-09-27 | ||
US11/051,251 US7142346B2 (en) | 2003-12-09 | 2005-02-04 | System and method for addressing a MEMS display |
US11/051,251 | 2005-02-04 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005243697A Division JP4422659B2 (ja) | 2004-08-27 | 2005-08-25 | Memsディスプレイをアドレシングするためのシステム及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009175710A true JP2009175710A (ja) | 2009-08-06 |
JP5043812B2 JP5043812B2 (ja) | 2012-10-10 |
Family
ID=40965855
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008313379A Expired - Fee Related JP5069208B2 (ja) | 2004-08-27 | 2008-12-09 | 光干渉変調器をアドレシングする方法及び光干渉変調器をアドレシングするためのドライバ回路 |
JP2008313378A Expired - Fee Related JP5043812B2 (ja) | 2004-08-27 | 2008-12-09 | Memsディスプレイをアドレシングするためのシステム及び方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008313379A Expired - Fee Related JP5069208B2 (ja) | 2004-08-27 | 2008-12-09 | 光干渉変調器をアドレシングする方法及び光干渉変調器をアドレシングするためのドライバ回路 |
Country Status (2)
Country | Link |
---|---|
JP (2) | JP5069208B2 (ja) |
CN (1) | CN101694767B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101136820B1 (ko) * | 2010-05-28 | 2012-04-19 | 주식회사 넥스비보 | 미소기계 구동기 |
JP2013516658A (ja) * | 2010-01-06 | 2013-05-13 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | ディスプレイライン更新の順序再配置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH087343B2 (ja) * | 1989-05-26 | 1996-01-29 | 松下電器産業株式会社 | 液晶素子とその駆動法 |
JPH0823500A (ja) * | 1994-07-11 | 1996-01-23 | Canon Inc | 空間光変調素子および該素子を用いた投影型表示装置 |
JP3824290B2 (ja) * | 1998-05-07 | 2006-09-20 | 富士写真フイルム株式会社 | アレイ型光変調素子、アレイ型露光素子、及び平面型ディスプレイ、並びにアレイ型光変調素子の駆動方法 |
JP2003295074A (ja) * | 2002-01-31 | 2003-10-15 | Ricoh Co Ltd | 光変調装置 |
-
2005
- 2005-08-26 CN CN200910129348XA patent/CN101694767B/zh not_active Expired - Fee Related
-
2008
- 2008-12-09 JP JP2008313379A patent/JP5069208B2/ja not_active Expired - Fee Related
- 2008-12-09 JP JP2008313378A patent/JP5043812B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013516658A (ja) * | 2010-01-06 | 2013-05-13 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | ディスプレイライン更新の順序再配置 |
KR101136820B1 (ko) * | 2010-05-28 | 2012-04-19 | 주식회사 넥스비보 | 미소기계 구동기 |
Also Published As
Publication number | Publication date |
---|---|
CN101694767B (zh) | 2012-07-18 |
CN101694767A (zh) | 2010-04-14 |
JP5043812B2 (ja) | 2012-10-10 |
JP5069208B2 (ja) | 2012-11-07 |
JP2009163230A (ja) | 2009-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4422659B2 (ja) | Memsディスプレイをアドレシングするためのシステム及び方法 | |
US8405649B2 (en) | Low voltage driver scheme for interferometric modulators | |
JP4981131B2 (ja) | Memsディスプレイアーキテクチャ用の低範囲ビット深度拡張のための方法および装置 | |
US8736590B2 (en) | Low voltage driver scheme for interferometric modulators | |
US7545554B2 (en) | MEMS display | |
US7136213B2 (en) | Interferometric modulators having charge persistence | |
KR101293202B1 (ko) | 디스플레이의 전력 소비를 저감시키는 방법 및 시스템 | |
TWI412783B (zh) | 電流模式顯示驅動電路實現特徵 | |
US7777715B2 (en) | Passive circuits for de-multiplexing display inputs | |
CN101546526B (zh) | 用于寻址mems显示器的系统和方法 | |
KR20060092929A (ko) | 기계적 응답의 조작을 이용한 디스플레이 메모리를 위한기기 및 방법 | |
US8194056B2 (en) | Method and system for writing data to MEMS display elements | |
JP5069208B2 (ja) | 光干渉変調器をアドレシングする方法及び光干渉変調器をアドレシングするためのドライバ回路 | |
MXPA05009166A (en) | System and method for addressing a mems display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101130 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120712 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |