JP5066954B2 - Ｉｉｉ−ｖ族化合物半導体層の形成方法、及び半導体光素子の製造方法 - Google Patents
Ｉｉｉ−ｖ族化合物半導体層の形成方法、及び半導体光素子の製造方法 Download PDFInfo
- Publication number
- JP5066954B2 JP5066954B2 JP2007057648A JP2007057648A JP5066954B2 JP 5066954 B2 JP5066954 B2 JP 5066954B2 JP 2007057648 A JP2007057648 A JP 2007057648A JP 2007057648 A JP2007057648 A JP 2007057648A JP 5066954 B2 JP5066954 B2 JP 5066954B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor layer
- iii
- group iii
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 248
- 150000001875 compounds Chemical class 0.000 title claims description 203
- 238000000034 method Methods 0.000 title claims description 67
- 230000003287 optical effect Effects 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 112
- 239000000758 substrate Substances 0.000 claims description 102
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 82
- 229910052785 arsenic Inorganic materials 0.000 claims description 44
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 44
- 229910052757 nitrogen Inorganic materials 0.000 claims description 41
- 230000004888 barrier function Effects 0.000 claims description 39
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 229910000070 arsenic hydride Inorganic materials 0.000 claims description 3
- 239000007789 gas Substances 0.000 description 64
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 29
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 9
- 238000005253 cladding Methods 0.000 description 9
- 229910052733 gallium Inorganic materials 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 229910052738 indium Inorganic materials 0.000 description 8
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- DIIIISSCIXVANO-UHFFFAOYSA-N 1,2-Dimethylhydrazine Chemical compound CNNC DIIIISSCIXVANO-UHFFFAOYSA-N 0.000 description 5
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 5
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical class P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- ZGNPLWZYVAFUNZ-UHFFFAOYSA-N tert-butylphosphane Chemical compound CC(C)(C)P ZGNPLWZYVAFUNZ-UHFFFAOYSA-N 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- QTQRGDBFHFYIBH-UHFFFAOYSA-N tert-butylarsenic Chemical compound CC(C)(C)[As] QTQRGDBFHFYIBH-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
本発明は、III−Ｖ族化合物半導体層の形成方法、半導体光素子の製造方法及び半導体光素子に関する。
ＧａＩｎＮＡｓ井戸層とＧａＡｓ障壁層とが交互に積層された量子井戸構造を有する半導体発光素子が知られている。この半導体発光素子では、ＧａＩｎＮＡｓ井戸層とＧａＡｓ障壁層との界面近傍において、ＧａＩｎＮＡｓ井戸層中の窒素元素の組成比（以下、場合により「Ｎ組成比」という。）がＧａＩｎＮＡｓ井戸層の厚み方向に変化してしまう。特に、ＧａＩｎＮＡｓ井戸層の成長開始時に、ＧａＩｎＮＡｓ井戸層中のＮ組成比が大きくなってしまうことが多い。このような現象をパイルアップという。このため、ＧａＩｎＮＡｓ井戸層とＧａＡｓ障壁層との間に中間層を設けることにより、ＧａＩｎＮＡｓ井戸層中のＮ組成比の均一化を図ることが行われている（特許文献１参照）。
特開２００１−１８５４９７号公報
しかしながら、上述のように中間層を設ける方法では、ＧａＩｎＮＡｓ井戸層中のＮ組成比をＧａＩｎＮＡｓ井戸層の厚み方向において十分に均一化することができない。
そこで、本発明者らはパイルアップの原因を調査した。まず、半導体ウェハの表面に熱電対を設置し、その半導体ウェハの表面上にＧａＡｓ障壁層とＧａＩｎＮＡｓ井戸層とを形成した。その結果、ＧａＩｎＮＡｓ井戸層の成長開始時に半導体ウェハの表面温度が著しく低下し、その後、ＧａＩｎＮＡｓ井戸層の成長と共に表面温度が上昇していることが判明した。これにより、本発明者らは、ＧａＩｎＮＡｓ井戸層の成長開始時に半導体ウェハの表面温度が著しく低下していることがパイルアップの主な原因であることを突き止めた。
本発明は、上記事情に鑑みて為されたものであり、窒素元素を含むIII−Ｖ族化合物半導体層中の窒素元素の組成比を、当該III−Ｖ族化合物半導体層の厚み方向において均一化することができるIII−Ｖ族化合物半導体層の形成方法、半導体光素子の製造方法及び半導体光素子を提供することを目的とする。
上述の課題を解決するため、本発明のIII−Ｖ族化合物半導体層の形成方法は、基板の温度が第１の値になるように前記基板を加熱しながら、III族元素及び砒素元素を含む第１のIII−Ｖ族化合物半導体層を前記基板上に成長させる工程と、前記第１のIII−Ｖ族化合物半導体層上に、III族元素、砒素元素及び窒素元素を含む第２のIII−Ｖ族化合物半導体層を成長させる工程とを含み、前記第２のIII−Ｖ族化合物半導体層を成長させる工程は、前記第２のIII−Ｖ族化合物半導体層の成長開始時に、前記基板の温度が前記第１の値よりも高い第２の値になるように前記基板を加熱する工程と、前記第２のIII−Ｖ族化合物半導体層の成長と共に、前記基板の温度を低下させる工程とを含む。
本発明のIII−Ｖ族化合物半導体層の形成方法では、第２のIII−Ｖ族化合物半導体層の成長開始時の基板の温度が予め高く設定されているので、第１のIII−Ｖ族化合物半導体層の表面温度が低下することを抑制できる。また、第２のIII−Ｖ族化合物半導体層の成長と共に基板の温度を低下させているので、第２のIII−Ｖ族化合物半導体層の表面温度が第２のIII−Ｖ族化合物半導体層の成長と共に上昇することを抑制できる。このため、第２のIII−Ｖ族化合物半導体層が成長している間、第２のIII−Ｖ族化合物半導体層の表面温度の変化を小さくすることができる。したがって、第２のIII−Ｖ族化合物半導体層中のＮ組成比を、第２のIII−Ｖ族化合物半導体層の厚み方向において均一化することができる。
また、本発明のIII−Ｖ族化合物半導体層の形成方法は、第１の加熱装置を用いて基板を加熱しながら、III族元素及び砒素元素を含む第１のIII−Ｖ族化合物半導体層を前記基板上に成長させる工程と、前記第１の加熱装置を用いて前記基板を加熱しながら、前記第１のIII−Ｖ族化合物半導体層上に、III族元素、砒素元素及び窒素元素を含む第２のIII−Ｖ族化合物半導体層を成長させる工程とを含み、前記第２のIII−Ｖ族化合物半導体層を成長させる工程は、前記第２のIII−Ｖ族化合物半導体層の成長開始時に、前記第１の加熱装置とは異なる第２の加熱装置を用いて前記第１のIII−Ｖ族化合物半導体層を加熱する工程と、前記第２のIII−Ｖ族化合物半導体層の成長と共に、前記第２の加熱装置の加熱温度を低下させる工程とを含む。
本発明のIII−Ｖ族化合物半導体層の形成方法では、第２のIII−Ｖ族化合物半導体層の成長開始時に第１のIII−Ｖ族化合物半導体層が加熱されるので、第１のIII−Ｖ族化合物半導体層の表面温度が低下することを抑制できる。また、第２のIII−Ｖ族化合物半導体層の成長と共に第２の加熱装置の加熱温度を低下させているので、第２のIII−Ｖ族化合物半導体層の表面温度が第２のIII−Ｖ族化合物半導体層の成長と共に上昇することを抑制できる。このため、第２のIII−Ｖ族化合物半導体層が成長している間、第２のIII−Ｖ族化合物半導体層の表面温度の変化を小さくすることができる。したがって、第２のIII−Ｖ族化合物半導体層中のＮ組成比を、第２のIII−Ｖ族化合物半導体層の厚み方向において均一化することができる。
また、第２の加熱装置を用いることによって、第１の加熱装置とは独立に第１のIII−Ｖ族化合物半導体層を加熱することができる。よって、第１のIII−Ｖ族化合物半導体層の温度調整が容易になる。
また、前記第２のIII−Ｖ族化合物半導体層を成長させる工程では、砒素の水素化物、及び砒素元素を含む有機物のうち少なくとも一方を用いて前記第２のIII−Ｖ族化合物半導体層を成長させることが好ましい。
この場合であっても、第２のIII−Ｖ族化合物半導体層中のＮ組成比を、第２のIII−Ｖ族化合物半導体層の厚み方向において均一化することができる。
本発明の半導体光素子の製造方法は、障壁層及び井戸層が積層された量子井戸構造を有する半導体光素子の製造方法であって、基板の温度が第１の値になるように前記基板を加熱しながら、III族元素及び砒素元素を含み前記障壁層となるべき第１のIII−Ｖ族化合物半導体層を前記基板上に成長させる工程と、前記第１のIII−Ｖ族化合物半導体層上に、III族元素、砒素元素及び窒素元素を含み前記井戸層となるべき第２のIII−Ｖ族化合物半導体層を成長させる工程とを含み、前記第２のIII−Ｖ族化合物半導体層を成長させる工程は、前記第２のIII−Ｖ族化合物半導体層の成長開始時に、前記基板の温度が前記第１の値よりも高い第２の値になるように前記基板を加熱する工程と、前記第２のIII−Ｖ族化合物半導体層の成長と共に、前記基板の温度を低下させる工程とを含む。
また、本発明の半導体光素子の製造方法は、障壁層及び井戸層が積層された量子井戸構造を有する半導体光素子の製造方法であって、第１の加熱装置を用いて基板を加熱しながら、III族元素及び砒素元素を含み前記障壁層となるべき第１のIII−Ｖ族化合物半導体層を前記基板上に成長させる工程と、前記第１の加熱装置を用いて前記基板を加熱しながら、前記第１のIII−Ｖ族化合物半導体層上に、III族元素、砒素元素及び窒素元素を含み前記井戸層となるべき第２のIII−Ｖ族化合物半導体層を成長させる工程とを含み、前記第２のIII−Ｖ族化合物半導体層を成長させる工程は、前記第２のIII−Ｖ族化合物半導体層の成長開始時に、前記第１の加熱装置とは異なる第２の加熱装置を用いて前記第１のIII−Ｖ族化合物半導体層を加熱する工程と、前記第２のIII−Ｖ族化合物半導体層の成長と共に、前記第２の加熱装置の加熱温度を低下させる工程とを含む。
本発明の半導体光素子の製造方法では、本発明のIII−Ｖ族化合物半導体層の形成方法を用いて井戸層を形成する。よって、得られる半導体光素子の井戸層中のＮ組成比を、当該井戸層の厚み方向において均一化することができる。したがって、量子井戸構造の特性を向上させることができる。
本発明の半導体光素子は、障壁層及び井戸層が積層された量子井戸構造を有する半導体光素子であって、基板の温度が第１の値になるように前記基板を加熱しながら、III族元素及び砒素元素を含み前記障壁層となるべき第１のIII−Ｖ族化合物半導体層を前記基板上に成長させる工程と、前記第１のIII−Ｖ族化合物半導体層上に、III族元素、砒素元素及び窒素元素を含み前記井戸層となるべき第２のIII−Ｖ族化合物半導体層を成長させる工程とを含み、前記第２のIII−Ｖ族化合物半導体層を成長させる工程は、前記第２のIII−Ｖ族化合物半導体層の成長開始時に、前記基板の温度が前記第１の値よりも高い第２の値になるように前記基板を加熱する工程と、前記第２のIII−Ｖ族化合物半導体層の成長と共に、前記基板の温度を低下させる工程とを含む半導体光素子の製造方法により作製される。
また、本発明の半導体光素子は、障壁層及び井戸層が積層された量子井戸構造を有する半導体光素子であって、第１の加熱装置を用いて基板を加熱しながら、III族元素及び砒素元素を含み前記障壁層となるべき第１のIII−Ｖ族化合物半導体層を前記基板上に成長させる工程と、前記第１の加熱装置を用いて前記基板を加熱しながら、前記第１のIII−Ｖ族化合物半導体層上に、III族元素、砒素元素及び窒素元素を含み前記井戸層となるべき第２のIII−Ｖ族化合物半導体層を成長させる工程とを含み前記第２のIII−Ｖ族化合物半導体層を成長させる工程は、前記第２のIII−Ｖ族化合物半導体層の成長開始時に、前記第１の加熱装置とは異なる第２の加熱装置を用いて前記第１のIII−Ｖ族化合物半導体層を加熱する工程と、前記第２のIII−Ｖ族化合物半導体層の成長と共に、前記第２の加熱装置の加熱温度を低下させる工程とを含む半導体光素子の製造方法により作製される。
また、本発明の半導体光素子は、III族元素及び砒素元素を含む障壁層と、前記障壁層上に設けられ、III族元素、砒素元素及び窒素元素を含む井戸層とが積層された量子井戸構造を有する半導体光素子であって、前記障壁層と前記井戸層との界面における窒素元素濃度が、前記井戸層の厚み方向の中心位置における窒素元素濃度と同等又はそれよりも低い。
本発明の半導体光素子では、井戸層中のＮ組成比を、井戸層の厚み方向において均一化することができる。
本発明によれば、窒素元素を含むIII−Ｖ族化合物半導体層中の窒素元素の組成比を、当該III−Ｖ族化合物半導体層の厚み方向において均一化することができるIII−Ｖ族化合物半導体層の形成方法、半導体光素子の製造方法及び半導体光素子が提供される。
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。
図１は、III−Ｖ族化合物半導体層を形成するための成膜装置の一例を模式的に示す図である。図１に示される成膜装置５０は、基板１を収容するためのチャンバＣＨと、チャンバＣＨ内に設置され基板１を保持するホルダＨとを備える。ホルダＨ内には、基板１を加熱するための第１の加熱装置５２が収容されている。成膜装置５０としては、例えばＭＯＶＰＥ装置（有機金属気相成長装置）等が挙げられる。基板１としては例えばＳｉがドープされたＧａＡｓ基板等が挙げられる。チャンバＣＨ内は、例えば真空ポンプ等を用いることにより減圧される。
基板１上には、チャンバＣＨに取り付けられた配管Ｐ１を通ってIII族原料ガスＧ１が供給される。III族原料ガスＧ１は、例えばガリウム元素、インジウム元素等のIII族元素を含む。ガリウム元素を含むIII族原料ガスＧ１としては、例えば、ＴＥＧａ（トリエチルガリウム）等が挙げられる。インジウム元素を含むIII族原料ガスＧ１としては、例えば、ＴＭＩｎ（トリメチルインジウム）等が挙げられる。
基板１上には、チャンバＣＨに取り付けられた配管Ｐ２を通って砒素原料ガスＧ２が供給される。砒素原料ガスＧ２は、砒素元素を含む。砒素原料ガスＧ２としては、例えば、ＡｓＨ３（アルシン）等の砒素の水素化物や、ＴＢＡｓ（ターシャリーブチルアルシン）等の砒素元素を含む有機物が挙げられる。
基板１上には、チャンバＣＨに取り付けられた配管Ｐ３を通って窒素原料ガスＧ３が供給される。窒素原料ガスＧ３は、窒素元素（Ｎ）を含む。窒素原料ガスＧ３としては、例えば、ＤＭＨｙ（ジメチルヒドラジン）等が挙げられる。
基板１上には、チャンバＣＨに取り付けられた配管Ｐ４を通って燐原料ガスＧ４が供給されてもよい。燐原料ガスＧ４は、燐元素（Ｐ）を含む。燐原料ガスＧ４としては、例えば、ホスフィン等の燐の水素化物や、ＴＢＰ（ターシャリーブチルホスフィン）等の砒素元素を含む有機物が挙げられる。
成膜装置５０では、例えばＭＯＶＰＥ法（有機金属気相成長法）を用いて、III族原料ガスＧ１、及び砒素原料ガスＧ２を基板１上に供給することによって、基板１上に、例えばガリウム元素（Ｇａ）、インジウム元素（Ｉｎ）等のIII族元素及び砒素元素（Ａｓ）を含む第１のIII−Ｖ族化合物半導体層３を成長させることができる。一実施例において、III−Ｖ族化合物半導体層３はＧａＡｓ結晶からなる層である。III−Ｖ族化合物半導体層３の厚さは、０．１〜１．０μｍであることが好ましく、例えば０．２μｍである。
また、成膜装置５０では、例えばＭＯＶＰＥ法（有機金属気相成長法）を用いて、III−Ｖ族化合物半導体層３上に、III族原料ガスＧ１、砒素原料ガスＧ２及び窒素原料ガスＧ３を供給することによって、III族元素、砒素元素及び窒素元素を含む第２のIII−Ｖ族化合物半導体層５を成長させることができる。III−Ｖ族化合物半導体層３とIII−Ｖ族化合物半導体層５とによって界面２が形成される。一実施例において、III−Ｖ族化合物半導体層５はＧａＩｎＮＡｓ結晶からなる層である。ＧａＩｎＮＡｓ結晶としては、例えばＧａ０．７Ｉｎ０．３ＮｘＡｓ１−ｘ結晶（０＜ｘ＜１）が挙げられる。ｘはＮ組成比である。Ｎ組成比は、例えばＳＩＭＳ（Secondaryion massspectroscopy）を用いて測定することができる。III−Ｖ族化合物半導体層５の厚さは、５〜１０ｎｍであることが好ましく、例えば７ｎｍである。
なお、III−Ｖ族化合物半導体層３上に、III族原料ガスＧ１、砒素原料ガスＧ２、窒素原料ガスＧ３及び燐原料ガスＧ４を供給することによって、III族元素、砒素元素、窒素元素及び燐元素を含むIII−Ｖ族化合物半導体層５を形成してもよい。
また、成膜装置５０は、III−Ｖ族化合物半導体層３を加熱するための第２の加熱装置５４を備えてもよい。加熱装置５４は、加熱装置５２とは異なる装置である。加熱装置５４は、チャンバＣＨ内に配置されてもよいし、チャンバＣＨ外に配置されてもよい。加熱装置５４としては、例えば赤外線ランプといったランプ等を用いることができる。
図２は、第１実施形態に係るIII−Ｖ族化合物半導体層の形成方法の手順を示すフローチャートである。本実施形態のIII−Ｖ族化合物半導体層の形成方法は、例えば上述の成膜装置５０を用いることによって実施することができる。本実施形態のIII−Ｖ族化合物半導体層の形成方法は、下記工程Ｓ１〜Ｓ２を順に経ることによって実施することができる。
（工程Ｓ１）
工程Ｓ１では、基板１の温度が第１の値Ｔｓｕｂ（１）になるように基板１を加熱しながら、III−Ｖ族化合物半導体層３を基板１上に成長させる。基板１の加熱には加熱装置５２が用いられる。一実施例では、加熱装置５２の設定温度を５１０℃にすることによって第１の値Ｔｓｕｂ（１）を５１０℃にする。
工程Ｓ１では、基板１の温度が第１の値Ｔｓｕｂ（１）になるように基板１を加熱しながら、III−Ｖ族化合物半導体層３を基板１上に成長させる。基板１の加熱には加熱装置５２が用いられる。一実施例では、加熱装置５２の設定温度を５１０℃にすることによって第１の値Ｔｓｕｂ（１）を５１０℃にする。
（工程Ｓ２）
工程Ｓ２では、III−Ｖ族化合物半導体層３上にIII−Ｖ族化合物半導体層５を成長させる。工程Ｓ２は、下記工程Ｓ２１〜工程Ｓ２２を順に経ることによって実施することができる。
工程Ｓ２では、III−Ｖ族化合物半導体層３上にIII−Ｖ族化合物半導体層５を成長させる。工程Ｓ２は、下記工程Ｓ２１〜工程Ｓ２２を順に経ることによって実施することができる。
（工程Ｓ２１）
工程Ｓ２１では、III−Ｖ族化合物半導体層５の成長開始時に、基板１の温度が第１の値Ｔｓｕｂ（１）よりも高い第２の値Ｔｓｕｂ（２）になるように基板１を加熱する。基板１の加熱には加熱装置５２が用いられる。一実施例では、加熱装置５２の設定温度を５３０℃にすることによって第２の値Ｔｓｕｂ（２）を５３０℃にする。
工程Ｓ２１では、III−Ｖ族化合物半導体層５の成長開始時に、基板１の温度が第１の値Ｔｓｕｂ（１）よりも高い第２の値Ｔｓｕｂ（２）になるように基板１を加熱する。基板１の加熱には加熱装置５２が用いられる。一実施例では、加熱装置５２の設定温度を５３０℃にすることによって第２の値Ｔｓｕｂ（２）を５３０℃にする。
（工程Ｓ２２）
工程Ｓ２２では、III−Ｖ族化合物半導体層５の成長と共に、基板１の温度を低下させる。例えば、基板１の温度を第２の値Ｔｓｕｂ（２）から第１の値Ｔｓｕｂ（１）に低下させる。この場合、加熱装置５２の設定温度を低下させることが好ましい。一実施例では、加熱装置５２の設定温度を５３０℃から５１０℃に低下させる。
工程Ｓ２２では、III−Ｖ族化合物半導体層５の成長と共に、基板１の温度を低下させる。例えば、基板１の温度を第２の値Ｔｓｕｂ（２）から第１の値Ｔｓｕｂ（１）に低下させる。この場合、加熱装置５２の設定温度を低下させることが好ましい。一実施例では、加熱装置５２の設定温度を５３０℃から５１０℃に低下させる。
図３は、各原料ガスの供給量及び基板の温度の時間変化の一例を示すタイミングチャートである。縦軸は各原料ガスの供給量及び基板１の温度Ｔを示す。横軸ｔは時刻を示す。
（工程Ｓ１）
時刻ｔ０から時刻ｔ１までの期間、供給量Ｆ１１のガリウム原料ガスをIII族原料ガスＧ１として供給し、供給量Ｆ１３の砒素原料ガスＧ２を供給する。供給量Ｆ１３は、供給量Ｆ１１とは異なる。III族原料ガスＧ１としてのインジウム原料ガス、及び窒素原料ガスＧ３は供給しない。これにより、III−Ｖ族化合物半導体層３としてのＧａＡｓ層が基板１上に形成される。
時刻ｔ０から時刻ｔ１までの期間、供給量Ｆ１１のガリウム原料ガスをIII族原料ガスＧ１として供給し、供給量Ｆ１３の砒素原料ガスＧ２を供給する。供給量Ｆ１３は、供給量Ｆ１１とは異なる。III族原料ガスＧ１としてのインジウム原料ガス、及び窒素原料ガスＧ３は供給しない。これにより、III−Ｖ族化合物半導体層３としてのＧａＡｓ層が基板１上に形成される。
時刻ｔ０から時刻ｔ１までの期間、加熱装置５２の設定温度を第１の値Ｔｓｕｂ（１）とする。
時刻ｔ１から時刻ｔ２までの期間、供給量Ｆ１３の砒素原料ガスＧ２を供給する。一実施例において、時刻ｔ１から時刻ｔ２までの期間は１０秒間である。III族原料ガスＧ１としてのガリウム原料ガス及びインジウム原料ガス、並びに窒素原料ガスＧ３は供給しない。これにより、砒素元素の蒸発が抑制される。なお、時刻ｔ１から時刻ｔ２までの期間を無くしてもよい。その場合、時刻ｔ１と時刻ｔ２とが同時刻になる。
時刻ｔ１から時刻ｔ２までの期間、加熱装置５２の設定温度を第２の値Ｔｓｕｂ（２）とする。これにより、時刻ｔ２における基板１の温度が安定する。
（工程Ｓ２）
時刻ｔ２から時刻ｔ３までの期間、供給量Ｆ１１のガリウム原料ガス、供給量Ｆ１２のインジウム原料ガス、供給量Ｆ１３の砒素原料ガス、及び供給量Ｆ１４の窒素原料ガスＧ３を供給する。一実施例において、時刻ｔ２から時刻ｔ３までの期間は２８秒間である。ガリウム原料ガスの供給量Ｆ１１は、時刻ｔ０から時刻ｔ１までの期間における供給量Ｆ１１と異なっていてもよい。窒素原料ガスＧ３の供給量Ｆ１４は、例えば、砒素原料ガスＧ２の供給量Ｆ１３の１００〜１０００倍である。これにより、III−Ｖ族化合物半導体層５としてのＧａＩｎＮＡｓ層がIII−Ｖ族化合物半導体層３上に形成される。
時刻ｔ２から時刻ｔ３までの期間、供給量Ｆ１１のガリウム原料ガス、供給量Ｆ１２のインジウム原料ガス、供給量Ｆ１３の砒素原料ガス、及び供給量Ｆ１４の窒素原料ガスＧ３を供給する。一実施例において、時刻ｔ２から時刻ｔ３までの期間は２８秒間である。ガリウム原料ガスの供給量Ｆ１１は、時刻ｔ０から時刻ｔ１までの期間における供給量Ｆ１１と異なっていてもよい。窒素原料ガスＧ３の供給量Ｆ１４は、例えば、砒素原料ガスＧ２の供給量Ｆ１３の１００〜１０００倍である。これにより、III−Ｖ族化合物半導体層５としてのＧａＩｎＮＡｓ層がIII−Ｖ族化合物半導体層３上に形成される。
ＧａＩｎＮＡｓ層が例えばＧａ０．７Ｉｎ０．３Ｎ０．０１Ａｓ０．９９層である場合、各原料ガスの供給量は例えば以下のように設定することができる。
・ＴＥＧａのガス流量：３×１０−５［ｍｏｌ／分］
・ＴＭＩｎのガス流量：２×１０−６［ｍｏｌ／分］
・ＤＭＨｙのガス流量：３×１０−２［ｍｏｌ／分］
・ＴＢＡｓのガス流量：３×１０−４［ｍｏｌ／分］
・ＴＥＧａのガス流量：３×１０−５［ｍｏｌ／分］
・ＴＭＩｎのガス流量：２×１０−６［ｍｏｌ／分］
・ＤＭＨｙのガス流量：３×１０−２［ｍｏｌ／分］
・ＴＢＡｓのガス流量：３×１０−４［ｍｏｌ／分］
上記の場合、各原料ガスのガス流量のモル比は下記の通りである。
ＴＥＧａ：ＴＭＩｎ：ＤＭＨｙ：ＴＢＡｓ＝０．１：０．０７：１００：１
ＴＥＧａ：ＴＭＩｎ：ＤＭＨｙ：ＴＢＡｓ＝０．１：０．０７：１００：１
時刻ｔ２から時刻ｔ３までの期間、加熱装置５２の設定温度を第２の値Ｔｓｕｂ（２）から第１の値Ｔｓｕｂ（１）まで徐々に低下させる。なお、時刻ｔ３における基板１の温度は、Ｔｓｕｂ（１）でなくてもよいし、必ずしも加熱装置５２の設定温度を単調減少させなくてもよい。
第１の値Ｔｓｕｂ（１）と第２の値Ｔｓｕｂ（２）との差、時刻ｔ２から時刻ｔ３までの期間、及び加熱装置５２の設定温度の低下のさせ方等は、成膜装置５０の構成、各原料ガスの供給の仕方、及び第１の値Ｔｓｕｂ（１）等に応じて最適化させることが好ましい。
時刻ｔ３から時刻ｔ４までの期間、供給量Ｆ１３の砒素原料ガスＧ２を供給する。一実施例において、時刻ｔ３から時刻ｔ４までの期間は１０秒間である。ガリウム原料ガス、インジウム原料ガス、及び窒素原料ガスＧ３は供給しない。なお、時刻ｔ３から時刻ｔ４までの期間を無くしてもよい。その場合、時刻ｔ３と時刻ｔ４とが同時刻になる。
時刻ｔ３から時刻ｔ４までの期間、加熱装置５２の設定温度を第１の値Ｔｓｕｂ（１）とする。
時刻ｔ４から時刻ｔ５までの期間、供給量Ｆ１１のガリウム原料ガス及び供給量Ｆ１３の砒素原料ガスＧ２を供給する。インジウム原料ガス及び窒素原料ガスＧ３は供給しない。これにより、III−Ｖ族化合物半導体層５上にＧａＡｓ層が形成される。
時刻ｔ４から時刻ｔ５までの期間、加熱装置５２の設定温度を第１の値Ｔｓｕｂ（１）とする。
以上説明したように、本実施形態に係るIII−Ｖ族化合物半導体層の形成方法は、基板１の温度が第１の値Ｔｓｕｂ（１）になるように基板１を加熱しながら、III−Ｖ族化合物半導体層３を基板１上に成長させる工程と、III−Ｖ族化合物半導体層３上にIII−Ｖ族化合物半導体層５を成長させる工程とを含み、III−Ｖ族化合物半導体層５を成長させる工程は、III−Ｖ族化合物半導体層５の成長開始時に、基板１の温度が第１の値Ｔｓｕｂ（１）よりも高い第２の値Ｔｓｕｂ（２）になるように基板１を加熱する工程と、III−Ｖ族化合物半導体層５の成長と共に、基板１の温度を低下させる工程とを含む。
本実施形態に係るIII−Ｖ族化合物半導体層の形成方法によれば、III−Ｖ族化合物半導体層５の成長開始時の基板１の温度が所望の値（第１の値Ｔｓｕｂ（１））よりも予め高く設定されているので、III−Ｖ族化合物半導体層３の表面温度が低下することを抑制できる。また、III−Ｖ族化合物半導体層５の成長と共に基板１の温度を低下させているので、III−Ｖ族化合物半導体層５の表面温度がIII−Ｖ族化合物半導体層５の成長と共に上昇することを抑制できる。このため、III−Ｖ族化合物半導体層５が成長している間、III−Ｖ族化合物半導体層５の表面温度の変化を小さくすることができる。したがって、III−Ｖ族化合物半導体層５中のＮ組成比を、III−Ｖ族化合物半導体層５の厚み方向において均一化することができる。すなわち、パイルアップが抑制される。さらに、Ｎ組成比が均一であると、結晶欠陥の発生も抑制される。
図４は、第２実施形態に係るIII−Ｖ族化合物半導体層の形成方法の手順を示すフローチャートである。本実施形態のIII−Ｖ族化合物半導体層の形成方法は、例えば上述の成膜装置５０を用いることによって実施することができる。本実施形態のIII−Ｖ族化合物半導体層の形成方法は、下記工程Ｓ３〜Ｓ４を順に経ることによって実施することができる。
（工程Ｓ３）
工程Ｓ３では、加熱装置５２を用いて基板１を加熱しながらIII−Ｖ族化合物半導体層３を基板１上に成長させる。一実施例では、加熱装置５２の設定温度を５１０℃にする。
工程Ｓ３では、加熱装置５２を用いて基板１を加熱しながらIII−Ｖ族化合物半導体層３を基板１上に成長させる。一実施例では、加熱装置５２の設定温度を５１０℃にする。
（工程Ｓ４）
工程Ｓ４では、加熱装置５２を用いて基板１を加熱しながら、III−Ｖ族化合物半導体層３上にIII−Ｖ族化合物半導体層５を成長させる。工程Ｓ４は、下記工程Ｓ４１〜工程Ｓ４２を順に経ることによって実施することができる。
工程Ｓ４では、加熱装置５２を用いて基板１を加熱しながら、III−Ｖ族化合物半導体層３上にIII−Ｖ族化合物半導体層５を成長させる。工程Ｓ４は、下記工程Ｓ４１〜工程Ｓ４２を順に経ることによって実施することができる。
（工程Ｓ４１）
工程Ｓ４１では、III−Ｖ族化合物半導体層５の成長開始時に、加熱装置５４を用いてIII−Ｖ族化合物半導体層３を加熱する。一実施例では、加熱装置５２の設定温度を５１０℃に維持したまま、加熱装置５４の加熱温度を５３０℃にする。
工程Ｓ４１では、III−Ｖ族化合物半導体層５の成長開始時に、加熱装置５４を用いてIII−Ｖ族化合物半導体層３を加熱する。一実施例では、加熱装置５２の設定温度を５１０℃に維持したまま、加熱装置５４の加熱温度を５３０℃にする。
（工程Ｓ４２）
工程Ｓ４２では、III−Ｖ族化合物半導体層５の成長と共に、加熱装置５４の加熱温度を低下させる。すなわち、加熱装置５４がIII−Ｖ族化合物半導体層３に与える熱エネルギーを小さくする。一実施例では、加熱装置５２の設定温度を５１０℃に維持したまま、加熱装置５４の加熱温度を５１０℃にする。
工程Ｓ４２では、III−Ｖ族化合物半導体層５の成長と共に、加熱装置５４の加熱温度を低下させる。すなわち、加熱装置５４がIII−Ｖ族化合物半導体層３に与える熱エネルギーを小さくする。一実施例では、加熱装置５２の設定温度を５１０℃に維持したまま、加熱装置５４の加熱温度を５１０℃にする。
以上説明したように、本実施形態に係るIII−Ｖ族化合物半導体層の形成方法は、加熱装置５２を用いて基板１を加熱しながらIII−Ｖ族化合物半導体層３を基板１上に成長させる工程と、加熱装置５２を用いて基板１を加熱しながら、III−Ｖ族化合物半導体層３上にIII−Ｖ族化合物半導体層５を成長させる工程とを含み、III−Ｖ族化合物半導体層５を成長させる工程は、III−Ｖ族化合物半導体層５の成長開始時に、加熱装置５４を用いてIII−Ｖ族化合物半導体層３を加熱する工程と、III−Ｖ族化合物半導体層５の成長と共に、加熱装置５４の加熱温度を低下させる工程とを含む。
本実施形態に係るIII−Ｖ族化合物半導体層の形成方法によれば、III−Ｖ族化合物半導体層５の成長開始時にIII−Ｖ族化合物半導体層３が加熱されるので、III−Ｖ族化合物半導体層３の表面温度が低下することを抑制できる。また、III−Ｖ族化合物半導体層５の成長と共に加熱装置５４の加熱温度をを低下させているので、III−Ｖ族化合物半導体層５の表面温度がIII−Ｖ族化合物半導体層５の成長と共に上昇することを抑制できる。このため、III−Ｖ族化合物半導体層５が成長している間、III−Ｖ族化合物半導体層５の表面温度の変化を小さくすることができる。したがって、III−Ｖ族化合物半導体層５中のＮ組成比を、III−Ｖ族化合物半導体層５の厚み方向において均一化することができる。すなわち、パイルアップが抑制される。さらに、Ｎ組成比が均一であると、結晶欠陥の発生も抑制される。
また、加熱装置５４を用いることによって、加熱装置５２とは独立にIII−Ｖ族化合物半導体層３を加熱することができる。よって、加熱装置５４の加熱温度を調整することによって、III−Ｖ族化合物半導体層３の温度調整が容易になる。
上記第１及び第２実施形態に係るIII−Ｖ族化合物半導体層の形成方法では、III−Ｖ族化合物半導体層５を成長させる工程において、砒素の水素化物、及び砒素元素を含む有機物のうち少なくとも一方を用いてIII−Ｖ族化合物半導体層５を成長させることが好ましい。この場合であっても、III−Ｖ族化合物半導体層５中のＮ組成比を、III−Ｖ族化合物半導体層５の厚み方向において均一化することができる。
図５は、半導体光素子の一例を模式的に示す断面図である。図５に示されるＬＥＤ１０（半導体光素子）は、基板１２と、基板１２の主面１２ａ上に設けられたバッファ層１４と、バッファ層１４上に設けられたクラッド層１６と、クラッド層１６上に設けられた活性層１７と、活性層１７上に設けられたクラッド層２８と、クラッド層２８上に設けられたコンタクト層３０とを備える。コンタクト層３０上には電極３２が設けられている。基板１２の主面１２ａとは反対側の面（裏面）１２ｂには電極３４が設けられている。
活性層１７は量子井戸構造を有する。活性層１７は、クラッド層１６上に設けられた障壁層１８と、障壁層１８上に設けられた井戸層２０と、井戸層２０上に設けられた障壁層２２と、障壁層２２上に設けられた井戸層２４と、井戸層２４上に設けられた障壁層２６とを備える。障壁層１８と井戸層２０との界面における窒素元素濃度は、井戸層２０の厚み方向の中心位置における窒素元素濃度と同等又はそれよりも低い。井戸層２０，２４は、例えばＧａＩｎＮＡｓ層である。この場合、例えば波長１．３〜１．５μｍの光がＬＥＤ１０から出射される。ＬＥＤ１０では、井戸層２０中のＮ組成比を、井戸層２０の厚み方向において均一化することができる。
図６は、実施形態に係る半導体光素子の製造方法の手順を示すフローチャートである。本実施形態の半導体光素子の製造方法の一例として、ＬＥＤ１０の製造方法について説明する。ＬＥＤ１０は、下記工程Ｓ１１〜Ｓ１５を順に経ることによって製造することができる。
（工程Ｓ１１）
工程Ｓ１１では、基板１２の主面１２ａ上に、バッファ層１４及びクラッド層１６をこの順にエピタキシャル成長することにより、積層体を形成する。
工程Ｓ１１では、基板１２の主面１２ａ上に、バッファ層１４及びクラッド層１６をこの順にエピタキシャル成長することにより、積層体を形成する。
（工程Ｓ１２）
工程Ｓ１２では、積層体上に障壁層１８となるべきIII−Ｖ族化合物半導体層３を形成する。
工程Ｓ１２では、積層体上に障壁層１８となるべきIII−Ｖ族化合物半導体層３を形成する。
（工程Ｓ１３）
工程Ｓ１３では、III−Ｖ族化合物半導体層３上に、井戸層２０となるべきIII−Ｖ族化合物半導体層５を形成する。続いて、必要に応じてIII−Ｖ族化合物半導体層５上に、障壁層２２となるべきIII−Ｖ族化合物半導体層３を形成する。その後、III−Ｖ族化合物半導体層３上に井戸層２４となるべきIII−Ｖ族化合物半導体層５を形成する。
工程Ｓ１３では、III−Ｖ族化合物半導体層３上に、井戸層２０となるべきIII−Ｖ族化合物半導体層５を形成する。続いて、必要に応じてIII−Ｖ族化合物半導体層５上に、障壁層２２となるべきIII−Ｖ族化合物半導体層３を形成する。その後、III−Ｖ族化合物半導体層３上に井戸層２４となるべきIII−Ｖ族化合物半導体層５を形成する。
（工程Ｓ１４）
工程Ｓ１４では、III−Ｖ族化合物半導体層５上に、障壁層２６となるべきIII−Ｖ族化合物半導体層３を形成する。
工程Ｓ１４では、III−Ｖ族化合物半導体層５上に、障壁層２６となるべきIII−Ｖ族化合物半導体層３を形成する。
（工程Ｓ１５）
工程Ｓ１５では、III−Ｖ族化合物半導体層３上に、クラッド層２８及びコンタクト層３０をこの順にエピタキシャル成長する。さらに、必要に応じて、コンタクト層３０上に電極３２を形成すると共に、基板１２の裏面１２ｂ上に電極３４を形成する。
工程Ｓ１５では、III−Ｖ族化合物半導体層３上に、クラッド層２８及びコンタクト層３０をこの順にエピタキシャル成長する。さらに、必要に応じて、コンタクト層３０上に電極３２を形成すると共に、基板１２の裏面１２ｂ上に電極３４を形成する。
本実施形態の半導体光素子の製造方法では、本実施形態に係るIII−Ｖ族化合物半導体層の形成方法を用いて井戸層２０，２４を形成する。よって、得られるＬＥＤ１０の井戸層２０，２４中のＮ組成比を、井戸層２０，２４の厚み方向においてそれぞれ均一化することができる。すなわち、パイルアップが抑制される。したがって、量子井戸構造の特性を向上させることができる。
量子井戸構造では、発光効率を向上させるために、井戸層中のＮ組成比を厚み方向に均一化し、井戸層と障壁層との界面におけるＮ組成比を急峻に変化させることが好ましい。このため、III−Ｖ族化合物半導体層５から井戸層２０，２４を形成し、III−Ｖ族化合物半導体層３から障壁層１８，２２，２６を形成すると、井戸層２０，２４と障壁層１８，２２，２６との界面近傍における井戸層２０，２４中のＮ組成比を急峻に変化させることができる。よって、上記製造方法によれば、ＬＥＤ１０の発光効率を向上させることができる。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。
例えば、本実施形態の半導体光素子の製造方法は、ＬＥＤ以外に、例えば、半導体レーザ、半導体増幅器、半導体変調器、半導体センサ等に適用することもできる。
以下、実施例及び比較例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。
（実施例１）
ＳｉがドープされたＧａＡｓ基板上に、ＭＯＶＰＥ法を用いて、厚さ２００ｎｍのｎ型のＧａＡｓバッファ層を成長させた。Ｇａ原料ガスとしては、ＴＥＧａを用いた。Ａｓ原料ガスとしては、ＴＢＡｓを用いた。続いて、ＧａＡｓバッファ層上に、ＭＯＶＰＥ法を用いて、厚さ１．５μｍのｎ型のＡｌＧａＡｓクラッド層を成長させた。Ａｌ原料ガスとしては、ＴＭＡｌ（トリメチルアルミニウム）を用いた。次に、ＡｌＧａＡｓクラッド層上に、ＭＯＶＰＥ法を用いて活性層を成長させた。具体的には、厚さ１４０ｎｍのアンドープのＧａＡｓガイド層、厚さ７ｎｍのアンドープのＧａＩｎＮＡｓ井戸層、厚さ８ｎｍのアンドープのＧａＡｓ障壁層、厚さ７ｎｍのアンドープのＧａＩｎＮＡｓ井戸層、及び厚さ１４０ｎｍのアンドープのＧａＡｓガイド層をこの順に成長させた。Ｉｎ原料ガスとしては、ＴＭＩｎを用いた。Ｎ原料ガスとしては、ＤＭＨｙを用いた。さらに、活性層上に、ＭＯＶＰＥ法を用いて、厚さ１．５μｍのｐ型のＡｌＧａＡｓクラッド層を成長させた。その後、ＡｌＧａＡｓクラッド層上に、ＭＯＶＰＥ法を用いて、ｐ型のＧａＡｓコンタクト層を成長させた。このようにして実施例１のＬＥＤを作製した。
ＳｉがドープされたＧａＡｓ基板上に、ＭＯＶＰＥ法を用いて、厚さ２００ｎｍのｎ型のＧａＡｓバッファ層を成長させた。Ｇａ原料ガスとしては、ＴＥＧａを用いた。Ａｓ原料ガスとしては、ＴＢＡｓを用いた。続いて、ＧａＡｓバッファ層上に、ＭＯＶＰＥ法を用いて、厚さ１．５μｍのｎ型のＡｌＧａＡｓクラッド層を成長させた。Ａｌ原料ガスとしては、ＴＭＡｌ（トリメチルアルミニウム）を用いた。次に、ＡｌＧａＡｓクラッド層上に、ＭＯＶＰＥ法を用いて活性層を成長させた。具体的には、厚さ１４０ｎｍのアンドープのＧａＡｓガイド層、厚さ７ｎｍのアンドープのＧａＩｎＮＡｓ井戸層、厚さ８ｎｍのアンドープのＧａＡｓ障壁層、厚さ７ｎｍのアンドープのＧａＩｎＮＡｓ井戸層、及び厚さ１４０ｎｍのアンドープのＧａＡｓガイド層をこの順に成長させた。Ｉｎ原料ガスとしては、ＴＭＩｎを用いた。Ｎ原料ガスとしては、ＤＭＨｙを用いた。さらに、活性層上に、ＭＯＶＰＥ法を用いて、厚さ１．５μｍのｐ型のＡｌＧａＡｓクラッド層を成長させた。その後、ＡｌＧａＡｓクラッド層上に、ＭＯＶＰＥ法を用いて、ｐ型のＧａＡｓコンタクト層を成長させた。このようにして実施例１のＬＥＤを作製した。
ここで、ＧａＡｓ基板の温度が５１０℃となるようにＧａＡｓ基板を加熱して、ＧａＡｓ障壁層を成長させた。また、ＧａＩｎＮＡｓ井戸層の成長開始時に、ＧａＡｓ基板の温度が５３０℃となるようにＧａＡｓ基板を加熱した。さらに、ＧａＩｎＮＡｓ井戸層の成長終了時に、ＧａＡｓ基板の温度が５１０℃となるように、ＧａＩｎＮＡｓ井戸層の成長と共にＧａＡｓ基板の温度を低下させた。
（比較例１）
ＧａＡｓ障壁層及びＧａＩｎＮＡｓ井戸層を成長させる間、ＧａＡｓ基板の温度が５１０℃と一定になるようにＧａＡｓ基板を加熱したこと以外は実施例１と同様にして比較例１のＬＥＤを作製した。
ＧａＡｓ障壁層及びＧａＩｎＮＡｓ井戸層を成長させる間、ＧａＡｓ基板の温度が５１０℃と一定になるようにＧａＡｓ基板を加熱したこと以外は実施例１と同様にして比較例１のＬＥＤを作製した。
（評価結果）
実施例１及び比較例１のＬＥＤの光出力を測定した。その結果、比較例１のＬＥＤの光出力を１０とすると、実施例１のＬＥＤの光出力は８０であった。よって、実施例１のＬＥＤの発光効率は、比較例１のＬＥＤの発光効率よりも高いことが判明した。
実施例１及び比較例１のＬＥＤの光出力を測定した。その結果、比較例１のＬＥＤの光出力を１０とすると、実施例１のＬＥＤの光出力は８０であった。よって、実施例１のＬＥＤの発光効率は、比較例１のＬＥＤの発光効率よりも高いことが判明した。
また、ＳＩＭＳにより、実施例１及び比較例１におけるＧａＩｎＮＡｓ井戸層の窒素元素濃度の厚み方向分布を測定した。その結果、比較例１のＬＥＤでは、ＧａＩｎＮＡｓ井戸層の厚み方向の中心位置での窒素元素濃度が６．５×１０１９（ｃｍ−３）であった。一方、ＧａＩｎＮＡｓ井戸層とＧａＡｓ障壁層との界面における窒素元素濃度は２．０×１０２０（ｃｍ−３）であった。これは、ＧａＩｎＮＡｓ井戸層とＧａＡｓ障壁層との界面近傍で窒素元素のパイルアップが発生しているために、N組成比が高くなっていることを意味する。一方、実施例１のＬＥＤでは、ＧａＩｎＮＡｓ井戸層の厚み方向の中心位置での窒素元素濃度が６．５×１０１９（ｃｍ−３）であった。一方、ＧａＩｎＮＡｓ井戸層とＧａＡｓ障壁層との界面における窒素元素濃度は３．０×１０１９（ｃｍ−３）であった。よって、実施例１のＬＥＤでは、ＧａＩｎＮＡｓ井戸層とＧａＡｓ障壁層との界面近傍での窒素元素のパイルアップは、明らかに抑制されていることが分かる。つまり、ＧａＩｎＮＡｓ井戸層において、その厚み方向でのＮ組成比の分布が改善されていることが判明した。
１…基板、３…第１のIII−Ｖ族化合物半導体層、５…第２のIII−Ｖ族化合物半導体層、１０…ＬＥＤ（半導体光素子）、１８，２２，２６…障壁層、２０，２４…井戸層、５２…第１の加熱装置、５４…第２の加熱装置。
Claims (5)
- 基板の温度が第１の値になるように前記基板を加熱しながら、III族元素及び砒素元素を含む第１のIII−Ｖ族化合物半導体層を前記基板上に成長させる工程と、
前記第１のIII−Ｖ族化合物半導体層上に、III族元素、砒素元素及び窒素元素を含む第２のIII−Ｖ族化合物半導体層を成長させる工程と、
を含み、
前記第２のIII−Ｖ族化合物半導体層を成長させる工程は、
前記第２のIII−Ｖ族化合物半導体層の成長開始時に、前記基板の温度が前記第１の値よりも高い第２の値になるように前記基板を加熱する工程と、
前記第２のIII−Ｖ族化合物半導体層の成長と共に、前記基板の温度を低下させる工程と、
を含む、III−Ｖ族化合物半導体層の形成方法。 - 第１の加熱装置を用いて基板を加熱しながら、III族元素及び砒素元素を含む第１のIII−Ｖ族化合物半導体層を前記基板上に成長させる工程と、
前記第１の加熱装置を用いて前記基板を加熱しながら、前記第１のIII−Ｖ族化合物半導体層上に、III族元素、砒素元素及び窒素元素を含む第２のIII−Ｖ族化合物半導体層を成長させる工程と、
を含み、
前記第２のIII−Ｖ族化合物半導体層を成長させる工程は、
前記第２のIII−Ｖ族化合物半導体層の成長開始時に、前記第１の加熱装置とは異なる第２の加熱装置を用いて前記第１のIII−Ｖ族化合物半導体層を加熱する工程と、
前記第２のIII−Ｖ族化合物半導体層の成長と共に、前記第２の加熱装置の加熱温度を低下させる工程と、
を含む、III−Ｖ族化合物半導体層の形成方法。 - 前記第２のIII−Ｖ族化合物半導体層を成長させる工程では、砒素の水素化物、及び砒素元素を含む有機物のうち少なくとも一方を用いて前記第２のIII−Ｖ族化合物半導体層を成長させる、請求項１又は２に記載のIII−Ｖ族化合物半導体層の形成方法。
- 障壁層及び井戸層が積層された量子井戸構造を有する半導体光素子の製造方法であって、
基板の温度が第１の値になるように前記基板を加熱しながら、III族元素及び砒素元素を含み前記障壁層となるべき第１のIII−Ｖ族化合物半導体層を前記基板上に成長させる工程と、
前記第１のIII−Ｖ族化合物半導体層上に、III族元素、砒素元素及び窒素元素を含み前記井戸層となるべき第２のIII−Ｖ族化合物半導体層を成長させる工程と、
を含み、
前記第２のIII−Ｖ族化合物半導体層を成長させる工程は、
前記第２のIII−Ｖ族化合物半導体層の成長開始時に、前記基板の温度が前記第１の値よりも高い第２の値になるように前記基板を加熱する工程と、
前記第２のIII−Ｖ族化合物半導体層の成長と共に、前記基板の温度を低下させる工程と、
を含む、半導体光素子の製造方法。 - 障壁層及び井戸層が積層された量子井戸構造を有する半導体光素子の製造方法であって、
第１の加熱装置を用いて基板を加熱しながら、III族元素及び砒素元素を含み前記障壁層となるべき第１のIII−Ｖ族化合物半導体層を前記基板上に成長させる工程と、
前記第１の加熱装置を用いて前記基板を加熱しながら、前記第１のIII−Ｖ族化合物半導体層上に、III族元素、砒素元素及び窒素元素を含み前記井戸層となるべき第２のIII−Ｖ族化合物半導体層を成長させる工程と、
を含み、
前記第２のIII−Ｖ族化合物半導体層を成長させる工程は、
前記第２のIII−Ｖ族化合物半導体層の成長開始時に、前記第１の加熱装置とは異なる第２の加熱装置を用いて前記第１のIII−Ｖ族化合物半導体層を加熱する工程と、
前記第２のIII−Ｖ族化合物半導体層の成長と共に、前記第２の加熱装置の加熱温度を低下させる工程と、
を含む、半導体光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007057648A JP5066954B2 (ja) | 2007-03-07 | 2007-03-07 | Ｉｉｉ−ｖ族化合物半導体層の形成方法、及び半導体光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007057648A JP5066954B2 (ja) | 2007-03-07 | 2007-03-07 | Ｉｉｉ−ｖ族化合物半導体層の形成方法、及び半導体光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008218914A JP2008218914A (ja) | 2008-09-18 |
| JP5066954B2 true JP5066954B2 (ja) | 2012-11-07 |
Family
ID=39838557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007057648A Expired - Fee Related JP5066954B2 (ja) | 2007-03-07 | 2007-03-07 | Ｉｉｉ−ｖ族化合物半導体層の形成方法、及び半導体光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5066954B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4894862B2 (ja) * | 2009-01-13 | 2012-03-14 | 住友電気工業株式会社 | Ｉｉｉ−ｖ化合物半導体を成長する方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005229055A (ja) * | 2004-02-16 | 2005-08-25 | Seiko Epson Corp | 化合物半導体の結晶成長方法および化合物半導体装置の製造方法 |
-
2007
- 2007-03-07 JP JP2007057648A patent/JP5066954B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008218914A (ja) | 2008-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6756325B2 (en) | Method for producing a long wavelength indium gallium arsenide nitride(InGaAsN) active region | |
| JP5018433B2 (ja) | 半導体発光素子用エピタキシャルウェハ及び半導体発光素子 | |
| KR101096331B1 (ko) | 화합물 반도체의 제조 방법 및 반도체 장치의 제조 방법 | |
| JP5066954B2 (ja) | Ｉｉｉ−ｖ族化合物半導体層の形成方法、及び半導体光素子の製造方法 | |
| JPH08203837A (ja) | 化合物半導体結晶層の製造方法 | |
| JP2674474B2 (ja) | 歪量子井戸半導体レーザの気相成長方法 | |
| JP3915750B2 (ja) | 化合物半導体の気相成長方法 | |
| JP4545074B2 (ja) | 半導体の製造方法 | |
| US20070241322A1 (en) | Long Wavelength Induim Arsenide Phosphide (InAsP) Quantum Well Active Region And Method For Producing Same | |
| JP2009054791A (ja) | 発光素子用エピタキシャルウェハ及びその製造方法並びに発光素子 | |
| JP2008021926A (ja) | Ｉｉｉ−ｖ族化合物半導体層の形成方法及び半導体光素子の製造方法 | |
| JP2010225981A (ja) | 光半導体素子、集積素子、光半導体素子の製造方法 | |
| JP2005229055A (ja) | 化合物半導体の結晶成長方法および化合物半導体装置の製造方法 | |
| JP2009177027A (ja) | 化合物半導体基板の製造方法および化合物半導体基板並びに発光素子 | |
| JP4862749B2 (ja) | Ｉｉｉ−ｖ化合物半導体光素子を作製する方法 | |
| JP2009158818A (ja) | 半導体発光素子用エピタキシャルウェハ及び半導体発光素子 | |
| JP2004165349A (ja) | 化合物半導体の結晶成長方法および発光素子の製造方法 | |
| JP2009026798A (ja) | 発光素子用エピタキシャルウェハ及びその製造方法並びに発光素子 | |
| JP2008140906A (ja) | 発光素子用エピタキシャルウエハ及び発光素子 | |
| JP2010126372A (ja) | 発光素子用エピタキシャルウェハおよびその製造方法 | |
| JP5573819B2 (ja) | Ｉｉｉ−ｖ化合物半導体光素子を作製する方法 | |
| JP4894862B2 (ja) | Ｉｉｉ−ｖ化合物半導体を成長する方法 | |
| JP2008294223A (ja) | Ｉｉｉ−ｖ化合物半導体膜を成長する方法 | |
| JP2004165348A (ja) | 化合物半導体の結晶成長方法および発光素子の製造方法 | |
| JP2003347231A (ja) | 化合物半導体の製造方法及び半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120730 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5066954 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |