JP5063867B2 - Manufacturing method of SOI substrate - Google Patents
Manufacturing method of SOI substrate Download PDFInfo
- Publication number
- JP5063867B2 JP5063867B2 JP2005123411A JP2005123411A JP5063867B2 JP 5063867 B2 JP5063867 B2 JP 5063867B2 JP 2005123411 A JP2005123411 A JP 2005123411A JP 2005123411 A JP2005123411 A JP 2005123411A JP 5063867 B2 JP5063867 B2 JP 5063867B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- soi
- metal
- oxide film
- gettering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Description
本発明は、アモルファスシリコン層を熱処理することにより単結晶シリコンに変化させるMILC(Metal Induced Lateral Crystallization)技術を用いたSOI基板の製造方法に関するものである。 The present invention relates to a method for manufacturing an SOI substrate using MILC (Metal Induced Lateral Crystallization) technology in which an amorphous silicon layer is changed to single crystal silicon by heat treatment.
従来、SOI基板の製造方法として、SIMOX法(Separation by inplanted oxygen)やスマートカット法が知られている。このSIMOX法では、シリコン基板の表面に部分的にマスク酸化膜を形成した後、そのマスク酸化膜を介してシリコン基板の表面に垂直に酸素イオンを注入し、そのシリコン基板をアニール処理してシリコン基板の内部に埋込み酸化膜を形成する製造方法である。一方、スマートカット法は、シリコン基板の表面に酸化膜を形成した後そのシリコン基板に水素イオン注入し、この水素イオンを注入したシリコン基板に他のシリコン基板を貼り合わせ、水素を注入した領域から活性層を切り出す製造方法である。しかし、このSIMOX法やスマートカット法では、複数の製造工程から構成される結果、得られたSOI基板の単価が押し上げられる不具合があった。 Conventionally, as a method for manufacturing an SOI substrate, a SIMOX method (Separation by implanted oxygen) and a smart cut method are known. In this SIMOX method, after a mask oxide film is partially formed on the surface of the silicon substrate, oxygen ions are implanted perpendicularly to the surface of the silicon substrate through the mask oxide film, and the silicon substrate is annealed to form silicon. In this method, a buried oxide film is formed inside a substrate. On the other hand, in the smart cut method, after forming an oxide film on the surface of the silicon substrate, hydrogen ions are implanted into the silicon substrate, another silicon substrate is bonded to the silicon substrate into which the hydrogen ions are implanted, and the hydrogen is implanted from the region where It is a manufacturing method which cuts out an active layer. However, the SIMOX method and the smart cut method have a problem that the unit price of the obtained SOI substrate is pushed up as a result of being composed of a plurality of manufacturing processes.
この点を解消するために、近年では、シリコン基板の表面に形成された酸化膜上にアモルファスシリコン層と金属層をこの順序で形成し、所定の温度で熱処理することによりそのアモルファスシリコン層を単結晶シリコンからなるSOI層に変化させるMILC(Metal Induced Lateral Crystallization)技術を用いたSOI基板の製造方法が開発されている(例えば、特許文献1参照。)。即ち、このMILCに関する技術を用いることによりアモルファスシリコン層を単結晶シリコンからなるSOI層に変化させれば、その後金属層をエッチング除去することによりシリコン基板上に酸化膜を介してSOI層が形成されたSOI基板を得ることができる。このため、このMILC技術を用いたSOI基板の方法では、前述したSIMOX法やスマートカット法におけるSOI基板の製造方法に比較してその製造工程が単純化し、比較的低コストでSOI基板を作製することができるものと期待されている。
しかし、MILCに関する技術を用いた上記従来のSOI基板の製造方法では、熱処理することによりアモルファスシリコン層は単結晶化しSOI層に変化するけれども、そのアモルファスシリコン層上に金属層が形成されることから、単結晶化して形成されたSOI層にこの金属層から金属が入り込んでそのSOI層が金属で汚染されてしまうという未だ解決すべき課題が残存していた。
本発明の目的は、比較的低コストでSOI基板を作製するとともに、SOI層における金属汚染を解消し得るSOI基板の製造方法を提供することにある。
However, in the conventional method for manufacturing an SOI substrate using the technology related to MILC, the amorphous silicon layer is converted into an SOI layer by heat treatment, but a metal layer is formed on the amorphous silicon layer. However, the problem to be solved still remains that metal enters the SOI layer formed by single crystallization from the metal layer and the SOI layer is contaminated with the metal.
An object of the present invention is to provide a method for manufacturing an SOI substrate which can produce an SOI substrate at a relatively low cost and can eliminate metal contamination in the SOI layer.
請求項1に係る発明は、図1に示すように、シリコン基板12の表面に形成された酸化膜13上にアモルファスシリコン層14と金属層18をこの順序で形成し、所定の温度で熱処理することによりアモルファスシリコン層14を単結晶シリコンからなるSOI層16に変化させ、その後金属層18をエッチング除去してシリコン基板12上に酸化膜13を介してSOI層16が形成されたSOI基板11を得るSOI基板の製造方法の改良である。
その特徴ある点は、金属層18をエッチング除去することにより表出したSOI層16の表面上にCVD法によりポリシリコン層からなるゲッタリング層19を直接形成してSOI層16中における金属をゲッタリングさせる工程と、ゲッタリング層19をケミカルメカニカルポリッシングにより除去して金属が除去されたSOI層16を表出させる工程とを備えたところにある。
この請求項1に記載されたSOI基板の製造方法では、金属層18をエッチング除去することにより表出したSOI層16にゲッタリング層19を形成してSOI層16中における金属をゲッタリングさせるので、SOI層16における金属汚染をゲッタリングしたゲッタリング層19をその後除去することにより金属が除去されたSOI層16が表出し、SOI層16における金属汚染が解消されたSOI基板11を得ることができる。
In the invention according to
The characteristic point is that a gettering
In the SOI substrate manufacturing method described in
SOI層16の表面上にCVD法によりポリシリコン層からなるゲッタリング層19を直接形成することで、SOI層16中における金属をゲッタリングするゲッタリング層19を確実に形成することができる。 By directly forming the gettering
また、ゲッタリング層の除去をケミカルメカニカルポリッシングにより行うことで、金属をゲッタリングしたゲッタリング層19を効果的に除去することができる。Moreover, the gettering
請求項2に係る発明は、請求項1に係る発明であって、金属層18がアモルファスシリコン層14上に蒸着させたニッケルからなることを特徴とする。 The invention according to claim 2 is the invention according to
この請求項2に記載されたSOI基板の製造方法では、アモルファスシリコン層14をSOI層16に変化させるニッケルシリサイド(NiSi In this method for manufacturing an SOI substrate, nickel silicide (NiSi) for changing the
請求項3に係る発明は、請求項1に係る発明であって、CVD法によりポリシリコン層を成長させる温度が600℃以上700℃以下であって、成長したポリシリコン層の厚さが10nm以上100nm以下であることを特徴とする。
この請求項3に記載されたSOI基板の製造方法では、SOI層16中における金属をゲッタリング層19に確実にゲッタリングさせることができる。ポリシリコンを成長させる温度が600℃未満であると、金属をゲッタリングするゲッタリング層19を形成することができずに、ポリシリコンが形成されることになる。ポリシリコンを成長させる温度が700℃を越えると、ポリシリコンの再結晶化が進み得られたゲッタリング層19におけるゲッタリング効果が劣化する。また、ゲッタリング層19を構成するポリシリコンの厚さが10nm未満であると、ゲッタリング効果が不十分であり、その厚さが100nmを越えると、ゲッタリング層19を構成するポリシリコンの成長に長時間必要となる不具合がある。ここで、CVD法によりポリシリコン層を成長させる温度の更に好ましい範囲は620℃以上670℃以下であって、成長したポリシリコン層の更に好ましい厚さは20nm以上50nm以下である。
The invention according to claim 3 is the invention according to
In the method for manufacturing an SOI substrate according to the third aspect , the gettering
本発明のSOI基板の製造方法では、表出したSOI層にゲッタリング層を形成してSOI層中における金属をゲッタリングさせる工程を含むので、SOI層における金属汚染をゲッタリングしたゲッタリング層をその後除去することにより金属が除去されたSOI層が表出し、SOI層における金属汚染が解消されたSOI基板を得ることができる。そして、SOI層に後に変化するアモルファスシリコン層上に形成された金属層がアモルファスシリコン層上に蒸着させたニッケルであれば、アモルファスシリコン層を効果的に単結晶化させることができる。
また、ゲッタリング層がCVD法によりSOI層の表面上に直接形成されたポリシリコン層であり、ゲッタリング層の除去がケミカルメカニカルポリッシングにより行われれば、SOI層中における金属をゲッタリングするゲッタリング層を確実に形成することができ、かつ金属をゲッタリングしたゲッタリング層を効果的に除去することができる。そして、CVD法によりポリシリコン層を成長させる温度が600℃以上700℃以下であって、成長したポリシリコン層の厚さが10nm以上100nm以下であれば、SOI層中における金属をゲッタリング層に効果的にゲッタリングさせることができる。
The method for manufacturing an SOI substrate according to the present invention includes a step of forming a gettering layer on the exposed SOI layer and gettering the metal in the SOI layer. Therefore, a gettering layer obtained by gettering metal contamination in the SOI layer is formed. Thereafter, the SOI layer from which the metal has been removed is exposed by removing it, and an SOI substrate in which metal contamination in the SOI layer is eliminated can be obtained. If the metal layer formed on the amorphous silicon layer that changes to the SOI layer later is nickel deposited on the amorphous silicon layer, the amorphous silicon layer can be effectively single-crystallized.
In addition, if the gettering layer is a polysilicon layer formed directly on the surface of the SOI layer by a CVD method and the gettering layer is removed by chemical mechanical polishing, gettering for gettering the metal in the SOI layer is performed. The layer can be reliably formed, and the gettering layer obtained by gettering the metal can be effectively removed. If the temperature at which the polysilicon layer is grown by the CVD method is 600 ° C. or more and 700 ° C. or less and the thickness of the grown polysilicon layer is 10 nm or more and 100 nm or less, the metal in the SOI layer is used as the gettering layer. Effective gettering can be achieved.
次に本発明を実施するための最良の形態を図面に基づいて説明する。
図1(o)に示すように、SOI基板11は、シリコン単結晶からなるシリコン基板12と、シリコン基板12上にシリコン酸化膜13を介して接合させられるシリコン単結晶からなるSOI層16とを備える。上記酸化膜13は電気絶縁性を有するシリコン酸化膜(SiO2膜)である。この実施の形態におけるSOI基板11は、酸化膜13上にアイランド状にSOI層16が存在するものであって、SOI層16が存在する部分のシリコン基板12の表面の一部にのみ上記酸化膜13は形成される場合を示す。
Next, the best mode for carrying out the present invention will be described with reference to the drawings.
As shown in FIG. 1 (o), an
このようなSOI基板11の本発明における製造方法を説明する。
<酸化膜形成工程>
先ずシリコン単結晶からなるシリコン基板12を準備し、そのシリコン基板を酸素雰囲気中、900〜1000℃の温度で加熱し、そのシリコン基板12の表面に電気絶縁性を有するシリコン酸化膜(SiO2膜)13を形成する(図1(a))。この酸化膜13は、その厚さが50〜300nm、好ましくは100〜200nmの厚さになるように形成される。ここで、酸化膜13の厚さを50〜300nmの範囲に限定したのは、50nm未満では後述するシリコン基板12との接合において高温時の酸化膜の流動性に起因したボイド消滅という効果が小さくなりその結果ボイドが発生し易くなり、300nmを越えると埋込み酸化膜の均一性がデバイス要求より劣化するからである。なお、上記酸化膜(SiO2膜)13を熱酸化ではなくCVD法によりシリコン基板の表面にのみ形成してもよい。
A method for manufacturing such an
<Oxide film formation process>
First, a
<アモルファスシリコン層の形成工程>
次に、シリコン基板12の表面に形成された酸化膜13上にアモルファスシリコン層14を形成する(図1(b))。このアモルファスシリコン層14を形成はLP−CVD(Low Pressure - Chemical Vapor Deposition)の方法でアモルファスシリコンを成長させることにより行うことが好ましい。即ち、シリコン基板12をLP−CVD炉に挿入し、圧力10〜40Pa,温度300〜500℃の成長条件によってSiH4を原料ガスとしてその炉の内部に供給し、アモルファスシリコンを酸化膜13の表面上に成長させることが好ましい。このアモルファスシリコン層14は後に単結晶化されてSOI層16に変化するものであるため、その厚さはデバイスの要求によるけれども、一般的には、10〜200nm、好ましくは10〜70nmの範囲に形成することが望ましい。ここで、アモルファスシリコン層14の厚さを10〜200nmの範囲に限定したのは、10nm未満ではデバイス構造を作り込めない不具合があり、200nmを越えると再結晶化が起こりにくい不具合があるからである。
<Amorphous silicon layer formation process>
Next, an
なお、この実施の形態では、SOI層16を形成する部分におけるアモルファスシリコン層14を単結晶化させて、シリコン基板12の表面の一部に酸化膜13を介してSOI層16が形成されたSOI基板11を製造する。このためアモルファスシリコン層14を形成した後に、SOI層16を形成する予定のない部分にSiO2からなる低温酸化膜17を堆積させることが行われる。この低温酸化膜17の堆積は、シリコン基板12を常圧のCVD炉に挿入し、温度400℃〜500℃の成長条件によってSiH4、O2を原料ガスとしてその炉の内部に供給することにより行われる(図1(c))。その後リソグラフィー技術により、SOI層16を形成する領域の低温酸化膜17を除去し、SOI層16を形成する予定のない部分の低温酸化膜17をアモルファスシリコン層14上に残存させるとともに、SOI層16を形成する部分に開口部17aを形成する(図1(d))。
In this embodiment, the
<金属層の形成及び単結晶化工程>
次に、この低温酸化膜17上と、低温酸化膜17に形成された開口部17aから露出したアモルファスシリコン層14上に金属層18を形成する(図1(e))。この実施の形態における金属層18は、アモルファスシリコン層14上に蒸着させたニッケルからなり、その金属層18は、例えば真空蒸着法によりニッケルを3〜5nm程度アモルファスシリコン層14上に堆積させることにより形成される。
<Metal layer formation and single crystallization process>
Next, a
そして、この金属層18を形成するニッケルが堆積したシリコン基板12をN2ガス雰囲気の加熱炉内に置き、400〜600℃で30分〜1時間程度加熱処理(アニール)する。これにより、開口部17aからアモルファスシリコン層14の単結晶化が進み、その単結晶化は開口部17aから横方向へ進行する(図1(f))。即ち、その後の熱処理により、金属層18を形成するニッケルがアモルファスシリコン層14に直接接している領域のアモルファスシリコンを単結晶シリコンに変態させ、開口部17aにおけるアモルファスシリコン層14をSOI層16に変化させる。これはニッケルシリサイド(NiSi2)14aが単結晶シリコンの格子定数に非常に近いことを利用して、アモルファスシリコンを単結晶化させるものである。
次に、金属層18と低温酸化膜17をエッチングして除去する(図1(g))。金属層18の除去は、例えばH2SO4とH2O2の混合液を用いたウエットエッチングで行う。また、低温酸化膜17の除去は、例えばHF溶液を用いたウエットエッチングで行う。
Then, the
Next, the
<ゲッタリング工程>
金属層18をエッチング除去することにより表出したSOI層16にゲッタリング層19を形成してSOI層16中における金属をゲッタリングさせる。この実施の形態におけるゲッタリング層19はCVD法により形成されたポリシリコン層を示す。即ち、金属層18と低温酸化膜17がエッチングにより除去されてSOI層16が表出したシリコン基板12を低温CVD炉の石英反応管内に挿入し、圧力10〜40Pa,原料ガスとしてSiH4を用い、温度600〜700℃の成長条件によって、厚さ10〜100nmのポリシリコン層を表出したSOI層16の表面上に成長させ、このとき残存するアモルファスシリコン層14の表面にもそのポリシリコン層を成長させる(図1(h))。この処理により、単結晶化してアモルファスシリコン層14から変化したSOI層16中の存在する金属であるニッケルを、そのゲッタリング層19であるポリシリコン層にゲッタリングさせることが可能になる。
<Gettering process>
A
<ゲッタリング層の除去及びSOI基板を得る工程>
最後にゲッタリング層19を除去して金属が除去されたSOI層16を表出させる(図1(i))。この実施の形態におけるゲッタリング層19の除去は、そのゲッタリング層19をケミカルメカニカルポリッシング(CMP)することにより行われる。
その後、単結晶化したSOI層16を酸化膜13上に残存させるとともに、単結晶化しないアモルファスシリコン層14をシリコン基板12上から除去することによりSOI基板11を得る。このアモルファスシリコン層14等の除去は以下の手順により行われる。
<Step of removing gettering layer and obtaining SOI substrate>
Finally, the
Then, the
即ち、上述したLP−CVD法により50〜300nmの酸化膜21をアモルファスシリコン層14及びそのアモルファスシリコン層14が単結晶化して得られたSOI層16上に堆積させ(図1(j))、リソグラフィー技術を用いてアモルファスシリコン層14が単結晶化して得られたSOI層16以外の酸化膜21を除去した(図1(k))。その後ドライエッチングにより酸化膜21が除去された部分におけるアモルファスシリコン層14を除去した(図1(l))。その後厚膜レジスト22をコートして段差を吸収した(図1(m))。そして、酸化膜21はエッチングするけれどもSOI層16はエッチングしないエッチング条件でドライエッチングを行い、その酸化膜21を除去した(図1(n))。その後残ったレジスト22を除去し、酸化膜13上にアイランド状にSOI層16が存在するSOI基板11を完成させた(図1(o))。
That is, the
このようなSOI基板11の製造方法では、前述したSIMOX法におけるSOI基板の製造方法や、スマートカット法におけるSOI基板の製造方法に比較して、その製造工程が単純化し、比較的低コストでSOI基板を作製することができる。
一方、このようなSOI基板11の製造方法では、アモルファスシリコン層14が単結晶化してSOI層16に変化する際に、アモルファスシリコン層14上に形成された金属層18から単結晶化して形成されたSOI層16に金属が入り込むけれども、そのSOI層16における金属汚染はその後そのSOI層16に形成されたゲッタリング層19にゲッタリングさせることができる。従って、本発明のSOI基板の製造方法では、SOI層16における金属汚染をゲッタリングしたゲッタリング層19をその後除去することにより金属が除去されたSOI層16が表出し、SOI層16における金属汚染が解消されたSOI基板11を得ることができる。
In such a method for manufacturing the
On the other hand, in such a manufacturing method of the
以下に本発明の実施例を示す。
<実施例1>
図1に示すように、直径200mmのシリコン基板12を準備し、そのシリコン基板12に対して1000℃の酸素雰囲気の熱処理を行い、その表面に厚さ100nmの酸化膜13を成長させた。その後、400℃でLP−CVD法を用いて厚さ50nmのアモルファスシリコン層14を酸化膜13上に成長させた。その後、400℃でCVD法で100nmの低温酸化膜17を堆積させ、リソグラフィー技術により、アモルファスシリコン層14を単結晶化させたい領域の低温酸化膜17を除去した。その後、スパッタ技術を用いて厚さ5nmのニッケルを表面に堆積させて金属層18を形成した。その後500℃の熱処理により、低温酸化膜17の開口部17aを介して金属層18に直接接している領域のアモルファスシリコン層14を単結晶に変態させた。
Examples of the present invention are shown below.
<Example 1>
As shown in FIG. 1, a
その後表面の金属層18と低温酸化膜17を除去した後、厚さ50nmのポリシリコンをLP−CVD法で650℃で表面に成長させ、単結晶化して得られたSOI層16中の金属をポリシリコンからなるゲッタリング層19にゲッタリングさせた。その後ゲッタリング層19をCMP(Chemical Mechanical Polishing)により除去し、LP−CVD法により100nmの酸化膜21を堆積させ、リソグラフィー技術を用いてSOI層16以外の酸化膜21を除去した。その後ドライエッチングによりアモルファスシリコン層14を除去した。その後厚膜レジスト22をコートし、段差を吸収し、平坦にコートした後酸化膜21はエッチングしてSOI層16はエッチングしないエッチング条件でドライエッチングを行い、酸化膜21を除去した。その後残ったレジスト膜22を除去し、シリコン酸化膜13上にアイランド状にSOI層16が存在するSOI基板11を完成させた。このSOI基板を実施例1とした。
Then, after removing the
<比較例1>
ゲッタリング層を形成しないことを除いて実施例1と同一の条件及び手順により酸化膜上にアイランド状にSOI層が存在するSOI基板を完成させた。このSOI基板を比較例1とした。
<Comparative Example 1>
An SOI substrate having an SOI layer in an island shape on the oxide film was completed under the same conditions and procedures as in Example 1 except that no gettering layer was formed. This SOI substrate was referred to as Comparative Example 1.
<評価試験及び評価>
実施例1及び比較例1におけるSOI基板のそれぞれのSOI層を化学分析してその成分中に金属であるニッケルが含まれるか否かを測定した。その結果、実施例1ではそのSOI層中にニッケルは測定されなかったが、比較例1ではそのSOI層中に1x1013atoms/cm3程度のニッケルが検出された。
比較例1におけるSOI層中に金属であるニッケルが測定されたのは、製造途中のアモルファスシリコン層14上に形成された金属層18からSOI層16にニッケルが入り込んだことに起因するものと考えられる。一方、実施例1におけるSOI層中に金属が測定されなかったのは、製造途中にSOI層上に形成されるゲッタリング層にそのSOI層中の金属がゲッタリングされた結果と考えられる。この結果、本発明の製造方法では、SOI層における金属汚染が解消されたSOI基板を得ることができることが判る。
<Evaluation test and evaluation>
The respective SOI layers of the SOI substrates in Example 1 and Comparative Example 1 were chemically analyzed to determine whether or not nickel as a metal was contained in the components. As a result, nickel was not measured in the SOI layer in Example 1, but nickel of about 1 × 10 13 atoms / cm 3 was detected in the SOI layer in Comparative Example 1.
The reason why nickel as a metal was measured in the SOI layer in Comparative Example 1 is considered to be that nickel entered the
11 SOI基板
12 シリコン基板
13 酸化膜
14 アモルファスシリコン層
16 SOI層
18 金属層
19 ゲッタリング層
11
Claims (3)
前記金属層(18)をエッチング除去することにより表出した前記SOI層(16)の表面上にCVD法によりポリシリコン層からなるゲッタリング層(19)を直接形成して前記SOI層(16)中における金属をゲッタリングさせる工程と、
前記ゲッタリング層(19)をケミカルメカニカルポリッシングにより除去して金属が除去されたSOI層(16)を表出させる工程と
を備えたことを特徴とするSOI基板の製造方法。 An amorphous silicon layer (14) and a metal layer (18) are formed in this order on the oxide film (13) formed on the surface of the silicon substrate (12), and the amorphous silicon layer ( 14) is changed to an SOI layer (16) made of single crystal silicon, and then the metal layer (18) is removed by etching, and the SOI layer (16) is formed on the silicon substrate (12) via the oxide film (13). In the method for manufacturing an SOI substrate, the SOI substrate (11) on which 16) is formed is obtained.
A gettering layer (19) made of a polysilicon layer is directly formed on the surface of the SOI layer (16) exposed by etching away the metal layer (18) by a CVD method to form the SOI layer (16). A step of gettering the metal inside,
And removing the gettering layer (19) by chemical mechanical polishing to expose the SOI layer (16) from which the metal has been removed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005123411A JP5063867B2 (en) | 2005-04-21 | 2005-04-21 | Manufacturing method of SOI substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005123411A JP5063867B2 (en) | 2005-04-21 | 2005-04-21 | Manufacturing method of SOI substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006303218A JP2006303218A (en) | 2006-11-02 |
JP5063867B2 true JP5063867B2 (en) | 2012-10-31 |
Family
ID=37471147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005123411A Active JP5063867B2 (en) | 2005-04-21 | 2005-04-21 | Manufacturing method of SOI substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5063867B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101030027B1 (en) | 2008-12-18 | 2011-04-20 | 삼성모바일디스플레이주식회사 | thin film transistor, fabricating method of the thin film transistor, and organic lighting emitting diode display device comprising the same |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2649876B2 (en) * | 1991-05-08 | 1997-09-03 | 三菱電機株式会社 | Board |
JP3024409B2 (en) * | 1992-12-25 | 2000-03-21 | 日本電気株式会社 | Method for manufacturing semiconductor device |
JPH06275525A (en) * | 1993-03-18 | 1994-09-30 | Shin Etsu Handotai Co Ltd | Soi substrate and manufacture thereof |
JP3350319B2 (en) * | 1995-10-19 | 2002-11-25 | 富士通株式会社 | Crystal growth method |
JPH1022289A (en) * | 1996-07-08 | 1998-01-23 | Toshiba Corp | Semiconductor device and its manufacture |
JPH11233518A (en) * | 1998-02-06 | 1999-08-27 | Shin Etsu Handotai Co Ltd | Silicon epitaxial wafer and its manufacture |
JP4115590B2 (en) * | 1998-06-11 | 2008-07-09 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
JP4216003B2 (en) * | 2001-06-01 | 2009-01-28 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
JP4358527B2 (en) * | 2003-01-31 | 2009-11-04 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
JP4360826B2 (en) * | 2003-04-24 | 2009-11-11 | シャープ株式会社 | Semiconductor film and manufacturing method thereof |
JP4602023B2 (en) * | 2003-07-31 | 2010-12-22 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
-
2005
- 2005-04-21 JP JP2005123411A patent/JP5063867B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006303218A (en) | 2006-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6593173B1 (en) | Low defect density, thin-layer, SOI substrates | |
EP1018758A1 (en) | Method for forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device | |
US7910455B2 (en) | Method for producing SOI wafer | |
JP2007329200A (en) | Method of manufacturing semiconductor device | |
CN113196461A (en) | Semiconductor-on-insulator substrate for radio frequency applications | |
JP5063867B2 (en) | Manufacturing method of SOI substrate | |
JP2005268792A (en) | Method of manufacturing semiconductor device, semiconductor device and apparatus | |
US20090246460A1 (en) | Structure And Method For Forming Crystalline Material On An Amorphous Structure | |
JP4790211B2 (en) | SOI substrate, semiconductor substrate and manufacturing method thereof | |
US6806202B2 (en) | Method of removing silicon oxide from a surface of a substrate | |
JP2638868B2 (en) | Method for manufacturing semiconductor device | |
JP2579494B2 (en) | SOI wafer manufacturing method | |
WO2006132789A2 (en) | Methods of etching nickel silicide and cobalt silicide and methods of forming conductive lines | |
JP2005268511A (en) | Manufacturing method of soi substrate | |
JP2000311861A (en) | Selective growth method of semiconductor film and method of manufacturing semiconductor device | |
JPH097909A (en) | Method of manufacturing semiconductor device | |
JP2008198786A (en) | Manufacturing method of semiconductor device | |
JPH0513327A (en) | Method of forming single crystal silicon film | |
JP3104658B2 (en) | Method for manufacturing semiconductor device | |
JP2003528443A5 (en) | ||
TW552671B (en) | Formation method of shallow trench isolation structure with Si/SiGe substrate | |
JPH0845838A (en) | Production process of soi structure | |
JPH05175121A (en) | Manufacture of soi substrate and semiconductor device | |
JPS63207027A (en) | Electron emitting element and its manufacture | |
JP2007306028A (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5063867 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |