JP5056722B2 - 回路基板の製造方法及び回路基板 - Google Patents
回路基板の製造方法及び回路基板 Download PDFInfo
- Publication number
- JP5056722B2 JP5056722B2 JP2008280646A JP2008280646A JP5056722B2 JP 5056722 B2 JP5056722 B2 JP 5056722B2 JP 2008280646 A JP2008280646 A JP 2008280646A JP 2008280646 A JP2008280646 A JP 2008280646A JP 5056722 B2 JP5056722 B2 JP 5056722B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- group
- circuit board
- resin layer
- electroless plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Description
研削法は、ダイヤモンド、cBN(立方晶窒化ホウ素)または超硬材料からなる研粒をボンドで固定した砥石や研磨剤を、研削面に押し当てて被研削物を除去する技術である。研削法では、高速加工が可能な上、磨滅した研粒は脱落して新しい研粒が露出するため、表面粗さの小さい平坦面を安定して得ることが可能である。
図1は、フィラーの拡大図及び無電解めっき形成工程を示す断面図である。
本実施の形態において用いるフィラー10は、1粒子中に樹脂10aとセラミックス10bとを含有させたものである。図1(A)では、その一形態として、多孔質のセラミックス10bに樹脂10aを含浸させたものを示している。他の形態については後述する。
また、不飽和炭素結合を含有し、他にシアノ基、アリール基のうち少なくとも1つを含む樹脂として、アクリルニトリルブタジエンゴム、スチレンブタジエンゴムなどが適用可能である。
セラミックス10bは、たとえば、シリカ、アルミナ、ジルコニアなどである。
ベース樹脂11は、エポキシ樹脂、ポリイミド樹脂またはフェノール樹脂、BCB(ベンゾシクロブテン)などである。
このとき、ベース樹脂11中のフィラー10は、砥石(砥粒)により粉砕され、研削後の絶縁樹脂層12の表面には、フィラー10中の樹脂10aが露出した状態になっている。
図2は、図1(C)で示した無電解めっき形成工程の続きの工程における断面図である。
そして、絶縁樹脂層12上に、シランカップリング剤14とPd(パラジウム)などの金属触媒15を介してCu(銅)などの無電解めっき膜16を析出させる(図2(C))。
図3乃至図5は、回路基板の製造時の配線層形成工程における断面図を示す図である。
ベース樹脂24aとして、たとえば、エポキシ樹脂、フェノール樹脂、ポリイミド、BCBなどを用いる。
具体的には、たとえば、Sn(錫)/Pdコロイド触媒付与液に代表されるPd付与液に浸漬し、金属触媒27であるPdをシランカップリング剤26の金属補足能を有する官能基に結合させる。Pdの還元後、無電解めっき膜28を析出させるが、金属触媒27と絶縁樹脂層24がシランカップリング剤26を介して強固に化学的に結合しているため、密着性のよい無電解めっき膜28を形成することができる。
図6は、フィラーの例を示す図である。
フィラー24cは、樹脂フィラー31中にセラミックス微粒子32を混合させたものである。
フィラー24eは、樹脂粒子35をセラミックス36でコーティングしたものである。このようなフィラー24eは、たとえば、樹脂粒子35と、セラミックス粉末としてアルミナ微粒子及びシリカ超微粒子を回転チャンバー中で高速回転させ、粒子同士を回転壁に高圧で押し付け、複合化することで形成できる。
また、フィラーとして、化粧品や医薬などに使われるマイクロカプセル内にセラミックスを混入させたものを用いてもよい。
以下では、ウェハレベルパッケージなどの半導体装置の上層の配線を、無電解めっき膜を利用して形成する場合について説明する。
まず、一般的な半導体装置の製造プロセスを用いて、半導体ウェハ(たとえば、シリコンウェハ)40に、MOSFET(Metal-Oxide Semiconductor Field Effect Transistor)構造と、多層配線層を形成する(図7(A))。
次に、図7(A)で示したような多層配線層上にさらに層間絶縁膜58を形成し、層間絶縁膜58の上部に電極パッド59を埋め込み、図示しないビアにより、多層配線層との電気的接続を図る。また、層間絶縁膜58上に、電極パッド59が露出するように開口部が設けられたパシベーション膜60を形成する(図7(B))。
まず、絶縁樹脂層62の表面を、酸素プラズマ処理装置またはUVオゾン発生機により酸化処理し、絶縁樹脂層62の表面に、フィラー62a中の樹脂の官能基として、ヒドロキシル基、カルボニル基またはカルボキシル基を生成する。次に、シランカップリング剤を上記の官能基に吸着または反応させ、その後、シランカップリング剤に金属触媒を介して無電解めっき膜63を形成する。
酸素プラズマ処理装置を用いて酸化処理を行う場合には、100〜300Wの電力で発生させた酸素プラズマ中で、試料を3〜8分間曝す。
シランカップリング剤には、たとえば、信越シリコーン社製のγ−メルカプトプロピルメチルジメトキシシラン(商品名:KBM−802)を用いる。そして、たとえば、1wt%のシランカップリング剤の水溶液に、試料を1分間浸漬したのち、120℃のオーブンで、10〜30分間脱水処理する。これにより、絶縁樹脂層62の表面に露出した官能基とシランカップリング剤とを結合することができる。
次に、再び、フォトレジストを絶縁樹脂層62及び電解めっき膜65上に塗布し、乾燥後にフォトリソグラフィプロセスにより、電気めっき膜65の表面の一部を開口したフォトレジストパターン66を形成する。その後、めっきにより、たとえば、40〜50μmの高さのビアポスト67を形成する(図9(B))。
その後は、図示を省略するが、ダイシングによりチップ化する。
以上の工程により、半導体装置の配線を形成することで、絶縁樹脂層62の表面の平坦化の際に、砥石の目詰まりを防止できる。また、密着性のよい無電解めっき膜63の上に電解めっき膜65を成長させるので、密着性のよい配線を形成できる。
以上の実施の形態に関し、さらに以下の付記を開示する。
前記絶縁樹脂層の表面を研削により平坦化するとともに、前記第1の樹脂または前記第2の樹脂を前記表面に露出させる工程と、
酸化処理により、前記表面に、前記第1の樹脂または前記第2の樹脂の官能基として、ヒドロキシル基、カルボニルまたはカルボキシル基を生成する工程と、
前記官能基にシランカップリング剤を結合させる工程と、
前記絶縁樹脂層上に前記シランカップリング剤及び金属触媒を介して無電解めっき膜を析出させる工程と、
を有することを特徴とする回路基板の製造方法。
(付記3) 前記添加剤は、前記第1の樹脂または前記第2の樹脂を前記セラミックスでコーティングしたものであることを特徴とする付記1記載の回路基板の製造方法。
(付記5) 前記添加剤は、前記第1の樹脂中または前記第2の樹脂中に、前記セラミックスを混合したものであることを特徴とする付記1記載の回路基板の製造方法。
前記第1の樹脂または前記第2の樹脂に対して、シランカップリング剤及び金属触媒を介して化学結合された無電解めっき膜と、
を有することを特徴とする回路基板。
前記絶縁樹脂層の表面を研削により平坦化するとともに、前記第1の樹脂または前記第2の樹脂を前記表面に露出させる工程と、
酸化処理により、前記表面に、前記第1の樹脂または前記第2の樹脂の官能基として、ヒドロキシル基、カルボニルまたはカルボキシル基を生成する工程と、
前記官能基にシランカップリング剤を結合させる工程と、
前記絶縁樹脂層上に前記シランカップリング剤及び金属触媒を介して無電解めっき膜を析出させる工程と、
を有することを特徴とする半導体装置の製造方法。
前記第1の樹脂または前記第2の樹脂に対して、シランカップリング剤及び金属触媒を介して化学的に結合された無電解めっき膜と、
を有することを特徴とする半導体装置。
10a 樹脂
10b セラミックス
11 ベース樹脂
12 絶縁樹脂層
13 官能基
14 シランカップリング剤
15 金属触媒
16 無電解めっき膜
Claims (5)
- 不飽和炭素結合、カルボニル基、アルコキシ基のうち少なくとも1つを含む第1の樹脂、または不飽和炭素結合を含有し、他にシアノ基、アリール基のうち少なくとも1つを含む第2の樹脂と、セラミックスとを同一粒子中に含有した添加剤を、ベース樹脂中に分散させた絶縁樹脂層を形成する工程と、
前記絶縁樹脂層の表面を研削により平坦化するとともに、前記第1の樹脂または前記第2の樹脂を前記表面に露出させる工程と、
酸化処理により、前記表面に、前記第1の樹脂または前記第2の樹脂の官能基として、ヒドロキシル基、カルボニルまたはカルボキシル基を生成する工程と、
前記官能基にシランカップリング剤を結合させる工程と、
前記絶縁樹脂層上に前記シランカップリング剤及び金属触媒を介して無電解めっき膜を析出させる工程と、
を有することを特徴とする回路基板の製造方法。 - 前記添加剤は、多孔質セラミックス粒子に前記第1の樹脂または前記第2の樹脂を含浸させたものであることを特徴とする請求項1記載の回路基板の製造方法。
- 前記添加剤は、前記第1の樹脂または前記第2の樹脂を前記セラミックスでコーティングしたものであることを特徴とする請求項1記載の回路基板の製造方法。
- 前記添加剤は、前記セラミックスを、前記第1の樹脂または前記第2の樹脂でコーティングしたものであることを特徴とする請求項1記載の回路基板の製造方法。
- 不飽和炭素結合、カルボニル基、アルコキシ基のうち少なくとも1つを含む第1の樹脂、または不飽和炭素結合を含有し、他にシアノ基、アリール基のうち少なくとも1つを含む第2の樹脂と、セラミックスとを同一粒子中に含有した添加剤を、ベース樹脂中に分散させた絶縁樹脂層と、
前記第1の樹脂または前記第2の樹脂に対して、シランカップリング剤及び金属触媒を介して化学的に結合された無電解めっき膜と、
を有することを特徴とする回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008280646A JP5056722B2 (ja) | 2008-10-31 | 2008-10-31 | 回路基板の製造方法及び回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008280646A JP5056722B2 (ja) | 2008-10-31 | 2008-10-31 | 回路基板の製造方法及び回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010109202A JP2010109202A (ja) | 2010-05-13 |
JP5056722B2 true JP5056722B2 (ja) | 2012-10-24 |
Family
ID=42298336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008280646A Expired - Fee Related JP5056722B2 (ja) | 2008-10-31 | 2008-10-31 | 回路基板の製造方法及び回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5056722B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018147205A1 (ja) * | 2017-02-13 | 2018-08-16 | 東洋炭素株式会社 | めっきの前処理方法、めっき方法、めっき前処理物及びめっき物 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11186728A (ja) * | 1997-10-14 | 1999-07-09 | Ibiden Co Ltd | 多層プリント配線板 |
JP2002038022A (ja) * | 2000-07-21 | 2002-02-06 | Toppan Printing Co Ltd | 多層プリント配線板用絶縁性樹脂組成物、これを用いた多層プリント配線板、及びこれを用いた製造方法 |
JP4969069B2 (ja) * | 2004-08-06 | 2012-07-04 | 株式会社日本触媒 | 樹脂組成物の製造方法及び樹脂組成物 |
JP4735464B2 (ja) * | 2006-08-01 | 2011-07-27 | 富士通株式会社 | 回路基板およびその製造方法 |
-
2008
- 2008-10-31 JP JP2008280646A patent/JP5056722B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010109202A (ja) | 2010-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6890857B2 (en) | Semiconductor device having a multilayer wiring structure and pad electrodes protected from corrosion, and method for fabricating the same | |
TWI360208B (en) | Semiconductor device package with die receiving th | |
US20030013291A1 (en) | Passivation and planarization process for flip chip packages | |
TWI397977B (zh) | 積體電路結構及其形成方法 | |
JP5563814B2 (ja) | 半導体装置及びその製造方法 | |
JP4353845B2 (ja) | 半導体装置の製造方法 | |
CN102034721B (zh) | 芯片封装方法 | |
JP2001144223A (ja) | 再配置チップサイズパッケージ及びその製造方法 | |
JP2004273563A (ja) | 基板の製造方法及び基板 | |
KR20120092435A (ko) | 반도체 칩 및 그 제조방법 | |
KR20080003832A (ko) | 반도체 패키지 및 그 제조방법 | |
US8415796B2 (en) | Semiconductor device having a multilayer structure | |
JP3459234B2 (ja) | 半導体装置およびその製造方法 | |
JP2006210758A (ja) | 貫通電極を形成した半導体装置及びその製造方法 | |
JP3439144B2 (ja) | 半導体装置およびその製造方法 | |
JP4106438B2 (ja) | 多層微細配線インターポーザおよびその製造方法 | |
TW201242447A (en) | Single layer BGA substrate process | |
JP5056722B2 (ja) | 回路基板の製造方法及び回路基板 | |
JP4073830B2 (ja) | 半導体チップ内蔵モジュールの製造方法 | |
CN109262447B (zh) | 研磨元件、研磨轮及使用研磨轮制造半导体封装的方法 | |
JP2009045728A (ja) | 研磨方法及び半導体装置の製造方法 | |
JP3706492B2 (ja) | 半導体装置およびその製造方法 | |
JP5466096B2 (ja) | 半導体装置及びその製造方法 | |
JP4288912B2 (ja) | 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法 | |
JP2005109427A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110808 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120716 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |