JP5051164B2 - ビタビ復号装置 - Google Patents

ビタビ復号装置 Download PDF

Info

Publication number
JP5051164B2
JP5051164B2 JP2009068581A JP2009068581A JP5051164B2 JP 5051164 B2 JP5051164 B2 JP 5051164B2 JP 2009068581 A JP2009068581 A JP 2009068581A JP 2009068581 A JP2009068581 A JP 2009068581A JP 5051164 B2 JP5051164 B2 JP 5051164B2
Authority
JP
Japan
Prior art keywords
input data
traceback
unit
decoding
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009068581A
Other languages
English (en)
Other versions
JP2010226215A (ja
Inventor
浩明 妹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009068581A priority Critical patent/JP5051164B2/ja
Publication of JP2010226215A publication Critical patent/JP2010226215A/ja
Application granted granted Critical
Publication of JP5051164B2 publication Critical patent/JP5051164B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Error Detection And Correction (AREA)

Description

本発明は、ビタビ復号装置に関する。本発明は、例えば通信装置や蓄積・再生装置等で、テイルバイティング畳み込み符号化を行い、ビタビ復号を行う場合のビタビ復号装置に適用することができる。
テイル付与畳み込み符号化の例を図11に、テイルバイティング畳み込み符号化の例を図12に示す。テイル付与畳み込み符号化は、ビット数Xの入力データの末尾にオール“0”等の既知の値のテイルを付与し、2×(X+K−1)ビットの畳み込み符号化データが出力される。ここでKは拘束長、2は符号化率の逆数である。この例の場合、最終データ入力後のトレリス状態はオール“0”となる。
一方、ビット数Xの入力データの末尾の(K−1)ビットを入力データの先頭に複写するテイルバイティング畳み込み符号化では、2×Xビットの畳み込み符号化データが出力される。テイルバイティング畳み込み符号化では、データ先頭とデータ末尾でのトレリス状態は一致する。
通常のIEEE11.a等の規格による通信で使用される、データ末尾にオール“0”等の既知の値を付与するテイル付与畳み込み符号化・ビタビ復号の場合、テイルバイティング畳み込み符号化に比べ、テイルビット付与分の余分なデータを送信するため、データ転送効率が低下する。
逆にテイルバイティング畳み込み符号化では、テイルビット付与を行わないため、データ転送効率の低下を防ぐことができるが、データ先頭又はデータ末尾のトレリス状態が既知ではないため、受信側での復号処理の計算量がテイル付与畳み込み符号化に比べて増加してしまう。
受信側での復号処理の計算量を軽減し、受信処理遅延を低減する手法として、例えば以下のような手法が知られている。その第1の手法は、インタリーブ処理単位で既知パターンのテイルビットを挿入し、受信側では、テイルビットの挿入毎にデータを分割復号することにより、受信処理遅延を低減するものである。これは例えば特許文献1等によって知られている。この手法の場合、復号処理遅延を低減することはできるが、データの分割単位を小さくするほど、通常の畳み込み符号化以上にテイルビットを挿入する分、データ転送効率が低下してしまう。
第2の手法として、テイルバイティング畳み込み符号化を行い、ターボ復号を行う場合に、トレリス先頭状態とトレリス末尾状態とが等しく、且つ、尤度が一定の閾値以上の場合に、ターボ復号の繰り返し復号処理を打ち切ることにより、復号遅延を低減する手法がある。これは例えば特許文献2等によって知られている。
更に第3の手法として、ターボ復号の繰り返し復号処理において、処理単位を分割し、各復号器が全体でパイプライン処理を行うことにより遅延を低減する手法がある。これは例えば特許文献3等によって知られている。ただし、ビタビ復号を行う場合、ターボ復号に存在する繰り返し復号処理が存在しないため、上記第2及び第3の手法による遅延低減効果は得られないことになる。
特開2007−81931号公報 特開2008−136006号公報 特開2002−9633号公報
テイルバイティング畳み込み符号化では、オール“0”等の既知パターンをテイルビットとして挿入する畳み込み符号化に比べ、テイルビット付与によるデータ転送効率の低下を防ぐことができるが、最高尤度のパスメトリック値を計算するために必要な計算量は増加し、復号処理遅延も増加する。本発明の1つの側面は、テイルバイティング畳み込み符号を復号するビタビ復号装置において、復号処理遅延を低減することを目的とする。
上記課題を解決するビタビ復号装置は、テイルバイティング畳み込み符号の入力データを入力し、該入力データの先頭から中間点までのパスメトリック値の計算を行い、最高尤度パスから該入力データの前半部の復号結果と、該入力データの先頭及び中間点でのトレリス状態とを算出する第1のトレースバック部と、前記入力データと同一の入力データを入力し、該入力データの末尾から中間点までのパスメトリック値の計算を行い、最高尤度パスから該入力データの後半部の復号結果と、該入力データの末尾及び中間点でのトレリス状態を算出する第2のトレースバック部と、前記入力データの先頭と末尾でのトレリス状態が一致し、かつ、前記各中間点でのトレリス状態が一致したことを条件に、前記前半部の復号結果と前記後半部の復号結果とを結合して出力する多重部と、を備えたものである。
テイルバイティング畳み込み符号のビタビ復号処理において、入力データを2分割して同時に並行して復号処理することが可能となり、復号処理遅延を半減することができる。
ビタビ復号装置における復号処理部の機能ブロック構成例を示す図である。 複写部の処理を示す図である。 第1のトレースバック部の前半の処理例を示す図である。 第1のトレースバック部の後半の処理例を示す図である。 第2のトレースバック部の処理例を示す図である。 多重部の処理例を示す図である。 多重部の機能ブロックの構成例を示す図である。 復号処理の動作フロー例を示す図である。 第2のトレースバック部でフルトレースバック処理を行う構成例を示す図である。 信号対雑音比(SNR)推定ブロックを追加した構成例を示す図である。 テイル付与畳み込み符号化の例を示す図である。 テイルバイティング畳み込み符号化の例を示す図である。
図1に開示のビタビ復号装置における復号処理部の機能ブロック構成例を示す。同図において、1−1は複写部、1−2は第1のトレースバック部、1−3は第2のトレースバック部、1−4は多重部である。第1のトレースバック部1−2は、入力データの先頭からトレースバックの処理を行い、第2のトレースバック部1−3は、入力データの末尾からトレースバックの処理を行う。
各ブロックの処理の概要を図2〜図7に示す。以下、各ブロックの処理を説明する。複写部1−1は図2に示すように、テイルバイティング畳み込み符号の入力データを複写して2つの同一データA及びデータBを生成する。複写部1−1は、データAを第1のトレースバック部1−2に、データBを第2のトレースバック部1−3に渡す。
図3に第1のトレースバック部1−2の前半の処理を示す。第1のトレースバック部1−2は、データAの先頭からデータAの中間点(複写部からの出力データ量の半分)までのパスメトリック値の計算を行い、最高尤度パスからデータAの前半の復号結果(例.“0110”)、データAの先頭トレリス状態(例.図中の丸印で示す状態)、及びデータAの中間点でのトレリス状態A’(例.図中の四角印で示す状態)を計算し、それらを多重部1−4に出力する。
図4に第1のトレースバック部1−2の後半の処理を示す。第1のトレースバック部1−2は、データAの前半の復号結果、データAの先頭トレリス状態、データAの中間点でのトレリス状態A’を出力した後、フルトレースバックでの復号を行うため、前半処理に追加してデータAの後半の最高尤度パスメトリック値の計算を行う。そして、フルトレースバックでの復号結果、例えば“01101000”を得る。
図5に第2のトレースバック部1−3の処理を示す。第2のトレースバック部1−3は、データBの末尾からデータBの中間点までのパスメトリック値の計算を行い、最高尤度パスからデータBの後半の復号結果(例.“1100”)、データBの末尾トレリス状態(例.図中の丸印で示す状態)、及びデータBの中間点でのトレリス状態B’(例.図中の四角印で示す状態)を計算し、それらを多重部1−4に出力する。
図6に多重部1−4の処理を示す。多重部1−4は、第1のトレースバック部1−2と第2のトレースバック部1−3の各出力結果を比較する。そして、図6に示すように、データAの先頭トレリス状態(例.“000001”)とデータBの末尾トレリス状態(例.“000001”)が一致し、かつ、データAの中間点でのトレリス状態A’(例.“000010”)とデータBの中間点でのトレリス状態B’(例.“000010”)が一致する条件(以下、条件(1)と称する。)を満たす場合、データAの前半の復号結果(例.“0110”)とデータBの後半の復号結果(例.“1100”)をビット結合して出力する。
また、多重部1−4は、第1のトレースバック部1−2に対して、分割復号結果(条件(1)を満たすか否か)を、第1のトレースバック部1−2に返送する。分割復号結果を受信した第1のトレースバック部1−2は、条件(1)を満たす分割復号結果を受信すると、フルトレースバック処理を実行中の場合、フルトレースバック処理を停止させる。
一方、第1のトレースバック部1−2は、条件(1)を満たさない分割復号結果を受信すると、フルトレースバック処理を継続し、フルトレースバックでの復号結果を計算し出力する。入力データの信号対雑音比(SNR)が高い場合、上述の条件(1)を満たす復号結果となる確率が高い。従って信号対雑音比(SNR)が高い状態では、入力データを2分割して同時に並行して復号処理することが可能となり、復号処理遅延を約半分に削減することができる。
図7に多重部1−4の機能ブロックの構成例を示す。多重部1−4は、入力データ先頭でのトレリス状態と入力データ末尾でのトレリス状態とを比較し、一致判定を行う第1の一致判定部7−1を備える。また、データAの中間点でのトレリス状態A’とデータBの中間点でのトレリス状態B’とを比較し、一致判定を行う第2の一致判定部7−2を備える。
そして、第1及び第2の一致判定部7−1,7−2の一致判定結果の論理積を演算し、前述の条件(1)を満たすか否か、即ち、分割復号可能か否かを示す論理信号(例.分割可能:“1”、分割不可能:“0”)を出力する論理積演算部7−3を備える。
また、第1及び第2のトレースバック部1−2,1−3からそれぞれ出力されるデータAの前半復号結果及びデータBの後半復号結果をビット結合する結合部7−4を備える。また、前述の論理積演算部7−3から出力される論理信号に従って、分割復号可能な場合は、結合部7−4からの出力データを選択し、分割復号不可能な場合は、フルトレースバックでの復号結果を選択して出力する選択部7−5を備える。
以上の復号処理の動作フローを図8に示す。複写部1−1は入力データ複写し、2つの同一のデータA及びデータBを生成し、データAを第1のトレースバック部1−2に出力し、データBを第2のトレースバック部1−3に出力する(8−1)。
第1のトレースバック部1−2は、データAの先頭から中間点までの最高尤度メトリックを計算し、データAの前半復号結果、データAの先頭トレリス状態及び中間点のトレリス状態A’を多重部1−4に出力する(8−2)。
第2のトレースバック部1−3は、データBの末尾から中間点までの最高尤度メトリックを計算し、データBの後半復号結果、データBの末尾トレリス状態及び中間点のトレリス状態B’を多重部1−4に出力するする(8−3)。
第1のトレースバック部1−2は、引き続き、データAの先頭から中間点までの最高尤度メトリック計算結果を元に、データAの中間点から末尾までの最高尤度メトリックを追加計算する(8−4)。
多重部1−4は、分割復号結果(条件(1)を満たすか否か、即ち、先頭トレリス状態と末尾トレリス状態が一致し、かつ、データA及びBの各中間点でのトレリス状態A’及びB’が一致するか否か)を算出する(8−5)。該分割復号結果を元に分割復号が可能か否かを判定し(8−6)、可能である場合、データAの前半の復号結果とデータBの後半の復号結果とを結合し(8−7)、分割処理での復号結果を出力する。分割復号が可能でない場合は、フルトレースバックでの復号結果を出力する。
一方、第1のトレースバック部1−2は、分割復号結果を元に分割復号が可能か否かを判定し(8−8)、可能でない場合、フルトレースバック処理を継続して実行する(8−9)。分割復号が可能な場合、フルトレースバック処理の動作中か否かを判定し(8−10)、動作中であれば、フルトレースバック処理を停止させる(8−11)。
なお、前述の構成例では、フルトレースバック処理を第1のトレースバック部1−2で実施したが、フルトレースバック処理は、第2のトレースバック部1−3で行う構成としても良い。第2のトレースバック部1−3でフルトレースバック処理を行う構成例を図9に示す。
更に他の変形例として、信号対雑音比(SNR)推定ブロックを追加した構成例を図10に示す。この構成例の場合、信号対雑音比(SNR)推定部10−1で信号対雑音比(SNR)を推定し、信号対雑音比(SNR)の推定結果を第1のトレースバック部1−2、第2のトレースバック部1−3、及び多重部1−4のそれぞれに通知する。
信号対雑音比(SNR)の悪い入力データの場合、トレリス状態の接合点(中間点)の不一致を生じる可能性が高い。従って、トレリス状態の接合点(中間点)の不一致を生じる可能性がある信号対雑音比(SNR)の閾値を予め記憶しておき、信号対雑音比(SNR)の推定結果が該閾値より低い場合、第1のトレースバック部1−2は、最初からフルトレースバック処理を行う。
その場合、第2のトレースバック部1−3は、トレースバックを行わない。多重部1−4は、第1のトレースバック部1−2からのデータのみを出力データとして出力する。なお、フルトレースバック処理を行うのは第2のトレースバック部1−3としてもよい。
逆に信号対雑音比(SNR)の推定結果が該閾値より高い場合、第1のトレースバック部1−2は、入力データの前半部分のみのトレリスを計算し、第2のトレースバック部1−3は後半部分のみのトレリスを計算する。そして、多重部1−4は、第1のトレースバック部1−2からの復号結果と、第2のトレースバック部1−3からの復号結果とを多重し、出力データとして出力する。
この構成例の場合、復号処理の実施前に分割復号処理が可能か否かを判定することが可能となるため、信号対雑音比(SNR)が悪いためフルトレースバック処理が必要な場合には、第2のトレースバック部1−3(又は第1のトレースバック部1−2の何れか一方)は、最初から動作させず、無効な処理の実施を抑制することができる。また、この構成例では、多重部1−4から、第1のトレースバック部1−2(又は第2のトレースバック部1−3の何れか一方)へのフィードバック経路がなくなり、フィードバック処理に伴う制御の複雑性を緩和することができる。
以上説明したように、テイルバイティング畳み込み符号のビタビ復号では、データ先頭でのトレリス状態とデータ末尾でのトレリス状態が一致することを利用し、復号処理を2分割して同時に並行して行うことにより、復号処理遅延を低減することができる。特に信号対雑音比(SNR)が高い状態のとき、復号処理遅延を半減することができる。
1−1 複写部
1−2 第1のトレースバック部
1−3 第2のトレースバック部
1−4 多重部

Claims (3)

  1. テイルバイティング畳み込み符号の入力データを入力し、該入力データの先頭から中間点までのパスメトリック値の計算を行い、最高尤度パスから該入力データの前半部の復号結果と、該入力データの先頭及び中間点でのトレリス状態とを算出する第1のトレースバック部と、
    前記入力データと同一の入力データを入力し、該入力データの末尾から中間点までのパスメトリック値の計算を行い、最高尤度パスから該入力データの後半部の復号結果と、該入力データの末尾及び中間点でのトレリス状態を算出する第2のトレースバック部と、
    前記入力データの先頭と末尾でのトレリス状態が一致し、かつ、前記各中間点でのトレリス状態が一致したことを条件に、前記前半部の復号結果と前記後半部の復号結果とを結合して出力する多重部と、
    を備えたことを特徴とするビタビ復号装置。
  2. 前記第1又は第2のトレースバック部の少なくとも何れかに一方は、前記中間点以降のパスメトリック値の計算を継続して実行し、最高尤度パスから該入力データの全復号結果を算出するフルトレースバック計算手段を備え、
    前記多重部は、前記入力データの先頭と末尾でのトレリス状態が一致しない、又は、前記各中間点でのトレリス状態が一致しない場合に、前記フルトレースバック計算手段で算出した全復号結果を出力する出力切り替え手段を備えたことを特徴とする請求項1に記載のビタビ復号装置。
  3. 前記入力データについての信号対雑音比を推定する信号対雑音比推定部を備え、
    前記出力切り替え手段は、前記信号対雑音比が所定の閾値以上のとき、前記第1及び第2のトレースバック部からそれぞれ出力される前記前半部及び前記後半部の復号結果を前記多重部で結合して出力させ、前記信号対雑音比が前記所定の閾値以下のとき、前記第1又は第2のトレースバック部の前記フルトレースバック計算手段により出力される全復号結果を出力させることを特徴とする請求項2に記載のビタビ復号装置。
JP2009068581A 2009-03-19 2009-03-19 ビタビ復号装置 Expired - Fee Related JP5051164B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009068581A JP5051164B2 (ja) 2009-03-19 2009-03-19 ビタビ復号装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009068581A JP5051164B2 (ja) 2009-03-19 2009-03-19 ビタビ復号装置

Publications (2)

Publication Number Publication Date
JP2010226215A JP2010226215A (ja) 2010-10-07
JP5051164B2 true JP5051164B2 (ja) 2012-10-17

Family

ID=43042969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009068581A Expired - Fee Related JP5051164B2 (ja) 2009-03-19 2009-03-19 ビタビ復号装置

Country Status (1)

Country Link
JP (1) JP5051164B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5315449B1 (ja) * 2012-09-25 2013-10-16 ソフトバンクモバイル株式会社 復号装置、復号方法、プログラム及び受信装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5708210B2 (ja) * 2010-06-17 2015-04-30 富士通株式会社 プロセッサ
CN102624404B (zh) 2011-01-31 2014-04-30 中兴通讯股份有限公司 一种咬尾卷积码译码校验方法及装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5315449B1 (ja) * 2012-09-25 2013-10-16 ソフトバンクモバイル株式会社 復号装置、復号方法、プログラム及び受信装置

Also Published As

Publication number Publication date
JP2010226215A (ja) 2010-10-07

Similar Documents

Publication Publication Date Title
He et al. High-speed low-power Viterbi decoder design for TCM decoders
US8081719B2 (en) Method and system for improving reception in wired and wireless receivers through redundancy and iterative processing
JP2009535939A (ja) ビタビ復号装置および技術
KR100346529B1 (ko) 디지탈신호프로세서
JP5051164B2 (ja) ビタビ復号装置
EP2339757B1 (en) Power-reduced preliminary decoded bits in viterbi decoder
KR100437697B1 (ko) 다수준 격자부호변조방식의 복호 방법 및 장치
EP1952541A4 (en) CASCADE BASIC ARCHITECTURE FOR HIGH-SPEED VITERBI DECODER
KR100737648B1 (ko) 비터비 복호장치 및 비터비 복호방법
US20070168846A1 (en) Data decoding apparatus and method in a communication system
US7035356B1 (en) Efficient method for traceback decoding of trellis (Viterbi) codes
EP1322041A1 (en) Viterbi decoder using restructured trellis
JP2000224054A (ja) ビタビデコ―ディングの速度を増大させる方法と装置
JP2012182559A (ja) 復号装置
US7231586B2 (en) Multi-rate viterbi decoder
Nandula et al. High speed area efficient configurable Viterbi decoder for WiFi and WiMAX systems
JP2570367B2 (ja) フィ−ドバック付きたたみ込み組織符号の逐次復号方式
JP3909069B2 (ja) 具現が簡単なデジタル放送チャネル復号装置及びそのデジタル放送チャネル復号方法
Rashid et al. Pruning the algorithm complexity of the Add-Compare Select Unit (ACSU) for the Viterbi Decoder-A Review
GB2539925A (en) DC free line coding robust against transmission error
US8503585B2 (en) Decoding method and associated apparatus
Latha et al. Low-Power Adaptive Viterbi Decoder for TCM Using T-Algorithm
Laddha et al. Implementation of Adaptive Viterbi Decoder through FPGA
Khatri et al. Soft output Viterbi decoder using hybrid register exchange
Kumar et al. FPGA Implementation of Viterbi Algorithm for Decoding of Convolution Codes

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110915

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120709

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees