JP5047612B2 - カルコゲナイド・ガラスの定電流素子、その製造及び操作方法 - Google Patents

カルコゲナイド・ガラスの定電流素子、その製造及び操作方法 Download PDF

Info

Publication number
JP5047612B2
JP5047612B2 JP2006507104A JP2006507104A JP5047612B2 JP 5047612 B2 JP5047612 B2 JP 5047612B2 JP 2006507104 A JP2006507104 A JP 2006507104A JP 2006507104 A JP2006507104 A JP 2006507104A JP 5047612 B2 JP5047612 B2 JP 5047612B2
Authority
JP
Japan
Prior art keywords
constant current
layer
chalcogenide glass
metal
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006507104A
Other languages
English (en)
Other versions
JP2006522477A (ja
Inventor
クリスティー、エイ．キャンベル
テリー、エル．ギルトン
ジョン、ティー．ムーア
ジョセフ、エフ．ブルックス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2006522477A publication Critical patent/JP2006522477A/ja
Application granted granted Critical
Publication of JP5047612B2 publication Critical patent/JP5047612B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/32—Non-oxide glass compositions, e.g. binary or ternary halides, sulfides or nitrides of germanium, selenium or tellurium
    • C03C3/321—Chalcogenide glasses, e.g. containing S, Se, Te
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/02—Surface treatment of glass, not in the form of fibres or filaments, by coating with glass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/305—Sulfides, selenides, or tellurides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Description

本発明は定電流素子に関し、さらに特には、カルコゲナイド材料から形成された定電流素子に関する。
カルコゲナイド・ガラスに基づいた書き込み可能な抵抗性材料が不揮発性記憶素子として使用するために調査されている。選択された極性の種々の電圧などの外的刺激を銀などの入手可能な金属の存在下でカルコゲナイド・ガラスに印加することによって、カルコゲナイド・ガラスの内部構造は改変されて高抵抗状態又は低抵抗状態が発生され得る。
メモリとしての使用が調査されているカルコゲナイド・ガラスの１つの具体例はセレン化ゲルマニウム（ＧｅｘＳｅ１００−ｘ）である。典型的には、カルコゲナイド・ガラスは金属を供給する関連する層を有しており、この層はガラス・マトリクスと一体化して抵抗状態を変化させる。例を挙げると、関連する層は銀の層又はセレン化銀（Ａｇ２Ｓｅ）の層であり得る。
現在、メモリ素子としてのカルコゲナイド・ガラスの使用が注目されているが、本発明者らはカルコゲナイド・ガラスの別の使用、すなわち定電流素子としての使用を見出した。
一態様では、本発明はカルコゲナイド・ガラス材料から形成される２端子の定電流素子ならびにその形成及び操作方法を提供する。この素子は定電流状態にバイアス印加される少なくとも１つのカルコゲナイド・ガラス層に隣接して形成された金属含有層を含む。この定電流素子は、ある範囲の印加電圧にわたって定電流を維持する。
別の態様では、本発明は定電流素子、ならびに第１のセレン化ゲルマニウム層と第２のセレン化ゲルマニウム層との間に少なくとも１つのセレン化銀の層が形成されたそのような素子の形成及び操作方法を提供する。これらの層は第１の電極と第２の電極との間に設けられる。この素子を定電流状態にするのに十分なバイアス電圧がこれらの電極に印加される。この定電流素子は、ある範囲の印加電圧にわたって定電流を維持する。
別の態様では、本発明は定電流素子、ならびに第１のセレン化ゲルマニウム層と銀の層と第２のセレン化ゲルマニウム層との間に少なくとも１つのセレン化銀の層が形成されたそのような素子の形成及び操作方法を提供する。これらの層は第１の電極と第２の電極との間に設けられる。この素子を定電流状態にするのに十分なバイアス電圧がこれらの電極に印加される。この定電流素子は、ある範囲の印加電圧にわたって定電流を維持する。
別の態様では、本発明は定電流素子、ならびに銀などの少なくとも１つの金属含有層がセレン化ゲルマニウム層などのカルコゲナイド・ガラス層上に形成されたそのような素子の形成及び操作方法を提供する。この素子を定電流状態にするのに十分なバイアス電圧がこれらの層に印加される。この定電流素子は、ある範囲の印加電圧にわたって定電流を維持する。
別の態様では、本発明は定電流素子、ならびにセレン化化銀などの少なくとも１つの金属含有層がセレン化ゲルマニウム層などのカルコゲナイド・ガラス層及び銀の層とともに形成されたそのような素子の形成及び操作方法を提供する。この素子を定電流状態にするのに十分なバイアス電圧がこれらの層に印加される。この定電流素子は、ある範囲の印加電圧にわたって定電流を維持する。
別の態様では、本発明は少なくとも１つのカルコゲナイド・ガラス層及び例えば銀又はセレン化銀などの金属含有層から成る記憶挙動を示した素子を定電流素子に転換する方法を提供する。この素子を定電流状態にするのに十分なバイアス電圧がこれらの層に印加される。この定電流素子は、ある範囲の印加電圧にわたって定電流を維持する。
別の態様では、本発明は印加されるバイアス電圧の操作により、少なくとも１つのカルコゲナイド・ガラス層を用いて形成された定電流素子の電流特性を変える方法を提供する。
別の態様では、本発明は印加されるバイアス電圧の操作により、少なくとも１つのカルコゲナイド・ガラス層を用いて形成された定電流素子の電流特性を先の状態にリセット又は上げる方法を提供する。
本発明のこれら及び他の特徴及び利点は添付図面に関連して提供された以下の詳細な説明からよりよく理解されよう。
以下の詳細な説明では、本発明の種々の具体的な実施形態が参照される。これらの実施形態は当業者が本発明を実施できるように十分詳細に記載されている。他の実施形態が採用されてよく、かつ種々の構造的、論理的、及び、電気的変更が本発明の精神及び範囲から逸脱せずになされてよいことを理解されたい。
以下の説明で使用される「基板」という用語は、限定するものではないが、露出された基板表面を有するガラス、プラスチック、又は半導体基板を含む任意の支持構造体を含み得る。半導体基板はシリコン、シリコン・オン・インシュレータ（ＳＯＩ）、シリコン・オン・サファイア（ＳＯＳ）、ドープ及び非ドープ半導体、ベース半導体基礎によって支持されたシリコンのエピタキシャル層及びシリコンベースではないかもしれない他の半導体構造体を含むものとして理解されるべきである。以下の説明で半導体が参照されるとき、ベース半導体又は基礎の中及び又は上に領域又は接合部を形成するために以前の工程段階が使用されているかもしれない。
「銀」という用語は元素の銀だけでなく、他の微量金属を有する銀、又は、そのような銀合金が導電性である限り及び銀の物理的及び電気的特性が不変である限り、半導体産業で知られているような他の金属と種々の合金化された組み合わせの銀を含むことが意図されている。
「セレン化銀」という用語は、銀を僅かに多く有するか、又は、銀が僅かに少ないかもしれないくつかの種、例えば、Ａｇ２Ｓｅ、Ａｇ２＋ｘＳｅ、及びＡｇ２−ｘＳｅを含むセレン化銀の種々の種を含むことが意図されている。
「カルコゲナイド・ガラス」という用語は、周期表のＶＩＡ族（又は１６族）からの元素を含んだガラスを含むことが意図されている。カルコゲンとも呼ばれるＶＩＡ族元素には硫黄（Ｓ）、セレン（Ｓｅ）、テルリウム（Ｔｅ）、ポロニウム（Ｐｏ）、及び、酸素（Ｏ）が挙げられる。
本発明はカルコゲナイド・ガラス定電流素子、ならびにそれらの形成及び操作方法に向けられている。本願に開示されたカルコゲナイド定電流構造体は、定電流がある範囲の印加電圧にわたって必要とされる任意の数の用途に利用され得る。
ここで、本発明によるカルコゲナイド定電流素子１００及び１０１ならびにその形成及び操作方法の例示的実施形態を示す図１〜９を参照して本発明が説明される。
図１は本発明により構築されるカルコゲナイド定電流素子の第１の実施形態を示している。第１の電極２が基板１の上に形成される。第１の電極２はその定電流素子の電気的特性が変えられない限り任意の導電性材料を含んでよい。例えば、特に、タングステン、ニッケル、タンタル、アルミニウム、白金、又は、窒化チタンのうちの１つ又は複数などの種々の金属。また、第１の電極２は導電性にドープされた半導体材料を含み得る。しかし、Ａｇ、Ａｕ、又は、Ｃｕなどのいくつかの金属は次に被着されるガラス層に移り込むか、又は定電流素子の電気的挙動を変える恐れがあるので注意が必要である。
説明を簡単にするために、第１の電極２はタングステン（Ｗ）を含んだものとして記載される。図１は基板１上に設けられた第１の電極２を示しているが、付加的な層が電極２と基板１との間に、電極２の下に設けられてよいことを理解されたい。例えば、必要に応じて、絶縁層で被覆された回路層を含んだ半導体基板が第１の電極２の真下に設けられ得る。電極２と基板１との間に付加的な下側層が存在することは本発明の有用性に影響を及ぼすものではない。
次に、第１のカルコゲナイド・ガラス層４が第１の導電性電極２の上に形成されている。カルコゲナイド・ガラス層４は電極２に電気的に結合されている。
第１のカルコゲナイド・ガラス層４はセレン化ゲルマニウム化学量がＧｅｘＳｅ１００−ｘのガラスであることが好ましい。この第１のカルコゲナイド・ガラス層４の化学量の範囲は約Ｇｅ１８Ｓｅ８２〜約Ｇｅ４３Ｓｅ５７であるが、約Ｇｅ２５Ｓｅ７５〜約Ｇｅ４０Ｓｅ６０であるのが好ましく、約Ｇｅ４０Ｓｅ６０であるのがさらに好ましい。
第１のカルコゲナイド・ガラス層４は約１５０Å〜約４００Åの範囲の厚さを有する。第１のカルコゲナイド・ガラス層４は約２５０Å〜約３００Åの厚さを有することが好ましい。説明を簡単にするために、さらに以下では、第１のカルコゲナイド・ガラス層４はＧｅ４０Ｓｅ６０の層として記載する。第１のカルコゲナイド・ガラス層４はガラス骨格として働き、セレン化銀又は銀（Ａｇ）層でドープされたカルコゲナイドなどの金属含有層が該第１のカルコゲナイド・ガラス層４の上に直接形成されるようにする。
本発明の一例示的実施形態のＧｅ４０Ｓｅ６０などの化学量的組成を有する第１のカルコゲナイド・ガラス層４の形成は、任意の適した方法で達成され得る。例えば、結果的に所望の化学量のセレン化ゲルマニウム膜が得られる、蒸着、ゲルマニウム及びセレンを適した比で共スパッタリングすること、所望の化学量を有するセレン化ゲルマニウムのターゲットを用いたスパッタリング、又は化学量論量がＧｅＨ４及びＳｅＨ２のガス（又は種々の組成のこれらのガス）を用いた化学気相蒸着は、第１のカルコゲナイド・ガラス層４を形成するのに使用され得る方法の非限定的例である。
さらに図１を参照すると、好適にはセレン化銀層である金属含有層６が第１のカルコゲナイド・ガラス層４の上に形成される。しかし、素子の操作中にカルコゲナイド・ガラス層の内外に移動することのできる適した金属イオンの源を含んでいる限り、任意の適した金属含有層６が用いられてよい。例えば、セレン化銀以外に、金属含有層６は銀であってよい。他の適した金属含有層６には銀でドープした、Ｏ、Ｓ，Ｓｅ、Ｔｅ、及び、Ｐｏであるカルコゲナイドなどのあらゆるカルコゲナイド層がある。例えば特に、硫化銀、酸化銀、及びテルル化銀はすべて、金属含有層６として使用されてよい適した銀／カルコゲナイドである。
金属含有層６を形成するために種々の工程が使用され得る。いくつかの比限定的例はカルコゲナイド源を含んだ銀で開始される蒸着、スパッタリング、共スパッタリングなどの物理気相蒸着技術である。化学気相蒸着、共蒸着、銀層の上にセレン層を付着させてセレン化銀を形成すること、又は、セレン化銀層の化学浴析出などの他の比限定的例を用いることもできる。図１は金属含有層６が第１のカルコゲナイド・ガラス層４の上面層と接触しているのを示しているが、得られる素子が定電流モードで動作できるようにする限りにおいては、層４と６との間に介在層が設けられてもよい。
金属含有層６は約２００Å〜約２０００Åの範囲の厚さに形成される。金属含有層６は約６００Åの厚さであることが好ましい。
さらに図１を参照すると、第２のカルコゲナイド・ガラス層８が金属含有層６の上に形成されている。図１は第２のカルコゲナイド・ガラス層８が金属含有層６の上面層と接触しているのを示しているが、得られる素子が定電流モードで動作できるようにする限りにおいては、層６と８との間に介在層が設けられてもよい。
第２のカルコゲナイド・ガラス層８はＧｅｘＳｅ１００−ｘの化学量を有するセレン化ゲルマニウム・ガラスであることが好ましい。第２のカルコゲナイド・ガラス層８の化学量の範囲は約Ｇｅ１８Ｓｅ８２〜約Ｇｅ４３Ｓｅ５７、好適には約Ｇｅ２５Ｓｅ７５〜約Ｇｅ４０Ｓｅ６０、さらに好適には約Ｇｅ４０Ｓｅ６０である。第２のカルコゲナイド・ガラス層８は約５０Å〜約５００Åの範囲の厚さを有することが好ましい。第２のカルコゲナイド・ガラス層８は約１５０Åの厚さであることがさらに好ましい。
第１のカルコゲナイド・ガラス層４及び第２のカルコゲナイド・ガラス層８は相互に類似する、例えば約Ｇｅ４０Ｓｅ６０の化学量を有するものとして記載されているが、第１のカルコゲナイド・ガラス層４及び第２のカルコゲナイド・ガラス層８は相互に異なる化学量を有することができ、それらはさらに異なったガラスであることもできる。例えば、第１のカルコゲナイド・ガラス層４はＧｅ４０Ｓｅ６０の化学量を有することができ、他方では第２のカルコゲナイド・ガラス層８はＧｅ２５Ｓｅ７５の化学量を有することができる。説明を簡単にするために、第２のカルコゲナイド・ガラス層８はＧｅ４０Ｓｅ６０の化学量を有するものとして以下でさらに記載される。
第２のカルコゲナイド・ガラス層８の形成は、第１のカルコゲナイド・ガラス層４の形成を参照して上に記載した任意の適した方法によって達成され得る。
図１ａに示した別の実施形態として、Ａｇなどの付加的な層９が第２のカルコゲナイド・ガラス層８の上に設けられ得る。別の場合には、層９は第２のカルコゲナイド・ガラス層８の上（図１ａ）よりはむしろ、金属含有層６、例えばＡｇ２Ｓｅの上（図１ｂ）又は下（図１ｃ）に設けられ得る。図１ａ〜１ｃでは、層９は厚さが約５００Å以下であるＡｇ層であることが好ましく、厚さが約２００ÅであるＡｇ層であることがより好ましい。層９は当該技術で周知である任意の技術を用いて堆積され得る。電極１０によって厳密に提供されたＡｇ源を有することは理想的ではない。したがって、長期の温度安定性及び耐久性のためにＡｇ源を限定することに注意が必要である。層９の存在はこの懸念に対処する。しかし、層９の存在は必要ではない。
また、図１ｄに示した図１のさらに別の代替的実施形態では、ガラス層８に類似する第３のガラス層７が層９と上部電極１０との間に設けられ得る定電流素子が製造され得る。図１ａ〜１ｃに示した実施形態と同様、層９は約５００Å以下の厚さであるＡｇ層であることが好ましく、約２００Åの厚さであるＡｇ層であることが好ましい。
図１を参照すると、第２の電極１０が第２のカルコゲナイド・ガラス層８の上に形成されてカルコゲナイド定電流素子１００の形成を完成している。第２の電極１０はカルコゲナイド定電流素子の電気的特性が変えられない限り任意の導電性材料を含み得る。例えば、特に、タングステン、ニッケル、タンタル、アルミニウム、白金、銀、又は、窒化チタンのうちの１つ又は複数などの種々の金属である。しかし、Ａｇ、Ａｕ、又は、Ｃｕなどのいくつかの金属は次に被着されるガラス層に移り込み、定電流素子の電気的挙動を変える恐れがあるので注意が必要である。
また、第２の電極１０は導電性にドープされた半導体材料を含むことができる。図１は第２の電極１０が第２のカルコゲナイド・ガラス層８の上面に接しているのを示しているが、得られる素子が定電流モードで動作できるようにする限り介在層が層８と１０との間に設けられてもよい。
第１の電極２及び第２の電極１０は同じ材料又は異なる材料を含むことができることを理解すべきである。例として、第１の電極２及び第２の電極１０は各々タングステンで作製され得るか、好適には、第１の電極２はタングステンを含むことができ、第２の電極１０は銀を含むことができる。先に記載したように、電極１０によって厳密に提供されたＡｇ源を有することは理想的ではない。したがって、長期の温度安定性及び耐久性のためにＡｇ源を限定することに注意が必要である。
第２の電極１０を形成後、素子に定電流挙動を示させるために素子の消去電位を超える絶対振幅の負の電気パルスが構造体１００に印加される。従来、図１に示したように製造された構造体１００は一般的なＰＣＲＡＭ記憶素子として操作され得る。例えば、ＤＣ操作では、約１００ｍＶの電位が導電体１０及び２にわたって印加されるときに素子１００は読まれ得、約２５０ｍＶ以上の電圧が導電体１０及び２にわたって印加されると素子１００を書き込み、約−８０ｍＶを超える絶対振幅の負電位が導電体１０及び２に印加されて素子１００を消去する。
しかし、出願人らはその消去電位よりも著しくより負である負の電気パルスが導電体１０及び２にわたって印加されると、この構造体の電気的挙動は変えられて、記憶挙動よりはむしろ定電流源挙動を示すことを見出した。定電流モードの場合、幅広い範囲の負電圧は素子の電流を変化させることなくそのような素子にわたって印加され得る。素子を定電流モードに、例えばＰＣＲＡＭ素子の消去電位よりも著しくより負にスイッチングする負のパルス信号の振幅は、個々のカルコゲナイド・ガラス層の厚さ及び金属、例えばカルコゲナイド層４中に存在する銀（Ａｇ）の量に応じて変動するであろう。
第１の電極２はタングステンを含み、第１のカルコゲナイド・ガラス層４は約３００Åの厚さのＧｅ４０Ｓｅ６０層を含み、金属含有層６は約６００Åの厚さのＡｇ２Ｓｅ層を含み、第２のカルコゲナイド・ガラス層８は約１５０Åの厚さのＧｅ４０Ｓｅ６０層を含み、かつ第２の電極１０はセレン化銀電極を含んだ第１の例示的構造体１００は、本発明の図１の実施形態に従って形成された。
典型的には、約８ｎｓ〜少なくとも約３０ｎｓのパルスで、約マイナス１．０Ｖ（−１．０Ｖ）〜約マイナス２．０Ｖ（−２．０Ｖ）の範囲内の負電圧が電極１０及び２にわたって印加されたとき、例示的な構造体１００は定電流素子として動作した。図３にグラフで示すように、このようにして製造された素子は約マイナス１００ｍＶ（−１００ｍＶ）〜少なくとも約マイナス８００ｍＶ（−８００ｍＶ）の印加された電圧の範囲にわたって、約−８μＡの定電流を与えた。この電圧が約−８００ｍＶよりも負になると、例示的構造体１００の定電流挙動は低下し始める。このようにして製造された素子は記憶素子から定電流動作素子に永久的に変換したことも見出された。
図３は約−１００ｍＶ〜約−８００ｍＶの電圧範囲にわたる約−８μＡの定電流を示しているが、正確な定電流値及び電圧範囲は層４、６、及び、８の正確な組成及び厚さ及び例えばカルコゲナイド層４中に存在する銀などの金属の総量などの素子の構造的特性に左右されるであろうことが理解されるべきである。
さらに、図１の実施形態に関して上に記載したように、第１のカルコゲナイド層４及び第２のカルコゲナイド層８は同じ化学量を有する必要はないし、第１のカルコゲナイド層４及び第２のカルコゲナイド層８は同じ厚さを有する必要もない。図１を参照して記載したように製造された定電流素子１００は特定の用途に所望の又は必要な任意の幾何学形状であり得る。
第２の及びさらに具体的な例示的な例として、第１の電極２はタングステンを含み、第１のカルコゲナイド層４は約３００Åの厚さのＧｅ４０Ｓｅ６０ガラスを含み、金属含有層６は約６００Åの厚さのＡｇ２Ｓｅを含み、第２のガラス層８は約１５０Åの厚さのＧｅ２５Ｓｅ７５ガラスを含み、かつ第２の電極１０はタングステンを含んだ定電流素子が、本発明の図１の実施形態に従って製造された。
３０ｎｓのパルスの１．５Ｖの負電位（−１．５Ｖ）が製造された素子に印加されたとき、この素子は記憶挙動よりはむしろ定電流挙動を示した。出願者らは３０ｎｓのパルスの約−１．０Ｖ〜約−２．０Ｖの電圧範囲のどこかにある負電位を製造された素子に印加すると、定電流挙動も発生したことをさらに学んだ。しかし、３０ｎｓのパルスの−９００ｍＶを印加した場合、製造した素子は定電流挙動を示さなかったことが見出された。
第１の例示的素子と同様、第２の例示的構造体１００は約−１００ｍＶ〜約−８００ｍＶの印加された負の電圧範囲にわたって定電流を維持した。したがって、一旦約−１．０Ｖ〜約−２．０Ｖの範囲の３０ｎｓの負の電気パルスが導電体１０及び２にわたって印加されると、観察可能な定電流の電圧範囲は少なくとも約７００ｍＶになった。
図１の実施形態の第３の例示的な例では、タングステンを含んだ第１の電極２、約１５０Åの厚さのＧｅ４０Ｓｅ６０ガラスを含んだ層４、約６００Åの厚さのＡｇ２Ｓｅを含んだ金属含有層６、約１５０Åの厚さのＧｅ４０Ｓｅ６０を含んだガラス層８、及び銀を含んだ第２の電極１０を備えた構造体１００が製造された。約−８００ｍＶ（−８００ｍＶ）の８ｎｓの負の電気パルスが次に製造された素子に印加された。
その結果、この素子も記憶挙動よりもむしろ定電流挙動を示した。製造された素子は、−８００ｍＶの８ｎｓの負の電気パルスが電極１０及び２にわたって印加されて構造体を定電流モードに変換した後、少なくとも約７００ｍＶの印加された負電圧の範囲にわたって、具体的には約−１００ｍＶ〜約−８００ｍＶにわたって定電流を維持した。第３の例示的な例から明らかなように、素子中に存在する銀の総量は、素子１００を定電流モードにスイッチングするのに印加されることを必要とする負電位の大きさに影響を及ぼすように思われる。
ここで、本発明の別の例示的実施形態及びその形成方法を示す図２を参照する。
図２の実施形態は基板１の上に設けられた第１の電極２を示している。第１の電極２は図１の実施形態の同じ電極について上に列挙した導電性材料の任意のものを含み得る。説明を簡単にするために、第１の電極２はタングステン（Ｗ）として記載されている。図１の実施形態と同様、付加的な層が電極２と基板１との間に設けられてよい。
次に、カルコゲナイド・ガラス層４が第１の電極２の上に形成されている。図２は第１の電極２とカルコゲナイド・ガラス層４との間に介在層がない態で記載されているが、定電流モードの図２の構造体の動作を妨げない限り、介在層が存在してよい。カルコゲナイド・ガラス層４はＧｅｘＳｅ１００−ｘの化学量を有するセレン化ゲルマニウム・ガラスであることが好ましい。カルコゲナイド・ガラス層４の化学量の範囲は約Ｇｅ１８Ｓｅ８２〜約Ｇｅ４３Ｓｅ５７であり、約Ｇｅ２５Ｓｅ７５〜約Ｇｅ４０Ｓｅ６０であるのが好ましく、約Ｇｅ４０Ｓｅ６０であることがさらに好ましい。カルコゲナイド・ガラス層４は約１５０Å〜約４００Åの範囲にある厚さを有する。図２の実施形態のカルコゲナイド・ガラス層４は約２５０Å〜約３００Åの厚さを有することが好ましい。
本発明の一例示的実施形態のＧｅ４０Ｓｅ６０などの定電流組成を有するカルコゲナイド・ガラス層４の形成は、図１のガラス層４又は８を形成する上記の方法の任意のものによって達成され得る。
さらに図２を参照すると、好適にはセレン化銀層である金属含有層６がカルコゲナイド・ガラス層４の上に堆積されている。しかし、素子の操作中にカルコゲナイド・ガラス層４の内外に移動することのできる適した金属イオンの源、例えば銀を含んでいる限り、任意の適した金属含有層６が用いられてよい。例えば、セレン化銀以外に、金属含有層６は銀であってよい。他の適した金属含有層には銀を含んだあらゆるカルコゲナイド層、例えばＯ、Ｓ，Ｓｅ、Ｔｅ、及びＰｏであるカルコゲナイドがある。例えば特に、硫化銀、酸化銀及びテルル化銀はすべて、金属含有層６、例えばＡｇを含むカルコゲナイド層として使用されてよい適した銀／カルコゲナイドである。
金属含有層６は図１の実施形態の金属含有層６の形成に関連して上に記載した方法の任意のものによって形成され得る。図２は金属含有層６がカルコゲナイド・ガラス層４の上面と接しているのを示しているが、定電流モードの図２の構造の動作を妨げない限り介在層が金属含有層６の下に存在してよい。金属含有層６は約２００Å〜約２０００Åの厚さに形成される。金属含有層６は約６００Åの厚さであることが好ましい。
図２ａに示した代替的実施形態として、銀などの付加的な層９が、第２の電極１０と金属含有層６との間で金属含有層６、例えばＡｇ２Ｓｅの上に設けられ得る。別の場合には、図２ａの実施形態に類似する付加的な層９が第１のカルコゲナイド層４及び金属含有層６との間で金属含有層６の下に設けられ得る。図２ａでは、層９は５００Å以下の厚さの銀層であることが好ましく、約２００Åの厚さの銀層であることがさらに好ましい。図１ａ〜１ｄの実施形態の懸念と同様、長期の温度安定性及び耐久性のためにＡｇ源を限定することに注意が必要である。層９の存在はこの問題に対処する。また、層９の存在は必要ではない。
図２に戻ると、第２の電極１０は金属含有層６の上に形成されて、第２の実施形態によるカルコゲナイド定電流素子１０１の形成を完成している。さらに、図２は金属含有層６と第２の電極１０との間に介在層がない状態で記載されているが、定電流モードの図２の構造体の動作を妨げない限り介在層が存在してよい。第２の電極１０は図１の実施形態の電極１０について上で記載した材料のうちの任意のものを含んでよい。しかし、図２の第２の電極１０が金属含有層６と直接接している場合、第２の電極１０は好適には銀を含むべきではないが、銀が金属含有層６として働くＡｇ２Ｓｅ層上にスパッタリングされる場合はこの限りではない。
図２の第１の電極２及び第２の電極１０は同じ材料又は異なる材料を含むことができることを理解すべきである。例として、第１の電極２及び第２の電極１０は各々タングステンで作製され得るか、別の場合には、第１の電極２はタングステンを含むことができ、第２の電極１０は銀を含むことができる。
図２の構造体１０１が形成された後、十分な大きさの負電位が電極１０及び２にわたって印加されて素子に定電流挙動を示させることができる。従来、図２に示したように製造された素子は一般のＰＣＲＡＭ記憶素子として動作され得る。例えば、ＤＣ動作では、約１００ｍＶの電位が導電体１０及び２にわたって印加されるときに素子は読まれ得、約２５０ｍＶ以上の電圧が導電体１０及び２にわたって印加されると素子を書き込み、約−８０ｍＶを超える絶対振幅の負電位が導電体１０及び２に印加されて素子を消去する。
しかし、構造体１０１の消去電位よりも著しくより負である負の電気パルスが導電体１０及び２にわたって印加されると、この構造体の電気的挙動は変えられて、記憶挙動よりはむしろ定電流源挙動を示すことを見出した。定電流モードの場合、幅広い範囲の負電圧は素子の電流を変化させることなくそのような素子にわたって印加され得る。素子を定電流モードに、例えばＰＣＲＡＭ素子の消去電位よりも著しくより負にスイッチングする負のパルス信号の振幅は、個々のカルコゲナイド・ガラス層の厚さ及び金属、例えばカルコゲナイド層４中に存在する銀（Ａｇ）の量に応じて変動するであろう。
図２の実施形態の第１の例示的実施形態では、第１の電極２がタングステンを含み、第１の層４が約３００Åの厚さのＧｅ４０Ｓｅ６０のガラスを含み、金属含有層６が約６００Åの厚さのＡｇ２Ｓｅ層を含み、かつ第２の電極１０がタングステンを含んだ定電流素子が製造された。
３０ｎｓの負電位１．５Ｖ（−１．５Ｖ）が製造された例示的素子に印加された。その結果、この素子は記憶挙動よりもむしろ定電流挙動を示した。約−１．０Ｖ〜約−２．０Ｖの３０ｎｓの負の電位を製造された素子に印加すると定電流挙動も生じることもさらに見出された。しかし、−１．０Ｖ以上のより正の電気パルス、例えば３０ｎｓのパルスで−９００ｍＶが印加されると、これは例示的素子１０１を定電流モードに変換しなかったことが観察された。
例示的な素子１０１は約−１００ｍＶ〜約−８００ｍＶの印加される負電圧の範囲にわたって定電流を維持した。したがって、一旦約−１．０Ｖ〜約−２．０Ｖの範囲の負電圧が導電体１０及び２にわたって印加されると、定電流の観察可能な電圧範囲は少なくとも７００ｍＶとなる。
図２の実施形態の第２の例示的な例では、タングステンを含む第１の電極２、約１５０Åの厚さのＧｅ４０Ｓｅ６０ガラスを含む層４、約６００Åの厚さのＡｇ２Ｓｅを含む金属含有層６及び銀を含む第２の電極１０を備えた構造体１０１が製造された。８ｎｓのパルスの８００ｍＶの負電位（−８００ｍＶ）が製造された素子に印加された。その結果、この素子も記憶挙動よりはむしろ定電流挙動を示した。第２の例示的な例から明らかなように、素子１０１中に存在する銀の総量は、素子を定電流モードにスイッチングするのに印加されるのに必要とする負電位の大きさに影響を及ぼすように思われる。
約−８００ｍＶの負の電位が電極１０及び２にわたって印加されたときに、製造された素子は少なくとも約７００ｍＶ印加された負の電圧範囲、具体的には約−１００ｍＶ〜約−８００ｍＶにわたって定電流を維持した。図１の実施形態の場合と同様、図２の実施形態は所望の又は必要な用途に応じて任意の幾何学形状であり得る。
出願人らは一般にＰＣＲＡＭ挙動を示し得る本発明の実施形態に従って製造された素子１００及び１０１が、素子を記憶素子から定電流素子にスイッチングするのに必要な負電圧を超えて素子に負電圧を印加することによって永久的に定電流素子に変換され得ることを見出した。換言すれば、素子の消去電位よりもより著しく負の電気パルスを印加すれば、記憶素子は定電流素子に変換される。定電流素子１００及び１０１中に存在するＡｇの量が大きくなるほど、絶対振幅は大きくなり、負電位の８ｎｓのパルス又は種々の幅のより大きな絶対振幅のパルスも素子１００及び１０１に印加されて定電流挙動を誘起し得ることも観察された。
出願人らは本発明に従って製造された素子１００及び１０１は、素子を定電流モードの動作にするのに十分な負の電気パルスが印加されたときに、最初に記憶素子として動作することなく定電流素子として動作され得ることも見出した。逆に、本発明に従って製造された素子１００及び１０１は、素子を定電流モードにするのに必要な閾値電圧より下の電圧が印加されたときに最初に次に定電流素子として動作することなく記憶素子として動作されてよい。その結果、記憶素子を定電流モードの動作にするのに十分な負のパルスが印加されると、素子は定電流モードに変わって、電圧が除去された場合であってもその状態のままである。
別の態様では、本発明は定電流動作モードの場合に、図１及び２に示したような定電流素子１００及び１０１を通る電流レベルを変化させかつリセットする方法を提供する。
説明を簡単にするために、変化させかつリセットする方法を図１の製造された構造体１００に関して記載する。しかし、これらの方法は図２の構造体１０１に適用される場合も等しく有効である。
特に、図１に従って形成された例示的構造体１００は図３を参照して以下に記載され、底部タングステン電極２、約３００Åの厚さのＧｅ４０Ｓｅ６０の第１のガラス層４、約６００Åの厚さのＡｇ２Ｓｅの層６、約１５０Åの厚さのＧｅ４０Ｓｅ６０の第２のガラス層８及び上部銀電極１０を含む。このため、図１の構造体１００が定電流モードにあり、かつ約０〜約−１．０Ｖの範囲のＤＣ電圧が電極１０及び２にわたって印加されると、この素子は図３に示したような電流／電圧曲線（Ｉ／Ｖ曲線）を有する。
図３は本発明の定電流素子について−８μＡの定電流値が減少し始める約−８００ｍＶを超えて観察された領域Ａを示している。換言すれば、領域Ａは定電流値は−８μＡにおいて最早維持されていない。領域Ａはカルコゲナイド定電流素子１００のリセットされた領域又は破壊領域に相当することが観察された。具体的には、構造体１００は定電流動作モードの場合、図３に示したように、この素子の負電圧閾値よりも大きな負電圧を印加することによって、この素子の定電流値はその最初の定電流値、例えば−８μＡにリセットされ得る。この最初の定流値は、最初にスイッチングされて定電流挙動を示すカルコゲナイド構造体の最初の電流値である。
印加される電位が定電流素子が図３に示したような定電流値を低減させ始める地点をかなり超えて増大される場合、定電流素子は永久的に低下し得る。定電流素子のこの低下は最終的にＤＮＲ挙動に至り得る。しかし、この定電流値の増大は、素子に定電流挙動を示させるのに用いられるのと同様又はより弱い振幅のパルスの反復とともに生じ得る。さらに、領域Ａに相当するある負電位の後には、定電流素子はその最初の定電流値にはリセットされないであろう。この定電流素子の機能は消されている。定電流素子の定電流値をリセットするより好適な方法は、より大きな正の電位を印加することである。
さらに図３を参照すると、定電流レベルを−８μＡとして示しているが、定電流の値は図１及び２の実施形態に従って製造されたガラス積層体の厚さに応じて、かつ素子１００及び１０１中のＡｇの総量にも応じて変動することが理解されるべきである。さらに、領域Ａは図３において約−８００ｍＶを超えているのが観察されるが、領域Ａの場所はガラス積層体の厚さ、銀の総量、及び、印加される負電圧に応じても例えば図３に示した値より大きく又は小さく変動し得る。さらに、図３は素子が少なくとも７００ｍＶの定電流を維持していることを示しているが、ガラス積層体の厚さ、銀の総量、及び、印加される負電圧の振幅も、定電流値を維持する素子の範囲に影響を及ぼすであろう。例えば、定電流素子は図示のものよりも大きな定電流範囲を有することができる。
このため、本発明によって提供される方法の一態様では、図３の領域Ａは、定電流構造体１００及び１０１に印加されて構造体１００又は１０１が定電流モードに最初にスイッチングされたときに観察された元の値に構造体の定電流値をリセットし得る負の破壊電圧に相当する。本発明によって提供される別の態様では、図３は素子１００の定電流値を変える方法も示している。
出願人らはある値までの負電位を印加すれば、定電流の振幅が増大されることを見出した。類似するか又は弱い電流パルスを反復させると、定電流の振幅はさらに増大され得る。定電流の振幅を増大させるのに必要な負電位は、定電流素子の構造的特性に応じて変動するであろう。逆に、正電位を印加すれば、定電流の振幅は増大される。同じく、類似するか弱い振幅の電流パルスを反復させると、定電流の振幅は低減される。また、定電流の振幅を低減させるのに必要な正電位は、定電流素子の構造的特性に応じて変動するであろう。さらなる詳細を以下に示す。
典型的には、定電流モードで動作中の構造体１００を図４に示した電圧閾値（Ｖｔ）よりもほぼ大きな絶対振幅である正電圧６０とともに記載する。図５に示したように、この信号は定電流限界を低減させる。例えば、この信号は大きさが小さくなる。説明を簡単にするために、この電圧はＶ１として記載されている。図５は正電圧６０後の、例えば、図４に示したＶｔよりも大きなＶ１が構造体１００に印加された後の定電流限界６１を示している。
図４に示すように、定電流構造体１００に印加され得るＶ１の電圧の大きさは正のＶｔ電圧６０よりも大きな絶対振幅になり得ることが理解されるべきである。ここで種々のＶ１の電圧を示す図５を参照すると、グラフ６１は図４の印加された正のＶｔ電圧６０に相当し、グラフ７１は図４の印加された正電圧７０に相当し、グラフ８１は図４の印加された正電圧８０に相当する。図４はより大きな定電流値を誘起するのに印加され得るほんの少数のＶ１電圧を示しており、例えば定電流の振幅は低減する。その結果、図５は定電流モードで動作中の構造体１００に印加された正電圧から得ることのできるほんの少数の定電流値を示している。さらに、グラフ６１、７１、及び、８１が示すように、図５は類似するか又は弱い振幅を反復させれば定電流の振幅はさらに低減され得ることを示している。
したがって、定電流モードで動作中にＶｔよりも大きい正電圧、例えばＶ１を構造体１００に印加すれば、構造体１００が定電流モードで動作するように最初にスイッチングされたときに最初に観察されたよりも定電流の振幅は低減される。例えば、定電流素子が図３に示したように−８μＡの最初の定電流値を有している場合、正電圧７０が印加されて図５のグラフ７１に示した新たな定電流値を達成し得る。換言すれば、Ｖ１が構造体に印加されて定電流の強度を低減させる。この定電流値は必要に応じて連続的に低減され得る。したがって、正電圧、例えばＶ１を定電流素子１００及び１０１に印加すれば、素子が最初に示した値よりもより低い定電流値に定電流値を変えることができる。
別の方法の態様では、本発明は図４及び５に関連して先に記した方法を用いて達成された高い定電流値を増大させるか又はリセットする方法を提供する。図５に示した高い定電流値をグラフ６１、７１、及び８１から増大させるには、負の閾値電圧（Ｖｔ）よりさらに大きい負電圧を構造体１００に印加する必要がある。この電圧は素子の破壊電圧としても知られている。説明を簡単にするために、この電圧はＶ２として示している。
図６は（図３の領域Ａに類似する）領域Ａにおいて、図５の定電流限界のグラフ６０を利用した定電流素子１００の破壊電圧を示している。負の閾値電圧（Ｖ２）が、素子の破壊電圧として定められた既存の定電流レベルの電圧上限範囲よりも僅かに負の電圧で印加される。
例えば、図６はマイナス８００ｍＶ（−８００ｍＶ）はほぼ、構造体１００の既存の定電流値の電圧上限範囲であることを示している。したがって、図６に示したように−８００ｍＶよりも僅かに負であるＶ２が印加されなければならない。具体的には、定電流素子１００の破壊電圧は領域Ａによって提供され、この値は−８００ｍＶよりも僅かに負である。
したがって、図６は約−８００ｍＶよりも負であるＶ２が定電流構造体１００に印加されているのを示している。構造体１００の定電流値をリセットするには−１．０Ｖ以上の負のＶ２が印加されることが好ましい。しかし、構造１００の定電流値の電圧上限範囲を超える限り、他の負のＶ２値、例えば少なくとも−８００ｍＶを超えるＶ２を使用することができる。例えば、図３に戻ると、図３は定電流の電圧上限範囲は定電流構造体１００については約−８００ｍＶであることを示している。したがって、僅かに負であるＶ２が印加される。このＶ２を領域Ａで示している。先に記載したように、正確な破壊電圧及びこの負の信号の振幅、例えばＶ２はガラス層の厚さ及び定電流素子中のＡｇの量に応じて変動する。さらに、−８００ｍＶよりも負の電気信号を印加すれば、定電流の負の値を増大させるように働く。
したがって、定電流素子の破壊電圧に相当するＶ２を印加すれば、既存の定電流値値は上昇する。例えば既存の定電流値はより負になるか、又は、定電流の振幅を増大させる。換言すれば、図３及び６の領域Ａに対応するより負の電圧を印加すれば、図７に示すように、構造体１００の定電流限界を元の定電流限界にリセットすることができるか、又は、定電流素子の定電流値を少なくとも上昇させる、例えばより負にすることができる。さらに、類似するかまた弱い振幅の電流パルスを反復させれば、必要に応じて定電流の振幅をさらに増大させることができる。
具体的には、図７は構造体１００の定電流値が、例えば図６に示したような約−８μＡ〜約マイナス８００ｎＡ（−８００ｎＡ）まで増大されることを示している。その結果、新たなより高い定電流値、例えばより負の定電流値が達成される。特に、達成されたより高い定電流値は定電流素子の元の負の定電流値に相当する。図７に示すように、定電流値は著しく高く、例えばより負になる。
典型的には、約−８００ｍＶ〜約−２．０Ｖまでのより負である負のＶ２を印加すれば、定電流素子において定電流限界をリセット又は上昇させることのできる破壊電圧が得られる。しかし、一般に、−２．０Ｖよりも負であるＶ２を印加すれば、定電流素子は破壊される。したがって、約−８００ｍＶ〜約−２．０Ｖの範囲の（各定電流素子について上記のように変動するであろう）領域Ａ内の破壊電圧が素子１００及び１０１などの定電流素子に印加してそれらの定電流値をリセットするか又は上昇させる、例えばより負にすることが好ましい。
−２．０Ｖを超えてより負であるＶ２を印加すれば一般に定電流素子が破壊されるが、必ずしもこの値であるとは限らない。この値、例えば−２．０Ｖは定電流素子中の層の厚さに応じて変動するかもしれない。例えば、素子が厚くなるほど、より負の、例えば−２．０Ｖよりも負のＶ２が素子を破壊することなく印加されてよい。さらに、−２．０Ｖを超えてより負であるＶ２を印加すれば、素子を破壊することなく、素子にパルスを送りかつ再び定電流源として書き込むことのできる地点である非常に低い定電流値に素子はリセットされ得る。また、これは定電流素子中に存在する層の厚さに左右される。したがって、一態様では、−２．０Ｖを超えてより負のＶ２を印加すれば、素子は低い定電流値にリセットされ得る。
実質的には、上に開示した方法によって、定電流素子の定電流レベルを変化させかつリセットすることが可能となる。定電流値を変化させかつリセットすることはカルコゲナイド定電流素子１００及び１０１にとって非破壊的である。したがって、Ｖ１を印加することによって、定電流限界の値は低減され得る、例えば、定電流素子の元の定電流レベルよりも正になり得るが、逆に、定電流レベルはリセット又は上昇され得る、例えば、元の定電流値よりも負になり得る。本発明の方法は任意の定電流素子に適用可能であり、かつ図１及び２に従って構成された素子１００及び１０１に限定されるものではないことを理解すべきである。
別の態様では、本発明は定電流素子がアナログ記憶素子として機能するように定電流素子を利用する方法も提供する。この具体的な態様は定電流素子に印加された定電流値を検討する方法を提供する。一旦これらの定電流値が決定されると、定電流値を達成するのに印加された正電圧、例えばＶ１も決定され得る。次に、これらの値は記憶状態が各定電流値に相当するように読まれ得る。このため、素子１００が種々の定電流値を用いて動作するとき、この定電流素子は複数の記憶状態が格納されるように読まれ得る。各記憶状態は特定の定電流値に相当する。例えば、類似するか又は弱い振幅の電流パルスを反復させれば、定電流の振幅はさらに増大又は低減され得る。変動する状態をアナログで分類するために、これらの値の各々は読まれかつ格納され得る。
図８は定電流素子がアナログ記憶素子として機能するように定電流素子の定電流値を読み取る方法を示している。例えば、０．１μＡ、０．５μＡ、及び、１μＡなどの３つの使用可能な定電流値が存在する場合、異なる３つの信号レベルの１つが電流値を測定することによって格納かつ読み取られ得る。図４及び５に記載したように、同じ定電流素子は種々の定電流値を有することができる。図４に示したように、正電圧（Ｖ１）を定電流素子に印加すれば、図５に示したように、定電流限界の値は低減、例えば、定電流振幅は減少する。図４の線６０、７０、及び、８０などの正電圧を印加すれば、図５の線６１、７１、及び、８１を得ることができる。これらの定電流値の少なくとも１つは個々に格納かつ読み取られ得る。先に記載したように、複数の定電流値が単一の定電流素子において得られ得る。
図８はＶａ、Ｖｂ、及び、Ｖｃをグラフで示している。Ｖａ、Ｖｂ、及び、Ｖｃの値に応じて、Ｖａ、Ｖｂ、及び、Ｖｃを達成するのに印加された正電圧が決定され得る。例えば、定電流値ＶａはＶａを生じさせるのに印加された正のＶ１を算出できるようにする。同じく、Ｖｂ及びＶｃの定電流値値を利用すれば、Ｖｂ及びＶｃを生じさせるのに印加された正のＶ１を算出できるようになる。例えば、Ｖａ、Ｖｂ、及び、Ｖｃに相当する各々は次に素子のために別個の記憶状態として格納され得る。
上記の本発明の方法はカルコゲナイド定電流構造体１００を意味するが、本発明の方法は定電流構造体１０１などの任意の定電流構造体に等しく適用可能であり、かつ本願に開示された定電流構造体に単に限定されるものではないことが理解されるべきである。
さらに、上記実施形態は１つのみのカルコゲナイド定電流構造体１００又は１０１の形成を意味するが、本発明は任意の数のそのようなカルコゲナイド定電流構造体の形成を意図していることが理解されなければならない。複数のカルコゲナイド定電流構造体が非限定的例として、複数の要素とともに製造、提供、かつ動作され得る。したがって、カルコゲナイド・ガラス定電流構造体１００又は１０１は多数の電子デバイスにおいて利用され得る。具体的には、幅広い印加電圧にわたって定電流を維持する定電流維持素子を有することが望ましい場合はいつでも、上記に開示した構造体の方法及び動作は任意のデバイスにおいて使用され得る。
本発明の定電流素子を含んだ典型的なプロセッサ・ベースのシステムは、図９において５００で全体的に示されている。プロセッサ・ベースのシステムは定電流素子を含み得るデジタル回路を有するシステムの例示的なものである。限定するものではないが、そのようなシステムはコンピュータ・システム、カメラ・システム、スキャナ、マシン・ビジョン、車輌ナビゲーション、テレビ電話、監視システム、自動焦点システム、スター・トラッカー・システム、動作検出システム、画像安定化システム、及び、高精度テレビ用のデータ圧縮システムを含み得る。これらすべては本発明を利用することができる。
例えば、コンピュータ・システムなどのプロセッサ・ベースのシステムは一般に、バス５５２を介して入力／出力（Ｉ／Ｏ）デバイス５４６と通信を行う例えばマイクロプロセッサである中央処理ユニット（ＣＰＵ）５４４を備える。定電流素子５４２もバス５５２を介してこのシステムと通信を行う。コンピュータ・システム５００はランダム・アクセス・メモリ（ＲＡＭ）５４８も含み、あるコンピュータ・システムの場合には、バス５５２を介してＣＰＵ５４４とも通信を行うフッロピー・ディスク・ドライブ５５４及びコンパクト・ディスク（ＣＤ）ＲＯＭドライブ５５６などの周辺機器を含んでよい。図１〜８に関して上に記載したように、定電流素子５４２は少なくとも１つのカルコゲナイド・ガラス層及び金属含有層を含んだ集積回路として構成されることが好ましい。プロセッサ５５４、定電流素子５４２、及び、メモリ５４８を単一のＩＣチップ上に集積化することも望ましいかもしれない。
本発明は図示の実施形態に詳細に限定されるものではない。したがって、上記の記載及び図面は本発明の特徴及び利点を達成する例示的実施形態を単に説明するものであるとみなされるべきである。特定の方法、加工条件、及び、構造体の変形及び置換は、本発明の精神及び範囲から逸脱することなくなされ得る。したがって、本発明は上記の記載及び図面によって限定されるものとみなされるべきではないが、添付の特許請求の範囲によってのみ限定される。
本発明の第１の実施形態に従って製造されたカルコゲナイド・ガラス定電流素子を示す断面図である。 本発明の第１の実施形態の第１の例示的実施形態に従って製造されたカルコゲナイド・ガラス定電流素子を示す断面図である。 本発明の第１の実施形態の第２の例示的実施形態に従って製造されたカルコゲナイド・ガラス定電流素子を示す断面図である。 本発明の第１の実施形態の第３の例示的実施形態に従って製造されたカルコゲナイド・ガラス定電流素子を示す断面図である。 本発明の第１の実施形態のさらに別の例示的実施形態に従って製造されたカルコゲナイド・ガラス定電流素子を示す断面図である。 本発明の第２の実施形態に従って製造されたカルコゲナイド・ガラス定電流素子を示す断面図である。 本発明の第２の実施形態の第１の例示的実施形態に従って製造されたカルコゲナイド・ガラス定電流素子を示す断面図である。 本発明の第２の実施形態の第２の例示的実施形態に従って製造されたカルコゲナイド・ガラス定電流素子を示す断面図である。 本発明に従って構成されたカルコゲナイド定電流素子の電流−電圧（Ｉ−Ｖ）曲線を示すグラフである。 定電流素子の定電流振幅を低減させる種々の正電圧の印加を示すグラフである。 図４に示した電圧をカルコゲナイド定電流素子に印加した結果得られた定電流を示すグラフである。 カルコゲナイド定電流素子の破壊電圧を示すグラフである 図５〜６に関連して記載したバイアス電圧後のカルコゲナイド定電流素子のＩ−Ｖ特性を示すグラフである。 カルコゲナイド定電流素子に印加された元の正電圧及び得られた定電流Ｉ−Ｖ特性を示すグラフである。 本発明に従って形成されたカルコゲナイド定電流素子を組み込んだコンピュータ・システムを示す略図である。

Claims (100)

  1. 少なくとも１つのカルコゲナイド・ガラス層と、
    少なくとも１つの金属含有層とを含む定電流素子であって、
    前記定電流素子は、印加される負電圧の範囲にわたって実質的な定電流を提供するために前記カルコゲナイド・ガラス層及び前記金属含有層にわたって印加される第１の電圧によって定電流モードで動作するように設定され、
    前記少なくとも１つのカルコゲナイド・ガラス層はＧｅ１８Ｓｅ８２〜Ｇｅ４３Ｓｅ５７の化学量を有するＧｅｘＳｅ１００−ｘ層であり、
    正の電気パルスで書き込みを行い、負の電気パルスで消去を行うことができる当該素子において、前記印加される第１の電圧は前記定電流素子の消去電位よりもさらに負のパルスである定電流素子。
  2. 前記少なくとも１つのカルコゲナイド・ガラス層はＧｅ４０Ｓｅ６０の化学量を有する請求項１に記載の定電流素子。
  3. 前記少なくとも１つのカルコゲナイド・ガラス層は１５０Å〜４００Åの厚さである請求項１に記載の定電流素子。
  4. 前記少なくとも１つのカルコゲナイド・ガラス層は２５０Åの厚さである請求項３に記載の定電流素子。
  5. 前記素子は前記金属含有層上に設けられた第２のカルコゲナイド・ガラス層をさらに含み、前記第２のカルコゲナイド・ガラス層は５０Å〜５００Åの厚さである請求項１に記載の定電流素子。
  6. 前記第２のカルコゲナイド・ガラス層は１５０Åの厚さである請求項５に記載の定電流素子。
  7. 前記金属含有層はセレン化銀層である請求項１に記載の定電流素子。
  8. 前記金属含有層はＡｇを含むカルコゲナイド層である請求項１に記載の定電流素子。
  9. 前記カルコゲナイド層はＯ、Ｓ、Ｓｅ、Ｔｅ、及び、Ｐｏから成る群から選択される請求項８に記載の定電流素子。
  10. 前記金属含有層は２００Å〜２０００Åの厚さである請求項１に記載の定電流素子。
  11. 前記金属含有層は６００Åの厚さである請求項１０に記載の定電流素子。
  12. 前記負のパルスは−８００ｍＶ〜−２．０Ｖの範囲内で印加される請求項１に記載の定電流素子。
  13. 前記負のパルスは８ｎｓ〜３０ｎｓのパルス持続時間内で印加される請求項１２に記載の定電流素子。
  14. 前記定電流素子は少なくとも７００ｍＶの印加される電圧範囲にわたって定電流を維持する請求項１に記載の定電流素子。
  15. 前記定電流素子は少なくとも１つの電極をさらに含む請求項１に記載の定電流素子。
  16. 第１及び第２のカルコゲナイド・ガラス層と、
    前記第１のカルコゲナイド・ガラス層と前記第２のカルコゲナイド・ガラス層との間に設けられた金属含有層とを含んだ定電流源素子であって、
    前記定電流源素子は印加される負電圧の範囲にわたって実質的な定電流を供給するものとして構成されており、
    前記第１及び第２のカルコゲナイド・ガラス層はＧｅ１８Ｓｅ８２〜Ｇｅ４３Ｓｅ５７の化学量を有するＧｅｘＳｅ１００−ｘ層であり、
    正の電気パルスで書き込みを行い、負の電気パルスで消去を行うことができる当該素子において、前記定電流源素子の消去電位を超える負のパルスが前記第１及び第２のカルコゲナイド・ガラス層にわたって印加されて前記定電流源素子を定電流モードで動作させるような化学量及び厚さを前記第１及び第２のカルコゲナイド・ガラス層が有する定電流源素子。
  17. 前記第１及び第２のカルコゲナイド・ガラス層はＧｅ４０Ｓｅ６０の化学量を有する請求項１６に記載の定電流源素子。
  18. 前記第１のカルコゲナイド・ガラス層は１５０Å〜４００Åの厚さである請求項１６に記載の定電流源素子。
  19. 前記第１のカルコゲナイド・ガラス層は２５０Åの厚さである請求項１８に記載の定電流源素子。
  20. 前記第２のカルコゲナイド・ガラス層は５０Å〜５００Åの厚さである請求項１６に記載の定電流源素子。
  21. 前記第２のカルコゲナイド・ガラス層は１５０Åの厚さである請求項２０に記載の定電流源素子。
  22. 前記金属含有層はセレン化銀層である請求項１６に記載の定電流源素子。
  23. 前記金属含有層はＡｇを含むカルコゲナイド層である請求項１６に記載の定電流源素子。
  24. 前記カルコゲナイド層はＯ、Ｓ、Ｓｅ、Ｔｅ、及び、Ｐｏから成る群から選択される請求項２３に記載の定電流源素子。
  25. 前記金属含有層は２００Å〜２０００Åの厚さである請求項１６に記載の定電流源素子。
  26. 前記金属含有層は６００Åの厚さである請求項２５に記載の定電流源素子。
  27. 前記負のパルスは−８００ｍＶ〜−２．０Ｖの範囲内で印加される請求項１６に記載の定電流源素子。
  28. 前記負のパルスは８ｎｓ〜３０ｎｓのパルス持続時間内で印加される請求項２７に記載の定電流源素子。
  29. 前記定電流源素子は少なくとも７００ｍＶの印加される電圧範囲にわたって定電流を維持する請求項１６に記載の定電流源素子。
  30. 前記定電流源素子は少なくとも１つの電極をさらに含む請求項１６に記載の定電流源素子。
  31. 少なくとも１つのセレン化ゲルマニウム・ガラス層が５０Åの厚さに等しいか又はそれを超える厚さである、Ｇｅ１８Ｓｅ８２〜Ｇｅ４３Ｓｅ５７の化学量を有する少なくとも２つのセレン化ゲルマニウム・ガラス層と、
    前記少なくとも２つのセレン化ゲルマニウム層の間に設けられた少なくとも１つの金属含有層と、
    ２つの電極と、前記２つの電極の間に設けられた銀を含む層とを含む定電流構造体であって、
    前記定電流構造体は、印加される負電圧の範囲にわたって実質的な定電流を供給するものとして構成されており、
    前記定電流構造体は、正の電気パルスで書き込みを行い、負の電気パルスで消去を行うことができ、
    前記定電流構造体を定電流素子として動作させるために、前記定電流構造体の消去電位よりもさらに負のパルスである、大きさが少なくとも−８００ｍＶ以上の負のパルスが前記２つの電極にわたって印加される定電流構造体。
  32. 前記少なくとも２つのセレン化ゲルマニウム・ガラス層はＧｅ４０Ｓｅ６０の化学量を有する請求項３１に記載の構造体。
  33. 前記少なくとも２つのセレン化ゲルマニウム・ガラス層は５００Å未満の厚さである請求項３１に記載の構造体。
  34. 前記金属含有層はセレン化銀層である請求項３１に記載の構造体。
  35. 前記金属含有層はＡｇを含むカルコゲナイド層である請求項３１に記載の構造体。
  36. 前記カルコゲナイド層はＯ、Ｓ、Ｓｅ、Ｔｅ、及び、Ｐｏから成る群から選択される請求項３５に記載の構造体。
  37. 前記金属含有層は２００Å〜２０００Åの厚さである請求項３１に記載の構造体。
  38. 前記金属含有層は６００Åの厚さである請求項３７に記載の構造体。
  39. 前記２つの電極は、タングステン、ニッケル、タンタル、窒化タンタル、銅、アルミ、白金、銀、又は、窒化チタンのうちの１つ又は複数などの群から選択される導電性材料を含む請求項３１に記載の構造体。
  40. 前記少なくとも１つのセレン化ゲルマニウム・ガラス層は１５０Å〜４００Åの厚さである請求項３１に記載の構造体。
  41. 前記構造体は少なくとも７００ｍＶの印加される電圧範囲にわたって定電流を維持する請求項３１に記載の構造体。
  42. 前記銀層は５００Å以下の厚さである請求項３１に記載の構造体。
  43. 前記銀層は２００Åの厚さである請求項４２に記載の構造体。
  44. 記憶素子を定電流素子に変換する方法であって、前記記憶素子は、
    少なくとも１つのカルコゲナイド・ガラス層と、
    少なくとも１つの金属含有層とを含み、
    前記記憶素子は、印加される負電圧の範囲にわたって実質的な定電流を提供するために前記カルコゲナイド・ガラス層及び前記金属含有層にわたって印加される第１の電圧によって定電流モードで動作するように設定され、
    前記少なくとも１つのカルコゲナイド・ガラス層はＧｅ１８Ｓｅ８２〜Ｇｅ４３Ｓｅ５７の化学量を有するＧｅｘＳｅ１００−ｘ層であり、
    当該素子は正の電気パルスで書き込みを行い、負の電気パルスで消去を行うことができるものであり、
    −８００ｍＶ〜−２．０Ｖの範囲内で印加される、前記記憶素子の消去電位よりもさらに負電圧である負のパルスを印加することを含み、前記記憶素子は定電流素子に変換される方法。
  45. 前記定電流素子は少なくとも７００ｍＶの印加される電圧範囲にわたって定電流を維持する請求項４４に記載の方法。
  46. 前記負電圧は８ｎｓ〜３０ｎｓのパルス持続時間内で印加される請求項４４に記載の方法。
  47. 前記記憶素子は永久的に定電流素子に変換される請求項４４に記載の方法。
  48. 定電流素子を形成する方法であって、
    少なくとも１つのカルコゲナイド・ガラス層を形成することと、
    少なくとも１つの金属含有層を形成することと、
    印加される電圧範囲にわたって実質的に定電流を提供するために前記カルコゲナイド・ガラス及び前記金属含有層にわたって第１の負電圧を印加することとを含み、
    前記少なくとも１つのカルコゲナイド・ガラス層はＧｅ１８Ｓｅ８２〜Ｇｅ４３Ｓｅ５７の化学量を有するＧｅｘＳｅ１００−ｘ層であり、
    前記印加される第１の電圧は前記素子の消去電位よりもさらに負のパルスである方法。
  49. 前記少なくとも１つのカルコゲナイド・ガラス層はＧｅ４０Ｓｅ６０の化学量を有する請求項４８に記載の方法。
  50. 前記少なくとも１つのカルコゲナイド・ガラス層は１５０Å〜４００Åの厚さである請求項４８に記載の方法。
  51. 前記少なくとも１つのカルコゲナイド・ガラス層は２５０Åの厚さである請求項５０に記載の方法。
  52. 前記金属含有層の上に第２のカルコゲナイド・ガラス層を形成することをさらに含み、前記第２のカルコゲナイド・ガラス層は５０Å〜５００Åの厚さである請求項４８に記載の方法。
  53. 前記第２のカルコゲナイド・ガラス層は１５０Åの厚さである請求項５２に記載の方法。
  54. 前記金属含有層はセレン化銀層である請求項４８に記載の方法。
  55. 前記金属含有層はＡｇを含むカルコゲナイド層である請求項４８に記載の方法。
  56. 前記カルコゲナイド層はＯ、Ｓ、Ｓｅ、Ｔｅ、及び、Ｐｏから成る群から選択される請求項５５に記載の方法。
  57. 前記金属含有層は２００Å〜２０００Åの厚さである請求項４８に記載の方法。
  58. 前記金属含有層は６００Åの厚さである請求項５７に記載の方法。
  59. 前記負電圧は−８００ｍＶ〜−２．０Ｖの範囲内で印加される請求項４８に記載の方法。
  60. 前記負電圧は８ｎｓ〜３０ｎｓのパルス持続時間内で印加される請求項５９に記載の方法。
  61. 前記素子は少なくとも７００ｍＶの印加される電圧範囲にわたって定電流を維持する請求項４８に記載の方法。
  62. 前記素子は少なくとも１つの電極をさらに含む請求項４８に記載の方法。
  63. 定電流源素子を形成する方法であって、
    Ｇｅ１８Ｓｅ８２〜Ｇｅ４３Ｓｅ５７の化学量を有するＧｅｘＳｅ１００−ｘ層である第１及び第２のカルコゲナイド・ガラス層を形成することと、
    前記第１のカルコゲナイド・ガラス層と前記第２のカルコゲナイド・ガラス層との間に金属含有層を形成することと、
    前記素子が、印加される負電圧の範囲にわたって実質的な定電流を提供するために前記第１及び第２のカルコゲナイ・ガラス層にわたって印加される第１の電圧によって定電流モードで動作するように設定されることと、
    前記素子の消去電位よりもさらに負のパルスである前記第１の電圧を印加することとを含み、
    当該素子は正の電気パルスで書き込みを行い、負の電気パルスで消去を行うことができるものであり、
    前記素子は定電流モードで動作する方法。
  64. 前記第１及び第２のカルコゲナイド・ガラス層はＧｅ４０Ｓｅ６０の化学量を有する請求項６３に記載の方法。
  65. 前記第１のカルコゲナイド・ガラス層は１５０Å〜４００Åの厚さである請求項６３に記載の方法。
  66. 前記第１のカルコゲナイド・ガラス層は２５０Åの厚さである請求項６５に記載の方法。
  67. 前記第２のカルコゲナイド・ガラス層は５０Å〜５００Åの厚さである請求項６３に記載の方法。
  68. 前記第２のカルコゲナイド・ガラス層は１５０Åの厚さである請求項６７に記載の方法。
  69. 前記金属含有層はセレン化銀層である請求項６３に記載の方法。
  70. 前記金属含有層はＡｇを含むカルコゲナイド層である請求項６３に記載の方法。
  71. 前記第１及び第２のカルコゲナイド層はＯ、Ｓ、Ｓｅ、Ｔｅ、及び、Ｐｏから成る群から選択される請求項７０に記載の方法。
  72. 前記金属含有層は２００Å〜２０００Åの厚さである請求項６３に記載の方法。
  73. 前記金属含有層は６００Åの厚さである請求項７２に記載の方法。
  74. −８００ｍＶ〜−２．０Ｖの範囲内の負のパルスを前記前記第１及び第２のカルコゲナイ・ガラス層にわたって印加することをさらに含む請求項６３に記載の方法。
  75. 前記負のパルスは８ｎｓ〜３０ｎｓのパルス持続時間内で印加される請求項７４記載の方法。
  76. 前記素子は少なくとも７００ｍＶの印加される電圧範囲にわたって定電流を維持する請求項６３に記載の方法。
  77. 前記素子は少なくとも１つの電極をさらに含む請求項６３に記載の方法。
  78. 印加される負電圧の範囲にわたって実質的な定電流を供給する定電流素子を形成する方法であって、
    第１の導電層を形成することと、
    前記第１の導電層の上にＧｅ１８Ｓｅ８２〜Ｇｅ４３Ｓｅ５７の化学量を有するＧｅｘＳｅ１００−ｘ層であるカルコゲナイド・ガラス層を形成することと、
    前記カルコゲナイド・ガラス層の上に金属含有層を形成することと、
    前記金属含有層の上に第２の導電層を形成することと、
    前記第１導電層と前記第２の導電層との間に銀層を形成することと、
    前記第１及び第２の導電層にわたって前記素子の消去電位よりもさらに負のパルスである負電圧を印加して、前記素子を定電流モードで動作させることとを含み、
    当該素子は正の電気パルスで書き込みを行い、負の電気パルスで消去を行うことができるものである、
    方法。
  79. 前記カルコゲナイド・ガラス層はＧｅ４０Ｓｅ６０の化学量を有する請求項７８に記載の方法。
  80. 前記カルコゲナイド・ガラス層は１５０Å〜４００Åの厚さである請求項７８に記載の方法。
  81. 前記カルコゲナイド・ガラス層は２５０Åの厚さである請求項８０に記載の方法。
  82. 前記金属含有層はセレン化銀層である請求項７８に記載の方法。
  83. 前記金属含有層はＡｇを含むカルコゲナイド層である請求項７８に記載の方法。
  84. 前記カルコゲナイド層はＯ、Ｓ、Ｓｅ、Ｔｅ、及び、Ｐｏから成る群から選択される請求項８３に記載の方法。
  85. 前記金属含有層は２００Å〜２０００Åの厚さである請求項７８に記載の方法。
  86. 前記金属含有層は６００Åの厚さである請求項８５に記載の方法。
  87. 前記第１及び第２の導電層は、タングステン、ニッケル、タンタル、窒化タンタル、銅、アルミ、白金、銀、又は、窒化チタンのうちの１つ又は複数などの導電性材料を含む請求項７８に記載の方法。
  88. −８００ｍＶ−２．０Ｖの範囲内の負電圧を印加することをさらに含む請求項７８に記載の方法。
  89. 前記負電圧は８ｎｓ〜３０ｎｓのパルス持続時間内で印加される請求項８８に記載の方法。
  90. 第２のカルコゲナイド・ガラス層を形成することを含む請求項７８に記載の方法。
  91. 前記第２のカルコゲナイド・ガラス層はＧｅ１８Ｓｅ８２〜Ｇｅ４３Ｓｅ５７の化学量を有するＧｅｘＳｅ１００−ｘ層である請求項９０に記載の方法。
  92. 前記第２のカルコゲナイド・ガラス層はＧｅ４０Ｓｅ６０の化学量を有する請求項９１に記載の方法。
  93. 前記第２のカルコゲナイド・ガラス層は５０Å〜５００Åの厚さである請求項９０に記載の方法。
  94. 前記第２のカルコゲナイド・ガラス層は１５０Åの厚さである請求項９３に記載の方法。
  95. 前記第２のカルコゲナイド・ガラス層は前記金属含有層と前記第２の導電層との間に設けられる請求項９０に記載の方法。
  96. 前記素子は少なくとも７００ｍＶの印加される電圧範囲にわたって定電流を維持する請求項７８に記載の方法。
  97. カルコゲナイド記憶素子を、印加される負電圧の範囲にわたって実質的な定電流を供給する、カルコゲナイド定電流素子に変換する方法であって、前記記憶素子は、
    少なくとも１つの、Ｇｅ１８Ｓｅ８２〜Ｇｅ４３Ｓｅ５７の化学量を有するＧｅｘＳｅ１００−ｘ層であるカルコゲナイド・ガラス層と、
    少なくとも１つの金属含有層とを含み、
    当該素子は正の電気パルスで書き込みを行い、負の電気パルスで消去を行うことができるものであり、
    前記カルコゲナイド・ガラス層及び前記金属含有層にわたって、前記記憶素子の消去電位よりもさらに負のパルスである負電位を印加することを含む方法。
  98. −８００ｍＶ〜−２．０Ｖの範囲内の負電位を印加することをさらに含む請求項９７に記載の方法。
  99. 前記負電位は８ｎｓ〜３０ｎｓのパルス持続時間内で印加される請求項９８に記載の方法。
  100. 前記カルコゲナイド記憶素子は永久的に定電流素子に変換される請求項９７に記載の方法。
JP2006507104A 2003-03-12 2004-03-12 カルコゲナイド・ガラスの定電流素子、その製造及び操作方法 Expired - Lifetime JP5047612B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/386,028 2003-03-12
US10/386,028 US6813178B2 (en) 2003-03-12 2003-03-12 Chalcogenide glass constant current device, and its method of fabrication and operation
PCT/US2004/007514 WO2004081617A2 (en) 2003-03-12 2004-03-12 Chalcogenide glass constant current device, and its method of fabrication and operation

Publications (2)

Publication Number Publication Date
JP2006522477A JP2006522477A (ja) 2006-09-28
JP5047612B2 true JP5047612B2 (ja) 2012-10-10

Family

ID=32961607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006507104A Expired - Lifetime JP5047612B2 (ja) 2003-03-12 2004-03-12 カルコゲナイド・ガラスの定電流素子、その製造及び操作方法

Country Status (7)

Country Link
US (4) US6813178B2 (ja)
EP (2) EP1609034A2 (ja)
JP (1) JP5047612B2 (ja)
KR (2) KR100766678B1 (ja)
CN (2) CN1784642B (ja)
TW (1) TWI253683B (ja)
WO (1) WO2004081617A2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7087919B2 (en) * 2002-02-20 2006-08-08 Micron Technology, Inc. Layered resistance variable memory device and method of fabrication
US7151273B2 (en) * 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US7061004B2 (en) * 2003-07-21 2006-06-13 Micron Technology, Inc. Resistance variable memory elements and methods of formation
US6944041B1 (en) * 2004-03-26 2005-09-13 Bae Systems Information And Electronic Systems Integration, Inc. Circuit for accessing a chalcogenide memory array
US7326950B2 (en) 2004-07-19 2008-02-05 Micron Technology, Inc. Memory device with switching glass layer
WO2006132813A1 (en) * 2004-07-19 2006-12-14 Micron Technology, Inc. Memory device with switching glass layer
US7190048B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. Resistance variable memory device and method of fabrication
US20060045974A1 (en) * 2004-08-25 2006-03-02 Campbell Kristy A Wet chemical method to form silver-rich silver-selenide
DE102004047630A1 (de) * 2004-09-30 2006-04-13 Infineon Technologies Ag Verfahren zur Herstellung eines CBRAM-Halbleiterspeichers
US7147908B2 (en) * 2004-10-13 2006-12-12 Hewlett-Packard Development Company, L.P. Semiconductor package with getter formed over an irregular structure
US8193606B2 (en) * 2005-02-28 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory element
US7655938B2 (en) * 2005-07-20 2010-02-02 Kuo Charles C Phase change memory with U-shaped chalcogenide cell
US7274034B2 (en) * 2005-08-01 2007-09-25 Micron Technology, Inc. Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication
US20070045606A1 (en) * 2005-08-30 2007-03-01 Michele Magistretti Shaping a phase change layer in a phase change memory cell
US7754603B2 (en) * 2006-05-22 2010-07-13 Ovonyx, Inc. Multi-functional chalcogenide electronic devices having gain
WO2008088599A2 (en) 2006-10-19 2008-07-24 Boise State University Forced ion migration for chalcogenide phase change memory device
US7705707B2 (en) * 2006-12-21 2010-04-27 Motorola, Inc. Bistable microelectronic switch stack
US20080152792A1 (en) * 2006-12-21 2008-06-26 Motorola, Inc. Method of manufacturing a bistable microelectronic switch stack
US8238146B2 (en) * 2008-08-01 2012-08-07 Boise State University Variable integrated analog resistor
US8467236B2 (en) 2008-08-01 2013-06-18 Boise State University Continuously variable resistor
US7825479B2 (en) 2008-08-06 2010-11-02 International Business Machines Corporation Electrical antifuse having a multi-thickness dielectric layer
US8310158B2 (en) * 2009-09-23 2012-11-13 Ecofit Lighting, LLC LED light engine apparatus
US20110079709A1 (en) * 2009-10-07 2011-04-07 Campbell Kristy A Wide band sensor
US9039252B2 (en) 2009-10-08 2015-05-26 Koninklijkle Philips N.V. Lens for asymmetrical light beam generation
US8284590B2 (en) 2010-05-06 2012-10-09 Boise State University Integratable programmable capacitive device
US8227785B2 (en) * 2010-11-11 2012-07-24 Micron Technology, Inc. Chalcogenide containing semiconductors with chalcogenide gradient
JP5708930B2 (ja) * 2011-06-30 2015-04-30 ソニー株式会社 記憶素子およびその製造方法ならびに記憶装置
KR101431656B1 (ko) 2013-04-05 2014-08-21 한국과학기술연구원 저머늄 및 셀레늄을 이용한 칼코지나이드 스위칭 소자 및 그 제조방법
KR101436924B1 (ko) * 2013-04-11 2014-09-03 한국과학기술연구원 질소 도핑된 칼코지나이드 물질을 갖는 오보닉 문턱 스위칭 소자 및 그 제조방법

Family Cites Families (170)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3622319A (en) 1966-10-20 1971-11-23 Western Electric Co Nonreflecting photomasks and methods of making same
US3868651A (en) 1970-08-13 1975-02-25 Energy Conversion Devices Inc Method and apparatus for storing and reading data in a memory having catalytic material to initiate amorphous to crystalline change in memory structure
US3743847A (en) 1971-06-01 1973-07-03 Motorola Inc Amorphous silicon film as a uv filter
US4267261A (en) 1971-07-15 1981-05-12 Energy Conversion Devices, Inc. Method for full format imaging
US3961314A (en) 1974-03-05 1976-06-01 Energy Conversion Devices, Inc. Structure and method for producing an image
US3966317A (en) 1974-04-08 1976-06-29 Energy Conversion Devices, Inc. Dry process production of archival microform records from hard copy
US4177474A (en) 1977-05-18 1979-12-04 Energy Conversion Devices, Inc. High temperature amorphous semiconductor member and method of making the same
JPS5565365A (en) 1978-11-07 1980-05-16 Nippon Telegr & Teleph Corp <Ntt> Pattern forming method
DE2901303C2 (de) 1979-01-15 1984-04-19 Max Planck Gesellschaft Zur Foerderung Der Wissenschaften E.V., 3400 Goettingen Festes Ionenleitermaterial, seine Verwendung und Verfahren zu dessen Herstellung
US4228524A (en) * 1979-01-24 1980-10-14 Harris Corporation Multilevel sequence of erase pulses for amorphous memory devices
US4312938A (en) 1979-07-06 1982-01-26 Drexler Technology Corporation Method for making a broadband reflective laser recording and data storage medium with absorptive underlayer
US4269935A (en) 1979-07-13 1981-05-26 Ionomet Company, Inc. Process of doping silver image in chalcogenide layer
US4316946A (en) 1979-12-03 1982-02-23 Ionomet Company, Inc. Surface sensitized chalcogenide product and process for making and using the same
JPS6024580B2 (ja) 1980-03-10 1985-06-13 日本電信電話株式会社 半導体装置の製法
US4499557A (en) 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
US4405710A (en) 1981-06-22 1983-09-20 Cornell Research Foundation, Inc. Ion beam exposure of (g-Gex -Se1-x) inorganic resists
US4737379A (en) 1982-09-24 1988-04-12 Energy Conversion Devices, Inc. Plasma deposited coatings, and low temperature plasma method of making same
US4545111A (en) 1983-01-18 1985-10-08 Energy Conversion Devices, Inc. Method for making, parallel preprogramming or field programming of electronic matrix arrays
US4608296A (en) 1983-12-06 1986-08-26 Energy Conversion Devices, Inc. Superconducting films and devices exhibiting AC to DC conversion
US4795657A (en) 1984-04-13 1989-01-03 Energy Conversion Devices, Inc. Method of fabricating a programmable array
US4843443A (en) 1984-05-14 1989-06-27 Energy Conversion Devices, Inc. Thin film field effect transistor and method of making same
US4670763A (en) 1984-05-14 1987-06-02 Energy Conversion Devices, Inc. Thin film field effect transistor
US4668968A (en) 1984-05-14 1987-05-26 Energy Conversion Devices, Inc. Integrated circuit compatible thin film field effect transistor and method of making same
US4673957A (en) 1984-05-14 1987-06-16 Energy Conversion Devices, Inc. Integrated circuit compatible thin film field effect transistor and method of making same
US4769338A (en) 1984-05-14 1988-09-06 Energy Conversion Devices, Inc. Thin film field effect transistor and method of making same
US4678679A (en) 1984-06-25 1987-07-07 Energy Conversion Devices, Inc. Continuous deposition of activated process gases
US4646266A (en) 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same
US4664939A (en) 1985-04-01 1987-05-12 Energy Conversion Devices, Inc. Vertical semiconductor processor
US4637895A (en) 1985-04-01 1987-01-20 Energy Conversion Devices, Inc. Gas mixtures for the vapor deposition of semiconductor material
US4710899A (en) 1985-06-10 1987-12-01 Energy Conversion Devices, Inc. Data storage medium incorporating a transition metal for increased switching speed
US4671618A (en) 1986-05-22 1987-06-09 Wu Bao Gang Liquid crystalline-plastic material having submillisecond switch times and extended memory
US4766471A (en) 1986-01-23 1988-08-23 Energy Conversion Devices, Inc. Thin film electro-optical devices
EP0242902A3 (en) * 1986-03-26 1988-08-31 Raychem Limited Protection device
US4818717A (en) 1986-06-27 1989-04-04 Energy Conversion Devices, Inc. Method for making electronic matrix arrays
US4728406A (en) 1986-08-18 1988-03-01 Energy Conversion Devices, Inc. Method for plasma - coating a semiconductor body
US4809044A (en) 1986-08-22 1989-02-28 Energy Conversion Devices, Inc. Thin film overvoltage protection devices
US4845533A (en) 1986-08-22 1989-07-04 Energy Conversion Devices, Inc. Thin film electrical devices with amorphous carbon electrodes and method of making same
US4788594A (en) 1986-10-15 1988-11-29 Energy Conversion Devices, Inc. Solid state electronic camera including thin film matrix of photosensors
US4853785A (en) 1986-10-15 1989-08-01 Energy Conversion Devices, Inc. Electronic camera including electronic signal storage cartridge
US4847674A (en) 1987-03-10 1989-07-11 Advanced Micro Devices, Inc. High speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism
US4800526A (en) 1987-05-08 1989-01-24 Gaf Corporation Memory element for information storage and retrieval system and associated process
US4891330A (en) 1987-07-27 1990-01-02 Energy Conversion Devices, Inc. Method of fabricating n-type and p-type microcrystalline semiconductor alloy material including band gap widening elements
US4775425A (en) 1987-07-27 1988-10-04 Energy Conversion Devices, Inc. P and n-type microcrystalline semiconductor alloy material including band gap widening elements, devices utilizing same
US5272359A (en) 1988-04-07 1993-12-21 California Institute Of Technology Reversible non-volatile switch based on a TCNQ charge transfer complex
GB8910854D0 (en) 1989-05-11 1989-06-28 British Petroleum Co Plc Semiconductor device
US5159661A (en) 1990-10-05 1992-10-27 Energy Conversion Devices, Inc. Vertically interconnected parallel distributed processor
US5314772A (en) 1990-10-09 1994-05-24 Arizona Board Of Regents High resolution, multi-layer resist for microlithography and method therefor
JPH0770731B2 (ja) 1990-11-22 1995-07-31 松下電器産業株式会社 電気可塑性素子
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5335219A (en) 1991-01-18 1994-08-02 Ovshinsky Stanford R Homogeneous composition of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements
US5414271A (en) 1991-01-18 1995-05-09 Energy Conversion Devices, Inc. Electrically erasable memory elements having improved set resistance stability
US5536947A (en) 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US5341328A (en) 1991-01-18 1994-08-23 Energy Conversion Devices, Inc. Electrically erasable memory elements having reduced switching current requirements and increased write/erase cycle life
US5596522A (en) 1991-01-18 1997-01-21 Energy Conversion Devices, Inc. Homogeneous compositions of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements
US5534711A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5406509A (en) 1991-01-18 1995-04-11 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5296716A (en) 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5128099A (en) 1991-02-15 1992-07-07 Energy Conversion Devices, Inc. Congruent state changeable optical memory material and device
US5219788A (en) 1991-02-25 1993-06-15 Ibm Corporation Bilayer metallization cap for photolithography
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
US5359205A (en) 1991-11-07 1994-10-25 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5238862A (en) 1992-03-18 1993-08-24 Micron Technology, Inc. Method of forming a stacked capacitor with striated electrode
US5512328A (en) 1992-08-07 1996-04-30 Hitachi, Ltd. Method for forming a pattern and forming a thin film used in pattern formation
US5350484A (en) 1992-09-08 1994-09-27 Intel Corporation Method for the anisotropic etching of metal films in the fabrication of interconnects
US5469746A (en) * 1993-03-30 1995-11-28 Hitachi, Ltd. Electromagnetic flow meter
US5363329A (en) * 1993-11-10 1994-11-08 Eugeniy Troyan Semiconductor memory device for use in an electrically alterable read-only memory
BE1007902A3 (nl) 1993-12-23 1995-11-14 Philips Electronics Nv Schakelelement met geheugen voorzien van schottky tunnelbarriere.
US5500532A (en) 1994-08-18 1996-03-19 Arizona Board Of Regents Personal electronic dosimeter
JP2643870B2 (ja) 1994-11-29 1997-08-20 日本電気株式会社 半導体記憶装置の製造方法
US5543737A (en) 1995-02-10 1996-08-06 Energy Conversion Devices, Inc. Logical operation circuit employing two-terminal chalcogenide switches
US5930171A (en) * 1995-05-22 1999-07-27 Siemens Aktiengesellschaft Constant-current source with an EEPROM cell
US5869843A (en) 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
JP3363154B2 (ja) 1995-06-07 2003-01-08 ミクロン テクノロジー、インコーポレイテッド 不揮発性メモリセル内のマルチステート材料と共に使用するスタック／トレンチダイオード
US5751012A (en) 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5714768A (en) 1995-10-24 1998-02-03 Energy Conversion Devices, Inc. Second-layer phase change memory array on top of a logic device
US5694054A (en) 1995-11-28 1997-12-02 Energy Conversion Devices, Inc. Integrated drivers for flat panel displays employing chalcogenide logic elements
US5591501A (en) 1995-12-20 1997-01-07 Energy Conversion Devices, Inc. Optical recording medium having a plurality of discrete phase change data recording points
US6653733B1 (en) 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US5852870A (en) 1996-04-24 1998-12-29 Amkor Technology, Inc. Method of making grid array assembly
US5761115A (en) 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
JP3024570B2 (ja) * 1996-10-15 2000-03-21 日本電気株式会社 半導体集積回路
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US5825046A (en) 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US5846889A (en) 1997-03-14 1998-12-08 The United States Of America As Represented By The Secretary Of The Navy Infrared transparent selenide glasses
US5998066A (en) 1997-05-16 1999-12-07 Aerial Imaging Corporation Gray scale mask and depth pattern transfer technique using inorganic chalcogenide glass
US5933365A (en) 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US6051511A (en) 1997-07-31 2000-04-18 Micron Technology, Inc. Method and apparatus for reducing isolation stress in integrated circuits
KR100497638B1 (ko) * 1997-09-29 2005-07-01 마츠시타 덴끼 산교 가부시키가이샤 아날로그 메모리 및 화상처리 시스템
EP1044452B1 (en) 1997-12-04 2003-03-19 Axon Technologies Corporation Programmable sub-surface aggregating metallization structure and method of making same
US6011757A (en) 1998-01-27 2000-01-04 Ovshinsky; Stanford R. Optical recording media having increased erasability
US6122599A (en) * 1998-02-13 2000-09-19 Mehta; Shailesh Apparatus and method for analyzing particles
US6141241A (en) 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US6297170B1 (en) 1998-06-23 2001-10-02 Vlsi Technology, Inc. Sacrificial multilayer anti-reflective coating for mos gate formation
US5912839A (en) 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
US6469364B1 (en) 1998-08-31 2002-10-22 Arizona Board Of Regents Programmable interconnection system for electrical circuits
US6388324B2 (en) 1998-08-31 2002-05-14 Arizona Board Of Regents Self-repairing interconnections for electrical circuits
US6635914B2 (en) 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
US6487106B1 (en) 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
US6825489B2 (en) 2001-04-06 2004-11-30 Axon Technologies Corporation Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same
US6177338B1 (en) 1999-02-08 2001-01-23 Taiwan Semiconductor Manufacturing Company Two step barrier process
JP2002536840A (ja) * 1999-02-11 2002-10-29 アリゾナ ボード オブ リージェンツ プログラマブルマイクロエレクトロニックデバイスおよびその形成およびプログラミング方法
US6072716A (en) 1999-04-14 2000-06-06 Massachusetts Institute Of Technology Memory structures and methods of making same
US6143604A (en) 1999-06-04 2000-11-07 Taiwan Semiconductor Manufacturing Company Method for fabricating small-size two-step contacts for word-line strapping on dynamic random access memory (DRAM)
US6350679B1 (en) 1999-08-03 2002-02-26 Micron Technology, Inc. Methods of providing an interlevel dielectric layer intermediate different elevation conductive metal layers in the fabrication of integrated circuitry
US6423628B1 (en) 1999-10-22 2002-07-23 Lsi Logic Corporation Method of forming integrated circuit structure having low dielectric constant material and having silicon oxynitride caps over closely spaced apart metal lines
JP3325010B2 (ja) * 2000-05-09 2002-09-17 株式会社プロジェクト・オーガン 磁気固液分離装置
JP4213329B2 (ja) * 2000-06-15 2009-01-21 三菱電機株式会社 限流装置
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
KR100462712B1 (ko) * 2000-08-10 2004-12-20 마쯔시다덴기산교 가부시키가이샤 유기전자장치와 그 제조방법과 그 동작방법 및 그것을 사용한 표시장치
WO2002021542A1 (en) * 2000-09-08 2002-03-14 Axon Technologies Corporation Microelectronic programmable device and methods of forming and programming the same
US6856231B2 (en) 2000-09-08 2005-02-15 Nec Tokin Corporaton Magnetically biasing bond magnet for improving DC superposition characteristics of magnetic coil
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6567293B1 (en) 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6404665B1 (en) 2000-09-29 2002-06-11 Intel Corporation Compositionally modified resistive electrode
US6563164B2 (en) 2000-09-29 2003-05-13 Ovonyx, Inc. Compositionally modified resistive electrode
US6555860B2 (en) 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6653193B2 (en) 2000-12-08 2003-11-25 Micron Technology, Inc. Resistance variable device
US6649928B2 (en) 2000-12-13 2003-11-18 Intel Corporation Method to selectively remove one side of a conductive bottom electrode of a phase-change memory cell and structure obtained thereby
US6696355B2 (en) 2000-12-14 2004-02-24 Ovonyx, Inc. Method to selectively increase the top resistance of the lower programming electrode in a phase-change memory
US6437383B1 (en) 2000-12-21 2002-08-20 Intel Corporation Dual trench isolation for a phase-change memory cell and method of making same
US6569705B2 (en) 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US6646297B2 (en) 2000-12-26 2003-11-11 Ovonyx, Inc. Lower electrode isolation in a double-wide trench
US6531373B2 (en) 2000-12-27 2003-03-11 Ovonyx, Inc. Method of forming a phase-change memory cell using silicon on insulator low electrode in charcogenide elements
US6687427B2 (en) 2000-12-29 2004-02-03 Intel Corporation Optic switch
US6638820B2 (en) 2001-02-08 2003-10-28 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices
US6727192B2 (en) 2001-03-01 2004-04-27 Micron Technology, Inc. Methods of metal doping a chalcogenide material
US6348365B1 (en) 2001-03-02 2002-02-19 Micron Technology, Inc. PCRAM cell manufacturing
US6818481B2 (en) 2001-03-07 2004-11-16 Micron Technology, Inc. Method to manufacture a buried electrode PCRAM cell
US6473332B1 (en) 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
DE60220912T2 (de) 2001-05-07 2008-02-28 Advanced Micro Devices, Inc., Sunnyvale Speichervorrichtung mit einem sich selbst einbauenden polymer und verfahren zur herstellung derselben
US6480438B1 (en) 2001-06-12 2002-11-12 Ovonyx, Inc. Providing equal cell programming conditions across a large and high density array of phase-change memory cells
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6570784B2 (en) * 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
US6462984B1 (en) 2001-06-29 2002-10-08 Intel Corporation Biasing scheme of floating unselected wordlines and bitlines of a diode-based memory array
US6487113B1 (en) 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6673700B2 (en) 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6642102B2 (en) 2001-06-30 2003-11-04 Intel Corporation Barrier material encapsulation of programmable material
US6511867B2 (en) 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6514805B2 (en) 2001-06-30 2003-02-04 Intel Corporation Trench sidewall profile for device isolation
US6511862B2 (en) 2001-06-30 2003-01-28 Ovonyx, Inc. Modified contact for programmable devices
US6951805B2 (en) 2001-08-01 2005-10-04 Micron Technology, Inc. Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry
US6590807B2 (en) 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
CN1166051C (zh) * 2001-08-09 2004-09-08 西安电子科技大学 模拟存储方法及其温度补偿晶体振荡器
US6784018B2 (en) * 2001-08-29 2004-08-31 Micron Technology, Inc. Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry
US6507061B1 (en) 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
JP4214055B2 (ja) 2001-09-01 2009-01-28 エナージー コンバーション デバイセス インコーポレイテッド 青色レーザおよび／またはプラズモンレンズを用いて光データ記憶検索システムにおいて増大されたデータ記憶
US6545287B2 (en) 2001-09-07 2003-04-08 Intel Corporation Using selective deposition to form phase-change memory cells
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6690026B2 (en) 2001-09-28 2004-02-10 Intel Corporation Method of fabricating a three-dimensional array of active media
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6545907B1 (en) 2001-10-30 2003-04-08 Ovonyx, Inc. Technique and apparatus for performing write operations to a phase change material memory device
US6576921B2 (en) 2001-11-08 2003-06-10 Intel Corporation Isolating phase change material memory cells
US6667900B2 (en) 2001-12-28 2003-12-23 Ovonyx, Inc. Method and apparatus to operate a memory cell
US6625054B2 (en) 2001-12-28 2003-09-23 Intel Corporation Method and apparatus to program a phase change memory
US6512241B1 (en) 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6671710B2 (en) 2002-05-10 2003-12-30 Energy Conversion Devices, Inc. Methods of computing with digital multistate phase change materials
US6918382B2 (en) 2002-08-26 2005-07-19 Energy Conversion Devices, Inc. Hydrogen powered scooter
US6813177B2 (en) * 2002-12-13 2004-11-02 Ovoynx, Inc. Method and system to store information

Also Published As

Publication number Publication date
EP1864951A3 (en) 2008-05-21
CN101807666B (zh) 2015-03-18
EP1609034A2 (en) 2005-12-28
KR100721778B1 (ko) 2007-05-25
EP1864951A2 (en) 2007-12-12
TW200426918A (en) 2004-12-01
CN101807666A (zh) 2010-08-18
TWI253683B (en) 2006-04-21
US20050133778A1 (en) 2005-06-23
US20040233728A1 (en) 2004-11-25
US6912147B2 (en) 2005-06-28
WO2004081617A3 (en) 2005-09-29
CN1784642B (zh) 2010-04-28
KR100766678B1 (ko) 2007-10-15
US6813178B2 (en) 2004-11-02
US20070201255A1 (en) 2007-08-30
KR20070028544A (ko) 2007-03-12
JP2006522477A (ja) 2006-09-28
KR20050108388A (ko) 2005-11-16
CN1784642A (zh) 2006-06-07
US7315465B2 (en) 2008-01-01
WO2004081617B1 (en) 2005-11-10
US20040179390A1 (en) 2004-09-16
US7542319B2 (en) 2009-06-02
WO2004081617A2 (en) 2004-09-23

Similar Documents

Publication Publication Date Title
JP5047612B2 (ja) カルコゲナイド・ガラスの定電流素子、その製造及び操作方法
US7087454B2 (en) Fabrication of single polarity programmable resistance structure
US6891749B2 (en) Resistance variable ‘on ’ memory
US7289349B2 (en) Resistance variable memory element with threshold device and method of forming the same
US7723713B2 (en) Layered resistance variable memory device and method of fabrication
US7701759B2 (en) Memory cell device and programming methods
US7087919B2 (en) Layered resistance variable memory device and method of fabrication
US7745808B2 (en) Differential negative resistance memory
US20080093589A1 (en) Resistance variable devices with controllable channels
EP0558418A1 (fr) Cellule mémoire non volatile du type métal-ferroélectrique semi-conducteur
US20100171091A1 (en) Memory array for increased bit density and method of forming the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100305

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110701

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111003

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111011

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111101

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5047612

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250