JP5047461B2 - ディスプレイデバイス - Google Patents

Description

本発明は、少なくとも２つの安定状態を有するディスプレイデバイスに関し、より詳細には、マトリックスアドレス指定デバイス、及びそのようなデバイスをアドレス指定する方法に関する。

電界が印加されなくとも安定な２つ又はそれ以上の状態を示す様々なディスプレイデバイスが存在する。このタイプで最も普通のデバイスは、液晶材料を使用する。しかし、電気泳動、エレクトロクロミック、超小型電気機械式システム（ＭＥＭＳ）、微粒子ディスプレイなどの他のデバイスも公知である。
双安定性液晶ディスプレイは、Ｎ．Ａ．Ｃｌａｒｋ及びＳ．Ｔ．Ｌａｇｅｒｗａｌｌによって「Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．」、３６，１１，８９９（１９８０年）に説明されたような表面安定化強誘電性液晶（ＳＳＦＬＣ）デバイスを含む。それはまた、Ｂｅｒｒｅｍａｎ及びＨｅｆｆｎｅｒによる「Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．」，３７巻，１０９頁，１９８０年と、キラルイオン又はフレクソ電気結合を使用することにより、ネマチック液晶材料を２つの安定状態間で切り換えすることができることを示す特許出願ＷＯ９１／１１７４７（「双安定性電気キラル制御液晶光学デバイス」）及びＷＯ９２／００５４６（「フレクソ電気効果によって制御される表面双安定性を有するネマチック液晶ディスプレイ」）とに示されている。双安定性ネマチックディスプレイはまた、Ｄｏｚｏｖ（２００３年）により「ＳＩＤ（情報表示装置協会）紀要」，９４６−９４８頁に説明されている。電気泳動ディスプレイは、Ｌｉａｎｇ，Ｒ．Ｃ（２００３年）により「ＳＩＤ紀要」，８３８−８４１頁に説明されており、エレクトロクロミックディスプレイも同様に公知である。Ｈａｔｔｏｒｉ他（２００３年）により「ＳＩＤ紀要」，８４６−８４９頁に説明されたタイプの粉末ベースディスプレイも公知である。

ＷＯ９７／１４９９０は、ネマチック液晶の分子が同じ方位角平面内で２つの安定した事前傾斜角度を使用することができるように、所定の設計の表面アラインメント格子を使用して天頂双安定性デバイス（ＺＢＤ）を構築することができる方法を教示している。これらの状態の１つが高い事前傾斜状態であり、一方で、もう１つは低傾斜状態であり、２つの安定性液晶構成のいずれかを使用することができ、それらの間で容易に切り換えることができるデバイスが説明されている。ＷＯ９７／１４９９０が主張する２つの天頂安定性液晶の構成は、駆動用電気信号が除去されて、デバイスが機械的衝撃に対して高い抵抗性があることが証明された後は、低い駆動電圧（＜２０Ｖ）でミリ秒単位のラッチング時間を提供して高い多重化特性を可能にし、Ｅ．Ｌ．Ｗｏｏｄ他の「携帯式用途に適する天頂双安定性デバイス（ＺＢＤ）」，「ＳＩＤ紀要２０００」，３１巻，１１．２，１２４−１２７頁（２０００年）を参照することができる。Ｊｏｎｅｓ他（２００３年）による「ＳＩＤ紀要」，９５４−９５９頁には、そのような「ＺＢＤ」デバイスのラッチング閾値は、予め印加された電圧パルス（例えば、ｄｃ均衡化又はブランキングパルス）に応答して変えることができることが最近示されている。
ＷＯ９９／３４２５１は、捩れネマチック構成の負の誘電異方性材料を有する別の「ＺＢＤ」デバイスを教示している。代替の双安定性デバイスは、ＷＯ０１／４０８５３、ＥＰ１１３９１５１Ａ１、ＥＰ１１３９１５２Ａ１、及びＥＰ１１３９１５０Ａ１にも説明されている。特許出願ＷＯ０２／０８８２５は、２つよりも多い安定状態を伴う多重安定性を示す天頂安定性デバイスを説明している。

上述の種類の強誘電性及び「ＺＢＤ」デバイスは、極性のラッチングを使用して作動する。換言すれば、第１の極性（つまり正のパルス）が第１の安定状態にラッチングさせ、一方、第２の極性（つまり負のパルス）が第２の安定状態にラッチングさせる。双安定性コレステロール及び双安定性捩れネマチックディスプレイは、流れ効果を使用して作動し、そのようなデバイスでは、安定状態の任意の１つに切り換えるために、極性ではなくパルス形状を選択することができる。

いくつかの別々にアドレス可能な要素を有するディスプレイを提供するために、一方のセル壁に一連の行電極を有し、他方のセル壁に一連の列電極を有する液晶デバイスを作るのが普通である。このようにして、別々にアドレス可能な要素のマトリックスが形成され、所定の行と列に対して特定の電圧を印加することにより、デバイスのそれぞれ個々の要素に所定の電圧を印加することができる。ディスプレイのそれぞれの要素を別々に順にラッチするために適切な列及び行電圧波形を印加する手法は、通常、多重化と呼ばれる。

本明細書で「行」と「列」という用語は、波形を特定の組の電極への印加に制限するように意図していないことに注意すべきである。むしろ、この用語は、二組の電極を単に識別するために使用され、本明細書全体を通して一貫して互いに入れ替えることができる。アルファベット文字から軸線方向及び半径方向の円形電極に至る他の電極も可能である。また、それ自体か又は平面外電界と共にのいずれかで使用される平面内電極のための構成も存在する。

双安定液晶デバイスは、いわゆる「ｌｉｎｅ ａｔ ａ ｔｉｍｅ」多重化スキームを通常使用する。全体のフレームを書き込むために掛かる時間の間、データは、一組の電極（例えば、列）に連続して適用され、別の組の電極（例えば、行）は、ストロボ電圧を使用して連続してアドレス指定される。ピクセルでの合成波形（すなわち、ストロボとデータ波形の組合せ）は、ピクセルを反対の状態にラッチングさせるか（すなわち、選択データパルスが印加された時）、又は不変のままにしておくか（すなわち、非選択データが印加された時）のいずれかである。

２つの一般的なタイプの「ｌｉｎｅ ａｔ ａ ｔｉｍｅ」アドレス指定スキームである、２フィールドアドレス指定及びブランキングが公知である。２フィールドの作動を使用して、フレームは、黒のピクセルと白のピクセルとを別々にアドレス指定するために２つのフィールドに分割され、そのようなスキームを実施するための既知の波形は、図１に示されている。ブランキングされた作動では、供給されたデータとは無関係に１つの状態を無差別に選択するブランキングパルスは、アドレス指定パルスよりもいくらか早く先行する。ブランキングされるスキームを実施するための公知の波形が図２に示されている。ブランクは、１行又は数行先行して適用することができ、又は、全体のフレーム又は所定の数のラインに対して適用することができる。

上述のように、ストロボ電圧パルスと選択データパルスの組合せによりラッチングが生じるのに対して、ストロボ電圧パルスと非選択データパルスの組合せは、ラッチングを生じない。電圧と選択及び非選択データ波形の持続時間とが従来的に選択され、ストロボパルスと組み合わせられた時に、必要に応じてピクセルがラッチされるか否かのいずれかが保証され、すなわち、それぞれのピクセルが選択的にラッチされる。このように、データとストロボパルスは、アドレス指定されている特定のディスプレイのラッチング応答に照らして選択される。

典型的な従来技術の双方向液晶デバイスのラッチング応答が図３に示されている。この例では、正しい極性で十分なエネルギの電気パルスが１つの状態のドメインの核生成を始め、（例えば）反射率を変化させる。これらの小さなドメインは、反射率の更なる変化を伴わずにパルスの後にそのまま残る。よりエネルギの多いパルスを供給することにより、更なるドメインが作り出されて新しい状態のドメインを増加させる。反射率は、（τＶ）₁₀において（例えば）０％から１０％に、及び（τＶ）₉₀において９０％に増え、最終的にピクセルは新しい状態に完全にラッチされる。ラッチング遷移の幅は、部分ラッチングと呼ばれる。慣習により、これは、裸眼で分解することができないディスプレイの領域で測定された遷移の幅として取られる。

更に、図４に概略で示すように、ディスプレイパネル２の２つ又はそれ以上の領域は、異なるラッチング特性を有することができる。例えば、第１の領域４は、第２の領域６に対して異なるラッチング閾値を有することができる。セルに亘るラッチング曲線の差は、アラインメント及び表面エネルギのランダムな変化、セル間隙のより長い範囲の変動、電圧（例えば、電極に沿った抵抗性の損失による又はドライバ回路間の差による）又は温度などの望ましくない変化から生じる可能性がある。第１の領域４及び第２の領域６に対する応答は、図５のそれぞれ曲線８及び１０に示されている。更に、破線は１０％ラッチングの点、実線は９０％ラッチングの点を表す。

ストロボ電圧（Ｖ_s）とデータ電圧（Ｖ_d）がこの事例で従来どのように選択されたかという一例が、図５に破線１２で示されている。ここでは、Ｖ_sとＶ_dが選択され、そのために第１及び第２の領域の両方に対して、合成されたＶ_s＋Ｖ_dによって状態の望ましい変化が生じ、それに対してＶ_s−Ｖ_dは、いずれの領域をラッチするのにも不十分である。明らかに、これは、セルに亘る変化に対処するためにＶ_dが高くなる必要があることを意味する。変化がなかったとしたら、Ｖ_dは、デバイスの部分ラッチ幅に到達したであろう。必要なＶ_dの大きさは、次の式で与えられる。

この値は、一般的に、４Ｖと８Ｖの間にある（ディスプレイのサイズによる）。
データ電圧が比較的高くなると（例えば、４Ｖから８Ｖ）、結果的にディスプレイパネルの電力消費がより高くなる。例えば、上述のタイプの極応答を想定すると、ｄｃ均衡化を保証するためにデータ波形は通常双極性パルス（＋／−と−／＋）である。行の数が多くなると、セル間隙ｆ及びキャパシタンスＣのパネルによって拡散されるエネルギ（Ｅ）は、データ波形電圧（Ｖ_d）によって支配され、表示される画像に応じて以下の範囲内に入る。
１／２ｆ．ＣＶ_d ²≦Ｅ≦ｆ．ＣＶ_d ² （２）
従って、データ電圧は、パネルの電力消費に対して重大な影響を有することが分る。

更に、それぞれの列に対して高いデータ電圧を印加することは、任意の特定時間にアドレス指定されているライン以外の行の光学特性に悪影響を及ぼす可能性がある。上述のように、双安定性コレステロール及び双安定性捩れネマチックディスプレイは、流れ効果によってラッチングが引き起こされ、一方で、強誘電性の天頂双安定性デバイスは、極スイッチングを使用してラッチされる。しかし、殆どの双安定性液晶デバイスはまた、任意の極性のラッチング応答に加えて、適用フィールドのＲＭＳ信号に応答するであろう。正の誘電異方性材料に対して、導波器は、適用フィールドに平行に向き、一方、負の材料に対しては、液晶は、フィールドに垂直に向く。ＲＭＳ信号に対する液晶の再配向の程度は、液晶の弾性係数に正比例し、誘導異方性に対して逆比例する。

そのようなデバイスでは、ＲＭＳ効果によって生じた導波器の再配向は、ディスプレイをアドレス指定する時に配向の不要な変化（従って、光学遷移）を引き起こす可能性がある。例えば、アドレス指定信号の前と後で暗いディスプレイの領域は、アドレス指定信号の間に光に変化する可能性があり、邪魔な画像の「フラッシュ」を引き起こす。この効果を低減するのに役に立つように、材料は、「Ｆｒｅｅｄｒｉｃｋｓｚ」遷移が高電圧で存在して遷移の勾配が低くなるように選択される。しかし、これは、デバイス材料の選択を厳しく制約する可能性がある。

高いデータ電圧の使用に関連し、天頂双安定性デバイスに存在する更なる問題は、１つの状態（「ＺＢＤ」デバイスで使用される正の誘電異方性混合に対する）の望ましくないラッチングをもたらす任意のＲＭＳ電圧の影響である。この影響は、「グローバック」と呼ばれる。例えば、双安定性捩れネマチックデバイスなどの他のデバイスでも同じ影響が発生する。
双安定性ディスプレイは、２つの安定状態だけを有するが、いくつかの方法でグレースケールを提供することができる。例えば、グレースケールは、視聴者が知覚することができるよりも速い速度でそれぞれのピクセルを「オン」と「オフ」に切り換えることによってグレーレベルの知覚が提供される時間的及び／又は空間的ディザを使用して、又は、それぞれのピクセルを２つ又はそれ以上の重み付けられた別々にアドレス可能なサブピクセル領域に分割することによって実現することができる。

双安定性ディスプレイデバイスでの空間的及び／又は時間的なディザ手法の使用は、増大する複雑性と、従ってユニットコストとを犠牲にしている。例えば、空間的なディザは、行と列のドライバの数を増加させ、より薄いトラックを要求するので、トラックの抵抗とパネル内の抵抗性出力損失を増加させ、グレースケールの応答の線形性を保証するためにより精密なエッチングを要求する。別々にアドレス可能な領域の数の増加もまた、ピクセル間の間隙が存在するディスプレイの部分を増加させ、これがデバイスの口径比を低減する。当業者に公知の受動的にアドレス指定された双安定性デバイスが、少なくとも今のところは多数のグレースケールレベル及び動画を生成する能力を幾分制限されるのは、こういう理由からである。

アナログ（又はドメイン）グレースケールもまた公知である。これは、別々にアドレス可能なピクセルの領域内で部分的な（すなわち、不完全な）ドメインのスイッチングが使用され、そのためにピクセル内のドメインの数及び／又はサイズを変えることから別々のグレーレベルを形成することができる場合である。これは、強誘電性の液晶と双安定性コレステロールに以前使用されていた。例えば、ＧＢ２３１５８７６を参照すると、アナロググレースケールのための核生成の部位を提供するボールの追加が説明されている。

ドメイングレースケールの使用に関連する最大の欠点は、アドレス指定用波形の作動ウインドウがないことであり、それぞれのグレーレベルが特定のアドレス指定波形を使用して行われることである。望ましい波形が特定のピクセルに適用されるのを保証することは、抵抗性の電極に沿った損失、駆動回路の温度に起因する変化（使用に依存するので、パネルに亘って変動する）、又は駆動回路に対するバッチの差異のために、行及び／又は列に適用された波形に対する変化が発生する可能性があり、従って問題が多い。例えば、セル間隙の変動、アラインメント層の厚さ、セル温度、液晶のアラインメント、及び場合によっては画像の履歴に起因する同じフィールドに対する液晶の応答の変化もまた、デバイスに亘って発生する可能性がある。それらの偏差は、全て電気光学応答、従って観測されたアナログのグレーレベルの誤差の変動を引き起こす。

アナロググレースケールを達成するために、複数の閾値を有するデバイスを提供することも公知である。そのようなデバイスでは、例えば、電極に孔を形成したり、受動的な誘電体層を組み込んだり、又はアラインメントの変動をもたらすなどして、各ピクセルは、適用された電界に対して別様に応答する領域に細分される。複数の閾値を組み込む例は、Ｂｒｙａｎ−Ｂｒｏｗｎ他（１９９８）による「アジアディスプレイ紀要」、１０５１−１０５２頁に提供されており、天頂双安定性デバイスにおいて、ピクセルの領域の部分的スイッチングを可能にするピッチと形状が異なる格子を使用して、グレースケールを達成することができることが明らかにされている。同様のアナロググレースケール手法は、Ｂｏｎｎｅｔｔ，Ｔｏｗｌｅｒ，Ｋｉｓｈｉｍｏｔｏ，Ｔａｇａｗａ，及びＵｃｈｉｄａ（１９９７）による「ＦＬＣに対するＭＴＭグレースケールの制約及び性能」、第１８回国際ディスプレイ研究会議紀要，Ｌ４６−Ｌ４７に「ＳＳＦＬＣ」に関して説明されている。

上述のような複数閾値のアナログアドレス指定は、２状態双安定性デバイスに対して上述したように、依然として「ｌｉｎｅ ａｔ ａ ｔｉｍｅ」アドレス指定に依存し、すなわち、第１の電極（つまり行）に対してストロボ信号が供給され、ディスプレイの反対側の内面の電極の組（つまり列）に対して適切なデータ信号が供給される。１つ又はそれ以上のサブピクセル領域をラッチするために、データ信号をそれがストロボと組み合わせられるように変調することにより、異なる状態間での選択が実行され、望ましい中間状態に至る。

複数の閾値をアドレス指定することは、高いデータ電圧の使用に関連する上述の問題を悪化させる。例えば、ランダムな変動のために、全体のパネルに亘る２つのデータ信号間の区別（すなわち、±Ｖｄ＝ラッチ及び非ラッチ）を保証するのに必要な最も低いデータ電圧は、｜Ｖｄ_min｜によって与えられると仮定する。区別されるｍ個のグレー（すなわち、非オーバーラップアドレス指定ウインドウ）に対して、データ電圧は（ｍ−１）Ｖｄ_minとすることができる。例えば、パネル全体に亘る白黒の画像を表示するために、４Ｖのデータが必要となる場合を取る。４つの別々に識別可能かつアドレス可能なアナログレベルを提供するために、それぞれのピクセルが３つの領域に細分化される場合、それぞれのグレーがアドレス可能であることを保証するために必要な電圧スイングは、次に１２Ｖに増加する。これは、必要なドライバのコストに対する費用を追加し、更新の間に消散する電力は大きく、パネルのコントラストは、アドレス指定の間の不必要な「フラッシュ」によって激しく減少する。

ＷＯ９１／１１７４７ ＷＯ９２／００５４６ ＷＯ９７／１４９９０ ＷＯ９９／３４２５１ ＷＯ０１／４０８５３ ＥＰ１１３９１５１Ａ１ ＥＰ１１３９１５２Ａ１ ＥＰ１１３９１５０Ａ１ ＷＯ０２／０８８２５ ＧＢ２３１５８７６ ＵＳ６５１２５６９ ＵＳ６２４９３３２ Ｎ．Ａ．Ｃｌａｒｋ及びＳ．Ｔ．Ｌａｇｅｒｗａｌｌ、「Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．」、３６，１１，８９９、１９８０年 Ｂｅｒｒｅｍａｎ及びＨｅｆｆｎｅｒ、「Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．」，３７巻，１０９頁，１９８０年 Ｄｏｚｏｖ、「ＳＩＤ紀要」，９４６−９４８頁、２００３年 Ｌｉａｎｇ，Ｒ．Ｃ．、「ＳＩＤ紀要」，８３８−８４１頁、２００３年 Ｈａｔｔｏｒｉ他、「ＳＩＤ紀要」，８４６−８４９頁、２００３年 Ｅ．Ｌ．Ｗｏｏｄ他著「携帯式用途に適する天頂双安定性デバイス（ＺＢＤ）」、「ＳＩＤ紀要２０００」、３１巻、１１．２、１２４−１２７頁、２０００年 Ｊｏｎｅｓ他、「ＳＩＤ紀要」、９５４−９５９頁、２００３年 Ｂｒｙａｎ−Ｂｒｏｗｎ他、「アジアディスプレイ紀要」、１０５１−１０５２頁、１９９８年 Ｂｏｎｎｅｔｔ，Ｔｏｗｌｅｒ，Ｋｉｓｈｉｍｏｔｏ，Ｔａｇａｗａ，及びＵｃｈｉｄａ著「ＦＬＣに対するＭＴＭグレースケールの制約及び性能」、第１８回国際ディスプレイ研究会議紀要、Ｌ４６−Ｌ４７、１９９７年 Ｄｅ Ｇｅｎｎｅｓ及びＰｒｏｓｔ著「液晶の物理学」、第３章、「Ｏｘｆｏｒｄ Ｕｎｉｖｅｒｓｉｔｙ Ｐｒｅｓｓ」（ＩＳＢＮ０１９８５２０２４７）、１９９３年（第２版） Ｋｏｍａ他、「ＳＩＤ紀要」の２８−３１頁、１９９９年 Ｙａｎｇ他、「ＳＩＤ紀要」、ＸＸＸＩＶ，第２冊，９５９−９６１頁、２００３年

本発明の第１の態様によると、デバイスは、第１及び第２のセル壁の間に配置された材料の層を含み、少なくとも２つの安定な構成を使用して、その構成間に電気的にラッチすることができ、材料の層は、１つ又はそれ以上の別々の電気的アドレス可能な領域を含み、デバイスは、必要に応じて材料の層を選択的にラッチするための電圧パルスを使用して、電気的アドレス可能な領域のそれぞれに対して書き込むためのアドレス指定手段を更に含み、アドレス指定手段は、少なくとも第１及び第２のラッチング走査を使用して、１つ又はそれ以上の別々の電気的アドレス可能な領域のそれぞれに対して書込み、第１のラッチング走査は、第１の範囲内のラッチング閾値を有する材料を選択的にラッチするように配置され、第２のラッチング走査は、第２の範囲内のラッチング閾値を有する材料を選択的にラッチするように配置され、第１のラッチング走査は、第２のラッチング走査を適用する前に適用され、第２のラッチング走査は、第１の範囲内のラッチング閾値を有する材料をラッチするのには不十分である。

このようにして、第１のラッチング走査は、第１の範囲内の閾値を有するそれぞれの電気的アドレス可能な領域内の材料を選択的にラッチすることになる。換言すれば、第１の範囲内の閾値を有する材料の要求された安定な構成は、第１の走査中にアドレス指定手段によって選択され、これは、ラッチングを提供するのに（すなわち、材料を１つの安定した状態から他の状態に変更するのに）十分な電圧パルスか、又は材料をラッチするのに不十分な電圧パルスの適用を材料の最初の構成と最終の望ましい構成とに応じて要求することができる。特定の要求パターン（例えば、表示される画像）は、従って、デバイスに亘る第１の範囲内の閾値を有するその任意の領域に書き込まれる。好ましくは、第１のラッチング走査はまた、第２の範囲内のラッチング閾値を有する材料を無差別にラッチ（すなわち、ブランキング）することになる。

第１のラッチング走査の適用の後で、第２のラッチング走査が適用される。この第２のラッチング走査は、第２の範囲内の閾値を有する材料を選択的に要求された状態にラッチするように配置される。換言すれば、第２の範囲内の閾値を有する材料の要求された安定した構成は、第２の走査中にアドレス指定手段によって選択され、これは、ラッチングを提供するのに十分な電圧パルスか、又はラッチングを防止する電圧パルスの適用を材料の最初の構成に応じて要求することができる。第２のラッチング走査は、第１の範囲内の閾値を有する材料をそれがラッチしないように配置される。特定のパターン（例えば、表示される画像）は、従って、デバイスに亘る第１の範囲内の閾値を有するその任意の領域に書き込まれる。

以下に説明するように更に別の走査を適用することもできるが、それぞれの走査は、選択された範囲内のラッチング材料をラッチするが、先行走査の閾値内の材料に対しては何もラッチング効果を持たないという基本的な規則に従う。従って、ディスプレイ上の材料の層全体は、減少するラッチング閾値の領域をラッチする一連の２つ又はそれ以上のラッチング走査によって順番にアドレス指定される（例えば、持続時間又は電圧が減少した電圧パルスを適用することにより）。

極性双安定性デバイス（例えば、「ＺＢＤ」デバイス）が使用される時に、第１及び第２の範囲内のラッチング閾値は、連続から欠陥及び欠陥から連続の遷移（例えば、図１２を参照）を規定するサブ領域をそれぞれ含むことに注意すべきである。そのような遷移（つまり欠陥から連続）の１つは、第１の（つまり正の）極性のサブ領域を超え、一方で、第２のサブ領域（つまり連続から欠陥）は、第２の（つまり負の）極性のサブ領域を超えることになる。しかし、特定のデバイスに関してそのような遷移（例えば、連続から欠陥）の１つを規定することは、本質的に第２の遷移（例えば、欠陥から連続）を規定することになる。

第２のラッチング走査中の選択的ラッチングは、第１のラッチング走査の選択的ラッチングと何らかのオーバーラップを有する可能性がある。オーバーラップは、図１２から１４に関連して以下に説明するように、ラッチング応答内の非対称性に関する問題を克服するために、都合よく使用することができる。本明細書で使用される用語「第１の範囲」は、従って、第１の走査によって選択的にラッチされるが第２の走査によってラッチされない範囲内のラッチング閾値を有する任意の材料を意味する。

デバイスは、材料が第１及び第２の（及び、続く任意の）範囲内でラッチするか、又はそのような閾値の変化が製造又は他のランダムな変動から起きる規定された領域を有することができる。より広い温度範囲に亘ってデバイスがアドレス指定されるようにするためにも本手法を使用することができる。例えば、第１の温度において、全体のディスプレイは、第１の範囲内の閾値を有することができるのに対して、第２の温度においては、全体のディスプレイは、第２の範囲内の閾値を有することができる。デバイスの温度は、第１の温度から第２の温度まで変動するので、第１のラッチング走査によって選択的にラッチされたデバイスの部分は、１００パーセントからゼロまで次第に減少する。

２つ又はそれ以上の構成を有するデバイスをアドレス指定するのに本発明によるマルチ走査を使用することは、このようにいくつかの利点が得られる。第１に、ラッチング閾値が異なるいくつかの領域を有するデバイスの場合、異なるラッチングの領域は、２つ又はそれ以上の走査を使用して順次アドレス指定される。これによって、別々にアドレス可能な領域の数が別々に電気的アドレス可能な領域の数よりも大きくなるので、ピクセル間の間隙を低減し、及び／又は高解像度のデバイスを提供する。２つの異なるラッチング領域は、故意に製造することができ、又はランダムな変動から発生する。領域が故意に製造される場合、それぞれ別々に電気的アドレス可能な領域内の異なるラッチング領域の比は、以下でより詳細に説明するように、グレースケールを提供するように制御することができるか又は「重み付け」することができる。

多重化デバイスの場合、本発明による２つ又はそれ以上の走査を使用することにより、それぞれの走査のために必要なデータ電圧が減少することになる。上式（２）に示すように、走査の数が増加したとしても、データ電圧の減少によりデバイスの電力消費は大幅に減少する。事実、本発明により全体のデバイスをアドレス指定するために必要な最小データ電圧を、走査数に近い数の係数によって低減することが可能となる。従って、第１のラッチング走査及び第２のラッチング走査の使用は、従来技術の単一走査と比較して、デバイスの電力消費が約半分になることになる。データ電圧の減少に関連する更なる利点のいくつかは、光学遷移又はいわゆる「フラッシュ」の低減、及び１つの状態から別の状態内へのより少ない「グローバック」を含む。

更に、本発明は、デバイスが作動することができるラッチング閾値の範囲を増加させるのに使用することができる。例えば、これは、より広い温度範囲に亘ってデバイスに画像を書き込むことができ（例えば、ディスプレイが温度センサなしで作動するようにすることができ）、又は、従来技術のデバイスを使用して許容することができるよりも広いバッチ対バッチ／パネル対パネルの変動を有する製造工程と組み合わせて使用されることを意味する。当業者は認めるであろうが、電力消費を少なくすること、及びデバイスが作動することができる閾値の領域を広げることは相補的である。デバイスの作動領域が広がると、走査数の増加又はラッチング走査あたりのデータ電圧の増加が犠牲になる。

有利な態様においては、第１のラッチング走査は、第１のブランキング波形を含み、少なくとも２つの安定な構成の１つに材料を全てラッチする。換言すれば、ブランキングされたアドレス指定スキームを使用することができる。ブランキング走査は、単極性のパルス、双安定性のパルス、又は要求される任意の形状のパルスを有することができる。そのような様々なブランキングパルスは、好ましくはｄｃ均衡化され、従来技術でブランキングされたアドレス指定スキームとして公知であり使用されている。更なるブランキング波形はまた、第１及び第２のラッチング走査中に適用することができる。更なるブランキングは、第２の範囲内の閾値を有する材料を無差別にラッチするために配置されるが、第１の走査中に選択的にラッチされた材料（すなわち、第１の範囲内の閾値を有する材料）に対して効果を持たない。代替的に、第２の範囲内のラッチング閾値を有する材料に対する第１のラッチング走査のブランキングの効果は、更なるブランキングパルスの必要性を否定する可能性がある。

便利な態様においては、アドレス指定の手段は、第２のラッチング走査の適用の後で１つ又はそれ以上の更なるラッチング走査を適用し、更なるラッチングは、それぞれ、任意の先行する走査の閾値の範囲内のラッチング閾値を有する材料を選択的にラッチするように配置される。それぞれの走査は、続く全てのラッチング走査の所定の範囲のラッチング閾値を有する任意の材料を無差別にラッチする（すなわち、ブランキングする）こともまた望ましい。

好ましくは、材料のラッチングは極性に依存する。極性に依存する材料の望ましい状態は、適切な大きさ、持続時間、及び極性の電圧パルスを使用して選択することができる。そのようなデバイスの例は、上述の「ＺＢＤ」及び「ＳＳＦＬＣ」デバイスを含み、（例えば）正の極性のパルスは、第１の状態にラッチし、一方で、負の極性は第２の状態にラッチする。本発明は、双安定性コレステロール及び双安定性捩れネマチックデバイスのような状態間のラッチングがパルスの形状によって制御される非極性従属デバイスにも同様に適用することができることも認識されるべきである。極性に依存する材料を使用する時に、第１のラッチング走査に対しては、第１の極性のラッチングパルスを使用する材料をラッチし、第２の走査に対しては、第１の極性のラッチングパルスに対して反対の極性のラッチングパルスを使用する材料をラッチするのが好都合である。

それぞれのラッチングパルスは、確実に均衡化が維持されるように、極性が反対の１つ又はそれ以上の更なるパルスと組み合わせることができることに注意すべきである。例えば、それぞれのラッチングパルス（すなわち、選択的ラッチングをさせるパルス）は、極性が反対でラッチングを起こさせない形状のパルスに先行させるか、又は追随させることができる。代替的に、第１のラッチング走査及び第２のラッチング走査は、同じ極性（たとえば正）のラッチングパルスを有することができ、第１及び第２の走査中に第２の範囲内の閾値を有する材料をブランキングする（だけの）ために、反対の極性（例えば、負）のブランキングパルスが適用される。

便利な態様においては、材料の層は、第１の範囲内のラッチング閾値を保持するように配置された第１の範囲と、第２の範囲内のラッチング閾値を保持するように配置された第２の範囲とを有する。デバイス内に異なる閾値領域を提供するために、上述のようないくつかの手法を使用することができる。材料の特性を変えることに加えて、例えば、表面で材料のアラインメントを制御することにより、電極の特性を変えることができる。異なる既知の閾値の別々のラッチング領域の提供により、同じ（走査ラインの）駆動回路から駆動することが可能になるので、必要な電子式ドライバの数を低減し、従って、パネルのコストを下げることができる。

有利な態様においては、更なる（すなわち、第３の及びその後の）ラッチング走査が適用される時に、材料の層は、１つ又はそれ以上の更なる領域を保持し、更なる領域は、それぞれ、更なるラッチング走査の所定の領域内のラッチング閾値を有する。
便利な態様においては、材料の層は、複数の別々の電気的アドレス可能な領域を有する。有利な態様においては、複数の別々の電気的アドレス可能な領域は、それぞれ、ラッチング閾値が異なる２つ又はそれ以上の領域を有する。ラッチング閾値が異なる領域を有する材料の層の部分は、各別々の電気的アドレス可能な領域内に都合よく重み付けされる。これによって、空間ディザが実施される。

デバイス内の異なるラッチング閾値を有する領域の準備が公知であることを認めるべきである。しかし、従来技術のデバイスは、アナロググレースケール手法を使用してそのような閾値の差を利用している。アナロググレースケールは、単一の走査で所定の範囲内のラッチング電圧を印加し、別々の電気的アドレス可能な領域の部分は、印加された電圧に応じてラッチされる。このように、従来技術のアナロググレースケールは、閾値が異なり、かつ異なる状態に電気的アドレス可能な単一の別々の領域内の材料を選択的にラッチするための機能を何も提供しない。本発明は、従って、アナロググレースケール手法と組み合わせることができることに注意すべきである。例えば、第１のラッチング走査は、第１の範囲内の閾値を有する材料の部分ラッチングを引き起こすように配置することができる。同様に、第２及び任意の更なるラッチング走査は、部分ラッチングを引き起こすように配置することができる。

行の電極が第１のセル壁に配置され、列の電極が第２のセル壁に配置され、それによって別々にアドレス可能な領域のマトリックスを提供することが望ましい。そのような構成では、少なくとも第１及び第２のラッチング走査は、行の電極に対してストロボ電圧パルス、及び列の電極に対して電圧パルスを印加し、それぞれ別々の電気的アドレス可能な領域に対してアドレス指定手段により都合よく適用され、ストロボ及びデータ電圧パルスは、それぞれの別々のアドレス可能な領域で必要な合成電圧パルスを生成するように配置される。これによって、いわゆる「ｌｉｎｅ ａｔ ａ ｔｉｍｅ」アドレス指定が実施される。

便利な態様においては、第１のラッチング走査の電圧パルスのエネルギ、すなわち、時間と電圧の積は、第２のラッチング走査の電圧パルスのエネルギを超える。エネルギは、パルス電圧、パルス幅、又はパルス電圧とパルス幅の両方を低減することにより、走査毎に変えることができる。異なる特性もその後の走査の間に変えることができ、例えば、ストロボパルスの電圧は、第１の走査から第２の走査までに低減することができ、一方で、パルスの持続時間は、第２の走査から第３の走査までに減少される（又は、パルス形状が変わるなど）。特定のデバイスに関しては、パルスのエネルギは不変であり、パルス形状又はタイミング（例えば、遅れ）が変化してパルスのラッチング効果を変えることが認められるであろう。

便利な態様においては、アドレス指定手段は、それぞれラッチ又は非ラッチするための選択又は非選択データパルスを供給するように配置される。換言すれば、「ｌｉｎｅ ａｔ ａ ｔｉｍｅ」アドレス指定は、選択及び非選択合成パルスをもたらすために、ストロボ電圧パルスと組み合わせて選択及び非選択データパルスを使用して実施することができる。
有利な態様においては、それぞれの行は、第１のラッチング走査及び第２のラッチング走査と共に連続してアドレス指定される（すなわち、連続アドレス指定）。代替的に、特定の環境では、第１のラッチング走査及び続いて全ての行が、第２のラッチング走査を使用してアドレス指定されることが好都合であることを証明することができる（すなわち、順次アドレス指定）。

更に、順次アドレス指定と連続アドレス指定の組合せを使用することができ、そのためにディスプレイの一部分が第１及び第２のラッチング走査によってラッチされ、次に、ディスプレイの第２の部分が第１及び第２のラッチング走査によってラッチされる。例えば、ディスプレイの上半分は、第１及び第２のラッチング走査を使用してラッチすることができ、続いて、ディスプレイの下半分を第１及び第２のラッチング走査を使用してラッチすることができる。

ある期間に亘る荷電の蓄積を回避するために、適用されたデータ及びストロボ波形は、実質的にｄｃ均衡化されるのが望ましい。
当業者は、本発明がいくつかの異なるアドレス指定スキームのいずれか１つを使用して実施することができることを認識するであろう。事実、従来技術の大部分のブランキングされた２フィールドのスキームは、本発明に従って適応させることができると考えられる。

有利な態様において、デバイスは、各別々の電気的アドレス可能な領域に対して、アドレス指定手段が第２の範囲内のラッチング閾値を有する材料を第１の範囲のラッチング閾値を有する材料と同じ構成にラッチするように配置されるように構成される。このようにして、要求されたパターンは、デバイスに亘るラッチング閾値のいかなる変動にも関係なく、デバイスの各別々に電気的アドレス可能な領域に書き込むことができる。多重化デバイスの場合、これは、必要なデータ電圧を低減し、従って、以下に説明するようにデバイスの電力消費を低減することができる。

代替的に、各別々の電気的アドレス可能な領域に対して、第２の範囲のラッチング閾値を有する材料を第１の範囲のラッチング閾値を有する材料の別の構成に選択的にラッチすることができるようにアドレス指定手段が配置されるように有利にデバイスを構成することができる。従って、別々の電気的アドレス可能な領域内にあって第１の範囲内の閾値を有する任意の材料は、第２の閾値を有するその領域内の材料によって使用されたものと異なり、安定構成内に選択的にラッチすることができる。これは、特に、各別々のアドレス可能な領域がラッチング閾値が異なる良好に規定された領域によって構成された時に、多くの利点を有する。特に、そのような構成により、走査用の電子機器及び電極の量をデバイスにおいて低減することができ、一方、要求された状態にラッチすることができる同数の要素を維持することができる。

便利な態様においては、第１及び／又は第２の走査中の選択的ラッチングは、それぞれ第１の範囲内及び第２の範囲内の閾値を有する材料を部分的にラッチするように配置される。換言すれば、公知のアナロググレースケール手法を本発明と共に使用することができる。
デバイスは、材料の層のラッチング閾値が光照射に応じて変化するように、感光性の層を有利に含むことができる。例えば、材料層のラッチング閾値の変更を可能にするために、光伝導層をデバイスに組み込むことができる。これは、フレーム間の閾値の変更を可能にし、第１の範囲内のラッチング閾値を有する第１の範囲を形成する材料層の量、及び／又は第２の範囲内のラッチング閾値を有する第２の範囲を形成する材料層の量を制御するために使用することができるであろう。

カラーフィルタ要素も同様に有利に設けることができる。
有利な態様においては、材料層は、ネマチック液晶材料などの液晶を含む。本明細書では、ネマチックという用語は長ピッチのコレステロール材料を含むものとする。要求される任意の捩れを与えるために、ネマチック液晶にキラルドーパントもまた含むことができる。
有利な態様においては、２つの安定構成間の遷移は、第１のセル壁でのアラインメント遷移によって媒介される。

便利な態様においては、ネマチック液晶材料の層と接触する第１のセル壁の表面は、第１のセル壁の近くに液晶材料の少なくとも２つの安定表面アラインメント構成をもたらすようなプロフィールに形成される。プロフィールを有する表面をもたらすために、フォトリソグラフィ又は変形可能材料のエンボス加工のようないくつかの公知の手法を使用することができる。
第２のセル壁の内面に対して単安定性表面処理を適用することができる。例えば、ホメオトロピック界面活性剤又は研磨ポリマーのような平面的均一層がある。

便利な態様においては、第１のセル壁のプロフィール表面は、双安定性表面アラインメント格子構造を構成する。代替的に、例えば、ＷＯ０１／４０８５３、ＥＰ１１３９１５１Ａ１、ＥＰ１１３９１５２Ａ１、又はＥＰ１１３９１５０Ａ１に説明されたような任意の適切なプロフィールを有する双安定性表面を使用することができる。
有利な態様においては、ネマチック液晶材料と接触している第２のセル壁の表面は、第２のセル壁に隣接する液晶材料の少なくとも２つの安定表面アラインメント構成をもたらすようなプロフィールに形成される。ここでもまた、有利な態様においては、第２のセル壁のプロフィール表面は、双安定性表面アラインメント格子構造を構成する。

有利な態様においては、デバイスは、πセル構成をもたらすように配置することができる。
そのようなπセル構成では、液晶材料の層は、少なくとも第１の状態と第２の状態との間でスイッチング可能であり、第１の状態と第２の状態は、その間で高速の電気的スイッチングを可能にするように十分に低い傾斜を含み、第１のセル壁の内面は、傾斜が異なる２つ又はそれ以上の表面アラインメント構成を液晶材料の層に提供するように配置される。

換言すれば、第１及び第２の状態は非傾斜状態であり、その間で迅速に切り換えることができる。第１のセル壁は、２つの安定表面アラインメント構成を与えるために、２つ又はそれ以上のアラインメント構成を提供する表面プロフィールを構成することができる。例えば、上述の内面は、第１のセル壁の内面に保持された材料の層にエンボス加工された表面アラインメント格子を構成することができる。πセルデバイスは、印加された電界がなくても第１の状態及び／又は第２の状態が残るように有利に配置することができる。

本発明のπセルは、従って、公知のπセルに比べて利点を有する液晶デバイスを提供する。例えば、印加された電界がない状態で実質的に非傾斜状態の安定性は、デバイスに書き込まれた画像がアドレス指定電圧が取り除かれた時に残ることを意味する。これは、印加された電界なしに画像を保存するための機能と連結するπセル構成の迅速なスイッチング速度を可能にする。このようなデバイスの本来の安定性は、デバイスの領域が画像の更新を要求された時だけにアドレス指定されることを可能にし、従って、静的又はゆっくりと更新された画像が表示された時のデバイスの電力消費を低減させる。例えば、これは、要求があれば高解像度ＴＶ映像速度の画像を表示することができるが、より低い更新周波数又は部分的な更新が使用される時にはバッテリ電力を節約するために低い更新速度を使用することができるｅブック及びラップトップの形成を可能にする。
πセルデバイスはまた、材料を傾斜状態から非傾斜状態に切り換えるための初期（低速）アドレス指定段階の必要性、又は特定の非傾斜状態を安定化するためのポリマー安定化マトリックスの使用を解消する。以下に説明するように、傾斜状態が形成されたとしても、表面遷移は、非傾斜状態を選択するのに使用することができる速度を増す。

用語「曲げ」、「傾斜」、及び「捩れ」は、ネマチック液晶材料の弾性変形の考察から生まれ、Ｄｅ Ｇｅｎｎｅｓ及びＰｒｏｓｔ著「液晶の物理学」、第３章、「Ｏｘｆｏｒｄ Ｕｎｉｖｅｒｓｉｔｙ Ｐｒｅｓｓ」（ＩＳＢＮ０１９８５２０２４７）、１９９３年（第２版）に詳細に説明されている。要約すると、ネマチック液晶材料のあらゆる変形は、「傾斜」、「曲げ」、及び「捩れ」の変形成分を用いて説明することができる。デバイスにおいては、液晶材料によって使用された全ての構成は、３つの変形成分（すなわち、傾斜、曲げ、及び捩れ）を使用して説明することができる。

大部分のアラインメント状態は、２つ又はそれ以上の弾性変形を含む。これは、特に平行壁のセルに対して真であり、１つの面から別の面への傾斜の一定の変化は、傾斜と曲げの両方の変形を含む。更に、格子整列表面の近辺では、導波器は、実質的な弾性変形を受ける可能性があり、やはり傾斜と曲げの両方を含む。そのような例では、表面プロフィールから離れたある距離（通常、大部分のセルの中への繰返しプロフィールの１ピッチ以内の距離）において、２次元導波器の変化は減少し、表面は、一定の事前傾斜を提供すると言える。更に、大部分のセルの中への特定状態の範囲の導波菅の変動は一次元であり、２つの面の相互作用に関連して印加されたフィールドと弾性変形に従って、デバイスの平面法線に対して平行な方向に変動する。用語「事前傾斜」は、表面に極めて接近して、この表面の構造によって誘導された導波菅のこの均一なアラインメントを意味することに注意すべきである。導波菅の傾斜は、アラインメントの作用又は電界の下で変動し得る導波菅フィールドの局所的な向きを表す。

本明細書では、用語「非傾斜状態」は、傾斜成分が小さい液晶の構成、例えば、主要な変形成分が曲げである状態を意味する目的で使用される。ホメオトロピック状態はゼロ傾斜を含み、従って、実質的に非傾斜の領域の定義に含まれることに注意すべきである。
非傾斜状態の特に重要な例は、曲げの状態である。曲げの状態では、大部分のセルの導波菅の傾斜は、両方のアラインメント壁の傾斜に等しいか、又はそれよりも大きい。特に、曲げ状態は、導波菅がセルの面に対して垂直に整列した大部分のセル内に、通常はポイントを有することになる。この理由のために、ＵＳ６５１２５６９のコラム１の５６行目に説明されるように、そのような非傾斜の曲げ状態は、垂直又は「Ｖ状態」と呼ばれることがある。更に、そのような曲げ状態では、垂直に整列した導波菅の両側の曲げ変形は反対方向である。以下により詳細に説明するが、捩れ成分は、セルの厚さを通じて（例えば、第１のセル壁から第２のセル壁まで）液晶導波菅の任意の平面内の回転によって決定され、光学応答を調整するように必要に応じて選択することができる。換言すれば、傾斜及び実質的に非傾斜の状態は、両方とも、捩れているか又は捩れていない形態のいずれかで形成することができる。

有利な態様においては、πセルの第１の状態は曲げ状態であり、大部分のセルのポイントにおける液晶材料の傾斜は、第１のセル壁及び第２のセル壁の液晶材料の事前傾斜よりも大きい。これは、恐らく「ＺＢＤ」欠陥状態である。
上述のように、天頂双安定性又は多安定性デバイスは、１つ又はそれ以上の欠陥状態（すなわち、液晶の欠陥が１つの面で表面アラインメント構成をもたらす状態）と、連続（非欠陥）状態とを示す。従来技術の「ＺＢＤ」デバイスは、大部分のセルの液晶導波菅（すなわち、長い分子軸の平均の方向）が、セル壁に対して実質的に垂直な方向に向けられた欠陥状態ではなく、ハイブリッドのネマチック欠陥状態、均一な欠陥状態、又は捩れのある均一な欠陥状態を示すことに注意すべきである。このタイプの実質的に非傾斜（例えば、曲げ）欠陥状態を形成する利点は、上述のように、第２の実質的に非傾斜の状態に迅速に切り換える機能である。

本明細書では、セルの中間点は、第１及び第２のセルに平行に位置し、第１のセル壁を規定する平面と第２のセル壁を規定する平面との間に実質的に中間に配置された液晶材料内の平面として取られる。１つ又はそれ以上の格子面を有するデバイスに対しては、一方の面から他方の面までの平均距離の１格子ピッチ内に中間点が取られ、デバイス内の少なくとも１ピクセルの領域に亘って平均値が取られる。実質的に中間にある点は、恐らく壁間の距離の１／４からその距離の３／４までの任意の点である。

便利な態様においては、πセルが第１の状態に切り換えられる時は、セルの中間点近辺の液晶分子は、実質的に第１及び第２のセル壁に対して垂直な方向に向けられる。換言すれば、大部分のセルの上述のポイントにおける液晶材料の傾斜は、実質的に９０°である。これが、いわゆる「ＺＢＤ」連続状態である。
２つの状態の１つにラッチするために、電気的アドレス指定信号がπセルデバイスに印加され、それらは、全て非傾斜状態であり、その１つは、好ましくは曲げ状態である。電気的アドレス指定手段は、アドレス指定信号の少なくとも一部の間に、少なくとも１つのピクセルの領域内の天頂双方向性表面が連続状態にラッチされるのを保証するように配置される。便利な態様においては、このアドレス指定手段は、導波菅非傾斜状態にあり、望ましくない傾斜状態にないことを保証するので、各ピクセルスイッチングイベントの最初に提供される。この最初の非傾斜状態は、次の状態への導波菅フィールドの変化が急速であることを保証するので、好ましくは、ＨＡＮ状態である。

好ましくは、上述の第２のセル壁の内面は、２つ又はそれ以上の表面傾斜が異なる表面アラインメント構成を上述の液晶材料の層にもたらすように構成される。換言すれば、両方の面が液晶材料に対して２つ又はそれ以上の異なる面傾斜角度を与えることができる「二重ＺＢＤ」πセルデバイスが提供される。
便利な態様においては、第２の状態は、実質的にホメオトロピック（連続）状態である。換言すれば、液晶の分子は、第２の実質的に非傾斜状態にあるセルの厚さ全体を通してセル壁に垂直な方向に位置する。

有利な態様においては、本発明の二重「ＺＢＤ」πセルデバイスでは、上述の第１のセル壁の内面によって提供される２つ又はそれ以上の表面アラインメント構成間のラッチング閾値は、上述の第２のセル壁の内面によって提供された２つ又はそれ以上の安定表面アラインメント構成間のラッチング閾値を超える。そのような場合、上述の第２のセル壁の最低の傾斜の表面アラインメント構成はまた、第２のセル壁で提供された２つ又はそれ以上の安定アラインメント構成の全ての事前傾斜よりも小さい事前傾斜を有するのが望ましく、すなわち、閾値がより高い表面上の「ＺＢＤ」欠陥状態の事前傾斜は、閾値がより低い表面上の「ＺＢＤ」欠陥状態の事前傾斜を超える。

好ましくは、上述の第２のセル壁の内面は単安定性であり、液晶材料に９０°よりも小さい事前傾斜を与える単一のアラインメント構成をもたらすように配置される。有利な態様においては、２つ又はそれ以上の表面アラインメント構成の第１のセル壁の各事前傾斜は、第２のセル壁でもたらされる事前傾斜を超える。便利な態様においては、セルの中間点の傾斜は５°を超える。有利な態様においては、少なくとも第１の状態及び第２の状態の任意の１つ又はそれ以上は捩れている。換言すれば、捩れたπセル構成を形成することができる。捩れは、有利な態様においては、１８０度までであろう。

第１のセル壁と第２のセル壁とは、好ましくは電極を保持し、複数の別々の電気的アドレス可能な領域を形成する。例えば、行の電極は、第１のセル壁に設けられ、列の電極は、第２のセル壁に設けられるので、別々にアドレス可能な領域のマトリックスが形成される。ピクセルのいくつか又は全ては、逆並列ダイオード、薄膜トランジスタ、又はシリコン論理回路のような非線形要素を含むことができる。代替的に、デバイスは、単一ピクセルの高速光学シャッタとすることができる。

上述の第２の状態が、液晶材料が使用することができるエネルギ的に最高に適合する状態であることは好都合である。例えば、第２の状態は、連続高傾斜の状態とすることができ、デバイスは、実質的に非傾斜状態が、液晶材料が使用することができるエネルギ的に最高に適合する状態であるように配置される。従って、デバイスは、製造時に第２の実質的に非傾斜状態（すなわち、連続状態）を形成する傾向がある。従って、ピクセル間の間隙にある液晶材料は、連続状態を形成し、この状態は、第１の実質的に非傾斜の状態（傾斜状態ではなく）が各ピクセル内に常に形成されることを保証することになる。

例えば、最初の冷却時に高傾斜の連続状態を自然に形成するために天頂双安定性表面が配置される場合、ピクセル間の間隙の少なくとも一部がスイッチングの後に非傾斜状態のまま存続する。例えば、比較的浅く格子化が行われる可能性があるので、それは、依然として双安定性（すなわち、高傾斜及び低傾斜間にエネルギ障壁が存在する）であるが、高傾斜状態は、低傾斜欠陥状態よりも低エネルギである。従って、ピクセル間の間隙は、傾斜状態を核生成するように作用しないが、非傾斜状態を有利に核生成する。非傾斜状態の核生成部位をピクセル間の間隙（好ましくは、各ピクセルを取り囲んでいる）に導入するための以前の手法と異なり、この方法は、余分な製造コストなしで行うことができ、表面のデザインに固有のものである。傾斜を制御するためのデザインに関する更なる情報は、上述の従来技術に見出すことができる。

有利な態様においては、液晶材料の層は、ネマチック液晶材料である。本明細書では、ネマチック液晶材料は、長ピッチのコレステロールを含む。要求される任意の捩れをもたらすために、キラルドーパントが混合される場合もある。有利な態様においては、液晶材料は、正の誘電異方性を有する。
便利な態様においては、第１のセル壁は、事前傾斜が異なる２つの表面アラインメント構成をもたらすように配列される。換言すれば、第１のセル壁は、例えば、表面アラインメント格子のような双安定性表面構造を有する。代替的に、ＷＯ９９／３４２５１に説明されるように、２つよりも多い表面アラインメント構成が形成される場合がある。

πセルデバイスはまた、一方又は両方が液晶材料の層に２つ又はそれ以上の安定アラインメント構成を形成するように準備された一対のセル壁の間に配置され液晶材料の層を含むことができ、この２つ又はそれ以上の安定アラインメント構成は、連続状態と１つ又はそれ以上の欠陥状態とを含み、このデバイスは、この連続状態と１つ又はそれ以上の欠陥状態のいずれか１つとの間でスイッチング可能であり、この１つ又はそれ以上の欠陥状態の１つは、大部分のセルにおけるポイントでの液晶材料の傾斜のマグニチュードが、いずれかのセル壁での液晶材料の事前傾斜よりも大きい曲げ状態である。好ましくは、上述のデバイスが上述の曲げ状態の時は、セルの中間点の液晶分子は、上述のセル壁に対して垂直に位置する。

印加された電界がない時には切り換えられた状態の各々が持続するπセル液晶デバイスを提供することもできる。
更に、πセルデバイスは、一対のセル壁の間に配置されて、ピクセル間の間隙によって分離された複数のピクセルを備えた液晶材料の層を含むことができ、この一対のセル壁の少なくとも一方の内面は、このピクセル及びピクセル間間隙の両方において、事前傾斜が異なる２つ又はそれ以上の表面アラインメント構成をもたらすように配置され、この材料は、実質的に非傾斜の状態が上述のピクセル間間隙に持続するように、電界がない時に実質的に非傾斜の状態を使用するように配置される。

それに加えて、πセルデバイスは、一対のセル壁の間に配置された液晶材料の層を含むことができ、この液晶材料の層は、少なくとも２つの実質的に非傾斜状態の間で高速で電気的スイッチ可能であり、このデバイスはまた、使用する前に、傾斜状態から上述の非傾斜状態のいずれかにスイッチ可能であり、上述のセル壁の少なくとも一方の内面は、同じ方位角平面に２つ又はそれ以上の異なる事前傾斜角度を付与するように配置される。有利な態様においては、傾斜状態は、非傾斜状態に１秒未満で切り換えることができる。

便利な態様においては、液晶材料の少なくとも２つの安定表面アラインメント構成間の第１のセル壁のラッチング閾値は、液晶材料の少なくとも２つの安定表面アラインメント構成間の第２のセル壁のラッチング閾値を超える。更に、液晶材料の第１のセル壁のラッチング閾値は、上述の第１の範囲に入り、液晶材料の第２のセル壁のラッチング閾値は、上述の第２の範囲に入ることが好ましい。
２つ又はそれ以上の上述の少なくとも２つの安定な構成は、好ましくは、光学的に区別可能であることを認めるべきである。当業者は、偏波器や遅延フィルムなどの使用が様々な構成間の光学コントラストをもたらすことができる方法を認識するであろう。好ましくは、使用される材料の層は双安定性である。代替的に、材料は、有利な態様においては、３つ又はそれ以上の安定な構成を含むことができる。電気泳動粒子（例えば、荷電粒子又は荷電された液滴）を材料の層に含めることもできる。

材料の層は、有利な態様においては、キャリアマトリックス内に双安定性材料の液滴を含むことができる。液滴は、着色することができ、コレステロール液晶材料を含むことができる。材料は、代替的に、粒子状物質を含むことができる。
上述のように材料の第１の層を有するデバイスは、１つ又はそれ以上の更に別の材料の層を更に含むことができ、この更に別の材料の層の各々は、一対のセル壁の間に配置され、１つ又はそれ以上の別々の電気的アドレス可能な領域を含み、この更に別の材料層の各々の１つ又はそれ以上の別々の電気的アドレス可能な領域の各々は、上述の材料層の電気的アドレス可能な領域の１つと平行に上述のアドレス可能な手段と電気的に接続される。有利な態様においては、材料の第１の層と上述の１つ又はそれ以上の更に別の材料層とは、光学スタックに配置することができる。このようにして、以下に更に詳細に説明するタイプの光学スタックデバイスが提供される。

本発明の第２の態様によると、少なくとも２つの安定な構成を使用することができてそれらの間に電気的にラッチされ、かつ１つ又はそれ以上の別々の電気的アドレス可能な領域を有する拘束された材料層を含むディスプレイデバイスをアドレス指定する方法が提供される。本方法は、（ａ）第１の範囲内のラッチング閾値を有する材料を選択的にラッチするために、第１のラッチング走査でディスプレイデバイスの各別々の電気的アドレス可能な領域をアドレス指定し、（ｂ）第２の範囲内のラッチング閾値を有する材料を選択的にラッチするために、第２のラッチング走査でディスプレイデバイスの各別々の電気的アドレス可能な領域を次にアドレス指定する段階を含み、上述の第２のラッチング走査は、上述の第１の範囲内の閾値を有する材料をラッチするには不十分である。

便利な態様においては、上述の第１のラッチング走査は、上述の第２の範囲内のラッチング閾値を有する材料を、上述の少なくとも２つの安定構成の１つの中に無差別にラッチする（すなわち、ブランキングする）。
有利な態様においては、本方法は、第１及び第２のラッチング走査を使用してデバイスをアドレス指定する段階の後に、各々が所定のエネルギ範囲内のラッチング閾値を有する材料を選択的にラッチするように配置された１つ又はそれ以上の更に別のラッチング走査を使用してディスプレイをアドレス指定する段階を更に含み、所定のエネルギ範囲の高い部分のエネルギは、先行するラッチング走査のエネルギ範囲の高い部分のエネルギよりも低い。
便利な態様においては、デバイスは、複数の別々の電気的アドレス可能な領域を含む。

本発明の第３の態様によると、２つ又はそれ以上の安定な構成を有し、別々の電気的アドレス可能な領域のマトリックスを備えたディスプレイデバイスに情報のフレームを書き込む方法が提供され、本方法は、３つ又はそれ以上のアドレス指定フィールドを使用してデバイスを多重化する段階を含む。第１のフィールドは、有利な態様においては、ディスプレイデバイスをブランキングし、第２のフィールドは、第１の範囲内のラッチング閾値を有する材料を選択的にラッチすることができ、一方で、第３のフィールドは、第２の範囲内のラッチング閾値を有する材料を選択的にラッチする。
本発明は、ここで添付図面を参照して単に例示的に以下に説明される。

図６を参照すると、本発明の原理が示されている。図６のパルスの持続時間対電圧のプロットは、双安定性デバイスの第１の領域６０と第２の領域６２のラッチ特性を示す。第１及び第２の領域は、異なるラッチエネルギを有する。それぞれの区域に対して、実線は、９０％ラッチされた点（すなわち、τＶ_90%）を示し、点線は、１０％ラッチされた点（すなわち、τＶ_10%）を示す。この命名法は、この分野で公知であり、図３に関連して上述したものである。

本発明により、第１の領域６０と第２の領域６２は、別々の走査でアドレス指定される。挙動の２つの明確な区域に対するデータ電圧の選択は、図６に示されている。Ｖ_s1のストローブ電圧パルスを使用した第１の走査は、第１の領域６０の選択的スイッチングを提供するために、選択（＋Ｖ_d）又は非選択（−Ｖ_d）データ電圧パルスと組み合わせて使用される。Ｖ_s2のストローブ電圧を使用した第２の走査は、第２の領域６２の選択的スイッチングを提供するために、選択（＋Ｖ_d）又は非選択（−Ｖ_d）データ電圧パルスと組み合わせて使用される。

２つの走査（すなわち、第１の走査と第２の走査）の使用により、パネル全体をアドレス指定するのに必要な電子ドライバの数を低減することが可能になり、及び／又は、より低いデータ電圧の使用が可能になる（たとえラインアドレス指定時間がより長くても）。従って、本発明は、実行可能な低いデータ電圧で、及び／又は、少ない数の走査電極及び／又はドライバで、双安定性パネルが必要な状態にラッチされることを可能にする。この手法は、ディスプレイのマルチ走査を使用してラッチ応答の変動を補償するのに使用することができる。

第１の走査が初期ブランキングパルスを有する２つの走査（すなわち、第１の走査と第２の走査）の使用はまた、３フィールド多重化スキームとして説明することができる。換言すれば、フィールド１は、ブランキングパルスであり、フィールド２は、第１の領域内でラッチ閾値を有する領域をアドレス指定するためにパルスを付加し、フィールド３は、第２の領域内でラッチ閾値を有する領域をアドレス指定するためにパルスを付加する。従って、フレーム（すなわち、ディスプレイに書き込まれる情報のパターン）は、３つのフィールドによって書き込まれる。

従って、本発明により、次の式で示される部分ラッチ幅よりも僅かに高いデータ電圧を使用する２つの領域の区別が可能になることが分る。

これは、データ電圧を部分ラッチ幅の方向に向けて大幅に低減する可能性を有する。このより低いデータ電圧は、更新中の電力消費を低減し、光学遷移及びグローバック効果の低減をもたらす。

同一の走査電極上で変化が起きると（設計により、又は変化が不規則なために）、両方の領域１と２をアドレス指定するために同一のデータが要求される。これは、より高い電圧領域（領域１）が最初にアドレス指定されることを保証することによって行われる。領域１を望ましい状態（つまり、Ｖｓ１−Ｖｄを黒、Ｖｓ１＋Ｖｄを白）にアドレス指定するために使用される信号はまた、同じ行の領域２に適用される。より低い閾値（領域２）の状態にアドレス指定された行の部分は、データに無関係に白を発生させる（この例では）いずれかの合成ラッチによってラッチされる。しかし、ラインのその後の走査ではストロボ電圧はＶｓ２に減少するので、これらの領域がアドレス指定されるようになる。このその後の走査では、どちらの合成でも（Ｖｓ２−ＶｄでもＶｓ２＋Ｖｄでも）、領域１をラッチするための十分なエネルギを持たないので、行全体は望ましい画像の状態にアドレス指定される。

図７は、それぞれの行の電極上に３つの別々の閾値を表示するように指定されたパネルを示す。パネルは、４つの行の電極７０ａ−７０ｄ（一括して行電極７０と呼ばれる）と、８つの列の電極７２ａ−７２ｈ（一括して列電極７０と呼ばれる）とを有する。行のドライバ電子デバイス７４と列のドライバ電子デバイスも同様に設けられる。行と列の電極は重なって３２の領域を提供し、適切な行と列に電圧を印加することにより、この領域は、別々にアドレス指定される可能性がある。それぞれの行電極７０は、明白なラッチング閾値を有する３つの領域、第１の領域８０、第２の領域８２、及び第３の領域８４を有する。

図７に示すパネルの線ＩＩ−ＩＩに沿った断面図を図８に表す。図８を参照すると、第１の領域８０、第２の領域８２、及び第３の領域８４を形成するアラインメント格子が示されている。同様に、列電極７２ｈ、行電極７０ａ及び７０ｂ、下部（ホメオトロピック、単安定性）アラインメント層８６、及び光学構成要素８８も示される。光学構成要素８８は、当業者に公知の任意の数の構成に使用される偏波器、補償板、拡散器、及び／又は反射器を組み込むことができる。特定のデバイスの構成を実施するために、示された一方又は両方の光学構成要素が要求されない場合があることに注意すべきである。

閾値を変えるために、領域８０、８２、及び８４は、別の方法から形成することができることに注意すべきである。そのような方法には、電極の孔の提供と、アラインメントの変動（例えば、光アラインメント）、事前傾斜の距離の差、格子形状又は固定特性の変更が含まれる。変更は、双安定性表面又は対向する単安定性表面に対して行われる可能性がある。
第１、第２、及び第３の領域８０、８２、及び８４を形成するアラインメント格子の誘電体材料は、それぞれ３つの領域で別々の厚さに選択される。これがセル間隙と変調媒体に亘って印加される電圧を変化させ（誘電体層に亘る電圧降下による）、第１、第２、及び第３の領域８０、８２、８４の別々のラッチング閾値をもたらす。アラインメント層の誘電不一致がセル間隙の変化よりも有意なために、第３の領域８４は、最も高いラッチング閾値を有することが想定される。しかし、当然のことながら、第１の閾値が最も大きな閾値を有するようにセルを設計することも可能であろう。

作動時に、４つの行は、それぞれ順番にブランキングされ、次に、列７２に同時に適用される適切なデータを使用して３度走査される。代替的に、全ての行が最初に及び同時にブランキングされ、次に、各々は、連続して順番に又は何らかの所定の順序で走査することができる。特定の行の第１の走査に対して電圧（Ｖｓ１）は十分に高く、列に対して適用されたデータとは無関係に、２つのより低い領域（すなわち、第１及び第２の領域８０及び８２）を１つの状態に無差別にラッチする。しかし、第３の領域８４を要求された状態にラッチするか、又はそれを変更なしのままにしておくために、データ信号はＶｓ１と結合する。行の第２の走査では、印加される電圧は、それが第１の領域８０をデータとは無差別にラッチすることができるように、選択されたＶｓ２に減らされ、一方で第３の領域をそのままにしておき、第２の領域８２は、データ±Ｖｄに対応して無差別にラッチされる。Ｖｓ３が第２と第３の領域８２及び８４をそのままにしておく場合に、行のアドレス指定は第３の走査で完了するが、データに基づいて第１の領域を無差別にラッチする。

このようなやり方で、パネル全体にアドレス指定するために必要な電子ドライバの数を低減することが可能である。従って、追加のドライバの電子デバイスに関連する費用の負担なしに、ピクセル数の３倍がアドレス可能であることが分る。図７及び８に関連して説明したパネルでは、僅か４行の電極７０だけが使用されているのにも関わらず、画像は、１２×８（すなわち、９６）ピクセルである。他の利点は、ピクセル間の間隙（すなわち、より少ない電極間の間隙）の減少、及び、従って、改善されたコントラスト及び反射率（すなわち、ピクセルに対する増加した口径比）を含む。

アナロググレースケールを実施するために使用された従来技術の手法と比べて、本発明は、全く特異であることが再度強調されるべきである。本発明の複数アドレス指定走査により、単一の電気的アドレス可能領域内（例えば、行と列の電極のオーバーラップ領域）で、デバイスの電気光学応答を変更することができるようになる。反対にアナロググレースケールを使用して、それぞれのデータ信号が変調され、ピクセル領域の必要な部分をラッチする。従って、本発明は、連続走査に亘って変調されたストロボ電圧（通常、データ電圧よりも遥かに高電圧である）を提供する。マルチ走査と組み合わせられたこのストロボパルス変調は、上述のようにデータ電圧を比較的低く保ち、多くの利点をもたらす。勿論、本発明は、アナロググレースケール技術と組み合わせることができ、電子ドライバの数が少ないグレースケールデバイスを提供する。

本方法は、空間ディザの手段によって、グレースケールを生成するために必要なドライバの数を低減するのに使用することができる。そのような構成では、領域（例えば、図７の領域８０、８２、８４）は、各ピクセル内に別々の領域を保持するように配置することができる。例えば、第１の領域８０は、第３の領域８４よりも面積が４倍の場合があり、一方で、第２の領域８２は、第３の領域８４の半分の面積の場合がある。そのようなデジタル重み付けは、別々にアドレス可能な領域の数が最小の線形グレースケールを生成する分野の当業者には公知である。アナロググレースケールのレベルも同様に含まれる場合は、領域の別の重み付けを使用することができる。例えば、３つのアナログレベルが実現可能な場合は、１対３対９に重み付けされた領域を使用して、全てで２７のグレースケールを実現することができる。これは、本発明を使用する単一の行と列（分離された電気的アドレス可能な領域）に対して行われる。

複数の閾値を示すように設計されたパネルを使用する本発明に加えて、パネルに亘る不規則な変動を補償するために、複数の変調された走査を使用することができる。マルチ走査のそれぞれに対して同じデータが使用される以外、これは、前の例に対するアナログ形式で機能する。換言すれば、それぞれの走査は同じデータパターンを書き込むが、それぞれの走査は、規定された閾値の範囲を使用して材料を選択的にラッチするだけである。このようにして、１つの走査範囲内のラッチング閾値の材料を使用して、データは、ディスプレイの全ての領域に書き込まれる。
実用上、パネルに亘る不規則な変動のラッチング曲線は、２つの明白な作動領域を形成するのではなく、連続して変動しやすい。しかし、そのような場合でも、ディスプレイは、全体的に２つの走査でやはり都合よくアドレス可能とすることができる。

図９は、データと、ラッチング遷移の連続が存在するパネルをアドレス指定するのに適するストロボ電圧とを示す。デバイスは、最下位の閾値領域（曲線９０）と、最上位の閾値領域（曲線９２）とを有するものと見なすことができる。２つの走査によってディスプレイ全体がアドレス可能なように、データパルス（＋Ｖ_dと−Ｖ_d）及びストロボパルス（Ｖ_s1とＶ_s2）が選択され、第１のものは、Ｖ_s1により要求されたデータと組み合わせられ、第２のものは、Ｖ_s2で要求されたデータと組み合わせられて、Ｖ_s1＞Ｖ_s2である。
そのような走査を２回使用する結果、更新速度が２倍になったにも関わらず、データ電圧が（ほぼ）半分にされるということである。以下に説明するが、クロスオーバーに近いスイッチングエネルギを有するセルの領域が望ましい状態にラッチされるのを保証するために、合成電圧のいくらかのオーバーラップ（例えば、約（δＶ）／２）が望ましい場合がある。

図９に示されている特性のデバイスの場合は、パネルの全領域が適切にアドレス指定されるのを保証するために必要なデータ電圧は、次の式で与えられる。

これは、式（２）で示すような典型的な従来技術の方法によって必要とされる電力の半分である。
実際には、全体の表示が望ましい状態にあることを保証するために、式（４）と同等よりも僅かに高いＶ_dを使用するのが望ましい。連続して減少するストロボ電圧の走査の数を増すことにより、Ｖ_dが更に減少する可能性がある。一般的に、ｎ回の走査に対して、相応にデータ電圧は１／ｎに減少する。

価値があるものと考えられる最大の走査数は、次の式で示される。

ここで、Ｖ_100%−Ｖ_0%は、微視的領域の固有部分ラッチ幅である。
ｎ回のライン走査による更新あたりのエネルギは、次の式で示される範囲である。

ここで、ｆはフレームの更新数（例えば、常に更新されるデバイスの頻度）、Ｃはキャパシタンスである。ｎ回のマルチ走査技術を使用すると、表示を更新するために必要なエネルギは、従来の更新技術と比較してｎ倍も減少する。
図１０は、図９に示す遷移の連続に対して、それぞれのラインがどのようにして５回（すなわち、電圧Ｖｓ１、Ｖｓ２、Ｖｓ３、Ｖｓ４、Ｖｓ５を使用して）走査されてデータ電圧をほぼ５倍も低減することができるかを示す。

図１１を参照すると、連続する走査の間でストロボ電圧Ｖｓを変調せず、ストロボパルスのスロット幅がどのようにして変更することが可能であるかを示す。この例では、最初に最長継続時間のスロットが使用され、その後の走査は、連続的により短い。広い作動範囲を保証するために、パルス幅（τ）とパルス電圧（Ｖ）変調の両方を組み合わせるのが望ましい。パルスの幅と継続時間の変更に加え、必要な区別を提供するために、合成パルス形状への変更及び／又はパルス間の遅れの変更を使用することができる。

図１２を参照すると、ラッチ特性がそれぞれ異なる第１、第２、及び第３の領域を有する「ＺＢＤ」デバイスのスイッチング曲線が示されている。第１の曲線１２１、第２の曲線１２２、及び第３の曲線１２３は、それぞれ、第１、第２、及び第３の欠陥状態から連続した状態にデバイスをラッチするために必要な電圧と時間枠を示す。第１の曲線１２１’、第２の曲線１２２’、及び第３の曲線１２３’は、所定時間枠の負の電圧パルスがどのようにして欠陥状態から連続した状態にデバイスをラッチすることができるかを示す。３つの異なるラッチング領域は、そのように設計されるか、又はデバイスに亘る不均一性から起こる可能性がある。

対称デバイスは、同じマグニチュードの電圧パルス（すなわち、│τＶ│）が連続から欠陥及び欠陥から連続の両方をラッチするか、又は、１つの遷移から別の遷移まで閾値の差が一定に保たれる場合にそのように呼ばれる。図１２に示す特性を有する３つの領域の対称「ＺＢＤ」デバイスは、次の手順によって欠陥状態にラッチすることができる。
（ｉ）負の極性のブランキングパルス１２４を適用することにより、デバイス全体を欠陥状態にブランキングする。
（ｉｉ）非選択データを使用して、正の極性の第１の走査を適用する（すなわち、欠陥状態から連続状態に切り換えるために）。これは、第１の領域（すなわち、第１の曲線１２１を有する領域）を欠陥状態で不変のままにしておく第１の合成パルス１２６を提供する。第２の領域（すなわち、第２の曲線１２２を有する領域）は、部分的に連続状態にブランキングされ、第３の領域（すなわち、第３の曲線１２３を有する領域）は、連続状態に完全にブランキングされる。
（ｉｉｉ）選択データを使用して負の極性の第２の走査を適用する（すなわち、連続状態から欠陥状態に切り換えるために）。これは、第１の領域を欠陥状態で不変のままにしておく第２の合成パルス１２８を提供する。第２及び第３の領域は、ここで完全に欠陥状態に選択される。

従って、領域２つが第１の走査の間に部分的にのみ欠陥状態にラッチされたとしても、デバイスは、最終的な望ましい状態を与える。ちなみに、データ波形が反転される場合、３つの領域を連続状態に切り換えるためにブランク用のパルスが使用されるであろう。第１の走査は、次に、全領域を欠陥状態に切り換える合成パルス１３０を提供するために選択データを包含し、第２の走査は、３つの領域のどれも切り換えない合成パルス１３２を提供する非選択データを有すると考えられる。

しかし、上述のアドレス指定の方法は、２つの遷移（すなわち、連続から欠陥と欠陥から連続）間の全ての非対称が一定に保たれることを確実にする。オフセット、セル間隙、又は格子ピッチの変動は、装置応答の非対称の程度に対して、ほとんど又は全く変化をもたらさないであろう。しかし、特定の変動（例えば、空間比率に対するマーク又は格子の形状）は、観測された非対称の程度に対して変化をもたらす可能性がある。

本発明のマルチ走査手法上のラッチング応答の非対称は、図１３に示されている。第１の曲線１３１、第２の曲線１３２、及び第３の曲線１３３は、それぞれ、第１、第２、及び第３の領域で欠陥状態から連続状態に装置をラッチするために要求される電圧と時間枠を示す。第１の曲線１３１’、第２の曲線１３２’、及び第３の曲線１３３’は、所定時間枠の負の電圧パルスがどのようにして連続状態から欠陥状態に装置をラッチすることができるかを示す。
従って、図１３の装置は、一定の非対称で等距離を隔てたスイッチング電圧のラッチング特性を示す３つのサンプル領域を有する。第２の領域（すなわち、曲線１３２及び１３２’）の部分ラッチング幅により、ストロボ及びデータ電圧が両方の走査が重なるように選択された場合、２つの走査に亘ってクリーンなスイッチングが観測される。

図１４は、第１、第２、及び第３の曲線１３１、１３１’、１３２、１３２’、１３３、及び１３３’の拡大図である。ここで、第４の領域のスイッチング曲線１３２Ａ及び１３２Ａ’が示されている。第４の領域（すなわち、曲線１３２Ａ及び１３２Ａ’）は、第２の領域（すなわち、曲線１３２及び１３２’）と同じラッチング特性を有するが、スイッチング非対称性の変動がある。
ブランキングパルス１３４によって装置が欠陥状態にブランキングされた場合、第１の走査の間に適用された非選択パルス（すなわち、合成パルス１３６）は、第４の領域を連続状態に部分的にラッチすることを見ることができる。更に、第２の走査の間に適用された選択パルス（すなわち、合成パルス１３８）は、第４の領域を元の欠陥状態に部分的にのみラッチし直す。第２の走査が適用される前に第２の領域が既に部分的にラッチされている場合は、部分的な状態を欠陥状態に切り換えるために、全スイッチング電圧よりも低い電圧で恐らく十分であるが、これは非対称性の大きな変動に対して適用されず、これは不可能である。しかし、隣接する走査のオーバーラップを広げることによってこの問題が解決されることが分る。
本発明の基本は上述した通りである。しかし、実用的なデバイスでは、デバイスの複数のピクセルが望ましい状態を達成することができるように、本発明は、恐らく一連のアドレス指定用のパルスを使用して実施される。同じく上述したように、従来技術の方法は、２フィールドとブランクアドレス指定の両方を含む。これらのアドレス指定の両方のタイプを本発明を使用して実現することができる。

次の例は、デバイスの与えられたポイントに対して、状態Ａ又は状態Ｂのいずれにもなることが可能な双安定性デバイスを適用したアドレス指定の手法を示す。セル上の２つのポイント又は領域を考え（すなわち、ＡＡ、ＡＢ、ＢＡ、又はＢＢ）、最初のものは、ラッチするのに第２のものよりも高い閾値を要求する（すなわち、高及び低）。正の電圧（＋Ｖｓと＋Ｖｄ）は、ピクセルを状態Ａにラッチする傾向があり、それに対して負の電圧（−Ｖｓと−Ｖｄ）は、ピクセルを状態Ｂにラッチする傾向があると想定される。表示デバイスでは、１つの状態が反射性、すなわち白（例えば、状態Ａ）として、別の状態が黒（例えば、状態Ｂ）として現れるのが普通である。ピクセルが望ましい状態と異なる場合（すなわち、エラー）、状態は太字で表示される。アドレス指定手法の目的は、アドレス指定のシーケンスが終了した後で確実にエラーをなくすこと、及び望ましい状態が短時間（換言すれば、最も少ない数のステップ）で到達されることの両方である。

本発明を強調するために、いくつかの逆の例のアドレス指定シーケンスを第１に考えてみる。まず、以下の表１に示されている状況を考えてみる。これは、高い領域と低い領域の両方を状態Ｂ（ＢＢ）にラッチするためにブランキングパルスを使用する。ラインアドレス指定期間では、第１のパルスは、振幅Ｖ２にあり、状態Ａにラッチするために正の極性を有する。選択可能な低い（第２の）閾値の領域は、データが正であるか否かによって発生し、高い（第１の）閾値の領域はどれもラッチを引き起こすために十分なエネルギを有するパルスを受け取らない。第２の期間では＋Ｖ１が印加され、それがデータと組み合わせられて、データに基づいて高い領域を状態Ａにラッチするか又はそのままにしておく。しかし、低い領域は、データと無関係に全て状態Ａにラッチされる。この期間中の電圧が−Ｖ１であったとしたら、低い領域は、むしろ無差別に状態Ｂにラッチされていたであろう。どちらの場合も、開始の構成によらず望ましい画像をもたらさない。

表２では、最後の期間は−Ｖ２で、信号のどの部分も高い閾値の領域をＡ状態にラッチするには十分ではない。同じデータと組み合わせられた時に、これは、第２の期間全体が何の効果もなく冗長であることを意味する。第２の期間でデータが逆転されるべきだったとしたら、初期条件に関係なくピクセルはＢＢにラッチされていたであろう。

表３と表４は、望ましい結果をもたらさない２ーフィールドアドレス指定の例を示す。表３では、正の電圧が両方とも第１のフィールドに、負の電圧が第２のフィールドに印加される。各フィールドの第２の期間は冗長である。第２のフィールドのデータを逆転させることは（表４のスキームのように）、エラーを低減しない。

表５は、＋Ｖ１と−Ｖ２のシーケンスのストロボを使用するスキームを示すが、初期の状態Ａから望ましい状態Ｂにラッチするために高い閾値の領域が要求される時に、依然としてエラーをもたらす。

表６から９は、本発明に基づく閾値が異なる２つの領域をアドレス指定する方法の例を提供する。全ての例は、パネルをアドレス指定するのに必要なデータ電圧を下げるための手法を使用し、望ましい状態は、ＡＡ又はＢＢのいずれかである（絶対にＡＢ又はＢＡではない）。個々にアドレス可能な領域を与えるために閾値が故意に変更される場合に対して同じ原理が適用されるが、データは、１つの期間から次の期間に変わる可能性がある。

表６は、適切なアドレス指定用の信号が付加される前にそれぞれの領域がブランキングされる単純なアドレス指定のスキームを示す。最初はブランキングに対する制約はなく、全体のパネルが状態Ｂになるように初期の状態とは無関係に選択される。このブランキングは、全ての行に対して同時に適用されるか、又はアドレス指定のシーケンスの前に１つ又はいくつかの行に制限される可能性がある。それは、ＤＣブランキングそれ自体か、又は、フレーム全体に亘ってネットのＤＣを補償する部分を含む可能性がある。この期間のブランキングを保証するために、データは列に対して供給されるが、ディスプレイの他の行の信号を走査するために、ブランキングパルスは同時に印加される場合が多い。そのような場合、パルスは、列に対して付加されたデータ（すなわち、他の行の走査信号に関連するデータ）とは無関係に、１つの特定の状態にラッチされるように設計される。

ブランキングは、列の適切なデータと共に高いラッチングパルス（この例では＋Ｖ１）に続くので、高い閾値領域を選択的にラッチングし、次に、低い閾値の領域を反対の状態に無差別にラッチする。高い閾値の領域がアドレス指定された状態で、それらが次の期間に低い閾値にアドレス指定されるようにする準備のために、低い閾値の領域だけが再度第１の状態にブランキングされるべきである。理想的には、ブランキングパルスは、既にアドレス指定されている高い閾値の領域に影響を与えることなく、低い閾値の領域を完全にラッチするように選択される。

代替的に、かつ潜在的により有利なスキームが表７に示されている。このスキームは、第１の高いスイッチング電圧（＋Ｖ１）が低い閾値の領域を有効にブランキングし、一方で、高い閾値の領域を選択的にアドレス指定するという事実を利用する。従って、次の信号が極性を逆転される（同時に適切な振幅に設定される）と、それがデータと結合して望ましい状態を与える。このようにして、より低いデータが両方の領域をアドレス指定するのを保証するために、２つのスロットが要求される。

表８と表９は、表７に示すのと同じスキームを示すが、ブランキング用パルスを使用せず、その代わりに、望ましい最終状態を達成するために３つのスロットを使用する。

上述のように、図７に説明したアドレス指定のシーケンスは、走査のより高い番号のそれぞれの行をアドレス指定するために使用されるので、データ電圧を更に大幅に低減する。ケース１０は、不規則な閾値領域を３つ（すなわち、３つの明確な閾値領域）に分割することにより、ケース７のスキームを拡張する。これは、不規則な変動を補償するために本発明を使用することを示す。

図１５は、図７と８に関連して説明したような閾値が異なる３つの領域に分割された２つの行（走査）と８つの列（データ）とをアドレス指定するために、ケース１０のスキームがどのように使用されるかを示す。
図１５ａは、２つの行（すなわち、７０ａと７０ｂ）×４つの列（７２ａ、７２ｂ、７２ｃ、７２ｄ）の図７と図８に示す表示のセグメントを示す。行７０ａは、行７０ａと列７２ａ−７２ｄに対して適切な信号を適用することによって生成された合成ブランキングパルスによってブランキングされた黒である。行７０ｂは、グレー状態で表示された列７２ａ−７２ｄに適用されるデータ信号によって不変である。

図１５ｂは、アドレス指定されている上部の行の高い閾値の領域（すなわち、第１の領域８０）を示す。選択データの波形は列７２ｂに適用され、一方で、非選択データの波形は、列７２ａ、７２ｃ、及び７２ｄに適用される。従って、望ましいパターンは、行の電極７０ａの第１の領域８０のピクセルに書き込まれる。合成は十分であり、そのためにより低い閾値の領域（すなわち、第２の領域８２と第３の領域８４）は、無差別に白くブランキングされる。
図１５ｃでは、ストロボ電圧はＶｓ２に減少し、極性が逆転される。これは、最も低い閾値の領域（すなわち、第３の領域８４）を元の黒にブランキングし、一方で、最も高い閾値の領域（すなわち、領域８０）は不変のままにする。中間の領域（すなわち、領域８２）だけが、列７２ａ−７２ｄに適用された選択及び非選択データと結合して区別をもたらす。

図１５ｄは、電圧がＶｓ３に減少し、極性が逆転された第３の走査を示す。これは、最も低い閾値の範囲（すなわち、領域８４）だけを望ましい状態にアドレス指定し、一方で、より高い閾値の領域（すなわち、第１の領域８０と第２の領域８２）の両方を不変のままにする。行７０ａは、ここで完全にアドレス指定される。
図１５ｅと１５ｆは、図１５ａと１５ｂに関連して説明した処理がどのように繰り返されるかを示す。このようにして、データをディスプレイのそれぞれのピクセルに書き込むことができる。

従って、２つの行をアドレス指定するためにドライバを要求するだけであるにも関わらず、２×８のピクセルではなく、全部で６×８のピクセルがアドレス指定されることが分る。簡略化のために、単極性のストロボとデータ信号が示されている。しかし、当業者は、実用的には双極性のデータが望ましいことを認識するであろう。例えば、「ＺＢＤ」デバイスは、フレーム走査、ライン走査、及びセクション走査の構成では、そのような双極性パルスを使用してより良好な作動が可能である。

本発明を実施する時は、通常は、従来技術の手法に対応する標準の規則にも準拠すべきである。例えば、行に付加される全信号は、通常は全フレームとして取られるある特定の期間に亘ってＤＣ均衡化されるべきである。また、データ信号は、ある特定のピクセルのパターンに対する好ましくないラッチングを回避するために、それぞれのラインに対してＤＣ均衡化されるべきである。更に、ストロボ（時には走査と呼ばれる）パルスは、ある期間に亘るネットの合成ＤＣがゼロである間は、双極性又は単極性のいずれかとすることができる。このＤＣ均衡化は、液晶材料の破壊を防止する。事実、「ＺＢＤ」デバイスが双極性のパルスを使用してより良好に作動するということが既に見出されている。これは、先行（非ラッチング、ＤＣ均衡化）パルスのポーリング効果ためであり、その後の（ラッチング）パルスに対するラッチング閾値を低下させる。

ここで、走査シーケンスがそれぞれのラインに対して連続として取られ、ラインが完全で次のライン（どのような順序でも）がアドレス指定されるまでそれぞれが他のものから続く例が以下に与えられる。これは、双極性のアドレス指定を使用する両方の利点を、本発明のアドレス指定のスキームと組み合わせる。
それぞれのラインを連続してアドレス指定するよりも、第１のストロボ電圧でディスプレイが上から下まで走査され、低減するストロボ電圧で全体のディスプレイの次の走査に続くことは注目されるべきである。この構成は、恐らく、次の走査などに対するそのドライバからの全体の電圧レベルが減少する前に、それが全ての行を単一のドライバチップに接続させて最初に１つの電圧で走査させるので有利である。これは、低コストの４つのレベルの（ＳＴＮ）ドライバが使用されることを可能にする。そのような場合、ブランクと走査信号の両方が双極性であることを保証することが望ましいであろう。

表７に説明した方法を使用して、単一の行をアドレス指定するためのスキームの一例が図１６に示されている。これは、４つのスロットのスキーム

を示し、ここで、前の２つのスロットは、ブランキングを提供し、後の２つのスロットは、ラッチングを区別する（１＞２）。データ信号をＤＣ均衡化させるために、４つのスロットが要求される。選択的なラッチングは、後の２つのスロットだけで起きるが、前の２つのスロットは、良好な効果のために使用され、選択の直前にブランキングをもたらす。

この例の行の波形は、ライン内でＤＣ均衡化されていない。これは、信号の前又は後に特別なパルスを使用して実行することができる。図のように走査信号の直前に時間を合わせた場合、ＤＣ均衡化パルスは、ブランキングを改善するように作用する。一方で、（例えば、ドライバ回路から実行可能な）波長の制約により、全体の波長は、６つのスロットライン

に組み込まれるであろう。

図７を参照すると、本発明の３つの走査多重化スキームが示されている。ブランキングパルスには、適切な選択又は非選択データと同期した第１、第２、及び第３のストロボパルスが続く。それぞれのストロボパルスの持続時間は、走査毎に減少し、前のストロボパルスから極性が逆転される。
図１８は、次に各ラインに対する第２の走査に続き、その次に各ラインに対する第３の走査に続くような、各ラインに対する第１の走査がどのように適用されるか（すなわち、第１のストロボパルスの使用方法）を示す。従って、全体のディスプレイは、最初に第１の走査、次に第２の走査、そして最後に第３の走査を受ける。図１９は、３つのラインが次のラインに適用される前に各ラインが３つの走査を使用してラッチされる代替の構成を示す。

図１８と１９に示すスキームの組合せも実現可能であることに注意すべきである。例えば、１０個のラインのディスプレイを考える。ライン１から５（例えば）までは、第１、第２、及び第３の走査によって連続してアドレス指定されるであろう。続いて、次にライン６から１０（例えば）まで、第１、第２、及び第３の走査によって連続してアドレス指定される。各フレームにおいて、電気的にアドレス可能なそれぞれ別の領域が第１の走査、第２の走査、及び第３の走査を正しい順序で受ける間は、他の様々な組合せが必要に応じて適用されるであろう。

２５℃における３．５ミクロンの「ＺＢＤ」セルの双極性パルスラッチング応答は、図２０に示されている。これは、非対称ラッチング閾値を示し、上述のように重なるアドレス指定領域を要求する可能性がある。格子に関して負のフィールドは、欠陥状態Ａに対する正のフィールドのラッチングよりも低い電圧で連続状態Ｂにラッチする。液晶に対するイオンの汚染に起因する逆の遷移に対する閾値もまた表示されている。温度変化などのグローバルな変化を補償するために、電圧を可変にすることもできる。電圧はまた、パネルからパネルへの任意の変動を考慮するように選択することもできる。

本発明を明らかにするために試験用セルが構築された。この研究に使用されたセルは、セル番号「Ｚ６４１」と表示され、異なるピッチとマーク対スペース比とを有するアラインメント格子を使用して構築されたいくつかの領域を有する「ＺＢＤ」グレースケールセルである。しかし、本発明を示すために、マーク対スペース比が固定されてピッチが変動する領域が考慮されることになるが、これは、これらの領域が、それらが示す２つのスイッチング閾値において実質的に一定の非対称性を有するからである。

セル内の個々の領域のピッチは、０．６ミクロンと１．０ミクロンの間で０．１ミクロン刻みで変動し、温度２５℃におけるこれら全ての領域からの合成ラッチングの遷移は、図２１に示されている。図中の破線と実線は、それぞれ１０％と９０％のスイッチングレベルを示す。特に、図２１ａは、様々な連続から欠陥ラッチングの遷移を示し、一方で、図２１ｂは、様々な欠陥から連続の遷移を示す。
双安定性ウインドウの幅は、格子ピッチの全領域に対して十分であることが注目されるはずである。これは、０．６ミクロンのピッチ領域のグローバックの原因となり、０．９ミクロンから１．０ミクロンへのピッチの増加に対する遷移のシフトは、ほとんどないか又は全くない。図２１は、典型的な部分的スイッチ幅がＣからＤの遷移に対して０．４Ｖから１．１Ｖまで変動し、ＤからＣの遷移に対して０．７Ｖから２．１Ｖまで変動することを示す。

このセルは、最初に、デバイススイッチングにおける不均一性を補正しながらデータ電圧を低減するのに本発明に応じたマルチ走査がどのように使用されるかを明らかにするために使用される。常にデバイス全体を観測するために、以下はライトボックス上で実行されることに注意すべきである。これは、温度を制御することができないことを意味し、２５℃よりも上昇して全領域に亘ってスイッチング電圧の低下をもたらすことになる。しかし、各格子ピッチ領域の遷移は、依然として電圧がシフトされることになる。

１００マイクロ秒の時間枠が選択された場合、単一の双極性パルスを適用して全領域を完全に切り換えるために、ＣからＤへの遷移に対する２．２５Ｖのデータ電圧、及びＤからＣへの遷移に対する２．７５Ｖのデータ電圧を要求するようなＣからＤの遷移が見出された。２つの走査が適用された場合、その間で選択された１．０Ｖのオーバーラップにより（部分的スイッチ幅の効果は上述したことに注意）、電圧がＶｓ＝１９．６Ｖ及びＶｄ＝１．６ＶのＤからＣの第１の走査スイッチング、電圧がＶｓ＝１９．９Ｖ及びＶｄ＝１．４ＶのＣからＤの第２のスイッチング、次に、固定マーク対スペース比を有するセル「Ｚ６４１」の全ての領域は、連続状態又は欠陥状態のいずれかに完全にアドレス指定される。

ここで、図２２を参照すると、試験セルに対するマルチ走査手法の効果が示されている。図２２ｄは、試験セルの別々の領域の格子のピッチ（ミクロン）を示す。
マルチ走査の手法を示すために、デバイスは、最初に欠陥状態にブランキングされ、連続状態に切り換えるための極性の第１の走査、及び欠陥状態に切り換えるための極性の第２の走査の２つの走査が次に適用される。デバイスを欠陥状態に切り換える時に、第１の走査は非選択データを包含し、閾値電圧がより高い領域は、非選択合成が連続状態に切り換えるには不十分なために、第１の走査の後は欠陥状態のままで変化がない。しかし、他の領域は、閾値電圧がより低いので連続状態に切り換わる。これは、より短いピッチ（従って、より低い閾値電圧）の領域が連続（黒の）状態に切り換えられるとして図２２ａに示されている。

例えば、０．８ミクロンと０．９ミクロンのピッチの領域間に明確な区別がないので、試験セルには多くの不均一性が存在することが分るはずである。それに加えて、欠陥状態に対する大規模なグローバックが０．６ミクロンの領域に存在するので、そうでなければ当てはまるものよりも大きな割合の領域が欠陥状態としてもたらされる。試験セルに存在するような欠陥の数と不均一性のレベルは、いかなる生産用ディスプレイにおいても大幅に減少することを当業者は認めるであろう。

図２２ｂは、欠陥に切り換える極性のストロボに加えて選択データを組み込む欠陥状態へのスイッチングに対する第２の走査の後で完全に切り換えられたデバイスを示す。この電圧は、第１の走査で連続に切り換えられた領域を欠陥状態に切り換えるのに十分であり、連続に切り換えられなかった領域を欠陥状態に切り換えるには不十分である。
デバイスを連続状態に切り換える上で、第１の走査は、ここで、全ての領域を連続状態に切り換える選択データを組込み、第２の走査は、全ての領域を連続状態で変わらないままにしておく非選択データを組み込む。デバイスは、第２の走査によって不変であるが、最終の状態は図２２（ｃ）に示されている。

すなわち、マーク対スペース比が固定されたグレースケール「Ｚ６４１」の全ての領域は、第１の走査と第２の走査でそれぞれ１．６Ｖと１．４Ｖのデータ電圧を使用する極性が反対の２つの走査を使用してアドレス可能であることが明らかにされた。これは、単一の走査を使用して同じ領域を切り換えるために要求されるであろう２．２５Ｖのデータ電圧に匹敵する。すなわち、データ電圧の３３％の減少が明らかにされた。

尚、このデバイスの場合は１Ｖの範囲である「Ｆｒｅｄｅｒｉｃｋｓｚ」遷移よりも低いレベルにデータ電圧を低減するために、適用されたデータ電圧の更なる減少が要求されることになる。しかし、典型的なセル（すなわち、格子が固定ピッチで、固定されたマーク対スペース比から成る）では、局所的部分スイッチ幅は、１−２Ｖよりも遥かに狭い０．５Ｖの場合が多く、ここで使用されるグレースケールセルの多くの場合に異なる。そのように狭い局所的部分スイッチ領域が与えられると、「Ｆｒｅｄｅｒｉｃｋｓｚ」遷移よりも低く、１Ｖよりも低いデータ電圧を使用することができる。上述のように、データ電圧を「Ｆｒｅｄｅｒｉｃｋｓｚ」遷移よりも低く低減することにより、アドレス指定の間のディスプレイの「フラッシュ」が回避される。

格子ピッチが０．６ミクロンと０．８ミクロンの領域は、グレースケールのデバイス上に互いに隣接して配置されるので、閾値電圧が異なる領域を構築することによってドライバの数を低減するための本発明を使用する第２の応用の調査を可能にする。ここで、セルは、温度ステージ内に配置されて２５℃の温度に設定される。考察されている２つの領域のスイッチング曲線は、図２３に示されている。図２３ａは、格子ピッチが０．６ミクロンと０．８ミクロンのグレースケール「Ｚ６４１」の２つの領域に対する欠陥から連続の遷移を示し、図２３ｂは、同じ領域に対する連続から欠陥の遷移を示す。破線と実線は、それぞれ１０％と９０％のスイッチングレベルを示す。第１の走査は、第１の矢印２００（図２３ａ）によって規定され、第２の走査は、第２の矢印２０２（図２３ｂ）によって規定される。

２つの領域のスイッチング電圧の最大の差は、５０マイクロ秒と１００マイクロ秒の間の時間枠（この実証例では、時間枠として１００マイクロ秒が選択されている）で発生することが図２３から分る。従って、第１の走査としてストロボ電圧が２４．５ＶのＤからＣ遷移を使用し、第２の走査としてストロボ電圧が２４ＶのＣからＤ遷移を使用すると、２つの走査に対する選択又は非選択データ波形の組合せに応じて、１Ｖの両方の走査に対するデータ電圧を使用して、４つの別々の状態を選択することができる。

図２４ａ−ｄは、上述の図２３に関連して説明した０．６ミクロンと０．８ミクロンの領域の顕微鏡写真である。図２４ｅは、顕微鏡写真の２つの異なる領域の位置を示す。
セルは、両方の領域を白にラッチするために欠陥状態にブランキングされる。欠陥から連続の遷移は、ストロボ電圧が−２４Ｖの第１の走査として使用される。連続から欠陥の遷移は、ストロボ電圧が２４Ｖの第２の走査である。第１及び第２の走査は、１Ｖのデータ電圧を使用する。２つの走査に対する選択又は非選択データ波形の組合せに基づいて、４つの別々の状態を選択することができる。図２４ａは、０．６ミクロン／オフ、及び０．８ミクロン／オンを示し、図２４ｂは、０．６ミクロン／オン、及び０．８ミクロン／オンを示し、図２４ｃは、０．６ミクロン／オフ、及び０．８ミクロン／オフを示し、図２４ｄは、０．６ミクロン／オン、及び０．８ミクロン／オフを示す。図２４に示すラベルの定義は、第１／第２走査のデータの極性として与えられ、ここで、＋データは、対応するストロボと同じ極性を有し、−データは、対応するストロボと反対の極性を有する。

格子ピッチが０．６ミクロンと０．８ミクロンの２つの領域は、従って、２つの走査と１Ｖのデータパルスを使用して、選択的にアドレス可能である。両方の走査に対する選択又は非選択データ波形の組合せに応じて、４つの別々の状態を選択することができる。これによって、グレースケール又は標準の白黒装置のいずれかに使用されるドライバの数を低減することができる。これは、格子ピッチが異なる領域を構築することによって実現される。

温度センサを使用して、広範囲の温度領域に亘る作動を確実にするために、マルチ走査の手法もまた使用することができる。第１の走査は、閾値が高い（例えば、低い温度の）材料をラッチするように配列され、続く走査は、範囲の減少する（すなわち、より高い温度の）閾値の材料をラッチする。これは、温度感知回路を不要にしてコストを低減する。温度の変動は、場合によってローカル又はグローバルである。

従って、隣接する交番走査のオーバーラップが十分であることを条件として、ディスプレイが全ての場合にマルチ走査を使用してアドレス可能であることが明らかにされた。セルに亘る２つの遷移の非対称性に変化がないとすれば、このオーバーラップは、局所的な部分スイッチ幅に相当する。しかし、２つの遷移の非対称性が変動する場合は、より大きなオーバーラップが要求され、それは、本手法のデータ電圧低減の恩典を少なくする可能性がある。

上記で概説したように、特許出願ＷＯ９７／１４９９０は、少なくとも１つの表面にアラインメント格子を有する天頂双安定性デバイス（ＺＢＤ）を説明している。更に、ＷＯ９７／１４９９０は、デバイスの両面の天頂双安定アラインメント格子の使用法を説明しており、本明細書では、そのようなデバイスを二重「ＺＢＤ」デバイスと呼ぶものとする。
第１に、「ＺＢＤ」セルに亘って印加された特定の極性の電界は、１つの表面の中に向けられ、他から離れる電界をもたらすことが見出された。従って、そのフィールドは、１つの表面をＡからＢ（つまり、低傾斜の欠陥状態から高傾斜の連続状態）にラッチするように作用し、それに対して、同じフィールドは、反対側の表面をＢからＡにラッチする傾向がある。

二重「ＺＢＤ」デバイスの２つの表面が同じ場合、両方の表面のＡからＢ及びＢからＡの遷移は同じになるはずであるから、適用された表面は、常にデバイスをハイブリッド状態ＡＢ又はＢＡにラッチする傾向がある。換言すれば、両方の表面は、同じ印加電圧（負又は正）で切り換えることになるので、ハイブリッド状態だけが選択されるはずである。
第１の改善された二重「ＺＢＤ」は、両方の表面に同じ格子を有するデバイスを構築することによって生成することができることが見出されたが、ただし、それぞれの表面は、低傾斜（例えば、状態Ａ）から高傾斜状態（例えば、状態Ｂ）への遷移が逆の遷移（ＢからＡ）よりも高い閾値エネルギ（τＶ）を保持するように配置される。換言すれば、ＡからＢへの遷移は、両面に対する電圧の第１のマグニチュード（しかし、異なる電圧極性）で起き、一方で、ＢからＡへの遷移は、両面に対する電圧の第２のマグニチュードで起きる。これらのいわゆる非対称遷移は、それぞれの表面でのスイッチングに亘ってある程度の独立した制御を提供する。

図２５は、非対称遷移を有する二重「ＺＢＤ」デバイスの測定された電気光学応答を示す。曲線２２１Ａは、高傾斜状態（状態Ｂ）から低傾斜状態（状態Ａ）への第１の表面（Ｓ１）での遷移を示し、一方で、曲線２２２Ｂは、低傾斜状態（状態Ａ）から高傾斜状態（状態Ｂ）への第２の表面（Ｓ２）での遷移を示す。曲線２２１Ｂは、低傾斜状態（状態Ａ）から高傾斜状態（状態Ｂ）への第１の表面での遷移を示し、一方で、曲線２２２Ａは、高傾斜状態（状態Ｂ）から低傾斜状態（状態Ａ）への第２の表面での遷移を示す。破線は、遷移の始まりを表示し、実線は、全ラッチングに対するものである。セルは、ハイブリッド状態ＡＢ及びＢＡの同等性による３つの異なる光伝送状態を有する。

ラッチング閾値は、後に続くパルスを使用してそれぞれの場合に規定したラッチングにより、双極性パルスに対して測定された。図２５に図式的に示すスイッチングの結果は、列に印加された±３Ｖのデータ信号を有する７５０マイクロ秒パルスに対して表１１に要約されている。

一例として、図２２に関連して説明した従来技術で使用されるタイプのアドレス指定スキームを使用する二重「ＺＢＤ」デバイスのアドレス指定を考えてみる。＋２０Ｖのアドレス指定された列に印加された第１のパルスは、Ｓ１が状態Ａに、そしてＳ２がＢに（すなわち、状態ＡＢに）ラッチされるのを確実にする。このようなブランキングパルスは、適切なアドレス指定信号に先行する１つ又はそれ以上のラインに印加されることが多い。＋２０Ｖの大きさは、印加されたデータに関係なくＢＡ内にブランキングするのに十分である。これによって、ある先行ラインに対するデータが、ブランキングパルスに同時に適用されるようになる。

ブランキングした後では、対象となる行は、アドレス指定される準備ができている。アドレス指定のシーケンスの第１のパルスは、ブランクに対して極性が反対であって非対称遷移エネルギ間の中心に位置決めされるべきである。この例では、−１４Ｖのパルスが印加された。合成された−１７Ｖは両方の遷移を超えるが、負のデータ（−１１Ｖの合成）に対して両方の表面を不変のままにしておくので、データが３Ｖの時に、これは、Ｓ１をＡ状態、及びＳ２をＢ状態にラッチする。

アドレス指定シーケンスの最終パルスでは、極性が反転されてマグニチュードが低減されるので、データは、より低い閾値表面をラッチするかしないかをもたらすが、より高い閾値表面を影響されないままにしておく。この例では、＋１１Ｖが印加された。データが＋３Ｖの場合、セルに亘る電圧降下は＋８Ｖだけであり、ピクセルは、不変である（第１のパルスからＡＢ又はＢＡのいずれか）。データが−３Ｖの場合、＋１４Ｖの合成がＳ２を状態Ｂにラッチし、ピクセルは、ＡＢ又はＢＢのいずれかである。しかし、ピクセルが第１のパルスからの状態ＡＢにある場合、それは、第２のパルスの後でそのように均一のままであろう。状態ＡＡは実現されていない。このアドレス指定は表１２に要約され、そこでは、第１の文字はＳ１に相当し、第２の文字はＳ２に相当し、太字はエラーを示す。Ｓ２を要求のＡ状態にラッチしようとする全ての試みは、必然的にＳ１を状態Ｂにラッチすることにもなることが分る。

上述のマルチ走査手法は、低い事前傾斜状態での合成傾斜に関係なく、異なるラッチング閾値を保持するように２つの表面に配置された時に二重「ＺＢＤ」に適用することができる。次に、閾値のより高い表面が第１の走査で選択的にラッチされ、一方で閾値のより低い表面が第２の走査でラッチされるように、デバイスをアドレス指定することが可能である。

双安定性格子面のラッチエネルギは、格子の形状を変える（例えば、ピッチ対深さ比、マーク対スペース比、又は非対称性の程度を変える）ことにより、又は表面特性（例えば、表面エネルギ）を変えることにより変動する可能性がある。異なる上部と底部の表面を提供すると、アドレス指定用ウインドウが広くなり、状態の変動や変化と無関係に望ましい状態の選択が可能になる。そのような場合、それぞれの表面上の双安定アラインメントは異なる形状の格子となるが、２つの表面に対して別々の格子材料を使用することができる。２つの表面に対する誘電率の差は、表面での異なる電界プロフィールをもたらすので（同じ格子形状に対しても）、結果的に閾値が違うことになる。一方、格子は、異なる材料でコーティングされる場合があるので、表面エネルギの差によって遷移の閾値が変わることがある。

このようにして、第１の表面上の遷移に対する閾値電圧が第２の表面上のアナログ遷移の閾値電圧とは異なる二重「ＺＢＤ」デバイスを構築することができる。上部と底部の表面に対するフィールドの逆転のために、これは、上部と底部のアラインメント特性が同等の表面を使用しても達成することができる。換言すれば、非対称遷移が使用される時に作動ウインドウが改善されるが、極性は逆転される（すなわち、１つの表面に対しては、ＡからＢがＢからＡよりも低いが、他の遷移に対しては逆である）。

一例として、最初の文字がより高い閾値表面の状態を表し、第２の文字がより低い閾値表面の状態を表す条件ＡＡとＢＢの選択を考える。マルチ走査のアドレス指定を使用すると、必要に応じて、より高い閾値表面が最初にラッチされることが要求される。より高い閾値表面を選択的にラッチするように適用された第１のパルスは、常により低い閾値表面をラッチするので、一時的なハイブリッド状態になる。この第１のパルスは、第２のパルスをもたらす可能性があり、より高い閾値表面の条件に影響を与えないで、より低い閾値表面を選択的に（すなわち、データに応じて）ラッチする場合がある。

上面と底面を別々にアドレス指定するために２つの走査を使用することにより、表１３に示すように、４つの状態全てが区別なく選択されるようになる。この例では、｜Ｖ１｜＞｜Ｖ２｜であり、＋Ｖ_dデータパルスは、ＡＢに向けてラッチし、一方、−Ｖ_dパルスは、ＢＡに向けてラッチする。それぞれの場合、表１３の最初の文字は高い閾値表面を示し、第２の文字は低い閾値表面を示す。負の閾値と正の閾値は逆転することができるが、依然として同じ基本原理が適用されるであろう。

図２６を参照すると、本発明による二重「ＺＢＤ」のアドレス指定シーケンスが示されている。
図２６ａは、第１及び第２の境界ガラス壁２３２及び２３４の間に包含されたネマチック液晶層２３０を有する「ＺＢＤ」セルを示す。第１及び第２の電極２３６及び２３８は、第１及び第２の境界ガラス壁２３２及び２３４の内面にそれぞれ印加される。図２６ａの液体セルは、最初は、例えば、図示の異なる光学状態などの任意の形状になり得る。

第１のアラインメント面２４０が第１の電極２３６に適用され、第２のアラインメント面２４２が第２の電極２３８に適用される。アラインメント面は、ネマチック液晶材料に対して、その近辺で２つの安定したアラインメントを与えることができる表面レリーフ構造（例えば、格子）をそれぞれ有する。しかし、第１のアラインメント面は、その２つの二状態の表面状態間で、第２の表面よりも高い電圧閾値のラッチングを提供するように配置される。
図２６ｂは、高い負のパルスを使用したブランキングの後の「ＺＢＤ」セルの配向を示す。このようにして、ハイブリッド状態（すなわち、ＡＢ）が形成される。

次に、正のストロボパルスを使用して第１の走査が適用される。負の（すなわち、選択）データパルスが正のストロボパルスと組み合わせられると、合成パルスは、高い閾値表面と低い閾値表面の両方をラッチするのに十分であり、図２６ｃに示されているハイブリッド状態ＢＡは、このようにして形成される。正の（すなわち、非選択）データパルスが正のストロボパルスと組み合わせられると、合成は高い閾値表面をラッチするのに不十分であるが、低い閾値表面をラッチするには十分なはずであり、このようにして、図２６ｄに示されている状態ＡＡが形成される。このようにして、第１の走査は、より低い閾値表面を無差別にラッチし、より高い閾値表面を選択的にラッチする。
第１の走査が終了した状態で、マグニチュード又は持続時間が第１の走査の正のストロボパルスよりも低い負のストロボパルスを使用して、第２の走査が適用される。第２の走査は、より低い閾値表面を選択的にラッチするように配置されるが、より高い閾値表面に対しては何の影響も持たない。

第１の走査の間に図２ｃのＢＡ状態が選択されていた場合、第２の走査の間に生成される合成パルスは、正（選択）のデータ電圧が印加されると、より低い閾値表面を図２６ｅに示されている状態にラッチするであろう。非選択データパルスの印加により、図２６ｃのＢＡ状態は、図２６ｆに示すように保持される。
第１の走査の間に図２６ｄのＡＡ状態が選択されていた場合、第２の走査の間に生成される合成パルスは、正（選択）のデータ電圧が印加されると、より低い閾値表面を図２６ｈに示されている状態にラッチするであろう。非選択データパルスの印加により、図２６ｄのＡＡ状態は、図２６ｇに示すように保持される。

このようにして、マルチ走査により、デバイスの２つの表面の状態が容易に選択されるようになる。換言すれば、状態ＡＡ、ＢＢ、ＡＢ、又はＢＡを必要に応じて選択することができる。図２６は、状態ＡＢへの最初のブランキングを示すが、デバイスがＢＡにブランキングされた後で本手法を使用することも可能であることに注意すべきである。これは、図２７に示されている。
図２７ａは、混合された構成の液晶材料を示す。正のブランキングパルスが印加された後で、図２７ｂのハイブリッド状態ＢＡが形成される。第１の走査は、図２７ｃのＢＢ状態か又は図２７ｄのＡＢ状態のいずれかを形成することができる。第１の走査でＢＢ状態が選択された場合、これが保持される（図２７ｅ）か、又は図２７ｆのＢＡ状態を選択することができる。第１の走査でＡＢ状態が選択された場合、これが保持される（図２７ｈ）か、又は図２７ｇのＡＡ状態を選択することができる。

当業者に公知の様々な光学機器で二重「ＺＢＤ」デバイスを使用することができることを当業者は認めるであろう。両方の表面に対する状態Ａの傾斜がゼロで、状態Ｂの傾斜が９０度傾斜（すなわち、表面の材料に平行）の時は、良好な光学応答が得られることに注意すべきである。例えば、２つの偏波器又は単一の偏波器を使用して透過性デバイスを生産することができ、反射性デバイスを提供するために反射器を使用することができる。更に、補償フィルムやカラーフィルタなどを使用して光学特性を変更することができる。二重「ＺＢＤ」構成は、ホメオトロピック又は捩れたネマチック状態に対して優れた視野角特性を提供する。

図２８を参照すると、二重「ＺＢＤ」デバイスの４つのセグメントが示されている。上述のデバイスは、ネマチック液晶材料の層２５４を拘束する第１のセル壁２５０と第２のセル壁２５２を有する。第１の行の電極２５６と第２の行の電極２５８は、第１のセル壁２５０の内面に提供される。第１の列の電極２６０と第２の列の電極２６２は、第２のセル壁２５２の内面に提供される。第１の表面のアラインメント格子２６４は、液晶材料を第１のセル壁２５０と整列させるように設けられ、液晶を第２のセル壁２５２と整列させるために、第２のアラインメント格子２６６が設けられる。第１及び第２の格子の溝の方向は直交している。一組の偏波器２６８もまた設けられ、１つの偏波器は、セルのいずれかの側面に配置され、それらの光軸が直交して、それぞれの表面の格子の溝の方向に沿って位置するように配列される。バックライト２７０も設けられる。

このように、図２８のデバイスは、別々に電気的にアドレス可能な４つの領域を包含する。第１の電気的にアドレス可能な領域２７０（第２の行の電極２５８と第２の列の電極２６２のオーバーラップによって形成された）の液晶は、ＢＢ内にラッチされたように示され、黒の状態を提供する。第２の電気的にアドレス可能な領域２７２（第１の行の電極２５６と第２の列の電極２６２のオーバーラップによって形成された）の液晶は、ＢＢ内にラッチされたように示され、白の状態を提供する。

第２のアラインメント格子のＡ状態は、第１のアラインメント格子のＡ状態よりも高い事前傾斜を与えるように配置される。従って、第３の電気的にアドレス可能な領域２７４（第２の行の電極２５８と第１の列の電極２６０のオーバーラップによって形成された）は、ＡＢ状態にある時に高いグレー状態を提供する。これは、第４の電気的にアドレス可能な領域２７４（第１の行の電極２５６と第１の列の電極２６０のオーバーラップによって形成された）に匹敵すべきであり、ＢＡ状態にある時にライトグレー状態を提供する。
従って、このＡＢ及びＢＡ間の伝送の差は、上述のように４つの伝送レベルが実行可能であることを意味する。光学機器が注意深く選択されると、この構成は、満足すべき視野角度を提供することができ、傾斜がゼロの３つの状態デバイスＡＡ、ＡＢ＝ＢＡ、ＢＢは、完全なＬＣＤ光学機器を有することに注意すべきである。

すなわち、ＬＣＤの両方の内面に天頂双安定アラインメント面が使用可能であることが示された。２つの表面に対して異なるスイッチング閾値を与えるように表面を設計することにより、３つ又は４つの状態を別々にアドレス指定することが可能になる。格子軸が互いに実質的に９０度に整列されるように配置された天頂双安定性格子面をデバイスが使用するのが望ましい。第２の選択は、２つの表面の低い傾斜の状態が実質的に異なることであり（両方とも平均的な平面から６０度よりも低い事前傾斜であるべきであるが）、２つの高い傾斜状態は、両方とも事前傾斜８８度から９０度の範囲である。更に、両方の表面の低い傾斜又は両方の表面の高い傾斜に独立に（少なくとも）デバイスをラッチさせる電気信号がどのように提供されたかについて説明した。

説明した二重「ＺＢＤ」デバイスは、周期的な表面アラインメント格子を伴って示されているが、天頂双安定アラインメント層の一方又は両方として、ＷＯ０１／４０８５３に説明した型式の表面を使用することができる。そのようなアラインメント層では、低い傾斜状態の表面アラインメントは、表面上の１つの点から別の点に大幅に変動する。そのような表面の例には、ホメオトロピック双格子、格子グリッド、又は他のそのような格子、又は天頂双安定性を与えるサイズ、形状、及び範囲の疑似ランダム表面形態（柱又は盲穴）が含まれる。
２つの表面を切り換えるための２つの走査は、ディスプレイに亘る異なる領域を走査するためのマルチ走査と組み合わせることができることにも注意すべきである。換言すれば、隣接している二重「ＺＢＤ」領域は、異なる閾値を有する可能性がある。これによって、データ電圧を低減することができるか、又は、上述のように電極／ドライバの数を低減することができる。

πセル装置もまた設けることができると考えられる。
図２９を参照すると、従来技術のπセルの作動原理が示されている。πセル装置は、一対のセル壁４の間に包含された液晶材料２の層を有する。壁は電極構造を有し、それぞれの壁は、液晶を壁と接触して１つの方向又は特定の方向に整列するように事前処理されている。
電圧が印加されない場合、液晶材料２は、図１ａに示す傾斜構造を適用し、デバイスの中心の液晶分子は、セル壁４に対して実質的に平行に位置する。デバイスの中心は、セル壁に対する平面平行を意味し、それらの間のほぼ等距離にある。所定の値を超える電圧を印加することにより、液晶材料は、一定時間の後で図１ｂに示すように第１の曲げ（又は、非傾斜）状態を使用することができるようになる。

第１の曲げ状態では、液晶層の中心の液晶分子は、セル壁４に対して実質的に垂直である。第１の曲げ状態は、印加されたフィールドが除去された後に保持され、数秒間又はそれよりも長い時間持続する可能性がある。より高い電圧を印加することにより、液晶材料の正の誘電異方性に結合し、導波菅の向きを表面に対して直角に変える電界のために、図１ｃに示すように第２の曲げ（又は、非傾斜）状態が形成されるようになる。液晶導波器は、第２の曲げ状態のセルの中間点でセル壁４に対して実質的に垂直を保ち、セルの残り全体に亘る液晶材料は、表面の固定効果によって支配されるそれぞれの表面に近い領域を別にして、セル壁に対して実質的に垂直に位置するように強制される。

πセルの表面は、一般的に５度と３０度の間である液晶導波菅の事前傾斜を提供するように設計されている。表面アラインメントの方向は、実質的に反対方向になるように配置される場合が多い。しかし、適切な自然の捩れ（すなわち、所定のピッチ）とデバイスのセル間隙による液晶の混合を使用し、平行又は平行に近い表面方向を使用して、望ましい曲げ状態になるようにすることが可能である。
πセルデバイスは、図２９ｂに示す第１（低電圧）の曲げ状態と図２９ｃに示す第２（高電圧）の曲げ状態との間で切り換えられた時に、光学コントラストをもたらす。更に、第１及び第２の曲げ状態の間で、非常に高速（約４ミクロンの一般的なセル間隙で２５℃において約１−２ミリ秒）のスイッチングが実現される。しかし、印加された電圧を長時間除去すると、液晶材料は、元のエネルギ的に好ましい傾斜構造に緩められる。傾斜状態から非傾斜（曲げ）状態へのスイッチングは、曲げ状態同士の間のスイッチングよりも相当に遅く、一般的に、３０秒又はそれ以上の時間が掛かる。

公知のπセル構成の特別な欠点は、次の作動に対して第１の曲げ状態の核を生成してそれを安定化することである。傾斜状態から曲げ（すなわち、非傾斜）状態に最初に切り換えるために高電圧が要求されることが見出された。特定のデバイス、例えば、それぞれのピクセルが薄膜トランジスタ（ＴＦＴ）によって駆動されるデバイスでは、傾斜状態から曲げ状態に切り換えるために要求される電圧は、生成するのが困難であり、それに余分のコストがかかる。

Ｋｏｍａ他（１９９９年）「ＳＩＤ紀要」の２８−３１頁において、曲げ状態は、表面又は電極の粗さのようなランダムな不規則性に通常関連するそれぞれのピクセル内の特定の「開始点」で核が生成されることを見出すことができる。そのような核生成の部位のないデバイスは、望ましい曲げ状態を簡単には形成しない。曲げ状態を提供する持続時間を十分にするために、また、ポリマー安定化ネットワークを使用して曲げ状態を安定させるために、高電圧を使用することもまた試された。これは、液晶に対してＵＶ硬化可能なモノマーの追加を要求し、それは、要求の曲げ状態が形成された後に核生成信号が印加されるとすぐに架橋される。
しかし、これは、液晶材料のイオン汚染をもたらし、製造の増大を加え、費用を生じることが分った。

ピクセル化されたπセルデバイスを使用する時に起きる特別な問題も見出された。そのようなデバイスでは、ピクセル間の間隙領域、特に隣接するピクセル間の中間の点に十分な電圧を印加することができない。従って、ピクセル間の間隙内の液晶材料は、傾斜状態のままである。ピクセル間の間隙領域内に傾斜状態が存在すると、曲げ状態に切り換えられていた全てのピクセルにおいて、傾斜状態の核生成が促進されやすい。ＵＳ６５１２５６９は、ピクセル間の間隙領域内で曲げ状態の形成を促進するパターン化されたピクセル間の間隙を使用することができる方法を説明している。デバイスが核生成の部位を持たない時には曲げ状態が形成されないように、より低いエネルギの傾斜状態のための核生成の部位がない場合は、曲げ状態に切り換えられるデバイスは、そのままの状態を続ける。ピクセル間の間隙のアラインメント特性の変更は、パターン化されたアラインメント領域と、電極構造のピクセル間の間隙との正確なアラインメントを要求する。

図３０を参照すると、本発明による双安定性πセルデバイスが示されている。このデバイスは、第１のセル壁５０２と第２のセル壁５０４との間に挿入された液晶材料５００の層を有する。
第１のセル壁５０２の内面は、液晶材料に対して事前傾斜が異なる２つの安定したアラインメント構造を与える表面プロフィール（図示しない）を有する。第２のセル壁の内面は、その周辺の液晶材料に対して４５度よりも小さい事前傾斜を与える単安定性表面処理を有する（例えば、酸化シリコン、適切に設計された表面レリーフ構造、又は、研磨ポリマー又は光配向ポリマーのような適切に調整されたポリマー表面）。好ましくは、単安定性表面の事前傾斜は、３０度よりも小さく、より好ましくは２５度よりも小さい。好ましくは、単安定性表面の事前傾斜は、５度を超え、より好ましくは１０度を超える。

作動時に、第１のセル壁周辺の液晶は、図３０ａに示されている低事前傾斜（欠陥）状態と、図３０ｂに示されている高事前傾斜（連続）状態の間にラッチされる。欠陥状態は曲げ状態で、連続状態は、傾斜要素が小さいハイブリッド状態であることが分る。従って、デバイスは、曲げ状態と第２の実質的に非傾斜の状態との間でラッチングしており、従って、スイッチング速度は速い（一般的に、５ミリ秒よりも小さい）。

好ましくは、低傾斜の事前傾斜、天頂双安定性表面の欠陥状態は、図３１に示すように対向する表面上の事前傾斜よりも高い。この例では、不要な傾斜状態が形成されると、天頂双安定性表面のより近くに傾斜が発生する。双安定性表面に隣接する材料を高傾斜連続状態にラッチするためにパルスを印加すると、格子表面のより近くに傾斜が移動する。次に、表面が高傾斜状態にラッチする時に、傾斜はすぐに消散する。

これは、両方の表面が単安定性の図３２に示す従来技術のπセルデバイスと、上面及び下面の事前傾斜が同じであり、表面の遷移なしに曲げ状態への遷移が起きる図３３に示す「ＺＢＤ」デバイスとに比較されるべきである。このような場合は、傾斜から曲げへの遷移が起きるのに、この発明に従って表面媒介遷移が使用された時に見出されるよりも相当長い時間が掛かる。
このようにして、曲げ状態に対して表面ラッチング媒介遷移を提供するようなデバイスが設計される。この表面遷移を使用することにより、通常の従来技術のπセルデバイスを使用して実現することができるよりも速いオーダーの時間内に、傾斜から曲げ状態への遷移が起きるようになる。

アドレス指定することなく長い時間を通して光学コントラストを維持する必要がある場合（すなわち、画像記憶）に適用するために、デバイスは、傾斜状態の形成をしないように設計される。これは、傾斜状態に対する核生成点がなく、及び／又は曲げ状態のエネルギが比較的低いことを保証する（例えば、両方の表面に対して比較的高い事前傾斜を使用する）ことによって行われる。
通常の更新法を使用して高速度の更新を要求するような他の用途では、広い視野角度、高い透過率／反射率、高いコントラスト、及び良好な（飽和）白色状態などの他の重要な特性を与えるようにデバイスを設計することができる。これは、傾斜状態が曲げ状態よりも相当に低エネルギであり、デバイスがフレーム更新期間と類似の（しかしより長い）持続時間の期間の後でこの状態に緩むことを意味するであろう。例えば、両方の表面での事前傾斜は、僅かに１０度、及び僅かに５度の場合がある。

図３４を参照すると、本発明による第２のπセルデバイスが示されている。πセルデバイスは、第１のセル壁５０２と第２のセル壁５０６とを有し、この壁は、それらの間に挿入されたネマチック液晶材料５００の層を有する。第１のセル壁５０２と第２のセル壁５０６は、事前傾斜が異なる２つのアラインメント状態をそれぞれ与え、それらの間にラッチされる可能性がある表面のプロフィールを有する。換言すれば、いわゆる二重「ＺＢＤ」デバイスが形成される。しかし、上述の二重「ＺＢＤ」デバイスと異なり、欠陥状態（すなわち、図３４ａに示す状態）は、実質的に非傾斜（曲げ）状態を形成するように配置される。

２つの実質的に非傾斜状態の間でラッチングを可能にするために、第１及び第２のセル壁でのラッチング閾値は、上述のように別様に配置される。これによって、２つの構成の間でラッチするために同様に上述のマルチ走査の手法を使用することができるようになる。２つの実質的に非傾斜状態の間でラッチングが起きるので、傾斜状態との間でラッチする時に得られるよりもスイッチング速度は大幅に高速になる。

理想的には、デバイスは、図３４ｂのホメオトロピック（連続）状態が全ての欠陥状態よりもエネルギ的に好ましくなるように配置される。これは、アラインメント面の表面プロフィールの注意深い選択によって達成される。ピクセル化されたデバイスでは、これはまた、ピクセル間の間隙領域が図３４ｂの連続状態を形成する傾向があることを意味する。これは、図３４ｂのホメオトロピック状態からラッチされた任意の液晶材料が傾斜状態ではなく、図３４ａの実質的に非傾斜状態を使用することを保証するのに役立つ。これは、ピクセル間の間隙領域が傾斜状態に緩み、及び、従ってピクセル領域内の傾斜状態の成長の核を生成する従来の単安定性πセルデバイスと対比されるべきである。

第１の冷却時に高傾斜状態を自然に形成する双安定性表面を保証するように変化する天頂双安定性表面のいくつかの形態が存在する。浅い格子（例えば、低振幅及び／又は長ピッチ）の使用に加えて、丸められた形態（例えば、ブレーズ正弦曲線格子）又は比較的低い固定化エネルギを使用するような表面を設けることができる。
両方の表面を、単安定性であるが、表面の１つが実質的により弱い天頂固定エネルギを有し、同時に印加電界によって変形されない時に低傾斜状態を維持するように準備することも可能である。次に、それぞれのアドレス指定シーケンスの最初に電気ブランキングパルスが使用され、それが固定の破壊をもたらし、上述の弱く固定された表面で導波器を垂直に整列させる。このようにして、曲げ状態は、低傾斜から高傾斜状態への表面遷移によって再度媒介される。しかし、この種のデバイスの欠点は、２つの要求された状態（例えば、別々の捩れを伴う安定状態）を与えるために、セルのアラインメント特性を注意深く準備する必要があることである。
双安定性表面を上述したが、３つ又はそれ以上の状態から成る表面（例えば、ＷＯ９９／３４２５１に説明した種類の表面）を使用できることが認識されるであろう。そのような場合、例えば、グレースケールの実施を可能にする中間の状態が形成されると考えられる。

図３５を参照すると、いくつかの実質的な非傾斜状態が示されている。
この状態には、垂直に整列したネマチック（ＶＡＮ）が含まれ、両方の表面は、実質的に垂直なホメオトロピックに整列される（すなわち、事前傾斜が７０°を超え、通常は８５°を超える）。１Ｄ導波器のプロフィールが傾斜も曲げも包含しないので、これは特別なケースである。ハイブリッドに整列したネマチック（ＨＡＮ）は別の非傾斜状態であり、１つの表面は高傾斜であり（一般的に７０°を超える）、１つの表面は低傾斜である（一般的に０°と４５°の間である）。

曲げ状態はまた非傾斜であり、Ｂ１、Ｂ２、及びＢＴは、曲げ状態である。曲げ状態は、大部分のセルのある点（すなわち、２つの表面の間）で導波器の傾斜が両方の表面の事前傾斜を超える状態として定義することができる。一般的に、壁と壁の間には点があり、そこでは導波器はセルの平面に直角であり、曲げの方向は、この条件のいずれかの側に変わる。Ｂ１では、両方の表面における事前傾斜は同じであり、傾斜は、デバイスの中心近くで実質的に９０°である。Ｂ１では、２つの表面間の事前傾斜には大幅な違いがあり、大部分のセルの傾斜は、より高い事前傾斜面の近くで実質的に９０°である。捩れた例であるＢＴでは、導波器は、導波器が大部分のセルのある点（このケースではセルの中心近く）でセル壁に垂直である１つの表面から別の表面への捩れ変形を含む。ＨＡＮからＢ１へのスイッチングは、一般的に２ミリ秒掛かることになる。

図３６を参照すると、いくつかの傾斜状態が示されている。これらのケースのそれぞれでは、大部分のセルの導波器は、傾斜が１つのセル壁上のより高い事前傾斜に等しいか又はそれ以下である点を含む。Ｓ４は、Ｓ１状態に適用されたフィールドを印加した時に発生する可能性がある過渡的な状態であることに注意すべきである。導波器は、大部分のセルにおける１点で９０°である場合があるが（すなわち、導波菅が、印加されたフィールドと平行に整列する）、この点のいずれの側にも、導波器は同じ曲げ方向を有する。更に、大部分のセル内には、導波器が実質的に傾斜し（底面近くに）、かつ導波器が２つのアラインメント壁のいずれよりも低い傾斜にある点が存在する。ＳＴは、傾斜捩れ状態の一例であり、大部分のセル内の導波器は、２つの整列する面の事前傾斜の高い方に等しいか又はそれ以下である。

図３７を参照すると、ＵＳ６２４９３３２からのブレーズ正弦曲線格子面に対する連続及び欠陥状態の理論エネルギが示されている。陰影付けされた範囲は、格子形状の例示的範囲を示し、連続及び欠陥状態表面の間にエネルギ障壁を与え、その表面は双安定性のままである。例えば、双安定性の範囲内で交差する点の左側に合わせるために、溝の深さを使用して最初の冷却で格子が自然にＣ状態を形成するように設計することが可能である。

本発明のデバイスは、曲げ状態が実行されるのを確実にするために、フレームシーケンスの最初に表面遷移が使用される単安定性デバイスとして作動することができる。これは、高いラッチング電圧、曲げ状態に対する核生成点、及び／又は傾斜から曲げまでの長い遷移時間の必要性を低減する。
デバイスは、一定の更新モードに切り換えられた時に、最初は傾斜状態にある可能性がある。それぞれのフレームがアドレス指定される前に、恐らく「ＲＭＳ」多重化（「Ａｌｔ−Ｐｌｅｓｈｋｏ」、「ＭＬＡ」、４ラインアドレス指定などの標準「ＴＮ」又は「ＳＴＮ」法）、又は「ＴＦＴ」アドレス指定法を使用して、デバイスを望ましい初期の実質的に非傾斜状態にラッチするために一連のパルスが印加される。好ましくは、この初期の状態は曲げ状態である。例えば、傾斜状態にある時、天頂双安定性表面をＣ状態の中にラッチする初期ＤＣパルスは、ＨＡＮ状態を誘起する。セルの中間にある導波器は、迅速に垂直に切り換えられる。次に、欠陥状態に戻るラッチングは、曲げ状態を誘起する。一般的に、約１ミリ秒又はそれよりも速い時間で曲げ状態が達成されると、同様に印加されたフィールドによって曲げ状態が標準のπセル構成に変調される（すなわち、図２９ｂと２９ｃの間）。

代替的に、２つの高傾斜であるが反対の事前傾斜欠陥状態を有する対称格子を使用することができる。これらの対称状態の固定遷移は、傾斜から曲げ状態への直接遷移を可能にする。
代替的に、固定された表面を垂直に切り換えることができ、次に、傾斜方向は、曲げ状態に反転される（ピッチと事前傾斜の適切な均衡化により）。そのようなケースでは、アドレス指定のその後のパルス形状は、傾斜状態ではなく、要求された曲げ状態に選択的にラッチするために変更される。これは、図３８に図式的に示されている。

本明細書に説明した例は、主として「ＺＢＤ」型のデバイスに関するが、当然のことながら、本発明はまた、上述の従来技術の全てのディスプレイ手法を含むいくつかの異なるディスプレイ手法のどれにでも適用することができる。更に、用語「ディスプレイ」は、必ずしもユーザによって観察することができる画像が書き込まれることを意味しないことにも注意すべきである。ディスプレイは、振幅及び／又は位相変調が光に付与された空間的光変調器などを含むことができる。

例えば、図３９を参照すると、液滴ベースのディスプレイ８００が示されている。ディスプレイは、一組のセル壁８０２を有し、その間に材料８０４の層が配置される。材料８０４の層は、マトリックス媒体８０６を有し、この媒体には、第１の液滴８０８と第２の液滴８１０が含まれる。一般的に、セル壁８０２は、「ＩＴＯ」電極８１２を担持して下部プレート上に黒色背景層８１４を有するガラスプレートである（代替的に、下部プレートは、他の黒色導電性電極構造で作ることができる）。

液滴は、双安定性材料で形成することができ、この材料は、１つの状態でいくつかの波長を反射し、それらの波長を第２の安定状態で伝送する。デバイスは、２つの異なるサイズの液滴８０８及び８１０を与えるように配置することができ、そのために、１つの液滴を切り換えるための閾値は、他の液滴の閾値と異なる。２つよりも多い種類の液滴を使用することができ、液滴のサイズは、図示と同じか又は異なる場合がある。

そのようなデバイスの例では、例えば、「ＳＩＤ紀要」、ＸＸＸＩＶ，第２冊，９５９−９６１頁に記載のＹａｎｇ他（２００３年）の方式で作られたコレステロール液晶を使用するであろう。液滴は、選択的に反射する実質的に平面の（Ｇｒａｎｊｅａｎ）状態、又は、好ましくは１５ミクロンを超える前進散乱ポリドメインサンプル（すなわち、焦点円錐様）のいずれかである２つの安定状態を与えるほど十分に大きいと考えられる。平面の状態では、より大きな液滴８０８は、例えば赤色光を反射するが、青及び緑色を伝送するであろう。他の状態では、より大きな液滴８０８は、全ての波長を伝送すると考えられる。より小さな液滴８１０の閾値は、より大きな液滴８０８よりも小さく、平面の状態で例えば緑色波長を反射するであろう。
デバイスは、平面の状態で反射されるよりも低い波長の更に別の液滴Ｃ（図示しない）を包含することができる。各種類の液滴は、エマルジョンの中で個別に容易に形成され、次に、マトリックス材料と混合される（上述のＹａｎｇ他のような従来技術の方法とは異なる）。

カラーデバイスを提供するために３つの種類の液滴のほぼ同量の混合が使用されるが、別の混合比を使用すると、カラーバランスと軸外反射率を向上させることができる。好ましくは、マトリックスは光重合可能又は同様に架橋可能な材料で作られるので、層は、剛性のプラスチック層を形成する。異なる液滴に対して異なる閾値を実現するための１つの方法は、それぞれの液滴内のコレステロール化合物又は混合物が別々の誘電非対称性を確実に保持することである。他の方法は、異なるサイズの液滴の使用、偏心率又はアラインメントが異なる非球面の液滴の使用、又は、それぞれの液滴に対して異なる界面活性剤又は壁材料を使用して液晶と液滴壁との間の相互作用を変化させることを含む。

本発明により、閾値が異なるＡ、Ｂ、及びＣのタイプの液滴をラッチするために３つの走査を適用することができる。第１の走査では、最も閾値の高い液滴Ａは、反射性平面状態か又は散乱焦点円錐状態のいずれかにラッチされる。液滴ＢとＣは赤色の光線を反射しないので、散乱状態にある場合は、液滴Ａが散乱生地にある時には、赤色の光線は、裏面の電極において最終的に黒色に吸収される。第２の走査では、データによって液滴Ｂが反射の緑色か又は散乱の緑色のいずれかに選択され、赤色と青色の光線を反射しないままにしておく（好ましくは、ほとんど散乱しない）。第３の走査は、液滴Ｃを反射の青色か又は散乱の青色のいずれかに選択するであろう。このようにして、空間的に分割されたカラーパネルに付随する反射率の悪さ及び多重スタックに付随するコストなしで、フルカラーディスプレイを組み立てることができる。

代替の双安定性媒体は、粒子の配向によって光学特性が異なる荷電粒子を含むことができるであろう（例えば、「ＳＩＤ紀要」、８４６−８４９頁に掲載のＨａｔｔｏｒｉ他（２００３年）を参照することができる）。そのようなシステムでは、液滴の電荷密度が制御され、異なる閾値、及び、液滴のサイズ、形状、及び界面特性を与えることができる。そのような粒子は、通常は光の吸収を引き起こすが、異なる色を混合させることになる。
図４０を参照すると、本発明はまた、２つ又はそれ以上のパネルのスタックを含むデバイスに適用することができる。スタックにされたデバイス９００は、第１のパネル９０２、第２のパネル９０４、及び第３のパネル９０６を有する。それぞれのパネルは、特定波長の領域内の光を変調するために使用される。

それぞれのパネルの行及び列の電極は、単一の組のドライバに接続される。換言すれば、それぞれの列のドライバ９０８は、それぞれのパネルの列に電気的に接続され、それぞれの行のドライバ９１０は、それぞれのパネルの行に電気的に接続される。３つのパネルは、異なる閾値のラッチングを保持するように配置される。電界効果デバイスに対して、ラッチング特性を変更する簡単な方法は、異なるパネルに対するセル間隙を変更することである。上述の教示に従って３つの走査を適用することにより、単一の組のドライバ回路を使用して、それぞれのパネルを望ましい状態にラッチすることが可能になる。このようにして、３つのパネルスタックから、低減されたドライバコストでカラーディスプレイを構成することができる。

従来技術の２フィールドアドレス指定方式を示す図である。 従来技術のブランクアドレス指定方式を示す図である。 従来技術の双安定液晶デバイスの部分的ラッチ領域を示す図である。 ２つの異なるラッチ範囲の区域を提供することができる従来技術のパネルに亘る不規則な変動を示す図である。 従来技術によるデータ電圧選択の原理を示す図である。 本発明によるマルチ走査技術を示す図である。 本発明により構成されたパネルを示す図である。 線ＩＩ−ＩＩに沿った図７のパネルの断面図である。 連続した遷移を有するデバイスのアドレス指定をするためのマルチ走査の使用を示す図である。 ５段階のマルチ走査技術を示す図である。 マルチ走査技術においてストローブパルス幅の変動を使用することができる方法を示す図である。 非対称の変動がない典型的な「ＺＢＤ」ラッチ曲線を示す図である。 非対称が保持されない「ＺＢＤ」ラッチ曲線を示す図である。 「ＺＢＤ」デバイスの４つのスイッチング領域の拡張プロットを示す図である。 本発明によりアドレス指定された時の図７のディスプレイの拡大図である。 本発明を実行する時に使用することができる行及びデータ信号の例を示す図である。 本発明により３つのラッチ走査を提供することができるストローブ及びデータ信号を示す図である。 図１７の各走査をディスプレイ全体に対して順番に適用することができる方法を示す図である。 図１７の３つのラッチ走査の各々を各ラインに順番に適用することができる方法を示す図である。 「ＺＢＤ」セルの測定ラッチ応答を示す図である。 異なる格子ピッチの領域を有するセルに対する測定された欠陥から連続及び連続から欠陥の遷移を示す図である。 マルチ走査を使用して格子ピッチが異なる領域を有するセルのラッチを示す一連の顕微鏡写真である。 ０．６ミクロン及び０．８ミクロンピッチの「ＺＢＤ」セルの２つの領域に対する欠陥から連続及び連続から欠陥の遷移の実験データのプロットを示す図である。 本発明を使用してアドレス指定された０．６ミクロン及び０．８ミクロンピッチの２つの「ＺＢＤ」セル区域の顕微鏡写真を示す図である。 二重「ＺＢＤ」デバイスの電気光学応答を示す図である。 二重「ＺＢＤ」デバイスを第１のブランク状態からマルチ走査を使用してアドレス指定することができる方法を示す図である。 二重「ＺＢＤ」デバイスを第２のブランク状態からマルチ走査を使用してアドレス指定することができる方法を示す図である。 本発明によって作製された二重「ＺＢＤ」デバイスの分解組立図である。 従来技術のπセルデバイスの作動を示す図である。 本発明の「ＺＢＤ」表面πセルの作動を示す図である。 本発明の別の「ＺＢＤ」表面πセルの作動を示す図である。 スプレー状態からベンド状態への従来技術の遷移をより詳細に示す図である。 ベンド状態を形成する時に表面スイッチングが起こらない従来技術の「ＺＢＤ」デバイスの反例を示す図である。 本発明によるπセル二重「ＺＢＤ」デバイスを示す図である。 実質的に非スプレー状態の例を示す図である。 様々なスプレー状態を示す図である。 「ＺＢＤ」デバイスにおける欠陥及び連続状態のエネルギを示す図である。 本発明のデバイスの「ｒｍｓ」作動を示す図である。 本発明に従って作動可能なコレステロールデバイスを示す図である。 本発明に従って作動可能な多層スタックデバイスを示す図である。

符号の説明

２５０ 第１のセル壁
２５２ 第２のセル壁
２５４ ネマチック液晶材料の層
２５６ 第１の行の電極
２５８ 第２の行の電極
２６０ 第１の列の電極
２６２ 第２の列の電極
２６４ 第１の表面のアラインメント格子
２６６ 第２のアラインメント格子
２６８ 偏波器
２７０ バックライト

Claims (38)

1. 第１のセル壁及び第２のセル壁の間に配置されて１つ又はそれ以上の別々の電気的アドレス可能な領域を備えた材料の層を備えたデバイスであって、前記材料の層は、少なくとも２つの安定な構成をとることができ、かつそれらの構成の間に電気的にラッチされており、前記材料の層は一つ以上の別々の電気的にアドレス可能な領域を備えており、それぞれの前記別々の電気的にアドレス可能な領域は第１の範囲のラッチング閾値をとるように構成された第１の領域と、第２の範囲のラッチング閾値をとるように構成された第２の領域とを有しており、前記デバイスは、必要に応じて前記材料の層を選択的にラッチするための電圧パルスを使用して前記電気的アドレス可能な領域のそれぞれに対して書き込むためのアドレス指定手段を更に含んでおり、
   前記アドレス指定手段は、少なくとも二つのラッチング走査を使用して前記１つ又はそれ以上の前記別々の電気的アドレス可能な領域の各々に対して書込むように構成されており、
   前記第１のラッチング走査は、前記第１の範囲内のラッチング閾値を有する材料を選択的にラッチするように配置され、
   前記第２のラッチング走査は、前記第２の範囲内のラッチング閾値を有する材料を選択的にラッチするように配置され、
   前記第１のラッチング走査は、前記第１の範囲内のラッチング閾値を有する材料の前記選択的ラッチングの前に、さらに前記２つの安定な構成のいずれか１つの中に前記材料のすべてをラッチするためのブランキング波形を含んでおり、
   前記第１のラッチング走査は、前記第２のラッチング走査を適用する前に適用され、前記第２のラッチング走査は、前記第１の範囲内のラッチング閾値を有する材料をラッチするのに不十分である、ことを特徴とするデバイス。
2. 前記第１のラッチング走査は、前記第２の範囲内のラッチング閾値を有する材料を無差別にラッチする（すなわち、ブランキングする）ことを特徴とする請求項１に記載のデバイス。
3. 前記アドレス指定手段は、前記第２のラッチング走査の適用の後に１つ又はそれ以上の更に別のラッチング走査を適用し、
   更に別のラッチング走査の各々は、所定の範囲内のラッチング閾値を有する材料を選択的にラッチするように配置されるが、いかなる先行する走査の閾値範囲内の閾値を有する材料をラッチするのにも不十分である、
   ことを特徴とする請求項１から請求項２のいずれか１項に記載のデバイス。
4. 更に別のラッチング走査の各々は、その後のいかなるラッチング走査の所定範囲内のラッチング閾値を有する任意の材料をも無差別にラッチする（すなわち、ブランキングする）ことを特徴とする請求項３に記載のデバイス。
5. 前記第１のラッチング走査の電圧パルスの時間／電圧の積は、前記第２のラッチング走査の電圧パルスの時間／電圧の積よりも大きいことを特徴とする請求項１から請求項４のいずれか１項に記載のデバイス。
6. 前記材料のラッチングは、極性に依存することを特徴とする請求項１から請求項５のいずれか１項に記載のデバイス。
7. 前記第１のラッチング走査は、第１の極性のラッチングパルスを使用して材料をラッチし、
   前記第２の走査は、前記第１の極性のラッチングパルスの反対の極性のラッチングパルスを使用して材料をラッチする、
   ことを特徴とする請求項６に記載のデバイス。
8. 前記材料の層は、更に別のラッチング走査の所定範囲内のラッチング閾値をそれぞれ有する１つ又はそれ以上の更に別の領域を含むことを特徴とする、請求項７に記載のデバイス。
9. 前記材料の層は、複数の別々の電気的アドレス可能な領域を含むことを特徴とする請求項１から請求項８のいずれか１項に記載のデバイス。
10. 前記材料の層のラッチング閾値が異なる領域を有する部分は、電気的に別々にアドレス可能な領域内それぞれにおいて、重み付けされることを特徴とする請求項９に記載のデバイス。
11. 行の電極が、前記第１のセル壁上に設けられ、列の電極が、前記第２のセル壁上に設けられ、それによって別々にアドレス可能な領域のマトリックスを形成することを特徴とする請求項１から請求項１０のいずれか１項に記載のデバイス。
12. 前記の少なくとも第１及び第２のラッチング走査は、前記行電極に対するストロボ電圧パルス及び前記列電極に対するデータ電圧パルスの印加により、各別々の電気的アドレス可能な領域に対して前記アドレス指定手段によって適用され、
    前記ストロボ及びデータ電圧パルスは、各別々の電気的アドレス可能な領域で必要な合成電圧パルスを生成するように配置される、
    ことを特徴とする請求項１１に記載のデバイス。
13. 前記アドレス指定手段は、ラッチするか又はラッチしないために、それぞれ選択又は非選択データパルスを供給することを特徴とする請求項１２に記載のデバイス。
14. 各行は、前記第１のラッチング走査及び前記第２のラッチング走査の両方を使用して順にアドレス指定されることを特徴とする請求項１２から請求項１３のいずれか１項に記載のデバイス。
15. 各行は、前記第１のラッチング走査を使用して順にアドレス指定され、次に、各行は、前記第２のラッチング走査を使用して順にアドレス指定されることを特徴とする請求項１２から請求項１３のいずれか１項に記載のデバイス。
16. 前記適用されたデータ及びストロボ波形は、実質的にｄｃ均衡化されていることを特徴とする請求項１２から請求項１５のいずれか１項に記載のデバイス。
17. 前記材料の層の前記ラッチング閾値が光照射に応答して可変であるように感光性の層を含むことを特徴とする請求項１から請求項１６のいずれか１項に記載のデバイス。
18. １つ又はそれ以上のカラーフィルタ要素を更に含むことを特徴とする請求項１から請求項１７のいずれか１項に記載のデバイス。
19. 前記材料の層は、液晶を構成することを特徴とする請求項１から請求項１８のいずれか１項に記載のデバイス。
20. 前記液晶は、ネマチック液晶材料を含むことを特徴とする請求項１９に記載のデバイス。
21. 前記２つの安定構成間の遷移は、前記第１のセル壁でのアラインメント遷移によって媒介されることを特徴とする請求項１９から請求項２０のいずれか１項に記載のデバイス。
22. 前記液晶材料の層と接触する前記第１のセル壁の表面は、該第１のセル壁の近くに該液晶材料の少なくとも２つの安定表面アラインメント構成をもたらすようなプロフィールに形成されることを特徴とする請求項２１に記載のデバイス。
23. 前記第１のセル壁の前記プロフィール表面は、双安定性表面アラインメント格子構造を構成することを特徴とする請求項２２に記載のデバイス。
24. 前記ネマチック液晶材料の層と接触する前記第２のセル壁の表面は、該第２のセル壁の近くに該液晶材料の少なくとも２つの安定表面アラインメント構成をもたらすようなプロフィールに形成されることを特徴とする請求項２２から請求項２３のいずれか１項に記載のデバイス。
25. 前記第２のセル壁の前記プロフィール表面は、双安定性表面アラインメント格子構造を構成することを特徴とする請求項２４に記載のデバイス。
26. 前記第１のセル壁での前記液晶材料の前記少なくとも２つの安定表面アラインメント構成間の前記ラッチング閾値は、前記第２のセル壁での該液晶材料の該少なくとも２つの安定表面アラインメント構成間の該ラッチング閾値よりも大きいことを特徴とする請求項２４から請求項２５のいずれか１項に記載のデバイス。
27. 前記第１のセル壁での前記液晶材料の前記ラッチング閾値は、前記第１の範囲に入り、 前記第２のセル壁での前記液晶材料の前記ラッチング閾値は、前記第２の範囲に入る、 ことを特徴とする請求項２６に記載のデバイス。
28. 前記材料の層は、電気泳動成分を含むことを特徴とする請求項１から請求項１８のいずれか１項に記載のデバイス。
29. 前記材料の層は、キャリアマトリックス内に双安定性材料の液滴を含むことを特徴とする請求項１から請求項１８のいずれか１項に記載のデバイス。
30. 前記液滴は、着色されていることを特徴とする請求項２９に記載のデバイス。
31. 前記双安定性材料は、コレステロール材料の液滴を含むことを特徴とする請求項２９から請求項３０のいずれか１項に記載のデバイス。
32. 前記双安定性材料は、粒子状物質を含むことを特徴とする請求項２９から請求項３０のいずれか１項に記載のデバイス。
33. 各々が一対のセル壁の間に配置されて１つ又はそれ以上の別々の電気的アドレス可能な領域を含む１つ又はそれ以上の更に別の材料の層を更に含むデバイスであって、更に別の材料の層の各々の１つ又はそれ以上の別々の電気的アドレス可能な領域の各々は、該材料の層の該電気的アドレス可能な領域の１つと平行にアドレス指定手段と電気的に接続されていることを特徴とする請求項１から請求項３２のいずれか１項に記載のデバイス。
34. 前記材料の第１の層及び前記材料の１つ又はそれ以上の更に別の層は、光学スタックとして配置されることを特徴とする請求項３３に記載のデバイス。
35. 少なくとも２つの安定な構成をとることができ、かつそれらの安定な構成の間に電気的にラッチされることが可能な拘束された材料の層を含むディスプレイデバイスをアドレス指定する方法であって、前記材料の層が１つ又はそれ以上の別々の電気的アドレス可能な領域を有しており、
    それぞれの前記別々の電気的にアドレス可能な領域は第１の範囲のラッチング閾値をとるように構成された第１の領域と、第２の範囲のラッチング閾値をとるように構成された第２の領域とを有する、ディスプレイデバイスのアドレスを指定する方法において、
    （ａ）前記２つの安定な構成のいずれか１つに前記材料のすべてをブランキングする段階と、
    （ｂ）前記第１の範囲内のラッチング閾値を有する材料を選択的に所望の安定な構成の中にラッチするために、第１のラッチング走査を用いてディスプレイデバイスの各別々の電気的アドレス可能な領域をアドレス指定する段階と、
    （ｃ）次に、前記第２の範囲内のラッチング閾値を有する材料を選択的に所望の安定な構成の中にラッチするために、第２のラッチング走査を用いて前記ディスプレイデバイスの各別々の電気的アドレス可能な領域をアドレス指定する段階と、
    を含み、
    前記第２のラッチング走査は、前記第１の範囲内の閾値を有する材料をラッチするのに不十分である、ことを特徴とする方法。
36. 前記第１のラッチング走査は、前記第２の範囲内のラッチング閾値を有する材料を前記安定な２つの構成の１つの中に無差別にラッチ（すなわち、ブランキング）する、ことを特徴とする請求項３５に記載の方法。
37. 前記第１及び第２のラッチング走査を用いて前記デバイスをアドレス指定する段階の後に、各々が所定のエネルギ範囲内のラッチング閾値を有する材料を選択的にラッチするように配置された１つ又はそれ以上の更に別のラッチング走査を用いて、該ディスプレイをアドレス指定する段階を更に含み、
    前記所定のエネルギ範囲の高い部分のエネルギは、先行するラッチング走査のエネルギ範囲の高い部分のエネルギよりも低い、
    ことを特徴とする請求項３５及び３６のいずれか１項に記載の方法。
38. 前記デバイスは、複数の別々の電気的アドレス可能な領域を含むことを特徴とする請求項３５から請求項３７のいずれか１項に記載の方法。

Images