JP5047029B2 - 調光装置 - Google Patents

調光装置 Download PDF

Info

Publication number
JP5047029B2
JP5047029B2 JP2008081873A JP2008081873A JP5047029B2 JP 5047029 B2 JP5047029 B2 JP 5047029B2 JP 2008081873 A JP2008081873 A JP 2008081873A JP 2008081873 A JP2008081873 A JP 2008081873A JP 5047029 B2 JP5047029 B2 JP 5047029B2
Authority
JP
Japan
Prior art keywords
current
dimming
timing
load
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008081873A
Other languages
English (en)
Other versions
JP2009238520A (ja
Inventor
哲也 谷川
善宣 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008081873A priority Critical patent/JP5047029B2/ja
Publication of JP2009238520A publication Critical patent/JP2009238520A/ja
Application granted granted Critical
Publication of JP5047029B2 publication Critical patent/JP5047029B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Led Devices (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)

Description

本発明は、LEDを照明負荷とする位相制御方式の調光装置に関する。
従来、交流電源を用いて、白熱電灯やLEDの照明負荷を調光する手段として、半導体スイッチ素子を用いた位相制御方式がよく用いられている。位相制御方式は一般に、商用交流電源と照明負荷との間に直列に接続されたスイッチング素子がオンする位相角(点弧位相角)を制御することにより照明負荷に供給する商用交流電圧の実効値を可変させて照明負荷を調光する制御方式である。
ところで、LEDを照明負荷とする照明器具では、複数の直列に接続されたLED負荷の場合を含め、LEDに印加される電圧が、その順方向電圧Vf以上でなければ負荷電流が流れない。このため、図7(a)(b)(c)に示すように、白熱灯照明負荷では、電源電圧の全周期が調光可能範囲となるのに対して、LED負荷の場合では、その調光範囲は、Vfが低い場合は広くなり、Vfが高い場合は狭くなり、LED素子の種類や直列に接続するLED素子の数によって調光範囲が異なる。このため、LED照明器具においては、同じ調光率に基き、スイッチング素子のオン期間を同じとして調光しても、各種LED照明器具によってLEDのオン期間が異なるので、調光レベルに差が生じる。従って、このような順方向電圧の異なるLEDの照明負荷を同一の調光テーブルに基いて調光制御すると、調整範囲が狭くなり過ぎたり、広くなり過ぎるというような不具合が発生する。
これに対し、トライアックのオン期間を可変とすることでLED照明器具への実効電力を可変し、入力電圧のゼロクロスとトライアックに流れる電流のゼロクロスとの時間差を計測し、計測された時間差に基づいて調光レベルとトライアックのオン期間の関係である調光テーブルを選択するようにした調光装置が知られている(例えば、特許文献1参照)。しかし、この装置は、測定した時間差に対応するLED照明器具毎の調光テーブルを用意して記憶しておく必要があるため、多くのLED照明器具に対応する調光テーブルを記憶するためのROM等の記憶容量が大きくなり、コストアップとなっていた。また、測定した時間差により調光テーブルのどれかを選択して調光を行うので、測定した時間差に対応する調光テーブルがない場合は各LED照明器具に合った最適な調光が困難であった。
また、トライアックを用いた調光方式であるため、オンタイミングしか点灯を制御できないので、起動時に電流オンタイミングを計測するまでに照明負荷の調光制御ができず、チラツキや強制フル点灯等の不具合が発生することがある。
例えば、図8(a)乃至(d)に示すように、特に入力側に電源電圧平滑用のコンデンサが配置され、この平滑電圧によりLEDが駆動されるコンデンサインプット型のLED器具では、トライアックの電流位相が交流電源の電圧位相より進むので、同図(a)に示す交流入力電圧の波形に対して、同図(b)のように、100%点灯時の照明器具の負荷電流には、電圧より先にゼロクロスが発生する。従って、同図(c)に示すように、電流オンタイミングの計測時に、トライアック制御信号を電圧ゼロクロスの手前から電流ゼロクロスを跨ってオンさせていまうと、次の電源周期が始まっているので、次の電流ゼロクロスまでオフしない。従って、同図(d)のように、その電源周期は100%のフル点灯になり、オンタイミングを計測できないことがある。
特開2006−32033号公報
本発明は、上記の問題を解決するものであり、LEDを照明負荷とする位相制御方式の調光装置において、順方向電圧の異なるLED負荷毎の調光テーブルを不要にして調光し、調光テーブル記憶用のメモリ容量を削減することができる調光装置を提供することを目的とする。
上記目的を達成するために請求項1の発明は、LEDを用いた照明負荷と、前記照明負荷と直列に接続されたスイッチング素子と、前記スイッチング素子のオン期間を可変とすることにより交流電源から前記照明負荷に供給される実効電力を可変とする位相制御回路と、を備えた調光装置であって、前記位相制御回路は、前記照明負荷の調光レベルに対応して前記スイッチング素子のオン期間を設定する調光レベル設定手段と、前記交流電源からの入力電圧のゼロクロスを検出するゼロクロス検出手段と、前記照明負荷に流れる電流のオンタイミングを検出する電流オン検出手段と、前記ゼロクロス検出手段で検出されたゼロクロスと前記電流オン検出手段で検出されたオンタイミングとの時間差を計測する時間計測手段とを備え、前記調光レベル設定手段は、前記時間計測手段により計測された時間差に応じて前記スイッチング素子のオン期間が設定され、電流のオンタイミングとなる位相角を最小の調光レベルとし、電流のオンタイミングとなる位相角を180度から減算した位相角を最大の調光レベルとし、前記電流オン検出手段は、前記照明負荷と直列に配設されたダイオードのオン電圧を基にオンタイミングを検出するものである。
請求項2の発明は、請求項1に記載の照明装置において、電流オンタイミングを検出している状態では、照明負荷への実効電力を漸増させながら供給するものである。
請求項1の発明によれば、照明負荷毎に最小の調光レベルと最大の調光レベルを自動的に検出できるので、予め調光レベルの最小と最大に基いて算出される調光制御のための調光制御曲線を決めておくことにより、最小と最大の調光レベルを検出の都度、調光制御曲線を算出して調光制御することができる。これにより、順方向電圧の異なるLEDを用いた照明負荷に対して、照明負荷毎の調光テーブルを記憶しておく必要がなく、メモリ容量を低減でき、低コスト化できる。
また、請求項の発明によれば、ダイオードはオン電圧が通常1V前後と低く、ダイオード電流に対する変動も少なく、オン電圧以上あればすぐに導通するので、電流検出が容易であると共に、負荷電流が大きく流れた場合でも、抵抗による電流検知に比べ、安定に検知でき、かつ電力消費を小さくできる。
請求項の発明によれば、電流オンタイミングを過ぎて電力を供給しないようにできるので、検出状態と点灯状態との切替がスムーズに行われ、切替タイミングの遅れによるチラツキや電流オンタイミングを過ぎて電力供給することによる過大電流を防止することができる。
以下、本発明の第1の実施形態に係る調光装置1について、図1乃至図3を参照して説明する。図1は、本実施形態の調光装置1の電気ブロック構成を示す。本実施形態の調光装置1は、交流電源2から電力供給を受けるLEDを用いた照明負荷3と、照明負荷3と直列に接続されたFET(電圧効果型トランジスタ)(スイッチング素子)4と、FET4のオン期間を可変とすることにより交流電源2から照明負荷3に供給される実効電力を可変とする位相制御回路5とを備える。照明負荷3は、位相制御回路5による交流電源2の位相制御に基いて点灯制御される。FET4は、位相制御回路5からの制御信号によりオンオフされ、オンのときのみ照明負荷3に交流電源2を供給する。また、FET4としては、例えば、MOSFETなどが用いられる。本実施形態は、照明負荷3に位相制御された交流電源2の入力電圧を印加して点灯制御する位相制御型の調光装置である。
位相制御回路5は、調光レベル設定部(調光レベル設定手段)6と、ゼロクロス検出部(ゼロクロス検出手段)7と、電流オン検出部(電流オン検出手段)8と、タイマ(時間計測手段)9と、制御部10とを備える。
調光レベル設定部6は、調光用ボリュームや調光信号に基いて照明負荷3の調光率を設定する。また、調光レベル設定部6は、調光率が設定されると、指定された調光率に基いてFET4のオン期間を設定し、調光レベルを設定する。
ゼロクロス検出部7は、交流電源2からの入力電圧のゼロクロスタイミング(以下、ゼロクロスという)を検出する。このゼロクロスの検出は、入力電圧の正弦波形の正電圧時と負電圧時にそれぞれ動作するスイッチング回路を形成し、それらのスイッチング動作が切り替わるときを検出して行うことができる。
電流オン検出部8は、照明負荷3に流れる電流のオンタイミングを検出する。この電流のオンタイミングを検出は、FET4と接地間に抵抗を接続し、照明負荷3の負荷電流が流れたときに、抵抗の両端電圧を測定することにより得られる。また、タイマ(時間計測手段)9は、ゼロクロス検出部7により検出されたゼロクロスと電流オン検出部8により検出されたオンタイミングの各時間を測定し、それらの時間差を計測する。
制御部10は、マイコンを備え、位相制御回路5全体を制御する。また、制御部10は、調光レベル設定部6で設定された調光率の指示に基いて、位相制御のためのPWM(Pulse Width Modulation)信号を生成し、このPMW信号によりFET4をスイッチング駆動する。PWM信号は、ゼロクロス検出部7により検出されたゼロクロスのタイミングをスタート点とするパルス信号であり、このパルス信号のオンオフによりFET4がスイッチング駆動される。また、FET4がオンする導通期間には、交流電源2からの入力電圧が照明負荷3に供給され、入力電圧が照明負荷3のLEDの順方向電圧Vfを越えた期間だけ、LEDが点灯される。
ここで、図2(a)〜(f)を参照して、位相制御回路5による調光制御の動作について説明する。図2(a)は、交流電源2の入力電圧の正弦波形を示し、この入力電圧を基に、ゼロクロス検出部7は、入力電圧の半周期毎にゼロクロスを検出して、同図(b)に示すように、パルス波形のゼロクロス検出信号を生成する。タイマ9は、このゼロクロス検出信号に基いて、ゼロクロスの時間t1〜t3を測定する。同図(c)は、FET4か常時オンの場合の照明負荷3の負荷電流波形を示す。この波形は、照明負荷3のLEDの導通波形を示し、LEDの順方向電圧Vfまたは複数LEDの合成順電圧以上の電圧が印加された期間のみ流れる電流波形を示している。同図(d)は、電流オン検出部8により検出された電流オン検出信号のパルス波形を示し、この電流オン検出信号のパルス幅は、照明負荷3のLEDにおける負荷電流が流れる最大時間幅(ta〜tb)と略一致している。ここで、tbをLEDの電流が流れなくなる電流オフタイミングという。制御部10は、この電流オン検出信号の立ち上がりを基に、タイマ9により照明負荷3に流れる電流オンタイミングtaを検出することができ、ゼロクロス検出部7で検出されたゼロクロス点(ここでは、t1)から、この電流オンタイミングtaまでの時間差Ta(=ta―t1)を検出する。ここで、この時間差Taに対応する入力電圧周期における位相角をθaで表す。同図(e)は、制御部10から出力されるPWM信号を示し、このPWM信号がハイのとき、FET4がオンされる。これにより、このPWM信号がFET4に印加されると、このPWM信号のオン期間Tc(=tc−t1)のみFET4がオンとなる。ここで、このオン期間Tcの入力電圧周期における位相角をθcで表す。同図(f)は、オン期間Tcにおいて導通されるLEDに供給される負荷電流を示す。即ち、この負荷電流は、PWM信号によりスイッチングされたFET4のオン期間Tcのうち、電流オンタイミングtaからPWM信号がオフする時間tcまで照明負荷3のLEDに流れる電流を示し、この期間にLEDが点灯される。また、PWM信号は、調光レベル設定部6で設定された調光率によりそのオン期間Tcが決定され、ユーザがボリューム等で調光率を変えることにより、PWM信号のオン期間Tcが変化され照明負荷3が調光制御される。
ここで、図3(a)(b)(c)を参照して、制御部10によるゼロクロスと電流オンタイミングの時間差Taに基づく調光制御について説明する。図3(a)は、入力電圧の半周期(位相角180°)の波形を示し、同図(b)は、同じ半周期におけるLEDの負荷電流波形を示し、同図(c)は、入力電圧の半周期におけるPWM信号を示す。このLEDの負荷電流波形は、入力電圧が正弦波であるので、位相角90°の位置を中心として、略左右対称になる。従って、電流オンタイミングtaと、電流オンタイミングtaとなる位相角θaを180°から減算した位相角θd(=180°−θa)のタイミングは、LEDが流れなくなる電流オフタイミングtbとなり、taとtbは位相角90°の時間軸上の位置に対して対称となり、ta〜tbの期間のみLEDが導通する。従って、位相角θaと位相角θdは、LEDを導通させるための最小と最大の位相角となる。また、Taが分かれば、LEDの全導通期間(ta〜tb)を求めることができる。
これにより、調光レベル設定部6は、タイマ9により計測された時間差Taに基いて、電流オンタイミングtaとなる位相角θaを最小の調光レベルとし、位相角θaを180度から減算した位相角(180−θa)を最大の調光レベルとして、調光レベルの範囲を設定することができる。従って、調光レベル設定部6は、最小の調光レベルと最大の調光レベルを、調光率0%と100%に対応させることにより、調光率によって調光レベルを最小と最大に可変させることができる。制御部10は、調光率に対応するオン期間Tcに基いてオンするPWM信号を生成し、このPWM信号によりFET4をオンオフしてLEDを調光制御する。従って、調光レベル設定部6により、調光率とオン期間Tcとの関係を予め定めた調光制御曲線等を設定しておくことにより、時間差Taが変わっても、制御部10が自動的に調光制御曲線に基いて調光率に基くオン期間Tcを得ることができ、LEDの調光範囲が狭過ぎたり、広過ぎたりすることを防止して、Vfの異なる各種LEDに対応して最適に調光制御を行うことができる。
ここで、検出された時間差Taに基く、PWM信号のオン期間の補正方法について説明する。ここでは、予め設けた調光率とPWM信号のオン期間との関係を示す基準の調光テーブルを基に、時間差Taの大きさに対応してPWM信号のオン期間を補正する。この基準の調光テーブルは、予めメモリーを含むマイコンにより、基準とする調光テーブルとして、電流オンタイミングが入力電圧のゼロクロスと一致する場合(例えば、白熱電灯のような場合)の指示された調光率とPWM信号のオン期間Tとを関係付けた基準調光テーブルを用意して記憶しておく。この基準調光テーブルの例を下記表1に示す。
Figure 0005047029
表1は、交流電源2の周波数が50Hzの場合の指示された調光率とPWM信号のオン期間Tを関連付けた調光データを示す。交流電源2の周波数が50Hzにより、入力電圧の半周期は10msとなる。この表1の調光率とPWM信号のオン期間は、調光率とPWM信号のオン期間との関係を示す予め決められた調光制御曲線等に基いて設定することができる。
ここでの補正は、検出された時間差Taに基いて、表1の基準調光テーブルのPWM信号のオン期間Tを補正することにより行う。このTを補正したオン期間をTcとすると、補正オン期間Tcは、式1で表される。
Figure 0005047029
また、上記表1は、電流オンタイミングtaが入力電圧のゼロクロスt1と一致する場合を示すので、LEDの場合、電流オンタイミングtaが入力電圧のゼロクロスt1からずれた分、即ち、時間差Taの分だけ補正する。また、この補正は、負荷電流の波形が90°に関して対称なので、1/4周期で考えると、補正オン期間Tcは、LEDの照明負荷の導通期間(5−Ta)を、表1の時間差Taがゼロの場合の1/4周期のオン期間(5ms)との比に調光率毎のTを掛けて、さらにTaを加算することにより得ることができる。また、交流電源2の周波数が60Hz(周期が1.2分の1だけ短くなる)の場合は、次の式2で同様に得ることができる。
Figure 0005047029
これにより、時間差TaによりLED負荷におけるPWM信号のオン期間Tcが計算され、調光レベル設定部6は、タイマ9により計測された時間差Taに応じてFET4のオン期間Tcが設定される。また、調光レベル設定部6は、電流のオンタイミングとなる位相角θa(時間差Ta)を最小の調光レベルとし、この位相角θaを180度から減算した位相角θbを最大レベとして設定することが可能となる。これにより、照明負荷3のLEDデバイスが変わったとき、例えば、LEDが直列に接続される数が異なる場合や、LEDの種類が異なる場合に、合成のVfも含めLEDの順方向電圧Vfが変わった場合においても、電流オンタイミングと入力電圧のゼロクロスとの時間差Taに基き、式1又は式2を用いてPWM信号のオン期間を簡単に補正して使用できる。従って、LEDデバイス毎に調光テーブルを設ける必要がなく、調光テーブルは、少なくとも基準の調光テーブル1つでよい。また、基準調光テーブルを補正するだけで、PWM信号のオン期間を圧縮した調光テーブルが得られるため、時間差Taにより調光範囲が過大、過小になることはない。
このように、本実施形態によれば、LEDの照明負荷毎に最小の調光レベルと最大の調光レベルを自動的に検出できるので、予め調光レベルの最小と最大に基いて算出される調光制御のための調光制御曲線を決めておくことにより、最小と最大の調光レベルを検出の都度、調光制御曲線を算出して調光制御することができる。これにより、順方向電圧Vfの異なるLEDを用いた照明負荷3に対して、照明負荷3毎の調光テーブルを記憶しておく必要がなく、メモリ容量を低減でき、低コスト化できる。
また、本実施形態では、スイッチング素子としてFET4を用いているため、PWM信号のオンオフによりFET4は、電流のオンタイミングと共にオフタイミングも制御され、トライアックのようにオンタイミングしか制御されないことはない。従って、トライアックを用いた場合のように、起動時に電流オンタイミングを計測するまでに照明負荷3の調光制御ができず、入力電圧がコンデンサで平滑された平滑電圧によりLEDが駆動される場合でも、チラツキや強制フル点灯等の不具合が発生するようなことがなくなる。
次に、本発明の第2の実施形態に係る調光装置について、図4を参照して説明する。本調光装置1は、前記実施形態と同様の構成を成し、電流オン検出部は、LED(照明負荷)と直列に配設されたダイオードのオン電圧を基にオンタイミングを検出するするものである。
本調光装置1においては、照明負荷3は複数の直列LEDを備え、FET4は、2個のFET41、42が互いに並列に、かつ逆向きに配設されて形成されている。FET41、FET42は、それぞれに直列に接続された電流検出用のダイオードD1、D2を介して接地され、各ダイオードD1、D2は、照明負荷と直列に配置されている。ダイオードD2のアノード側は、マイコンからなる制御部10の電流検知端子に接続され、このダイオードD2は、オンタイミングを検出する電流オン検出部8となる。なお、ダイオードD1は、ここでは回路のバランンスを取るために挿入されている。FET41,42のゲートには、制御部10から調光制御用のPWM信号が共に印加され、各FET41,42がPWM信号により同期してスイッチングされる。このとき、FET42の導通とともに、ダイオーD1にLED3の導通電流が流れる。これにより、ダイオードD2がオンすると、このオン電圧の有無を基に制御部10がタイマ9によるタイミング測定によりオンタイミングを検出する。
また、ダイオードD2のオン電圧は、ダイオード電流に対する変動が少なく、照明負荷3に流れる電流が5mA〜5Aのように大きく変動しても、オン電圧は0.5V〜1.1V程度の小さな変化しかないので、制御部10により直接その出力を読み取ることができる。従って、従来の抵抗を用いる検出方法では、負荷に流れる電流に比例して、電流検出電圧が大きくなるため、制御部10の入力最大電圧を超えて制御部10を劣化させことがあったが、ダイオードD2のオン電圧を電流検出に用いることにより、安定した電流検知が可能となる。また、抵抗による検知では、負荷電流が小さい状態で検知感度を上げようとすると、電圧降下を大きくするため、過大な抵抗を必要とするが、ダイオード検知では、ダイオードの導通電圧が低く、オン電圧以上あればすぐに導通することにより電流を容易に検出でき、過大な抵抗を必要としない。
このように、本実施形態によれば、ダイオードのオン電圧は低く、ダイオード電流に対する変動が少ないので、オン電圧以上あればすぐに導通して検出でき、検出が容易であると共に、負荷電流が大きく流れた場合でも、抵抗による電流検知に比べ、安定に検知でき、かつ電力消費を小さくできる。
次に、本発明の第2の実施形態の変形例に係る調光装置について、図5を参照して説明する。本変形例は、スイッチング素子のFET4と並列に他のスイッチング素子のFET43と電流検出用抵抗R1との直列回路を配設し、電流検出用抵抗R1の両端電圧を基にオンタイミングを検出するものである。
本変形例においては、FET4は、一端がともに接地され、互いに並列にかつ逆接続された2個のFET41、FET42を備え、これらFET41、FET42は、それぞれ交流電源2と照明負荷3に直列に接続されている。また、これらFET41,42と並行に、逆流防止用のダイオードD3とFET43と電流検出用抵抗R1との直列回路が接続されている。また、FET43のソース及びゲート間は直列の抵抗R2、R3で接続され、FET43のドレイン側は電流検出用抵抗R1で接地されている。電流検出用抵抗R1の出力電圧は、制御部10の電流検知端子に入力されている。また、抵抗R2、R3の交点と接地間に、FET44のドレインとソースが接続され、FET44のゲートには、制御部10からの電流オンタイミングを検知する検知用PWM信号が入力される。また、照明負荷3の点灯時には、制御部10は点灯用のPWM信号をFET41、42に同期して印加する。ここでは、FET41,42に流れる電流ルートをメイン電流ルートと呼び、FET43に流れる電流ルートをサブ電流ルートという。
制御部10は、先ず、点灯用のPWM信号をオフしてFET41,FET42のメイン電流ルートをオフにしておき、検知用PWM信号をFET44のゲートに印加して、FET44を導通させ、このFET44の導通により、FET43をオンさせる。このFET43の導通により、照明負荷3のLEDに電流が流れる。この電流の流れをサブ電流ルートと呼ぶ。このサブ電流ルートにおける電流の流れにより、抵抗R1に電圧降下が発生し、この電圧降下により、制御部10は、LEDが導通した電流オンタイミングを検出でき、このオンタイミングを検知すると、すぐにFET44をオフし、サブ電流ルートを遮断して、負荷電流が流れるルートをメイン電流ルートに切り替える。
本変形例によれば、電流オンタイミング検出後は、サブ電流ルートをオフするので、FET41,42に電流検出用のために、直列のダイオードや抵抗などの電力消費部品を必要としないため、FET41,42の駆動時における消費電力を低減することができる。また、出力された電力をすべて照明負荷3に消費させることができ、電源効率が良い。
次に、本発明の第3の実施形態に係る調光装置について、図6(a)〜(f)を参照して説明する。本調光装置は、前記実施形態において、電流オンタイミングを検出している状態では、照明負荷への実効電力を漸増させながら供給するものである。図6(a)〜(c)は、前記図2(a)〜(c)と同様であるので、説明は省略する。図6(d)は、本調光装置1におけるオン電流検知の状態における電流検知用のPWM信号のパルス幅が漸増させていく状態を示す。このPWM信号をt1〜t7の時間経過と共に漸増して行き、徐々にFET4のオン期間幅を広げて行く。そして、t6後に、照明負荷の電流が流れるオンタイミングをわずかに越えると、同図(e)に示すように、わずかな負荷電流が流れ、この負荷電流により電流検知が行われ、同図(f)に示す電流検出信号が電流オン検出部8により発生される。制御部10は、この電流検出信号によりオンタイミングの検知が終わると、電流検知用PWM信号を停止し、点灯用のPWM信号に切り替えて調光制御がスタートする。
このように、本実施形態によれば、電流オンタイミングを検出している状態では、検出するまでFETのオン期間をゼロから漸増させていくことで、照明負荷に電流が流れることが殆ど無く、また、電流オンタイミングを過ぎて電力を供給しないようにできる。これにより、検出状態と点灯状態との切替がスムーズに行われ、切替タイミングの遅れによるチラツキや電流オンタイミングを過ぎて検出電力を供給することによる過大電流を防止することができる。
なお、本発明は上記各種の実施形態の構成に限定されるものではなく、発明の趣旨を変更しない範囲で適宜に種々の変形が可能である。例えば、本実施形態では、スイッチング素子をFETとしたが、FET以外のトライアックなど、他のスイチング素子を用いてもよい。また、複数個の調光テーブルを持ち、電源周波数や電流オンタイミングによって参照するテーブルを異ならせてもよい。また、検出した時間差を基に予め時間差に対応するLEDの種類とその発光効率等の性能仕様を記憶しておき、各LEDの発光効率等を加味した調光レベルを算出することにより、LEDの種類が変わっても明るさ状態が大きく変わらないように照明することもできる。
本発明の第1の実施形態に係る調光装置の電気構成図。 (a)は上記装置における入力電圧を示す図、(b)は同ゼロクロス検出信号を示す図、(c)はFETが常時オンの場合の負荷電流を示す図、(d)は同電流オン検出信号を示す図、(e)は同PWM信号を示す図、(f)は(e)のPWM信号で制御された負荷電流を示す図。 (a)は図2(a)の拡大図、(b)は図2(c)の拡大図、(c)は図2(e)の拡大図。 本発明の第2の実施形態に係る調光装置の電気構成図。 本発明の上記第2の実施形態の変形例の電気構成図。 本発明の第3の実施形態に係る調光装置を説明するための波形図。 従来の課題を説明するための波形図。 従来のトライアックを用いたときの課題を説明するための波形図。
符号の説明
1 調光装置
2 交流電源
3 LED(照明負荷)
4、41,42,43,44 FET(スイッチング素子)
5 位相制御回路
6 調光レベル設定部(調光レベル設定手段)
7 ゼロクロス検出部(ゼロクロス検出手段)
8 電流オン検出部(電流オン検出手段)
9 タイマ(時間計測手段)
10 制御部
D2 ダイオード
R1 電流検出用抵抗

Claims (2)

  1. LEDを用いた照明負荷と、前記照明負荷と直列に接続されたスイッチング素子と、前記スイッチング素子のオン期間を可変とすることにより交流電源から前記照明負荷に供給される実効電力を可変とする位相制御回路と、を備えた調光装置であって、
    前記位相制御回路は、
    前記照明負荷の調光レベルに対応して前記スイッチング素子のオン期間を設定する調光レベル設定手段と、
    前記交流電源からの入力電圧のゼロクロスを検出するゼロクロス検出手段と、
    前記照明負荷に流れる電流のオンタイミングを検出する電流オン検出手段と、
    前記ゼロクロス検出手段で検出されたゼロクロスと前記電流オン検出手段で検出されたオンタイミングとの時間差を計測する時間計測手段とを備え、
    前記調光レベル設定手段は、前記時間計測手段により計測された時間差に応じて前記スイッチング素子のオン期間が設定され、電流のオンタイミングとなる位相角を最小の調光レベルとし、電流のオンタイミングとなる位相角を180度から減算した位相角を最大の調光レベルとし、
    前記電流オン検出手段は、前記照明負荷と直列に配設されたダイオードのオン電圧を基にオンタイミングを検出することを特徴とする調光装置。
  2. 電流オンタイミングを検出している状態では、照明負荷への実効電力を漸増させながら供給することを特徴とする請求項1に記載の調光装置。
JP2008081873A 2008-03-26 2008-03-26 調光装置 Expired - Fee Related JP5047029B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008081873A JP5047029B2 (ja) 2008-03-26 2008-03-26 調光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008081873A JP5047029B2 (ja) 2008-03-26 2008-03-26 調光装置

Publications (2)

Publication Number Publication Date
JP2009238520A JP2009238520A (ja) 2009-10-15
JP5047029B2 true JP5047029B2 (ja) 2012-10-10

Family

ID=41252220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008081873A Expired - Fee Related JP5047029B2 (ja) 2008-03-26 2008-03-26 調光装置

Country Status (1)

Country Link
JP (1) JP5047029B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8553439B2 (en) 2010-02-09 2013-10-08 Power Integrations, Inc. Method and apparatus for determining zero-crossing of an AC input voltage to a power supply
US8299730B2 (en) 2010-02-09 2012-10-30 Power Integrations, Inc. Integrated on-time extension for non-dissipative bleeding in a power supply
JP2014002867A (ja) 2012-06-15 2014-01-09 Panasonic Corp 点灯装置及び照明器具
KR101326040B1 (ko) 2013-07-16 2013-11-07 (주)골든칩스 교류전원의 위상각 제어 통신을 이용한 led조명 제어 장치 및 방법
US10926062B2 (en) 2015-07-20 2021-02-23 Strataca Systems Limited Ureteral and bladder catheters and methods of inducing negative pressure to increase renal perfusion
CN112691278B (zh) 2015-07-20 2024-03-22 罗维奥斯有限公司 输尿管和膀胱导管及引入负压以增加肾灌注的方法
US10918827B2 (en) 2015-07-20 2021-02-16 Strataca Systems Limited Catheter device and method for inducing negative pressure in a patient's bladder
US11040172B2 (en) 2015-07-20 2021-06-22 Strataca Systems Limited Ureteral and bladder catheters and methods of inducing negative pressure to increase renal perfusion
JP2017084623A (ja) * 2015-10-28 2017-05-18 パナソニックIpマネジメント株式会社 調光装置
CN110996467B (zh) * 2019-12-31 2022-01-04 深圳市英可瑞直流技术有限公司 一种照明调光控制方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56128594A (en) * 1980-03-13 1981-10-08 Tokyo Shibaura Electric Co Disconnected core detector for series firing circuit
JP4305308B2 (ja) * 2004-07-14 2009-07-29 パナソニック電工株式会社 調光装置
JP4349225B2 (ja) * 2004-07-14 2009-10-21 パナソニック電工株式会社 調光装置
JP4375251B2 (ja) * 2005-02-23 2009-12-02 パナソニック電工株式会社 調光装置及び照明装置
JP4715547B2 (ja) * 2006-02-23 2011-07-06 パナソニック電工株式会社 照明用電源回路、照明装置、及び照明システム
JP2009170240A (ja) * 2008-01-16 2009-07-30 Sharp Corp Ledの調光装置

Also Published As

Publication number Publication date
JP2009238520A (ja) 2009-10-15

Similar Documents

Publication Publication Date Title
JP5047029B2 (ja) 調光装置
JP5746311B2 (ja) Led調光器のための適応可能な保持電流制御
RU2638958C2 (ru) Схемное устройство и сид лампа, содержащая это схемное устройство
US8680775B2 (en) Lighting driver circuit and light fixture
EP2885575B1 (en) Method and apparatus to control light intensity as voltage fluctuates
TWI496506B (zh) 控制開關調光的發光二極體驅動系統及使用其之調光方法
US20120043902A1 (en) Led driver circuit and led lighting device using the same
US9681507B2 (en) Switched-mode converter control for lighting applications
EP3128815B1 (en) Light-dimming device
JP5242212B2 (ja) 調光装置
JP5676593B2 (ja) ウォールディマーと協働するドライバ
US20170150568A1 (en) Light-dimming device
JP5834235B2 (ja) 固体光源点灯装置およびそれを用いた照明器具と照明システム
US20170019966A1 (en) Dimming device
US10404158B2 (en) Power factor correction (PFC) module operating in discontinuous current mode (DCM), system containing the PFC module and methods of operating therefor
JP5122882B2 (ja) 照明装置
JP2019061802A (ja) 照明制御システム、点灯システム、照明システム、及びプログラム
WO2015165925A1 (en) Led circuit, a lighting arrangement and an led driving method
CA2726485C (en) Dimming fluorescent ballast system with shutdown control circuit
JP2012039158A (ja) Led駆動回路およびled駆動方法
CN102413604B (zh) Led点灯装置及使用该led点灯装置的照明器具
CN108029183B (zh) 调光装置
JP2013157207A (ja) Led点灯装置及びそれを備えた照明器具
JPH11339993A (ja) 放電灯点灯装置
JP2009205879A (ja) 調光器及び照明器具

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110125

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120717

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees