JP5046391B2 - スパニング・ツリーを構成するスイッチ装置及びプログラム - Google Patents

スパニング・ツリーを構成するスイッチ装置及びプログラム Download PDF

Info

Publication number
JP5046391B2
JP5046391B2 JP2008074526A JP2008074526A JP5046391B2 JP 5046391 B2 JP5046391 B2 JP 5046391B2 JP 2008074526 A JP2008074526 A JP 2008074526A JP 2008074526 A JP2008074526 A JP 2008074526A JP 5046391 B2 JP5046391 B2 JP 5046391B2
Authority
JP
Japan
Prior art keywords
delay time
time
port
path cost
spanning tree
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008074526A
Other languages
English (en)
Other versions
JP2009232121A (ja
Inventor
絢子 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KDDI Corp
Original Assignee
KDDI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KDDI Corp filed Critical KDDI Corp
Priority to JP2008074526A priority Critical patent/JP5046391B2/ja
Publication of JP2009232121A publication Critical patent/JP2009232121A/ja
Application granted granted Critical
Publication of JP5046391B2 publication Critical patent/JP5046391B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Small-Scale Networks (AREA)

Description

本発明は、スパニング・ツリーを構成するスイッチ装置及びプログラムに関する。
イーサネット(登録商標)LAN(Local Area Network)は、1本のケーブルを全体で共有することを前提として設計されたものである。LANは、IP(Internet Protocol)と異なって、信号伝達の最低限の働き以外は期待されておらず、確実に必要でないと判断したフレーム以外は、中継装置としてのスイッチ装置が勝手に破棄しない。従って、LANの一部にネットワークのループ・トポロジが構成された場合、一度送信されたMAC(Media Access Control)フレームは、そのループ・トポロジを回り続けることになる。
このように、ループ・トポロジによってMACフレームが回り続けることを防止するためのスイッチ装置の機能として、「スパニング・ツリー」「ラピッド・スパニング・ツリー」技術(IEEE802.1D、IEEE802.1w)がある。この技術は、スイッチ装置及びLANセグメント(パス)をつないで(橋をかけて)、最終的にネットワーク全体をツリー(木)構成にする。LANの一部にネットワークのループ・トポロジが構成された場合であっても、スイッチ装置が、自動的にいずれかのポートをブロッキングし、論理的にループの無いネットワークを構成する。この技術を適用するには、LAN全体が、スパニング・ツリー・プロトコル(Spanning Tree Protocol)に対応したスイッチ装置群で構成されていなければならない。
このように、「スパニング・ツリー」は、本来、「ループを無効にする」という利用者の誤接続を防止するための技術である。これに対し、近年、「スパニング・ツリー」を、ネットワークの信頼性を高める目的で用いる場合が多い。LANの中に、冗長化目的であえてループ・トポロジを構成し、そのループに接続されるスイッチ装置は、スパニング・ツリー・プロトコルを有効にする。これによって、一部のポートがブロッキングされ、論理的にループの無いパスが構成される。もし使用中のパスに障害が発生した場合、スパニング・ツリー・プロトコルが作用し、その障害経路を迂回するように、自動的にパスが切り替えられる。
「スパニング・ツリー」技術によれば、最初に、ツリーのルートとなるルート・スイッチ装置が決定される。その後、各スイッチ装置は、ルート・スイッチ装置に対して最短経路で到達するポート(ルート・ポート及び代表ポート)を探索する。いずれにも関係ないポートをブロッキングしていくことによって、論理的にループの無いツリーが構成される。
図1は、スパニング・ツリーにおけるBPDUのフレーム構成図である。
スパニング・ツリー・プロトコルを有効にしたスイッチ装置同士は、BPDU(Bridge Protocol Data Unit)と称される制御フレームをやり取りする。この中で、ツリー構成を決定するための情報は、「ブリッジID」「パス・コスト」である。ツリーのルートとなるスイッチ装置のIDは、「ルート・ブリッジID」である。
スパニング・ツリー・プロトコルを有効にしたスイッチ装置は、最初に、自身の「ブリッジID」を含むBPDUを、全ポートから送信する。スイッチ装置は、互いにブリッジIDを教え合い、最も小さいブリッジIDを持つスイッチ装置が、「ルート・ブリッジ」として決定される。
次に、そのルート・ブリッジからどのような経路を通るかは、「パス・コスト」によって自動的に決定される。「パス・コスト」は、回線速度によって固定的に決められている。例えば回線速度10Mbpsに対してパス・コスト「100」、100Mbpsに対して「19」、1Gbpsに対して「4」となる。
ルート・スイッチ装置は、2秒毎に、自身の全ポートからBPDUを送信する。BPDUを受信したスイッチ装置は、他のスイッチ装置へそのBPDUを転送する。その際、そのBPDUのパス・コスト部分に、そのBPDUを受信したパス(ポート)のパス・コストが加えられる。スイッチ装置は、受信したBPDUのパス・コストを比較して、値の小さいルートを「近い(速く到達できる)」と判断して採用する。
図2は、従来技術におけるスパニング・ツリーを構成する説明図である。
図2(a)によれば、複数のスイッチ装置が、イーサネットに接続されており、複数のループを構成している。ここで、スイッチ装置間は各々、異なる回線速度で接続されている。スイッチ装置SW1とスイッチ装置SW3との間は、回線速度16Mbpsであり、そのパス・コストは「62」である。
図2(b)によれば、図2(a)の状態から、スパニング・ツリー・プロトコルが動作したところを表している。ここでは、例えばスイッチ装置SW1がルート・ブリッジとなり、スイッチ装置SW4におけるSW2へ向かうポートと、スイッチ装置SW6におけるSW4に向かうポートとが、ブロッキングされる。
図2(c)によれば、ポートのブロッキングによって最終的に生成された論理的なネットワークの構成図である。ルート・ブリッジのスイッチ装置SW1から、ツリー状に論理的に構成される。
特開2006−109188号公報 特開2004−201140号公報
しかしながら、図2(c)によっても明らかなとおり、高速な回線速度のパスであっても、トラヒックが集中することによって、フレームの通信品質が悪くなる(例えば遅延時間が大きくなる)場合がある。このような場合、低いパス・コストの高速な回線速度のパスを経由するよりも、高いパス・コストの低速な回線速度のパスを経由する方が、最短経路となる場合がある。また、パス・コストは、回線速度によって固定的に決められているために、ネットワークに障害が発生しない限り、スパニング・ツリーが再構成されることもない。
従って、本発明は、複数のスイッチ装置によって構成するスパニング・ツリーを、通信品質に応じて動的に再構成することができるスイッチ装置及びプログラムを提供することを目的とする。
本発明によれば、スパニング・ツリー・プロトコルに基づいてBPDU(Bridge Protocol Data Unit)の制御フレームを送受信し、遅延時間を小さくするためのスパニング・ツリーを構成するスイッチ装置において、
制御フレームのパス・コスト部分に、遅延時間が大きいほど大きい値となる遅延時間対応値が含まれており、
他のスイッチ装置との間で、送信時刻を含むNTP(Network Time Protocol)の時刻フレームを送受信することによって、相互に時刻を同期させる時刻同期手段と、
ポート毎に、他のスイッチ装置から受信した時刻フレームに含まれる送信時刻と、該時刻フレームを受信した受信時刻との差から、遅延時間を測定する通信品質測定手段と、
ポート毎に、当該ポートから受信した制御フレームのパス・コスト部分に含まれる遅延時間対応値に、更に当該ポートにおける遅延時間に対応した遅延時間対応値を加算するパス・コスト付与手段と、
ポート毎に、ルート・ブリッジからの通信品質対応値を記憶するパス・コスト記憶手段と、
パス・コスト記憶手段を用いて、スパニング・ツリー・プロトコルにおけるブロッキング・ポートの遅延時間対応値が、ルート・ポート及び代表ポートのいずれか1つの遅延時間対応値よりも、遅延時間として所定時間以上小さいとき、スパニング・ツリーの再構成処理を実行するスパニング・ツリー構成手段と
を有することを特徴とする。
本発明のスイッチ装置における他の実施形態によれば、遅延時間対応値は、発生可能な最大遅延時間に対して、規格における最大のパス・コスト値を割り当て、発生可能な最小遅延時間に対して、規格における最小のパス・コストを割り当てることも好ましい。
本発明によれば、スパニング・ツリー・プロトコルに基づいてBPDU(Bridge Protocol Data Unit)の制御フレームを送受信し、遅延時間を小さくするためのスパニング・ツリーを構成するスイッチ装置に搭載されたコンピュータを機能させるプログラムにおいて、
制御フレームのパス・コスト部分に、遅延時間が大きいほど大きい値となる遅延時間対応値が含まれており、
他のスイッチ装置との間で、送信時刻を含むNTP(Network Time Protocol)の時刻フレームを送受信することによって、相互に時刻を同期させる時刻同期手段と、
ポート毎に、他のスイッチ装置から受信した時刻フレームに含まれる送信時刻と、該時刻フレームを受信した受信時刻との差から、遅延時間を測定する通信品質測定手段と、
ポート毎に、当該ポートから受信した制御フレームのパス・コスト部分に含まれる遅延時間対応値に、更に当該ポートにおける遅延時間に対応した遅延時間対応値を加算するパス・コスト付与手段と、
ポート毎に、ルート・ブリッジからの通信品質対応値を記憶するパス・コスト記憶手段と、
パス・コスト記憶手段を用いて、スパニング・ツリー・プロトコルにおけるブロッキング・ポートの遅延時間対応値が、ルート・ポート及び代表ポートのいずれか1つの遅延時間対応値よりも、遅延時間として所定時間以上小さいとき、スパニング・ツリーの再構成処理を実行するスパニング・ツリー構成手段と
してコンピュータを機能させることを特徴とする。
本発明のスイッチ装置用のプログラムにおける他の実施形態によれば、遅延時間対応値は、発生可能な最大遅延時間に対して、規格における最大のパス・コスト値を割り当て、発生可能な最小遅延時間に対して、規格における最小のパス・コストを割り当てることも好ましい。
本発明のスイッチ装置及びプログラムによれば、複数のスイッチ装置によって構成するスパニング・ツリーを、通信品質に応じて動的に再構成することができる。
以下では、図面を用いて、本発明を実施するための最良の形態について詳細に説明する。
図3は、本発明におけるデータ構造の構成図である。
図3によれば、図2と比較して、BPDUのパス・コストの部分のみが異なる。本発明によれば、BPDUのパス・コスト部分に、スパニング・ツリーの各パスの通信品質対応値が含められている。
通信品質対応値は、通信品質が悪いほど大きいパス・コストとなり、通信品質が良いほど小さいパス・コストとなる。図3によれば、通信品質が、遅延時間である場合の例である。この場合、通信品質対応値は、遅延時間対応値となり、遅延時間が大きいほど大きいパス・コストとなり、遅延時間が小さいほど小さいパス・コストとなる。
図3によれば、パス・コストは、2〜250の範囲で表されている。これは、規格における最小のパス・コストから最大のパス・コストの範囲である。従って、遅延時間対応値は、発生可能な最大遅延時間に対して、規格における最大のパス・コスト値を割り当て、発生可能な最小遅延時間に対して、規格における最小のパス・コストを割り当てる。このように、規格上のパス・コストの範囲で通信品質対応値を決定することによって、既存のスパニング・ツリー・プロトコルに何ら影響を与えることがない。
図4は、第1のシーケンスを表すシステム構成図である。
SW(スイッチ装置)1は、SW2、SW3及びSW4へ時刻フレームを送信する。時刻フレームには、送信時刻がタイムスタンプ情報として書き込まれている。尚、スイッチ装置同士は、NTPを用いて時刻が同期している。
SW2、SW3及びSW4は、SW1から受信した時刻フレームに含まれる送信時刻と、その時刻フレームを受信した受信時刻との差から、遅延時間を検出する。そして、SW2、SW3及びSW4は、各遅延時間から遅延時間対応値を導出する。これによって、SW2は、SW1との間の遅延時間対応値T12を導出し、SW3は、SW1との間の遅延時間対応値T13を導出し、SW4は、SW1との間の遅延時間対応値T14を導出する。
図5は、第2のシーケンスを表すシステム構成図である。
SW2は、SW5へ、送信時刻を含む時刻フレームを送信する。SW5は、SW2から受信した時刻フレームに含まれる送信時刻と、その時刻フレームを受信した受信時刻との差から、遅延時間を検出する。そして、SW5は、各遅延時間から遅延時間対応値を導出する。これによって、SW5は、SW2との間の遅延時間対応値T25を導出する。
また、SW3は、SW4及びSW5へ、送信時刻を含む時刻フレームを送信する。SW4及びSW5は、SW3から受信した時刻フレームに含まれる送信時刻と、その時刻フレームを受信した受信時刻との差から、遅延時間を検出する。そして、SW4及びSW5は、各遅延時間から遅延時間対応値を導出する。これによって、SW4は、SW3との間の遅延時間対応値T34を導出し、SW5は、SW3との間の遅延時間対応値T35を導出する。
図6は、第3のシーケンスを表すシステム構成図である。
SW5は、SW4へ、送信時刻を含む時刻フレームを送信する。SW4は、SW5から受信した時刻フレームに含まれる送信時刻と、その時刻フレームを受信した受信時刻との差から、遅延時間を検出する。そして、SW4は、各遅延時間から遅延時間対応値を導出する。これによって、SW4は、SW5との間の遅延時間対応値T54を導出する。
図7は、第4のシーケンスを表すシステム構成図である。
各経路について、加算されたパスコストは、以下のように表される。加算されたパス・コストは、BPDUに含まれている。
経路:SW1(ルート)−>SW2−>SW5
パスコストT125=T12+T25
経路:SW1(ルート)−>SW3−>SW5
パスコストT135=T13+T35
経路:SW1(ルート)−>SW2−>SW5−>SW4
パスコストT1254=T12+T25+T54
経路:SW1(ルート)−>SW3−>SW4
パスコストT134=T13+T34
図8は、第5のシーケンスを表すシステム構成図である。
ここで、スイッチ装置毎に、「ルート・ポート」「代表ポート」を決定し、「ブロッキング・ポート」を探索する。「ルート・ポート」とは、「各スイッチ装置からルート・ブリッジに最短経路で到達できるポート」を意味し、「代表ポート」は、「各LANセグメント(パス)からルート・ブリッジに最短経路で到達できるポート」を意味する。
図8の例によれば、SW4について、T34 <T1254<T14であるので、T34 のポートが「ルート・ポート」となり、SW1−SW4のパスは「代表ポート」とならない。また、SW5について、T135<T125であるので、T135のポートが「ルート・ポート」となり、SW2−SW5のパスは「代表ポート」とならない。更に、SW2について、T12のポートが「ルート・ポート」となり、SW2−SW5のポートが「代表ポート」となる。更に、SW3について、T13のポートが「ルート・ポート」となり、SW3−SW4及びSW5のポートが「代表ポート」となる。このようにすると、SW4についてSW1へ向かうポートと、SW5についてSW2へ向かうポートとが、「ルート・ポート」にも「代表ポート」にもならない。従って、これら2つのポートを、ブロッキングすることができる。
図9は、第6のシーケンスを表すシステム構成図である。最終的に、図9のようなスパニング・ツリーに再構成される。
尚、前述したBPDU及び時刻フレームは、ブロッキング・ポート(論理的に封鎖されているが、物理的には接続されている)においても送受信される。
図10は、本発明におけるスイッチ装置の機能構成図である。
図10によれば、スイッチ装置1は、MACフレーム通信インタフェース部10と、通信品質測定部11と、パス・コスト付与部12と、パス・コスト記憶部13と、スパニング・ツリー構成部14と、時刻同期部15と、スイッチ機能部16を有する。これら機能構成部は、スイッチ装置1に搭載されたコンピュータを機能させるプログラムを実行することによって実現できる。尚、スイッチ機能部16は、既存のLANスイッチ装置が搭載する基本機能である。
時刻同期部15は、他のスイッチ装置との間で、NTP(Network Time Protocol)に基づいて時刻を同期させる。
通信品質測定部11は、ポート毎に、通信品質を測定する。具体的には、通信品質測定部11は、送信時刻を含む時刻フレームを他のスイッチ装置へ送信すると共に、他のスイッチ装置から受信した時刻フレームに含まれる送信時刻と、その時刻フレームを受信した受信時刻との差から、遅延時間を測定する。また、時刻フレームは、例えば30秒程度毎に送信されることが好ましい。ここで、基準時刻は、時刻同期部15によって同期される。尚、通信品質としては、遅延時間以外に、例えば再送回数又はジッタであってもよい。
パス・コスト付与部12は、受信したBPDUのパス・コスト部分に、受信したポートに対応する通信品質対応値を加える。通信品質対応値は、例えば遅延時間対応値であってもよい。
パス・コスト記憶部13は、ポート毎に、ルート・ブリッジからの通信品質対応値を記憶する。
スパニング・ツリー構成部14は、パス・コストとしての通信品質対応値に基づいてスパニング・ツリーの再構成を実行する。ここで、スパニング・ツリー構成部14は、パス・コスト記憶部13を用いて、ブロッキング・ポートの遅延時間対応値が、ルート・ポート及び代表ポートのいずれか1つの遅延時間対応値よりも、遅延時間として所定時間以上小さいとき、スパニング・ツリーの再構成処理を実行することも好ましい。尚、VoIP(Voice over IP)の場合、200ミリ秒以下の遅延は、通話上、許容範囲とされている。
スパニング・ツリー構成部14における具体的なパスの切り替えについて説明する。パス切り替えの必要性が生じた場合、スイッチ装置は、相手方スイッチ装置に対してRSTPと同様に、BPDUの「フラグ」を用いて、トポロジ変更の通知と、変更のproposalとを送信する。Proposalを受信した相手方スイッチ装置は、基本的にagreementを返送する。ここで、相手方スイッチ装置がproposalを受信してからagreementを送信するまでの間に、そのパスに異常が発生した場合、agreementは返信されない。proposalを送信し且つagreementを受信できないスイッチ装置は、proposalを取り下げて、次にパス・コストの小さいルートを選択する。
<パス切り替え例1>
SW2及びSW3の直下のユーザ宛のトラヒックが急増し、SW4に対するパスの中で、T14が最小となったとする。この場合、SW4は、SW1とSW5に対してトポロジ変更のproposalを送信する。これに対し、SW1及びSW5は、SW4へagreementを返信する。agreementを受信したSW4は、SW5へ接続されるポートをブロックし、SW1へ接続されるポートのブロックを解除する。
<パス切り替え例2>
SW5に直接接続しているユーザ宛てのトラヒックが急増し、SW3−SW5の間の回線のトラヒックが急増したとき、SW4の配下のユーザも影響を受けることとなる。この場合、SW5は、SW3からSW2へのパス切り替えを実行するが、SW5直下のユーザ宛のトラヒックが回線を圧迫する場合、パスを変えても遅延量は変わらない。このような場合、変更前に選択していたパスのパス・コストとの比較を行い、その差が例えば200ミリ秒以下であれば、そのまま、SW2を経由したパスを維持する。
以上、詳細に説明したように、本発明のスイッチ装置及びプログラムによれば、複数のスイッチ装置によって構成するスパニング・ツリーを、通信品質に応じて動的に再構成することができる。
前述した本発明の種々の実施形態において、本発明の技術思想及び見地の範囲の種々の変更、修正及び省略は、当業者によれば容易に行うことができる。前述の説明はあくまで例であって、何ら制約しようとするものではない。本発明は、特許請求の範囲及びその均等物として限定するものにのみ制約される。
スパニング・ツリーにおけるBPDUのフレーム構成図である。 従来技術におけるスパニング・ツリーを構成する説明図である。 本発明におけるデータ構造の構成図である。 第1のシーケンスを表すシステム構成図である。 第2のシーケンスを表すシステム構成図である。 第3のシーケンスを表すシステム構成図である。 第4のシーケンスを表すシステム構成図である。 第5のシーケンスを表すシステム構成図である。 第6のシーケンスを表すシステム構成図である。 本発明におけるスイッチ装置の機能構成図である。
符号の説明
1 スイッチ装置
10 MACフレーム通信インタフェース部
11 通信品質測定部
12 パス・コスト付与部
13 パス・コスト記憶部
14 スパニング・ツリー構成部
15 時刻同期部
16 スイッチ機能部

Claims (4)

  1. スパニング・ツリー・プロトコルに基づいてBPDU(Bridge Protocol Data Unit)の制御フレームを送受信し、遅延時間を小さくするためのスパニング・ツリーを構成するスイッチ装置において、
    前記制御フレームのパス・コスト部分に、遅延時間が大きいほど大きい値となる遅延時間対応値が含まれており、
    他のスイッチ装置との間で、送信時刻を含むNTP(Network Time Protocol)の時刻フレームを送受信することによって、相互に時刻を同期させる時刻同期手段と、
    ポート毎に、他のスイッチ装置から受信した前記時刻フレームに含まれる送信時刻と、該時刻フレームを受信した受信時刻との差から、遅延時間を測定する通信品質測定手段と、
    ポート毎に、当該ポートから受信した前記制御フレームのパス・コスト部分に含まれる遅延時間対応値に、更に当該ポートにおける前記遅延時間に対応した遅延時間対応値を加算するパス・コスト付与手段と、
    ポート毎に、ルート・ブリッジからの前記通信品質対応値を記憶するパス・コスト記憶手段と、
    前記パス・コスト記憶手段を用いて、スパニング・ツリー・プロトコルにおけるブロッキング・ポートの遅延時間対応値が、ルート・ポート及び代表ポートのいずれか1つの遅延時間対応値よりも、遅延時間として所定時間以上小さいとき、前記スパニング・ツリーの再構成処理を実行するスパニング・ツリー構成手段と
    を有することを特徴とするスイッチ装置。
  2. 前記遅延時間対応値は、発生可能な最大遅延時間に対して、規格における最大のパス・コスト値を割り当て、発生可能な最小遅延時間に対して、規格における最小のパス・コストを割り当てることを特徴とする請求項に記載のスイッチ装置。
  3. スパニング・ツリー・プロトコルに基づいてBPDU(Bridge Protocol Data Unit)の制御フレームを送受信し、遅延時間を小さくするためのスパニング・ツリーを構成するスイッチ装置に搭載されたコンピュータを機能させるプログラムにおいて、
    前記制御フレームのパス・コスト部分に、遅延時間が大きいほど大きい値となる遅延時間対応値が含まれており、
    他のスイッチ装置との間で、送信時刻を含むNTP(Network Time Protocol)の時刻フレームを送受信することによって、相互に時刻を同期させる時刻同期手段と、
    ポート毎に、他のスイッチ装置から受信した前記時刻フレームに含まれる送信時刻と、該時刻フレームを受信した受信時刻との差から、遅延時間を測定する通信品質測定手段と、
    ポート毎に、当該ポートから受信した前記制御フレームのパス・コスト部分に含まれる遅延時間対応値に、更に当該ポートにおける前記遅延時間に対応した遅延時間対応値を加算するパス・コスト付与手段と、
    ポート毎に、ルート・ブリッジからの前記通信品質対応値を記憶するパス・コスト記憶手段と、
    前記パス・コスト記憶手段を用いて、スパニング・ツリー・プロトコルにおけるブロッキング・ポートの遅延時間対応値が、ルート・ポート及び代表ポートのいずれか1つの遅延時間対応値よりも、遅延時間として所定時間以上小さいとき、前記スパニング・ツリーの再構成処理を実行するスパニング・ツリー構成手段と
    してコンピュータを機能させることを特徴とするスイッチ装置用のプログラム。
  4. 前記遅延時間対応値は、発生可能な最大遅延時間に対して、規格における最大のパス・コスト値を割り当て、発生可能な最小遅延時間に対して、規格における最小のパス・コストを割り当てることを特徴とする請求項に記載のスイッチ装置用のプログラム。
JP2008074526A 2008-03-21 2008-03-21 スパニング・ツリーを構成するスイッチ装置及びプログラム Expired - Fee Related JP5046391B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008074526A JP5046391B2 (ja) 2008-03-21 2008-03-21 スパニング・ツリーを構成するスイッチ装置及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008074526A JP5046391B2 (ja) 2008-03-21 2008-03-21 スパニング・ツリーを構成するスイッチ装置及びプログラム

Publications (2)

Publication Number Publication Date
JP2009232121A JP2009232121A (ja) 2009-10-08
JP5046391B2 true JP5046391B2 (ja) 2012-10-10

Family

ID=41247033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008074526A Expired - Fee Related JP5046391B2 (ja) 2008-03-21 2008-03-21 スパニング・ツリーを構成するスイッチ装置及びプログラム

Country Status (1)

Country Link
JP (1) JP5046391B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5362527B2 (ja) * 2009-12-09 2013-12-11 富士通株式会社 通信装置および経路切替方法
JP6981065B2 (ja) * 2017-07-12 2021-12-15 株式会社明電舎 ネットワーク機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10276208A (ja) * 1997-03-28 1998-10-13 Toshiba Corp 通信システム及びその経路選択方式
JP4425863B2 (ja) * 2004-02-18 2010-03-03 株式会社エヌ・ティ・ティ・ドコモ パケット転送システムおよび無線基地局
JP2005303827A (ja) * 2004-04-14 2005-10-27 Ntt Docomo Inc 無線基地局、通信経路制御方法およびパケット転送方法
JP4581748B2 (ja) * 2005-03-02 2010-11-17 日本電気株式会社 マイクロ波無線通信システム、マイクロ波無線通信装置及びそれらに用いるデータ転送方法
US7688756B2 (en) * 2005-10-05 2010-03-30 Nortel Networks Limited Provider link state bridging

Also Published As

Publication number Publication date
JP2009232121A (ja) 2009-10-08

Similar Documents

Publication Publication Date Title
KR101495226B1 (ko) QiQ 이더넷 링과 1:1 프로텍팅된 PBT 트렁크에서 트래픽을 루핑 백하는 방법 및 시스템
KR101563102B1 (ko) 가상 패브릭 링크 고장 복구를 위한 시스템 및 방법
JP4899959B2 (ja) Vpn装置
US7102995B2 (en) Supporting SDH/SONET APS bridge selector functionality for ethernet
US8289839B2 (en) Scaling BFD sessions for neighbors using physical / sub-interface relationships
US20100020680A1 (en) Multi-chassis ethernet link aggregation
US20040165534A1 (en) Operations, administration and maintenance (OAM) systems and methods for packet switched data networks
US20100315946A1 (en) Failure protection for access ring topology
US20070104093A1 (en) Method of inter-RPR-ring bridge redundancy
EP2309678B1 (en) An ethernet network component
US20100061254A1 (en) Technical Enhancements to STP (IEEE 802.1D) Implementation
JP4167072B2 (ja) リング・トポロジーに対する選択的保護
JP2004320785A (ja) ネットワーク通信のテスト装置及び方法
EP3306861B1 (en) Cluster communication
EP3734915B1 (en) Faster fault-detection mechanism using bidirectional forwarding detection (bfd), on network nodes and/or hosts multihomed using a link aggregation group (lag)
US20140289424A1 (en) Method and device for policy based routing
JP2008167315A (ja) 回線冗長接続方法および広域通信網ノード装置
JP2004517558A (ja) イーサネット適応装置
US8134915B2 (en) Method and apparatus for providing network redundancy
JP5046391B2 (ja) スパニング・ツリーを構成するスイッチ装置及びプログラム
Clark et al. Cisco LAN Switching (CCIE Professional Development series)
Huynh et al. RRR: Rapid ring recovery submillisecond decentralized recovery for ethernet ring
JP2016171403A (ja) 伝送装置及び伝送方法
JP2010141845A (ja) 複数のサーバを有する通信装置及び通信方法
US20080212610A1 (en) Communication techniques and generic layer 3 automatic switching protection

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120713

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees