JP5044319B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5044319B2 JP5044319B2 JP2007189141A JP2007189141A JP5044319B2 JP 5044319 B2 JP5044319 B2 JP 5044319B2 JP 2007189141 A JP2007189141 A JP 2007189141A JP 2007189141 A JP2007189141 A JP 2007189141A JP 5044319 B2 JP5044319 B2 JP 5044319B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- receiving element
- light
- semiconductor substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Wire Bonding (AREA)
Description
本発明は、光信号を電気信号に変換するための素子を備える半導体装置に関するものである。 The present invention relates to a semiconductor device including an element for converting an optical signal into an electric signal.
従来から、光の吸収により光信号を電気信号に変換するための素子(受光素子)としてホトダイオードが知られている。半導体基板上にホトダイオードが形成された従来の半導体チップについて図面を参照しながら説明する。図9は、従来の半導体チップ100の概略を示す断面図である。
Conventionally, a photodiode is known as an element (light receiving element) for converting an optical signal into an electric signal by absorbing light. A conventional semiconductor chip in which a photodiode is formed on a semiconductor substrate will be described with reference to the drawings. FIG. 9 is a cross-sectional view schematically showing a
シリコン(Si)等から成る半導体基板101の表面には、ホトダイオードから成る受光素子102が形成され、更に、受光素子102と電気的に接続されたパッド電極103が絶縁膜104を介して形成されている。パッド電極103は、シリコン窒化膜等から成るパッシベーション膜105で被覆されている。
A light receiving
半導体基板101の表面上には、ガラス基板等の支持体106がエポキシ樹脂等から成る接着層107を介して貼り合わされている。支持体106は、製造工程の中で薄型化される半導体基板101を保持し、半導体基板101の表面に形成された素子を保護する。
A
半導体基板101の側面及び裏面上にはシリコン酸化膜やシリコン窒化膜等から成る絶縁膜108が形成されている。絶縁膜108上には、パッド電極103と電気的に接続されたアルミニウム等から成る配線層109が、半導体基板101の側面及び裏面に沿って形成されている。また、絶縁膜108及び配線層109を被覆して、ソルダーレジスト等から成る保護層110が形成されている。保護層110の所定領域には開口部が形成され、この開口部を通して配線層109と電気的に接続されたボール状のバンプ電極111が形成されている。
An
半導体チップ100は、バンプ電極111を介してプリント基板等の実装基板に実装される。そして、半導体基板101の表面側から入射される光は受光素子102で受けられ、受光素子102はその光の量に応じた出力電流を流す。そのため、このような半導体チップ100は「明るい」「暗い」といった周囲の明るさを感知するセンサ(照度センサ)や、CDやDVDの光ピックアップ装置等に用いられている。
The
本発明に関連した技術は、例えば以下の特許文献に記載されている。
上述した半導体チップ100においては、半導体基板101の表面側から入射される光の量に応じて所定の電流が出力されるように、受光素子102や増幅トランジスタ等の回路素子が設計されていた。
In the
しかしながら、近年は半導体基板101の薄型化が進んでいることもあり、半導体基板101の裏面側から想定外の光が半導体基板101を透過して受光素子102に入射し、この誤検知によって受光素子102から出力される電流値が目標特性からずれるという問題があった。特に赤外線は半導体基板101を透過し易く、裏面側からの赤外線の入射が半導体チップ100の特性ずれに大きな影響を及ぼすことがあった。なお、このような設計上予定しない不要な光の浸入による特性ずれの問題は、照度センサや光ピックアップ装置に限らず、受光素子を備える種々の装置において重要な問題となっている。
However, in recent years, the thickness of the
そこで本発明は、受光素子への不要な光の浸入を防止することで、半導体チップの特性ずれを防止することを主たる目的とする。 Accordingly, the main object of the present invention is to prevent the characteristic deviation of the semiconductor chip by preventing unnecessary light from entering the light receiving element.
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の半導体装置は、実装基板上に実装された半導体チップを備える半導体装置であって、前記半導体チップは、表面に受光素子が形成された半導体基板と、前記半導体基板の裏面上に部分的に形成され、前記受光素子と電気的に接続された裏面電極を含む金属層とを備え、前記実装基板は、その表面上に、前記裏面電極と接続され、かつ前記実装基板の裏面方向から前記半導体基板の表面方向に入射される光を遮断する導電層を備え、前記導電層は、前記半導体基板の裏面のうち前記金属層で覆われていない領域を覆うように形成されていることを特徴とする。 The present invention has been made in view of the above problems, and its main features are as follows. That is, the semiconductor device of the present invention is a semiconductor device including a semiconductor chip mounted on a mounting substrate, and the semiconductor chip is provided on a semiconductor substrate having a light receiving element formed on a surface thereof and on a back surface of the semiconductor substrate. A metal layer including a back electrode that is partially formed and electrically connected to the light receiving element, and the mounting substrate is connected to the back electrode on the surface thereof, and the back surface direction of the mounting substrate A conductive layer that blocks light incident on the surface of the semiconductor substrate from above, and the conductive layer is formed so as to cover a region of the back surface of the semiconductor substrate that is not covered by the metal layer. It is characterized by.
本発明では、半導体チップが実装される基板(実装基板)に、実装基板の裏面方向からその表面方向に入射される光を遮断する導電層が形成されている。そのため、実装基板の裏面方向から表面方向に入射される光が仮にあったとしても、当該光は導電層で遮断されて受光素子に到達せず(あるいは到達し難く)、受光素子の動作特性ずれを防止することができる。 In the present invention, a conductive layer is formed on a substrate (mounting substrate) on which a semiconductor chip is mounted to block light incident on the surface direction from the back surface direction of the mounting substrate. Therefore, even if there is light incident from the back surface direction to the front surface direction of the mounting substrate, the light is blocked by the conductive layer and does not reach (or is difficult to reach) the light receiving element, and the operating characteristics of the light receiving element are shifted. Can be prevented.
次に、本発明の第1の実施形態について図1及び図2を参照しながら説明する。図1は、本実施形態に係る半導体チップ1の断面図であり、図2は半導体チップ1を裏面側から見た平面図の概略である。なお、図1は図2のX−X線に沿った断面図に相当する。 Next, a first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a cross-sectional view of a semiconductor chip 1 according to the present embodiment, and FIG. 2 is a schematic plan view of the semiconductor chip 1 viewed from the back side. 1 corresponds to a cross-sectional view taken along line XX in FIG.
シリコン等から成る半導体基板2の表面には、ホトダイオードから成る複数(本実施形態では2つ)の受光素子3が島状に形成されている。受光素子3は、半導体基板2の表面側から入射される光を電気信号に変換するための素子である。
On the surface of the
半導体基板1の表面には受光素子3以外にも、抵抗(拡散抵抗やポリシリコン抵抗)、容量、受光素子3で変換された電気信号を増幅するためのトランジスタ素子(増幅素子)等から成る集積回路4が形成されている。受光素子3と集積回路4は、不図示の配線を介して相互に接続されている。
On the surface of the semiconductor substrate 1, in addition to the
半導体基板2の表面上には絶縁膜5(例えば、熱酸化法やCVD法等によって形成されたシリコン酸化膜)が形成されており、絶縁膜5の一部上には、受光素子3あるいは集積回路4と電気的に接続されたアルミニウム等から成るパッド電極6が形成されている。パッド電極6の形成位置に限定はなく、半導体基板2上に形成されていても良い。
An insulating film 5 (for example, a silicon oxide film formed by a thermal oxidation method, a CVD method, or the like) is formed on the surface of the
絶縁膜5上には、パッド電極6の一部または全部を被覆するパッシベーション膜7(例えば、CVD法により形成されたシリコン窒化膜)が形成されている。
On the
半導体基板2の表面上には、エポキシ樹脂やポリイミド,レジスト,アクリル等から成る接着層8を介して支持体9が貼り合わされている。支持体9は、例えばフィルム状の保護テープでもよいし、ガラスや石英,セラミック,金属等の剛性の基板であってもよいし、樹脂から成るものでもよい。支持体9は、半導体チップ1を支持すると共にその表面側を保護する機能を有するものであり、その膜厚は例えば約400μm程度である。また、支持体9は透明もしくは半透明の材料から成り、受光素子3が受光すべき波長の光を透過する性状を有するものである。
A support 9 is bonded onto the surface of the
なお、必要に応じて支持体9を設けずに半導体チップ1を構成してもよい。また、受光素子3に入射させたくない特定の波長の光を遮断するためにフィルター層を設けても良い。例えば、赤外線が受光素子3へ入射することを防止するために、支持体9の一方の面側(例えば半導体基板2の表面側)に赤外線フィルター層を設けることができる。
In addition, you may comprise the semiconductor chip 1 without providing the support body 9 as needed. Further, a filter layer may be provided to block light of a specific wavelength that is not desired to be incident on the
半導体基板2の側面及び裏面全体は絶縁膜10(例えばプラズマCVD法によって形成されたシリコン酸化膜やシリコン窒化膜)で被覆されている。絶縁膜10上には、パッド電極6と電気的に接続されたアルミニウム等から成る配線層11が、半導体基板2の側面及び裏面に沿って形成されている。
The entire side surface and back surface of the
配線層11上には後述するバンプ電極14の台座として、電極接続層12を形成することが好ましい。電極接続層12を形成するのは、アルミニウム等から成る配線層11と、ハンダ等から成るバンプ電極14とが接合し難いという理由や、バンプ電極14の材料が配線層11側に流入してくることを防止するという理由による。電極接続層12は、例えばレジスト層をマスクとしてニッケル(Ni)層と金(Au)層等の金属層を配線層11や絶縁膜10上に順次スパッタリングし、その後レジスト層を除去するというリフトオフ法や、メッキ法によって形成することができる。なお、電極接続層12は、配線層11のバンプ電極14が形成される予定の領域にのみ形成することもできる。
An
絶縁膜10や電極接続層12を被覆して、ソルダーレジストやポリイミド系樹脂等から成る保護層13が形成されている。保護層13の所定領域には開口部が形成され、この開口部を通して電極接続層12と電気的に接続されたハンダ等から成るバンプ電極14が形成されている。バンプ電極14は、後述する実装基板20に当該半導体チップ1を実装する際の外部電極であり、電極接続層12,配線層11,及びパッド電極6を介して受光素子3及び集積回路4と電気的に接続されている。
A
なお、図1ではバンプ電極14が半導体基板2の裏面上に形成されているが、その一部を半導体基板2の側面に延在するように形成してもよい。かかる構成によれば、バンプ電極14の平面的な面積が拡がるため、半導体基板2の側面側及び裏面側から受光素子3方向への光の浸入を遮断する効果を向上させることができる。
In FIG. 1, the
次に、半導体チップ1の裏面側から見た平面構造について説明する。各受光素子3は、図2に示すように、垂直方向(半導体基板2の厚み方向)から見た場合に、大部分が半導体基板2の裏面上に形成された金属層(配線層11,電極接続層12,バンプ電極14)と重畳し、一部が重畳していない(領域Y)。なお、集積回路4は配線層11,電極接続層12の形成領域よりも内側に形成されていることが好ましい。
Next, the planar structure viewed from the back side of the semiconductor chip 1 will be described. As shown in FIG. 2, each light receiving
次に、上述した半導体チップ1が実装される基板(実装基板20)について図3を参照しながら説明する。実装基板20はプリント基板やフレキシブル基板であって、図3に示すように、その表面上に銅箔やアルミ,金等の導体から成る導電層21が所定の配線パターンを描くようにして形成されている。各導電層21は、所定領域が拡張しており、実装工程の際には当該拡張領域(以下、ランド22とする)の接触部23に上記バンプ電極14がそれぞれ接触・固定される。ここで、従来の一般的な実装基板のランドは、接触するバンプ電極と同程度かそれよりも若干広い程度の面積を有するが、本実施形態のランド22は、図3に示すように接触部23よりも十分にその面積を拡張させている。具体的には、実装時において半導体基板2の裏面のうち金属層(配線層11,電極接続層12,バンプ電極14)で覆われていない領域を覆うようにランド22が形成されている。
Next, a substrate (mounting substrate 20) on which the above-described semiconductor chip 1 is mounted will be described with reference to FIG. The mounting
次に、上記半導体チップ1が実装基板20に実装された状態(半導体装置25)を説明する。半導体チップ1は、図4及び図5に示すようにバンプ電極14とランド22とが接触かつ固定されて実装基板20上に実装される。図4は半導体装置25を示す断面図であり、図5は半導体装置25の受光素子3,配線層11,電極接続層12,バンプ電極14,ランド22との位置関係を示す平面図である。
Next, a state where the semiconductor chip 1 is mounted on the mounting substrate 20 (semiconductor device 25) will be described. As shown in FIGS. 4 and 5, the semiconductor chip 1 is mounted on the mounting
第1の実施形態では、図4及び図5に示すように、ランド22が半導体基板2の裏面のうち金属層(配線層11,電極接続層12,バンプ電極14)で覆われていなかった領域を覆っている点が特徴である。更には、受光素子3の形成領域のうち金属層(配線層11,電極接続層12,バンプ電極14)で覆われていなかった領域Yがランド22で覆われている点が特徴である。従って、半導体装置25では、受光素子3の全体が半導体チップ1の裏面上に形成された金属層(配線層11,電極接続層12,バンプ電極14)と、実装基板20に形成された導電層(ランド22)で完全に覆われている。
In the first embodiment, as shown in FIGS. 4 and 5, the
半導体装置25では、バンプ電極14から電極接続層12,配線層11,及びパッド電極6を介して受光素子3のカソード電極及びアノード電極に所定の電位(例えば、カソード電極に電源電位、アノード電極に接地電位)が印加され、逆バイアス状態で動作させる。この逆バイアスによってPN接合付近に空乏層が形成され、光の入射を受けた際、光の量に応じて受光素子3に電流が発生する。そして、当該電流は集積回路4で増幅される。
In the
以上説明したように、第1の実施形態に係る半導体装置25では、ランド22が半導体基板2の裏面のうち金属層(配線層11,電極接続層12,バンプ電極14)で覆われていなかった領域を覆っている。そのため、実装基板20の裏面側から受光素子3の方向に想定外の光が入射したとしても、当該光は先ずランド22によって遮断され、次いで金属層(配線層11,電極接続層12,バンプ電極14)によって遮断され、半導体基板2の表面側まで不要な光が透過し難い構成になっている。更に、本実施形態では受光素子3の全体がランド22と上記金属層で完全に覆われるため、裏面側からの光が受光素子3まで到達しない(あるいは到達し難くなっている)。従って、半導体基板2の表面側からの光のみを受光素子3で正確に受光することができ、誤動作(不要な電流の発生)のない、所望の特性を持った半導体装置25を得ることができる。特に、赤外線のような透過し易い光の裏面側からの入射を効果的に防止できる点が優れている。なお、半導体基板2の表面側からも受光素子3に赤外線を入射させたくない場合には、上記のとおり赤外線フィルター層を受光素子3の上方に設ければよい。
As described above, in the
また、実装基板20に形成された導電層(本実施形態ではランド22)に本来の機能(半導体チップとの電気的接続を介在する機能)に加えて遮光機能を持たせ、更には半導体基板2の裏面側や側面側に形成された金属層(本実施形態ではバンプ電極14,電極接続層12,配線層11)に本来の機能(受光素子3等の素子への電源供給を介在する機能)に加えて遮光機能を持たせるようにすることで、別途遮光層を形成することを要しない。従って、製造工程を簡略化して製造コストを抑えるとともに、半導体装置の生産性を向上させることができる。
Further, the conductive layer (
また、本実施形態では、配線層11や電極接続層12の形成領域よりも内側に集積回路4が形成されている。そのため、集積回路4を構成する素子にも実装基板20の裏面側からの光が到達せず、集積回路4に形成されたバイポーラトランジスタ等の増幅素子の誤動作を防止することができる。なお、集積回路4をランド22で覆うことで同様の効果を得ることも可能である。
In the present embodiment, the integrated circuit 4 is formed on the inner side of the formation region of the
また、バンプ電極14や電極接続層12,配線層11の面積を拡張させ、その一部を半導体基板2の裏面だけに限らず側面に延在するように形成し、受光素子3や集積回路4を斜め方向から覆ってもよい。こうすることで、実装基板20の裏面に対して斜め方向から受光素子3への光の浸入を遮断する効果を向上させることもできる。
Further, the areas of the
次に、本発明の第2の実施形態について図6を参照しながら説明する。図6は第2の実施形態に係る半導体チップ30を裏面側から見た平面図であり、受光素子と半導体基板2の裏面上に形成された金属層との位置関係を示している。なお、第1の実施形態と同様の構成については同一記号を用いてその説明を省略するか簡略する。
Next, a second embodiment of the present invention will be described with reference to FIG. FIG. 6 is a plan view of the
半導体基板2の表面には、ホトダイオードから成る複数(本実施形態では4つ)の受光素子31が島状に形成されている。各受光素子31は、半導体基板2の厚み方向から見た場合に配線層11や電極接続層12,バンプ電極14で覆われている。このように、受光素子31の全体が半導体基板2の裏面上に形成された金属層(配線層11,電極接続層12,バンプ電極14)で完全に覆われている点が第1の実施形態と異なる。受光素子31以外の構成要素については第1の実施形態と同様である。以上のように構成された半導体チップ31は、バンプ電極14を介して実装基板20に第1の実施形態と同様に実装される。
On the surface of the
このように構成された第2の実施形態に係る半導体装置は、第1の実施形態で得られた効果に加えて以下の効果を有する。つまり、第2の実施形態に係る半導体装置では、各受光素子31が半導体基板2の裏面上に形成された金属層の領域内に形成されており、図2で示したような領域Yがない。そのため、実装基板20の裏面側から受光素子31の方向に不要な光が入射したとしても、第1の実施形態に比べて当該光が受光素子3まで到達し難くなっている。従って、半導体基板2の表面側からの光のみを受光素子3で正確に受光することができ、誤動作のない、所望の特性を持った半導体装置を得ることができる。
The semiconductor device according to the second embodiment configured as described above has the following effects in addition to the effects obtained in the first embodiment. That is, in the semiconductor device according to the second embodiment, each light receiving
また、本実施形態における受光素子は、第1の実施形態に比べて細かく分割して形成されているため、仮に一つの受光素子が機能しない状況下であっても他の領域に形成された受光素子が有効に機能する構成になっている。そのため、半導体チップ30が実装基板20の僅かにずれた位置に実装された状況であったり、受光窓が形成された鏡筒部内等に半導体チップ30を配置する際に受光窓と半導体チップ30との位置関係が目的位置から僅かにずれた状況であったとしても、受光素子3へ入射する光量を出来る限り確保することが出来る。
In addition, since the light receiving element in the present embodiment is divided and formed more finely than in the first embodiment, light reception formed in other regions even if one light receiving element does not function. The device is configured to function effectively. Therefore, when the
次に、本発明の第3の実施形態について図7を参照しながら説明する。図7は第3の実施形態に係る半導体チップ35を裏面側から見た平面図であり、受光素子、ダミー受光素子、半導体基板2の裏面上に形成された金属層との位置関係を示している。なお、第1及び第2の実施形態と同様の構成については同一記号を用いてその説明を省略するか簡略する。
Next, a third embodiment of the present invention will be described with reference to FIG. FIG. 7 is a plan view of the
半導体基板2の表面には複数の受光素子31が形成されている。そして、半導体基板2の表面のうち、受光素子31で囲まれた中央領域にダミー受光素子36が形成されている。受光素子31は、半導体基板2の表面側から入射される光を電気信号に変換するための素子であって集積回路4と接続されている。これに対し、ダミー受光素子36は、実質的に受光素子31と同様の構造(アノード領域やカソード領域)を備えるが、集積回路4や受光素子3とは電気的に接続されておらず、電源‐GND間またはGND‐GND間に接続されており、ダミー受光素子36で発生した電流は電源‐GND間またはGND‐GND間で完結する。つまり、ダミー受光素子36は、集積回路4や受光素子3の動作を含めて本来的な回路動作に影響を及ぼすことがない素子である。このように、ダミー受光素子36が半導体基板2の表面のうち、金属層(配線層11、電極接続層12,バンプ電極14)で覆われず、且つ実装状態のときにランド22で覆われない領域(例えば、図5で示す領域Z)を含んだ領域に形成されている点が第1及び第2の実施形態と異なる。その他の構成については第1または第2の実施形態と同様である。
A plurality of light receiving
以上のように構成された半導体チップ35は、バンプ電極14を介して実装基板20に第1及び第2の実施形態と同様に実装される。
The
このように構成された第3の実施形態に係る半導体装置は第2の実施形態で得られた効果に加えて以下の効果を有する。つまり、第3の実施形態に係る半導体装置では、ダミー受光素子36が半導体基板2の表面のうち、半導体基板2の裏面上に形成された金属層、実装基板20に形成した導電層のいずれとも重畳しない領域を含んで形成されている。そのため、領域Zのような隙間を介して実装基板20の裏面側から半導体基板2の表面側まで不要な光が仮に到達したとしても、その光はダミー受光素子36のアノード領域及びカソード領域で吸収される。そして、生成されたキャリアの殆どは当該ダミー受光素子36の電流と成るため、受光素子3及び集積回路4は裏面側からの光の影響を受け難く、所望の特性を持った半導体装置を得ることができる。
The semiconductor device according to the third embodiment configured as described above has the following effects in addition to the effects obtained in the second embodiment. That is, in the semiconductor device according to the third embodiment, the dummy
なお、図7で示したダミー受光素子36は、半導体チップ35の中央領域についてのみ形成されていたが、他の領域(隣り合う受光素子31の間や、半導体チップ35の外周領域等)に形成することも可能である。
Although the dummy
次に、本発明の参考例について図8を参照しながら説明する。図8は参考例に係る半導体チップ40が実装基板45に実装された状態を示す断面図である。なお、第1乃至第3の実施形態と同様の構成については同一記号を用いてその説明を省略するか簡略する。
Next, a reference example of the present invention will be described with reference to FIG. FIG. 8 is a cross-sectional view showing a state in which the
半導体チップ40では、上記電極接続層12と同様の電極接続層41を介してパッド電極6と接続されたバンプ電極42が、半導体基板2の側面と隣接して形成されている。このように、半導体基板2の側面及び裏面に、第1乃至第3の実施形態で説明した配線層11が形成されていない。
In the
以上のように構成された半導体チップ40は、バンプ電極42を介して実装基板45に実装される。実装基板45には、実装状態において受光素子3の全体を被覆するようにしてランド46が形成されている。他の構成は、上記実施形態と同様である。
The
第1〜第3の実施形態では、半導体チップの裏面上に形成された金属層(配線層11,電極接続層12,バンプ電極14)の少なくとも一部が受光素子3を覆う構成であったが、第4の実施形態ではそれがない。つまり、本実施形態では、実装基板側に形成された導電層(ランド46)が、実装基板の裏面側から受光素子3への光の入射を防止する遮光層の機能を有する。
In the first to third embodiments, at least a part of the metal layer (
そのため、実装基板45の裏面側から受光素子3の方向に入射した光はランド46によって遮断され、受光素子3まで到達しない。従って、半導体基板2の表面側からの光のみを受光素子3で正確に受光することができ、誤動作のない、所望の特性を持った半導体装置を得ることができる。
Therefore, light incident in the direction of the
なお、本発明は上記第1〜第3の実施形態に限定されることなく、その要旨を逸脱しない範囲で変更が可能である。例えば、上記実施形態ではボール状のバンプ電極14,42を有するBGA(Ball Grid Array)型の半導体装置について説明したが、LGA(Land Grid Array)型やその他のCSP型,フリップチップ型の半導体装置に適用するものであっても構わない。また、実装基板の他方の面(半導体チップが実装されない側の面)、あるいは、実装基板が多層から構成される場合には実装基板内のうち受光素子3と対応する領域に、図8に示すような遮光層47を形成してもよい。これにより、受光素子への不要な光の浸入を更に防止することが可能である。遮光層47は、金属材料や樹脂等から成り、目的の光を吸収あるいは反射させる等してその光の透過を遮断できる材料から成るものであればよい。また、遮光層47として、接地電圧や電源電圧を供給する配線を用いることも可能である。本発明は、受光素子への不要な光の浸入を防止する技術として広く適用できるものである。
In addition, this invention is not limited to the said 1st- 3rd embodiment, In the range which does not deviate from the summary, a change is possible. For example, the BGA (Ball Grid Array) type semiconductor device having the ball-shaped
1 半導体チップ 2 半導体基板 3 受光素子 4 集積回路
5 絶縁膜 6 パッド電極 7 パッシベーション膜 8 接着層
9 支持体 10 絶縁膜 11 配線層 12 電極接続層
13 保護層 14 バンプ電極 20 実装基板 21 導電層
22 ランド 23 接触部 25 半導体装置 30 半導体チップ
31 受光素子 35 半導体チップ 36 ダミー受光素子
40 半導体チップ 41 電極接続層 42 バンプ電極 45 実装基板
46 ランド 47 遮光層 100 半導体チップ 101 半導体基板
102 受光素子 103 パッド電極 104 絶縁膜
105 パッシベーション膜 106 支持体 107 接着層
108 絶縁膜 109 配線層 110 保護層 111 バンプ電極
DESCRIPTION OF SYMBOLS 1
DESCRIPTION OF
105
Claims (5)
前記半導体チップは、表面に受光素子が形成された半導体基板と、
前記半導体基板の裏面上に部分的に形成され、前記受光素子と電気的に接続された裏面電極を含む金属層とを備え、
前記実装基板は、その表面上に、前記裏面電極と接続され、かつ前記実装基板の裏面方向から前記半導体基板の表面方向に入射される光を遮断する導電層を備え、
前記導電層は、前記半導体基板の裏面のうち前記金属層で覆われていない領域を覆うように形成されていることを特徴とする半導体装置。 A semiconductor device comprising a semiconductor chip mounted on a mounting substrate,
The semiconductor chip includes a semiconductor substrate having a light receiving element formed on a surface thereof;
A metal layer that is partially formed on the back surface of the semiconductor substrate and includes a back electrode electrically connected to the light receiving element;
The mounting substrate includes a conductive layer that is connected to the back surface electrode on the surface and blocks light incident on the surface direction of the semiconductor substrate from the back surface direction of the mounting substrate,
The semiconductor device is characterized in that the conductive layer is formed so as to cover a region of the back surface of the semiconductor substrate that is not covered with the metal layer.
前記導電層は、前記受光素子のうち前記金属層で覆われていない領域を覆うことを特徴とする請求項1に記載の半導体装置。 The metal layer covers a part of the light receiving element,
The semiconductor device according to claim 1, wherein the conductive layer covers a region of the light receiving element that is not covered with the metal layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007189141A JP5044319B2 (en) | 2007-07-20 | 2007-07-20 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007189141A JP5044319B2 (en) | 2007-07-20 | 2007-07-20 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009026985A JP2009026985A (en) | 2009-02-05 |
JP5044319B2 true JP5044319B2 (en) | 2012-10-10 |
Family
ID=40398515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007189141A Active JP5044319B2 (en) | 2007-07-20 | 2007-07-20 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5044319B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5810987B2 (en) * | 2012-03-15 | 2015-11-11 | 富士通株式会社 | Cooled semiconductor element |
JP6603401B2 (en) * | 2016-03-24 | 2019-11-13 | ヤマハモーターロボティクスホールディングス株式会社 | Bonding equipment |
CN111508988A (en) * | 2020-05-28 | 2020-08-07 | 苏州晶方半导体科技股份有限公司 | Chip packaging structure and packaging method |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0777269B2 (en) * | 1988-04-26 | 1995-08-16 | 三菱電機株式会社 | Optical input integrated circuit device |
JP3426872B2 (en) * | 1996-09-30 | 2003-07-14 | 三洋電機株式会社 | Optical semiconductor integrated circuit device and method of manufacturing the same |
JP2000077564A (en) * | 1998-08-31 | 2000-03-14 | Optrex Corp | Semiconductor device |
JP3874059B2 (en) * | 2000-06-14 | 2007-01-31 | セイコーエプソン株式会社 | Manufacturing method of semiconductor device |
JP2005286094A (en) * | 2004-03-30 | 2005-10-13 | Sanyo Electric Co Ltd | Optical semiconductor integrated circuit device |
JP4836409B2 (en) * | 2004-03-30 | 2011-12-14 | オンセミコンダクター・トレーディング・リミテッド | Optical semiconductor integrated circuit device |
JP4807719B2 (en) * | 2004-09-10 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | CCD imaging device |
JP4310266B2 (en) * | 2004-12-06 | 2009-08-05 | パナソニック株式会社 | Application method and adhesion method of photosensitive curable resin |
JP2007129192A (en) * | 2005-10-07 | 2007-05-24 | Victor Co Of Japan Ltd | Solid state imaging apparatus |
JP2006191126A (en) * | 2006-01-30 | 2006-07-20 | Sanyo Electric Co Ltd | Method for manufacturing semiconductor device |
-
2007
- 2007-07-20 JP JP2007189141A patent/JP5044319B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009026985A (en) | 2009-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9373660B2 (en) | Method of forming a low profile image sensor package with an image sensor substrate, a support substrate and a printed circuit board | |
JP5078725B2 (en) | Semiconductor device | |
JP4770857B2 (en) | Semiconductor device | |
US8513756B2 (en) | Semiconductor package and manufacturing method for a semiconductor package as well as optical module | |
US7679167B2 (en) | Electronic assembly for image sensor device and fabrication method thereof | |
JP4693827B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2010040672A (en) | Semiconductor device, and fabrication method thereof | |
US20090026610A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2005045073A (en) | Backface incident photo detection element | |
JP4486005B2 (en) | Semiconductor imaging device and manufacturing method thereof | |
US8790950B2 (en) | Method of manufacturing optical sensor, optical sensor, and camera including optical sensor | |
JP2011146486A (en) | Optical device, method for manufacturing the same, and electronic apparatus | |
JP5392458B2 (en) | Semiconductor image sensor | |
JP2005051078A (en) | Backside incident photodetector | |
JP2005348275A (en) | Imaging device and camera module | |
JP4184371B2 (en) | Semiconductor chip, semiconductor device and manufacturing method thereof | |
JP2009010288A (en) | Semiconductor device | |
JP5044319B2 (en) | Semiconductor device | |
JP2010245121A (en) | Semiconductor device | |
JP4443981B2 (en) | Semiconductor photodetector element and photodetector | |
JP2005129689A (en) | Semiconductor photo detector and light receiving module | |
US7884392B2 (en) | Image sensor having through via | |
US6417560B1 (en) | Semiconductor device | |
JP2008226894A (en) | Illuminance detector and sensor module | |
JP2011249616A (en) | Semiconductor photodetector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100701 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110531 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120702 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120713 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5044319 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |