JP5036926B2 - 液晶ディスプレイセルの制御装置 - Google Patents

液晶ディスプレイセルの制御装置 Download PDF

Info

Publication number
JP5036926B2
JP5036926B2 JP09866299A JP9866299A JP5036926B2 JP 5036926 B2 JP5036926 B2 JP 5036926B2 JP 09866299 A JP09866299 A JP 09866299A JP 9866299 A JP9866299 A JP 9866299A JP 5036926 B2 JP5036926 B2 JP 5036926B2
Authority
JP
Japan
Prior art keywords
control
control device
control means
liquid crystal
display cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09866299A
Other languages
English (en)
Other versions
JP2000066629A (ja
Inventor
ヒューゴ・ジャエッジ
Original Assignee
イーエム・ミクロエレクトロニク−マリン・エス アー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP19980110269 external-priority patent/EP0949549B1/fr
Application filed by イーエム・ミクロエレクトロニク−マリン・エス アー filed Critical イーエム・ミクロエレクトロニク−マリン・エス アー
Publication of JP2000066629A publication Critical patent/JP2000066629A/ja
Application granted granted Critical
Publication of JP5036926B2 publication Critical patent/JP5036926B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、液晶セルを制御するための装置に関し、より詳しくは、セグメント及び/または記号を表示するために使用される液晶ディスプレイセルを制御するための装置に関する。
本願明細書においては、このようなセルを“LCD”(液晶ディスプレイ)と称する。
【0002】
【従来の技術】
このようなLCDセルは多くの用途、特に小型電卓、腕時計及び計装機器の分野で広く用いられている。
従来のLCDセルとして、仏国特許第2,712,109号に開示されたものがある。本願明細書添付図面の図1及び2は、上記仏国特許に開示されたLCDセルの第1の基板1の前面及び第2の基板2の裏面をそれぞれ示した図である。
【0003】
基板すなわちプレート1は、「ON」、「OFF」及び「AUTO」のような記号を形成する第1の電極(具体的には参照符号1.1及び1.1a〜1.1cで指示された電極)と、数字ディスプレイが得られるよう「8」の字形にまとめられたセグメントを形成する第2の電極(具体的には参照符号1.2で指示された電極)とを有する。一例として、電極1.1aは「OFF」記号を形成し、電極1.1bと1.1cは8の字形の同じセグメントグループ中の2つのセグメントを形成している。
【0004】
この後説明するように、基板すなわちプレート2は、プレート1の第1の電極に対向するように配置された第3の電極(具体的には参照符号2.1で指示された電極)、及びプレート1の第2の電極に対向するように配置することが可能な第4の電極(具体的には参照符号2.2で指示された電極)を有する。
【0005】
プレート1と2は、これら2つのプレート1及び2と共に、液晶層4がその中に封入されるセルを形成するシーリングフレーム3によって互いに分離されている。
また、プレート1は、フレーム3の外側に配置された複数のコンタクトパッド(詳しくは参照符号1.3と1.5で示す部分)、さらには第1及び第2の電極に接続された導電路(具体的には参照符号1.4で示す部分)を有する。一例として、コンタクトパッド1.3は導電路1.4によって3つの電極1.1a〜1.1cと接続される。コンタクトパッドは電圧源と接続することができ、以下により詳細に説明するように、上記導電路、すなわち接続路は、プレート1と2の上記電極間に電圧を供給するように配置されている。
【0006】
LCDセル1の液晶層4を活性化あるいは不活性化する仕方について簡単に思い出させる。
プレート1の第1(または第2の)の電極の1つと、プレート1の上記電極に対向して配置されたプレート2の電極との間に電圧を印加する。すると、その結果として、これらの2つの電極間に電界が形成され、この電界がこのような電極の間にある液晶によって形成されるコンポーネントに作用を及ぼして、その部分を通過する光の透過特性及び反射特性を変化させる。
通常、LCDセルについて、光が遮られて、その部分に対応する記号及び/またはセグメントが表示される場合にLCDセルは活性化されると言い、光が反射されて、その部分の記号及び/またはセグメントが消える場合にLCDセルは不活性化されると言う(正コントラストモード)。
【0007】
一般に、図1及び2との関連で上に説明したようなLCDセルは、LCDセルの活性化または不活性化を起こさせることが可能な制御電圧(または制御信号)を供給するよう構成された通常の制御装置あるいは駆動回路に接続される。
このような制御装置は、制御装置とLCDセルとの間の配線数を少なくするという目的のために、一般に多重化された制御信号を供給する。
【0008】
これらの制御信号の多重化を実現するためには、再度図1と2を参照すると、プレート1の各コンタクトパッドがこのプレートの第1及び第2の電極の中の3つに接続される。一例として、電極1.1a〜1.1cに接続されたコンタクトパッド1.3は、制御装置から順次3つの対応する信号を受け取ることができる。通常、電極1.1aは多重化サイクルの第1の位相の間に制御装置から第1の信号(“1”または“0”)を受け取って、電極1.1aによって形成される「OFF」記号をそれぞれ表示するか、あるいは消す。同様に、電極1.1bは、多重化サイクルの第2の位相の間に第2の信号(“1”または“0”)を受け取って、電極1.1bによって形成されるセグメントをそれぞれ表示するか、あるいは消し、電極1.1cは、多重化サイクルの第3の位相の間に第3の信号(“1”または“0”)を受け取って、電極1.1cによって形成されるセグメントをそれぞれ表示するか、あるいは消す。
【0009】
願明細書添付図面の図3に記載の制御装置10は、LCDセル12の画素の活性化と不活性化を制御するよう構成されている。図示装置10は、複数の接続線18によって基板16に接続されたいくつかの制御手段14を有する。これらの接続線は、活性化される画素の制御の割当てを表すメモリ20から取り出されたデータを手段14に供給する。
【0010】
ここで、このような制御装置が図1及び2との関連で説明したLCDセルに接続され、LCDセルの活性化または不活性化を制御するために使用される場合を考える。例えば、始めに「ON」記号が表示されていて、「OFF」記号の表示をコマンドで指示したいものと仮定する。
【0011】
この場合、制御装置10は、「OFF」記号を表示するためのコマンドを実行するのに6多重化サイクルを要する。
まず、最初のサイクルは、「ON」記号の表示の状態を知るために、コンタクトパッド1.5に接続された3つの各電極の制御手段の状態(“0”または“1”)の読み取りに割り当てられる。第2のサイクルは、上記制御手段に記憶され、第1のサイクルの間に読み取られた状態を消去する動作に割り当てられる。第3のサイクルは、「ON」記号を形成する電極の制御手段に“0”状態を書き込んで、その記号の消去をコマンドで指示するために割り当てられる。第4のサイクルは、1.1a〜1.1cの各電極の制御手段の状態を読み取る動作に割り当てられる。ここで仮定したように最初に「OFF」記号が表示されない場合では、第4のサイクルの後さらに第5及び第6のサイクルが続けられる。第5のサイクルは電極1.1aの制御手段から“0”状態を消去することに割り当てられ、第6のサイクルはこの制御手段に“1”状態を書き込んで、「OFF」記号の表示をコマンドで指示することに割り当てられる。
【0012】
【発明が解決しようとする課題】
上に説明したような制御装置の1つの欠点は、メーカーが、所望のメッセージの表示を簡単かつ合理的に制御するようにして、LCDセルへのコマンドの割当てを適応させることができないということである。このことは、LCDセルが図1及び2との関連で説明したのと同じタイプもの、すなわち腕時計、計装機器や電子ゲームのような用途で周期的に表示したいセグメント及び/または記号を持ったLCDセルであると、なおいっそマイナスの要因になる。
【0013】
さらに、このような制御装置が半導体基板にモノリシック状に作り込まれている場合には、集積構造の製造に関連して、このような構造の複雑性、必要スペース及びコストといったような新たな制約条件や問題が生じる。
【0014】
従って、本発明の一つの目的は、前述の従来の装置における困難や短所を解消し、LCDセル用制御装置、特に所定のLCDセルの制御を合理的に行うことができる制御装置を提供することにある。
本発明のもう一つの目的は、占有表面積が最小となるようにして半導体基板に作り込むことが可能な制御装置を提供することにある。
本発明のもう一つの目的は、上記のようなLCD用制御装置で、半導体産業における従来の製造プロセスによって製造することが可能な制御装置を提供することにある。
本発明のもう一つの目的は、複雑性、必要スペース及びコストに関する従来の半導体技術における制約及び問題点を解消した制御装置を提供することにある。
【0015】
【課題を解決するための手段】
上記及びその他の目的を達成するためになされた本発明は、液晶ディスプレイセルの制御装置であって、制御装置により供給される制御信号に応答して、ディスプレイセルに複数の電極で形成されたセグメント及び/または記号により所定のメッセージを表示させる制御装置において:上記電極に上記制御信号を供給するための複数の制御手段と;列が上記制御手段に接続されており、行が上記制御信号及びアドレス信号を表すデータ信号を受け取るように接続された接続路のマトリクス網と;を具備し、さらに、上記マトリクス網の行と列との各交点に設けられ、上記セルの関数として所定の回路設計に従い導通状態または非導通状態に永久的に切り換えられて、上記所定のメッセージが得られるように周期的に表示しなければならない上記セグメント及び/または記号の同時表示を可能にするよう構成された複数のスイッチ手段を具備したことを特徴とする。
【0016】
本発明の制御装置のスイッチ手段の1つの長所は、セグメント及び/または記号の同時表示を起こさせるよう異なる電極を制御することが可能な同じ信号を供給する経路が接続されるようにして、制御しようとするLCDセルに応じて回路設計に従って切り換えることが可能であるということである。換言すると、本発明の制御装置は、制御しようとするLCDセルに応じて構成され、同一データの重複を少なくするよう作用し、その装置の制御手段に供給されるアドレス及びデータ用に使用される記憶装置が比較的小さくて済む構成を有する。その結果、消費電力が小さくなる。
【0017】
本発明の制御装置を具備した集積構造の一つの長所は、従来の製造プロセスのの実施過程で製造することができるコンポーネントで形成されるということである。
このような構造の1つの長所は、従来の中央処理装置と互換性のある信号を受け取り、供給することができるということである。
【0018】
【発明の実施の形態】
上記及びその他の本発明の目的、特徴及び長所については、もっぱら例示説明のためにのみ提示する以下の本発明の2つの実施形態についての詳細な説明を添付図面を参照しつつ読むことによってさらに明確に理解することができよう。
【0019】
図4及び5に、本発明による制御装置の2つの実施形態が示されており、制御装置はいずれも参照符号21によって指示されている。
制御装置21は、もっぱら一例として、図1及び2との関連で説明したLCDセルによって代表されるようなLCDセルを制御するためのものである。従って、この制御装置21で図1及び2との関連で説明したものと同じ構成要素は、図1及び2と同じ参照符号で指示されている。
【0020】
図4に示す実施形態の制御装置21について説明する。
図示の制御装置21は、LCDセル1の複数のコンタクトパッド1.3、1.5に接続された複数の端子を有する。図4では、図を明瞭にするために、これらの端子はその中の2つだけが示されており、参照符号22及び23が付されている。
制御装置21は、さらに複数の制御手段(具体的には参照符号33a〜33cで示されている)、複数の多重化手段(具体的には参照符号35で示されている)及び接続路のマトリクス網(具体的には参照符号45、47、49、50、52及び54〜56で示す)を有する。
上記制御手段は、対応する記号及び/またはセグメントの表示または消去を制御することが可能な信号をLCDセル1の第1及び第2の電極へ供給するよう構成されている。
【0021】
好ましくは、これらの各制御手段は周知のDラッチ、すなわち供給される制御信号の“0”または“1”の論理状態を記憶することが可能な手段を用いて構成する。
各多重化手段は、接続端子の1つと制御手段の中の3つとの間に接続され、端子と制御手段の1つとの間を逐次電気的に接続するよう構成されている。
【0022】
一例として、3つの位相を含む多重化サイクルの間に、端子22に接続することができる制御手段33a〜33cは、多重化手段35、接続端子22、コンタクトパッド1.3及び導電路1.4を介して電極1.1a〜1.1cの制御信号をそれぞれ供給する。通常、電極1.1aは多重化サイクルの第1の位相の間に手段33aによって制御され、電極1.1bは第2の位相の間に手段33bによって制御され、電極1.1cは第3の位相の間に手段33cによって制御される。
好ましくは、各多重化手段としては、それぞれ周知のマルチプレクサが使用される。
【0023】
接続路のマトリクス網は、行(具体的には参照符号45及び47で示されている)及び列(具体的には参照符号49及び50で示されている)を有する。好ましくは、接続路は金属ストリップの蒸着によって形成される。
【0024】
このマトリックス網の列は制御手段に接続される。例えば、列49及び50は制御手段33aに接続される。
このマトリクス網の行は、一方では多重化サイクルの3つの位相の中の1つの位相の間に制御手段が接続される電極にその制御手段によって供給される制御信号の状態を変更するための制御手段の選択されたアドレスを表し、他方ではそのような状態のデータを表す2値信号(“0”または“1”)を供給する中央処理装置(図示省略の)に接続される。電極の制御信号の“0”状態は、LCDセルの不活性化、すなわち上記のような電極によって形成される記号及び/またはセグメントの消去を表し、また“1”状態はそのような電極の活性化、すなわちこの記号及び/またはセグメントの表示を表すということは想起されよう。一例として、行45は状態データを内容とする信号を供給し、行47は選択されたアドレスを内容とする信号を供給する。
【0025】
制御装置21は、さらに、マトリクス網の行と列の間の各交点に設けられた複数のスイッチ手段52を有する。
各スイッチ手段52は、所定の回路設計に従って、導通の「ON」状態あるいは非導通の「OFF」状態に永久的に切り換えることが可能なように構成されている。各スイッチ手段52のONあるいはOFF状態は、黒丸あるいは白丸の記号によってそれぞれ表されている。一例として、行45と列50との間のスイッチ手段52は、それらの手段がON状態にあることを意味する黒丸によって表されている。言い換えると、行45は列50に接続され、制御手段33aは、行45によって供給される信号中に含まれるデータを受け取る。また、例えば行47と列49との間のスイッチ手段52は、それらの制御手段がOFF状態であることを意味する白丸によって表されている。換言すれば、行45は列50と接続されておらず、制御手段 33aは、行47によって供給される信号に含まれるアドレスを受け取らない。
【0026】
好ましくは、各スイッチ手段52は、マトリクス網の行と列の間の各交点にメタライゼーションを形成するか、あるいはそのようなメタライゼーションを形成しないことによって作り込まれる。
【0027】
当業者ならば、制御装置の21の制御手段、マトリクス網及びスイッチ手段は、従来の半導体プロダクト製造プロセスに従って半導体基板中にモノリシック状に形成することができるということは理解されよう。本願明細書においては、この種のプロセスは、このような製品の製造分野の知識を有する当業者にとって自明であると考える。従って、本願明細書においては、図4に示すような制御装置を製造するこの種のプロセスについては説明を省略する。
【0028】
スイッチ手段52の1つの長所は、異なる電極に同じ制御信号を供給してセグメント及び/または記号の同時表示を起こさせる経路が接続されるようにして、制御しようとするLCDセル1に応じて回路設計に従い切り換えることができるということである。換言すれば、制御装置21は、制御されるLCDセルの関数として合理化され、同一データの重複を少なくするよう作用する構成を有する。
【0029】
次に、本発明によ制御装置の第2の実施形態について図5を参照して説明する。図5には、LCDセル1の「OFF」と「ON」記号の合理化されたコマンドを供給する本発明の装置が示されている。
図5で示す制御装置21は図4で示すものとほぼ同じであることは理解されよう。従って、図1及び2との関連で説明したものと同じこの制御装置21の構成要素は同じ参照符号で指示されている。
【0030】
しかしながら、図5に示す上記マトリクス網の回路設計の構成は、上記の合理化されたコマンドを実現する目的の点で、図4に示す構成と異なっているということに留意すべきである。
従って、図5に示すように、行47と列49との交点に設けられたスイッチ手段52は、行47と列54の交点に設けられたスイッチ手段と同様にON状態である。そのため、端子22と接続することが可能な制御手段33a及び端子23と接続することが可能な制御手段33cは上記処理装置23から同じ選択されたアドレスを受け取ることができる。逆に、行45と列50の交点に設けられたスイッチ手段52はON状態であり、他方行45と列55の交点に設けられたスイッチ手段はOFF状態にある。
【0031】
次に、図5の制御装置の動作を、LCDセル1によって「OFF」と「ON」記号を交互に表示しなければならず、最初は「ON」記号が表示されていると仮定して、「OFF」記号の表示をコマンドで指示したい前述の場合で説明する。
【0032】
第1の多重化サイクルの第1の位相の間に、手段33aは、「OFF」記号の消去を指示する“0”信号を端子22を介して供給し、その第3の位相の間には、手段33cが「ON」記号の表示を指示する“1”信号を端子23を介して供給し、上記処理装置が、「OFF」記号の表示を指示することが可能な制御手段33a及び「ON」記号の消去を指示することが可能な制御手段33cに対応するよう選択されるアドレスを行47を介して制御装置21に供給する。このようなアドレス供給は、以下に説明するようにして、状態データにより上記制御手段のリプログラミングを許可するよう作用する。同時に、上記処理装置は、行56を介して「ON」記号の消去を表す状態データ(すなわち“0”)を供給し、行45を介して「OFF」記号の表示を表す状態データ(すなわち“1”)を供給する。
【0033】
このように、この制御手段のリプログラミングに続く多重化サイクルの第1の位相の間に、手段 33aが端子22を介して「OFF」記号の表示を指示する“1”信号を供給し、このサイクルの第3の位相の間に制御手段 33cが端子23を介して「ON」記号の消去を指示する“0”信号を供給する。
換言すれば、制御装置21はLCDセル1の「OFF」記号の表示のコマンドを実現するのに2多重化サイクルしか必要とせず、これによって、前述の従来技術と比較して、この制御装置の制御が合理化されたものとなる。
【0034】
当業者にとっては、上に詳細に説明した制御装置には、本発明の範囲を逸脱することなく種々の修正態様をなすことが可能なことは言うまでもない。一例として、制御しようとするLCDセルの記号及び/またはセグメントと同じ数だけ接続端子を具備し、それらの各端子が単一の記号またはセグメントに接続されるようにして、LCDセルの無多重化制御を実現する制御装置を本発明の範囲内で実施することも可能である。
【図面の簡単な説明】
【図1】 従来のLCDセルの第1の基板の前面を示す平面図である。
【図2】 従来のLCDセルの第2の基板の裏面を示す図1同様の平面図である。
【図3】 従来のLCDセルに接続された制御装置の構成を示すブロック図である。
【図4】 図1及び2と関連して上に説明したLCDセルに接続された本発明の制御装置の第1の実施形態を示す説明図である。
【図5】 図1及び2と関連して上に説明したLCDセルに接続された本発明の制御装置の第2の実施形態を示す説明図である。
【符号の説明】
21 マトリックス網、22,23 端子、33a〜33c 制御手段、35制御装置、45、47 行、49、50 列、52 スイッチ手段。

Claims (3)

  1. 液晶ディスプレイセル(1)の制御装置(21)であって、上記制御装置により供給される制御信号に応答して、上記液晶ディスプレイセルに、互いに接続されて電極群を形成する複数の電極(1.1a;1.1b;1.1c)により形成されたセグメント及び/または記号により所定のメッセージを表示させる制御装置(21)において:
    上記電極に上記制御信号を供給するための複数の制御手段(33a;33b;33c)であって、上記電極群に対応した群を形成する複数の制御手段と;
    列(49;50)が上記制御手段に接続されており、行(45;47)が上記制御信号を形成するためのアドレス信号とデータ信号を受け取るように接続された接続路のマトリクス網(45;47;49;50)と;
    を具備し、
    さらに、上記マトリクス網の行と列との各交点に設けられ、上記液晶ディスプレイセルの定の回路設計に従い導通状態または非導通状態に永久的に切り換えられて、上記所定のメッセージるために、上記異なる群に属する制御手段を同時に選択することを可能にするように構成された複数のスイッチ手段(52)を具備し、
    上記制御手段(33a;33b;33c)上記マトリクス網(45;47;49;50)及び上記スイッチ手段(52)が半導体基板でモノリシック状に形成され、
    上記各スイッチ手段(52)は、上記マトリクス網の行と列との各交点が導通状態になるようメタライゼーションを形成することにより、または非導通状態になるようメタライゼーションを形成しないことにより構成されることを特徴とする制御装置。
  2. さらに、上記液晶ディスプレイセル(1)の少なくとも2つのセグメント及び/または画像が多重化サイクル中に順次制御されるように構成された多重化手段(35)を上記電極群ごとに設けたことを特徴とする請求項1記載の制御装置(21)。
  3. 上記制御手段(33a;33b;33c)は、周知のDラッチを用いて構成されることを特徴とする請求項1記載の制御装置(21)。
JP09866299A 1998-04-06 1999-04-06 液晶ディスプレイセルの制御装置 Expired - Fee Related JP5036926B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CH0812/98 1998-04-06
CH81298 1998-04-06
EP19980110269 EP0949549B1 (fr) 1998-04-09 1998-06-05 Montre astronomique
EP98110269.2 1998-06-05
EP0812/98 1998-06-05

Publications (2)

Publication Number Publication Date
JP2000066629A JP2000066629A (ja) 2000-03-03
JP5036926B2 true JP5036926B2 (ja) 2012-09-26

Family

ID=25685763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09866299A Expired - Fee Related JP5036926B2 (ja) 1998-04-06 1999-04-06 液晶ディスプレイセルの制御装置

Country Status (1)

Country Link
JP (1) JP5036926B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56168588A (en) * 1980-05-30 1981-12-24 Citizen Watch Co Ltd Digital display type electronic timepiece
JPS57178289A (en) * 1981-04-27 1982-11-02 Hitachi Ltd Display driver
JPS59193831U (ja) * 1983-06-09 1984-12-22 株式会社フジクラ 光フアイバ母材の製造装置
JP3139892B2 (ja) * 1993-09-13 2001-03-05 株式会社東芝 データ選択回路
JP2791415B2 (ja) * 1995-02-13 1998-08-27 カシオ計算機株式会社 液晶駆動方式

Also Published As

Publication number Publication date
JP2000066629A (ja) 2000-03-03

Similar Documents

Publication Publication Date Title
US4443062A (en) Multi-layer display device with nonactive display element groups
US5747928A (en) Flexible panel display having thin film transistors driving polymer light-emitting diodes
US6636194B2 (en) Electrooptic device and electronic equipment
US4851827A (en) Matrix display devices with redundant driving transistor arrangement for improved fault tolerance
US4142226A (en) Multi-contact electrical edge connector for display panels
US5034736A (en) Bistable display with permuted excitation
EP1145075B8 (en) Sealing of cells having active backplanes
JP5036926B2 (ja) 液晶ディスプレイセルの制御装置
KR100917722B1 (ko) 전력 소비가 감소된 능동 매트릭스 디바이스 및 그러한 능동 매트릭스 디바이스를 포함하는 액정 디스플레이
EP1147453B1 (en) Spacers for cells having spaced opposed substrates
KR20010028536A (ko) 액정표시소자
JPS5912179B2 (ja) 液晶表示装置
KR20060079192A (ko) 유연한 기판과 시프트 레지스터를 구비한 디스플레이디바이스
JPS62500744A (ja) 能動マトリクスデイスプレイスクリ−ン
US6344838B1 (en) Control device for a liquid crystal display cell
WO2003052732A1 (en) Programmable row selection in liquid crystal display drivers
JP2002175036A (ja) アクティブマトリクス型表示装置
US6839119B2 (en) Display device
JPH09106264A (ja) 蛍光表示装置の駆動回路
JPS61243429A (ja) 液晶装置
EP0949531B1 (fr) Dispositif de commande pour une cellule d'affichage à cristaux liquides
JP2683169B2 (ja) 半導体装置
JPS5925319B2 (ja) 半導体メモリ装置
JPH0744133A (ja) 表示器およびその駆動方法
JPH08171084A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101122

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101130

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees