JP5024142B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5024142B2 JP5024142B2 JP2008073118A JP2008073118A JP5024142B2 JP 5024142 B2 JP5024142 B2 JP 5024142B2 JP 2008073118 A JP2008073118 A JP 2008073118A JP 2008073118 A JP2008073118 A JP 2008073118A JP 5024142 B2 JP5024142 B2 JP 5024142B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- film
- substrate
- resin
- reflective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Description
第1の基板の上に配置されたバンプと、
前記バンプの底面の縁から離れて配置され、前記第1の基板の表面の一部を覆い、下地表面の光の反射率よりも高い反射率を持つ反射膜と、
前記バンプの底面の縁から前記反射膜の縁までの領域、及び前記バンプの側面の少なくとも一部を覆う樹脂からなる補強部材と
を有する。
第1の基板の上に配置されたバンプと、
前記バンプの底面の縁から離れて配置され、前記第1の基板の表面の一部を覆い、下地表面の光の反射率よりも高い反射率を持つ反射膜と、
前記バンプの底面の縁から前記反射膜の縁までの領域、及び前記バンプの側面の少なくとも一部を覆う樹脂からなる補強部材と
を有する半導体装置。
平面視において前記補強部材の外周が、前記バンプの外周よりも外側に配置されている付記1に記載の半導体装置。
前記バンプの底面から前記補強部材の最も高い部分までの高さが、該バンプの底面から該バンプの頂上までの高さの1/2以下である付記1または2に記載の半導体装置。
平面視において、前記バンプの底面の縁から前記反射膜の縁までの最短距離が、前記バンプの直径の1/10以上である付記1乃至3のいずれか1項に記載の半導体装置。
平面視において、相互に隣り合うバンプ同士を最短距離で結ぶ仮想直線状で前記反射膜の占める部分の長さが、該仮想直線の長さの1/5以上である付記1乃至4のいずれか1項に記載の半導体装置。
前記第1の基板が半導体基板を含み、
さらに、
樹脂を含む材料で形成された第2の基板と、
前記第2の基板の表面に形成された電極パッドと
を有し、
前記第1の基板と第2の基板とが対向して配置され、前記バンプが、前記電極パッドに固着されている付記1または2に記載の半導体装置。
基板の上に、バンプを形成する工程と、
前記バンプの底面の縁から離れて配置され、前記基板の表面の一部を覆う反射膜を形成する工程と、
前記基板、前記反射膜、及び前記バンプを覆うように、ポジ型感光性樹脂からなる樹脂膜を形成する工程と、
前記樹脂膜に露光光を照射する工程と、
前記樹脂膜を現像する工程と
を有し、前記露光光を照射する工程では、記反射膜の上に堆積している前記樹脂膜、及び前記バンプの上方の前記樹脂膜が現像によって除去され、前記バンプの底面の縁から前記反射膜の縁までの領域上には、現像後も前記樹脂膜が残る条件で露光する半導体装置の製造方法。
前記バンプを形成する前に、前記基板の上に、導電材料からなるシード膜を形成する工程を有し、
前記バンプを形成する工程が、
前記シード膜の上に、前記バンプに対応する開口を持つレジスト膜を形成する工程と、
前記開口内に、バンプ材料を充填する工程と、
前記バンプ材料の充填後、前記レジスト膜を除去する工程と、
前記バンプ材料を加熱して、球状のバンプを形成する工程と
を含み、
前記反射膜を形成する工程において、前記シード膜をパターニングすることにより、該シード膜の一部を前記反射膜とする付記7に記載の半導体装置の製造方法。
11 多層配線層
15 電極パッド
16 保護膜
17、17b シード膜
17a 反射膜
17c 開口
18 Cu膜
20 レジスト膜
20A 開口
25 Cu膜
26 Ni膜
27 バンプ
30 ポジ型感光性樹脂膜
30a 補強部材
35 露光光
Claims (5)
- 第1の基板の上に配置されたバンプと、
前記バンプの底面の縁から離れて配置され、前記第1の基板の表面の一部を覆い、下地表面の光の反射率よりも高い反射率を持つ反射膜と、
前記バンプの底面の縁から前記反射膜の縁までの領域、及び前記バンプの側面の少なくとも一部を覆う樹脂からなる補強部材と
を有する半導体装置。 - 平面視において前記補強部材の外周が、前記バンプの外周よりも外側に配置されている請求項1に記載の半導体装置。
- 前記バンプの底面から前記補強部材の最も高い部分までの高さが、該バンプの底面から該バンプの頂上までの高さの1/2以下である請求項1または2に記載の半導体装置。
- 基板の上に、バンプを形成する工程と、
前記バンプの底面の縁から離れて配置され、前記基板の表面の一部を覆う反射膜を形成する工程と、
前記基板、前記反射膜、及び前記バンプを覆うように、ポジ型感光性樹脂からなる樹脂膜を形成する工程と、
前記樹脂膜に露光光を照射する工程と、
前記樹脂膜を現像する工程と
を有し、前記露光光を照射する工程では、前記反射膜の上に堆積している前記樹脂膜、及び前記バンプの上方の前記樹脂膜が現像によって除去され、前記バンプの底面の縁から前記反射膜の縁までの領域上には、現像後も前記樹脂膜が残る条件で露光する半導体装置の製造方法。 - 前記バンプを形成する前に、前記基板の上に、導電材料からなるシード膜を形成する工程を有し、
前記バンプを形成する工程が、
前記シード膜の上に、前記バンプに対応する開口を持つレジスト膜を形成する工程と、
前記開口内に、バンプ材料を充填する工程と、
前記バンプ材料の充填後、前記レジスト膜を除去する工程と、
前記バンプ材料を加熱して、球状のバンプを形成する工程と
を含み、
前記反射膜を形成する工程において、前記シード膜をパターニングすることにより、該シード膜の一部を前記反射膜とする請求項4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008073118A JP5024142B2 (ja) | 2008-03-21 | 2008-03-21 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008073118A JP5024142B2 (ja) | 2008-03-21 | 2008-03-21 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009231422A JP2009231422A (ja) | 2009-10-08 |
JP5024142B2 true JP5024142B2 (ja) | 2012-09-12 |
Family
ID=41246517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008073118A Expired - Fee Related JP5024142B2 (ja) | 2008-03-21 | 2008-03-21 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5024142B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101671973B1 (ko) * | 2015-06-11 | 2016-11-03 | 엘비세미콘 주식회사 | 다층 금속 범프 구조체 및 그 제조방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3301413B2 (ja) * | 1999-07-16 | 2002-07-15 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP2001035869A (ja) * | 1999-07-21 | 2001-02-09 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2007115853A (ja) * | 2005-10-19 | 2007-05-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2008
- 2008-03-21 JP JP2008073118A patent/JP5024142B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009231422A (ja) | 2009-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5764256B2 (ja) | 支持端子パッドを有する半導体チップ | |
TWI245402B (en) | Rod soldering structure and manufacturing process thereof | |
US8569162B2 (en) | Conductive bump structure on substrate and fabrication method thereof | |
US7205660B2 (en) | Wafer level chip scale package having a gap and method for manufacturing the same | |
JP2017022408A (ja) | 2重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法 | |
US8633599B2 (en) | Semiconductor chip with underfill anchors | |
JP5508802B2 (ja) | 半導体装置の製造方法 | |
US20050090090A1 (en) | Method of fabricating ultra thin flip-chip package | |
US20120326299A1 (en) | Semiconductor chip with dual polymer film interconnect structures | |
US20130256871A1 (en) | Semiconductor chip device with fragmented solder structure pads | |
KR100541396B1 (ko) | 3차원 ubm을 포함하는 솔더 범프 구조의 형성 방법 | |
KR20130037204A (ko) | 고정된 언더필을 구비한 회로 기판 | |
TWI336516B (en) | Surface structure of package substrate and method for manufacturing the same | |
TW202201695A (zh) | 半導體封裝 | |
JP5024142B2 (ja) | 半導体装置及びその製造方法 | |
KR102617086B1 (ko) | Ubm을 포함하는 웨이퍼-레벨 반도체 패키지 | |
JP4812673B2 (ja) | 半導体装置 | |
KR20120073276A (ko) | 계단형 범프 구조들을 갖는 반도체 칩 | |
JP2010157544A (ja) | 半導体装置及びその製造方法、並びに電子機器 | |
JP2012195418A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120604 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |