JP5023567B2

JP5023567B2 - Nitride semiconductor laser device

Info

Publication number: JP5023567B2
Application number: JP2006170992A
Authority: JP
Inventors: 真吾枡井; 和隆津嘉山
Original assignee: Nichia Corp
Current assignee: Nichia Corp
Priority date: 2006-06-21
Filing date: 2006-06-21
Publication date: 2012-09-12
Anticipated expiration: 2026-06-21
Also published as: JP2008004662A

Description

今日、窒化物半導体を用いた半導体レーザは、紫外域から赤色に至るまで、幅広い波長域での発振が可能と考えられ、その応用範囲は、ＤＶＤなど、大容量・高密度の情報記録・再生録画が可能な光ディスクシステムへの利用にとどまらず、レーザプリンタ、光ネットワークなどの光源等として期待されている。 Today, semiconductor lasers using nitride semiconductors are considered capable of oscillating in a wide wavelength range from the ultraviolet to the red, and their application range is large-capacity and high-density information recording / reproduction such as DVD. It is expected not only for use in an optical disc system capable of recording, but also as a light source for laser printers, optical networks, and the like.

一般に半導体レーザ素子は、活性層の光増幅率がエネルギーギャップで決まる波長を中心にある幅を有しているため、その出力にいくつかの縦モードが存在する。このモード分布は出力やレーザ素子の駆動温度に応じて変化し、これらの増加に伴って長波長側に移動する傾向があるため、例えば、長距離間で光通信を行うときには、モードごとに伝達速度に差が生じ、分散することとなる。 In general, a semiconductor laser element has a width centered on a wavelength at which the optical amplification factor of an active layer is determined by an energy gap, and therefore several longitudinal modes exist in its output. This mode distribution changes according to the output and the driving temperature of the laser element, and tends to move to the longer wavelength side as they increase. For example, when optical communication is performed over a long distance, it is transmitted for each mode. Differences in speed will result in dispersion.

このようなことなどから、特に光通信等の用途に使用するためには縦シングルモードの単一周波数のレーザが必要とされており、ＤＦＢ（分布帰還型）レーザが、明確な縦シングルモードを得るために提案されている（例えば、特許文献１〜５）。 For this reason, a longitudinal single mode single frequency laser is required for use in applications such as optical communications, and a DFB (distributed feedback type) laser has a distinct longitudinal single mode. It has been proposed to obtain (for example, Patent Documents 1 to 5).

このようなＤＦＢレーザでは、ダブルヘテロ構造中の活性層に平行して周期的に光を反射させる回折格子層が設けられており、活性層内で発生した光が、この回折格子の格子間隔によって周期的に反射され、元の光と反射光の山と山谷と谷とが合致し、強め合って単一周波数のレーザ光出力を得ることができると考えられている。
特開平８−１９５５３０号公報特開平９−１９１１５３号公報特開２０００−２２３７８４号公報特開２００１−２０３４２２号公報特開２００２−１３１５６７号公報 In such a DFB laser, a diffraction grating layer that periodically reflects light is provided in parallel to the active layer in the double heterostructure, and the light generated in the active layer is caused by the grating spacing of the diffraction grating. It is considered that the light is periodically reflected, the peaks of the original light and the reflected light, the peaks and valleys match, and are strengthened to obtain a single-frequency laser light output.
JP-A-8-195530 JP-A-9-191153 JP 2000-223784 A JP 2001-203422 A JP 2002-131567 A

しかし、従来提案されているＤＦＢレーザでは、未だ回折格子の十分な効果を引き出すに至っていない。特に、窒化ガリウム系のＤＦＢレーザではシングルスペクトルピークのレーザ発振は報告されていない。 However, the conventionally proposed DFB laser has not yet brought out a sufficient effect of the diffraction grating. In particular, no single-spectrum peak lasing has been reported for gallium nitride-based DFB lasers.

例えば、ＤＦＢレーザでは、回折格子の効果を十分に引き出すためには、回折格子を形成する半導体層に凹凸加工を精度よく行う必要がある。
また、このような凹凸加工を行うことができるとしても、この回折格子の上に、さらに半導体を再成長させる場合には、成長表面に凹凸が生じ、レーザ素子自体の性能を確保することが困難である。 For example, in the DFB laser, in order to sufficiently draw out the effect of the diffraction grating, it is necessary to accurately perform uneven processing on the semiconductor layer forming the diffraction grating.
Even if such uneven processing can be performed, when the semiconductor is regrown on the diffraction grating, unevenness is generated on the growth surface, making it difficult to ensure the performance of the laser element itself. It is.

本発明は上記課題に鑑みなされたものであり、回折格子が精度よく形成され、かつ、それを埋めた半導体層の上面が平坦であって、レーザ素子本来の性能を確保又は向上させながら、回折格子における屈折率差を効果的に増大させ、閾値電流を低下させることができる窒化物半導体レーザ素子を提供することを目的とする。 The present invention has been made in view of the above problems, and a diffraction grating is formed with high accuracy, and the upper surface of a semiconductor layer buried in the diffraction grating is flat. An object of the present invention is to provide a nitride semiconductor laser device capable of effectively increasing a refractive index difference in a grating and reducing a threshold current.

本発明の窒化物半導体レーザ素子は、基板と、前記基板上に、第１半導体層、活性層及び第２半導体層を順に積層した窒化物半導体層とを備えた窒化物半導体レーザ素子であって、
（１）前記第１半導体層内に回折格子を構成する凹凸が形成された層と、該凹凸が形成された層上に、凹凸を平坦化させる層が形成されており、
該凹凸を構成する凸部上面から活性層までの距離が凹凸高さの３倍以下であり、
前記凸部上面には、窒化物半導体よりも低屈折率の部材が配置されていることか、
（２）前記第１半導体層内に回折格子を構成する凹凸が形成された層と、該凹凸が形成された層上に、凹凸を平坦化させる層が形成されており、
該凹凸を構成する凸部上面から活性層までの距離が凹凸高さの３倍以下であり、
前記凹凸を平坦化させる層が、Ａｌ _a Ｇａ _1-a Ｎ（０≦ａ≦０．１０）からなる第１層と、Ａｌ _b Ｇａ _1-b Ｎ（０．０１≦ｂ≦０．１４）からなる第２層とで構成される超格子層を含むか、
（３）前記第１半導体層内に回折格子を構成する凹凸が形成された層と、該凹凸が形成された層上に、凹凸を平坦化させる層が形成されており、
該凹凸を構成する凸部上面から活性層までの距離が凹凸高さの３倍以下であり、
前記凸部が、その底部に向かって幅広となるように、前記凸部側面が傾斜していることを特徴とする。 The nitride semiconductor laser device of the present invention is a nitride semiconductor laser device comprising a substrate and a nitride semiconductor layer in which a first semiconductor layer, an active layer, and a second semiconductor layer are sequentially stacked on the substrate. ,
(1) A layer in which unevenness constituting a diffraction grating is formed in the first semiconductor layer, and a layer for flattening the unevenness is formed on the layer in which the unevenness is formed,
Ri Der 3 times or less the distance of the uneven heights of the convex upper surface constituting the unevenness to the active layer,
The convex upper surface, either Rukoto than nitride semiconductor is disposed member of a low refractive index,
(2) a layer in which irregularities constituting a diffraction grating are formed in the first semiconductor layer, and a layer for flattening the irregularities are formed on the layer in which the irregularities are formed;
Ri Der 3 times or less the distance of the uneven heights of the convex upper surface constituting the unevenness to the active layer,
The layer for flattening the irregularities is _a _first layer made of Al _a Ga _1-a N (0 ≦ a ≦ 0.10), and Al _b Ga _1-b N (0.01 ≦ b ≦ 0.14). A superlattice layer composed of a second layer consisting of
(3) A layer in which unevenness constituting a diffraction grating is formed in the first semiconductor layer, and a layer for flattening the unevenness is formed on the layer in which the unevenness is formed,
Ri Der 3 times or less the distance of the uneven heights of the convex upper surface constituting the unevenness to the active layer,
The convex portion is, so that wider toward its bottom, the protrusion side surface, characterized that you have tilted.

本発明の窒化物半導体レーザ素子は、活性層の上側に凹凸が形成されているものではなく、活性層の下側に凹凸が形成されている。そのため、活性層の上側に凹凸を形成する場合に懸念される活性層に与えるダメージはない。しかし、第１半導体層の表面に不規則な段差があると、その上に形成する活性層も不規則な層構成となり、ウェハやチップ内で所望の利得が十分に得られない等の問題が生じる。一方、段差を平坦化させるためには凹凸を平坦化させる層の膜厚を増やせばよいが、そうすると活性層から凹凸までの距離が離れ過ぎてしまい、凹凸（回折格子）の効果が低減されることとなる。 In the nitride semiconductor laser device of the present invention, irregularities are not formed on the upper side of the active layer, but irregularities are formed on the lower side of the active layer. Therefore, there is no damage given to the active layer, which is a concern when unevenness is formed on the upper side of the active layer. However, if there is an irregular step on the surface of the first semiconductor layer, the active layer formed thereon also has an irregular layer structure, and there is a problem that a desired gain cannot be sufficiently obtained in the wafer or chip. Arise. On the other hand, in order to flatten the step, the thickness of the layer for flattening the unevenness may be increased. However, the distance from the active layer to the unevenness becomes too far, and the effect of the unevenness (diffraction grating) is reduced. It will be.

本発明においては、レーザ素子自体の性能を低減させずに、凹凸（回折格子）の効果を発揮させることができる。
このような窒化物半導体レーザ素子は、凹凸を構成する凸部上面から活性層までの距離が３００ｎｍ以下であることが好ましい。
また、凹凸における凸部の幅及び凹部の幅が、それぞれ、凹凸高さの１／１５〜８の範囲であることが好ましい。
凹凸はストライプ状に形成され、凹凸の幅が４０〜１４０ｎｍの範囲のピッチを有することが好ましい。
凹凸を構成する凸部上面から活性層までの距離は、０．５倍以上であることが好ましい。 In the present invention, the effect of unevenness (diffraction grating) can be exhibited without reducing the performance of the laser element itself.
In such a nitride semiconductor laser element, it is preferable that the distance from the upper surface of the convex portion constituting the irregularities to the active layer is 300 nm or less.
Moreover, it is preferable that the width | variety of the convex part in an unevenness | corrugation and the width | variety of a recessed part are the ranges of 1 / 15-8 of an uneven | corrugated height, respectively.
The irregularities are preferably formed in stripes, and the width of the irregularities has a pitch in the range of 40 to 140 nm.
The distance from the upper surface of the convex portion constituting the irregularities to the active layer is preferably 0.5 times or more.

凸部上面には、窒化物半導体よりも低屈折率の部材が配置されていてもよく、その低屈折率の部材は、ＳｉＯ₂、ＴｉＯ₂、ＺｒＯ₂、Ａｌ₂Ｏ₃、ＳｉＮ、ＡｌＮからなる郡から選ばれる少なくとも１つとすることができる。
活性層は、Ｉｎを含有する窒化物半導体であることが好ましい。
凹凸が形成された層は、Ａｌ_aＧａ_1-aＮ（０≦ａ≦０．１０）からなる第１層と、Ａｌ_bＧａ_1-bＮ（０．０１≦ｂ≦０．１４）からなる第２層とで構成される超格子層を含むことが好ましい。 A member having a lower refractive index than that of the nitride semiconductor may be disposed on the upper surface of the convex portion, and the member having a lower refractive index may be made of SiO ₂ , TiO ₂ , ZrO ₂ , Al ₂ O ₃ , SiN, or AlN. And at least one selected from the county.
The active layer is preferably a nitride semiconductor containing In.
The layer on which the irregularities are formed includes a first layer made of Al _a Ga _1-a N (0 ≦ a ≦ 0.10) and Al _b Ga _1-b N (0.01 ≦ b ≦ 0.14). It is preferable to include a superlattice layer composed of the second layer.

また、凹凸を平坦化させる層は、Ａｌ_cＧａ_1-cＮ（０≦ｃ≦０．０７５）からなる層であるか、Ａｌ_aＧａ_1-aＮ（０≦ａ≦０．１０）からなる第１層と、Ａｌ_bＧａ_1-bＮ（０．０１≦ｂ≦０．１４）からなる第２層とで構成される超格子層を含むことが好ましい。 Further, the layer for flattening the unevenness is a layer made of Al _c Ga _1-c N (0 ≦ c ≦ 0.075), or from Al _a Ga _1-a N (0 ≦ a ≦ 0.10). a first layer consisting preferably includes a super lattice layer composed of the second layer of _{_{Al b Ga 1-b N (}} 0.01 ≦ b ≦ 0.14).

さらに、窒化物半導体レーザ素子は共振面を有し、凹凸は共振面と略平行にストライプ状に設けられることが好ましい。 Furthermore, it is preferable that the nitride semiconductor laser element has a resonance surface, and the unevenness is provided in a stripe shape substantially parallel to the resonance surface.

本発明の窒化物半導体レーザ素子によれば、複雑な加工等を経ることなく、回折格子が精度よく形成されており、かつ、その上面が平坦であって、レーザ素子本来の性能を確保又は向上させながら、回折格子の効果を十分に発揮することができ、閾値電流を低下させることができる。 According to the nitride semiconductor laser device of the present invention, the diffraction grating is accurately formed without complicated processing, and the top surface thereof is flat, thereby ensuring or improving the original performance of the laser device. Thus, the effect of the diffraction grating can be sufficiently exhibited, and the threshold current can be reduced.

本発明の窒化物半導体レーザ素子は、主として、図１に示すように基板１１と、第１半導体層１２、活性層１３及び第２半導体層１４をこの順に積層した窒化物半導体層とを備えて構成される。第１半導体層１２には、凹凸（回折格子）２２が形成されている。図１（ａ）は、窒化物半導体レーザ素子の共振面の模式断面図を示す。図１（ｂ）は、窒化物半導体レーザ素子の側面の模式断面図を示す。さらに、第１半導体層及び第２半導体層は、それぞれ電気的に接続された第１電極及び第２電極を備える（図示せず）。また、共振面の端部には保護膜１６が形成されている。ここで、第１半導体層は、ｎ型又はｐ型の不純物を含む層を少なくとも１層含んで構成される。第２半導体層は、第１半導体層とは逆の導電型、つまり、ｐ型又はｎ型の不純物を含む層を少なくとも１層含んで構成される。第１及び第２半導体層は、いずれも、単一層又は多層構造のいずれであってもよく、多層構造の場合には、それらを構成する層の全てがｎ型又はｐ型を示さなくてもよい。なお、以下の記載においては、活性層からｎ型層側に配置する層をｎ型層又はｎ側層、活性層からｐ型層側に配置する層をｐ型層またはｐ側層と記載する場合がある。 The nitride semiconductor laser device of the present invention mainly includes a substrate 11 and a nitride semiconductor layer in which a first semiconductor layer 12, an active layer 13, and a second semiconductor layer 14 are laminated in this order as shown in FIG. Composed. Concavities and convexities (diffraction grating) 22 are formed in the first semiconductor layer 12. FIG. 1A is a schematic cross-sectional view of a resonance surface of a nitride semiconductor laser element. FIG. 1B is a schematic cross-sectional view of the side surface of the nitride semiconductor laser element. Furthermore, the first semiconductor layer and the second semiconductor layer respectively include a first electrode and a second electrode that are electrically connected (not shown). A protective film 16 is formed at the end of the resonance surface. Here, the first semiconductor layer includes at least one layer including an n-type or p-type impurity. The second semiconductor layer includes at least one layer containing a conductivity type opposite to that of the first semiconductor layer, that is, a p-type or n-type impurity. Each of the first and second semiconductor layers may be either a single layer or a multilayer structure. In the case of a multilayer structure, all of the layers constituting them may not exhibit n-type or p-type. Good. In the following description, a layer disposed on the n-type layer side from the active layer is referred to as an n-type layer or n-side layer, and a layer disposed on the p-type layer side from the active layer is referred to as a p-type layer or p-side layer. There is a case.

（基板）
本発明の窒化物半導体レーザ素子に用いる基板は、窒化物半導体と異なる異種基板を用いてもよいし、窒化物半導体基板を用いてもよい。異種基板としては、例えば、Ｃ面、Ｒ面及びＡ面のいずれかを主面とするサファイア、スピネル（ＭｇＡ１₂Ｏ₄）のような絶縁性基板、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、ＺｎＳ、ＺｎＯ、ＧａＡｓ、Ｓｉ及び窒化物半導体と格子整合する酸化物基板等、窒化物半導体を成長させることが可能で、従来から知られている基板材料を用いることができる。なかでも、サファイア、スピネルが挙げられる。基板は、少なくともその表面が、０．０１〜０．３°程度のオフアングル角、さらにステップ状のオフアングル角を有しているものであってもよい。これにより、素子を構成する窒化物半導体層、活性層の内部において、微細なクラックの発生を防止することができる。 (substrate)
The substrate used for the nitride semiconductor laser device of the present invention may be a different type substrate different from the nitride semiconductor, or a nitride semiconductor substrate. Examples of the heterogeneous substrate include, for example, an insulating substrate such as sapphire, spinel (MgA1 ₂ O ₄ ) having any one of the C-plane, R-plane, and A-plane, SiC (including 6H, 4H, and 3C), A nitride semiconductor such as an oxide substrate lattice-matched with ZnS, ZnO, GaAs, Si, and a nitride semiconductor can be grown, and a conventionally known substrate material can be used. Among them, sapphire and spinel are mentioned. The substrate may have at least a surface having an off-angle angle of about 0.01 to 0.3 ° and a step-like off-angle angle. Thereby, generation | occurrence | production of a fine crack can be prevented inside the nitride semiconductor layer and active layer which comprise an element.

異種基板を用いる場合には、下地層（ラテラル成長を行うための保護層等を含む）、コンタクト層等が形成される場合があるが、窒化物半導体基板（例えば、ＧａＮ基板など）を用いる場合には、必ずしもそれらを形成する必要はなく、省略することができる。 When using a heterogeneous substrate, an underlayer (including a protective layer for lateral growth), a contact layer, or the like may be formed, but a nitride semiconductor substrate (for example, a GaN substrate) is used. However, they are not necessarily formed and can be omitted.

異種基板を用いる場合には、異種基板上に素子構造の下層に、窒化物半導体層からなる下地層等を成長させた後、異種基板を研磨などの方法により除去して、窒化物半導体の単体基板として素子構造を形成してもよい。また、素子構造形成中又は後に、異種基板を除去してもよい。 In the case of using a heterogeneous substrate, after growing a base layer made of a nitride semiconductor layer on the lower layer of the element structure on the heterogeneous substrate, the heterogeneous substrate is removed by a method such as polishing, and the nitride semiconductor alone An element structure may be formed as a substrate. Further, the heterogeneous substrate may be removed during or after the element structure is formed.

（下地層）
基板上には、バッファ層等を含む、窒化物半導体からなる下地層（図示せず）が形成されていてもよい。
バッファ層としては、例えば、ＩｎαＡｌβＧａ_1-α_-βＮ（０≦α、０≦β、α＋β≦１）等（例えば、ＡｌＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ等、好ましくはＧａＮ）を３００℃以上９００℃以下の温度で、膜厚数十オングストローム〜数百オングストロームで成長させてなるものが挙げられる。このバッファ層は、異種基板と高温成長の窒化物半導体層との格子定数不正を緩和し、転位の発生を防止するのに好ましい。 (Underlayer)
An underlayer (not shown) made of a nitride semiconductor including a buffer layer and the like may be formed on the substrate.
As the buffer layer, for example, InαAlβGa ₁ -α _- βN (0 ≦ α, 0 ≦ β, α + β ≦ 1) or the like (for example, AlN, GaN, AlGaN, InGaN, etc., preferably GaN) is preferably 300 ° C. or higher and 900 ° C. or lower. The film is grown at a temperature of several tens of angstroms to several hundreds of angstroms. This buffer layer is preferable for alleviating the lattice constant irregularity between the heterogeneous substrate and the high-temperature-grown nitride semiconductor layer and preventing the occurrence of dislocations.

バッファ層の上に、第１の窒化物半導体層を部分的に成長させ、さらに、この第１の窒化物半導体層を成長核として第２の窒化物半導体層を成長させることにより、ラテラル成長を利用した転位が低減した下地層を形成することができる。下地層は、Ａｌ_xＧａ_1-xＮ（０≦ｘ≦１）で表される窒化物半導体であることが好ましく、膜厚は２〜３０μｍであることが好ましい。また、ラテラル成長した領域（低転位領域）は、転位数が１×１０⁷個／ｃｍ²以下、好ましくは１×１０⁶個／ｃｍ²以下と少ないか、部分的に少ない領域を有しているものが適当である。さらに、この下地層は、例えば、１×１０¹⁶〜５×１０²¹ｃｍ^-3程度の範囲でｎ型不純物（例えば、Ｓｉ、Ｓｎ、Ｇｅ、Ｓｅ、Ｃ、Ｔｉ、Ｏ等）が含有されていてもよい。 The first nitride semiconductor layer is partially grown on the buffer layer, and further, the second nitride semiconductor layer is grown using the first nitride semiconductor layer as a growth nucleus, thereby lateral growth is achieved. It is possible to form an underlayer with reduced dislocations utilized. The underlayer is preferably a nitride semiconductor represented by Al _x Ga _1-x N (0 ≦ x ≦ 1), and preferably has a thickness of 2 to 30 μm. Further, the laterally grown region (low dislocation region) has a dislocation number as small as 1 × 10 ⁷ pieces / cm ² or less, preferably 1 × 10 ⁶ pieces / cm ² or less, or a region with a small amount. What you have is appropriate. Further, the underlayer contains n-type impurities (for example, Si, Sn, Ge, Se, C, Ti, O, etc.) in the range of about 1 × 10 ^{16 to} 5 × 10 ²¹ cm ^−3, for example. May be.

（半導体層）
本発明の窒化物半導体レーザ素子において、第１及び第２半導体層としては、ＩＩＩ−Ｖ族窒化物半導体（ＩｎαＡｌβＧａ_1-α_-βＮ、０≦α、０≦β、α＋β≦１）であり、さらにＩＩＩ族元素としてＢを用いたり、Ｖ族元素としてＮの一部をＰ、Ａｓで置換した、混晶を含んでいてもよい。半導体層は、ＭＯＶＰＥ（有機金属気相成長法）、ＨＶＰＥ（ハライド気相成長法）、ＭＢＥ（分子線気相成長法）等、当該分野で公知のいずれの方法によっても形成することができる。 (Semiconductor layer)
In the nitride semiconductor laser element of the present invention, the first and second semiconductor layers are group III-V nitride semiconductors (InαAlβGa ₁ -α _- βN, 0 ≦ α, 0 ≦ β, α + β ≦ 1), Further, it may contain a mixed crystal in which B is used as a group III element or a part of N is substituted with P or As as a group V element. The semiconductor layer can be formed by any method known in the art such as MOVPE (metal organic vapor phase epitaxy), HVPE (halide vapor phase epitaxy), MBE (molecular beam vapor phase epitaxy).

窒化物半導体層に用いるｎ型不純物としては、Ｓｉ、Ｇｅ、Ｓｎ、Ｓ、Ｏ、Ｔｉ、Ｚｒ等のＩＶ族又はＶＩ族元素を用いることができ、好ましくはＳｉ、Ｇｅ、Ｓｎである。また、ｐ型不純物としては、特に限定されないが、Ｂｅ、Ｚｎ、Ｍｎ、Ｃｒ、Ｍｇ、Ｃａなどが挙げられ、好ましくはＭｇである。これにより、各導電型の窒化物半導体層を形成し、後述する各導電型層を構成させることができる。 As the n-type impurity used in the nitride semiconductor layer, a group IV or group VI element such as Si, Ge, Sn, S, O, Ti, or Zr can be used, and Si, Ge, or Sn is preferable. Further, the p-type impurity is not particularly limited, and examples thereof include Be, Zn, Mn, Cr, Mg, and Ca, and Mg is preferable. Thereby, each conductivity type nitride semiconductor layer can be formed, and each conductivity type layer mentioned below can be constituted.

例えば、バッファ層及び／又は下地層の上には第１の半導体層が多層構造で形成されている。
第１のｎ側半導体層は、Ａｌ_dＧａ_1-dＮ（０≦ｄ≦０．５）により形成することができる。この第１のｎ側半導体層にはｎ型不純物がドープされている。この層のｎ型不純物の含有量は、５×１０¹⁷／ｃｍ³〜５×１０¹⁸／ｃｍ³であることが好ましい。第１のｎ側半導体層の膜厚は、０．５〜１０μｍ、好ましくは２〜５μｍである。この第１のｎ側半導体層はｎ型コンタクト層やｎ型クラッド層として機能させることができる。第１のｎ側半導体層をｎ型コンタクト層として機能させる場合には後工程において、この第１のｎ側半導体層にｎ電極が形成される。なお、第１のｎ側半導体層は、省略可能である。 For example, the first semiconductor layer is formed in a multilayer structure on the buffer layer and / or the base layer.
The first n-side semiconductor layer can be formed of Al _d Ga _1-d N (0 ≦ d ≦ 0.5). The first n-side semiconductor layer is doped with n-type impurities. The n-type impurity content of this layer is preferably 5 × 10 ¹⁷ / cm ^{3 to} 5 × 10 ¹⁸ / cm ³ . The film thickness of the first n-side semiconductor layer is 0.5 to 10 μm, preferably 2 to 5 μm. The first n-side semiconductor layer can function as an n-type contact layer or an n-type cladding layer. In the case where the first n-side semiconductor layer functions as an n-type contact layer, an n-electrode is formed on the first n-side semiconductor layer in a later step. Note that the first n-side semiconductor layer can be omitted.

第１のｎ側半導体層上には第２のｎ側半導体層が形成されている。この第２のｎ側半導体層は、ＳｉドープのＩｎ_gＧａ_1-gＮ（０．０２≦ｇ≦０．２０）、好ましくはｇが０．０８〜０．１２のＩｎ_gＧａ_1-gＮである。この第２のｎ側半導体層は、窒化物半導体素子内でクラックの発生を有効に防止することができる。Ｓｉのドープ量としては、５×１０¹⁷／ｃｍ³〜５×１０¹⁹／ｃｍ³である。第２のｎ側半導体層の膜厚としては、結晶性を損なわない程度の厚みであり、例えば、０．１０〜０．２０μｍである。なお、第２のｎ側半導体層は、省略可能である。 A second n-side semiconductor layer is formed on the first n-side semiconductor layer. This second n-side semiconductor layer is made of Si-doped In _g Ga _1-g N (0.02 ≦ g ≦ 0.20), preferably In _g Ga _{1-g with} g of 0.08 to 0.12. N. This second n-side semiconductor layer can effectively prevent the occurrence of cracks in the nitride semiconductor element. The doping amount of Si is 5 × 10 ¹⁷ / cm ^{3 to} 5 × 10 ¹⁹ / cm ³ . The film thickness of the second n-side semiconductor layer is a thickness that does not impair the crystallinity, and is, for example, 0.10 to 0.20 μm. Note that the second n-side semiconductor layer can be omitted.

第２のｎ側半導体層上には第３のｎ側半導体層が形成されている。第３のｎ側半導体層は、単一層で形成してもよく、また超格子層で形成してもよい。第３のｎ側半導体層を超格子層として形成するには、第１層としてＡｌ_aＧａ_1-aＮ（０≦ａ≦０．１０）、第２層としてＡｌ_bＧａ_1-bＮ（０．０１≦ｂ≦０．１４）からなる層を交互に形成することが好ましい。第１層及び第２層は、単一層の膜厚が１００オングストローム以下の層を積層することにより構成することができる。このような超格子層とすることにより、Ａｌを含有しているにもかかわらず、クラックの発生を防止でき結晶性を良好にすることができる。なお、第３のｎ側半導体層の総膜厚としては、０．４５〜３．０μｍであることが好ましい。また、平均組成がＡｌ_eＧａ_1-eＮ（０．０１≦ｅ≦０．１４）として形成されることが好ましい。Ａｌの平均組成がこの範囲であると、クラックを抑制でき、かつ充分にレーザ導波路との屈折率の差を得ることができる。ｎ型不純物の含有量は、１×１０¹⁷／ｃｍ³〜５×１０¹⁸／ｃｍ³であることが好ましい。ｎ型不純物がこの範囲で含有されていると抵抗率を低くでき、かつ結晶性を損なわない。第３のｎ側半導体層はｎ側クラッド層として機能させることができる。 A third n-side semiconductor layer is formed on the second n-side semiconductor layer. The third n-side semiconductor layer may be formed of a single layer or a superlattice layer. To form the third n-side semiconductor layer as a superlattice layer, Al _a Ga _1-a N (0 ≦ a ≦ 0.10) is used as the first layer, and Al _b Ga _1-b N ( It is preferable to alternately form layers of 0.01 ≦ b ≦ 0.14). The first layer and the second layer can be formed by stacking layers having a single layer thickness of 100 angstroms or less. By using such a superlattice layer, the occurrence of cracks can be prevented and the crystallinity can be improved despite containing Al. The total film thickness of the third n-side semiconductor layer is preferably 0.45 to 3.0 μm. The average composition is preferably formed as Al _e Ga _1-e N (0.01 ≦ e ≦ 0.14). When the average composition of Al is within this range, cracks can be suppressed and a sufficient difference in refractive index from the laser waveguide can be obtained. The content of the n-type impurity is preferably 1 × 10 ¹⁷ / cm ^{3 to} 5 × 10 ¹⁸ / cm ³ . When the n-type impurity is contained in this range, the resistivity can be lowered and the crystallinity is not impaired. The third n-side semiconductor layer can function as an n-side cladding layer.

第３のｎ側半導体層上には第４のｎ側半導体層が形成されている。第４のｎ側半導体層としては、Ａｌ_cＧａ_1-cＮ（０≦ｃ≦０．０７５）が挙げられる。第４のｎ側半導体層の膜厚は、０．０５〜０．２５μｍ、好ましくは０．１４〜０．１６μｍが挙げられる。この膜厚で成長させるとクラックが発生せずに、閾値（Ｉ_th）を低下させることができる。第４のｎ側半導体層は光ガイド層として機能させることができる。なお、第４のｎ側半導体層は、省略可能である。 A fourth n-side semiconductor layer is formed on the third n-side semiconductor layer. Examples of the fourth n-side semiconductor layer include Al _c Ga _1-c N (0 ≦ c ≦ 0.075). The film thickness of the fourth n-side semiconductor layer is 0.05 to 0.25 μm, preferably 0.14 to 0.16 μm. When the film is grown at this film thickness, the threshold value (I _th ) can be lowered without generating cracks. The fourth n-side semiconductor layer can function as a light guide layer. Note that the fourth n-side semiconductor layer can be omitted.

第４のｎ側半導体層上には活性層が形成されている。活性層としては、井戸層と障壁層とにより構成され、井戸層は、Ａｌ_xＩｎ_yＧａ_1-x-yＮ（０≦ｘ≦０．０５、０．００５≦ｙ≦０．２５、ｘ＋ｙ＜１）からなることが好ましい。障壁層はＡｌ_uＩｎ_vＧａ_1-u―_vＮ（０≦ｕ≦０．２、０≦ｖ≦０．１５）からなることが好ましい。例えば、井戸層を挟むように障壁層が積層されるものであり、障壁層及び井戸層は１層に限定されるものではなく２以上の多層であってもよい。具体的には、障壁層と井戸層とを繰り返し積層した、多重量子井戸構造の活性層としてもよい。井戸層及び障壁層の膜厚としては、それぞれ、５０〜１５０オングストロームが好ましい。第１の障壁層の膜厚は３０〜２５０オングストローム、第２の障壁層の膜厚は３０〜２５０オングストロームが好ましい。活性層をこの範囲の膜厚で形成すれば、活性層付近でのクラックの発生を抑制することができる。 An active layer is formed on the fourth n-side semiconductor layer. The active layer includes a well layer and a barrier layer, and the well layer includes Al _x In _y Ga _{1 -xy} N (0 ≦ x ≦ 0.05, 0.005 ≦ y ≦ 0.25, x + y <1 ). The barrier layer _{_{_{Al u In v Ga 1-u}}} - is preferably made of a _{v N (0 ≦ u ≦ 0.2,0} ≦ v ≦ 0.15). For example, the barrier layers are stacked so as to sandwich the well layer, and the barrier layer and the well layer are not limited to one layer and may be two or more multilayers. Specifically, an active layer having a multiple quantum well structure in which a barrier layer and a well layer are repeatedly stacked may be used. The film thicknesses of the well layer and the barrier layer are each preferably 50 to 150 Å. The film thickness of the first barrier layer is preferably 30 to 250 angstroms, and the film thickness of the second barrier layer is preferably 30 to 250 angstroms. If the active layer is formed with a film thickness in this range, the occurrence of cracks in the vicinity of the active layer can be suppressed.

井戸層及び障壁層のいずれか一方または両方に不純物を含有させてもよい。
活性層上には第２の半導体層が多層構造で形成されている。
第１のｐ側半導体層は、キャリア閉じ込め層、電子閉じ込め層、光閉じ込め層等として形成することができる。 One or both of the well layer and the barrier layer may contain impurities.
A second semiconductor layer is formed in a multilayer structure on the active layer.
The first p-side semiconductor layer can be formed as a carrier confinement layer, an electron confinement layer, an optical confinement layer, or the like.

第１のｐ側半導体層は、活性層よりもバンドギャップエネルギーが大きいＡｌを含む窒化物半導体層であることが好ましい。キャリア閉込め層は、単一膜で形成してよく、組成が異なる多層膜で形成してもよい。ｐ型キャリア閉込め層としては、ＭｇドープのＡｌ_dＧａ_1-dＮ（０＜ｄ≦１）からなる少なくとも１層以上を成長させてなるものが挙げられる。好ましくはｄが０．１〜０．５、さらに好ましくはｄが０．１５〜０．３５の範囲である。ｐ型キャリア閉込め層の膜厚は、１０〜２００オングストロームが好ましい。膜厚が上記範囲であると、活性層内の電子を良好に閉込めることができ、クラックの発生も抑制できる。またバルク抵抗も低く抑えることができる。 The first p-side semiconductor layer is preferably a nitride semiconductor layer containing Al having a larger band gap energy than the active layer. The carrier confinement layer may be formed of a single film or a multilayer film having a different composition. Examples of the p-type carrier confinement layer include those obtained by growing at least one layer of Mg-doped Al _d Ga _1-d N (0 <d ≦ 1). Preferably d is in the range of 0.1 to 0.5, and more preferably d is in the range of 0.15 to 0.35. The thickness of the p-type carrier confinement layer is preferably 10 to 200 angstroms. When the film thickness is in the above range, electrons in the active layer can be confined well, and the occurrence of cracks can also be suppressed. Also, the bulk resistance can be kept low.

ｐ型電子閉込め層は、キャリアを活性層又は井戸層内に閉込めるもので、レーザ素子、高出力の発光素子などにおいて、素子駆動などによる温度上昇、電流密度増大によって、キャリアが活性層をオーバーフローすることを防ぐことが可能となり、活性層内にキャリアが効率的に注入される構造とすることができる。 The p-type electron confinement layer is a layer in which carriers are confined in an active layer or a well layer. In a laser element, a high-power light-emitting element, etc., the carrier is blocked by the active layer due to a temperature rise and current density increase due to element driving. It is possible to prevent overflow, and a structure in which carriers are efficiently injected into the active layer can be obtained.

ｐ型電子閉込め層は、通常、Ｍｇが含有されている。含有量は、１×１０¹⁹／ｃｍ³〜１×１０²¹／ｃｍ³である。含有量がこの範囲であると、バルク抵抗を低下させることに加えて、後述のアンドープで成長させるｐ型ガイド層へＭｇが良好に拡散され、薄膜層であるｐ型ガイド層にＭｇを１×１０¹⁶／ｃｍ³〜１×１０¹⁸／ｃｍ³の範囲で含有させることができる。ｐ型電子閉込め層は、低温、例えば９００〜１０００℃程度の活性層を成長させる温度と同様の温度で成長させると活性層の分解を防止することができ好ましい。 The p-type electron confinement layer usually contains Mg. Content is ^{^{1 × 10 19 / cm 3 ~1}} × 10 21 / cm 3. If the content is within this range, in addition to lowering the bulk resistance, Mg is well diffused into a p-type guide layer grown by undoped described later, and Mg is 1 × in the p-type guide layer which is a thin film layer. 10 ¹⁶ / cm ³ can be contained in a range of ~1 × 10 ¹⁸ / cm ^3. The p-type electron confinement layer is preferably grown at a low temperature, for example, a temperature similar to the temperature at which the active layer of about 900 to 1000 ° C. is grown, because it can prevent decomposition of the active layer.

また、ｐ型電子閉込め層は、単一膜により構成されていてもよいし、低温成長の層と、高温、例えば、活性層の成長温度より１００℃程度の温度で成長させる層との２層から構成されていてもよい。このように、２層で構成されていると、低温成長の層が活性層の分解を防止し、高温成長の層がバルク抵抗を低下させるので、全体的に良好となる。ｐ型電子閉込め層が２層から構成される場合の各層の膜厚は、特に限定されないが、低温成長層は１０〜５０オングストローム、高温成長層は５０〜１５０オングストロームが好ましい。なお、第１のｐ側半導体層は、省略可能である。 The p-type electron confinement layer may be composed of a single film, or a low-temperature growth layer and a high-temperature layer, for example, a layer grown at a temperature about 100 ° C. higher than the growth temperature of the active layer. It may be composed of layers. Thus, when it is composed of two layers, the low temperature growth layer prevents the active layer from being decomposed, and the high temperature growth layer reduces the bulk resistance. The thickness of each layer when the p-type electron confinement layer is composed of two layers is not particularly limited, but the low temperature growth layer is preferably 10 to 50 Å, and the high temperature growth layer is preferably 50 to 150 Å. Note that the first p-side semiconductor layer can be omitted.

第１のｐ側半導体層上には第２のｐ側半導体層が形成されている。第２のｐ側半導体層としては、Ａｌ_cＧａ_1-cＮ（０≦ｃ≦０．２）からなる窒化物半導体層が挙げられる。ｐ型ガイド層の膜厚は、０．０５〜０．２５μｍが好ましい。この範囲であると、しきい値を低くすることができる。また、第２のｐ側半導体層はアンドープ層として成長させるが、ｐ型電子閉込め層に含有されているＭｇが拡散して、１×１０¹⁶／ｃｍ³〜１×１０¹⁸／ｃｍ³の範囲でＭｇが含有されることがある。第２のｐ側半導体層は光ガイド層として機能させることができる。なお、第２のｐ側半導体層は、省略可能である。 A second p-side semiconductor layer is formed on the first p-side semiconductor layer. An example of the second p-side semiconductor layer is a nitride semiconductor layer made of Al _c Ga _1-c N (0 ≦ c ≦ 0.2). The film thickness of the p-type guide layer is preferably 0.05 to 0.25 μm. Within this range, the threshold can be lowered. In addition, the second p-side semiconductor layer is grown as an undoped layer, but Mg contained in the p-type electron confinement layer diffuses and is 1 × 10 ¹⁶ / cm ³ to 1 × 10 ¹⁸ / cm ³ . Mg may be contained in the range. The second p-side semiconductor layer can function as a light guide layer. Note that the second p-side semiconductor layer can be omitted.

第２のｐ側半導体層上には第３のｐ側半導体層が形成されている。第３のｐ側半導体層は、単一膜構造であってもよいが、互いに組成が異なる窒化物半導体層を積層した多層膜構造であることが好ましい。例えば、単一層構造の場合には、Ａｌ_aＧａ_1-aＮ（０≦ａ≦０．５）からなる層が挙げられる。その他には、第１層としてＡｌ_aＧａ_1-aＮ（０≦ａ≦０．１０）、第２層としてＡｌ_bＧａ_1-bＮ（０．０５≦ｂ≦０．１４）からなる超格子層が挙げられる。ｐ型不純物の含有量は、１×１０¹⁷／ｃｍ³〜１×１０²⁰／ｃｍ³であることが好ましい。ｐ型不純物がこの範囲で含有されていると結晶性を損なわない程度の含有量で、かつバルク抵抗を低減させることができる。このような多層膜は、単一層の膜厚が１００オングストローム以下であることが好ましい。第３のｐ側半導体層が超格子構造で形成されることにより、クラックの発生を抑制することができる。第３のｐ側半導体層の総膜厚は、０．４〜０．５５μｍであり、この範囲であると順方向電圧（Ｖｆ）を低減させることができる。また、第３のｐ側半導体層の全体のＡｌの平均組成は、０．０１〜０．１４である。この範囲の値であると、クラックの発生を抑制し、かつレーザ導波路との屈折率差を十分に得ることができる。この第３のｐ側半導体層は、活性層よりもバンドギャップが大きく、通常、ｐ側クラッド層として機能させるものであるが、同時にｐ側コンタクト層として機能させてもよい。これによって、後に形成する第４のｐ側半導体層を省略することができる。 A third p-side semiconductor layer is formed on the second p-side semiconductor layer. The third p-side semiconductor layer may have a single film structure, but preferably has a multilayer structure in which nitride semiconductor layers having different compositions are stacked. For example, in the case of a single layer structure, a layer made of Al _a Ga _1-a N (0 ≦ a ≦ 0.5) can be mentioned. In addition, the first layer is made of Al _a Ga _1-a N (0 ≦ a ≦ 0.10), and the second layer is made of Al _b Ga _1-b N (0.05 ≦ b ≦ 0.14). A lattice layer is mentioned. The content of the p-type impurity is preferably 1 × 10 ¹⁷ / cm ³ to 1 × 10 ²⁰ / cm ³ . When the p-type impurity is contained within this range, the bulk resistance can be reduced with a content that does not impair the crystallinity. Such a multilayer film preferably has a single layer thickness of 100 angstroms or less. By forming the third p-side semiconductor layer with a superlattice structure, generation of cracks can be suppressed. The total thickness of the third p-side semiconductor layer is 0.4 to 0.55 μm, and the forward voltage (Vf) can be reduced within this range. Moreover, the average composition of Al of the whole third p-side semiconductor layer is 0.01 to 0.14. When the value is within this range, the occurrence of cracks can be suppressed and a sufficient difference in refractive index from the laser waveguide can be obtained. This third p-side semiconductor layer has a band gap larger than that of the active layer and normally functions as a p-side cladding layer, but may also function as a p-side contact layer at the same time. Thereby, a fourth p-side semiconductor layer to be formed later can be omitted.

第３のｐ側半導体層上には第４のｐ側半導体層が形成されている。第４のｐ側半導体層は、Ｍｇが含有されたＧａＮからなる窒化物半導体層を成長させてなるものが好ましい。膜厚は１０〜２００オングストローム程度が適当である。Ｍｇの含有量は１×１０¹⁹／ｃｍ³〜１×１０²²／ｃｍ³である。このよう膜厚とＭｇの含有量を調整することにより、ｐ型コンタクト層のキャリア濃度を上昇させ、後述するｐ電極とのオーミックコンタクトが良好となる。なお、上述したように第４のｐ側半導体層は省略することができる。 A fourth p-side semiconductor layer is formed on the third p-side semiconductor layer. The fourth p-side semiconductor layer is preferably formed by growing a nitride semiconductor layer made of GaN containing Mg. A film thickness of about 10 to 200 angstroms is appropriate. The Mg content is 1 × 10 ¹⁹ / cm ³ to 1 × 10 ²² / cm ³ . By adjusting the film thickness and the Mg content in this way, the carrier concentration of the p-type contact layer is increased and the ohmic contact with the p-electrode described later is improved. As described above, the fourth p-side semiconductor layer can be omitted.

（凹凸）
本発明における第１半導体層１２内には、凹凸２２が周期的に設けられており、回折格子として機能させることができる。本明細書においては、半導体層内の凹凸を回折格子と呼ぶことがある。 (Unevenness)
In the first semiconductor layer 12 of the present invention, irregularities 22 are provided periodically, and can function as a diffraction grating. In this specification, the unevenness in the semiconductor layer may be referred to as a diffraction grating.

回折格子の大きさは特に限定されず、得ようとするレーザ光の波長、用いる窒化物半導体層の組成等により適宜調整することができる。凹凸の周期（ピッチ）Ｐは、発振させたい波長と実効屈折率によって決定され、λ（波長）／２ｎ（半導体の屈折率）によって求めることができる。例えば、発振波長が４００ｎｍである窒化物半導体レーザ素子を形成する場合は、凹凸の周期を４００ｎｍ（波長）／[２×２．５（半導体の屈折率）]＝８０ｎｍで形成する。 The size of the diffraction grating is not particularly limited, and can be appropriately adjusted depending on the wavelength of the laser beam to be obtained, the composition of the nitride semiconductor layer to be used, and the like. The period (pitch) P of the unevenness is determined by the wavelength to be oscillated and the effective refractive index, and can be obtained by λ (wavelength) / 2n (refractive index of the semiconductor). For example, when a nitride semiconductor laser element having an oscillation wavelength of 400 nm is formed, the period of unevenness is 400 nm (wavelength) / [2 × 2.5 (semiconductor refractive index)] = 80 nm.

凹凸は、例えば、第３のｎ側半導体層（ｎ側クラッド層）に凹凸が形成され、第４のｎ側半導体層でこの凹凸を埋め込んで平坦化させることができる。あるいは、第３のｎ側半導体層（ｎ側クラッド層）の下層部分に凹凸を形成し、さらに第３のｎ側半導体層の上層で凹凸を埋め込んで平坦化させてもよい。ただし、この場合には、凹凸を形成する半導体層と凹凸を平坦化する半導体層との間において、組成又は積層構造が異なり、屈折率差を確保することができるように調整することを要する。 For example, the unevenness is formed in the third n-side semiconductor layer (n-side cladding layer), and can be flattened by embedding the unevenness in the fourth n-side semiconductor layer. Alternatively, unevenness may be formed in the lower layer portion of the third n-side semiconductor layer (n-side cladding layer), and further, the unevenness may be buried in the upper layer of the third n-side semiconductor layer to be planarized. However, in this case, the composition or the laminated structure is different between the semiconductor layer for forming the unevenness and the semiconductor layer for flattening the unevenness, and it is necessary to adjust the refractive index difference.

また、本発明においては、凹凸を構成する凸部上面から活性層までの距離（図２中、Ｄ参照）は、凹凸高さの３倍以下であることが好ましい。別の観点から、凸部上面から活性層までの距離Ｄは、凹凸のピッチ幅の３倍以下であることが好ましい。このような範囲の距離とすることにより、単一モードの発振を実現することができる。また、この距離Ｄは、凹凸高さの０．５倍以上であることが好ましい。これにより、凹凸の上に形成される半導体層の表面を平坦化することができる。さらに、別の観点から、凹凸は、活性層に近接して形成されていることが好ましく、例えば、凹凸における最も活性層に近い距離（図２中、Ｄ参照）が、３００ｎｍ程度以下、１００ｎｍ程度以下、５０ｎｍ程度以下、あるいは、凹凸の高さ程度以下に配置されるように形成されていることが好ましい。 Moreover, in this invention, it is preferable that the distance (refer D in FIG. 2) from the upper surface of the convex part which comprises an unevenness | corrugation is 3 times or less of uneven | corrugated height. From another viewpoint, the distance D from the upper surface of the convex portion to the active layer is preferably not more than three times the pitch width of the concave and convex portions. By setting the distance in such a range, single mode oscillation can be realized. Moreover, it is preferable that this distance D is 0.5 times or more of uneven | corrugated height. Thereby, the surface of the semiconductor layer formed on the unevenness can be planarized. Furthermore, from another viewpoint, the unevenness is preferably formed close to the active layer. For example, the distance of the unevenness closest to the active layer (see D in FIG. 2) is about 300 nm or less and about 100 nm. In the following, it is preferably formed so as to be arranged at about 50 nm or less, or at the height of unevenness or less.

凹凸の形状は特に限定されることなく、例えば、鋸歯状、正弦波状、矩形状、台形状、逆台形状等とすることができるが、矩形状、台形状、逆台形状等とすることが好ましい。つまり、回折格子を構成する凸部の側面が、基板の法線方向と一致する形状、基板の法線方向に対してα＝３０°（台形状、図４（ａ）参照、またはこれに近い、側面が膨張した形状）〜β＝−３０°（逆台形状、図４（ｂ）参照、またはこれに近い、側面が窪んだ形状）の範囲の傾斜を有する形状であることが好ましい。この範囲で凸部の側面を形成すれば、凹凸を埋める半導体層を厚膜にすることなく、その表面を平坦化させることが可能となる。さらに、α＝２０°〜β＝−３０°、α＝１０°〜β＝−３０°、α＝５°〜β＝−３０°、α＝３０°〜β＝−２０°、α＝３０°〜β＝−１０°、α＝３０°〜β＝−５、α＝２０°〜β＝−２０°、α＝１０°〜β＝−１０°がより好ましい。 The shape of the unevenness is not particularly limited, and can be, for example, a sawtooth shape, a sine wave shape, a rectangular shape, a trapezoidal shape, an inverted trapezoidal shape, etc., but may be a rectangular shape, a trapezoidal shape, an inverted trapezoidal shape, or the like. preferable. That is, the side surface of the convex portion constituting the diffraction grating has a shape that matches the normal direction of the substrate, α = 30 ° with respect to the normal direction of the substrate (trapezoid, see FIG. 4A), or close to this. The shape having an inclination in the range of the shape in which the side surface is expanded) to β = −30 ° (inverted trapezoidal shape, see FIG. 4B or a shape in which the side surface is recessed). If the side surface of the convex portion is formed within this range, the surface of the semiconductor layer that fills the concave and convex portions can be flattened without increasing the thickness. Further, α = 20 ° to β = −30 °, α = 10 ° to β = −30 °, α = 5 ° to β = −30 °, α = 30 ° to β = −20 °, α = 30 °. It is more preferable that β = −10 °, α = 30 ° to β = −5, α = 20 ° to β = −20 °, and α = 10 ° to β = −10 °.

凹凸幅のピッチ（凹凸の１周期）は、例えば、４０〜１４０ｎｍ程度の範囲であることが好ましい。なお、凸部の幅Ｂと凹部の幅Ａ（図２参照）は、それぞれ同じであることが好ましいが、異なっていてもよい。この場合、どちらか一方の幅が他方の幅の１／２〜２の範囲であることが好ましい。また、別の観点から、凸部の幅及び凹部の幅は、それぞれ、後述する凸部の高さの１／１５〜８程度の範囲内であることが好ましい。 The pitch of the concavo-convex width (one cycle of the concavo-convex) is preferably in the range of about 40 to 140 nm, for example. In addition, although it is preferable that the width B of a convex part and the width A (refer FIG. 2) of a recessed part are respectively the same, you may differ. In this case, it is preferable that one of the widths is in a range of 1/2 to 2 of the other width. From another viewpoint, it is preferable that the width of the convex portion and the width of the concave portion are within a range of about 1/15 to 8 of the height of the convex portion described later.

回折格子の深さ（凹凸高さＨ、図２参照）は、３００ｎｍ程度以下、好ましくは５０〜１５０ｎｍ程度が挙げられる。
このような大きさ及び深さにすることにより、精度よく凹凸を形成しながら、凹凸を埋め込んだ第１半導体層表面を平坦化することができ、ひいては、その上に形成される活性層の特性を確保又は向上させることができる。 The depth of the diffraction grating (uneven height H, see FIG. 2) is about 300 nm or less, preferably about 50 to 150 nm.
By making such a size and depth, it is possible to flatten the surface of the first semiconductor layer in which the unevenness is embedded while forming the unevenness with high accuracy, and as a result, the characteristics of the active layer formed thereon Can be secured or improved.

さらに、回折格子を構成する凹部底側面は、図５（ａ）、（ｂ）及び図６に示すように、回折格子を構成する凹凸高さＨの１／２〜１／１０の範囲の長さ（底面からの長さ）Ｇにおいて、凸部の側面から凹部底面に連続する傾斜（傾斜角度＝γ）を有していることが好ましい。この傾斜面は、凸部の両側面に形成されていてもよいが、一部の凸部の両側面において又は一部の凸部の片側面において、欠いていてもよい（図５（ｂ）参照）。また、凹部の側面が、図４(ａ)又は（ｂ）に示すように傾斜している場合には、図６に示すように、その傾斜と区別できる傾斜角度γで傾斜していることが好ましい。なお、傾斜面は、全てが同じ傾斜及び高さで形成されておらず、一部側面又は全部の側面において、傾斜角度及び／又は高さが異なっていてもよい。具体的に、傾斜している長さＧは、例えば、５〜１５０ｎｍ程度が挙げられる。また、この傾斜角度γは、例えば、基板の法線方向に対して又は凹部側面に対して、２０°〜７０°の範囲であることが好ましい。このように回折格子の凹部の底部付近の側面が傾斜している場合には、回折格子上への半導体層の再成長時において、凹部内に空洞を形成することなく、凹部を完全に埋め込むことができる。その結果、回折格子の上に形成される凹凸を平坦化させる半導体層の表面を容易に平坦にすることができるとともに、レーザ素子における電圧の上昇、回折格子の乱れ等を防止することができる。 Further, as shown in FIGS. 5A, 5B, and 6, the concave bottom surface that constitutes the diffraction grating has a length in the range of 1/2 to 1/10 of the uneven height H that constitutes the diffraction grating. The length (length from the bottom surface) G preferably has an inclination (inclination angle = γ) continuous from the side surface of the convex portion to the bottom surface of the concave portion. The inclined surface may be formed on both side surfaces of the convex portion, but may be absent on both side surfaces of the partial convex portion or on one side surface of the partial convex portion (FIG. 5B). reference). Further, when the side surface of the recess is inclined as shown in FIG. 4 (a) or (b), it may be inclined at an inclination angle γ that can be distinguished from the inclination as shown in FIG. preferable. Note that all the inclined surfaces are not formed with the same inclination and height, and the inclination angle and / or height may be different on some or all side surfaces. Specifically, the inclined length G is, for example, about 5 to 150 nm. Moreover, it is preferable that this inclination-angle (gamma) is the range of 20 degrees-70 degrees with respect to the normal line direction of a board | substrate, or a recessed part side surface, for example. When the side surface near the bottom of the concave portion of the diffraction grating is inclined as described above, the concave portion is completely embedded without forming a cavity in the concave portion when the semiconductor layer is regrown on the diffraction grating. Can do. As a result, the surface of the semiconductor layer for flattening the irregularities formed on the diffraction grating can be easily flattened, and a rise in voltage in the laser element, disturbance of the diffraction grating, and the like can be prevented.

また、回折格子を構成する凹凸は、図５（ｃ）に示すように、凸部の上面（例えば、基板表面にほぼ水平な面）を有し、その上面と側面との間に、さらに傾斜面（傾斜角度δ）を有していてもよい。この傾斜角度は特に限定されないが、例えば、２０°〜７０°程度が適当である。また、その深さ（Ｇｘ）は特に限定されないが、例えば、１〜３０ｎｍ程度が挙げられる。 Further, as shown in FIG. 5C, the unevenness constituting the diffraction grating has an upper surface of the convex portion (for example, a surface substantially horizontal to the substrate surface), and is further inclined between the upper surface and the side surface. It may have a surface (inclination angle δ). The inclination angle is not particularly limited, but for example, about 20 ° to 70 ° is appropriate. Moreover, although the depth (Gx) is not specifically limited, For example, about 1-30 nm is mentioned.

第１半導体層内に凹凸を形成する方法としては、特に限定されるものではなく、例えば、図７（ａ）〜（ｄ）に示すように、凹凸を形成しようとする層（例えば、クラッド層１２ａ）を形成した後、二重レジスト法、密着マスク露光法、電子線描画法、位相シフト法等の当該分野で公知の方法を利用して、フォトリソグラフィ工程及びエッチング工程によって、マスクパターン２０を形成し、そのマスクパターン２０をマスクとしてエッチングして回折格子２２を形成し、その後、マスクパターン２０を除去し、回折格子２２の凹凸を、凹凸を平坦化する層（例えば、クラッド層１２ａ、光ガイド層１２ｂ）により埋め込むことにより形成することができる。 The method for forming irregularities in the first semiconductor layer is not particularly limited. For example, as shown in FIGS. 7A to 7D, a layer (for example, a clad layer) on which irregularities are to be formed. 12a), the mask pattern 20 is formed by a photolithography process and an etching process using methods known in the art such as a double resist method, a contact mask exposure method, an electron beam drawing method, and a phase shift method. Then, the diffraction grating 22 is formed by etching using the mask pattern 20 as a mask. After that, the mask pattern 20 is removed, and the unevenness of the diffraction grating 22 is changed into a layer for flattening the unevenness (for example, the cladding layer 12a, the light It can be formed by embedding with a guide layer 12b).

この際のマスクパターンは、種々のレジスト、Ａｌ₂Ｏ₃、ＺｒＯ₂、ＳｉＯ₂、ＴｉＯ₂、Ｔａ₂Ｏ₅、ＡｌＮ、ＳｉＮ等の酸化膜や窒化膜、ニッケル、クロム等の金属膜の単一膜又は多層膜を用いて形成することができる。これらの膜厚は、例えば、１０〜５００ｎｍ程度で形成することが好ましい。これにより、回折格子の凸部の高さを所望の高さに形成することが可能となる。 Mask pattern in this case, various _{_{_{resist, Al 2 O 3, ZrO 2}}} , SiO 2, TiO 2, Ta 2 O 5, AlN, oxide film or a nitride film such as SiN, nickel, single metal film such as chromium It can be formed using a single film or a multilayer film. These film thicknesses are preferably formed to be, for example, about 10 to 500 nm. Thereby, the height of the convex part of the diffraction grating can be formed to a desired height.

特に、マスクパターンとして、低屈折率の部材、例えば、ＳｉＯ₂、ＴｉＯ₂、ＺｒＯ₂、Ａｌ₂Ｏ₃、ＳｉＮ、ＡｌＮ等を用いてパターニングする場合、図７（ｅ）に示したように、マスクパターン２０を除去しないまま、凹凸を平坦化させる層（例えば、クラッド層１２ａ、光ガイド層１２ｂ）を成長させてもよい。これにより、凸部上面に、窒化物半導体よりも低屈折率の部材が配置されることになるが、この低屈折率の部材により、回折格子の効果をより向上させることができる。 In particular, when patterning using a low refractive index member such as SiO ₂ , TiO ₂ , ZrO ₂ , Al ₂ O ₃ , SiN, AlN or the like as a mask pattern, as shown in FIG. A layer (for example, the cladding layer 12a and the light guide layer 12b) for flattening the unevenness may be grown without removing the mask pattern 20. As a result, a member having a lower refractive index than the nitride semiconductor is disposed on the upper surface of the convex portion, but the effect of the diffraction grating can be further improved by the member having a lower refractive index.

また、マスクパターンを用いて半導体層をエッチングして凹凸を形成する場合のエッチングは、適当なエッチャントを用いたウェットエッチング又はドライエッチングのいずれでもよい。例えば、ドライエッチングを利用する場合には、０．０５〜１０Ｐａの範囲内の圧力（一定圧力又は適宜変更した圧力）でエッチングすることが好ましい。これにより、所望の深さのエッチングを効率的に行うことができる。 Etching in the case of forming irregularities by etching the semiconductor layer using a mask pattern may be either wet etching or dry etching using an appropriate etchant. For example, when dry etching is used, it is preferable to perform etching at a pressure within a range of 0.05 to 10 Pa (a constant pressure or a pressure changed as appropriate). Thereby, the etching of desired depth can be performed efficiently.

さらに、回折格子を形成した後、Ａｌ組成が異なる２種類以上の半導体層を、圧力、温度、原料ガスの種類及び流量等の条件を適宜調整しながら超格子構造として積層するしてもよい。さらに、超格子構造の各層を形成する際に、５秒間程度の待機時間を設けて成膜してもよいし、窒素原子を含む原料ガス流量／III族元素を含む原料ガス流量の比を２０００程度以上に設定して半導体層を形成してもよいし、超格子構造の各層を形成する際に圧力を常圧にして成膜してもよいし、これらを組み合わせて用いてもよい。 Furthermore, after forming the diffraction grating, two or more types of semiconductor layers having different Al compositions may be stacked as a superlattice structure while appropriately adjusting conditions such as pressure, temperature, source gas type, and flow rate. Furthermore, when forming each layer of the superlattice structure, the film may be formed with a waiting time of about 5 seconds, or the ratio of the source gas flow rate containing nitrogen atoms to the source gas flow rate containing group III elements is 2000. The semiconductor layer may be formed by setting it to about or more, or when forming each layer of the superlattice structure, the semiconductor layer may be formed at a normal pressure, or a combination thereof may be used.

特に、凹部の底側面付近の側面を傾斜させる方法としては、回折格子を形成しようとする層に、上述したような単一膜又は多層膜のマスクを形成し、このマスクを用いて、例えば、０．０５〜１０Ｐａの範囲で、エッチング圧力を変更してドライエッチングする方法、エッチャントの種類又は組成を変更してウェットエッチング又はドライエッチングする方法等が有利である。また、回折格子を形成するためのマスク材料として、レジストとの選択性が低い材料を下層に、レジストとの選択性が高い材料を上層に用いた２層以上の構造のマスク材料を用い、このようなマスク材料に、レジストからの回折格子対応パターンを転写し、この２層以上の構造のマスクを用いて、回折格子をエッチング形成する方法等が有効である。 In particular, as a method of inclining the side surface near the bottom side surface of the concave portion, a mask of a single film or a multilayer film as described above is formed on the layer on which the diffraction grating is to be formed, and this mask is used, for example, In the range of 0.05 to 10 Pa, a method of dry etching by changing the etching pressure, a method of wet etching or dry etching by changing the kind or composition of the etchant, and the like are advantageous. Further, as a mask material for forming a diffraction grating, a mask material having a structure of two or more layers using a material having low selectivity with a resist as a lower layer and a material having high selectivity with a resist as an upper layer is used. A method of transferring a diffraction grating corresponding pattern from a resist to such a mask material and etching the diffraction grating using a mask having a structure of two or more layers is effective.

（リッジ）
窒化物半導体層を形成した後、第２の半導体層の表面にリッジを形成する。
例えば、最上層の第４のｐ側半導体層（ｐ側コンタクト層）のほぼ全面にＣＶＤ装置により、Ｓｉ酸化物（主としてＳｉＯ₂）よりなる保護膜を０．５μｍの膜厚で形成し、その後、保護膜の上に所定の形状のマスクを形成し、ＲＩＥ装置等を利用し、ＣＨＦ₃ガスを用いたフォトリソグラフィ技術により、ストライプ状の保護膜を形成する。この保護膜をマスクとして用いて、例えば、ＳｉＣｌ₄ガスにより半導体層をエッチングすることにより、リッジを形成することができる。リッジは、通常、第４のｐ側半導体層からエッチングされ、活性層よりも上に形成することが好ましく、その形状は、ストライプ状であることが適当である。例えば、ｐ側コンタクト層からｐ側ガイド層の途中までエッチングしてなるストライプなどが挙げられる。本発明において、ｐ側半導体層に凹凸を設ける場合、凹凸よりも上にリッジを形成してもよいし、凹凸の途中においてエッチングを止めてリッジを形成してもよいし、凹凸よりも下までエッチングしてリッジを形成してもよい。凹凸よりも下までエッチングしてリッジを形成する場合は、リッジの下において凹凸を有する構造となる。リッジの幅は０．５〜１５μｍ、好ましくは１．０〜５．０μｍの範囲である。 (ridge)
After forming the nitride semiconductor layer, a ridge is formed on the surface of the second semiconductor layer.
For example, a protective film made of Si oxide (mainly SiO ₂ ) is formed with a film thickness of 0.5 μm on almost the entire surface of the uppermost fourth p-side semiconductor layer (p-side contact layer) by a CVD apparatus, and thereafter Then, a mask having a predetermined shape is formed on the protective film, and a stripe-shaped protective film is formed by a photolithography technique using CHF ₃ gas using an RIE apparatus or the like. Using this protective film as a mask, the ridge can be formed by etching the semiconductor layer with, for example, SiCl ₄ gas. The ridge is usually etched from the fourth p-side semiconductor layer and is preferably formed above the active layer, and the shape is suitably a stripe. For example, a stripe formed by etching from the p-side contact layer to the middle of the p-side guide layer can be used. In the present invention, when unevenness is provided in the p-side semiconductor layer, a ridge may be formed above the unevenness, etching may be stopped in the middle of the unevenness, or the ridge may be formed below the unevenness. The ridge may be formed by etching. In the case where the ridge is formed by etching below the unevenness, the structure has an unevenness under the ridge. The width of the ridge is in the range of 0.5 to 15 μm, preferably 1.0 to 5.0 μm.

リッジの両側には埋込膜１５が形成されている。この埋込膜は、絶縁性であり、低屈折率のものが好ましい。
なお、本発明の窒化物半導体レーザ素子においては、リッジが形成されていることは必ずしも必要ではなく、例えば、窒化物半導体層に電流狭窄層を形成した半導体レーザ素子であってもよい。 Buried films 15 are formed on both sides of the ridge. This buried film is preferably insulative and has a low refractive index.
In the nitride semiconductor laser element of the present invention, it is not always necessary to form a ridge. For example, a semiconductor laser element in which a current confinement layer is formed in a nitride semiconductor layer may be used.

（電極）
ｐ型コンタクト層上のリッジにｐ電極をスパッタにより形成する。ｐ電極１２０は、例えば、金属層の多層構造とすることが好ましく、具体的には、Ｎｉ／Ａｕが挙げられる。
また、ｎ型コンタクト層上面にもオーミックを取るｎ電極を形成する。ｎ電極はＴｉ／Ａｌからなり、リッジと平行で、かつ、同程度の長さのストライプ状に形成されている。ｎ電極は必ずしもｎ型コンタクト層の上面に形成する必要はなく、例えば、用いた基板が導電性を有し、オーミックコンタクト性を確保することができれば、基板の下面側（素子構造とは反対側）に形成してもよい。
なお、本発明の窒化物半導体レーザ素子は、通常、一対の共振器端面が形成されている。また、リッジ上、共振器面上等に、絶縁膜が形成されていてもよいし、各電極上にパッド電極等が形成されていてもよい。 (electrode)
A p-electrode is formed on the ridge on the p-type contact layer by sputtering. The p electrode 120 preferably has, for example, a multilayer structure of metal layers, and specifically includes Ni / Au.
In addition, an n-electrode that forms an ohmic contact is also formed on the upper surface of the n-type contact layer. The n-electrode is made of Ti / Al, and is formed in stripes parallel to the ridge and having the same length. The n-electrode is not necessarily formed on the upper surface of the n-type contact layer. For example, if the substrate used has conductivity and can ensure ohmic contact, the lower surface side of the substrate (the side opposite to the element structure) ).
The nitride semiconductor laser element of the present invention usually has a pair of resonator end faces. An insulating film may be formed on the ridge, the resonator surface, or the like, or a pad electrode or the like may be formed on each electrode.

以下に、本発明の窒化物半導体レーザ素子の実施例を図面に基づいて詳細に説明する。
実施例１
本発明の窒化物半導体レーザ素子は、例えば、図１（ａ）に示すように、基板１１と、第１半導体層１２（例えば、ｎ型）と、活性層１３と、第２半導体層１４（例えば、ｐ型）とを備えて構成される。さらに、このレーザ素子は、第１半導体層１２及び第２半導体層１４にそれぞれ電気的に接続された第１電極（図示せず）及び第２電極（図示せず）とを備え、第２半導体層１４上には第１の保護膜（埋込膜）１５、共振器端面には第２の保護膜１６（図１（ｂ）参照）が形成されている。第２の保護膜１６は、ミラーとして機能させる。 Hereinafter, embodiments of the nitride semiconductor laser device of the present invention will be described in detail with reference to the drawings.
Example 1
As shown in FIG. 1A, for example, the nitride semiconductor laser device of the present invention includes a substrate 11, a first semiconductor layer 12 (for example, n-type), an active layer 13, and a second semiconductor layer 14 ( For example, p-type). The laser device further includes a first electrode (not shown) and a second electrode (not shown) electrically connected to the first semiconductor layer 12 and the second semiconductor layer 14, respectively, and the second semiconductor. A first protective film (buried film) 15 is formed on the layer 14, and a second protective film 16 (see FIG. 1B) is formed on the resonator end face. The second protective film 16 functions as a mirror.

基板１１としては、サファイアからなる異種基板を用い、その上にバッファ層（図示せず）を介して、ラテラル成長を利用した下地層が形成されている。
第１半導体層１２、活性層１３及び第２半導体層１４の組成及び膜厚は、表１に示したとおりである。 As the substrate 11, a heterogeneous substrate made of sapphire is used, and an underlying layer using lateral growth is formed thereon via a buffer layer (not shown).
The compositions and film thicknesses of the first semiconductor layer 12, the active layer 13, and the second semiconductor layer 14 are as shown in Table 1.

また、この窒化物半導体レーザは、表２に示す構造を有する。
This nitride semiconductor laser has a structure shown in Table 2.

このレーザ素子は、図１（ｂ）に示すように、第１半導体層１２内のクラッド層に、回折格子２２が形成されている。回折格子２２の上面には、光ガイド層が形成されている。回折格子２２は、図１（ｂ）及び図２に示すように、ピッチＰが８０ｎｍ、凸部２４ａの幅Ａが４０ｎｍ、凹部２４ｂの幅Ｂが４０ｎｍ、凹凸の高さＨが１００ｎｍ、活性層１３からの距離Ｄが１２７ｎｍとなっている。 In this laser element, as shown in FIG. 1B, a diffraction grating 22 is formed in the cladding layer in the first semiconductor layer 12. A light guide layer is formed on the upper surface of the diffraction grating 22. As shown in FIGS. 1B and 2, the diffraction grating 22 has a pitch P of 80 nm, a width A of the convex portions 24 a of 40 nm, a width B of the concave portions 24 b of 40 nm, an uneven height H of 100 nm, and an active layer. The distance D from 13 is 127 nm.

このレーザ素子は、以下のように製造した。
まず、異種基板としてサファイア基板を用意する。
このサファイア基板を反応容器内にセットし、温度を５１０℃にして、キャリアガスに水素、原料ガスにアンモニアとＴＭＧ（トリメチルガリウム）とを用い、サファイア基板上にＧａＮよりなる低温成長のバッファ層を１５ｎｍの膜厚で成長させる。その上に、ＧａＮよりなる下地層を２５００ｎｍで成長させる。 This laser element was manufactured as follows.
First, a sapphire substrate is prepared as a heterogeneous substrate.
This sapphire substrate is set in a reaction vessel, the temperature is set to 510 ° C., hydrogen is used as a carrier gas, ammonia and TMG (trimethyl gallium) are used as a source gas, and a low-temperature growth buffer layer made of GaN is formed on the sapphire substrate. Growing with a film thickness of 15 nm. On top of this, a base layer made of GaN is grown at 2500 nm.

得られた下地層の上にＴＭＧ、ＴＭＡ、アンモニア、不純物ガスとしてシランガスを用い、１１００℃でＳｉドープしたＡｌ_0.02Ｇａ_0.98Ｎよりなるｎ型コンタクト層を３．５μｍの膜厚で成長させる。
次に、ＴＭＧ、ＴＭＩ（トリメチルインジウム）、アンモニアを用い、温度を９２０℃にしてＳｉを５×１０¹⁸／ｃｍ³ドープしたＩｎ_0.06Ｇａ_0.94Ｎよりなるクラック防止層を０．１５μｍの膜厚で成長させる。 An n-type contact layer made of Al _0.02 Ga _0.98 N doped with Si at 1100 ° C. is grown to a thickness of 3.5 μm on the obtained underlayer using TMG, TMA, ammonia, and silane gas as an impurity gas.
Next, a crack preventing layer made of In _0.06 Ga _0.94 N doped with Si at 5 × 10 ¹⁸ / cm ³ at a temperature of 920 ° C. using TMG, TMI (trimethylindium), and ammonia is formed to a thickness of 0.15 μm. Grow.

温度を１０００℃にして、原料ガスにＴＭＡ、ＴＭＧ及びアンモニアを用い、アンドープのＡｌ_0.08Ｇａ_0.92ＮよりなるＡ層を２５Åの膜厚で成長させ、続いて、不純物ガスとしてシランガスを用い、Ｓｉを５×１０¹⁸／ｃｍ³ドープしたＧａＮよりなるＢ層を２５Åの膜厚で成長させる。そして、Ａ層、Ｂ層を交互に積層する操作をそれぞれ２６０回繰り返してＡ層とＢ層とを積層し、総膜厚１．３μｍの多層膜（超格子構造）よりなるｎ型クラッド層を成長させる。このとき、クラッド層のＡｌの平均組成は０．０３６とする。 The temperature is set to 1000 ° C., TMA, TMG, and ammonia are used as source gases, and an A layer made of undoped Al _0.08 Ga _0.92 N is grown to a thickness of 25 mm, and then Si is used as an impurity gas using Si. A B layer made of GaN doped with 5 × 10 ¹⁸ / cm ³ is grown to a thickness of 25 mm. Then, the operation of alternately laminating the A layer and the B layer is repeated 260 times to laminate the A layer and the B layer, and an n-type clad layer made of a multilayer film (superlattice structure) having a total film thickness of 1.3 μm is formed. Grow. At this time, the average composition of Al in the cladding layer is 0.036.

この層の上に、ＳｉＯ₂膜（膜厚２００ｎｍ）を形成し、その上にレジスト層（膜厚２００ｎｍ）を形成する。電子線描画法を用い、レジスト層に、回折格子に対応するパターンを形成する。そのレジストパターンをマスクとして、ＳｉＯ₂膜にパターンを転写し、さらにこれらパターニングされたレジスト層及びＳｉＯ₂膜をマスクとして用いて、ＲＩＥ法により、例えば、圧力を０．０５〜１０ｐａの範囲内で適宜調整し、ｎ型クラッド層を１００ｎｍ掘り下げる（図７（ａ）及び（ｂ）参照）。 An SiO ₂ film (thickness 200 nm) is formed on this layer, and a resist layer (thickness 200 nm) is formed thereon. A pattern corresponding to the diffraction grating is formed on the resist layer using an electron beam drawing method. Using the resist pattern as a mask, the pattern is transferred to the SiO ₂ film, and further, using the patterned resist layer and the SiO ₂ film as a mask, by the RIE method, for example, within a pressure range of 0.05 to 10 pa. The n-type cladding layer is dug down by 100 nm as appropriate (see FIGS. 7A and 7B).

マスクパターンを除去した後（図７（ｃ）参照）、原料ガスの流量、圧力等の条件を調整しながら、クラッド層の上に、同様の温度で、原料ガスにＴＭＧ及びアンモニアを用い、ＧａＮからなる膜厚０．１７μｍのｎ型光ガイド層を成長させる（図７（ｄ）参照）。 After removing the mask pattern (see FIG. 7 (c)), while adjusting the conditions such as the flow rate and pressure of the source gas, and using TMG and ammonia as the source gas at the same temperature on the cladding layer, GaN An n-type light guide layer having a thickness of 0.17 μm is grown (see FIG. 7D).

これにより、回折格子上に、光ガイド層を平坦に成長させることができる。
次に、温度を９００℃にして、原料ガスにＴＭＩ（トリメチルインジウム）、ＴＭＧを用い、ＳｉドープのＩｎ_0.02Ｇａ_0.98Ｎよりなる第１の障壁層、その上に、アンドープのＩｎ_0.11Ｇａ_0.89Ｎよりなる井戸層、ＳｉドープのＩｎ_0.02Ｇａ_0.98Ｎよりなる障壁層を、２ペア積層し、その上に、アンドープのＩｎ_0.02Ｇａ_0.98Ｎよりなる第２の障壁層を積層し、活性層を形成する。第１の障壁層を１４０Å、第２の障壁層を１４０Å、井戸層７０Å／障壁層１４０Åとし、総膜厚約５６０Åの量子井戸構造を形成する。 Thereby, the light guide layer can be grown flat on the diffraction grating.
Next, the temperature is set to 900 ° C., TMI (trimethylindium) and TMG are used as the source gas, a first barrier layer made of Si-doped In _0.02 Ga _0.98 N, and then undoped In _0.11 Ga _0.89 N Two layers of a well layer made of Si and a barrier layer made of Si-doped In _0.02 Ga _0.98 N are laminated, and a second barrier layer made of undoped In _0.02 Ga _0.98 N is laminated thereon to form an active layer To do. The first barrier layer is 140 Å, the second barrier layer is 140 Å, the well layer 70 Å / barrier layer 140 、, and a quantum well structure with a total film thickness of about 560 形成 is formed.

活性層の上に、同様の温度で、原料ガスにＴＭＡ、ＴＭＧ及びアンモニアを用い、不純物ガスとしてＣｐ₂Ｍｇ（シクロペンタジエニルマグネシウム）を用い、Ｍｇを１×１０¹⁹／ｃｍ³ドープしたＡｌ_0.25Ｇａ_0.75Ｎよりなるｐ型第１キャップ層を３０Åの膜厚で成長させ、その上に、Ｍｇを１×１０¹⁹／ｃｍ³ドープしたＡｌ_0.25Ｇａ_0.75Ｎよりなるｐ型第２キャップ層を７０Åの膜厚で成長させる。 On the active layer, at the same temperature, TMA, TMG and ammonia are used as source gases, Cp ₂ Mg (cyclopentadienylmagnesium) is used as impurity gas, and Mg is doped at 1 × 10 ¹⁹ / cm ^3. _A p-type second cap layer made of Al _0.25 Ga _0.75 N doped with 1 × 10 ¹⁹ / cm ^{3 of} Mg is grown on a p-type first cap layer made of _0.25 Ga _0.75 N with a thickness of 30 mm. Growing with a film thickness of 70 mm.

温度を１０００℃にして、原料ガスにＴＭＧ及びアンモニアを用い、ＧａＮからなる膜厚０．１５μｍのｐ側光ガイド層を成長させる。このｐ型光ガイド層は、ノンドープ層であるが、ｐ型キャップ層、後述するｐ型クラッド層等の隣接層からのＭｇの拡散によりＭｇが含まれることもある。また、Ｍｇを意図的にドープしてもよい。 The temperature is set to 1000 ° C., TMG and ammonia are used as source gases, and a 0.15 μm-thick p-side light guide layer made of GaN is grown. This p-type light guide layer is a non-doped layer, but may contain Mg due to diffusion of Mg from adjacent layers such as a p-type cap layer and a p-type cladding layer described later. Further, Mg may be intentionally doped.

続いて、１０００℃でアンドープＡｌ_0.13Ｇａ_0.87ＮよりなるＡ層を２５Åの膜厚で成長させ、Ｃｐ₂Ｍｇを用いて、ＭｇドープＡｌ_0.09Ｇａ_0.91ＮよりなるＢ層を２５Åの膜厚で成長させ、Ａ層、Ｂ層を交互に積層する操作を７回繰り返して総膜厚３５ｎｍの超格子層を形成する。この超格子層はｐ型クラッド層の一部を構成する。 Subsequently, an A layer made of undoped Al _0.13 Ga _0.87 N is grown to a thickness of 25 mm at 1000 ° C., and a B layer made of Mg doped Al _0.09 Ga _0.91 N is grown to a thickness of 25 mm using Cp ₂ Mg. Then, the operation of alternately laminating the A layer and the B layer is repeated 7 times to form a superlattice layer having a total film thickness of 35 nm. This superlattice layer constitutes a part of the p-type cladding layer.

次いで、１０００℃でアンドープＡｌ_0.13Ｇａ_0.87ＮよりなるＡ層を２５Åの膜厚で成長させ、Ｃｐ₂Ｍｇを用いて、ＭｇドープＡｌ_0.09Ｇａ_0.91ＮよりなるＢ層を２５Åの膜厚で成長させ、Ａ層、Ｂ層を交互に積層する操作を８７回繰り返し、総膜厚０．４７μｍの超格子層よりなるｐ型クラッド層を成長させる。 Next, an A layer made of undoped Al _0.13 Ga _0.87 N is grown to a thickness of 25 mm at 1000 ° C., and a B layer made of Mg doped Al _0.09 Ga _0.91 N is grown to a thickness of 25 mm using Cp ₂ Mg. The operation of alternately laminating the A layer and the B layer is repeated 87 times to grow a p-type cladding layer made of a superlattice layer having a total film thickness of 0.47 μm.

最後に、１０００℃で、ｐ型クラッド層１１０の上に、Ｍｇを１×１０²⁰／ｃｍ³ドープしたｐ型ＧａＮよりなるｐ型コンタクト層を１５０Åの膜厚で成長させる。ｐ型コンタクト層はｐ型のＩｎ_XＡｌ_YＧａ_1-X-YＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）で構成することができ、好ましくはｐ型不純物をドープしたＧａＮ又はＡｌ組成比０．３以下のＡｌＧａＮとすれば、ｐ電極と最も好ましいオーミック接触が得られる。ｐ型コンタクト層はその上に電極を形成するので、１×１０¹⁷／ｃｍ³以上の高キャリア濃度とすることが望ましい。 Finally, a p-type contact layer made of p-type GaN doped with 1 × 10 ²⁰ / cm ^{3 of} Mg is grown on the p-type cladding layer 110 at a temperature of 1000 ° C. to a thickness of 150 μm. The p-type contact layer can be composed of p-type In _X Al _Y Ga _1-XY N (0 ≦ X, 0 ≦ Y, X + Y ≦ 1), preferably GaN or Al composition ratio doped with p-type impurities If AlGaN is 0.3 or less, the most preferable ohmic contact with the p-electrode can be obtained. Since an electrode is formed on the p-type contact layer, it is desirable to have a high carrier concentration of 1 × 10 ¹⁷ / cm ³ or more.

反応終了後、反応容器内において、ウェハを窒素雰囲気中、７００℃でアニーリングを行い、ｐ型層を低抵抗化する。
このようにして窒化物半導体を成長させて積層構造体を形成した後、ウェハを反応容器から取り出し、最上層のｐ型コンタクト層の表面にＳｉＯ₂からなるエッチング用マスクを形成する。このマスクを所定の形状に加工し、Ｃｌ₂ガスを用いたＲＩＥ（反応性イオンエッチング）によってｐ型半導体層、活性層、ｎ型半導体層の一部を順次エッチングし、ｎ電極を形成するｎ型コンタクト層の表面を露出させる。また、この際、ｎ電極を形成する領域のみならず、後工程において窒化物半導体素子に劈開又は分割する位置及び／又はその周辺を含む領域においても、ｎ型コンタクト層の表面を露出されておく。 After the reaction is completed, the wafer is annealed at 700 ° C. in a nitrogen atmosphere in the reaction vessel to reduce the resistance of the p-type layer.
After the nitride semiconductor is grown in this way to form a laminated structure, the wafer is taken out of the reaction vessel, and an etching mask made of SiO ₂ is formed on the surface of the uppermost p-type contact layer. The mask is processed into a predetermined shape, and a p-type semiconductor layer, an active layer, and a part of the n-type semiconductor layer are sequentially etched by RIE (reactive ion etching) using Cl ₂ gas to form an n electrode. Expose the surface of the mold contact layer. At this time, the surface of the n-type contact layer is exposed not only in the region where the n-electrode is formed, but also in the region including the position and / or the periphery where the nitride semiconductor element is cleaved or divided in a later step. .

次に、上述したストライプ状の導波路領域として、リッジストライプを形成する。まず、最上層のｐ型コンタクト層（上部コンタクト層）１１１のほぼ全面に、ＰＶＤ装置により、Ｓｉ酸化物（主として、ＳｉＯ₂）よりなる第１の保護膜を０．５μｍの膜厚で形成する。次いで、第１の保護膜の上に所定の形状のマスクを形成し、ＲＩＥ（反応性イオンエッチング）装置により、ＣＦ₄ガスを用い、フォトリソグラフィ技術により、第１の保護膜をストライプ幅１．６μｍとする。続いて、第１の保護膜をマスクとして用いて、ｐ型コンタクト層およびｐ型クラッド層、ｐ型光ガイド層の一部をエッチングして、ｐ型光ガイド層の膜厚が０．１μｍとなる深さまでエッチングすることにより、リッジストライプを形成する。 Next, a ridge stripe is formed as the above-described stripe-shaped waveguide region. First, a first protective film made of Si oxide (mainly SiO ₂ ) is formed to a thickness of 0.5 μm on almost the entire surface of the uppermost p-type contact layer (upper contact layer) 111 by a PVD apparatus. . Next, a mask having a predetermined shape is formed on the first protective film, and the first protective film is formed with a stripe width of 1. with a RIE (reactive ion etching) apparatus using CF ₄ gas and photolithography. 6 μm. Subsequently, using the first protective film as a mask, the p-type contact layer, the p-type cladding layer, and a part of the p-type light guide layer are etched, and the film thickness of the p-type light guide layer becomes 0.1 μm. A ridge stripe is formed by etching to a certain depth.

リッジストライプ形成後、第１の保護膜の上から、Ｚｒ酸化物（主としてＺｒＯ₂）よりなる埋込膜を、第１の保護膜の上と、エッチングにより露出されたｐ型光ガイド層との上に０．２μｍの膜厚で連続して形成する。 After forming the ridge stripe, an embedded film made of Zr oxide (mainly ZrO ₂ ) is formed on the first protective film and the p-type light guide layer exposed by etching from the first protective film. It is continuously formed with a film thickness of 0.2 μm.

保護膜形成後、ウェハを６００℃で熱処理する。このようにＳｉＯ₂以外の材料を第２の保護膜として形成した場合、保護膜成膜後に、３００℃以上、窒化物半導体の分解温度以下（１２００℃）で熱処理することにより、埋込膜が第１の保護膜の溶解材料（フッ酸）に対して溶解しにくくなるため、この工程を加えることがさらに望ましい。 After forming the protective film, the wafer is heat-treated at 600 ° C. Thus, when the material other than SiO ₂ is formed as the second protective film, the buried film is formed by performing heat treatment at a temperature not less than 300 ° C. and not more than the decomposition temperature of the nitride semiconductor (1200 ° C.) after the formation of the protective film. It is more desirable to add this step because it is difficult to dissolve in the dissolving material (hydrofluoric acid) of the first protective film.

次に、ウェハをフッ酸に浸漬し、第１の保護膜をリフトオフ法により除去する。これにより、ｐ型コンタクト層の上に設けられていた第１の保護膜が除去されて、ｐ型コンタクト層が露出される。以上のようにして、図１に示すように、リッジストライプの側面及びそれに連続する平面（ｐ型光ガイド層の露出面）に埋込膜を形成する。 Next, the wafer is immersed in hydrofluoric acid, and the first protective film is removed by a lift-off method. Thereby, the first protective film provided on the p-type contact layer is removed, and the p-type contact layer is exposed. As described above, as shown in FIG. 1, the buried film is formed on the side surface of the ridge stripe and the plane continuous therewith (exposed surface of the p-type light guide layer).

このように、ｐ型コンタクト層の上に設けられた第１の保護膜が除去された後、その露出したｐ型コンタクト層の表面にＮｉ／Ａｕ（１００Å／１５００Å）よりなるｐ電極を形成する。ｐ電極は、ストライプ幅を１００μｍとして、保護膜の上に渡って形成する。
このｐ電極の形成の前又は後に、既に露出させたｎ型コンタクト層の表面に、Ｔｉ／Ａｌ（１００Å／５０００Å）よりなるストライプ状のｎ電極をストライプと平行な方向で形成する。 Thus, after the first protective film provided on the p-type contact layer is removed, a p-electrode made of Ni / Au (100 （/ 1500Å) is formed on the exposed surface of the p-type contact layer. . The p-electrode is formed over the protective film with a stripe width of 100 μm.
Before or after the formation of the p-electrode, a striped n-electrode made of Ti / Al (100 Å / 5000 形成) is formed in a direction parallel to the stripe on the surface of the already exposed n-type contact layer.

次に、ｐ電極及びｎ電極に取り出し電極を設けるため、所望の領域をマスクし、ＳｉＯ₂からなる保護膜を設ける。この際、対になる共振器面（反射面側）及び共振器面（光出射面側）にもＳｉＯ₂からなる保護膜が設けられる。
その後、ｐ電極１２０上にＲｈＯ−Ｐｔ−Ａｕ（３０００Å−１５００Å−６０００Å）よりなるパッド電極を設ける。ｎ電極１２１上にＮｉ−Ｔｉ−Ａｕ（１０００Å−１０００Å−８０００Å）よりなるパッド電極を設ける。 Next, in order to provide an extraction electrode for the p electrode and the n electrode, a desired region is masked and a protective film made of SiO ₂ is provided. At this time, a protective film made of SiO ₂ is also provided on the paired resonator surface (reflecting surface side) and resonator surface (light emitting surface side).
Thereafter, a pad electrode made of RhO—Pt—Au (3000 to 1500 to 6000) is provided on the p-electrode 120. A pad electrode made of Ni—Ti—Au (1000 Å−1000 Å−8000 Å) is provided on the n electrode 121.

以上のようにして、ｎ電極とｐ電極とを形成した後、ウェハのサファイア基板を研磨して２００μｍとした後、上述した共振器面（光出射面側）の表面、つまり、ストライプ状のｐ及びｎ電極に垂直な方向の面をエッチングすることにより、保護膜を除去するとともに、共振面（１−１００面、六角柱状の結晶の側面に相当する面＝Ｍ面）を形成する。 After forming the n-electrode and the p-electrode as described above, the sapphire substrate of the wafer is polished to 200 μm, and then the surface of the above-described resonator surface (light emitting surface side), that is, a striped p Then, the surface in the direction perpendicular to the n-electrode is etched to remove the protective film and to form a resonance surface (1-100 plane, plane corresponding to the side of the hexagonal columnar crystal = M plane).

最後に、ｐ電極に平行な方向で、ウェハをチップ状に切断してレーザ素子（共振器長は６７５μｍ）を得た。
このようなレーザ素子では、回折格子上に平坦に光ガイド層が埋め込まれており、その上面は平坦化され、その上に活性層を平坦に形成することができ、レーザ素子本来の特性を位置したまま、回折格子において屈折率差を確保することができる。従って、実際にこのレーザ素子を発振させると、図３（ａ）に示すように、３０ｍＷでシングルスペクトルピークが得られた。なお、参照例として、回折格子を形成していない以外、同様の構成のレーザ素子を発振させると、図３（ｂ）に示すように、１０ｍＷでシングルスペクトルピークが得られていないことがわかる。 Finally, the wafer was cut into chips in a direction parallel to the p-electrode to obtain a laser element (resonator length: 675 μm).
In such a laser element, the light guide layer is embedded flat on the diffraction grating, the upper surface thereof is flattened, and the active layer can be formed flat on the upper surface. Thus, a difference in refractive index can be secured in the diffraction grating. Therefore, when this laser element was actually oscillated, a single spectrum peak was obtained at 30 mW, as shown in FIG. As a reference example, it is understood that when a laser element having the same configuration is oscillated except that no diffraction grating is formed, a single spectrum peak is not obtained at 10 mW, as shown in FIG.

実施例２
この半導体レーザ素子では、回折格子を構成する凹凸の高さＨが１００ｎｍ、活性層１３からの距離Ｄが１００ｎｍである以外、実質的に実施例１の素子と同様の構成を有している。
このレーザ素子においても、活性層から回折格子までの距離を短くすることにより、活性層内で発生した光が、回折格子の格子間隔によって、より顕著に強め合って、図３（ａ）に示すのと同様のシングルスペクトルピークが得られる。 Example 2
This semiconductor laser device has substantially the same configuration as the device of Example 1 except that the height H of the unevenness constituting the diffraction grating is 100 nm and the distance D from the active layer 13 is 100 nm.
Also in this laser element, by shortening the distance from the active layer to the diffraction grating, the light generated in the active layer is remarkably strengthened by the lattice spacing of the diffraction grating, as shown in FIG. A single spectral peak similar to is obtained.

実施例３
この実施例のレーザ素子は、図５（ａ）に示すように、第１半導体層１２内のクラッド層に形成された回折格子において、凹部２２ｂの側面に、傾斜角γ２０〜７０°の範囲で、その底面からの長さＧが３０ｎｍの傾斜を有する形状のものが形成されている以外、実施例１のレーザ素子と同様の構成である。 Example 3
In the diffraction grating formed in the cladding layer in the first semiconductor layer 12, as shown in FIG. 5A, the laser element of this embodiment has a tilt angle γ of 20 to 70 ° on the side surface of the recess 22b. The configuration is the same as that of the laser device of Example 1 except that a shape having a slope with a length G from the bottom surface of 30 nm is formed.

このような凹凸は、以下のように形成する。
ｎ型クラッド層の上に、ＳｉＯ₂膜（膜厚２００ｎｍ）を形成し、その上にレジスト層（膜厚２００ｎｍ）を形成する。電子線描画法を用い、レジスト層に、回折格子に対応するパターンを形成する。そのレジストパターンをマスクとして、ＳｉＯ₂膜にパターンを転写し、さらにこれらパターニングされたレジスト層及びＳｉＯ₂膜をマスクとして用いて、ＲＩＥ法により、回折格子を形成する。この際にエッチング圧力を例えば初期に８Ｐａとし、その後に４Ｐａに変更することにより、傾斜を有する部分に対応する底面及び斜面（図５（ａ）のＧ領域）を形成し、続いて圧力を０．０５〜１０ｐａの範囲内で適宜調整し、ｎ型クラッド層を１００ｎｍ掘り下げることにより側面を形成し、回折格子を形成する。 Such irregularities are formed as follows.
An SiO ₂ film (film thickness 200 nm) is formed on the n-type cladding layer, and a resist layer (film thickness 200 nm) is formed thereon. A pattern corresponding to the diffraction grating is formed on the resist layer using an electron beam drawing method. Using the resist pattern as a mask to transfer the pattern on the SiO ₂ film, further using these patterned resist layer and the SiO ₂ film as a mask, by RIE method to form a diffraction grating. At this time, the etching pressure is initially set to 8 Pa, for example, and then changed to 4 Pa, thereby forming the bottom surface and the inclined surface (the G region in FIG. 5A) corresponding to the inclined portion, and subsequently reducing the pressure to 0. The thickness is adjusted as appropriate within the range of 0.05 to 10 pa, and the n-type cladding layer is dug 100 nm to form the side surface and form the diffraction grating.

マスクパターンを除去した後、原料ガスの流量、圧力等の条件を調整しながら、クラッド層の上に、実施例１と同様の温度で、原料ガスにＴＭＧ及びアンモニアを用い、ＧａＮからなる膜厚０．１７μｍのｎ型光ガイド層を成長させる。
これにより、回折格子を構成する凸部の側面から底面にかけて傾斜を形成することができるとともに、回折格子上に、ｎ型光ガイド層を平坦に成長させることができる。
このようなレーザ素子では、回折格子において、屈折率差を確保することができ、実際にこのレーザ素子を発振させると、図３（ａ）と同様に、３０ｍＷのシングルスペクトルピークが得られる。 After removing the mask pattern, while adjusting the conditions such as the flow rate and pressure of the source gas, the film thickness of GaN using TMG and ammonia as the source gas on the cladding layer at the same temperature as in Example 1. A 0.17 μm n-type light guide layer is grown.
Thereby, an inclination can be formed from the side surface to the bottom surface of the convex portion constituting the diffraction grating, and the n-type light guide layer can be grown flat on the diffraction grating.
In such a laser element, a difference in refractive index can be ensured in the diffraction grating, and when this laser element is actually oscillated, a single spectral peak of 30 mW is obtained as in FIG.

実施例４
この実施例のレーザ素子は、ｎ型クラッド層に回折格子を形成した後、ｎ型クラッド層における上層として、Ａ層（Ａｌ_0.12Ｇａ_0.88Ｎ）とＢ層（Ａｌ_0.04Ｇａ_0.96Ｎ）とを交互に１５ペアで形成する。それぞれの膜厚は２５Åとして総膜厚は４５０Åとする。続いて光ガイド層を膜厚０．１７μｍで形成した以外実施例１と実質的に同様に半導体レーザ素子を形成する。 Example 4
In the laser element of this embodiment, after forming a diffraction grating in the n-type cladding layer, the A layer (Al _0.12 Ga _0.88 N) and the B layer (Al _0.04 Ga _0.96 N) are alternately formed as the upper layer in the n-type cladding layer. 15 pairs. Each film thickness is 25 mm and the total film thickness is 450 mm. Subsequently, a semiconductor laser element is formed in substantially the same manner as in Example 1 except that the light guide layer is formed with a film thickness of 0.17 μm.

このレーザ素子においても、回折格子において、屈折率差を確保することができ、実際にこのレーザ素子を発振させると、図３（ａ）と同様に、３０ｍＷのシングルスペクトルピークが得られる。 Also in this laser element, a difference in refractive index can be ensured in the diffraction grating, and when this laser element is actually oscillated, a single spectral peak of 30 mW is obtained as in FIG.

本発明のレーザ素子構造を説明する模式断面図である。It is a schematic cross section explaining the laser element structure of the present invention. 本発明のレーザ素子における凹凸について説明するための模式断面図である。It is a schematic cross section for demonstrating the unevenness | corrugation in the laser element of this invention. 本発明のレーザ素子のスペクトル図である。It is a spectrum figure of the laser element of this invention. 本発明の一レーザ素子における別の態様の回折格子について説明するための模式断面図である。It is a schematic cross section for demonstrating the diffraction grating of another aspect in one laser element of this invention. 本発明の一レーザ素子におけるさらに別の態様の回折格子について説明するための模式断面図である。It is a schematic cross section for demonstrating the diffraction grating of another aspect in one laser element of this invention. 本発明の一レーザ素子におけるさらに別の態様の回折格子について説明するための模式断面図である。It is a schematic cross section for demonstrating the diffraction grating of another aspect in one laser element of this invention. 本発明の一レーザ素子における凹凸を形成する方法を示す模式断面工程図である。It is a schematic cross-sectional process drawing which shows the method of forming the unevenness | corrugation in one laser element of this invention.

Explanation of symbols

１０レーザ素子
１１基板
１２第１半導体層
１２ａクラッド層
１２ｂ光ガイド層
１３活性層
１４第２半導体層
１５埋込膜
１６保護膜
２０マスクパターン
２２回折格子
２２ａ凸部
２２ｂ凹部 10 laser element 11 substrate 12 first semiconductor layer 12a clad layer 12b light guide layer 13 active layer 14 second semiconductor layer 15 buried film 16 protective film 20 mask pattern 22 diffraction grating 22a convex part 22b concave part

Claims

A nitride semiconductor laser device comprising: a substrate; and a nitride semiconductor layer in which a first semiconductor layer, an active layer, and a second semiconductor layer are sequentially stacked on the substrate,
A layer in which unevenness constituting a diffraction grating is formed in the first semiconductor layer, and a layer for flattening the unevenness is formed on the layer in which the unevenness is formed, and an upper surface of the convex portion constituting the unevenness The distance from the active layer to the active layer is not more than three times the height of the irregularities
A nitride semiconductor laser element, wherein a member having a refractive index lower than that of the nitride semiconductor layer is disposed on the upper surface of the convex portion.