JP5022377B2 - Measurement circuit and test equipment - Google Patents

Measurement circuit and test equipment Download PDF

Info

Publication number
JP5022377B2
JP5022377B2 JP2008544121A JP2008544121A JP5022377B2 JP 5022377 B2 JP5022377 B2 JP 5022377B2 JP 2008544121 A JP2008544121 A JP 2008544121A JP 2008544121 A JP2008544121 A JP 2008544121A JP 5022377 B2 JP5022377 B2 JP 5022377B2
Authority
JP
Japan
Prior art keywords
voltage
unit
device under
under test
limit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008544121A
Other languages
Japanese (ja)
Other versions
JPWO2008059766A1 (en
Inventor
賢二 小原
卓也 蓮見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2008544121A priority Critical patent/JP5022377B2/en
Publication of JPWO2008059766A1 publication Critical patent/JPWO2008059766A1/en
Application granted granted Critical
Publication of JP5022377B2 publication Critical patent/JP5022377B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/36Overload-protection arrangements or circuits for electric measuring instruments
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Toxicology (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Amplifiers (AREA)

Description

本発明は、測定回路及び試験装置に関する。特に本発明は、被試験デバイスに直流電圧を印加し、前記被試験デバイスに流れる直流電流を測定する。本出願は、下記の日本出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
1. 特願2006−310358 出願日 2006年11月16日
The present invention relates to a measurement circuit and a test apparatus. In particular, the present invention applies a DC voltage to the device under test and measures the DC current flowing through the device under test. This application is related to the following Japanese application. For designated countries where incorporation by reference of documents is permitted, the contents described in the following application are incorporated into this application by reference and made a part of this application.
1. Japanese Patent Application No. 2006-310358 Application Date November 16, 2006

半導体回路等の被試験デバイスの試験項目として、被試験デバイスの直流試験が知られている。直流試験とは、被試験デバイスに供給される電源電流又は電源電圧を測定することにより、被試験デバイスの良否を判定する試験である。例えば、被試験デバイスに所定の直流電圧を印加した場合に被試験デバイスに供給される直流電流を測定する電圧印加電流測定、又は被試験デバイスに所定の直流電流を供給した場合に被試験デバイスに供給される直流電圧を測定する電流印加電圧測定が考えられる。   As a test item for a device under test such as a semiconductor circuit, a DC test of the device under test is known. The DC test is a test for determining pass / fail of a device under test by measuring a power supply current or a power supply voltage supplied to the device under test. For example, voltage application current measurement that measures the DC current supplied to the device under test when a predetermined DC voltage is applied to the device under test, or the device under test when a predetermined DC current is supplied to the device under test Current applied voltage measurement for measuring the supplied DC voltage is conceivable.

また、当該直流試験を行う場合に、被試験デバイスに過電流等が供給されることを防ぐべく、被試験デバイスに供給される直流電流を制限することが考えられる。例えば、被試験デバイスに流れる直流電流が制限値以上となった場合に、被試験デバイスに印加する直流電圧を制限するクランプ回路が考えられる(例えば特許文献1参照)。   When performing the DC test, it is conceivable to limit the DC current supplied to the device under test in order to prevent an overcurrent or the like from being supplied to the device under test. For example, a clamp circuit that limits the DC voltage applied to the device under test when the direct current flowing through the device under test becomes a limit value or more can be considered (see, for example, Patent Document 1).

被試験デバイスに流れる直流電流は、例えば電源電力を供給するアンプと、被試験デバイスの入力端との間に設けられた抵抗の両端における降下電圧から検出することができる。このため、抵抗のアンプ側の一端における接地電位に対する第1電圧と、抵抗の他端における接地電位に対する電圧に制限値に応じた電圧を加算した第2電圧との大小関係を検出することにより、直流電流が制限値より大きいか否かを検出できる。   The direct current flowing through the device under test can be detected from, for example, a voltage drop across the resistor provided between the amplifier that supplies power supply power and the input end of the device under test. Therefore, by detecting the magnitude relationship between the first voltage with respect to the ground potential at one end of the resistor on the amplifier side and the second voltage obtained by adding a voltage corresponding to the limit value to the voltage with respect to the ground potential at the other end of the resistor, Whether or not the direct current is larger than the limit value can be detected.

例えば、第1電圧を所定の分圧抵抗で分圧したものと、第2電圧を同一の分圧比の分圧抵抗で分圧したものとを差動アンプに入力することにより、直流電流が制限値より大きいか否かを検出することができる。そして、差動アンプの出力に応じて直流電流を制限することにより、被試験デバイスに過大な直流電流が流れるのを防ぐことができる。   For example, the direct current is limited by inputting the first voltage divided by a predetermined voltage dividing resistor and the second voltage divided by a voltage dividing resistor having the same voltage dividing ratio to the differential amplifier. It can be detected whether or not the value is larger. By restricting the direct current according to the output of the differential amplifier, it is possible to prevent an excessive direct current from flowing through the device under test.

特開2002−277505号公報JP 2002-277505 A

しかし、被試験デバイスに高電圧を印加した場合には、上述したように接地電位を基準としてクランプ回路を動作させると、分圧抵抗に印加される電圧は高電圧となる。このため、第1電圧に対応する分圧抵抗の分圧比と、第2電圧に対応する分圧抵抗の分圧比との間に誤差が生じている場合、CMR誤差が大きくなり、クランプの精度が劣化することが考えられる。   However, when a high voltage is applied to the device under test, the voltage applied to the voltage dividing resistor becomes a high voltage when the clamp circuit is operated based on the ground potential as described above. For this reason, when an error is generated between the voltage dividing ratio of the voltage dividing resistor corresponding to the first voltage and the voltage dividing ratio of the voltage dividing resistor corresponding to the second voltage, the CMR error becomes large and the accuracy of the clamp is increased. It may be deteriorated.

このため、本発明の一つの側面においては、上記の課題を解決する測定回路及び試験装置を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。   Therefore, an object of one aspect of the present invention is to provide a measurement circuit and a test apparatus that solve the above problems. This object is achieved by a combination of features described in the independent claims. The dependent claims define further advantageous specific examples of the present invention.

上記課題を解決するために、本明細書に含まれるイノベーションに関連する第1の側面による測定回路の一つの例によると、被試験デバイスに直流電圧を印加し、前記被試験デバイスに流れる直流電流を測定する測定回路であって、入力電圧に応じて前記直流電圧を生成し、前記被試験デバイスに印加する主増幅部と、前記主増幅部の出力端と前記被試験デバイスの入力端との間に直列に設けられた直列抵抗と、前記主増幅部が出力する前記直流電流の電流値を制限するクランプ回路とを備え、前記クランプ回路は、前記主増幅部が出力する前記直流電圧を受け取り、前記直流電圧に対して、前記直流電流の制限値に応じた電圧差を有する第1制限電圧を出力する第1制限電圧出力部と、前記第1制限電圧と、前記直列抵抗の両端における降下電圧とに基づいて、前記主増幅部が出力する前記直流電流を制限する第1クランプ部とを有する測定回路を提供する。   In order to solve the above problems, according to one example of the measurement circuit according to the first aspect related to the innovation included in the present specification, a DC voltage is applied to the device under test and the DC current flows through the device under test. A measurement circuit for generating a DC voltage according to an input voltage and applying the DC voltage to the device under test; an output end of the main amplification unit; and an input end of the device under test A series resistor provided in series therebetween, and a clamp circuit that limits a current value of the DC current output by the main amplifier, the clamp circuit receiving the DC voltage output by the main amplifier A first limit voltage output unit that outputs a first limit voltage having a voltage difference corresponding to the limit value of the DC current with respect to the DC voltage; a first limit voltage; and a voltage drop at both ends of the series resistor. Based on the voltage, to provide a measurement circuit having a first clamping portion which limits the DC current the main amplifier unit outputs.

また、本明細書に含まれるイノベーションに関連する第2の側面による測定回路の一つの例によると、被試験デバイスに直流電圧を印加し、前記被試験デバイスに流れる直流電流を測定する測定回路であって、入力電圧に応じて前記直流電圧を生成し、前記被試験デバイスに印加する主増幅部と、前記主増幅部の出力端と前記被試験デバイスの入力端との間に直列に設けられた直列抵抗と、前記主増幅部が出力する前記直流電流の電流値を制限するクランプ回路と、前記入力電圧を分岐して受け取り、前記クランプ回路に入力するバッファとを備え、前記クランプ回路は、前記主増幅部が出力する前記直流電圧を受け取り、前記バッファが入力する前記入力電圧に対して、前記直流電流の制限値に応じた電圧差を有する第1制限電圧を出力する第1制限電圧出力部と、前記第1制限電圧と、前記直列抵抗の両端における降下電圧とに基づいて、前記主増幅部が出力する前記直流電流を制限する第1クランプ部とを有する測定回路を提供する。   Further, according to one example of the measurement circuit according to the second aspect related to the innovation included in the present specification, a measurement circuit that applies a DC voltage to the device under test and measures a DC current flowing through the device under test is provided. A main amplifying unit that generates the DC voltage according to an input voltage and applies the DC voltage to the device under test; and is provided in series between an output terminal of the main amplifying unit and an input terminal of the device under test. A series resistor, a clamp circuit that limits a current value of the direct current output from the main amplifier, and a buffer that branches and receives the input voltage and inputs the input voltage to the clamp circuit. The DC voltage output from the main amplifying unit is received, and a first limit voltage having a voltage difference corresponding to a limit value of the DC current is output with respect to the input voltage input by the buffer. A measurement circuit having a first limit voltage output unit, the first limit voltage, and a first clamp unit that limits the DC current output from the main amplification unit based on a voltage drop across the series resistor. I will provide a.

また、本明細書に含まれるイノベーションに関連する第3の側面による試験装置の一つの例によると、被試験デバイスを試験する試験装置であって、前記被試験デバイスに直流電圧を供給し、前記被試験デバイスに流れる直流電流を測定する測定回路と、前記測定回路が測定した前記直流電流に基づいて、前記被試験デバイスの良否を判定する判定部とを備え、前記測定回路は、入力電圧に応じて前記直流電圧を生成し、前記被試験デバイスに印加する主増幅部と、前記主増幅部の出力端と前記被試験デバイスの入力端との間に直列に設けられた直列抵抗と、前記主増幅部が出力する前記直流電流の電流値を制限するクランプ回路とを有し、前記クランプ回路は、前記主増幅部が出力する前記直流電圧を受け取り、前記直流電圧に対して、前記直流電流の制限値に応じた電圧差を有する第1制限電圧を出力する第1制限電圧出力部と、前記第1制限電圧と、前記直列抵抗の両端における降下電圧とに基づいて、前記主増幅部が出力する前記直流電流を制限する第1クランプ部とを含む試験装置を提供する。   Further, according to one example of the test apparatus according to the third aspect related to the innovation included in the present specification, a test apparatus for testing a device under test, supplying a DC voltage to the device under test, A measurement circuit that measures a direct current flowing through the device under test; and a determination unit that determines pass / fail of the device under test based on the direct current measured by the measurement circuit. In response, the DC voltage is generated and applied to the device under test, a main amplifying unit, a series resistor provided in series between the output terminal of the main amplifying unit and the input terminal of the device under test, A clamp circuit that limits a current value of the DC current output by the main amplifier, and the clamp circuit receives the DC voltage output by the main amplifier, The main amplification is based on a first limit voltage output unit that outputs a first limit voltage having a voltage difference corresponding to a limit value of a direct current, the first limit voltage, and a voltage drop across the series resistor. And a first clamp unit that limits the DC current output by the unit.

また、本明細書に含まれるイノベーションに関連する第4の側面による試験装置の一つの例によると、被試験デバイスを試験する試験装置であって、前記被試験デバイスに直流電圧を供給し、前記被試験デバイスに流れる直流電流を測定する測定回路と、前記測定回路が測定した前記直流電流に基づいて、前記被試験デバイスの良否を判定する判定部とを備え、前記測定回路は、入力電圧に応じて前記直流電圧を生成し、前記被試験デバイスに印加する主増幅部と、前記主増幅部の出力端と前記被試験デバイスの入力端との間に直列に設けられた直列抵抗と、前記主増幅部が出力する前記直流電流の電流値を制限するクランプ回路と、前記入力電圧を分岐して受け取り、前記クランプ回路に入力するバッファとを有し、前記クランプ回路は、前記主増幅部が出力する前記直流電圧を受け取り、前記バッファが入力する前記入力電圧に対して、前記直流電流の制限値に応じた電圧差を有する第1制限電圧を出力する第1制限電圧出力部と、前記第1制限電圧と、前記直列抵抗の両端における降下電圧とに基づいて、前記主増幅部が出力する前記直流電流を制限する第1クランプ部とを含む試験装置を提供する。   Further, according to one example of the test apparatus according to the fourth aspect related to the innovation included in the present specification, a test apparatus for testing a device under test, supplying a DC voltage to the device under test, A measurement circuit that measures a direct current flowing through the device under test; and a determination unit that determines pass / fail of the device under test based on the direct current measured by the measurement circuit. In response, the DC voltage is generated and applied to the device under test, a main amplifying unit, a series resistor provided in series between the output terminal of the main amplifying unit and the input terminal of the device under test, A clamp circuit that limits a current value of the direct current output by the main amplifier, and a buffer that branches and receives the input voltage and inputs the input voltage to the clamp circuit. A first limit voltage output that receives the DC voltage output from the main amplifier and outputs a first limit voltage having a voltage difference corresponding to a limit value of the DC current with respect to the input voltage input by the buffer. And a first clamp unit for limiting the DC current output from the main amplification unit based on a first limiting voltage and a voltage drop across the series resistor.

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。   The above summary of the invention does not enumerate all the necessary features of the present invention, and sub-combinations of these feature groups can also be the invention.

本発明の一つの実施形態に係る測定回路100の構成の一例を示す図である。It is a figure which shows an example of a structure of the measurement circuit 100 which concerns on one Embodiment of this invention. 測定回路100の構成の他の例を示す図である。6 is a diagram illustrating another example of the configuration of the measurement circuit 100. FIG. 測定回路100の構成の他の例を示す図である。6 is a diagram illustrating another example of the configuration of the measurement circuit 100. FIG. 本発明の一つの実施形態に係る試験装置200の構成の一例を示す図である。It is a figure which shows an example of a structure of the test apparatus 200 which concerns on one Embodiment of this invention.

符号の説明Explanation of symbols

10・・・電圧値制御部、12・・・抵抗、14・・・直列抵抗、16・・・電流検出部、18・・・電流測定部、20・・・主増幅部、22・・・差動増幅部、24・・・メインアンプ、26・・・バイパスコンデンサ、30・・・クランプ装置、40・・・第1クランプ回路、42・・・第1制限電圧出力部、46、66・・・第1抵抗、48、68・・・第2抵抗、50、70・・・第3抵抗、52、72・・・第4抵抗、54・・・第1比較部、56・・・第1ダイオード、58・・・第1クランプ部、60・・・第2クランプ回路、62・・・第2制限電圧出力部、74・・・第2比較部、76・・・第2ダイオード、78・・・第2クランプ部、80・・・バッファ、100・・・測定回路、110・・・判定部、120・・・パターン入力部、200・・・試験装置、300・・・被試験デバイス DESCRIPTION OF SYMBOLS 10 ... Voltage value control part, 12 ... Resistance, 14 ... Series resistance, 16 ... Current detection part, 18 ... Current measurement part, 20 ... Main amplification part, 22 ... Differential amplifier 24... Main amplifier 26. Bypass capacitor 30... Clamp device 40... First clamp circuit 42. .. First resistor, 48, 68 ... Second resistor, 50, 70 ... Third resistor, 52, 72 ... Fourth resistor, 54 ... First comparison section, 56 ... First 1 diode, 58... First clamp section, 60... Second clamp circuit, 62... Second limit voltage output section, 74. ... Second clamp part, 80 ... Buffer, 100 ... Measurement circuit, 110 ... Determining part, 120 ... Turn input unit, 200 ... test apparatus, 300 ... device under test

以下、発明の実施の形態を通じて本発明の(一)側面を説明するが、以下の実施形態は請求の範囲に係る発明を限定するものではなく、また実施形態に示された特徴の組み合わせ全てが発明の解決手段に必須であるとは限らない。   Hereinafter, the (1) aspect of the present invention will be described through embodiments of the invention. However, the following embodiments do not limit the invention according to the claims, and all combinations of features shown in the embodiments are described. It is not necessarily essential for the solution of the invention.

図1は、本発明の一つの実施形態に係る測定回路100の構成の一例を示す図である。測定回路100は、被試験デバイス300に所定の直流電圧を印加し、被試験デバイス300に流れる直流電流を測定する電圧印加電流測定回路であって、電圧値制御部10、抵抗12、主増幅部20、直列抵抗14、電流検出部16、電流測定部18、クランプ装置30、及びバイパスコンデンサ26を備える。   FIG. 1 is a diagram illustrating an example of a configuration of a measurement circuit 100 according to an embodiment of the present invention. The measurement circuit 100 is a voltage application current measurement circuit that applies a predetermined DC voltage to the device under test 300 and measures a DC current flowing through the device under test 300. The measurement circuit 100 includes a voltage value control unit 10, a resistor 12, and a main amplification unit. 20, a series resistor 14, a current detection unit 16, a current measurement unit 18, a clamp device 30, and a bypass capacitor 26.

電圧値制御部10は、被試験デバイス300に印加する電圧を制御する。例えば電圧値制御部10は、デジタルアナログコンバータであって、与えられるデジタル値に応じた入力電圧を出力する。   The voltage value control unit 10 controls the voltage applied to the device under test 300. For example, the voltage value control unit 10 is a digital-analog converter, and outputs an input voltage corresponding to a given digital value.

主増幅部20は、抵抗12を介して入力電圧を受け取る。また、主増幅部20は、当該入力電圧に応じた直流電圧を生成して、被試験デバイス300に印加する。主増幅部20は、差動増幅部22及びメインアンプ24を有する。差動増幅部22は、被試験デバイス300の入力端における直流電圧が帰還され、当該直流電圧と入力電圧との差分に応じた電圧を出力する。メインアンプ24は、差動増幅部22が出力する電圧を所定の増幅率で増幅して出力する。このような構成により、被試験デバイス300に印加される直流電圧を、電圧値制御部10からの入力電圧に応じた所定の電圧値に維持することができる。   The main amplifying unit 20 receives an input voltage via the resistor 12. The main amplifying unit 20 generates a DC voltage corresponding to the input voltage and applies it to the device under test 300. The main amplification unit 20 includes a differential amplification unit 22 and a main amplifier 24. The differential amplifier 22 feeds back a DC voltage at the input end of the device under test 300 and outputs a voltage corresponding to the difference between the DC voltage and the input voltage. The main amplifier 24 amplifies the voltage output from the differential amplifier 22 with a predetermined amplification factor and outputs the amplified voltage. With such a configuration, the DC voltage applied to the device under test 300 can be maintained at a predetermined voltage value corresponding to the input voltage from the voltage value control unit 10.

電流検出部16は、主増幅部20から被試験デバイス300に供給される直流電流の電流値を検出して、当該電流値に応じた検出電圧を出力する。例えば電流検出部16は、主増幅部20の出力端と、被試験デバイス300の入力端との間に直列に設けられた抵抗であってよい。電流測定部18は、電流検出部16から与えられる検出電圧に基づいて、被試験デバイス300に供給される直流電流の電流値を測定する。例えば電流測定部18は、電流検出部16の抵抗の両端におけるそれぞれの電圧を受け取る差動増幅器であってよい。   The current detector 16 detects the current value of the direct current supplied from the main amplifier 20 to the device under test 300 and outputs a detection voltage corresponding to the current value. For example, the current detection unit 16 may be a resistor provided in series between the output end of the main amplification unit 20 and the input end of the device under test 300. The current measurement unit 18 measures the current value of the direct current supplied to the device under test 300 based on the detection voltage supplied from the current detection unit 16. For example, the current measuring unit 18 may be a differential amplifier that receives respective voltages at both ends of the resistor of the current detecting unit 16.

バイパスコンデンサ26は、被試験デバイス300の入力端と接地電位との間に設けられる。バイパスコンデンサ26は、被試験デバイス300の入力端における急峻な電源電圧又は電流の変動を補償する。   The bypass capacitor 26 is provided between the input terminal of the device under test 300 and the ground potential. The bypass capacitor 26 compensates for a steep power supply voltage or current fluctuation at the input terminal of the device under test 300.

直列抵抗14は、主増幅部20の出力端と、被試験デバイス300の入力端との間に直列に設けられる。例えば直列抵抗14は、主増幅部20の出力端と、電流検出部16の入力端との間に直列に設けられてよい。   The series resistor 14 is provided in series between the output terminal of the main amplifying unit 20 and the input terminal of the device under test 300. For example, the series resistor 14 may be provided in series between the output terminal of the main amplification unit 20 and the input terminal of the current detection unit 16.

クランプ装置30は、主増幅部20が出力する直流電流の電流値を制限する。例えばクランプ装置30は、少なくとも被試験デバイス300に流れることが許容される電流範囲内に、当該直流電流の電流値を制限する。これにより、被試験デバイス300に過大な電流が流れることを防ぎ、被試験デバイス300に不具合が生じることを低減することができる。   The clamp device 30 limits the current value of the direct current output from the main amplification unit 20. For example, the clamp device 30 limits the current value of the direct current within a current range that is allowed to flow through the device under test 300. As a result, it is possible to prevent an excessive current from flowing through the device under test 300 and to reduce the occurrence of problems in the device under test 300.

本例においてクランプ装置30は、第1クランプ回路40及び第2クランプ回路60を有する。第1クランプ回路40は、被試験デバイス300に流れる直流電流の上限を規定する。また第2クランプ回路60は、被試験デバイス300に流れる直流電流の下限を規定する。   In this example, the clamp device 30 includes a first clamp circuit 40 and a second clamp circuit 60. The first clamp circuit 40 defines the upper limit of the direct current flowing through the device under test 300. The second clamp circuit 60 defines the lower limit of the direct current flowing through the device under test 300.

第1クランプ回路40は、第1制限電圧出力部42、第1抵抗46、第2抵抗48、第3抵抗50、第4抵抗52、及び第1クランプ部58を有する。第1制限電圧出力部42は、例えばデジタルアナログコンバータであって、与えられるデジタル値に応じた電圧を出力してよい。   The first clamp circuit 40 includes a first limit voltage output unit 42, a first resistor 46, a second resistor 48, a third resistor 50, a fourth resistor 52, and a first clamp unit 58. The first limit voltage output unit 42 is, for example, a digital-analog converter, and may output a voltage corresponding to a given digital value.

第1制限電圧出力部42は、被試験デバイス300に流れる直流電流の上限値を規定する。本例において、第1制限電圧出力部42は、直流電流の上限値に応じた第1制限電圧を出力する。尚、第1制限電圧出力部42は、主増幅部20が出力する直流電圧を基準として、第1制限電圧を出力する。つまり、第1制限電圧出力部42は、主増幅部20が出力する直流電圧を受け取り、当該直流電圧に対して、直流電流の上限値に応じた電圧差を有する第1制限電圧を出力する。例えば主増幅部20が出力する直流電圧をV1とし、直流電流の上限値に応じた電圧をVcとすると、第1制限電圧出力部42が出力する第1制限電圧は、V1+Vcである。   The first limit voltage output unit 42 defines an upper limit value of the direct current flowing through the device under test 300. In this example, the first limit voltage output unit 42 outputs a first limit voltage corresponding to the upper limit value of the direct current. The first limit voltage output unit 42 outputs the first limit voltage with reference to the DC voltage output from the main amplification unit 20. That is, the first limit voltage output unit 42 receives the DC voltage output from the main amplifying unit 20, and outputs a first limit voltage having a voltage difference corresponding to the upper limit value of the DC current with respect to the DC voltage. For example, when the DC voltage output from the main amplifier 20 is V1, and the voltage corresponding to the upper limit value of the DC current is Vc, the first limit voltage output from the first limit voltage output unit 42 is V1 + Vc.

第1クランプ部58は、第1制限電圧と、直列抵抗14の両端における降下電圧とに基づいて、主増幅部20が出力する直流電流を制限する。本例において第1クランプ部58は、第1比較部54及び第1ダイオード56を有する。   The first clamp unit 58 limits the direct current output from the main amplification unit 20 based on the first limit voltage and the voltage drop across the series resistor 14. In the present example, the first clamp unit 58 includes a first comparison unit 54 and a first diode 56.

第1比較部54は、降下電圧と、第1制限電圧に応じた電圧との比較結果に基づく第1比較結果電圧を出力する第1比較部差分を増幅して出力する。本例において第1比較部54は、第1及び第2の入力端子を有し、第1入力端子及び第2入力端子に入力される電圧の差に応じた第1比較結果電圧を出力する差動増幅器である。尚、第1制限電圧に応じた電圧とは、直列抵抗14の被試験デバイス300側の一端における電圧V2と第1制限電圧とを、第2抵抗48及び第3抵抗50で分圧した電圧である。   The first comparison unit 54 amplifies and outputs a first comparison unit difference that outputs a first comparison result voltage based on a comparison result between the drop voltage and a voltage corresponding to the first limit voltage. In this example, the first comparison unit 54 has first and second input terminals, and outputs a first comparison result voltage corresponding to a difference between voltages input to the first input terminal and the second input terminal. It is a dynamic amplifier. The voltage corresponding to the first limit voltage is a voltage obtained by dividing the voltage V2 and the first limit voltage at one end of the series resistor 14 on the device under test 300 side by the second resistor 48 and the third resistor 50. is there.

第2抵抗48は、直列抵抗14の被試験デバイス300側の一端と、第1比較部54の第2入力端子とを接続する。第3抵抗50は、第1制限電圧出力部42の出力端と、第2抵抗48及び第2入力端子の接続点とを接続する。第3抵抗50の抵抗値は、第2抵抗48の抵抗値に対して十分大きいことが好ましい。例えば第2抵抗48の抵抗値は5kΩ程度であり、第3抵抗50の抵抗値は200kΩ程度であってよい。この場合、直列抵抗14における降下電圧をVfとすると、第1比較部54の第2入力端子に印加される電圧は、(200kΩ×(V1−Vf)+5kΩ×(V1+Vc))/(200kΩ+5kΩ)=V1+(5kΩ×Vc−200kΩ×Vf)/205kΩとなる。   The second resistor 48 connects one end of the series resistor 14 on the device under test 300 side and the second input terminal of the first comparator 54. The third resistor 50 connects the output terminal of the first limit voltage output unit 42 and the connection point of the second resistor 48 and the second input terminal. The resistance value of the third resistor 50 is preferably sufficiently larger than the resistance value of the second resistor 48. For example, the resistance value of the second resistor 48 may be about 5 kΩ, and the resistance value of the third resistor 50 may be about 200 kΩ. In this case, assuming that the voltage drop across the series resistor 14 is Vf, the voltage applied to the second input terminal of the first comparator 54 is (200 kΩ × (V1−Vf) +5 kΩ × (V1 + Vc)) / (200 kΩ + 5 kΩ) = V1 + (5 kΩ × Vc−200 kΩ × Vf) / 205 kΩ.

また、第1抵抗46は、直列抵抗14の主増幅部20側の一端と、第1比較部54の第1入力端子とを接続する。第4抵抗52は、第1抵抗46の第1比較部54側の一端と、直列抵抗14の主増幅部20側の一端との間に設けられる。ここで、第1抵抗46の抵抗値は第2抵抗48の抵抗値と等しく、第4抵抗52の抵抗値は、第3抵抗50の抵抗値と略等しいことが好ましい。つまり、第1比較部54の第1入力端子に印加される電圧は、直列抵抗14の主増幅部20側の一端の電圧V1が入力される。このため、第1比較部54は、第1入力端子に印加される電圧V1と、第2入力端子に入力される電圧V1+(5kΩ×Vc−200kΩ×Vf)/205kΩとの差分(5kΩ×Vc−200kΩ×Vf)/205kΩを増幅して出力する。即ち、第1比較部54は、第2抵抗48及び第3抵抗50の抵抗値によって重み付けされたVcとVfとの大小関係に応じた電圧を出力する。   The first resistor 46 connects one end of the series resistor 14 on the main amplification unit 20 side and the first input terminal of the first comparison unit 54. The fourth resistor 52 is provided between one end of the first resistor 46 on the first comparison unit 54 side and one end of the series resistor 14 on the main amplification unit 20 side. Here, the resistance value of the first resistor 46 is preferably equal to the resistance value of the second resistor 48, and the resistance value of the fourth resistor 52 is preferably substantially equal to the resistance value of the third resistor 50. That is, the voltage applied to the first input terminal of the first comparison unit 54 is the voltage V1 at one end of the series resistor 14 on the main amplification unit 20 side. For this reason, the first comparison unit 54 calculates the difference (5 kΩ × Vc) between the voltage V1 applied to the first input terminal and the voltage V1 + (5 kΩ × Vc−200 kΩ × Vf) / 205 kΩ input to the second input terminal. −200 kΩ × Vf) / 205 kΩ is amplified and output. That is, the first comparison unit 54 outputs a voltage corresponding to the magnitude relationship between Vc and Vf weighted by the resistance values of the second resistor 48 and the third resistor 50.

第1ダイオード56は、第1比較結果電圧に基づいて、主増幅部20に入力される入力電圧を制限することにより、主増幅部20が出力する直流電流を制限する。本例において第1ダイオード56は、第1比較部54の出力端にカソードが接続され、主増幅部20の入力端にアノードが接続される。また、第1比較部54は、(5kΩ×Vc−200kΩ×Vf)が負の場合、即ち、被試験デバイス300に流れる直流電流が上限値より大きい場合、第1ダイオード56をオン状態にする第1比較結果電圧を出力する。これにより、抵抗12における降下電圧が増加し、主増幅部20への入力電圧が制限される。このため、被試験デバイス300に流れる直流電流が上限値より小さくなるように制限される。また第1比較部54は、(5kΩ×Vc−200kΩ×Vf)が正の場合、即ち、被試験デバイス300に流れる直流電流が上限値より小さい場合、第1ダイオード56をオフ状態にする第1比較結果電圧を出力する。このような構成により、被試験デバイス300に流れる直流電流を、所定の上限値以下とすることができる。   The first diode 56 limits the direct current output from the main amplifying unit 20 by limiting the input voltage input to the main amplifying unit 20 based on the first comparison result voltage. In this example, the first diode 56 has a cathode connected to the output terminal of the first comparison unit 54 and an anode connected to the input terminal of the main amplification unit 20. Further, the first comparison unit 54 turns the first diode 56 on when (5 kΩ × Vc−200 kΩ × Vf) is negative, that is, when the direct current flowing through the device under test 300 is larger than the upper limit value. 1 Outputs the comparison result voltage. As a result, the voltage drop across the resistor 12 increases, and the input voltage to the main amplifier 20 is limited. For this reason, the direct current flowing through the device under test 300 is limited to be smaller than the upper limit value. Further, the first comparison unit 54 sets the first diode 56 in the OFF state when (5 kΩ × Vc−200 kΩ × Vf) is positive, that is, when the direct current flowing through the device under test 300 is smaller than the upper limit value. The comparison result voltage is output. With such a configuration, the direct current flowing through the device under test 300 can be set to a predetermined upper limit value or less.

また上述したように、第2クランプ回路60は、被試験デバイス300に流れる直流電流が、所定の下限値以上となるように、主増幅部20の入力電圧を制御する。第2クランプ回路60は、第2制限電圧出力部62、第1抵抗66、第2抵抗68、第3抵抗70、第4抵抗72、及び第2クランプ部78を有する。第2制限電圧出力部62は、例えばデジタルアナログコンバータであって、与えられるデジタル値に応じた電圧を出力してよい。   Further, as described above, the second clamp circuit 60 controls the input voltage of the main amplifying unit 20 so that the direct current flowing through the device under test 300 is equal to or higher than a predetermined lower limit value. The second clamp circuit 60 includes a second limit voltage output unit 62, a first resistor 66, a second resistor 68, a third resistor 70, a fourth resistor 72, and a second clamp unit 78. The second limit voltage output unit 62 is, for example, a digital / analog converter, and may output a voltage corresponding to a given digital value.

第2制限電圧出力部62は、被試験デバイス300に流れる直流電流の下限値を規定する。本例において、第2制限電圧出力部62は、直流電流の下限値に応じた第2制限電圧を出力する。尚、第2制限電圧出力部62は、主増幅部20が出力する直流電圧を基準として、第2制限電圧を出力する。つまり、第2制限電圧出力部62は、主増幅部20が出力する直流電圧を受け取り、当該直流電圧に対して、直流電流の下限値に応じた電圧差を有する第2制限電圧を出力する。例えば主増幅部20が出力する直流電圧をV1とし、直流電流の上限値に応じた電圧をVcとすると、第2制限電圧出力部62が出力する第2制限電圧は、V1−Vcである。   The second limit voltage output unit 62 defines a lower limit value of the direct current flowing through the device under test 300. In this example, the second limit voltage output unit 62 outputs a second limit voltage corresponding to the lower limit value of the direct current. The second limit voltage output unit 62 outputs the second limit voltage with reference to the DC voltage output from the main amplification unit 20. That is, the second limit voltage output unit 62 receives the DC voltage output from the main amplification unit 20, and outputs a second limit voltage having a voltage difference corresponding to the lower limit value of the DC current with respect to the DC voltage. For example, when the DC voltage output from the main amplifier 20 is V1, and the voltage corresponding to the upper limit value of the DC current is Vc, the second limit voltage output from the second limit voltage output unit 62 is V1-Vc.

第2クランプ部78は、第2制限電圧と、直列抵抗14の両端における降下電圧とに基づいて、主増幅部20が出力する直流電流を制限する。本例において第2クランプ部78は、第2比較部74及び第2ダイオード76を有する。   The second clamp unit 78 limits the direct current output from the main amplification unit 20 based on the second limit voltage and the voltage drop across the series resistor 14. In this example, the second clamp part 78 includes a second comparison part 74 and a second diode 76.

第2比較部74は、第1比較部54と略同一の特性を有する差動回路であってよい。第2比較部74の第1入力端子は、第1抵抗66及び第4抵抗72の接続点に接続される。また、第2比較部74の第2入力端子は、第2抵抗68及び第3抵抗70の接続点に接続される。また、第2ダイオード76は、第2比較部74の出力端にアノードが接続され、主増幅部20の入力端にカソードが接続される。第2ダイオード76は、第2比較部74が出力する第2比較結果電圧に基づいて、主増幅部20への入力電圧の下限を制限することにより、被試験デバイス300に流れる直流電流の下限を制限する。   The second comparison unit 74 may be a differential circuit having substantially the same characteristics as the first comparison unit 54. The first input terminal of the second comparison unit 74 is connected to the connection point of the first resistor 66 and the fourth resistor 72. The second input terminal of the second comparison unit 74 is connected to the connection point of the second resistor 68 and the third resistor 70. The second diode 76 has an anode connected to the output terminal of the second comparison unit 74 and a cathode connected to the input terminal of the main amplification unit 20. The second diode 76 limits the lower limit of the direct current flowing through the device under test 300 by limiting the lower limit of the input voltage to the main amplification unit 20 based on the second comparison result voltage output from the second comparison unit 74. Restrict.

第1抵抗66、第2抵抗68、第3抵抗70、及び第4抵抗72は、第1クランプ回路40における第1抵抗46、第2抵抗48、第3抵抗50、及び第4抵抗52と同一の抵抗であり、同様の接続がなされてよい。   The first resistor 66, the second resistor 68, the third resistor 70, and the fourth resistor 72 are the same as the first resistor 46, the second resistor 48, the third resistor 50, and the fourth resistor 52 in the first clamp circuit 40. A similar connection may be made.

このような構成により、第2比較部74は、直列抵抗14における降下電圧が、第2制限電圧より小さい場合に、第2ダイオード76をオン状態にする第2比較結果電圧を出力し、当該降下電圧が、第2制限電圧より大きい場合に、第2ダイオード76をオフ状態にする第2比較結果電圧を出力する。このような構成により、被試験デバイス300に流れる直流電流を、所定の下限値以上とすることができる。   With such a configuration, the second comparison unit 74 outputs the second comparison result voltage that turns on the second diode 76 when the drop voltage in the series resistor 14 is smaller than the second limit voltage, and the drop When the voltage is higher than the second limit voltage, a second comparison result voltage that turns off the second diode 76 is output. With such a configuration, the direct current flowing through the device under test 300 can be set to a predetermined lower limit value or more.

また、本例におけるクランプ装置30は、主増幅部20が出力する直流電圧V1を基準として動作する。従って、第1抵抗(46、66)、第2抵抗(48、68)、第3抵抗(50、70)、及び第4抵抗(52、72)に印加される電圧を小さくすることができる。このため、これらの抵抗の抵抗値のばらつきにより生じるCMR誤差を低減することができる。特に、主増幅部20が出力する直流電圧V1が高電圧の場合に、その効果はより顕著になる。   Further, the clamping device 30 in this example operates based on the DC voltage V1 output from the main amplifying unit 20. Therefore, the voltage applied to the first resistor (46, 66), the second resistor (48, 68), the third resistor (50, 70), and the fourth resistor (52, 72) can be reduced. Therefore, it is possible to reduce CMR errors caused by variations in resistance values of these resistors. In particular, when the DC voltage V1 output from the main amplifier 20 is a high voltage, the effect becomes more remarkable.

また、クランプ装置30が接地電位を基準にして動作する場合、クランプ装置30には、主増幅部20が出力する直流電圧に応じた高圧の電源電圧を供給する必要がある。しかし、本例におけるクランプ装置30は、主増幅部20が出力する直流電圧を基準として動作するので、高圧の電源電圧を供給しなくともよい。例えば+Vcから−Vcの範囲で動作できる電源電圧を供給すればよい。   When the clamp device 30 operates with reference to the ground potential, it is necessary to supply the clamp device 30 with a high-voltage power supply voltage corresponding to the DC voltage output from the main amplification unit 20. However, since the clamping device 30 in this example operates based on the DC voltage output from the main amplifying unit 20, it is not necessary to supply a high-voltage power supply voltage. For example, a power supply voltage that can operate in a range of + Vc to −Vc may be supplied.

図2は、測定回路100の構成の他の例を示す図である。本例における測定回路100は、図1において説明した測定回路100の構成に対し、第4抵抗(52、72)を有さない点が異なる。また、本例における第3抵抗50は、第1抵抗46及び第1比較部54の接続点と、第1制限電圧出力部42の出力端との間に設けられる。同様に、第3抵抗70は、第1抵抗66及び第2比較部74の接続点と、第2制限電圧出力部62の出力端との間に設けられる。他の構成は、図1において同一の符号を付した構成要素と同一である。   FIG. 2 is a diagram illustrating another example of the configuration of the measurement circuit 100. The measurement circuit 100 in this example is different from the configuration of the measurement circuit 100 described in FIG. 1 in that the fourth resistance (52, 72) is not included. Further, the third resistor 50 in this example is provided between the connection point of the first resistor 46 and the first comparison unit 54 and the output terminal of the first limit voltage output unit 42. Similarly, the third resistor 70 is provided between the connection point of the first resistor 66 and the second comparison unit 74 and the output terminal of the second limit voltage output unit 62. The other configurations are the same as the components given the same reference numerals in FIG.

図1において、直列に接続された第1抵抗(46、66)及び第4抵抗(52、72)の両端には、共に主増幅部20が出力する直流電圧V1が印加される。このため、図2に示すように、測定回路100において第4抵抗(52、72)を省略した場合であっても、図1において説明した測定回路100と同一の動作となる。また、本例においては、第3抵抗50及び70の接続先を変更したので、第1制限電圧出力部42及び第2制限電圧出力部62の出力電圧の極性も変更する。例えば、第1制限電圧出力部42の出力電圧をV1−Vcとして、第2制限電圧出力部62の出力電圧をV1+Vcとしてよい。   In FIG. 1, the DC voltage V1 output from the main amplifier 20 is applied to both ends of the first resistor (46, 66) and the fourth resistor (52, 72) connected in series. Therefore, as shown in FIG. 2, even if the fourth resistor (52, 72) is omitted in the measurement circuit 100, the operation is the same as that of the measurement circuit 100 described in FIG. In this example, since the connection destination of the third resistors 50 and 70 is changed, the polarities of the output voltages of the first limit voltage output unit 42 and the second limit voltage output unit 62 are also changed. For example, the output voltage of the first limit voltage output unit 42 may be V1-Vc, and the output voltage of the second limit voltage output unit 62 may be V1 + Vc.

図3は、測定回路100の構成の他の例を示す図である。本例における測定回路100は、図1において説明した測定回路100の構成に対し、バッファ80を更に備える。他の構成要素は、図1において同一の符号を付した構成要素と同様の機能及び構成を有してよい。   FIG. 3 is a diagram illustrating another example of the configuration of the measurement circuit 100. The measurement circuit 100 in this example further includes a buffer 80 with respect to the configuration of the measurement circuit 100 described in FIG. Other components may have the same functions and configurations as the components denoted by the same reference numerals in FIG.

バッファ80は、主増幅部20に入力される入力電圧を分岐して受け取り、クランプ装置30に入力する。本例においてバッファ80は、抵抗12と主増幅部20の入力端との接続点から、入力電圧を分岐して受け取る。   The buffer 80 branches and receives the input voltage input to the main amplification unit 20 and inputs it to the clamp device 30. In this example, the buffer 80 branches and receives the input voltage from the connection point between the resistor 12 and the input terminal of the main amplifier 20.

また、図1における第1制限電圧出力部42及び第2制限電圧出力部62は、主増幅部20が出力する直流電圧を基準として動作したが、本例における第1制限電圧出力部42及び第2制限電圧出力部62は、バッファ80が出力する入力電圧を基準として動作する。   In addition, the first limit voltage output unit 42 and the second limit voltage output unit 62 in FIG. 1 operate based on the DC voltage output from the main amplification unit 20, but the first limit voltage output unit 42 and the second limit voltage output unit 42 in this example are the same. The 2 limit voltage output unit 62 operates based on the input voltage output from the buffer 80.

また、また、図1における第4抵抗(52、72)の一端には主増幅部20が出力する直流電圧が印加されたが、本例における第4抵抗(52、72)の当該一端には、バッファ80が出力する入力電圧が印加される。   Moreover, although the DC voltage output from the main amplifier 20 is applied to one end of the fourth resistor (52, 72) in FIG. 1, the one end of the fourth resistor (52, 72) in this example is applied to the one end of the fourth resistor (52, 72). The input voltage output from the buffer 80 is applied.

主増幅部20における増幅率が、例えば1倍である場合、このような構成によっても、図1において説明した測定回路100と同様の効果を奏することができる。ただし、主増幅部20における増幅率は1倍に限定されない。   When the amplification factor in the main amplifying unit 20 is, for example, 1 time, the same effect as that of the measurement circuit 100 described in FIG. However, the amplification factor in the main amplification unit 20 is not limited to 1 time.

図4は、本発明の一つの実施形態に係る試験装置200の構成の一例を示す図である。試験装置200は、半導体回路等の被試験デバイス300を試験する装置であって、測定回路100、パターン入力部120、及び判定部110を備える。   FIG. 4 is a diagram showing an example of the configuration of the test apparatus 200 according to one embodiment of the present invention. The test apparatus 200 is an apparatus for testing a device under test 300 such as a semiconductor circuit, and includes a measurement circuit 100, a pattern input unit 120, and a determination unit 110.

測定回路100は、図1から図3において説明した測定回路100と同一の回路である。つまり、測定回路100は、被試験デバイス300に電源電力を供給し、且つ被試験デバイス300の電圧印加電流測定を行う。   The measurement circuit 100 is the same circuit as the measurement circuit 100 described with reference to FIGS. That is, the measurement circuit 100 supplies power to the device under test 300 and measures the voltage application current of the device under test 300.

判定部110は、測定回路100における測定結果に基づいて、被試験デバイス300の良否を判定する。例えば判定部110は、図1において説明した電流測定部18が測定した直流電流の電流値が所定の範囲内であるか否かに基づいて被試験デバイス300の良否を判定してよい。   The determination unit 110 determines pass / fail of the device under test 300 based on the measurement result in the measurement circuit 100. For example, the determination unit 110 may determine pass / fail of the device under test 300 based on whether or not the current value of the direct current measured by the current measurement unit 18 described in FIG. 1 is within a predetermined range.

また、被試験デバイス300の静止時における直流試験を行う場合、測定回路100は、パターン入力部120が試験パターンを入力しない状態において測定を行ってよい。また、被試験デバイス300の動作時における直流試験を行う場合、測定回路100は、パターン入力部120が試験パターンを入力している状態において測定を行ってよい。   When performing a direct current test when the device under test 300 is stationary, the measurement circuit 100 may perform measurement in a state where the pattern input unit 120 does not input a test pattern. When performing a DC test during operation of the device under test 300, the measurement circuit 100 may perform measurement in a state where the pattern input unit 120 is inputting a test pattern.

パターン入力部120は、例えば被試験デバイス300に含まれる所定の論理回路の状態を順次変化させる試験パターンを、被試験デバイス300に入力してよい。この場合、当該論理回路が正常であるか否かを検出できる。また、パターン入力部120は、被試験デバイス300に含まれる複数の論理回路を順番に動作させる試験パターンを、被試験デバイスに入力してもよい。この場合、被試験デバイス300における不良箇所を特定することができる。   The pattern input unit 120 may input, for example, a test pattern that sequentially changes the state of a predetermined logic circuit included in the device under test 300 to the device under test 300. In this case, it is possible to detect whether or not the logic circuit is normal. The pattern input unit 120 may input a test pattern for sequentially operating a plurality of logic circuits included in the device under test 300 to the device under test. In this case, a defective portion in the device under test 300 can be specified.

以上、本発明(一)側面を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。   As mentioned above, although the aspect (1) of this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.

Claims (9)

被試験デバイスに直流電圧を印加し、前記被試験デバイスに流れる直流電流を測定する測定回路であって、
入力電圧に応じて前記直流電圧を生成し、前記被試験デバイスに印加する主増幅部と、
前記主増幅部の出力端と前記被試験デバイスの入力端との間に直列に設けられた直列抵抗と、
前記主増幅部が出力する前記直流電流の電流値を制限するクランプ回路と
を備え、
前記クランプ回路は、
前記主増幅部が出力する前記直流電圧を受け取り、前記直流電圧に対して、前記直流電流の制限値に応じた電圧差を有する第1制限電圧を出力する第1制限電圧出力部と、
前記第1制限電圧と、前記直列抵抗の両端における降下電圧とに基づいて、前記主増幅部が出力する前記直流電流を制限する第1クランプ部と
を有する測定回路。
A measurement circuit that applies a DC voltage to a device under test and measures a DC current flowing through the device under test,
A main amplifying unit that generates the DC voltage according to an input voltage and applies the generated DC voltage to the device under test;
A series resistor provided in series between the output terminal of the main amplifier and the input terminal of the device under test;
A clamp circuit that limits a current value of the direct current output by the main amplification unit,
The clamp circuit is
A first limit voltage output unit that receives the DC voltage output by the main amplification unit and outputs a first limit voltage having a voltage difference corresponding to a limit value of the DC current with respect to the DC voltage;
A measurement circuit comprising: a first clamp unit configured to limit the DC current output from the main amplification unit based on the first limit voltage and a voltage drop across the series resistor.
前記第1クランプ部は、
前記降下電圧と、前記第1制限電圧に応じた電圧との比較結果に基づく第1比較結果電圧を出力する第1比較部と、
前記第1比較結果電圧に基づいて、前記入力電圧を制限することにより、前記直流電流を制限する第1ダイオードと
を有する請求項1に記載の測定回路。
The first clamp part is
A first comparison unit that outputs a first comparison result voltage based on a comparison result between the drop voltage and a voltage according to the first limit voltage;
The measurement circuit according to claim 1, further comprising: a first diode that limits the DC current by limiting the input voltage based on the first comparison result voltage.
前記第1制限電圧出力部は、前記直流電流の上限値に応じた前記第1制限電圧を出力し、
前記第1ダイオードは、前記第1比較部の出力端にカソードが接続され、前記主増幅部の入力端にアノードが接続され、
前記第1比較部は、前記降下電圧が、前記第1制限電圧に応じた電圧より大きい場合に、前記第1ダイオードをオン状態にする前記第1比較結果電圧を出力し、前記降下電圧が、前記第1制限電圧に応じた電圧より小さい場合に、前記第1ダイオードをオフ状態にする前記第1比較結果電圧を出力する
請求項2に記載の測定回路。
The first limit voltage output unit outputs the first limit voltage according to the upper limit value of the direct current,
The first diode has a cathode connected to an output terminal of the first comparison unit, an anode connected to an input terminal of the main amplification unit,
The first comparison unit outputs the first comparison result voltage for turning on the first diode when the drop voltage is larger than a voltage corresponding to the first limit voltage, and the drop voltage is The measurement circuit according to claim 2, wherein the first comparison result voltage for turning off the first diode is output when the voltage is smaller than a voltage corresponding to the first limit voltage.
前記第1比較部は、第1及び第2の入力端子を有し、前記第1入力端子及び前記第2入力端子に入力される電圧の差に応じた前記第1比較結果電圧を出力する差動回路であり、
前記第1クランプ部は、
前記直列抵抗の前記主増幅部側の一端と、前記第1比較部の前記第1入力端子とを接続する第1抵抗と、
前記直列抵抗の前記被試験デバイス側の一端と、前記第1比較部の前記第2入力端子とを接続し、前記第1抵抗と抵抗値が略等しい第2抵抗と、
前記第1制限電圧出力部の出力端と、前記第2抵抗及び前記第2入力端子の接続点とを接続し、前記第2抵抗より抵抗値が大きい第3抵抗と
を更に有する請求項3に記載の測定回路。
The first comparison unit includes first and second input terminals, and outputs a first comparison result voltage according to a difference between voltages input to the first input terminal and the second input terminal. Dynamic circuit,
The first clamp part is
A first resistor that connects one end of the series resistor on the main amplification unit side and the first input terminal of the first comparison unit;
A second resistor that connects one end of the series resistor on the device under test side and the second input terminal of the first comparator, and has a resistance value substantially equal to the first resistor;
The output terminal of the first limit voltage output unit is connected to a connection point between the second resistor and the second input terminal, and further includes a third resistor having a resistance value larger than that of the second resistor. The described measurement circuit.
前記第1クランプ部は、前記第1抵抗の前記第1比較部側の一端と、前記直列抵抗の前記主増幅部側の一端との間に設けられ、前記第3抵抗と抵抗値が略等しい第4抵抗を更に有する請求項4に記載の測定回路。  The first clamp unit is provided between one end of the first resistor on the first comparison unit side and one end of the series resistor on the main amplification unit side, and has a resistance value substantially equal to the third resistor. The measurement circuit according to claim 4, further comprising a fourth resistor. 前記主増幅部が出力する前記直流電圧を受け取り、前記直流電圧に対して、前記直流電流の下限値に応じた電圧差を有する第2制限電圧を出力する第2制限電圧出力部と、
前記第2制限電圧と、前記直列抵抗の両端における降下電圧とに基づいて、前記主増幅部が出力する前記直流電流の下限を制限する第2クランプ部と
を更に備え、
前記第2クランプ部は、
前記降下電圧と、前記第2制限電圧に応じた電圧との比較結果に基づく第2比較結果電圧を出力する第2比較部と、
前記第2比較部の出力端にアノードが接続され、前記主増幅部の入力端にカソードが接続され、前記第2比較結果電圧に基づいて、前記入力電圧の下限を制限することにより、前記直流電流の下限を制限する第2ダイオードと
を有し、
前記第2比較部は、前記降下電圧が、前記第2制限電圧に応じた電圧より小さい場合に、前記第2ダイオードをオン状態にする前記第2比較結果電圧を出力し、前記降下電圧が、前記第2制限電圧に応じた電圧より大きい場合に、前記第2ダイオードをオフ状態にする前記第2比較結果電圧を出力する請求項4に記載の測定回路。
A second limit voltage output unit that receives the DC voltage output by the main amplification unit and outputs a second limit voltage having a voltage difference corresponding to a lower limit value of the DC current with respect to the DC voltage;
A second clamping unit for limiting a lower limit of the direct current output from the main amplification unit based on the second limiting voltage and a voltage drop across the series resistor;
The second clamp part is
A second comparison unit that outputs a second comparison result voltage based on a comparison result between the drop voltage and a voltage corresponding to the second limit voltage;
The anode is connected to the output terminal of the second comparison unit, the cathode is connected to the input terminal of the main amplification unit, and the DC voltage is limited by limiting the lower limit of the input voltage based on the second comparison result voltage. A second diode that limits the lower limit of the current,
The second comparison unit outputs the second comparison result voltage that turns on the second diode when the drop voltage is smaller than a voltage corresponding to the second limit voltage, and the drop voltage is 5. The measurement circuit according to claim 4, wherein the second comparison result voltage for turning off the second diode is output when the voltage is higher than a voltage corresponding to the second limit voltage. 6.
被試験デバイスに直流電圧を印加し、前記被試験デバイスに流れる直流電流を測定する測定回路であって、
入力電圧に応じて前記直流電圧を生成し、前記被試験デバイスに印加する主増幅部と、
前記主増幅部の出力端と前記被試験デバイスの入力端との間に直列に設けられた直列抵抗と、
前記主増幅部が出力する前記直流電流の電流値を制限するクランプ回路と、
前記入力電圧を分岐して受け取り、前記クランプ回路に入力するバッファと
を備え、
前記クランプ回路は、
前記主増幅部が出力する前記直流電圧を受け取り、前記バッファが入力する前記入力電圧に対して、前記直流電流の制限値に応じた電圧差を有する第1制限電圧を出力する第1制限電圧出力部と、
前記第1制限電圧と、前記直列抵抗の両端における降下電圧とに基づいて、前記主増幅部が出力する前記直流電流を制限する第1クランプ部と
を有する測定回路。
A measurement circuit that applies a DC voltage to a device under test and measures a DC current flowing through the device under test,
A main amplifying unit that generates the DC voltage according to an input voltage and applies the generated DC voltage to the device under test;
A series resistor provided in series between the output terminal of the main amplifier and the input terminal of the device under test;
A clamp circuit that limits a current value of the direct current output by the main amplification unit;
A buffer that branches and receives the input voltage and inputs the input voltage to the clamp circuit;
The clamp circuit is
A first limit voltage output that receives the DC voltage output from the main amplifier and outputs a first limit voltage having a voltage difference corresponding to a limit value of the DC current with respect to the input voltage input by the buffer. And
A measurement circuit comprising: a first clamp unit configured to limit the DC current output from the main amplification unit based on the first limit voltage and a voltage drop across the series resistor.
被試験デバイスを試験する試験装置であって、
前記被試験デバイスに直流電圧を供給し、前記被試験デバイスに流れる直流電流を測定する測定回路と、
前記測定回路が測定した前記直流電流に基づいて、前記被試験デバイスの良否を判定する判定部と
を備え、
前記測定回路は、
入力電圧に応じて前記直流電圧を生成し、前記被試験デバイスに印加する主増幅部と、
前記主増幅部の出力端と前記被試験デバイスの入力端との間に直列に設けられた直列抵抗と、
前記主増幅部が出力する前記直流電流の電流値を制限するクランプ回路と
を有し、
前記クランプ回路は、
前記主増幅部が出力する前記直流電圧を受け取り、前記直流電圧に対して、前記直流電流の制限値に応じた電圧差を有する第1制限電圧を出力する第1制限電圧出力部と、
前記第1制限電圧と、前記直列抵抗の両端における降下電圧とに基づいて、前記主増幅部が出力する前記直流電流を制限する第1クランプ部と
を含む試験装置。
A test apparatus for testing a device under test,
A measurement circuit for supplying a direct current voltage to the device under test and measuring a direct current flowing through the device under test;
A determination unit for determining pass / fail of the device under test based on the direct current measured by the measurement circuit;
The measurement circuit includes:
A main amplifying unit that generates the DC voltage according to an input voltage and applies the generated DC voltage to the device under test;
A series resistor provided in series between the output terminal of the main amplifier and the input terminal of the device under test;
A clamp circuit that limits a current value of the direct current output by the main amplification unit, and
The clamp circuit is
A first limit voltage output unit that receives the DC voltage output by the main amplification unit and outputs a first limit voltage having a voltage difference corresponding to a limit value of the DC current with respect to the DC voltage;
A test apparatus comprising: a first clamp unit that limits the DC current output from the main amplification unit based on the first limit voltage and a voltage drop across the series resistor.
被試験デバイスを試験する試験装置であって、
前記被試験デバイスに直流電圧を供給し、前記被試験デバイスに流れる直流電流を測定する測定回路と、
前記測定回路が測定した前記直流電流に基づいて、前記被試験デバイスの良否を判定する判定部と
を備え、
前記測定回路は、
入力電圧に応じて前記直流電圧を生成し、前記被試験デバイスに印加する主増幅部と、
前記主増幅部の出力端と前記被試験デバイスの入力端との間に直列に設けられた直列抵抗と、
前記主増幅部が出力する前記直流電流の電流値を制限するクランプ回路と、
前記入力電圧を分岐して受け取り、前記クランプ回路に入力するバッファと
を有し、
前記クランプ回路は、
前記主増幅部が出力する前記直流電圧を受け取り、前記バッファが入力する前記入力電圧に対して、前記直流電流の制限値に応じた電圧差を有する第1制限電圧を出力する第1制限電圧出力部と、
前記第1制限電圧と、前記直列抵抗の両端における降下電圧とに基づいて、前記主増幅部が出力する前記直流電流を制限する第1クランプ部と
を含む試験装置。
A test apparatus for testing a device under test,
A measurement circuit for supplying a direct current voltage to the device under test and measuring a direct current flowing through the device under test;
A determination unit for determining pass / fail of the device under test based on the direct current measured by the measurement circuit;
The measurement circuit includes:
A main amplifying unit that generates the DC voltage according to an input voltage and applies the generated DC voltage to the device under test;
A series resistor provided in series between the output terminal of the main amplifier and the input terminal of the device under test;
A clamp circuit that limits a current value of the direct current output by the main amplification unit;
A buffer that branches and receives the input voltage and inputs the input voltage to the clamp circuit;
The clamp circuit is
A first limit voltage output that receives the DC voltage output from the main amplifier and outputs a first limit voltage having a voltage difference corresponding to a limit value of the DC current with respect to the input voltage input by the buffer. And
A test apparatus comprising: a first clamp unit that limits the DC current output from the main amplification unit based on the first limit voltage and a voltage drop across the series resistor.
JP2008544121A 2006-11-16 2007-11-09 Measurement circuit and test equipment Active JP5022377B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008544121A JP5022377B2 (en) 2006-11-16 2007-11-09 Measurement circuit and test equipment

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006310358 2006-11-16
JP2006310358 2006-11-16
PCT/JP2007/071839 WO2008059766A1 (en) 2006-11-16 2007-11-09 Measuring circuit and test device
JP2008544121A JP5022377B2 (en) 2006-11-16 2007-11-09 Measurement circuit and test equipment

Publications (2)

Publication Number Publication Date
JPWO2008059766A1 JPWO2008059766A1 (en) 2010-03-04
JP5022377B2 true JP5022377B2 (en) 2012-09-12

Family

ID=39401573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008544121A Active JP5022377B2 (en) 2006-11-16 2007-11-09 Measurement circuit and test equipment

Country Status (5)

Country Link
JP (1) JP5022377B2 (en)
KR (1) KR101026128B1 (en)
CN (1) CN101542304B (en)
TW (1) TWI347446B (en)
WO (1) WO2008059766A1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5461379B2 (en) * 2010-12-15 2014-04-02 株式会社アドバンテスト Test equipment
CN102288899B (en) * 2011-07-18 2013-06-12 电子科技大学 Precise constant-current constant-voltage applying test circuit
CN103926499B (en) * 2013-12-27 2017-01-18 武汉天马微电子有限公司 Device and method for detecting multiple-time programming circuit automatically
JP7337723B2 (en) 2020-02-07 2023-09-04 日置電機株式会社 Current supply circuit and resistance measuring device
WO2021173635A1 (en) 2020-02-24 2021-09-02 Analog Devices, Inc. Output voltage glitch reduction in test systems

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2136473Y (en) * 1992-07-30 1993-06-16 蔡冰 Clamp-on tester
JPH1082837A (en) 1996-09-06 1998-03-31 Advantest Corp Lsi test device
JP2002277505A (en) 2001-03-21 2002-09-25 Advantest Corp Power unit for dc characteristic measurement and semiconductor tester

Also Published As

Publication number Publication date
WO2008059766A1 (en) 2008-05-22
CN101542304A (en) 2009-09-23
KR20090084936A (en) 2009-08-05
TW200834100A (en) 2008-08-16
KR101026128B1 (en) 2011-04-05
JPWO2008059766A1 (en) 2010-03-04
CN101542304B (en) 2011-11-16
TWI347446B (en) 2011-08-21

Similar Documents

Publication Publication Date Title
JP5183585B2 (en) Measuring apparatus, test apparatus and measuring method
US7521937B2 (en) Measurement circuit and test apparatus
US20070103174A1 (en) Direct current test apparatus
JP5022377B2 (en) Measurement circuit and test equipment
US20190204365A1 (en) Methods and related systems of a readout circuit for use with a wheatstone bridge sensor
JP4977013B2 (en) Power application circuit and test apparatus
US7446554B2 (en) Direct current measuring apparatus and limiting circuit
US20100085034A1 (en) Current Measurement Circuit, Current Detection Circuit And Saturation Prevention And Recovery Circuit For Operational Amplifier
JP4481983B2 (en) Power supply current measuring device and test device
US6781364B2 (en) Electron device testing apparatus having high current and low current testing features
JP2006349466A (en) Temperature detecting device
US20070262778A1 (en) Dc test apparatus
JP5989171B1 (en) CURRENT DETECTION CIRCUIT AND ELECTRIC CONTROL DEVICE FOR VEHICLE HAVING THE CIRCUIT
JP5500333B2 (en) DC test equipment and semiconductor test equipment
JP2008209998A (en) Voltage generator
JP4803161B2 (en) Power transistor circuit
JP2009287956A (en) Semiconductor test apparatus
JP2016154427A (en) Switching power supply device
JP2009025139A (en) Circuit for measuring voltage application current
JP2018082549A (en) Switching power supply device
JP2008145422A (en) Direct current measuring device and limiting circuit
JP2010054493A (en) Voltage-applied current measurement device and test equipment using it
JP2007285942A (en) Switching device and test system using it

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120615

R150 Certificate of patent or registration of utility model

Ref document number: 5022377

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250