JP5018705B2

JP5018705B2 - 絶縁形スイッチング電源装置

Info

Publication number: JP5018705B2
Application number: JP2008224904A
Authority: JP
Inventors: 裕介山本
Original assignee: Toyota Industries Corp
Current assignee: Toyota Industries Corp
Priority date: 2008-09-02
Filing date: 2008-09-02
Publication date: 2012-09-05
Anticipated expiration: 2028-09-02
Also published as: JP2010063238A

Description

本発明は、絶縁形スイッチング電源装置に関するものである。

特許文献１には、負荷に印加する出力電圧を検出して誤差増幅器において第１の基準電圧と比較して当該誤差増幅器の出力信号に対応してスイッチング素子のオン・オフ期間を制御する際に、比較器において前記誤差増幅器の出力信号と第２の基準電圧とを比較して誤差増幅器の出力信号が第２の基準電圧を超えた時の比較出力信号を前記誤差増幅器の電圧検出信号の入力端子に加えることにより、負荷の急変に伴う出力電圧のオーバーシュートを低減している。

トランスの一次側回路に流れる一次側電流と二次側回路に流れる二次側電流との関係において、一次側電流が大きくなれば二次側電流も大きくなり、一次側電流が小さくなれば二次側電流も小さくなる。このように一次側電流と二次側電流とは一対一の関係がある。

一方、絶縁形スイッチング電源装置において、例えば、図４に示すような回路構成とする場合がある。トランスＴの二次側の出力電圧Ｖ２を一定に保持するための定電圧回路（電圧フィードバック回路）１００が設けられている。定電圧回路１００では、差動増幅回路１０１で出力電圧Ｖ２と基準電圧Ｖｒ１との差を増幅し、コンパレータ１０２で三角波信号と比較し、その比較結果に基づいてドライブ回路１２０を介してスイッチング素子Ｑ１，Ｑ２をＰＷＭ制御している。さらに、トランスＴの一次側において電圧垂下回路（電流フィードバック回路）１１０が設けられている。電圧垂下回路１１０は、一次側電流Ｉ１に応じて出力を低下させていく回路であって、電流検出回路１１１により一次側電流Ｉ１を検出して差動増幅回路１１２で基準電圧Ｖｒ２との差を増幅し、コンパレータ１１３で三角波信号と比較し、その比較結果に基づいてドライブ回路１２０を介してスイッチング素子Ｑ１，Ｑ２をＰＷＭ制御している。これにより、図５に示すように、二次側電流Ｉ２が予め設定された閾値以上になるとオンデューティを小さくして二次側の出力電圧Ｖ２を低下させる。
特開２００６−１６６６１３号公報

ところが、特許文献１においては比較器から出力される比較出力信号を加算しているため、加算される値が常に一定になってしまう問題がある。また、図４の絶縁形スイッチング電源装置においては、二次側電流Ｉ２が大きくなったときに急峻に二次側の出力電圧Ｖ２を低下させることができない。また、一次側の入力電圧Ｖｉｎが大きく変化したときには大きく二次側の出力電圧Ｖ２を変化させることができない。

本発明は、このような背景の下になされたものであり、その目的は、一次側電流が大きくなったときに急峻に二次側の出力電圧を低下させることができる絶縁形スイッチング電源装置を提供することにある。

請求項１に記載の発明では、一次巻線と二次巻線とを有するトランスと、前記トランスの一次巻線に接続され、直流電圧を交流電圧に変換するスイッチング素子と、前記トランスの二次巻線にかかる電圧を整流する整流回路と、前記整流回路から出力される電圧を平滑する平滑回路と、前記平滑回路により平滑した後の出力電圧を検出して当該出力電圧が一定となるように前記スイッチング素子を制御する信号を出力する定電圧回路と、前記トランスの一次側回路に流れる一次側電流を検出して当該一次側電流が大きくなると前記出力電圧を低下させるように前記スイッチング素子を制御する信号を出力する電圧垂下回路と、を備えた絶縁形スイッチング電源装置において、前記電圧垂下回路は、前記一次側電流の検出信号と第１の基準電圧とが入力される誤差アンプ回路と、前記誤差アンプ回路の出力と第２の基準電圧とが入力され、前記誤差アンプ回路の出力と前記第２の基準電圧との差を増幅して出力する加算用アンプ回路とを有し、前記加算用アンプ回路の出力は、前記一次側電流の検出信号に加算され、前記誤差アンプ回路は、前記一次側電流の検出信号に前記加算用アンプ回路の出力を加算した値と前記第１の基準電圧との差を増幅して出力することを要旨とする。

請求項１に記載の発明によれば、定電圧回路によって、平滑回路により平滑した後の出力電圧が検出されて当該出力電圧が一定となるようにスイッチング素子が制御される。また、電圧垂下回路により、トランスの一次側回路に流れる一次側電流が検出されて当該一次側電流が大きくなると出力電圧が低下される。ここで、誤差アンプ回路において一次側電流の検出信号と第１の基準電圧とが入力される。さらに、加算用アンプ回路において誤差アンプ回路の出力と第２の基準電圧とが入力され、誤差アンプ回路の出力と第２の基準電圧との差が増幅して出力される。加算用アンプ回路の出力が一次側電流の検出信号に加算される。誤差アンプ回路により、一次側電流の検出信号に加算用アンプ回路の出力を加算した値と第１の基準電圧との差が増幅され出力される。よって、誤差アンプ回路の出力に応じて変化する加算用アンプ回路の出力を一次側電流の検出信号に加算することにより、一次側電流が大きくなったときに急峻に二次側の出力電圧を低下させることができる。

請求項２に記載の発明では、請求項１に記載の絶縁形スイッチング電源装置において前記電圧垂下回路は、前記誤差アンプ回路の出力と三角波信号とを入力してＰＷＭ信号を出力するＰＷＭコンパレータを備えるものであるとよい。

本発明によれば、一次側電流が大きくなったときに急峻に二次側の出力電圧を低下させることができる。

以下、本発明を具体化した一実施形態を図面に従って説明する。
図１には、本実施形態の絶縁形スイッチング電源装置（ＤＣ−ＤＣコンバータ）における回路構成を示す。

図１において絶縁形スイッチング電源装置として２石式プッシュプル形スイッチング電源装置１０を用いている。２石式プッシュプル形スイッチング電源装置１０はトランス２０を備えており、トランス２０は一次巻線２１と二次巻線２２とを有している。トランス２０の一次巻線２１に入力部３０が、また、二次巻線２２に出力部３１が接続されている。入力部３０から入力電圧Ｖｉｎが供給されてスイッチング電源装置１０を通して出力部３１に二次側出力電圧Ｖ２が送出される。

このスイッチング電源装置１０は、トランス２０の二次側の出力電圧Ｖ２が一定となるように後述するスイッチング素子Ｑ１，Ｑ２を制御する信号を出力する定電圧回路（電圧フィードバック回路）４０と、トランス２０の一次側回路に流れる一次側電流Ｉ１が大きくなると出力電圧Ｖ２を低下させるようにスイッチング素子Ｑ１，Ｑ２を制御する信号を出力する電圧垂下回路（電流フィードバック回路）５０を備えている。

トランス２０の一次巻線２１のセンタータップ２１ｃは入力部３０のプラス端子と接続されている。一次巻線２１の第１端子２１ａはスイッチング素子Ｑ１を介して入力部３０のマイナス端子と接続されている。一次巻線２１の第２端子２１ｂはスイッチング素子Ｑ２を介して入力部３０のマイナス端子と接続されている。スイッチング素子Ｑ１，Ｑ２として、ＩＧＢＴまたはパワーＭＯＳＦＥＴが用いられる。スイッチング素子Ｑ１，Ｑ２のゲートにはドライブ回路２３が接続され、ドライブ回路２３からの駆動信号によりスイッチング素子Ｑ１，Ｑ２がＰＷＭ制御される。また、コンデンサ２４が入力部３０のプラス端子とマイナス端子間に接続されている。トランス２０の一次巻線２１に接続されたスイッチング素子Ｑ１，Ｑ２により直流電圧が交流電圧に変換される。

一方、トランス２０の二次巻線２２のセンタータップ２２ｃは出力部３１のマイナス端子と接続されている。二次巻線２２の第１端子２２ａはダイオードＤ１とコイル２５とヒューズ２６を介して出力部３１のプラス端子と接続されている。ダイオードＤ１は、アノードが二次巻線２２の第１端子２２ａ側、カソードがコイル２５側となっている。トランス２０の二次巻線２２の第２端子２２ｂはダイオードＤ２を介してダイオードＤ１のカソードと接続されている。ダイオードＤ２は、アノードが二次巻線２２の第２端子２２ｂ側、カソードがダイオードＤ１のカソード側となっている。２つのダイオードＤ１，Ｄ２により整流回路２７が構成され、整流回路２７によりトランス２０の二次巻線２２にかかる電圧が整流される。

コンデンサ２８は、その一端がコイル２５におけるヒューズ２６側に接続されるとともに、他端が二次巻線２２のセンタータップ２２ｃ側（出力部３１のマイナス端子側）に接続されている。コイル２５とコンデンサ２８により平滑回路２９が構成され、平滑回路２９により整流回路２７から出力される電圧が平滑される。また、ヒューズ２６により最大出力電流、即ち、二次側電流Ｉ２として流れる最大電流が１５０アンペアに設定されている。

出力部３１のプラス端子とマイナス端子の間には、二次側出力電圧Ｖ２を検出する電圧検出器４１が設けられている。電圧検出器４１には、オペアンプ４２の反転入力端子が接続されている。オペアンプ４２の非反転入力端子には基準電源４３による基準電圧Ｖｒ１が入力される。オペアンプ４２は抵抗４４を介して負帰還がかけられている。オペアンプ４２と抵抗４４よりなる差動増幅回路によって電圧検出器４１による二次側出力電圧Ｖ２と基準電圧Ｖｒ１の差が増幅されてオペアンプ４２の出力端子から出力される。オペアンプ４２と抵抗４４と基準電源４３により誤差アンプ回路４５が構成されている。

オペアンプ４２の出力端子には、ＰＷＭコンパレータ４６のマイナス端子が接続されている。ＰＷＭコンパレータ４６のプラス端子には三角波信号が入力される。ＰＷＭコンパレータ４６においてオペアンプ４２の出力信号と三角波信号が比較され、その比較結果がパルス信号としてＰＷＭコンパレータ４６から出力される。

誤差アンプ回路４５とＰＷＭコンパレータ４６により定電圧回路（電圧フィードバック回路）４０が構成されている。
定電圧回路４０は、平滑回路２９により平滑した後の出力電圧Ｖ２を検出して当該出力電圧Ｖ２が一定となるようにスイッチング素子Ｑ１，Ｑ２を制御する信号を出力する。

入力部３０のプラス端子とトランス２０の一次巻線２１のセンタータップ２１ｃ間には、一次側電流Ｉ１を検出するための電流検出用抵抗５１が挿入されている。電流検出用抵抗５１の両端子間に一次側電流Ｉ１に応じた電圧が発生する。この電流検出用抵抗５１の両端は、オペアンプ５２の２つの入力端子、即ち、反転入力端子および非反転入力端子と接続されている。オペアンプ５２は抵抗５３を介して負帰還がかけられている。オペアンプ５２と抵抗５３よりなる差動増幅回路によって、電流検出用抵抗５１により発生した電圧が増幅されてオペアンプ５２の出力端子から出力される。電流検出用抵抗５１とオペアンプ５２と抵抗５３により電流検出回路５４が構成され、電流検出回路５４によりトランス２０の一次側回路に流れる一次側電流Ｉ１が検出される。

オペアンプ５２の出力端子には誤差アンプ（オペアンプ）５５の反転出力端子が接続されている。誤差アンプ５５の非反転入力端子には基準電源５６による基準電圧Ｖｒ２が入力される。誤差アンプ５５は抵抗５７を介して負帰還がかけられている。誤差アンプ５５と抵抗５７よりなる差動増幅回路によって、一次側電流Ｉ１の検出信号と基準電圧Ｖｒ２の差が増幅されて誤差アンプ５５の出力端子から出力される。誤差アンプ５５と抵抗５７と基準電源５６により誤差アンプ回路５８が構成される。

誤差アンプ５５の出力端子には、ＰＷＭコンパレータ５９のマイナス端子が接続されている。ＰＷＭコンパレータ５９のプラス端子には三角波信号が入力される。ＰＷＭコンパレータ５９において誤差アンプ５５の出力信号と三角波信号が比較され、その比較結果がパルス信号としてＰＷＭコンパレータ５９から出力される。即ち、ＰＷＭコンパレータ５９は、誤差アンプ回路５８の出力と三角波信号とを入力してＰＷＭ信号を出力する。

誤差アンプ５５の出力端子には（図１のα点には）、抵抗６０を介してオペアンプ６１の反転入力端子が接続されている。オペアンプ６１の非反転入力端子には基準電源５６による基準電圧Ｖｒ２が入力される。オペアンプ６１は抵抗６２を介して負帰還がかけられている。オペアンプ６１の出力端子は抵抗６３を介して誤差アンプ５５の反転入力端子（図１のβ点）と接続されている。オペアンプ６１と抵抗６０，６２，６３により加算用アンプ回路（差動増幅回路）６４が構成され、加算用アンプ回路６４により誤差アンプ回路５８の出力と基準電圧Ｖｒ２との差が増幅されて出力される。よって、誤差アンプ回路５８の出力に応じて加算用アンプ回路６４の出力も変化して、この出力が一次側電流Ｉ１の検出信号に加算されて誤差アンプ回路５８に入力されることになる。

電流検出回路５４と誤差アンプ回路５８と加算用アンプ回路６４とＰＷＭコンパレータ５９により電圧垂下回路（電流フィードバック回路）５０が構成されている。
ＰＷＭコンパレータ４６の出力端子およびＰＷＭコンパレータ５９の出力端子にはドライブ回路２３が接続されている。ドライブ回路２３は、ＰＷＭコンパレータ４６の出力信号およびＰＷＭコンパレータ５９の出力信号に基づいてスイッチング素子Ｑ１，Ｑ２をＰＷＭ制御する。

本実施形態のドライブ回路２３は、一次側電流Ｉ１が設定された閾値より低い場合、ＰＷＭコンパレータ４６の出力信号に基づいてスイッチング素子Ｑ１，Ｑ２をＰＷＭ制御し、一次側電流Ｉ１が設定された閾値より高い場合、ＰＷＭコンパレータ５９の出力信号に基づいてスイッチング素子Ｑ１，Ｑ２をＰＷＭ制御する。

次に、２石式プッシュプル形スイッチング電源装置１０の作用を説明する。
トランス２０の一次側回路において２つのスイッチング素子Ｑ１，Ｑ２が交互にオンして、トランス２０の一次巻線２１において電流Ｉ１が流れる。これに伴いトランス２０の二次巻線２２に起電力が発生して整流回路２７により整流されるとともに平滑回路２９により平滑される。そして、ヒューズ２６を介して出力部３１に対し電流Ｉ２および電圧Ｖ２が送出される。

一次側電流Ｉ１が設定された閾値より低い場合、定電圧回路（電圧フィードバック回路）４０において、電圧検出器４１により出力電圧Ｖ２が検出され、誤差アンプ回路４５において、検出した出力電圧Ｖ２と基準電圧Ｖｒ１の差が増幅されて出力される。ＰＷＭコンパレータ４６において誤差アンプ回路４５の出力信号と三角波信号が比較されてその比較結果がパルス信号としてドライブ回路２３に送られて、当該信号に基づいてドライブ回路２３によりスイッチング素子Ｑ１，Ｑ２がＰＷＭ制御される。その結果、出力電圧Ｖ２が一定に保持される。具体的には、二次側の出力電圧Ｖ２が１５．５ボルトに保持される。

次に、一次側電流Ｉ１が設定された閾値より高くなった場合、電圧垂下回路（電流フィードバック回路）５０が機能する。電流検出回路５４においてトランス２０の一次側回路に流れる一次側電流Ｉ１が検出され、誤差アンプ回路５８において電流検出回路５４による一次側電流Ｉ１の検出信号と基準電圧Ｖｒ２との差が増幅されて出力される。ＰＷＭコンパレータ５９において誤差アンプ回路５８の出力信号と三角波信号が比較されてその比較結果がパルス信号としてドライブ回路２３に送られて、当該信号に基づいてドライブ回路２３によりスイッチング素子Ｑ１，Ｑ２がＰＷＭ制御される。具体的には、一次側電流Ｉ１が増えるほどオンデューティを小さくして（オン期間を短くして）、二次側の出力電圧Ｖ２を低下（垂下）させる。

ここで、加算用アンプ回路６４の出力信号は誤差アンプ回路５８の出力と基準電圧Ｖｒ２との差が増幅されたものであり、この出力信号が図１のβ点に送られる。β点において一次側電流Ｉ１の検出信号に加算される。この加算された信号が誤差アンプ５５の反転入力端子に入力される。誤差アンプ回路５８においては加算後の信号（一次側電流の検出信号に加算用アンプ回路６４の出力を加算した値）と基準電圧Ｖｒ２との差が増幅されて出力される。そして、ＰＷＭコンパレータ５９を介してドライブ回路２３に送られてスイッチング素子Ｑ１，Ｑ２がＰＷＭ制御される。

以上のように、本実施形態の絶縁形スイッチング電源装置は、図１の加算用アンプ回路６４を設けて、誤差アンプ回路５８の出力に応じて変化する加算用アンプ回路６４の出力を一次側電流Ｉ１の検出信号に加算することにより、一次側電流Ｉ１が大きくなったときに急峻に二次側の出力電圧Ｖ２を低下させることができる。つまり、一次側電流Ｉ１が増えるほどオンデューティを小さくして二次側の出力電圧Ｖ２を低下（垂下）させるが、その垂下を速くすることができる。具体的には、図２において入力電圧Ｖｉｎとして、１４０ボルトの時、２０１ボルトの時、２８１ボルトの時の垂下特性を示すが、各電圧値における横軸と垂下線とでなす角度θを大きくできる。より具体的には、図５においても、入力電圧Ｖｉｎとして、１４０ボルトの時、２０１ボルトの時、２８１ボルトの時の垂下特性を示す。この図５における各電圧値における横軸と垂下線とでなす角度θと、図２におけるθ値を比較するために、図３においては図２の特性線と図５の特性線を併記した。この図３から、図２の本実施形態における各電圧に対応するθ値の方が、図５における各電圧に対応するθ値よりも、大きいことが分かる。

つまり、垂下領域に入った時にできるだけ急峻に垂下させることで電圧が下がりきるまでの電流の範囲を狭くすることができる。
図１の誤差アンプ回路５８の出力に応じて変化する加算用アンプ回路６４の出力電圧を検出電流に加算するため、垂下をしていく電流値の範囲を短くできる。これによって、出力の最大電流がヒューズ２６等により規制されている場合に垂下をさせる範囲を狭めることができるので、より多くの電力を供給しつづけることが可能になる。詳しく説明する。例えば、ヒューズ２６により最大出力電流が１５０アンペアに設定されている場合、二次側電流（出力電流）Ｉ２が１５０アンペアのときにオフできる電圧値まで下がっていないとオフすることができず、ヒューズ２６が溶断してしまう。このため、従来のように垂下の傾きが緩やかである場合（図２のθ値が小さい場合）、二次側電流Ｉ２が１５０アンペアのときにオフできる電圧値まで下げるため速めに定電流制御に切り換える必要がある。本実施形態においては、垂下を速くできるため、定電流制御に切り換えるタイミングを従来に比べて遅くすることができる。これにより、より多くの電力を供給し続けることができる。

また、垂下をする範囲に定めがある場合も同様である。つまり、定電流制御を行う範囲が決まっている場合、例えば、１００アンペア〜１５０アンペアの間で定電流制御を行うと決まっている場合においても同様である。

上記実施形態によれば、以下のような効果を得ることができる。
加算用アンプ回路６４を用いて、誤差アンプ回路５８の出力と基準電圧Ｖｒ２との差を増幅して出力し、その出力を一次側電流Ｉ１の検出信号に加算して誤差アンプ回路５８に入力した。よって、一次側電流Ｉ１が大きくなったときに急峻に二次側の出力電圧Ｖ２を低下させることができる。

実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
・ＰＷＭ方式にてスイッチング素子Ｑ１，Ｑ２を制御したが、これに限るものではない。

・２石式プッシュプル形としたが、他の方式、例えば１石式フライバック形、１石式フォワード形、２石式ハーフブリッジ形、４石式フルブリッジ形等であってもよい。
・図１の絶縁形スイッチング電源装置は、ヒューズを有しているが無くてもよい。

・図１の絶縁形スイッチング電源装置は、一次側電流を検出するために電流検出用抵抗を用いているが、これに限られず、例えばトランスで一次側電流を検出してもよい。
・本実施形態のドライブ回路２３では、一次側電流が閾値よりも低い場合には定電圧回路４０のＰＷＭコンパレータ４６の出力信号に基づいてスイッチング素子Ｑ１，Ｑ２をＰＷＭ制御し、一次側電流が閾値よりも高くなった場合には電圧垂下回路５０のＰＷＭコンパレータ５９の出力信号に基づいてスイッチング素子Ｑ１，Ｑ２をＰＷＭ制御した。これに代わり、ＰＷＭコンパレータ４６の出力信号とＰＷＭコンパレータ５９の出力信号とをアンド回路を介してドライブ回路２３に送る構成としてもよい。つまり、ＰＷＭコンパレータ４６の出力端子をアンド回路の一方の入力端子に、ＰＷＭコンパレータ５９の出力端子をアンド回路の他方の入力端子に、アンド回路の出力端子をドライブ回路２３に接続する。

・本実施形態では、誤差アンプ回路５８の誤差アンプ５５における基準電圧（第１の基準電圧）と加算用アンプ回路６４のオペアンプ６１における基準電圧（第２の基準電圧）とは同じ電圧値（Ｖｒ２）であったが、異なる電圧値であってもよい。

本実施形態の絶縁形スイッチング電源装置における回路構成図。二次側電流と二次側の出力電圧の関係における垂下特性図。二次側電流と二次側の出力電圧の関係における垂下特性図。従来技術を説明するための絶縁形スイッチング電源装置における回路構成図。二次側電流と二次側の出力電圧の関係における垂下特性図。

符号の説明

２０…トランス、２１…一次巻線、２２…二次巻線、２７…整流回路、２９…平滑回路、４０…定電圧回路、５０…電圧垂下回路、５８…誤差アンプ回路、５９…ＰＷＭコンパレータ、６４…加算用アンプ回路、Ｑ１，Ｑ２…スイッチング素子。

Claims

一次巻線と二次巻線とを有するトランスと、
前記トランスの一次巻線に接続され、直流電圧を交流電圧に変換するスイッチング素子と、
前記トランスの二次巻線にかかる電圧を整流する整流回路と、
前記整流回路から出力される電圧を平滑する平滑回路と、
前記平滑回路により平滑した後の出力電圧を検出して当該出力電圧が一定となるように前記スイッチング素子を制御する信号を出力する定電圧回路と、
前記トランスの一次側回路に流れる一次側電流を検出して当該一次側電流が大きくなると前記出力電圧を低下させるように前記スイッチング素子を制御する信号を出力する電圧垂下回路と、
を備えた絶縁形スイッチング電源装置において、
前記電圧垂下回路は、
前記一次側電流の検出信号と第１の基準電圧とが入力される誤差アンプ回路と、
前記誤差アンプ回路の出力と第２の基準電圧とが入力され、前記誤差アンプ回路の出力と前記第２の基準電圧との差を増幅して出力する加算用アンプ回路とを有し、
前記加算用アンプ回路の出力は、前記一次側電流の検出信号に加算され、
前記誤差アンプ回路は、前記一次側電流の検出信号に前記加算用アンプ回路の出力を加算した値と前記第１の基準電圧との差を増幅して出力する
ことを特徴とする絶縁形スイッチング電源装置。
前記電圧垂下回路は、前記誤差アンプ回路の出力と三角波信号とを入力してＰＷＭ信号を出力するＰＷＭコンパレータを備えることを特徴とする請求項１に記載の絶縁形スイッチング電源装置。