JP5012232B2 - 光スイッチ装置 - Google Patents

Description

本発明は光スイッチ装置に関し、特に光パケット（光信号）のスイッチングを行う光スイッチ装置に関する。

加入者系まで電気変換することなく、光信号のまま伝送する次世代の光アクセスネットワークには、様々な方式が考案されている。例えば、ＡＴＭ（Asynchronous Transfer Mode）フレーム対応のＢ−ＰＯＮ（Broadband Passive Optical Network）や、Ｂ−ＰＯＮをイーサネットフレームに対応させたＥ−ＰＯＮ（Ethernet（登録商標） PON）、さらにはギガビットイーサネットに対応したＧＥ−ＰＯＮなどがあり、国際標準化作業が進められている。

これらＰＯＮシステムでは、ＡＤＳ（Active Double Star）のようにネットワークの途中で電気／光変換を行う能動素子を介さず、パッシブな光部品のみで構成されるため、Ｅｎｄ ｔｏ Ｅｎｄの光ネットワークを低コストで実現できる。また、さらなる大容量化に向けて、波長分割多重（ＷＤＭ：Wavelength Division Multiplex）信号を用いたＷＤＭ−ＰＯＮの導入も検討されている。

このような光ネットワークにおいて、広帯域で柔軟なネットワークを構築するために、光信号の損失が小さく高速にスイッチングする光素子であるＳＯＡ（Semiconductor Optical Amplifier：光半導体増幅器）が注目されている。ＳＯＡをスイッチ素子として多段に接続することで、Ｎ入力、Ｎ出力のＮ×Ｎスイッチを構成することができ、光パケットの高速光スイッチングが可能になる。

従来の光スイッチ構成としては、ｎ個の波長に分波する分波器と、分波された光信号にそれぞれ異なる遅延時間を与える遅延素子と、遅延後の光信号の波長変換を行う波長変換モジュールとから構成される光スイッチが提案されている（例えば、特許文献１）。
特開平１１−１４６４３０号公報（段落番号〔００１５〕〜〔００１９〕、第１図）

しかし、従来のＮ×Ｎスイッチの構成では、接続ポート数が増え、スイッチ規模Ｎが大きくなると、必要となるスイッチ素子（ＳＯＡ）の数もポート数に比例して飛躍的に増大するため、装置の小型化・低コスト化が難しいといった問題があった。

また、初期導入時に小規模のスイッチで導入しておき、接続数が増えてきた段階で、後から大規模なスイッチに切り替えていくといった場合に、従来のＮ×Ｎスイッチの構成では、スムーズなアップグレードを行うことが困難であり、スイッチファブリック部またはスイッチ装置そのものを置き換える必要があった。

本発明はこのような点に鑑みてなされたものであり、少ないスイッチ素子数で小型化、低コスト化を実現し、接続ポート数を増やす場合にも容易にスイッチ規模の拡張を行うことができる光スイッチ装置を提供することを目的とする。

上記課題を解決するために、光スイッチ装置が提供される。光スイッチ装置は、２ ⁿ （ｎ＝１、２、３、・・・）個の入力ポートと、２ ^m （ｍ＞ｎ）個の出力ポートとを有し、入力した光パケットを分波する分波カプラを含む光分波部と、スイッチ駆動制御によって、前記光分波部から出力された光パケットのスイッチングを行う光ゲート素子を含むスイッチファブリック部と、２ ^m 個の入力ポートと、２ ⁿ 個の出力ポートとを有し、前記光ゲート素子を通過した光パケットを合流させる合流カプラを含む光合流部と、光パケットのスイッチ処理に関する全体制御を行うスケジューラと、前記分波カプラの前記入力ポートに接続し、前記スケジューラの指示にもとづいて光パケットを送信する送信部と、前記合流カプラの前記出力ポートに接続し、スイッチング後の光パケットを受信する受信部と、を備え、前記スケジューラは、前記送信部と前記分波カプラの前記入力ポートとの接続関係、前記受信部と前記合流カプラの前記出力ポートとの接続関係、および現在の運用状態が動的に登録される接続管理テーブルと、同一の前記分波カプラに設けられている前記入力ポートを１つの衝突グループとした入力側衝突グループと、前記入力側衝突グループ内の各入力ポートにつけられた優先順位と、が登録された入力側衝突管理テーブルと、同一の前記合流カプラに設けられている前記出力ポートを１つの衝突グループとした出力側衝突グループと、前記出力側衝突グループ内の各出力ポートにつけられた優先順位と、が登録された出力側衝突管理テーブルと、を備え、前記スケジューラは、複数の前記送信部からそれぞれ同一タイムスロットでの送信要求があった場合、前記接続管理テーブルにもとづいて、前記送信要求を上げた前記送信部が接続する前記分波カプラの前記入力ポートを検出し、前記入力側衝突管理テーブルにもとづいて、検出した前記入力ポートが同じ前記入力側衝突グループに属するものであるか否かを判断し、同じ前記入力側衝突グループに属する場合には、各入力ポートにつけられた優先順位にしたがい、優先順位の高い前記入力ポートに接続している前記送信部から光パケットを送信するように、前記送信部における光パケットの出力タイミングを制御し、複数の前記送信部からそれぞれ同一タイムスロットでの送信要求があった場合、前記送信要求から、前記送信部から送信された光パケットがどの前記受信部で受信されるべきかを認識し、前記接続管理テーブルにもとづいて、認識した前記受信部が接続する前記合流カプラの前記出力ポートを検出し、前記出力側衝突管理テーブルにもとづいて、検出した前記出力ポートが同じ前記出力側衝突グループに属するものであるか否かを判断し、同じ前記出力側衝突グループに属する場合には、各出力ポートにつけられた優先順位にしたがい、優先順位の高い前記出力ポートから光パケットが出力されるように、前記送信部における光パケットの出力タイミングを制御する。

少ないスイッチ素子数で小型化、低コスト化を実現し、接続ポート数を増やす場合にも容易にスイッチ規模の拡張を行うことが可能になる。
また、入力側衝突管理テーブルおよび出力側衝突管理テーブルを用いてタイミング制御を行うことにより、優先順位の高い入力ポートから光パケットの送信、または優先順位の高い出力ポートから光パケットの送信を行うことができ、衝突を発生させずに優先順位にもとづく高品質なスイッチングが可能になる。

以下、本発明の実施の形態を図面を参照して説明する。図１は光スイッチ装置の原理図である。光スイッチ装置１は、光分波部１０、スイッチファブリック部２０、光合流部３０、スケジューラ４０、送信部５０、受信部６０、第１の光増幅部７、第２の光増幅部８から構成されて、光パケットのスイッチングを行う装置である。

光分波部１０は、２ⁿ（ｎ＝１、２、３、・・・）個の入力ポートと、２^m（ｍ＞ｎ）個の出力ポートとを有し、入力した光パケットを分波する分波カプラ１１を含む。なお、ｍ＞ｎなので、出力ポート数（２^m）は、入力ポート数（２ⁿ）よりも多い。

スイッチファブリック部２０は、スケジューラ４０からのスイッチ駆動制御によって、光分波部１０から出力された光パケットのスイッチングを行う光ゲート素子（以下、ＳＯＡ）２１を含む。

光合流部３０は、２^m個の入力ポートと、２ⁿ個の出力ポートとを有し、ＳＯＡ２１を通過した光パケットを合流させる合流カプラ３１を含む。なお、ｍ＞ｎなので、入力ポート数（２^m）は、出力ポート数（２ⁿ）よりも多い。スケジューラ４０は、光パケットのスイッチ処理に関する全体制御を行う（スケジューラ４０により実行される光パケットの送信タイミング制御などの詳細については図１３、図１４で後述する）。

送信部５０は、分波カプラ１１の入力ポートに接続し（“光分波部１０の入力ポートに接続し”としても接続関係は同じ）、スケジューラ４０の指示にもとづいて光パケットを送信する。送信部５０の構成は、例えば、スケジューラ４０からの光パケット生成指示にもとづいて、光パケットを生成して出力する発光源であったり、または、スケジューラ４０からの光パケット送出指示にもとづいて、前段から送信された電気信号を光信号に変換するＥ／Ｏ機能を有するものであったりする。受信部６０は、合流カプラ３１の出力ポートに接続し（“光合流部３０の出力ポートに接続し”としても接続関係は同じ）、スイッチング後に出力された光パケットの受信処理を行う。

第１の光増幅部７は、分波カプラ１１の出力段、入力段または入出力段の両方に設けられて、入力光を増幅する。第１の光増幅部７としては、例えば、装置運用中に常に励起されるＥＤＦＡ（Erbium-Doped Fiber Amplifier）が使用される（以下、第１の光増幅部７はＥＤＦＡ７と呼ぶ）。

第２の光増幅部８は、合流カプラ３１の出力段、入力段または入出力段の両方に設けられて、スケジューラ４０の指示により光増幅を行う。第２の光増幅部８としては、例えば、ＳＯＡが使用される（以下、第２の光増幅部８はＳＯＡ８と呼ぶ）。

次に分波カプラ１１と合流カプラ３１の内部構成について説明する。図２は分波カプラの内部構成例を示す図である。２：８の分波カプラ１１ａの構成を示している。分波カプラ１１ａは、２：２のカプラｃ０、１：２のカプラｃ１〜ｃ６で構成される。

カプラｃ０で２分波された出力は、カプラｃ１、ｃ２に入力してそれぞれ２分波され、カプラｃ３〜ｃ６でもさらに２分波されて計８出力となる。また、２：４の分波カプラを考えた場合は、カプラｃ０、ｃ１、ｃ２で構成すれば、２入力４出力のカプラが構成できることがわかる。

このように、分波カプラの内部構造から、入力ポート数と出力ポート数は共に、２の累乗だけ存在することになるので、図１の分波カプラ１１において、入力ポート数は２ⁿ個、出力ポート数は２^m個としている。ただし、分波カプラ１１の出力ポート数は、入力ポート数よりも多くする必要があるので、ｍ＞ｎとする。

なお、合流カプラについても同様であって、単に光の流れを逆にして、分波カプラの入力側を出力とし、出力側を入力とすればよい。したがって、合流カプラ３１において、入力ポート数は２^m個、出力ポート数は２ⁿ個となる。また、ｍ＞ｎなので、合流カプラ３１の入力ポート数は、出力ポート数よりも多い。

次に光スイッチ装置１を用いて、Ｎ（Ｎ＝２^k、ｋ＝３、４、５・・・）入力、Ｎ出力のＮ×Ｎスイッチを構成する場合について説明する。Ｎ×Ｎスイッチを構成する場合、光分波部１０は、２ⁿ（ｎ＜ｋ）個の入力ポートと、２^k-n（＝２^k／２ⁿ、ｋ−ｎ＝ｍ）個の出力ポートとを有する分波カプラ１１を２^k-n個含むことになる。

また、スイッチファブリック部は、（２^k-n×２^k-n）個のＳＯＡを含むことになり、光合流部は、２^k-n個の入力ポートと、２ⁿ個の出力ポートとを有する合流カプラ３１を２^k-n個含むことになる。

例えば、８×８スイッチを構成する場合、Ｎ＝８、ｋ＝３であり、ｎ＝１とすると（ｍ＝ｋ−ｎ＝３−１＝２なので、ｍ＞ｎを満たす）、光分波部１０は、２（＝２¹）個の入力ポートと、４（＝２^3-1）個の出力ポートとを有する分波カプラ１１を４（＝２^3-1）個含むことになる。

また、スイッチファブリック部２０は、１６（＝２^3-1×２^3-1）個のＳＯＡを含むことになり、光合流部３０は、４（＝２^3-1）個の入力ポートと、２（＝２¹）個の出力ポートとを有する合流カプラ３１を４（＝２^3-1）個含むことになる。光スイッチ装置１を適用した、ｎ＝１としたときの８×８スイッチの構成については図４で後述する。

なお、８×８スイッチを構成する場合、ｎを２以上の数とすると、ｍ＞ｎを満たさなくなるので、８×８スイッチの場合はｎ＝１で限定される（要するに、２：４の分波カプラと４：２の合流カプラで構成されることになる）。

一方、２５６×２５６スイッチを構成する場合、Ｎ＝２５６、ｋ＝８であり、ｎ＝２とすると（ｍ＝ｋ−ｎ＝８−２＝６なので、ｍ＞ｎを満たす）、光分波部１０は、４（＝２²）個の入力ポートと、６４（＝２^8-2）個の出力ポートとを有する分波カプラ１１を６４（＝２^8-2）個含むことになる。

また、スイッチファブリック部２０は、４０９６（＝２^8-2×２^8-2）個のＳＯＡを含むことになり、光合流部３０は、６４（＝２^8-2）個の入力ポートと、４（＝２²）個の出力ポートとを有する合流カプラ３１を６４（＝２^8-2）個含むことになる。

上記のように、光スイッチ装置１を適用して、ｎ＝２としたときの２５６×２５６スイッチを構成した場合、入力ポート数＝４および出力ポート数＝６４の４：６４の分波カプラ１１が６４個、入力ポート数＝６４および出力ポート数＝４の６４：４の合流カプラ３１が６４個必要となるが、実際に装置を構成する際には、２：８の分波カプラを複数組み合わせることで、４：６４の分波カプラ１１を構成し、８：２の合流カプラを複数組み合わせることで、６４：４の合流カプラ３１を構成することができる。２５６×２５６スイッチの構成については図８、図９で後述する。

なお、２５６×２５６スイッチを構成する場合、ｎ＝１とすると、ｍ＝ｋ−ｎ＝８−１＝７で、ｍ＞ｎを満たすので論理的には、２（＝２¹）：１２８（＝２⁷）の分波カプラを１２８個、１２８：２の合流カプラを１２８個でも構成できる。また、ｎ＝３とすると、ｍ＝ｋ−ｎ＝８−３＝５で、ｍ＞ｎを満たすので論理的には、８（＝２³）：３２（＝２⁸）の分波カプラを３２個、３２：８の合流カプラを３２個でも構成できる（ｎが４以上はｍ＞ｎを満たさなくなるので、ｎ＝１、２、３のいずれかとなる）。

ただし、ｎ＝１の場合は、ＳＯＡ数が１２８×１２８個と多くなってしまう（従来構成の２５６×２５６スイッチのスイッチファブリック部で必要なＳＯＡ数は２５６×２５６個なので、これと比べたら少ないが）。

また、ｎ＝３の場合は、ＳＯＡ数は３２×３２個と少ないが、同じ１つの分波ユニットの入力ポート数および同じ１つの合流ユニットの出力ポート数が多くなるので、後述のスケジューリング処理（光パケットの送信タイミング制御）が複雑になる。したがって、現実的には、ｎ＝２の場合の４：６４の分波カプラが６４個、６４：４の合流カプラが６４個の構成が妥当であり、２５６×２５６の場合は、以降ではこの構成にもとづいて説明する。

次に光スイッチ装置１を適用した８×８スイッチについて、従来構成と比較しながら詳しく説明する。図３、図４は８×８スイッチの構成を示す図である。図３は従来構成であり、図４は光スイッチ装置１を適用した８×８スイッチの構成を示している。

図３に示す従来の８×８スイッチ１００ａは、８個の１：８カプラ１０１−１〜１０１−８、８個の８：８ＳＯＡ１０２−１〜１０２−８、８個の８：１カプラ１０３−１〜１０３−８、ＳＯＡ１０４−１〜１０４−８、ＳＯＡ駆動制御部１０５から構成される。なお、８：８ＳＯＡとは、１つのモジュールに８個のＳＯＡが設けられて８入力、８出力であることを示す。

また、８：８ＳＯＡの後段に示される符号ａ−ｂ（１−１、２−１など）は、ａが入力段番号、ｂが出力段番号を示し、どの入力段から流れてきた光パケットがどの出力段から出力されるものかを表している。

８×８スイッチ１００ａでは、入力ポート＃１〜＃８から入力された光パケットを該当の１：８カプラ１０１−１〜１０１−８で８分波し、後段の８：８ＳＯＡ１０２−１〜１０２−８内のＳＯＡ（８：８ＳＯＡのＳＯＡ総数＝６４個）に入力する。

８：８ＳＯＡ１０２−１〜１０２−８からの出力は、８本ずつ８：１カプラ１０３−１〜１０３−８で合流させ、８：１カプラ１０３−１〜１０３−８で損失を受けた分を該当のＳＯＡ１０４−１〜１０４−８で増幅して、出力ポート＃１〜＃８へ出力する。

例えば、入力ポート＃８と出力ポート＃１を接続させる場合、ＳＯＡ駆動制御部１０５は、８：８ＳＯＡ１０２−１内の８番目のＳＯＡ１０２−１−８と、ＳＯＡ１０４−１とを同時に駆動することで、入力ポート＃８から入力した光パケットが出力ポート＃１にのみ出力することになる。

一方、図４に示す光スイッチ装置１を適用した８×８スイッチ１ａは、光分波部１０ａ、スイッチファブリック部２０ａ、光合流部３０ａ、スケジューラ４０ａ、送信部５０ａ−１〜５０ａ−８、受信部６０ａ−１〜６０ａ−８から構成される。

光分波部１０ａは、４個の２：４カプラ１１ａ−１〜１１ａ−４を含み、スイッチファブリック部２０ａは、４：４ＳＯＡ２１ａ−１〜２１ａ−４を含み、光合流部３０ａは、４個の４：２カプラ３１ａ−１〜３１ａ−４と、８個のＳＯＡ３２ａ−１〜３２ａ−８（第２の光増幅部に該当）を含む。なお、図示してないが、２：４カプラ１１ａ−１〜１１ａ−４の入力段、出力段、または入力段と出力段の両方、のいずれかに対して、ＥＤＦＡ（第１の光増幅部に該当）を設けてもよい。

８×８スイッチ１ａでは、入力ポート＃１〜＃８から入力された光信号を該当の２：４カプラ１１ａ−１〜１１ａ−４それぞれで４分波し、後段の４：４ＳＯＡ２１ａ−１〜２１ａ−４内のＳＯＡ（４：４ＳＯＡのＳＯＡ総数＝１６個）に入力する。

４：４ＳＯＡ２１ａ−１〜２１ａ−４からの出力は、４本ずつ４：２カプラ３１ａ−１〜３１ａ−４で合流させ、４：２カプラ３１ａ−１〜３１ａ−４で損失を受けた分を該当のＳＯＡ３２ａ−１〜３２ａ−８で増幅して、出力ポート＃１〜＃８へ出力する。

図５は２：４カプラ１１ａ−１〜１１ａ−４と４：４ＳＯＡ２１ａ−１〜２１ａ−４の接続状態を示す図である。２：４カプラ１１ａ−１の出力端ａ１、２：４カプラ１１ａ−２の出力端ａ１、２：４カプラ１１ａ−３の出力端ａ１および２：４カプラ１１ａ−４の出力端ａ１の計４個の出力端ａ１が、４：４ＳＯＡ２１ａ−１のＳＯＡ＃１〜＃４にそれぞれ接続する。

また、２：４カプラ１１ａ−１の出力端ａ２から２：４カプラ１１ａ−４の出力端ａ２までの計４個の出力端ａ２が、４：４ＳＯＡ２１ａ−２のＳＯＡ＃１〜＃４にそれぞれ接続し、同様にして、２：４カプラ１１ａ−１の出力端ａ４から２：４カプラ１１ａ−４の出力端ａ４までの計４個の出力端ａ４が、４：４ＳＯＡ２１ａ−４のＳＯＡ＃１〜＃４にそれぞれ接続する。

ここで、従来の８×８スイッチ１００ａの構成では、１：８カプラ８個と８：１カプラ８個を使用していたが、８×８スイッチ１ａの構成では、２：４カプラ４個と４：２カプラ４個を使用する。２：４カプラと４：２カプラそれぞれは、２つの入力ポートで１つのカプラを共有するので、使用カプラ数が半分の４個になり、回路規模の低減が可能である。

また、１：８カプラから２：４カプラへ変更し、８：１カプラから４：２カプラへ変更すると、図２で示したカプラの内部構造からわかるように、分波数が減るということは、内部のカプラ素子を通過する回数が減るということなので、透過損失が向上することになる（１段当たり３ｄＢ程度向上する）。

一方、使用するＳＯＡ数については、８×８スイッチ１００ａでは、スイッチファブリック部に該当する部分のＳＯＡ数は６４（＝８×８）個、出力段に設けられるＳＯＡが８個なので、計７２個となる。これに対し、８×８スイッチ１ａでは、スイッチファブリック部２０ａ内のＳＯＡ数は１６（＝４×４）個、出力段に設けられるＳＯＡが８個なので、計２４個となり、ＳＯＡ使用数が１／３に削減するので、回路規模の低減が可能である。また、ＳＯＡは高コストな素子なので低コスト化を実現できる。

ここで、８×８スイッチ１ａの構成では、２つの入力ポートが１つの分波カプラを共有し、２つの出力ポートが１つの合流カプラを共有しているため、同一カプラを使用するポートは同時に使用することができない。

例えば、入力ポート＃１、＃５は同時に使用することができず（入力ポート＃１、＃５に対し、同一タイムスロットで光パケットを入力できない）、また出力ポート＃１、＃５も同時に使用することはできない（入力ポート＃１、＃５に対し、同一タイムスロットで光パケットを出力することができない）。

そのため、入出力時に、同一タイムスロットで光パケットの衝突（光パケットの重なり）が生じないように制御する必要があり、スケジューラ４０ａにおいて、光パケットの送信タイミング制御が行われる（詳細は図１３、図１４で後述する）。なお、スイッチング時に、光パケットが通過する経路上のＳＯＡをＯＮする駆動制御についてもスケジューラ４０ａで行われる。

次にポート数の拡張について説明する。運用当初において、４×４スイッチを導入して運用し、その後、８×８スイッチへ移行する場合を考える。この場合、従来のスイッチ構成では、入出力ポート数が４ポートの部品を、すべて入出力ポート数が８ポートの部品に変更する必要があるので、装置自体を交換しなければならなかった。

したがって、従来構成では、スイッチ拡張時の工事を避けるために、最初から大規模のスイッチ装置を導入しておく必要があった（現在の運用に不必要なＳＯＡも含めて、高コストのＳＯＡ素子を、８×８の例ではあらかじめ７２個導入しておく必要がある）。

一方、光スイッチ装置１の構成を持つ８×８スイッチ１ａにおいては、従来の８×８スイッチ１００ａよりも少ない部品数で、８×８スイッチ１ａが構成されているため、初期運用時から８×８スイッチ１ａを導入しても、導入コストを低減することができる（ＳＯＡ素子数が２４個と従来の１／３）。

また、入出力ポート数を４ポートから８ポートに拡張する際、初期運用時は、入出力ポート＃５〜＃８を使用しなければよいだけであり、８×８へのスイッチ拡張を行うには、単に入出力ポート＃５〜＃８を使用すればよいので、部品変更などせずに容易に拡張が可能であり、光ネットワークを柔軟に構築することができ、運用性および利便性の向上を図ることが可能になる。

次に光スイッチ装置１を適用した２５６×２５６スイッチについて、従来構成と比較しながら詳しく説明する。図６〜図９は２５６×２５６スイッチの構成を示す図である。
図６、図７は従来の２５６×２５６スイッチを示し、図６は全体ブロック図、図７は内部ブロック図である。図８、図９は光スイッチ装置１を適用した２５６×２５６スイッチを示し、図８は全体ブロック図、図９は内部ブロック図である。

最初に従来構成について説明する。図６において、従来の２５６×２５６スイッチ１００ｂは、入力ポート＃１〜＃２５６それぞれに対応した２５６個の光分波部１１０−１〜１１０−２５６と、出力ポート＃１〜＃２５６それぞれに対応した２５６個の光合流部１２０−１〜１２０−２５６とから構成される（ＳＯＡ駆動制御部の図示は省略）。

１つの入力ポートからの入力光は、該当光分波部の出力段で２５６本に分波され、また、１つの光分波部から出ている２５６本の分波ラインは、１本ずつ光合流部１２０−１〜１２０−２５６にそれぞれ接続する。

図７において、光分波部１１０−１は、１個の１：１６カプラ１１１、１６個の１：１６カプラ１１２、１７個のＥＤＦＡ１１３から構成される。ＥＤＦＡの内訳は、１段目が１個、２段目が１６個で計１７個である。

光合流部１２０−１は、２９７個のＳＯＡ１２１、３２個の８：１カプラ１２２、８個の４：１カプラ１２３、１個の８：１カプラ１２４から構成される。ＳＯＡ１２１の内訳は、１段目が２５６個、２段目が３２個、３段目が８個、４段目が１個で計２９７個である。

光分波部１１０−１では、１つの入力ポートからの入力光は１段目のＥＤＦＡ１１３で増幅され、光増幅後の入力光は１：１６カプラ１１１で分波される。分波後に弱くなった光は、２段目のＥＤＦＡ１１３で増幅され、さらに１：１６カプラ１１２で１６分波されて出力する。

光合流部１２０−１では、１段目のＳＯＡ１２１で分波された出力を増幅し、８：１カプラ１２２によって、光分波部１１０−１の出力を８本ずつ束ねて、２段目のＳＯＡ１２１で増幅する。さらに４：１カプラ１２３で合流した後に、３段目のＳＯＡ１２１で増幅する。そして、３段目の８個のＳＯＡ１２１を８：１カプラ１２４で合流し、４段目のＳＯＡ１２１で増幅して出力する。

次に光スイッチ装置１を適用した２５６×２５６スイッチについて説明する。図８において、２５６×２５６スイッチ１ｂは、光分波部１０−１と光合流部３０−１から構成される（スケジューラとスイッチファブリック部の図示は省略）。

光分波部１０−１は、６４個の分波ユニット１０ｂ−１〜１０ｂ−６４から構成され、光合流部３０−１は、６４個の合流ユニット３０ｂ−１〜３０ｂ−６４から構成される。１つの分波ユニットは、４個の入力ポートと６４個の出力ポートを有し、１つの合流ユニットは、６４個の入力ポートと４個の出力ポートを有する。

１つの入力ポートからの入力光は、該当分波ユニットの出力段で６４本に分波され、また、１つの分波ユニットから出ている６４本の分波ラインは、１本ずつ合流ユニット３０ｂ−１〜３０ｂ−６４にそれぞれ接続する。

図９において、分波ユニット１０ｂ−１は、２個の２：８カプラ１１ｂ−１、１１ｂ−２（第１の分波カプラに該当）、８個の２：８カプラ１２ｂ−１〜１２ｂ−８（第２の分波カプラに該当）、２０個のＥＤＦＡ７（第１の光増幅部に該当）から構成される。ここで使用するＥＤＦＡ７は、光パケット入力に対応したもので、ゲイン制御の応答速度が高速なタイプである。なお、ＥＤＦＡ７の内訳は、１段目が４個、２段目が１６個で計２０個である。

２：８カプラ１１ｂ−１、１１ｂ−２からの１６個の出力ポートは、２段目のＥＤＦＡ７を介して、２：８カプラ１２ｂ−１〜１２ｂ−８の１６個の入力ポートとそれぞれ接続する。

このような、２：８カプラ１１ｂ−１、１１ｂ−２と２：８カプラ１２ｂ−１〜１２ｂ−８の接続構成により、分波ユニット１０ｂ−１は、４個の入力ポートと６４個の出力ポートとを有する４：６４の分波カプラと同等の分波機能が実現されている（分波ユニット１０ｂ−２〜１０ｂ−６４も同様である）。

一方、合流ユニット３０ｂ−１は、８個の８：２カプラ３１ｂ−１〜３１ｂ−８（第３の分波カプラに該当）、２個の８：２カプラ３２ｂ−１、３２ｂ−２（第４の分波カプラに該当）、６４個のＳＯＡ２１ｂ（スイッチファブリック部のＳＯＡに該当）、２０個のＳＯＡ８（第２の光増幅部に該当）から構成される。ＳＯＡの内訳は、１段目が６４個、２段目が１６個、３段目が４個で計８４個設置される。なお、合流ユニット３０ｂ−１の１段目のＳＯＡ２１ｂは、スイッチファブリック部のＳＯＡに該当するものであるが、図の構成例では、合流ユニット内部に含めて記載している。

８：２カプラ３１ｂ−１〜３１ｂ−８からの１６個の出力ポートは、２段目のＳＯＡ８を介して、８：２カプラ３２ｂ−１、３２ｂ−２の１６個の入力ポートとそれぞれ接続する。

このような、８：２カプラ３１ｂ−１〜３１ｂ−８と、８：２カプラ３２ｂ−１、３２ｂ−２の接続構成により、合流ユニット３０ｂ−１は、６４個の入力ポートと４個の出力ポートとを有する６４：４の合流カプラと同等の合流機能が実現されている（合流ユニット３０ｂ−２〜３０ｂ−６４も同様である）。

ここで、分波ユニット１０ｂ−１では、入力ポート＃１〜＃４からの入力光を１段目のＥＤＦＡ７で増幅し、２：８カプラ１１ｂ−１は、２つの入力ポート＃１、＃２をそれぞれ８分波し、２：８カプラ１１ｂ−２は、２つの入力ポート＃３、＃４をそれぞれ８分波する。

分波後に弱くなった光信号は、２段目のＥＤＦＡ７で増幅されて１６出力となり、２：８カプラ１２ｂ−１〜１２ｂ−８に２本ずつ入力して、２：８カプラ１２ｂ−１〜１２ｂ−８の出力段で６４個に分波する。

２：８カプラ１１ｂ−１、１１ｂ−２と２：８カプラ１２ｂ−１〜１２ｂ−８との間の接続の仕方は、２：８カプラ１１ｂ−１からの８本の出力に対し、出力ａ１は、ＥＤＦＡ７を介して、２：８カプラ１２ｂ−１の２本の入力の内、一方の入力に接続し、出力ａ２は、ＥＤＦＡ７を介して、２：８カプラ１２ｂ−２の２本の入力の内、一方の入力に接続する。

以降同様にして、２：８カプラ１１ｂ−１からの８本の出力に対し、出力ａ７は、ＥＤＦＡ７を介して、２：８カプラ１２ｂ−７の一方の入力に接続し、出力ａ８は、ＥＤＦＡ７を介して、２：８カプラ１２ｂ−８の一方の入力に接続する。

また、２：８カプラ１１ｂ−２からの８本の出力に対し、出力ａ１は、ＥＤＦＡ７を介して、２：８カプラ１２ｂ−１の２本の入力の内、他方の入力に接続し、出力ａ２は、ＥＤＦＡ７を介して、２：８カプラ１２ｂ−２の２本の入力の内、他方の入力に接続する。

以降同様にして、２：８カプラ１１ｂ−１からの８本の出力に対し、出力ａ７は、ＥＤＦＡ７を介して、２：８カプラ１２ｂ−７の他方の入力に接続し、出力ａ８は、ＥＤＦＡ７を介して、２：８カプラ１２ｂ−８の他方の入力に接続する。

合流ユニット３０ｂ−１では、１段目のＳＯＡ２１ｂは６４個あるので、ＳＯＡ２１ｂを８個ずつ８：２カプラ３１ｂ−１〜３１ｂ−８で合流する。８：２カプラ３１ｂ−１〜３１ｂ−８からの出力は、２段目のＳＯＡ８を介して、８：２カプラ３２ｂ−１、３２ｂ−２の入力に接続する。

８：２カプラ３１ｂ−１〜３１ｂ−８と８：２カプラ３２ｂ−１、３２ｂ−２との間の接続の仕方としては、８：２カプラ３１ｂ−１からの２本の出力に対し、一方は、ＳＯＡ８を介して、８：２カプラ３２ｂ−１の入力ｂ１に接続し、他方は、ＳＯＡ８を介して、８：２カプラ３２ｂ−２の入力ｂ１に接続する。

また、８：２カプラ３１ｂ−２からの２本の出力に対し、一方は、ＳＯＡ８を介して、８：２カプラ３２ｂ−１の入力ｂ２に接続し、他方は、ＳＯＡ８を介して、８：２カプラ３２ｂ−２の入力ｂ２に接続し、以降同様にして、８：２カプラ３１ｂ−８からの２本の出力に対し、一方は、ＳＯＡ８を介して、８：２カプラ３２ｂ−１の入力ｂ８に接続し、他方は、ＳＯＡ８を介して、８：２カプラ３２ｂ−２の入力ｂ８に接続する。

８：２カプラ３２ｂ−１は、８入力を２本に合流し、３段目のＳＯＡ８で光パケットは増幅されて、出力ポート＃１、＃２から出力し、８：２カプラ３２ｂ−２は、８入力を２本に合流し、３段目のＳＯＡ８で光パケットは増幅されて、出力ポート＃３、＃４から出力する。

図１０は分波ユニット１０ｂ−１〜１０ｂ−６４と合流ユニット３０ｂ−１〜３０ｂ−６４の接続状態を示す図である。分波ユニット１０ｂ−１の出力端ｃ１から分波ユニット１０ｂ−６４の出力端ｃ１までの計６４個の出力端ｃ１が、合流ユニット３０ｂ−１の１段目のＳＯＡ２１ｂであるＳＯＡ＃１〜＃６４にそれぞれ接続する。

また、分波ユニット１０ｂ−１の出力端ｃ２から分波ユニット１０ｂ−６４の出力端ｃ２までの計６４個の出力端ｃ２が、合流ユニット３０ｂ−２の２段目のＳＯＡ２１ｂであるＳＯＡ＃１〜＃６４にそれぞれ接続し、以降同様にして、分波ユニット１０ｂ−１の出力端ｃ６４から分波ユニット１０ｂ−６４の出力端ｃ６４までの計６４個の出力端ｃ６４が、合流ユニット３０ｂ−６４の６４段目のＳＯＡ２１ｂであるＳＯＡ＃１〜＃６４にそれぞれ接続する。

ここで、光分波部１０とスイッチファブリック部２０との接続関係を一般化した場合について説明する。光分波部１０に含まれる２^k-n個の分波カプラを分波カプラＡ₁〜Ａ_p（ｐ＝２^k-n）と符号を付け、１つの分波カプラからの出力端を出力端ｃ₁〜ｃ_pと符号を付ける。また、スイッチファブリック部内のＳＯＡがｐ個単位にファブリックユニットを生成し、ファブリックユニットＢ₁〜Ｂ_pと符号を付ける。

このとき、分波カプラＡ₁〜Ａ_pの２^k-n本の出力端ｃ_h（１≦ｈ≦ｐ）がファブリックユニットＢ_h内の各ＳＯＡに入力するように、分波カプラＡ₁〜Ａ_pとファブリックユニットＢ₁〜Ｂ_pとは接続することになる。

例えば、２５６×２５６で考えると、ｐ＝６４であり、分波カプラＡ₁〜Ａ₆₄は、図１０の分波ユニット１０ｂ−１〜１０ｂ−６４に対応し、出力端ｃ₁〜ｃ₆₄は、図１０の出力端ｃ１〜ｃ６４に対応する。また、ファブリックユニットＢ₁〜Ｂ₆₄は、図１０の合流ユニット３０ｂ−１〜３０ｂ−６４それぞれのＳＯＡ＃１〜＃６４からなる６４：６４ＳＯＡに対応する。

そして、分波カプラＡ₁〜Ａ₆₄の２⁶本の出力端ｃ_h（１≦ｈ≦６４）がファブリックユニットＢ_hに入力するように、分波カプラＡ₁〜Ａ₆₄とファブリックユニットＢ₁〜Ｂ₆₄とは接続するので、例えば、ｈ＝２としたら、図１０においては、分波ユニット１０ｂ−１〜１０ｂ−６４の６４本の出力端ｃ２が合流ユニット３０ｂ−２の６４：６４ＳＯＡのＳＯＡ＃１〜＃６４にそれぞれ接続することになる。

次に２５６×２５６スイッチ１ｂの使用部品数について従来構成と比較して説明する。図１１は２５６×２５６スイッチの構成部品毎の所要数を示す図である。最初に、従来構成の２５６×２５６スイッチ１００ｂの使用部品数（表の上段）について説明する。

光分波部１１０−１〜１１０−２５６（総称する場合は光分波部１１０）において、１：１６カプラ１１１は、１つの光分波部１１０に１個あるので全体で２５６個、ＥＤＦＡ１１３は、１段目が２５６個、２段目が１６×２５６で計２５６＋１６×２５６個、１：１６カプラ１１２は、１つの光分波部１１０に１６個あるので全体で１６×２５６個となる。

光合流部１２０−１〜１２０−２５６（総称する場合は光合流部１２０）において、１つの光合流部１２０に１段目のＳＯＡ１２１は２５６個あるので全体で２５６×２５６個、８：１カプラ１２２は、２５６本の分波ラインを８本ずつ束ねるので、１つの光合流部１２０に３２個あり、全体で３２×２５６個、２段目のＳＯＡ１２１は、８：１カプラ１２２の出力毎に３２個あるので全体で３２×２５６個となる。

４：１カプラ１２３は、３２個のＳＯＡ１２１出力を４本に束ねるので、１つの光合流部１２０に８個あり、全体で８×２５６個、３段目ＳＯＡ１２１は、４：１カプラ１２３の出力に対応して配置するので、１つの光合流部１２０に８個あり、全体で８×２５６個、８：１カプラ１２４は、８個の３段目ＳＯＡ１２１の出力を１本に束ねるので、１つの光合流部１２０に１個あり、全体で２５６個、４段目（最終段目）のＳＯＡ１２１は、８：１カプラ１２４の出力に対応して１個配置され、１つの光合流部１２０に１個あり、全体で２５６個である。

次に２５６×２５６スイッチ１ｂの使用部品数（表の下段）について説明する。分波ユニット１０ｂ−１〜１０ｂ−６４（総称する場合は分波ユニット１０ｂ）において、１段目の２：８カプラは、１つの分波ユニット１０ｂに２：８カプラ１１ｂ−１、１１ｂ−２があるので全体で２×６４個、ＥＤＦＡ７に関しては、１段目のＥＤＦＡ７は、１つの分波ユニット１０ｂに４個あるので全体で４×６４個、２段目のＥＤＦＡ７は、２：８カプラ１１ｂ−１、１１ｂ−２の出力に対応して１６個配置するので全体で１６×６４個である。したがって、分波ユニット１０ｂ−１〜１０ｂ−６４のＥＤＦＡ７の総数は（４×６４＋１６×６４）個である。２段目の２：８カプラは、１つの分波ユニット１０ｂに２：８カプラ１２ｂ−１〜１２ｂ−８の８個あるので全体で８×６４個である。

合流ユニット３０ｂ−１〜３０ｂ−６４（総称する場合は合流ユニット３０ｂ）において、１つの合流ユニット３０ｂには１段目のＳＯＡ２１ｂは６４個あるので計６４×６４個、８：２カプラ３１ｂ−１〜３１ｂ−８は、６４本の分波ラインを８本ずつ束ねるので、１つの合流ユニット３０ｂに８個あり、全体で８×６４個となる。

２段目ＳＯＡ８は、８：２カプラ３１ｂ−１〜３１ｂ−８の出力に対応して配置するので、１つの合流ユニット３０ｂに１６個あり、全体で１６×６４個、８：２カプラ３２ｂ−１、３２ｂ−２は、８個の３段目のＳＯＡ８の出力を１本に束ねるので、１つの合流ユニット３０ｂに２個あり、全体で２×６４個、３段目（最終段目）のＳＯＡ８は、１つの合流ユニットに４個あるので、全体で４×６４個である。

図１２は２５６×２５６スイッチの機能毎の必要総数をまとめた図である。２５６×２５６スイッチ１００ｂのＳＯＡ数は７６，０３２個、２５６×２５６スイッチ１ｂのＳＯＡ数は５，１２０個なので、約１／１５に低減している。また、２５６×２５６スイッチ１００ｂのＥＤＦＡ数は４，３５２個、２５６×２５６スイッチ１ｂのＥＤＦＡ数は１，２８０個なので、約１／３に低減している。さらに、２５６×２５６スイッチ１００ｂのカプラ数は１４，８４８個、２５６×２５６スイッチ１ｂのカプラ数は１，２８０個なので、約１／１２に低減している。

このように、従来構成と比べて、２５６×２５６スイッチ１ｂでは、入出力ポート数は同一でありながら、使用ＳＯＡ数、分波／合流カプラ数、ＥＤＦＡ数を大幅に削減することができる。

次に光スイッチ装置１のスケジューリング処理について説明する。図１３はスケジューリング処理を示す概念図である。複数の入力光を同一出力ポートに切り替える際のスケジューリング処理を示している。

スケジューラ４０は、経路切替コントローラ４１、スイッチ切替コントローラ４２、テーブル管理部４３を有している。経路切替コントローラ４１は、送信部５０に対して、光パケット送信の送信タイミング制御を行う。スイッチ切替コントローラ４２は、ＳＯＡのＯＮ／ＯＦＦの駆動制御を行う。テーブル管理部４３は、経路切り替え等に必要なテーブル情報を管理する（図１５〜図１７で後述）。

ここで、８×８スイッチの構成を考える。同一出力ポートにスイッチ切り替えを行う場合に、複数の入力光を同じタイムスロットでスイッチングすると、１つの出力ポートで光パケットが衝突してしまう。

したがって、このようなスイッチング状態とならないように、経路切替コントローラ４１では、送信部５０−１〜５０−８から送信される光パケットが同一出力ポートで重ならないように連携をとって、送信部５０−１〜５０−８が出力する光パケットの送信タイミングを制御する。また、スイッチ切替コントローラ４２は、送信タイミング制御と同時に、ＳＯＡのＯＮ／ＯＦＦスイッチングの切り替えタイミングを制御する。このような制御を行って、同一出力ポートから複数の光パケットを順次出力させる。

例えば、入力ポート＃１〜＃８からの光パケットを、すべて出力ポート＃１へスイッチ切り替えする場合、まず、送信部５０−１〜５０−８のそれぞれは、出力ポート＃１へ光パケットを出力させたい旨を送信要求に含めて、経路切替コントローラ４１へ通知する。経路切替コントローラ４１は、送信要求からスイッチング内容を認識し、光パケットが重ならないように送信タイミングを制御する。

例えば、タイムスロットｔ１で送信部５０−１が光パケットを送信するように制御し、タイムスロットｔ２で送信部５０−２が光パケットを送信するように制御する。同様に遅延時間が最小となるタイムスロットを設定して、タイムスロットｔ８で送信部５０−８が光パケットを送信するように制御する。また、スイッチ切替コントローラ４２では、光パケットが流れるスイッチルート上のＳＯＡのＯＮ／ＯＦＦの駆動制御を行い、所望の入力ポートと出力ポートの接続を行う。

図１４はスケジューリング処理を示す概念図である。同じ分波カプラを共有する複数の送信部から、光パケットを同一タイムスロットで送信したい要求があった場合のスケジューリング処理を示している。

スケジューラ４０は、送信部から通知された送信要求の内容から、同じ分波カプラを共有する複数の送信部から、光パケットが同一タイムスロットで送信される状態を認識した場合、および同じ合流カプラを共有する複数の受信部へ、同一タイムスロットで光パケットが送信される状態を認識した場合には、送信部から送信される光パケットに重なりが生じないように、送信部における光パケットの送信タイミングを制御する。

ここで、８×８スイッチの構成において、入力ポート＃１に接続された送信部５０−１から受信部６０−４が接続された出力ポート＃４へ、および入力ポート＃５に接続された送信部５０−５から受信部６０−１が接続された出力ポート＃１へスイッチングする場合を考える。

〔Ｓ１ａ〕送信部５０−１は、スケジューラ４０に対し、受信部６０−４へ光パケットを送信したい旨を含む送信要求を通知する。
〔Ｓ１ｂ〕ステップＳ１ａから少し遅れて、送信部５０−５は、スケジューラ４０に対し、受信部６０−１へ光パケットを送信したい旨を含む送信要求を通知する。

〔Ｓ２〕スケジューラ４０内の経路切替コントローラ４１は、送信要求を受け取った送信部５０−１、５０−５に対し、テーブル管理部４３に登録されているテーブル情報にもとづいて、送信部５０−１、５０−５から光パケットを同時に送信させた場合に光パケットが衝突するかどうかを判断する。ここでは、テーブル情報から、送信部５０−１、５０−５は、１つの分波カプラ２１ａ−１を共有していることがわかるため、同時に光パケットを送出させることができないと判断する。

〔Ｓ３ａ〕経路切替コントローラ４１は、送信部５０−１には光パケットを送信してもよい旨を通知する。
〔Ｓ３ｂ〕経路切替コントローラ４１は、送信部５０−５に対しては、「待ち」を通知する。

〔Ｓ４〕経路切替コントローラ４１は、スイッチ切替コントローラ４２に対し、入力ポート＃１と出力ポート＃４を接続する要求を出す。すなわち、入力ポート＃１と出力ポート＃４をつなぐルート上のＳＯＡをＯＮするための要求を出す。

〔Ｓ５〕送信部５０−１から光パケットが送信され、スイッチを通過した後（スイッチ通過時間はあらかじめ認識している）、経路切替コントローラ４１は、送信部５０−５に対し、光パケットを送信してもよい旨を通知する。

〔Ｓ６〕経路切替コントローラ４１は、スイッチ切替コントローラ４２に対して、入力ポート＃５と出力ポート＃１を接続する要求を出す。
このような制御を行うことで、同じ分波カプラ２１ａ−１を共有する送信部５０−１、５０−５に対して、光パケットが分波カプラ２１ａ−１で衝突しないようにすることができる。

上記のように、光パケットの衝突の可能性が発生する場合、後から送信要求がきた送信部に対しては、１タイムスロット待たせて送信する制御を行うことで、スイッチ制御のレイテンシを最小限に抑えることができる。

なお、上記の例は、送信部から通知された送信要求の内容にもとづいて、同じ分波カプラを共有する複数の送信部から、光パケットが同一タイムスロットで送信される状態を認識した場合における送信タイミング制御について説明したが、スケジューラ４０では、同じ合流カプラを共有する複数の受信部へ、同一タイムスロットで光パケットが送信されるか否かについても判断し、同様にして、送信部から送信される光パケットの重なりが出力側で生じないように、送信部の送信タイミングを制御する。このように、スケジューラ４０は、入力側、出力側ともに衝突する可能性がないように送信タイミング制御を行うものである。

次にテーブル管理部４３について説明する。スケジューラ４０内のテーブル管理部４３は、接続管理テーブル、入力側衝突管理テーブル、出力側衝突管理テーブルを有している。接続管理テーブルは、送信部と分波カプラの入力ポートとの接続関係、受信部と合流カプラの出力ポートとの接続関係、および現在の運用状態が動的に登録されるテーブルである。

入力側衝突管理テーブルは、同一の分波カプラに設けられている入力ポートを１つの衝突グループとした入力側衝突グループと、入力側衝突グループ内の各入力ポートにつけられた優先順位と、が登録されたテーブルである。

出力側衝突管理テーブルは、同一の合流カプラに設けられている出力ポートを１つの衝突グループとした出力側衝突グループと、出力側衝突グループ内の各出力ポートにつけられた優先順位と、が登録されたテーブルである。

図１５は接続管理テーブルの登録例を示す図である。２５６×２５６スイッチに対応したテーブル構成例を示している。接続管理テーブルＴ１は、送信部のアドレス（数字でも文字でも可）、分波ユニットの番号、入力ポート番号、信号波長（ＩＴＵグリッド番号）、受信部のアドレス（数字でも文字でも可）、合流ユニットの番号、出力ポート番号、運用状態、アラームの各項目から構成される。

テーブルの見方として、１行目においては、アドレス0x804050の送信部は、分波ユニットS0001の入力ポート＃１に接続し、この送信部から送信される光パケットの波長は、ＩＴＵグリッド番号でＣ１２である。そして、ＩＴＵグリッド番号Ｃ１２の光パケットは、合流ユニットS0000へ流れ、出力ポート＃５０から受信部0x904050へ出力し、このスイッチルートは現在正常に運用されていることがわかる。

また、３行目では、アドレスK26F9U/0の送信部は、分波ユニットS0004の入力ポート＃９に接続し、この送信部から送信される光パケットの波長は、ＩＴＵグリッド番号でＣ６である。正常時には、ＩＴＵグリッド番号Ｃ６の光パケットは、合流ユニットS0002へ流れ、出力ポート＃２４９から受信部K27F9U/0へ出力されるが、現在は温度異常が発生しており、このスイッチルートは停止中であることがわかる。

図１６は入力側衝突管理テーブルの登録例を示す図である。２５６×２５６スイッチに対応しており、１つの分波ユニットの入力側衝突に関するテーブル構成例を示している。入力側衝突管理テーブルＴ２は、入力側衝突グループ、入力ポート番号優先順位１〜ｎの各項目で構成される。

テーブルの見方は、例えば、入力側衝突グループのグループ１では、入力ポート＃１〜＃４が同じ衝突グループであり、入力ポート＃１〜４は同時に光パケットを送出できないため、入力ポート＃１〜＃４の内の複数ポートに送信要求があった場合には、優先順位の高い入力ポート＃１、＃２、＃３、＃４の順に選択されることになる。

ここで、スケジューラ４０は、複数の送信部からそれぞれ同一タイムスロットでの送信要求があった場合、接続管理テーブルＴ１にもとづいて、送信要求を上げた送信部が接続する分波カプラ（分波ユニット）の入力ポートを検出する。そして、入力側衝突管理テーブルＴ１にもとづいて、検出した入力ポートが同じ入力側衝突グループに属するものであるか否かを判断する。

同じ入力側衝突グループに属する場合には、各入力ポートにつけられた優先順位にしたがい、優先順位の高い入力ポートに接続している送信部から光パケットを送信するように、送信部における光パケットの送信タイミングを制御する。

図１７は出力側衝突管理テーブルの登録例を示す図である。２５６×２５６スイッチに対応しており、１つの合流ユニットの出力側衝突に関するテーブル構成例を示している。出力側衝突管理テーブルＴ３は、出力側衝突グループ、出力ポート番号優先順位１〜ｎの各項目で構成される。

テーブルの見方は、例えば、出力側衝突グループのグループ１では、出力ポート＃１、＃２が同じ衝突グループであり、出力ポート＃１、＃２は同時に光パケットを送出できないため、優先順位の高い出力ポート＃１、＃２の順に選択されることになる。

ここで、スケジューラ４０は、複数の送信部からそれぞれ同一タイムスロットでの送信要求があった場合、この送信要求から、送信部から送信された光パケットがどの受信部で受信されるべきかを認識し、接続管理テーブルＴ１にもとづいて、認識した受信部が接続する合流カプラ（合流ユニット）の出力ポートを検出する。

出力側衝突管理テーブルＴ３にもとづいて、検出した出力ポートが同じ出力側衝突グループに属するものであるか否かを判断し、同じ出力側衝突グループに属する場合には、各出力ポートにつけられた優先順位にしたがい、優先順位の高い出力ポートから光パケットが出力されるように、送信部の送信タイミングを制御する。

次に変形例について説明する。上記の説明では、ＯＮ／ＯＦＦを行う光ゲート素子としてＳＯＡを用いたが、その他のスイッチ素子を用いても構わない。例えば、ＥＯ（Electro Optic）偏光素子を用いたＬＮ（LiNbO₃：ニオブ酸リチウム）やＰＬＺＴ（Plomb Lanthanum Zirconate Titanate：チタン酸ジルコン酸ランタン鉛）を用いた光スイッチ、ＧａＡｓ（ガリウムヒ素）を用いたフェイズドアレイ型スイッチなどである。

図１８は変形例の構成を示す図である。８×８スイッチにＳＯＡ以外のスイッチ素子を用いた際の変形例の構成を示している（スケジューラ４０の図示は省略）。ＳＯＡの代わりにＰＬＺＴ光スイッチやフェイズドアレイ型スイッチなどのＯＮ／ＯＦＦスイッチを用いると、これらのスイッチ素子はＳＯＡのように光増幅機能は有していないため、スイッチ素子の後段に光増幅部を設けることになる。

すなわち、スイッチファブリック部内には１６個のＯＮ／ＯＦＦスイッチ２０１を設け、ＯＮ／ＯＦＦスイッチ２０１の後段に１６個の光増幅部２０３−１を配置する。また、４：２カプラ３２ａ−１〜３２ａ−４の出力段に８個のＯＮ／ＯＦＦスイッチ２０２を設け、ＯＮ／ＯＦＦスイッチ２０２の後段に８個の光増幅部２０３−２を配置する。このような構成によって、光スイッチ装置１を構成してもよい。

以上説明したように、本発明によれば、従来構成の光スイッチと比較して、同等のポートサイズで、分波カプラの分配数が少なくなった分、透過損失が改善でき、その結果、光スイッチ素子の特性を大幅に仕様緩和する光スイッチを構成することが可能となる。また、従来構成と比べて大幅に小型化・低コスト化を実現できる。

さらに、光スイッチ装置１の構成によって、初期導入時には、少ないポート数の光スイッチで導入し、接続ポート数が不足してきた段階で、後から大規模な構成に組み替えるといったことを容易に行うことができるので、ポート数の拡張に柔軟に対応し、装置の置き換えなしに容易にスイッチ規模の拡張が可能となる。

（付記１） 光パケットのスイッチングを行う光スイッチ装置において、
２ⁿ（ｎ＝１、２、３、・・・）個の入力ポートと、２^m（ｍ＞ｎ）個の出力ポートとを有し、入力した光パケットを分波する分波カプラを含む光分波部と、
スイッチ駆動制御によって、前記光分波部から出力された光パケットのスイッチングを行う光ゲート素子を含むスイッチファブリック部と、
２^m個の入力ポートと、２ⁿ個の出力ポートとを有し、前記光ゲート素子を通過した光パケットを合流させる合流カプラを含む光合流部と、
光パケットのスイッチ処理に関する全体制御を行うスケジューラと、
を有することを特徴とする光スイッチ装置。

（付記２） Ｎ（Ｎ＝２^k、ｋ＝３、４、５・・・）入力、Ｎ出力のＮ×Ｎスイッチを構成する場合、
前記光分波部は、２ⁿ（ｎ＜ｋ）個の入力ポートと、２^k-n（ｋ−ｎ＝ｍ）個の出力ポートとを有する２^k-n個の前記分波カプラを含み、
前記スイッチファブリック部は、（２^k-n×２^k-n）個の前記光ゲート素子を含み、
前記光合流部は、２^k-n個の入力ポートと、２ⁿ個の出力ポートとを有する２^k-n個の前記合流カプラを含むことを特徴とする付記１記載の光スイッチ装置。

（付記３） 前記光分波部に含まれる２^k-n個の前記分波カプラを分波カプラＡ₁〜Ａ_p（ｐ＝２^k-n）とし、１つの前記分波カプラからの出力端を出力端ｃ₁〜ｃ_pとし、前記スイッチファブリック部内の前記光ゲート素子がｐ個単位にファブリックユニットを生成して、ファブリックユニットＢ₁〜Ｂ_pとした場合に、
前記分波カプラＡ₁〜Ａ_pの２^k-n本の出力端ｃ_h（１≦ｈ≦ｐ）が前記ファブリックユニットＢ_h内の各光ゲート素子に入力するように、前記分波カプラＡ₁〜Ａ_pと前記ファブリックユニットＢ₁〜Ｂ_pとが接続することを特徴とする付記２記載の光スイッチ装置。

（付記４） 前記分波カプラの出力段、入力段または入出力段の両方には、入力光を常に増幅する第１の光増幅部が設けられ、前記合流カプラの出力段、入力段または入出力段の両方には、前記スケジューラからの指示により光増幅を行う第２の光増幅部が設けられ、前記スケジューラは、スイッチング時に光パケットが通過する、前記光ゲート素子および前記第２の光増幅部に対してのみに、駆動指示を与えて任意の入出力ポート間を接続することを特徴とする付記１記載の光スイッチ装置。

（付記５） 前記分波カプラの前記入力ポートに接続し、前記スケジューラの指示にもとづいて光パケットを送信する送信部と、前記合流カプラの前記出力ポートに接続し、スイッチング後の光パケットを受信する受信部と、をさらに有することを特徴とする付記１記載の光スイッチ装置。

（付記６） 前記スケジューラは、複数の光パケットを前記合流カプラの同一出力ポートに切り替えて出力させる場合、前記分波カプラへ入力する複数の光パケットの同一入力タイムスロットに重なりが生じないように、前記送信部における光パケットの送信タイミングを制御して、前記合流カプラの同一出力ポートから複数の光パケットを順次出力させることを特徴とする付記５記載の光スイッチ装置。

（付記７） 前記スケジューラは、前記送信部から通知された送信要求の内容にもとづいて、同じ前記分波カプラを共有する複数の前記送信部から、光パケットが同一タイムスロットで送信される状態を認識した場合、および同じ前記合流カプラを共有する複数の前記受信部へ、同一タイムスロットで光パケットが送信される状態を認識した場合には、前記送信部から送信される光パケットに重なりが生じないように、前記送信部における光パケットの送信タイミングを制御することを特徴とする付記５記載の光スイッチ装置。

（付記８） 前記スケジューラは、
前記送信部と前記分波カプラの前記入力ポートとの接続関係、前記受信部と前記合流カプラの前記出力ポートとの接続関係、および現在の運用状態が動的に登録される接続管理テーブルと、
同一の前記分波カプラに設けられている前記入力ポートを１つの衝突グループとした入力側衝突グループと、前記入力側衝突グループ内の各入力ポートにつけられた優先順位と、が登録された入力側衝突管理テーブルと、
同一の前記合流カプラに設けられている前記出力ポートを１つの衝突グループとした出力側衝突グループと、前記出力側衝突グループ内の各出力ポートにつけられた優先順位と、が登録された出力側衝突管理テーブルと、
を有することを特徴とする付記５記載の光スイッチ装置。

（付記９） 前記スケジューラは、
複数の前記送信部からそれぞれ同一タイムスロットでの送信要求があった場合、
前記接続管理テーブルにもとづいて、前記送信要求を上げた前記送信部が接続する前記分波カプラの前記入力ポートを検出し、
前記入力側衝突管理テーブルにもとづいて、検出した前記入力ポートが同じ前記入力側衝突グループに属するものであるか否かを判断し、
同じ前記入力側衝突グループに属する場合には、各入力ポートにつけられた優先順位にしたがい、優先順位の高い前記入力ポートに接続している前記送信部から光パケットを送信するように、前記送信部における光パケットの出力タイミングを制御する、
ことを特徴とする付記８記載の光スイッチ装置。

（付記１０） 前記スケジューラは、
複数の前記送信部からそれぞれ同一タイムスロットでの送信要求があった場合、
前記送信要求から、前記送信部から送信された光パケットがどの前記受信部で受信されるべきかを認識し、
前記接続管理テーブルにもとづいて、認識した前記受信部が接続する前記合流カプラの前記出力ポートを検出し、
前記出力側衝突管理テーブルにもとづいて、検出した前記出力ポートが同じ前記出力側衝突グループに属するものであるか否かを判断し、
同じ前記出力側衝突グループに属する場合には、各出力ポートにつけられた優先順位にしたがい、優先順位の高い前記出力ポートから光パケットが出力されるように、前記送信部における光パケットの出力タイミングを制御する、
ことを特徴とする付記８記載の光スイッチ装置。

（付記１１） 光パケットの８入力、８出力の８×８スイッチングを行う光スイッチ装置において、
２個の入力ポートと、４個の出力ポートとを有し、入力した光パケットを分波する４個の分波カプラを含む光分波部と、
スイッチ駆動制御によって、前記光分波部から出力された光パケットのスイッチングを行う１６個の光ゲート素子を含むスイッチファブリック部と、
４個の入力ポートと、２個の出力ポートとを有し、前記光ゲート素子を通過した光パケットを合流させる４個の合流カプラを含む光合流部と、
光パケットのスイッチ経路切り替えの全体制御を行うスケジューラと、
を有することを特徴とする光スイッチ装置。

（付記１２） 光パケットの２５６入力、２５６出力の２５６×２５６スイッチングを行う光スイッチ装置において、
２個の第１の入力ポートと８個の第１の出力ポートとを有する２個の第１の分波カプラと、２個の第２の入力ポートと８個の第２の出力ポートとを有する８個の第２の分波カプラと、を含み、前記第１の分波カプラの１６個の前記第１の出力ポートを、前記第２の分波カプラの１６個の前記第２の入力ポートとそれぞれ接続して、４個の入力ポートと６４個の出力ポートとを有する分波カプラと同等の分波機能を持つ分波ユニットを６４個含む光分波部と、
スイッチ駆動制御によって、前記光分波部から出力された光パケットのスイッチングを行う４０９６個の光ゲート素子を含むスイッチファブリック部と、
８個の第３の入力ポートと２個の第３の出力ポートとを有する８個の第３の合流カプラと、８個の第４の入力ポートと２個の第４の出力ポートとを有する２個の第４の合流カプラと、を含み、前記第３の合流カプラの１６個の前記第３の出力ポートを、前記第４の合流カプラの１６個の前記第４の入力ポートとそれぞれ接続して、６４個の入力ポートと４個の出力ポートとを有する合流カプラと同等の合流機能を持つ合流ユニットを６４個含む光合流部と、
光パケットのスイッチ経路切り替えの全体制御を行うスケジューラと、
を有することを特徴とする光スイッチ装置。

光スイッチ装置の原理図である。 分波カプラの内部構成例を示す図である。 ８×８スイッチの構成を示す図である。 ８×８スイッチの構成を示す図である。 ２：４カプラと４：４ＳＯＡの接続状態を示す図である。 ２５６×２５６スイッチの構成を示す図である。 ２５６×２５６スイッチの構成を示す図である。 ２５６×２５６スイッチの構成を示す図である。 ２５６×２５６スイッチの構成を示す図である。 分波ユニットと合流ユニットの接続状態を示す図である。 ２５６×２５６スイッチの構成部品毎の所要数を示す図である。 ２５６×２５６スイッチの機能毎の必要総数をまとめた図である。 スケジューリング処理を示す概念図である。 スケジューリング処理を示す概念図である。 接続管理テーブルの登録例を示す図である。 入力側衝突管理テーブルの登録例を示す図である。 出力側衝突管理テーブルの登録例を示す図である。 変形例の構成を示す図である。

符号の説明

１ 光スイッチ装置
７ 第１の光増幅部
８ 第２の光増幅部
１０ 光分波部
１１ 分波カプラ
２０ スイッチファブリック部
２１ 光ゲート素子
３０ 光合流部
３１ 合流カプラ
４０ スケジューラ
５０ 送信部
６０ 受信部

Claims (5)

1. 光パケットのスイッチングを行う光スイッチ装置において、
   ２ⁿ（ｎ＝１、２、３、・・・）個の入力ポートと、２^m（ｍ＞ｎ）個の出力ポートとを有し、入力した光パケットを分波する分波カプラを含む光分波部と、
   スイッチ駆動制御によって、前記光分波部から出力された光パケットのスイッチングを行う光ゲート素子を含むスイッチファブリック部と、
   ２^m個の入力ポートと、２ⁿ個の出力ポートとを有し、前記光ゲート素子を通過した光パケットを合流させる合流カプラを含む光合流部と、
   光パケットのスイッチ処理に関する全体制御を行うスケジューラと、
   前記分波カプラの前記入力ポートに接続し、前記スケジューラの指示にもとづいて光パケットを送信する送信部と、
   前記合流カプラの前記出力ポートに接続し、スイッチング後の光パケットを受信する受信部と、
   を備え、
   前記スケジューラは、
   前記送信部と前記分波カプラの前記入力ポートとの接続関係、前記受信部と前記合流カプラの前記出力ポートとの接続関係、および現在の運用状態が動的に登録される接続管理テーブルと、
   同一の前記分波カプラに設けられている前記入力ポートを１つの衝突グループとした入力側衝突グループと、前記入力側衝突グループ内の各入力ポートにつけられた優先順位と、が登録された入力側衝突管理テーブルと、
   同一の前記合流カプラに設けられている前記出力ポートを１つの衝突グループとした出力側衝突グループと、前記出力側衝突グループ内の各出力ポートにつけられた優先順位と、が登録された出力側衝突管理テーブルと、
   を備え、
   前記スケジューラは、
   複数の前記送信部からそれぞれ同一タイムスロットでの送信要求があった場合、
   前記接続管理テーブルにもとづいて、前記送信要求を上げた前記送信部が接続する前記分波カプラの前記入力ポートを検出し、
   前記入力側衝突管理テーブルにもとづいて、検出した前記入力ポートが同じ前記入力側衝突グループに属するものであるか否かを判断し、
   同じ前記入力側衝突グループに属する場合には、各入力ポートにつけられた優先順位にしたがい、優先順位の高い前記入力ポートに接続している前記送信部から光パケットを送信するように、前記送信部における光パケットの出力タイミングを制御し、
   複数の前記送信部からそれぞれ同一タイムスロットでの送信要求があった場合、
   前記送信要求から、前記送信部から送信された光パケットがどの前記受信部で受信されるべきかを認識し、
   前記接続管理テーブルにもとづいて、認識した前記受信部が接続する前記合流カプラの前記出力ポートを検出し、
   前記出力側衝突管理テーブルにもとづいて、検出した前記出力ポートが同じ前記出力側衝突グループに属するものであるか否かを判断し、
   同じ前記出力側衝突グループに属する場合には、各出力ポートにつけられた優先順位にしたがい、優先順位の高い前記出力ポートから光パケットが出力されるように、前記送信部における光パケットの出力タイミングを制御する、
   ことを特徴とする光スイッチ装置。
2. Ｎ（Ｎ＝２^k、ｋ＝３、４、５・・・）入力、Ｎ出力のＮ×Ｎスイッチを構成する場合、
   前記光分波部は、２ⁿ（ｎ＜ｋ）個の入力ポートと、２^k-n（ｋ−ｎ＝ｍ）個の出力ポートとを有する２^k-n個の前記分波カプラを含み、
   前記スイッチファブリック部は、（２^k-n×２^k-n）個の前記光ゲート素子を含み、
   前記光合流部は、２^k-n個の入力ポートと、２ⁿ個の出力ポートとを有する２^k-n個の前記合流カプラを含むことを特徴とする請求項１記載の光スイッチ装置。
3. 前記分波カプラの出力段、入力段または入出力段の両方には、入力光を常に増幅する第１の光増幅部が設けられ、前記合流カプラの出力段、入力段または入出力段の両方には、前記スケジューラからの指示により光増幅を行う第２の光増幅部が設けられ、前記スケジューラは、スイッチング時に光パケットが通過する、前記光ゲート素子および前記第２の光増幅部に対してのみに、駆動指示を与えて任意の入出力ポート間を接続することを特徴とする請求項１記載の光スイッチ装置。
4. 前記スケジューラは、複数の光パケットを前記合流カプラの同一出力ポートに切り替えて出力させる場合、前記分波カプラへ入力する複数の光パケットの同一入力タイムスロットに重なりが生じないように、前記送信部における光パケットの送信タイミングを制御して、前記合流カプラの同一出力ポートから複数の光パケットを順次出力させることを特徴とする請求項１記載の光スイッチ装置。
5. 光パケットの２５６入力、２５６出力の２５６×２５６スイッチングを行う光スイッチ装置において、
   ２個の第１の入力ポートと８個の第１の出力ポートとを有する２個の第１の分波カプラと、２個の第２の入力ポートと８個の第２の出力ポートとを有する８個の第２の分波カプラと、を含み、前記第１の分波カプラの１６個の前記第１の出力ポートを、前記第２の分波カプラの１６個の前記第２の入力ポートとそれぞれ接続して、４個の入力ポートと６４個の出力ポートとを有する分波カプラと同等の分波機能を持つ分波ユニットを６４個含む光分波部と、
   スイッチ駆動制御によって、前記光分波部から出力された光パケットのスイッチングを行う４０９６個の光ゲート素子を含むスイッチファブリック部と、
   ８個の第３の入力ポートと２個の第３の出力ポートとを有する８個の第３の合流カプラと、８個の第４の入力ポートと２個の第４の出力ポートとを有する２個の第４の合流カプラと、を含み、前記第３の合流カプラの１６個の前記第３の出力ポートを、前記第４の合流カプラの１６個の前記第４の入力ポートとそれぞれ接続して、６４個の入力ポートと４個の出力ポートとを有する合流カプラと同等の合流機能を持つ合流ユニットを６４個含む光合流部と、
   光パケットのスイッチ経路切り替えの全体制御を行うスケジューラと、
   を有することを特徴とする光スイッチ装置。

Images